特許 7588612 半導体利得素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-14

(45)【発行日】2024-11-22

(54)【発明の名称】半導体利得素子

(51)【国際特許分類】

   H01S 5/026 20060101AFI20241115BHJP

【ＦＩ】

H01S5/026 618

【請求項の数】 10

(21)【出願番号】P 2022030960

(22)【出願日】2022-03-01

(65)【公開番号】P2023127272

(43)【公開日】2023-09-13

【審査請求日】2023-11-10

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】松浦 雅広

(72)【発明者】

【氏名】西川 智志

【審査官】村井 友和

(56)【参考文献】

【文献】特許第７０２６８５４（ＪＰ，Ｂ１）

【文献】特表２０１９－５００７５３（ＪＰ，Ａ）

【文献】米国特許第０６２８２２１９（ＵＳ，Ｂ１）

【文献】特開２０１８－０４６２５８（ＪＰ，Ａ）

【文献】特開昭６３－２９６２８８（ＪＰ，Ａ）

【文献】特開昭５８－１５５７８８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００－５／５０

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
導波路層と、
活性層と、
第１半導体クラッド層と、
誘電体クラッド層とを備え、
前記半導体基板は、第１主面と、前記第１主面の反対面である第２主面と、前記第１主面及び前記第２主面に連なっている側面とを有し、
前記第１主面は、第１領域と、前記第１主面の法線方向である第１方向に直交する第２方向において前記第１領域に隣接し、かつ前記側面に連なっている第２領域とを含み、
前記導波路層は、前記第１領域上に配置されている第１部分と、前記第２領域上に配置され、かつ前記第１部分と接続されている第２部分とを有し、
前記活性層は、前記第１部分上に配置されており、
前記第１半導体クラッド層は、前記活性層上に配置されており、
前記誘電体クラッド層は、前記第２部分上に配置されており、
前記第２部分の少なくとも一部には、前記活性層において発生し、かつ前記導波路層の少なくとも一部を伝搬した光を前記半導体基板側へと回折させて前記側面から出射させる回折格子が形成されている、半導体利得素子。

【請求項2】

前記第１半導体クラッド層上に配置されている第１電極及び前記第２主面の少なくとも一部の上に配置されている第２電極の少なくともいずれかを備える、請求項１に記載の半導体利得素子。

【請求項3】

前記活性層と前記導波路層との間に配置されている第２半導体クラッド層をさらに備える、請求項１又は請求項２に記載の半導体利得素子。

【請求項4】

前記導波路層の厚さは、前記光の真空中における波長の１５パーセント以上３５パーセント以下である、請求項１～請求項３のいずれか１項に記載の半導体利得素子。

【請求項5】

前記第２部分の少なくとも一部は、前記第１方向及び前記第２方向に直交する第３方向における幅が前記第１部分から離れるにつれて大きくなっている、請求項１～請求項４のいずれか１項に記載の半導体利得素子。

【請求項6】

前記回折格子は、間隔を空けて配置される複数の回折格子線を有する、請求項１～請求項５のいずれか１項に記載の半導体利得素子。

【請求項7】

前記複数の回折格子線のうちの隣り合う２つの間の距離は、前記側面から出射される前記光が収束するように、前記第２部分の前記第１部分側の端からの距離に応じて変化している、請求項６に記載の半導体利得素子。

【請求項8】

前記複数の回折格子線は、前記側面から出射される前記光が収束するように配置されている複数の楕円回折格子線である、請求項６又は請求項７に記載の半導体利得素子。

【請求項9】

前記複数の楕円回折格子線の各々の中心角は、前記第１部分から離れるにつれて大きくなっている、請求項８に記載の半導体利得素子。

【請求項10】

前記回折格子は、２段以上の多段構造になっている、請求項１～請求項９のいずれか１項に記載の半導体利得素子。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体利得素子に関する。

【背景技術】

【0002】

シリコンフォトニクス（ＳｉＰｈ：Ｓｉｌｉｃｏｎ Ｐｈｏｔｏｎｉｃｓ）は、シリコン基板上に光導波路、光変調器等を集積する技術であり、近年急速な発展を遂げている。シリコンフォトニクス素子は利得を持たないため、利得を持つ半導体利得素子と光学的に結合させたハイブリッドデバイスへの期待が高まっている。

【0003】

特表２０１９－５００７５３号公報（特許文献１）には、半導体利得素子が記載されている。特許文献１に記載の半導体利得素子では、導波路層の一部を除去した後に導波路層を除去した領域上に活性層の結晶再成長を行うことにより、導波路及び活性層を光軸が一致するように接合している。このような構成は、バットジョイント（Ｂｕｔｔ Ｊｏｉｎｔ）方式と呼ばれている。

【先行技術文献】

【特許文献】

【0004】

【文献】特表２０１９－５００７５３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、バットジョイント方式では、結晶再成長が行われる際に発生する導波路層と活性層との位置ずれにより、伝搬する光の結合損失及び反射が生じるおそれがある。

【0006】

本開示は、上記のような従来技術の問題点に鑑みてなされたものである。より具体的には、本開示は、導波路層と活性層との位置ずれによる結合損失及び反射を抑制することが可能な半導体利得素子を提供するものである。

【課題を解決するための手段】

【0007】

本開示の半導体利得素子は、半導体基板と、導波路層と、活性層と、第１半導体クラッド層と、誘電体クラッド層とを備える。半導体基板は、第１主面と、第１主面の反対面である第２主面と、第１主面及び第２主面に連なっている側面とを有する。第１主面は、第１領域と、第１主面の法線方向である第１方向に直交する第２方向において第１領域に隣接し、かつ側面に連なっている第２領域とを含む。導波路層は、第１領域上に配置されている第１部分と、第２領域上に配置され、かつ第１部分に接続されている第２部分とを有する。活性層は、第１部分上に配置されている。第１半導体クラッド層は、活性層上に配置されている。誘電体クラッド層は、第２部分上に配置されている。第２部分の少なくとも一部には、活性層において発生し、かつ導波路層の少なくとも一部を伝搬した光を半導体基板側へと回折させて側面から出射させる回折格子が形成されている。

【発明の効果】

【0008】

本開示の半導体利得素子によると、導波路層と活性層との位置ずれによる結合損失及び反射を抑制することが可能である。

【図面の簡単な説明】

【0009】

【図1】半導体利得素子１００の平面図である。

【図2】図１中のＩＩ－ＩＩにおける半導体利得素子１００の断面図である。

【図3】図２中のＩＩＩにおける拡大図である。

【図4】半導体利得素子１００の製造工程図である。

【図5】成膜工程Ｓ２を説明する断面図である。

【図6】第１除去工程Ｓ３を説明する断面図である。

【図7】回折格子形成工程Ｓ４を説明する断面図である。

【図8】誘電体クラッド層形成工程Ｓ５を説明する断面図である。

【図9】第１部分２１及び第２部分２２の境界における光の結合損失と導波路層２０の厚さとの関係を示すシミュレーション結果である。

【図10】グレーティングカプラシステム３００の平面図である。

【図11】図１０中のＸＩ－ＸＩにおけるグレーティングカプラシステム３００の断面図である。

【図12】半導体利得素子１００Ａの断面図である。

【図13】半導体利得素子１００Ａの製造工程図である。

【図14】半導体利得素子１００Ａの製造方法における成膜工程Ｓ２を説明する断面図である。

【図15】半導体利得素子１００Ａの製造方法における第１除去工程Ｓ３を説明する断面図である。

【図16】半導体利得素子１００Ａの製造方法における第２除去工程Ｓ７を説明する断面図である。

【図17】半導体利得素子１００Ｂの拡大断面図である。

【図18】半導体利得素子１００Ｃの拡大平面図である。

【発明を実施するための形態】

【0010】

本開示の実施の形態を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。矛盾がない範囲内において、以下の各実施の形態は、適宜組み合わせることが可能であり、その一部を変形又は省略することが可能である。

【0011】

実施の形態１．
以下に、実施の形態１に係る半導体利得素子を説明する。実施の形態１に係る半導体利得素子を、半導体利得素子１００とする。

【0012】

（半導体利得素子１００の構成）
図１は、半導体利得素子１００の平面図である。図２は、図１中のＩＩ－ＩＩにおける半導体利得素子１００の断面図である。図１及び図２に示されるように、半導体利得素子１００は、半導体基板１０と、導波路層２０と、活性層３０と、第１半導体クラッド層４０と、誘電体クラッド層５０と、第１電極６０と、第２電極７０とを有している。半導体利得素子１００は、回折格子が形成された別の光素子又は光ファイバとの間で、光結合器を構成可能である。

【0013】

半導体基板１０は、例えば、ＩｎＰにより形成されている。半導体基板１０は、第１主面１０ａと、第２主面１０ｂとを有している。第１主面１０ａ及び第２主面１０ｂは、半導体基板１０の厚さ方向における端面である。第２主面１０ｂは、第１主面１０ａの反対面である。第１主面１０ａ（第２主面１０ｂ）の法線方向を、第１方向ＤＲ１とする。

【0014】

半導体基板１０は、側面１０ｃをさらに有している。側面１０ｃは、第１主面１０ａ及び第２主面１０ｂに連なっている。側面１０ｃは、第２方向ＤＲ２における半導体基板１０の端面である。第２方向ＤＲ２は、第１方向ＤＲ１に直交する方向である。

【0015】

第１主面１０ａは、第１領域１０ａａと、第２領域１０ａｂとを有している。第２領域１０ａｂは、第２方向ＤＲ２において、第１領域１０ａａに隣接している。第２領域１０ａｂは、側面１０ｃに連なっている。第２主面１０ｂは、第３領域１０ｂａと、第４領域１０ｂｂとを有している。第３領域１０ｂａは、第１方向ＤＲ１において第１領域１０ａａの反対側にある第２主面１０ｂの部分である。第４領域１０ｂｂは、第１方向ＤＲ１において第２領域１０ａｂの反対側にある第２主面１０ｂの部分である。

【0016】

導波路層２０は、半導体基板１０上に配置されている。より具体的には、導波路層２０は、第１主面１０ａ上に配置されている。導波路層２０は、例えば、ＩｎＧａＡｓＰにより形成されている。導波路層２０の厚さは、活性層３０において発生する光の真空中における波長の１５パーセント以上３５パーセント以下であることが好ましい。

【0017】

導波路層２０は、第１部分２１と、第２部分２２とを有している。第１部分２１は、第１領域１０ａａ上に配置されている。第２部分２２は、第２領域１０ａｂ上に配置されている。第２部分２２は、第１部分２１と接続されている。第１部分２１上には活性層３０があるため、第１部分２１は光利得を持っている。第２部分２２上から活性層３０が除去されているため、第２部分２２は光利得を持っていない。

【0018】

第１部分２１は、第２方向ＤＲ２に沿って延在している。第２部分２２の少なくとも一部は、好ましくは、第１部分２１から離れるにつれて、第３方向ＤＲ３における幅が大きくなっている。第３方向ＤＲ３は、第１方向ＤＲ１及び第２方向ＤＲ２に直交する方向である。第２部分２２は、第３方向ＤＲ３における第１部分２１の中央を通る仮想直線に関して線対称な形状になっていてもよく、当該仮想直線に関して線対称な形状になっていなくてもよい。

【0019】

活性層３０は、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有している。活性層３０は、例えば、ＩｎＧａＡｓＰ又はＡｌＧａＩｎＡｓにより形成されている。活性層３０は、光を発生させる。活性層３０は、第１部分２１上に配置されている。活性層３０で発生した光は、第１領域１０ａａ上においては、第１部分２１及び活性層３０内に閉じ込められる。この光は、第２領域１０ａｂ上においては、第２部分２２内に閉じ込められる。第１半導体クラッド層４０は、活性層３０上に配置されている。第１半導体クラッド層４０は、例えば、ＩｎＰにより形成されている。誘電体クラッド層５０は、第２部分２２上に配置されている。誘電体クラッド層５０は、例えば、ＳｉＯ_２により形成されている。

【0020】

第１電極６０は、第１部分２１、活性層３０及び第１半導体クラッド層４０を覆うように、第１領域１０ａａ上に配置されている。すなわち、第１電極６０の一部は、第１半導体クラッド層４０上に配置されている。第２電極７０は、第３領域１０ｂａ上に配置されている。第２電極７０は、第４領域１０ｂｂ上にも配置されていてもよい。第１電極６０及び第２電極７０は、金属材料等の導体により形成されている。なお、半導体利得素子１００は、第１電極６０及び第２電極７０のいずれか一方を有していなくてもよい。

【0021】

第２部分２２の少なくとも一部には、回折格子２３が形成されている。活性層３０において発生され、かつ導波路層２０の少なくとも一部を伝搬した光は、回折格子２３において半導体基板１０側へと回折される。回折格子２３により回折された光は、半導体基板１０内を通り、側面１０ｃから出射される。なお、回折格子２３により回折した光は、図２中において、矢印で示されている。

【0022】

図３は、図２中のＩＩＩにおける拡大図である。図３に示されるように、回折格子２３は、複数の回折格子線２４を有している。複数の回折格子線２４は、間隔を空けて隣り合っている。このことを別の観点から言えば、複数の回折格子線２４のうちの隣り合う２つの間には、凹部２５が形成されている。複数の回折格子線２４は、好ましくは、複数の楕円回折格子線である。複数の回折格子線２４が複数の楕円回折格子線である場合、複数の楕円回折格子線の各々の形状は、以下の式により規定される。

【0023】

【数1】

【0024】

この式において、ｚ及びｙは、それぞれ、第１方向ＤＲ１における座標及び第２方向ＤＲ２における座標における座標である。ｙは、回折格子２３の中心で０とされる。ｘは、第３方向ＤＲ３における座標であり、第１部分２１の第３方向ＤＲ３における中央を通る仮想直線上で０とされる。この式において、θは、回折格子２３により回折された光の方向と第２方向ＤＲ２とがなす角度である（図３参照）。この式において、λ_０、ｎ_ｅｆｆ及びｎ_ｔは、それぞれ、光の真空中での波長、導波路層２０の有効屈折率及び回折格子２３の周囲環境の屈折率である。

【0025】

隣り合う２つの回折格子線２４のの間のピッチを、Λとする（図３参照）。以下の式により、Λ、θ、ｎ_ｅｆｆ及びｎ_ｓの関係が規定される。この式において、ｋ_０及びｍは、それぞれ真空中の波数ベクトル及び回折次数である。ｎ_ｓは、半導体基板１０の屈折率である。真空中の波数ベクトルは、２π／λ_０である。ｍは、好ましくは、１である。

【0026】

【数2】

【0027】

隣り合う２つの回折格子線２４の間のピッチ（Λの値）は、側面１０ｃから出射される光が第３方向ＤＲ３において収束するように、第２部分２２の第１部分２１側の端からの距離に応じて変化されていることが好ましい。

【0028】

（半導体利得素子１００の製造方法）
図４は、半導体利得素子１００の製造工程図である。図４に示されるように、半導体利得素子１００の製造方法は、準備工程Ｓ１と、成膜工程Ｓ２と、第１除去工程Ｓ３と、回折格子形成工程Ｓ４と、誘電体クラッド層形成工程Ｓ５と、電極形成工程Ｓ６とを有している。

【0029】

準備工程Ｓ１では、半導体基板１０が準備される。図５は、成膜工程Ｓ２を説明する断面図である。図５に示されるように、成膜工程Ｓ２では、半導体基板１０（第１主面１０ａ上）に、導波路層２０、活性層３０及び第１半導体クラッド層４０が順次形成される。導波路層２０、活性層３０及び第１半導体クラッド層４０は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により行われる。

【0030】

図６は、第１除去工程Ｓ３を説明する断面図である。図６に示されるように、第１除去工程Ｓ３では、第２領域１０ａｂ上にある活性層３０及び第１半導体クラッド層４０が除去される。第１除去工程Ｓ３では、第１に、第１領域１０ａａ上にある第１半導体クラッド層４０上に、絶縁層８１が形成される。絶縁層８１は、例えばＳｉＯ_２により形成されている。第２に、絶縁層８１をマスクとして、第２領域１０ａｂ上にある活性層３０及び第１半導体クラッド層４０が、例えばドライエッチングにより除去される。これにより、第２部分２２が露出することになる。

【0031】

図７は、回折格子形成工程Ｓ４を説明する断面図である。図７に示されるように、回折格子形成工程Ｓ４では、第２部分２２に回折格子２３が形成される。回折格子形成工程Ｓ４では、第１に、第２部分２２上に、パターンニングされたフォトレジスト層８２が形成される。フォトレジスト層８２は、フォトリソグラフィ法によりパターンニングされる。フォトレジスト層８２は、凹部２５に対応する位置に、開口を有している。第２に、フォトレジスト層８２をマスクとして、例えばドライエッチングにより、フォトレジスト層８２の開口から露出している第２部分２２が部分的に除去される。以上により、第２部分２２に回折格子２３（複数の回折格子線２４）が形成されることになる。なお、回折格子形成工程Ｓ４では、回折格子２３は、回折格子線２４となる部分に結晶成長を行うことにより形成されてもよい。

【0032】

図８は、誘電体クラッド層形成工程Ｓ５を説明する断面図である。図８に示されるように、誘電体クラッド層形成工程Ｓ５では、第２部分２２上に誘電体クラッド層５０が形成される。電極形成工程Ｓ６では、第１半導体クラッド層４０上及び第３領域１０ｂａ上に第１電極６０及び第２電極７０がそれぞれ形成される。以上により、図１から図３に示される構造の半導体利得素子１００が形成される。

【0033】

（半導体利得素子１００の効果）
バットジョイント方式では、導波路層の一部を除去した後に導波路層を除去した領域上に活性層の結晶再成長を行うことにより、導波路層と活性層との接合が行われる。そのため、バットジョイント方式では、導波路層と活性層との間の位置ずれが生じてしまうことがあり、この位置ずれに起因して光の結合損失及び反射が生じることがある。

【0034】

半導体利得素子１００では、第１主面１０ａ上に導波路層２０、活性層３０及び第１半導体クラッド層４０を順次積層した後に第２領域１０ａｂ上にある活性層３０及び第１半導体クラッド層４０が除去されることにより形成される構造になっているため、導波路層２０と活性層３０との間で光軸中心を一致させる必要がない。そのため、半導体利得素子１００によると、導波路層２０と活性層３０との間の位置ずれに起因した光の結合損失及び反射を抑制することができる。また、半導体利得素子１００では、活性層の結晶再成長のための工程が不要であるため、製造工程が簡略化される。

【0035】

第１部分２１及び第２部分２２の境界における光の結合損失をＳとすると、Ｓは、第１部分２１及び第２部分２２における基底モードの電界強度分布の重なり積分を以下の式で計算することにより求められる。この式では、Ｅ_１（ｘ，ｚ）が第１部分２１における光の強度分布であり、Ｅ_２（ｘ，ｚ）が第２部分２２における光の強度分布である。

【0036】

【数3】

【0037】

図９は、第１部分２１及び第２部分２２の境界における光の結合損失と導波路層２０の厚さとの関係を示すシミュレーション結果である。なお、図９に示されるシミュレーションでは、光の真空中における波長が１５５０ｎｍとされた。図９に示されるように、導波路層２０の厚さを導波路層２０を伝搬する光の真空中における波長の１５パーセント以上とすることにより、結合損失が低減される。また、導波路層２０の厚さが導波路層２０を伝搬する光の真空中における波長の３５パーセント超とされると、導波路層２０においてマルチモード伝搬が生じ、伝送損失が大きくなる。そのため、導波路層２０の厚さが導波路層２０を伝搬する光の真空中における波長の３５パーセント以下とされることにより、導波路層２０の伝送損失が低減される。

【0038】

半導体利得素子１００では、隣り合う２つの回折格子線２４の間のピッチを第２部分２２の第１部分２１側の端からの距離に応じて変化させることにより、側面１０ｃから出射される光を第３方向ＤＲ３において収束させることができる。また、半導体利得素子１００では、複数の回折格子線２４を複数の楕円回折格子線とすることにより、側面１０ｃから出射される光を第２方向ＤＲ２において収束させることができる。さらに、第１部分２１から離れるにつれて第２部分２２の少なくとも一部の第３方向ＤＲ３における幅を大きくすることにより、側面１０ｃから出射される光のビーム径を大きくすることができる。

【0039】

実施の形態２．
以下に、実施の形態２に係るグレーティングカプラシステムを説明する。実施の形態２に係るグレーティングカプラシステムを、グレーティングカプラシステム３００とする。

【0040】

図１０は、グレーティングカプラシステム３００の平面図である。図１１は、図１０中のＸＩ－ＸＩにおけるグレーティングカプラシステム３００の断面図である。図１０及び図１１に示されるように、グレーティングカプラシステム３００は、半導体利得素子１００と、シリコンフォトニクス素子２００とを有している。

【0041】

シリコンフォトニクス素子２００は、半導体基板２１０と、第１クラッド層２２０と、導波路層２３０と、第２クラッド層２４０とを有している。

【0042】

半導体基板２１０は、Ｓｉにより形成されている。半導体基板２１０は、第３主面２１０ａと、第４主面２１０ｂとを有している。第３主面２１０ａ及び第４主面２１０ｂは、半導体基板２１０の厚さ方向（第１方向ＤＲ１）における端面である。第４主面２１０ｂは、第３主面２１０ａの反対面である。

【0043】

第１クラッド層２２０は、ＳｉＯ_２により形成されている。第１クラッド層２２０は、半導体基板２１０上に配置されている。より具体的には、第１クラッド層２２０は、第３主面２１０ａ上に配置されている。導波路層２３０は、Ｓｉにより形成されている。導波路層２３０は、第１クラッド層２２０上に配置されている。導波路層２３０には、回折格子２３１が形成されている。第２クラッド層２４０は、ＳｉＯ_２により形成されている。第２クラッド層２４０は、導波路層２３０上に配置されている。シリコンフォトニクス素子２００は、第２クラッド層２４０において、第２主面１０ｂに取り付けられている。

【0044】

半導体利得素子１００では、回折格子２３により回折された光の方向と第２方向ＤＲ２とがなす角度（θの値）が１０°未満である場合、光の側面１０ｃからの出射角度が小さくなり、シリコンフォトニクス素子２００との結合効率が低下する。他方で、回折格子２３により回折された光の方向と第２方向ＤＲ２とがなす角度が２０°超となる場合、光が側面１０ｃにおいて反射されてしまい、出射効率が低下する。

【0045】

そのため、半導体利得素子１００では、回折格子２３により回折された光の方向と第２方向ＤＲ２とがなす角度が１０°以上２０°以下となるように、隣り合う２つの回折格子線２４の間のピッチ（Λの値）及び回折格子線２４の幅（図３中のＷの値）が、第２部分２２の第１部分２１側の端からの距離に応じて変化されることが好ましい。

【0046】

実施の形態３．
以下に、実施の形態３に係る半導体利得素子を説明する。実施の形態３に係る半導体利得素子を、半導体利得素子１００Ａとする。ここでは、半導体利得素子１００と異なる点を主に説明し、重複する説明は繰り返さないものとする。

【0047】

図１２は、半導体利得素子１００Ａの断面図である。図１２には、図１中のＩＩ－ＩＩに対応する位置における半導体利得素子１００Ａの断面が示されている。図１２に示されているように、半導体利得素子１００Ａは、さらに、第２半導体クラッド層９０を有している。第２半導体クラッド層９０は、例えばＩｎＰにより形成されている。第２半導体クラッド層９０は、導波路層２０（第１部分２１）と活性層３０との間に配置されている。すなわち、第２半導体クラッド層９０は導波路層２０上に配置されており、活性層３０は第２半導体クラッド層９０上に配置されている。

【0048】

図１３は、半導体利得素子１００Ａの製造工程図である。図１３に示されるように、半導体利得素子１００Ａの製造方法は、第２除去工程Ｓ７をさらに有している。第２除去工程Ｓ７は、第１除去工程Ｓ３の後であって回折格子形成工程Ｓ４の前に行われる。

【0049】

図１４は、半導体利得素子１００Ａの製造方法における成膜工程Ｓ２を説明する断面図である。図１４に示されるように、半導体利得素子１００Ａの製造方法における成膜工程Ｓ２では、例えばＭＯＣＶＤにより、第１主面１０ａ上に導波路層２０、第２半導体クラッド層９０、活性層３０及び第１半導体クラッド層４０が順次形成される。

【0050】

図１５は、半導体利得素子１００Ａの製造方法における第１除去工程Ｓ３を説明する断面図である。図１５に示されるように、半導体利得素子１００Ａの製造方法における第１除去工程Ｓ３では、絶縁層８１をマスクとして、第２領域１０ａｂ上にある活性層３０及び第１半導体クラッド層４０が例えばドライエッチングにより除去される。これにより、第２領域１０ａｂ上にある第２半導体クラッド層９０が露出することになる。

【0051】

図１６は、半導体利得素子１００Ａの製造方法における第２除去工程Ｓ７を説明する断面図である。図１６に示されるように、半導体利得素子１００Ａの製造方法における第２除去工程Ｓ７では、第２領域１０ａｂ上にある第２半導体クラッド層９０が除去される。半導体利得素子１００Ａの製造方法における第２除去工程Ｓ７では、第１に、第２領域１０ａｂ上にある第２半導体クラッド層９０上に、パターンニングされたフォトレジスト層８３が形成される。フォトレジスト層８３は、フォトリソグラフィ法によりパターンニングされる。第２に、フォトレジスト層８３をマスクとして、例えばドライエッチングにより第２領域１０ａｂ上にある第２半導体クラッド層９０が除去される。

【0052】

誘電体クラッド層形成工程Ｓ５及び電極形成工程Ｓ６に関して、半導体利得素子１００Ａの製造方法は、半導体利得素子１００の製造方法と同様である。以上により、図１２に示される構造の半導体利得素子１００Ａが形成される。半導体利得素子１００Ａでは、導波路層２０と活性層３０との間に第２半導体クラッド層９０が配置されているため、第１除去工程Ｓ３において選択的なエッチングが行えるようになり、半導体利得素子１００Ａの製造工程が簡略化されることになる。

【0053】

実施の形態４．
以下に、実施の形態４に係る半導体利得素子を説明する。実施の形態４に係る半導体利得素子を、半導体利得素子１００Ｂとする。ここでは、半導体利得素子１００と異なる点を主に説明し、重複する説明は繰り返さないものとする。

【0054】

図１７は、半導体利得素子１００Ｂの拡大断面図である。図１７には、図２中のＩＩＩに対応する位置における半導体利得素子１００Ｂの拡大断面が示されている。図１７に示されるように、半導体利得素子１００Ｂでは、回折格子２３が、多段構造になっている。より具体的には、半導体利得素子１００Ｂでは、隣り合う２つの回折格子線２４の間にある凹部２５の各々の底面に、凹部２６が形成されている。図１７に示される例では、回折格子２３が２段構造を有している場合が説明されているが、回折格子２３は、３段以上の多段構造を有していてもよい。

【0055】

一般的に、回折格子は１次（すなわち、ｍ＝１）の成分が最も強い回折強度になるが、高次の成分も無視できない強度となることがある。そのため、１次光の回折効率を改善するためには、高次光を削減する必要がある。回折光の各次数の強度は、回折格子の空間周波数成分（フーリエ成分）に関係している。半導体利得素子１００Ｂでは、回折格子２３が多段構造を有しており、実質的に平滑化されているため、回折格子２３のフーリエ成分から高次成分が削減されている。その結果、半導体利得素子１００Ｂによると、回折格子２３により回折された光の高次回折光が削減され、活性層３０において発生した光を効率よく側面１０ｃから出射させることができる。

【0056】

実施の形態５．
以下に、実施の形態５に係る半導体利得素子を説明する。実施の形態４に係る半導体利得素子を、半導体利得素子１００Ｃとする。ここでは、半導体利得素子１００と異なる点を主に説明し、重複する説明は繰り返さないものとする。

【0057】

図１８は、半導体利得素子１００Ｃの拡大平面図である。なお、図１８中では、活性層３０、第１半導体クラッド層４０及び誘電体クラッド層５０の図示が省略されている。図１８に示されるように、半導体利得素子１００Ｃでは、複数の回折格子線２４の各々の中心角が、第１部分２１から離れるにつれて大きくなっている。より具体的には、１本目の回折格子線２４の中心角をΦ１、２本目の回折格子線２４の中心角をΦ２とすると、Φ２はΦ１よりも大きい。このことは、３本目以降の回折格子線２４についても同様である。これにより、回折格子２３で反射される光の角度が変化し、第１部分２１に戻る光が削減されることになる。

【0058】

今回開示された実施の形態は全ての点で例示であり、制限的なものではないと考えられるべきである。本開示の基本的な範囲は、上記の実施の形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

【符号の説明】

【0059】

１０ 半導体基板、１０ａ 第１主面、１０ａａ 第１領域、１０ａｂ 第２領域、１０ｂ 第２主面、１０ｂａ 第３領域、１０ｂｂ 第４領域、１０ｃ 側面、２０ 導波路層、２１ 第１部分、２２ 第２部分、２３ 回折格子、２４ 回折格子線、２５，２６ 凹部、３０ 活性層、４０ 第１半導体クラッド層、５０ 誘電体クラッド層、６０ 第１電極、７０ 第２電極、８１ 絶縁層、８２，８３ フォトレジスト層、９０ 第２半導体クラッド層、１００，１００Ａ，１００Ｂ，１００Ｃ 半導体利得素子、２００ シリコンフォトニクス素子、２１０ 半導体基板、２１０ａ 第３主面、２１０ｂ 第４主面、２２０ 第１クラッド層、２３０ 導波路層、２３１ 回折格子、２４０ 第２クラッド層、３００ グレーティングカプラシステム、ＤＲ１ 第１方向、ＤＲ２ 第２方向、ＤＲ３ 第３方向、Ｓ１ 準備工程、Ｓ２ 成膜工程、Ｓ３ 第１除去工程、Ｓ４ 回折格子形成工程、Ｓ５ 誘電体クラッド層形成工程、Ｓ６ 電極形成工程、Ｓ７ 第２除去工程。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】