知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-15
(45)【発行日】2024-11-25
(54)【発明の名称】通信装置
(51)【国際特許分類】
H04L 25/02 20060101AFI20241118BHJP
【ＦＩ】
H04L25/02 303Z
H04L25/02 V
【請求項の数】
5
(21)【出願番号】P 2023099256
(22)【出願日】2023-06-16
(62)【分割の表示】P 2020118437の分割
【原出願日】2020-07-09
(65)【公開番号】P2023108030
(43)【公開日】2023-08-03
【審査請求日】2023-06-16
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】卯尾 豊明
【審査官】北村 智彦
(56)【参考文献】
【文献】国際公開第２０１６／１９９５３６（ＷＯ，Ａ１）
【文献】米国特許第０７３０２２４７（ＵＳ，Ｂ２）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｌ ２５／０２
ＩＥＥＥ Ｘｐｌｏｒｅ
(57)【特許請求の範囲】
【請求項1】
外部から入力された少なくとも１つの入力信号が第１論理レベルである場合に、キャリア信号を出力する発振器と、第１信号生成回路であって、
前記入力信号の立ち上がりを検知すると１つ目のパルスを生成し、
前記入力信号の立ち上がりが検知された時に前記キャリア信号が第１論理レベルと異なる第２論理レベルである場合に、前記キャリア信号と同相の前記キャリア信号に基づく信号を２つ目のパルス以降の信号として出力し、
前記入力信号の立ち上がりが検知された時に前記キャリア信号が前記第１論理レベルである場合に、前記キャリア信号と位相が反転した前記キャリア信号に基づく信号を２つ目以降のパルス信号として出力する、第１信号生成部と、
前記第１信号生成部の出力信号を増幅する第１駆動回路と、
を含む第１信号生成回路と、
前記第１駆動回路の出力に接続された第１絶縁素子と、
前記第１駆動回路の出力信号に基づいた信号を、前記第１絶縁素子を介して受信し、外部に出力する第１出力回路と、
を備える、通信装置。
【請求項2】
第２信号生成回路であって、前記入力信号と異なる他の入力信号の立ち上がりを検知すると１つ目のパルスを生成し、
前記他の入力信号の立ち上がりが検知された時に前記キャリア信号が前記第２論理レベルである場合に、前記キャリア信号と同相の前記キャリア信号に基づく信号を２つ目のパルス以降の信号として出力し、
前記入力信号の立ち上がりが検知された時に前記キャリア信号が前記第１論理レベルである場合に、前記キャリア信号と位相が反転した前記キャリア信号に基づく信号を２つ目のパルス以降の信号として出力する、第２信号生成部と、
前記第２信号生成部の出力信号を増幅する第２駆動回路と、
を含む第２信号生成回路と、
前記第２駆動回路の出力に接続された第２絶縁素子と、
前記第２駆動回路の出力信号に基づいた信号を、前記第２絶縁素子を介して受信し、外部に出力する第２出力回路と、
をさらに備える、請求項１に記載の通信装置。
【請求項3】
前記第１信号生成部は、前記入力信号と前記キャリア信号とが入力され、入力された前記入力信号と前記キャリア信号とに基づいて第１制御信号と第２制御信号とを生成するクロック遷移検出回路と、
前記入力信号と前記第１制御信号と前記第２制御信号とに基づいて第１信号を生成するパルス生成回路と、
前記第１制御信号と前記第２制御信号とに基づいて、第３制御信号と第４制御信号とを生成する位相検出回路と、
前記第３制御信号と前記第４制御信号と前記キャリア信号に基づいた信号とに基づいて内部キャリア信号を生成するセレクタ回路と、
前記第１信号と前記内部キャリア信号との論理和演算を実行し、演算結果が前記第１駆動回路によって増幅及び出力される第１論理和回路と、
を備え、
前記クロック遷移検出回路は、前記入力信号が立ち上がった後に、前記キャリア信号の立ち上がりを検出した場合に前記第１制御信号を前記第２論理レベルから前記第１論理レベルに遷移させ、前記キャリア信号の立ち下がりを検出すると前記第２制御信号を前記第２論理レベルから前記第１論理レベルに遷移させ、
前記パルス生成回路は、前記入力信号の立ち上がりを検知すると前記第１信号を前記第２論理レベルから前記第１論理レベルに遷移させ、前記入力信号の立ち上がりを検知した後に前記第１制御信号と前記第２制御信号との両方が前記第１論理レベルになったことに応じて前記第１信号を前記第１論理レベルから前記第２論理レベルに遷移させ、
前記位相検出回路は、前記第１制御信号と前記第２制御信号との両方が前記第１論理レベルになった際に、前記第１制御信号が前記第２制御信号よりも先に前記第１論理レベルに遷移した場合に、前記第３制御信号を前記第２論理レベルから前記第１論理レベルに遷移させ、前記第２制御信号が前記第１制御信号よりも先に前記第１論理レベルに遷移した場合に、前記第４制御信号を前記第２論理レベルから前記第１論理レベルに遷移させ、
前記セレクタ回路は、前記第３制御信号が前記第１論理レベルである際に、前記キャリア信号と同相の前記キャリア信号に基づいた信号を前記内部キャリア信号として生成し、前記第４制御信号が前記第１論理レベルである際に、前記キャリア信号と位相が反転した前記キャリア信号に基づいた信号を前記内部キャリア信号として生成する、
請求項１又は請求項２に記載の通信装置。
【請求項4】
前記第１信号生成部は、前記第１制御信号と前記第２制御信号との否定論理積演算を実行し、演算結果を第２信号として出力する第１否定論理積回路と、
前記第２信号と前記内部キャリア信号との否定論理和演算を実行し、演算結果が前記第１駆動回路によって増幅及び出力される第１否定論理和回路と、
をさらに備え、
前記第１駆動回路は、前記第１論理和回路の出力と前記第１否定論理和回路の出力とを差動増幅する、
請求項３に記載の通信装置。
【請求項5】
前記第１信号生成部は、前記入力信号の立ち上がりを検出した後に、前記入力信号の立ち下がりを検出すると、前記第２論理レベルの信号を前記第１駆動回路に出力する、請求項１乃至請求項４のいずれか一項に記載の通信装置。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、通信装置に関する。
【背景技術】
【0002】
高電圧機器と低電圧機器とを接続する通信装置が備える素子として、ガルバニック絶縁素子が知られている。ガルバニック絶縁素子は、高電圧機器と低電圧機器との間のノイズの回り込みや感電を回避するために使用され、入出力の電気的絶縁を確保しつつ信号のみを伝達することが出来る。ガルバニック絶縁素子が信号の伝達に用いる媒体としては、例えば光、電界、及び磁界が挙げられる。
【0003】
例えば、信号の伝達媒体として光信号を用いるガルバニック絶縁素子としては、光発生素子としての発光ダイオード（ＬＥＤ）と、光受信素子としてのフォトダイオード（ＰＤ）とを備えるフォトカプラが知られている。フォトカプラは、ＬＥＤとＰＤとの間に設けられた樹脂により、電気的絶縁を確保している。このため、フォトカプラは、絶縁機能に対する信頼性が高い。
【0004】
しかしながら、通信装置が複数の信号を伝送する場合には、フォトカプラが、伝送される信号の数と同数のＬＥＤ及びＰＤの組を備える必要がある。一つのフォトカプラに複数のＬＥＤと複数のＰＤとが実装された場合、伝送される複数の信号の間でクロストークが発生し得る。また、フォトカプラに複数のＬＥＤと複数のＰＤとを実装することは、組み立てが複雑になることによる信頼性の低下や、コストの増大の原因になり得る。
【0005】
これに対して、信号の伝達媒体として電界又は磁界を用いるガルバニック絶縁素子は、上記のフォトカプラの懸念点を解消し得る。信号の伝達媒体として電界又は磁界を用いるガルバニック絶縁素子は、デジタルアイソレータとも呼ばれている。電界が信号の伝達媒体として使用される場合には、例えば絶縁層の両端に金属板が形成された絶縁容量が使用される。磁界が信号の伝達媒体として使用される場合には、例えば絶縁層の両端にコイルを形成した絶縁トランスが使用される。絶縁容量や絶縁トランスを同一の半導体基板上に複数個実装することは、容易に実現され得る。従って、複数の信号を伝送する通信装置は、ガルバニック絶縁素子としてデジタルアイソレータを使用することによって、フォトカプラを使用する場合よりもコストを抑制することが出来る。
【先行技術文献】
【特許文献】
【0006】
【文献】米国特許第５９５２８４９号明細書
【文献】米国特許第７３０２２４７号明細書
【文献】米国特許第９６６０８４８号明細書
【文献】米国特許第７３７６２１２号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
多チャンネルの通信装置におけるジッタを抑制する。
【課題を解決するための手段】
【0008】
実施形態の通信装置は、発振器と、信号生成回路と、絶縁素子と、出力回路と、を含む。発振器は、外部から入力された少なくとも１つの入力信号が第１論理レベルである場合に、キャリア信号を出力する。信号生成回路は、信号生成部と、駆動回路とを含む。信号生成部は、入力信号の立ち上がりを検知すると１つ目のパルスを生成し、入力信号の立ち上がりが検知された時にキャリア信号が第１論理レベルと異なる第２論理レベルである場合に、キャリア信号と同相のキャリア信号に基づく信号を２つ目のパルス以降の信号として出力し、入力信号の立ち上がりが検知された時にキャリア信号が第１論理レベルである場合に、キャリア信号と位相が反転したキャリア信号に基づく信号を２つ目以降のパルス信号として出力する。駆動回路は、信号生成部の出力信号を増幅する。絶縁素子は、駆動回路の出力に接続される。出力回路は、駆動回路の出力信号に基づいた信号を、第１絶縁素子を介して受信し、外部に出力する。
【図面の簡単な説明】
【0009】
【図1】第１実施形態に係る通信装置の構成の一例を示すブロック図。
【図2】第１実施形態に係る通信装置の備えるＲＦ発生器の回路構成の一例を示す回路図。
【図3】第１実施形態に係る通信装置の備える信号生成回路の回路構成の一例を示す回路図。
【図4】第１実施形態に係る通信装置の備える絶縁素子の回路構成の一例を示す回路図。
【図5】入力信号の変調動作の一例を示すタイミングチャート。
【図6】第１実施形態に係る通信装置における動作の一例を示すタイミングチャート。
【図7】第１実施形態の比較例に係る通信装置における動作の一例を示すタイミングチャート。
【図8】第１実施形態の第１変形例に係る通信装置の構成の一例を示すブロック図。
【図9】第１実施形態の第２変形例に係る通信装置の構成の一例を示すブロック図。
【図10】第１実施形態の第３変形例に係る通信装置の構成の一例を示すブロック図。
【図11】第２実施形態に係る通信装置の備える信号生成回路の回路構成の一例を示す回路図。
【図12】第２実施形態に係る通信装置の備える絶縁素子の回路構成の一例を示す回路図。
【図13】第２実施形態に係る通信装置における動作の一例を示すタイミングチャート。
【図14】第２実施形態の変形例に係る通信装置の備える絶縁素子の回路構成の一例を示す回路図。
【図15】第２実施形態の変形例に係る通信装置の備える信号生成回路の回路構成の一例を示す回路図。
【図16】第３実施形態に係る通信装置の構成の一例を示すブロック図。
【図17】第３実施形態の第１変形例に係る通信装置の備えるＲＦ発生器の回路構成の一例を示す回路図。
【図18】第３実施形態の第１変形例に係る通信装置の構成の一例を示すブロック図。
【図19】第３実施形態の第２変形例に係る通信装置の備えるＲＦ発生器の回路構成の一例を示す回路図。
【図20】第３実施形態の第２変形例に係る通信装置の構成の一例を示すブロック図。
【図21】第３実施形態の第２変形例に係る通信装置の備えるＲＦ発生器の回路構成の一例を示す回路図。
【図22】第３実施形態の第３変形例に係る通信装置の備えるＲＦ発生器の回路構成の一例を示す回路図。
【図23】第４実施形態に係る通信装置の備える信号生成回路の回路構成の一例を示す回路図。
【図24】第４実施形態に係る通信装置における動作の一例を示すタイミングチャート。
【図25】第４実施形態に係る通信装置における動作の一例を示すタイミングチャート。
【図26】第４実施形態に係る通信装置における動作の一例を示すタイミングチャート。
【発明を実施するための形態】
【0010】
以下に、実施形態について図面を参照して説明する。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は模式的又は概念的なものであり、各図面の寸法及び比率等は必ずしも現実のものと同一とは限らない。本発明の技術的思想は、構成要素の形状、構造、配置等によって特定されるものではない。
【0011】
尚、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。参照符号を構成する文字の後の数字は、同じ文字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために使用される。同様に、参照符号を構成する数字の後の文字は、同じ数字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために使用される。
【0012】
［１］第１実施形態
第１実施形態は、ガルバニック絶縁素子を用いて２つの信号を伝送する通信装置、すなわち多チャンネルの通信装置に関する。以下に、ガルバニック絶縁素子として絶縁トランスが使用される場合を一例として、第１実施形態に係る通信装置１について説明する。
第１実施形態は、ガルバニック絶縁素子を用いて２つの信号を伝送する通信装置、すなわち多チャンネルの通信装置に関する。以下に、ガルバニック絶縁素子として絶縁トランスが使用される場合を一例として、第１実施形態に係る通信装置１について説明する。
【0013】
［１－１］構成
［１－１－１］通信装置１の全体構成について
図１は、第１実施形態に係る通信装置１の構成の一例を示している。図１に示すように、第１実施形態に係る通信装置１は、例えば、入力回路１０Ａ及び１０Ｂ、ＲＦ（Radio Frequency）発生器２０、信号生成回路３０Ａ及び３０Ｂ、絶縁素子４０Ａ及び４０Ｂ、受信回路５０Ａ及び５０Ｂ、並びに出力回路６０Ａ及び６０Ｂを備えている。
［１－１－１］通信装置１の全体構成について
図１は、第１実施形態に係る通信装置１の構成の一例を示している。図１に示すように、第１実施形態に係る通信装置１は、例えば、入力回路１０Ａ及び１０Ｂ、ＲＦ（Radio Frequency）発生器２０、信号生成回路３０Ａ及び３０Ｂ、絶縁素子４０Ａ及び４０Ｂ、受信回路５０Ａ及び５０Ｂ、並びに出力回路６０Ａ及び６０Ｂを備えている。
【0014】
入力回路１０は、外部の機器からの信号の通信装置１への入力に使用され、例えばバッファ回路を含んでいる。入力回路１０Ａ及び１０Ｂには、外部の装置から、入力信号ＩＮ１及びＩＮ２がそれぞれ入力される。そして、入力回路１０Ａは、入力信号ＩＮ１に基づく入力信号Ｖｉｎ１を、ＲＦ発生器２０及び信号生成回路３０Ａに出力する。入力回路１０Ｂは、入力信号ＩＮ２に基づく入力信号Ｖｉｎ２を、ＲＦ発生器２０及び信号生成回路３０Ｂに出力する。
【0015】
ＲＦ発生器２０は、例えばリングオシレータ回路のような信号発生器である。ＲＦ発生器２０は、入力回路１０Ａから入力された入力信号Ｖｉｎ１と、入力回路１０Ｂから入力された入力信号Ｖｉｎ２とに基づいて、キャリア信号ＣＳを生成及び出力する。キャリア信号ＣＳは、信号生成回路３０Ａ及び３０Ｂに入力される。
【0016】
信号生成回路３０は、キャリア信号ＣＳを用いて、入力回路１０から入力された入力信号Ｖｉｎ（変調信号）を変調する。そして、信号生成回路３０は、変調された電気信号（被変調信号）を絶縁素子４０に出力する。具体的には、信号生成回路３０Ａは、入力信号Ｖｉｎ１を変調して、絶縁素子４０Ａに出力する。信号生成回路３０Ｂは、入力信号Ｖｉｎ２を変調して、絶縁素子４０Ｂに出力する。
【0017】
絶縁素子４０は、ＯＯＫ（On-Off Keying）方式で使用されるガルバニック絶縁素子であり、例えば絶縁トランスを含んでいる。第１実施形態において、絶縁素子４０は、磁界結合を利用して信号を伝送する。絶縁素子４０Ａは、信号生成回路３０Ａから入力された電気信号を、受信回路５０Ａに伝送する。絶縁素子４０Ｂは、信号生成回路３０Ｂから入力された電気信号を、受信回路５０Ｂに伝送する。
【0018】
受信回路５０は、復調回路を含んでいる。受信回路５０Ａは、絶縁素子４０Ａから伝送された電気信号を検知及び復調して、出力回路６０Ａに出力する。受信回路５０Ｂは、絶縁素子４０Ｂから伝送された電気信号を検知及び復調して、出力回路６０Ｂに出力する。
【0019】
出力回路６０は、通信装置１内で絶縁素子４０を介して伝送された信号の外部への出力に使用され、例えばバッファ回路を含んでいる。出力回路６０Ａは、受信回路５０Ａから入力された信号に基づいて、出力信号ＯＵＴ１を外部の機器に出力する。出力回路６０Ｂは、受信回路５０Ｂから入力された信号に基づいて、出力信号ＯＵＴ２を外部の機器に出力する。
【0020】
以上で説明された通信装置１の構成では、入力回路１０Ａ、信号生成回路３０Ａ、絶縁素子４０Ａ、受信回路５０Ａ、及び出力回路６０Ａの組が、通信装置１の第１チャンネルに対応している。同様に、入力回路１０Ｂ、信号生成回路３０Ｂ、絶縁素子４０Ｂ、受信回路５０Ｂ、及び出力回路６０Ｂの組が、通信装置１の第２チャンネルに対応している。このように、第１実施形態に係る通信装置１は、２種類の信号を伝送し得る、２チャンネルの通信装置である。
【0021】
また、第１実施形態に係る通信装置１では、例えば、入力回路１０Ａ及び１０Ｂ、ＲＦ発生器２０、並びに信号生成回路３０Ａ及び３０Ｂの組が、第１の基板に実装された半導体素子によって構成される。一方で、絶縁素子４０Ａ及び４０Ｂ、受信回路５０Ａ及び５０Ｂ、並びに出力回路６０Ａ及び６０Ｂの組は、第１の基板と異なる第２の基板に実装された半導体素子によって構成される。第１の基板に設けられた回路と、第２の基板に設けられた回路とは、例えばボンディングワイヤを用いて電気的に接続される。
【0022】
以下では、第１の基板に実装された回路と第１の基板との組を、チップＣＰ１と呼び、第２の基板に実装された回路と第２の基板との組を、チップＣＰ２と呼ぶ。例えば、チップＣＰ１内の回路は、グラウンドＧＮＤ１に接続され、チップＣＰ１内の回路には、電源電圧ＶＤＤ１が印加される。チップＣＰ２内の回路は、グラウンドＧＮＤ２に接続され、チップＣＰ２内の回路には、電源電圧ＶＤＤ２が印加される。例えば、電源電圧ＶＤＤ１及びＶＤＤ２の一方が高電圧系、他方が低電圧系に対応している。
【0023】
［１－１－２］通信装置１の回路構成について
以下に、第１実施形態に係る通信装置１における、ＲＦ発生器２０、信号生成回路３０、及び絶縁素子４０のそれぞれの回路構成の一例について順に説明する。
以下に、第１実施形態に係る通信装置１における、ＲＦ発生器２０、信号生成回路３０、及び絶縁素子４０のそれぞれの回路構成の一例について順に説明する。
【0024】
（ＲＦ発生器２０の回路構成について）
図２は、第１実施形態に係る通信装置１の備えるＲＦ発生器２０の回路構成の一例を示している。図２に示すように、第１実施形態におけるＲＦ発生器２０は、例えば、ＯＲ回路２１、ＮＡＮＤ回路２２、並びにインバータ２３、２４及び２５を含んでいる。
図２は、第１実施形態に係る通信装置１の備えるＲＦ発生器２０の回路構成の一例を示している。図２に示すように、第１実施形態におけるＲＦ発生器２０は、例えば、ＯＲ回路２１、ＮＡＮＤ回路２２、並びにインバータ２３、２４及び２５を含んでいる。
【0025】
ＯＲ回路２１の第１入力端には、入力回路１０Ａから出力された入力信号Ｖｉｎ１が入力される。ＯＲ回路２１の第２入力端には、入力回路１０Ｂから出力された入力信号Ｖｉｎ２が入力される。ＯＲ回路２１の出力端が、ＮＡＮＤ回路２２の第１入力端に接続される。ＮＡＮＤ回路２２の出力端が、インバータ２３の入力端に接続される。インバータ２３の出力端が、インバータ２４の入力端に接続される。インバータ２４の出力端が、インバータ２５の入力端とＮＡＮＤ回路２２の第２入力端とに接続される。インバータ２５から出力される信号が、キャリア信号ＣＳに対応している。
【0026】
ここで、ＲＦ発生器２０によるキャリア信号ＣＳの生成方法について簡潔に説明する。以下では、ＮＡＮＤ回路２２の出力端に対応するノードのことを“Ｎ１”と呼ぶ。インバータ２３の出力端に対応するノードのことを“Ｎ２”と呼ぶ。インバータ２４の出力端に対応するノードのことを“Ｎ３”と呼ぶ。
【0027】
入力信号Ｖｉｎ１及びＶｉｎ２の両方が“Ｌ”レベルである場合、ＯＲ回路２１は、“Ｌ”レベルの電圧を出力する。そして、第１入力端に“Ｌ”レベルの電圧が入力されたＮＡＮＤ回路２２は、“Ｈ”レベルの電圧を出力する。これにより、ノードＮ１、Ｎ２及びＮ３の電圧が、それぞれ“Ｈ”、“Ｌ”及び“Ｈ”レベルになり、インバータ２５が、“Ｌ”レベルの電圧を出力する。また、ノードＮ３の電圧が“Ｈ”レベルである場合、ＮＡＮＤ回路２２の第１入力端と第２入力端との入力電圧が異なるため、ＮＡＮＤ回路２２の出力が“Ｈ”レベルに維持される。これにより、入力信号Ｖｉｎ１及びＶｉｎ２の両方が“Ｌ”レベルである場合に、キャリア信号ＣＳは“Ｌ”レベルを維持する。
【0028】
一方で、入力信号Ｖｉｎ１及びＶｉｎ２の少なくとも一つが“Ｈ”レベルである場合、ＯＲ回路２１は、“Ｈ”レベルの電圧を出力する。そして、第１入力端に“Ｈ”レベルの電圧が入力されたＮＡＮＤ回路２２は、例えば第２入力端の電圧が “Ｈレベルのときに、“Ｌ”レベルの電圧を出力する。これにより、ノードＮ１、Ｎ２及びＮ３の電圧が、それぞれ“Ｌ”、“Ｈ”及び“Ｌ”レベルになり、インバータ２５が、“Ｈ”レベルの電圧を出力する。
【0029】
また、ノードＮ３の電圧が“Ｌ”レベルになった場合、ＮＡＮＤ回路２２の第１入力端に “Ｈ”レベルの電圧が、第２入力端に“Ｌ”レベル入力されるため、ＮＡＮＤ回路２２の出力電圧が、“Ｌ”レベルから“Ｈ”レベルに変化する。これにより、ノードＮ１、Ｎ２及びＮ３の電圧が、それぞれ“Ｈ”、“Ｌ”及び“Ｈ”レベルになり、インバータ２５が、“Ｌ”レベルの電圧を出力する。入力信号Ｖｉｎ１及びＶｉｎ２の少なくとも一方が“Ｈ”レベルである場合には、これらの動作が繰り返し行われ、キャリア信号ＣＳの出力が発振する。
【0030】
以上のように、第１実施形態におけるＲＦ発生器２０は、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２とのＯＲ信号を用いて、キャリア信号ＣＳを生成することが出来る。尚、以上で説明されたＲＦ発生器２０の回路構成は、あくまで一例である。ＲＦ発生器２０は、入力信号Ｖｉｎ１及びＶｉｎ２の少なくとも一つが“Ｈ”レベルになったことに基づいてキャリア信号ＣＳを生成することが可能であれば、その他の回路構成であっても良い。
【0031】
（信号生成回路３０の回路構成について）
図３は、第１実施形態に係る通信装置１の備える信号生成回路３０の回路構成の一例を示している。図３に示すように、第１実施形態における信号生成回路３０は、例えば、信号生成部３１、及び駆動部３２を含んでいる。信号生成回路３０は、例えば、ＡＮＤ回路３１１、遅延回路３１２、ＮＡＮＤ回路３１３、及びＡＮＤ回路３１４を含んでいる。
駆動部３２は、例えば、駆動回路３２１を含んでいる。
図３は、第１実施形態に係る通信装置１の備える信号生成回路３０の回路構成の一例を示している。図３に示すように、第１実施形態における信号生成回路３０は、例えば、信号生成部３１、及び駆動部３２を含んでいる。信号生成回路３０は、例えば、ＡＮＤ回路３１１、遅延回路３１２、ＮＡＮＤ回路３１３、及びＡＮＤ回路３１４を含んでいる。
駆動部３２は、例えば、駆動回路３２１を含んでいる。
【0032】
ＡＮＤ回路３１１の第１入力端には、入力信号Ｖｉｎ（変調信号）が入力される。ＡＮＤ回路３１１の第２入力端には、遅延回路３１２を介して遅延された入力信号Ｖｉｎに対応する入力信号Ｖｉｎｄが入力される。遅延回路３１２は、例えば直列に接続された遇数個のインバータである。遅延回路３１２としては、その他の回路が使用されても良い。
【0033】
ＮＡＮＤ回路３１３の第１入力端には、ＡＮＤ回路３１１の出力端が接続される。ＮＡＮＤ回路３１３の第２入力端には、キャリア信号ＣＳが入力される。ＡＮＤ回路３１４の第１入力端には、入力信号Ｖｉｎが入力される。ＡＮＤ回路３１４の第２入力端には、ＮＡＮＤ回路３１３の出力端が接続される。ＡＮＤ回路３１４は、被変調信号ＭＳを出力する。駆動回路３２１は、被変調信号ＭＳを増幅して、出力電圧Ｖｏｕｔを出力する。
【0034】
以上で説明された第１実施形態における信号生成回路３０は、入力信号Ｖｉｎをキャリア信号ＣＳに基づいて変調させることが出来る。例えば、信号生成回路３０の出力電圧Ｖｏｕｔは、入力信号Ｖｉｎが“Ｌ”レベルである場合に“Ｌ”レベルの電圧になり、入力信号Ｖｉｎが“Ｈ”レベルである場合にＲＦ発生器２０によって生成されたキャリア信号ＣＳに基づいた電圧になる。尚、以上で説明された信号生成回路３０の回路構成は、あくまで一例である。信号生成回路３０は、入力信号Ｖｉｎをキャリア信号ＣＳに基づいて変調させることが可能であれば、その他の回路構成であっても良い。
【0035】
（絶縁素子４０の回路構成について）
図４は、第１実施形態に係る通信装置１の備える絶縁素子４０の回路構成の一例を示している。図４に示すように、第１実施形態における絶縁素子４０は、例えば、コイル４１及び４２を含んでいる。
図４は、第１実施形態に係る通信装置１の備える絶縁素子４０の回路構成の一例を示している。図４に示すように、第１実施形態における絶縁素子４０は、例えば、コイル４１及び４２を含んでいる。
【0036】
コイル４１とコイル４２とは、絶縁体層ＩＳＯを介して対面している。絶縁体層ＩＳＯとしては、酸化膜が使用されても良いし、ポリイミドが使用されても良い。コイル４１の一端には、チップＣＰ１内の信号生成回路３０によって、出力電圧Ｖｏｕｔが印加される。コイル４１の他端は、例えばチップＣＰ１で接地される。コイル４２の一端は、受信回路５０に接続される。コイル４２の他端は、例えばチップＣＰ２で接地される。
【0037】
以上で説明された第１実施形態における絶縁素子４０では、コイル４１とコイル４２との間に磁界結合が形成される。これにより、コイル４１に印加された出力電圧Ｖｏｕｔは、磁界結合によってコイル４２に伝送され、伝送された出力電圧Ｖｏｕｔが受信回路５０に印加される。尚、以上で説明された絶縁素子４０の回路構成は、あくまで一例である。絶縁素子４０は、出力電圧Ｖｏｕｔを磁界結合を用いて伝送することが可能であれば、その他の回路構成であっても良い。
【0038】
［１－２］動作
［１－２－１］入力信号の変調について
絶縁トランス又は絶縁容量を用いた通信方法は、入力信号を高周波帯に変調することによって、効率を向上させることが出来る。デジタルアイソレータの変調方式としては、エッジエンコード方式や、ＯＯＫ（On Off Keying）方式が知られている。低速通信時の消費電流の観点ではエッジエンコード方式が有利であり、高速通信時の消費電流および伝達遅延時間の観点では、ＯＯＫ方式が有利である。第１実施形態に係る通信装置１は、ＯＯＫ方式を使用する。
［１－２－１］入力信号の変調について
絶縁トランス又は絶縁容量を用いた通信方法は、入力信号を高周波帯に変調することによって、効率を向上させることが出来る。デジタルアイソレータの変調方式としては、エッジエンコード方式や、ＯＯＫ（On Off Keying）方式が知られている。低速通信時の消費電流の観点ではエッジエンコード方式が有利であり、高速通信時の消費電流および伝達遅延時間の観点では、ＯＯＫ方式が有利である。第１実施形態に係る通信装置１は、ＯＯＫ方式を使用する。
【0039】
図５は、入力信号の基本的な変調動作の一例を示している。図５に示すように、入力信号は、“Ｌ”レベル又は“Ｈ”レベルの電圧であり、１ビットの情報を含んでいる。入力信号が“Ｈ”レベルになると、ＲＦ発生器２０がオン状態になり、入力信号が“Ｌ”レベルになると、ＲＦ発生器２０がオフ状態になる。ＲＦ発生器２０は、入力信号が“Ｈ”レベルになったことに基づいて動作するため、キャリア信号は、入力信号が“Ｈ”レベルである期間において発振する。被変調信号は、入力信号が“Ｈ”レベルである期間において、キャリア信号に基づいて生成される信号である。このため、被変調信号は、入力信号が“Ｈ”レベルである期間において、例えばキャリア信号と同様に発振する。
【0040】
［１－２－２］通信装置１の動作について
図６は、第１実施形態に係る通信装置１における動作のタイミングチャートの一例を示している。“ＭＳＡ”は、入力信号Ｖｉｎ１に対応する被変調信号のことを示している。“ＭＳＢ”は、入力信号Ｖｉｎ２に対応する被変調信号を示している。（１）～（４）は、入力信号Ｖｉｎが“Ｌ”レベルから“Ｈ”レベルに遷移する際のキャリア信号ＣＳの位相を示している。
図６は、第１実施形態に係る通信装置１における動作のタイミングチャートの一例を示している。“ＭＳＡ”は、入力信号Ｖｉｎ１に対応する被変調信号のことを示している。“ＭＳＢ”は、入力信号Ｖｉｎ２に対応する被変調信号を示している。（１）～（４）は、入力信号Ｖｉｎが“Ｌ”レベルから“Ｈ”レベルに遷移する際のキャリア信号ＣＳの位相を示している。
【0041】
図６（１）に示すように、入力信号Ｖｉｎ２が“Ｌ”レベルの状態で入力信号Ｖｉｎ１が“Ｈ”レベルになると、ＲＦ発生器２０がオン状態になり、キャリア信号ＣＳが発振する。このとき、信号生成回路３０Ａでは、ＡＮＤ回路３１４の第１入力端の電圧が、入力信号Ｖｉｎ１に基づいて“Ｈ”レベルになり、ＡＮＤ回路３１４の第２入力端の電圧が、キャリア信号ＣＳと、ＡＮＤ回路３１１と、遅延回路３１２と、ＮＡＮＤ回路３１３とに基づいたレベルになる。
【0042】
具体的には、ＡＮＤ回路３１１は、遅延回路３１２による遅延時間ｔｄが経過するまでは、第１入力端に“Ｈ”レベルの電圧が印加され、且つ第２入力端に“Ｌ”レベルの電圧が印加されるため、“Ｌ”レベルの信号を出力する。これにより、ＮＡＮＤ回路３１３の第１入力端の電圧が“Ｌ”レベルになるため、ＮＡＮＤ回路３１３は、キャリア信号ＣＳの状態に依らずに、“Ｈ”レベルの電圧をＡＮＤ回路３１４の第２入力端に入力する。その結果、ＡＮＤ回路３１４の出力が、“Ｈ”レベルに維持される。
【0043】
一方で、遅延時間ｔｄが経過した後には、ＡＮＤ回路３１１の第１入力端及び第２入力端のそれぞれに“Ｈ”レベルの電圧が印加される。その結果、ＡＮＤ回路３１１が“Ｈ”レベルの信号を出力し、ＮＡＮＤ回路３１３の第１入力端の電圧が“Ｈ”レベルになる。キャリア信号ＣＳは発振しているため、ＮＡＮＤ回路３１３は、ＡＮＤ回路３１４の第２入力端に対して、キャリア信号ＣＳの反転信号を入力する。その結果、ＡＮＤ回路３１４の出力が、キャリア信号ＣＳに基づいて発振する。
【0044】
以上のように、ＡＮＤ回路３１４の出力、すなわち被変調信号ＭＳＡは、例えば入力信号Ｖｉｎ１が“Ｈ”レベルになったことに基づいて“Ｈ”レベルになり、その後、遅延時間ｔｄが経過するまで“Ｈ”レベルを維持する。そして、遅延時間ｔｄが経過すると、被変調信号ＭＳＡは、キャリア信号ＣＳに基づいて発振する。それから、入力信号Ｖｉｎ１が“Ｌ”レベルになると、ＲＦ発生器２０がオフ状態になり、キャリア信号ＣＳの発振と、被変調信号ＭＳＡの発振とが停止する。
【0045】
図６（２）に示すように、入力信号Ｖｉｎ１が“Ｌ”レベルの状態で入力信号Ｖｉｎ２が“Ｈ”レベルになると、ＲＦ発生器２０がオン状態になり、キャリア信号ＣＳが発振する。この際の信号生成回路３０Ｂの動作は、図６（１）における信号生成回路３０Ａの動作と同様である。図６（１）及び（２）のそれぞれでは、“Ｈ”レベルになる入力信号Ｖｉｎに基づいてキャリア信号ＣＳが発振する。すなわち、入力信号Ｖｉｎとキャリア信号ＣＳとの同期がとれるため、入力信号Ｖｉｎが“Ｌ”レベルから“Ｈ”レベルに遷移する際のキャリア信号ＣＳの位相が０°になる。
【0046】
図６（３）に示すように、入力信号Ｖｉｎ２が“Ｈ”レベルの状態で入力信号Ｖｉｎ１が“Ｈ”レベルになると、入力信号Ｖｉｎ１は、既に発振しているキャリア信号ＣＳに基づいて変調される。つまり、ＲＦ発生器２０のキャリア信号ＣＳと入力回路１０Ａの入力信号Ｖｉｎ１とが、非同期の関係になる。このため、入力信号Ｖｉｎ１が“Ｌ”レベルから“Ｈ”レベルに遷移するタイミングに基づいて、当該タイミングとキャリア信号ＣＳの位相との間でずれが生じ得る。図６（３）は、入力信号Ｖｉｎ１が入力された際のキャリア信号ＣＳの位相が９０°である場合を示している。
【0047】
このような場合においても、信号生成回路３０Ａでは、ＡＮＤ回路３１４が、入力信号Ｖｉｎ１が“Ｈ”レベルになったことに基づいて直ちに“Ｈ”レベルの電圧を出力する。すなわち、被変調信号ＭＳＡは、入力信号Ｖｉｎ１が“Ｈ”レベルになったことに基づいて“Ｈ”レベルになる。そして、被変調信号ＭＳＡは、遅延時間ｔｄが経過した後に、キャリア信号ＣＳに基づいて発振する。
【0048】
そして、入力信号Ｖｉｎ１及びＶｉｎ２のそれぞれが“Ｈ”レベルになった後に、入力信号Ｖｉｎ２のみが“Ｌ”レベルに変化している。この場合、入力信号Ｖｉｎ２が“Ｈ”レベルから“Ｌ”レベルに遷移したことに基づいて、被変調信号ＭＳＢの発振が停止する。一方で、入力信号Ｖｉｎ１は“Ｈ”レベルを維持しているため、ＲＦ発生器２０はオン状態を維持する。つまり、いずれかの入力信号Ｖｉｎが“Ｈ”レベルである期間では、ＲＦ発生器２０は、キャリア信号ＣＳを発振させた状態に維持する。
【0049】
図６（４）に示すように、入力信号Ｖｉｎ１が“Ｈ”レベルの状態で入力信号Ｖｉｎ２が“Ｈ”レベルになると、入力信号Ｖｉｎ２は、既に発振しているキャリア信号ＣＳに基づいて変調される。つまり、ＲＦ発生器２０のキャリア信号ＣＳと入力回路１０Ｂの入力信号Ｖｉｎ２とが非同期の関係になる。図６（４）は、図６（３）と同様に、入力信号Ｖｉｎ２が入力された際のキャリア信号ＣＳの位相が９０°である場合を示している。
【0050】
このような場合においても、信号生成回路３０Ｂでは、ＡＮＤ回路３１４が、入力信号Ｖｉｎ２が“Ｈ”レベルになったことに基づいて直ちに“Ｈ”レベルの電圧を出力する。すなわち、被変調信号ＭＳＢは、入力信号Ｖｉｎ２が“Ｈ”レベルになったことに基づいて“Ｈ”レベルになる。そして、被変調信号ＭＳＢは、遅延時間ｔｄが経過した後に、キャリア信号ＣＳに基づいて発振する。
【0051】
それから、再び入力信号Ｖｉｎ１及びＶｉｎ２のそれぞれが“Ｈ”レベルになった後に、入力信号Ｖｉｎ１のみが“Ｌ”レベルに変化している。この場合、入力信号Ｖｉｎ１が“Ｈ”レベルから“Ｌ”レベルに遷移したことに基づいて、被変調信号ＭＳＡの発振が停止する。一方で、入力信号Ｖｉｎ２は“Ｈ”レベルを維持しているため、ＲＦ発生器２０はオン状態を維持する。それから、入力信号Ｖｉｎ２が“Ｌ”レベルになると、被変調信号ＭＳＢの発振が停止する。さらに、入力信号Ｖｉｎ１及びＶｉｎ２のそれぞれが“Ｌ”レベルになると、ＲＦ発生器２０がオフ状態になるため、キャリア信号ＣＳが“Ｌ”レベルになる。
【0052】
以上のように、第１実施形態に係る通信装置１では、入力信号Ｖｉｎが“Ｈ”レベルになったことに基づいて、対応する被変調信号ＭＳが直ちに“Ｈ”レベルになる。そして、遅延時間ｔｄが経過した後、すなわち遅延時間ｔｄ分のパルスが印加された後に、被変調信号ＭＳが、キャリア信号ＣＳに基づいたパルスになる。
【0053】
［１－３］第１実施形態の効果
以上で説明された第１実施形態に係る通信装置１に依れば、１つのＲＦ発生器を用いた通信装置におけるジッタを抑制することが出来る。以下に、第１実施形態に係る通信装置１における効果の詳細について説明する。
以上で説明された第１実施形態に係る通信装置１に依れば、１つのＲＦ発生器を用いた通信装置におけるジッタを抑制することが出来る。以下に、第１実施形態に係る通信装置１における効果の詳細について説明する。
【0054】
ＯＯＫ方式を用いた通信装置の変調方法として、ＲＦキャリア（例えば、キャリア信号ＣＳ）と入力信号とのＡＮＤ信号を利用する方法が知られている。通信装置が多チャンネルである場合、ＲＦキャリアを発生させるＲＦ発生器は、チャンネル毎に設けられることが好ましい。一方で、ＲＦ発生器を複数設けることは、消費電力の増大や、チップ面積の増加に繋がり得る。そこで、多チャンネルの通信装置において、消費電力を抑制するために、１つのＲＦ発生器を複数のチャンネルで共有する方法が考えられている。
【0055】
ここで、第１実施形態の比較例として、複数の入力を有する通信装置が、１つのＲＦ発生器２０を利用し、且つ入力信号Ｖｉｎとキャリア信号ＣＳとがＡＮＤ演算された信号を被変調信号ＭＳとして使用する場合について説明する。簡潔に述べると、第１実施形態の比較例に係る通信装置は、例えば、図３で説明された信号生成回路３０からＡＮＤ回路３１１、遅延回路３１２、及びＮＡＮＤ回路３１３が省略され、ＲＦ発生器２０がＡＮＤ回路３１４の第２入力端に直結された構成を有する。
【0056】
図７は、第１実施形態の比較例に係る通信装置における動作のタイミングチャートの一例を示し、図６と同様のタイミングで入力信号Ｖｉｎ１及びＶｉｎ２が“Ｈ”レベルになる場合を例示している。入力信号Ｖｉｎ１及びＶｉｎ２のＡＮＤ信号を用いてＲＦ発生器２０が動作する場合、図７に示すような被変調信号ＭＳＡ及びＭＳＢが得られる。
【0057】
図７に示すように、入力信号Ｖｉｎ１及びＶｉｎ２のいずれも“Ｌ”レベルの状態から、入力信号Ｖｉｎ１及びＶｉｎ２のいずれかが“Ｈ”レベルになった場合、例えば被変調信号ＭＳＡ又はＭＳＢがキャリア信号ＣＳと同様に発振する。また、図７（１）及び（２）に示すように、入力信号Ｖｉｎとキャリア信号ＣＳとの同期がとれている場合に、入力信号Ｖｉｎが“Ｌ”レベルから“Ｈ”レベルに遷移するタイミングにおけるキャリア信号ＣＳの位相は、０°になる。
【0058】
一方で、図７（３）及び（４）に示すように、一方の入力信号Ｖｉｎが“Ｈ”レベルである状態で、他方の入力信号Ｖｉｎが“Ｌ”レベルから“Ｈ”レベルに遷移する場合、入力信号Ｖｉｎとキャリア信号ＣＳとが非同期になる。この場合には、入力信号Ｖｉｎが“Ｌ”レベルから“Ｈ”レベルに遷移するタイミングに基づいて、当該タイミングとキャリア信号ＣＳの位相との間でずれが生じ得る。図７（３）は、入力信号Ｖｉｎ１が入力された際のキャリア信号ＣＳの位相が９０°である場合を示し、図７（４）は、入力信号Ｖｉｎ２が入力された際のキャリア信号ＣＳの位相が９０°である場合を示している。
【0059】
第１実施形態の比較例に係る通信装置１では、入力信号Ｖｉｎの遷移タイミングとキャリア信号ＣＳとの同期が取れている場合、すなわちＲＦ発生器２０がオフ状態の時に入力信号Ｖｉｎが入力される場合に、キャリア信号ＣＳの立ち上がりの波形と被変調信号ＭＳの立ち上がりの波形とをほぼ同じにすることが出来る。この場合、通信装置１は、出力信号ＯＵＴ１及びＯＵＴ２の波形をほぼ同じにすることが出来る。
【0060】
一方で、第１実施形態の比較例に係る通信装置１では、ＲＦ発生器２０がオン状態の時に入力信号Ｖｉｎが入力される場合に、入力信号Ｖｉｎの遷移タイミングとキャリア信号ＣＳとの同期が取れないため、入力信号Ｖｉｎの立ち上がりとキャリア信号ＣＳの位相との間でずれが生じ得る。入力信号Ｖｉｎの立ち上がりとキャリア信号ＣＳの位相とがずれた場合、ＡＮＤ回路３１４に入力されるキャリア信号ＣＳの電圧の値にばらつきが生じ、被変調信号ＭＳの立ち上がりの波形の形状がランダムになる。このような被変調信号ＭＳの立ち上がりの波形の形状のばらつきは、出力信号ＯＵＴ１及びＯＵＴ２の波形のばらつきに反映される。そして、入力信号Ｖｉｎとキャリア信号ＣＳとの動作タイミングに基づく被変調信号ＭＳの立ち上がりの波形の変化が、ジッタの発生や、受信回路５０の動作安定性の低下の要因となる。
【0061】
これに対して、第１実施形態に係る通信装置１は、遅延回路３１２を有する信号生成回路３０を入力信号Ｖｉｎの変調に利用している。簡潔に述べると、第１実施形態に係る通信装置１は、第１入力端に入力信号Ｖｉｎが入力され、第２入力端に遅延回路３１２を介した入力信号Ｖｉｎが入力されるＡＮＤ回路３１１と、第１入力端にＡＮＤ回路３１１の出力が接続され、第２入力端にＲＦ発生器２０の出力が接続され、出力端がＡＮＤ回路３１４の第２入力端に接続されたＮＡＮＤ回路３１３を備えている。
【0062】
第１実施形態における信号生成回路３０で、入力信号Ｖｉｎが“Ｈ”レベルになると、ＡＮＤ回路３１４が、キャリア信号ＣＳの状態に依らずに、被変調信号ＭＳを“Ｈ”レベルにする。また、ＲＦ発生器２０が、入力信号Ｖｉｎの入力に伴いオン状態になる。一方で、ＡＮＤ回路３１１、遅延回路３１２、及びＮＡＮＤ回路３１３によって、キャリア信号ＣＳに基づいて発振した信号のＡＮＤ回路３１４への入力が遅延される。このため、被変調信号ＭＳは、入力信号Ｖｉｎが“Ｈ”レベルになってから遅延回路３１２による遅延時間ｔｄが経過するまで、“Ｈ”レベルに維持される。そして、遅延時間ｔｄが経過すると、ＡＮＤ回路３１１の出力が“Ｈ”レベルになり、ＮＡＮＤ回路３１３が、キャリア信号ＣＳに基づいて発振した信号を出力する。その結果、入力信号Ｖｉｎは、“Ｈ”レベルになってから遅延時間ｔｄが経過すると、キャリア信号ＣＳに基づいて変調される。
【0063】
以上のように、第１実施形態に係る通信装置１は、ＲＦ発生器２０がオン状態であるか否かに依らずに、入力信号Ｖｉｎに基づいて被変調信号ＭＳを“Ｈ”レベルにする。つまり、第１実施形態に係る通信装置１では、比較例と異なり、入力信号Ｖｉｎとキャリア信号ＣＳとが同期している場合と非同期の場合とのそれぞれにおいて、被変調信号ＭＳの立ち上がりの波形が同じになる。
【0064】
これにより、第１実施形態に係る通信装置１では、被変調信号ＭＳの立ち上がりのバラツキが抑制されるため、出力信号ＯＵＴ１及びＯＵＴ２の波形のばらつきが抑制される。そして、第１実施形態に係る通信装置１は、遅延回路３１２による遅延時間ｔｄの経過後に、キャリア信号ＣＳに基づいて発振した信号をＡＮＤ回路３１４に入力することが出来るため、比較例と同様にＯＯＫ方式の通信を実行することが出来る。
【0065】
その結果、第１実施形態に係る通信装置１は、出力信号ＯＵＴのジッタを抑制することが出来、受信回路５０の動作を安定させることが出来る。従って、第１実施形態に係る通信装置１は、多チャンネル構成でＯＯＫ方式を用いて信号伝送するデジタルアイソレータにおいて、１つのＲＦキャリア生成回路を用いて高品質の信号を伝送することが出来る。また、第１実施形態に係る通信装置１は、１つのＲＦ発生器２０のみで複数のチャンネルを動作せるため、消費電力を抑制し、且つチップ面積を縮小することが出来る。
【0066】
尚、第１実施形態に係る通信装置１は、上述したように、各絶縁デバイスに関連するキャリア信号ＣＳを同期して使用している。そこで、第１実施形態に係る通信装置１では、各絶縁デバイスの位相が調整されても良い。第１実施形態に係る通信装置１は、各絶縁デバイスの位相が調整されることによって、ＥＭＩ（Electro Magnetic Interference）を抑制することが出来る。
【0067】
［１－４］第１実施形態の変形例
以上で説明された第１実施形態に係る通信装置１は、種々の変形が可能である。以下に、第１実施形態の第１変形例、第２変形例、及び第３変形例について、第１実施形態と異なる点を説明する。
以上で説明された第１実施形態に係る通信装置１は、種々の変形が可能である。以下に、第１実施形態の第１変形例、第２変形例、及び第３変形例について、第１実施形態と異なる点を説明する。
【0068】
［１－４－１］第１実施形態の第１変形例
図８は、第１実施形態の第１変形例に係る通信装置１の構成の一例を示している。図８に示すように、第１実施形態の第１変形例に係る通信装置１は、第１実施形態に対してチップＣＰ１に含まれる回路と、チップＣＰ２に含まれる回路との組み合わせが異なる。
図８は、第１実施形態の第１変形例に係る通信装置１の構成の一例を示している。図８に示すように、第１実施形態の第１変形例に係る通信装置１は、第１実施形態に対してチップＣＰ１に含まれる回路と、チップＣＰ２に含まれる回路との組み合わせが異なる。
【0069】
具体的には、第１実施形態の第１変形例に係る通信装置１では、入力回路１０Ａ及び１０Ｂ、ＲＦ発生器２０、信号生成回路３０Ａ及び３０Ｂ、並びに絶縁素子４０Ａ及び４０Ｂの組が、チップＣＰ１に実装される。一方で、受信回路５０Ａ及び５０Ｂ、並びに出力回路６０Ａ及び６０Ｂの組は、チップＣＰ２に実装される。
【0070】
このように、通信装置１において、絶縁素子４０Ａ及び４０Ｂは、チップＣＰ２ではなく、チップＣＰ１に実装されても良い。通信装置１は、チップＣＰ１及びＣＰ２のいずれに絶縁素子４０Ａ及び４０Ｂを実装させたとしても、第１実施形態と同様の効果を得ることが出来る。このように、１つの絶縁素子４０がチャンネル毎に設けられ、且つチップＣＰ１及びＣＰ２のどちらかに１つの絶縁素子４０が実装される通信装置１の方式は、シングル絶縁方式とも呼ばれる。
【0071】
［１－４－２］第１実施形態の第２変形例
図９は、第１実施形態の第２変形例に係る通信装置１の構成の一例を示している。図９に示すように、絶縁素子４０Ａ及び４０Ｂは、チップＣＰ１及びＣＰ２の両方に実装されても良い。
図９は、第１実施形態の第２変形例に係る通信装置１の構成の一例を示している。図９に示すように、絶縁素子４０Ａ及び４０Ｂは、チップＣＰ１及びＣＰ２の両方に実装されても良い。
【0072】
具体的には、第１実施形態の第２変形例に係る通信装置１では、入力回路１０Ａ及び１０Ｂ、ＲＦ発生器２０、信号生成回路３０Ａ及び３０Ｂ、並びに絶縁素子４０Ａ－１及び４０Ｂ－１の組が、チップＣＰ１に実装される。一方で、絶縁素子４０Ａ－２及び４０Ｂ－２、受信回路５０Ａ及び５０Ｂ、並びに出力回路６０Ａ及び６０Ｂの組は、チップＣＰ２に実装される。
【0073】
そして、信号生成回路３０Ａと受信回路５０Ａとの間に、絶縁素子４０Ａ－１及び４０Ｂ－２が直列に接続される。信号生成回路３０Ｂと受信回路５０Ｂとの間に、絶縁素子４０Ｂ－１及び４０Ｂ－２が直列に接続される。言い換えると、チップＣＰ１内の信号生成回路３０とチップＣＰ２内の受信回路５０との間に、チップＣＰ１の絶縁素子４０とチップＣＰ２の絶縁素子４０とが直列に接続される。このように、２つの絶縁素子４０がチャンネル毎に設けられ、且つチップＣＰ１及びＣＰ２の両方に絶縁素子４０が実装される通信装置１の方式は、ダブル絶縁方式とも呼ばれる。
【0074】
［１－４－３］第１実施形態の第３変形例
図１０は、第１実施形態の第３変形例に係る通信装置１の構成の一例を示している。図１０に示すように、第１実施形態の第３変形例に係る通信装置１は、第１実施形態に係る通信装置１に対して、入力回路１０Ｃ及び１０Ｄ、信号生成回路３０Ｃ及び３０Ｄ、絶縁素子４０Ｃ及び４０Ｄ、受信回路５０Ｃ及び５０Ｄ、並びに出力回路６０Ｃ及び６０Ｄが追加された構成を有している。
図１０は、第１実施形態の第３変形例に係る通信装置１の構成の一例を示している。図１０に示すように、第１実施形態の第３変形例に係る通信装置１は、第１実施形態に係る通信装置１に対して、入力回路１０Ｃ及び１０Ｄ、信号生成回路３０Ｃ及び３０Ｄ、絶縁素子４０Ｃ及び４０Ｄ、受信回路５０Ｃ及び５０Ｄ、並びに出力回路６０Ｃ及び６０Ｄが追加された構成を有している。
【0075】
入力回路１０Ｃ及び１０Ｄには、外部の装置から、入力信号ＩＮ３及びＩＮ４がそれぞれ入力される。そして、入力回路１０Ｃ及び１０Ｄは、それぞれ入力信号Ｖｉｎ３及びＶｉｎ４を出力する。入力信号Ｖｉｎ３は、ＲＦ発生器２０と信号生成回路３０Ｃとに入力される。入力信号Ｖｉｎ４は、ＲＦ発生器２０と信号生成回路３０Ｄとに入力される。
【0076】
第１実施形態の第３変形例におけるＲＦ発生器２０では、図示が省略されているが、ＯＲ回路２１の第１入力端、第２入力端、第３入力端、及び第４入力端に、それぞれ入力信号Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３、及びＶｉｎ４が入力される。そして、第１実施形態の第３変形例におけるＲＦ発生器２０は、入力信号Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３、及びＶｉｎ４に基づいて、キャリア信号ＣＳを生成及び出力する。第１実施形態の第３変形例におけるＲＦ発生器２０のその他の構成及び動作は、第１実施形態と同様である。
【0077】
信号生成回路３０Ｃは、入力信号Ｖｉｎ３を変調して、絶縁素子４０Ｃに出力する。信号生成回路３０Ｄは、入力信号Ｖｉｎ４を変調して、絶縁素子４０Ｄに出力する。絶縁素子４０Ｃは、信号生成回路３０Ｃから入力された電気信号を、受信回路５０Ｃに伝送する。絶縁素子４０Ｄは、信号生成回路３０Ｄから入力された電気信号を、受信回路５０Ｄに伝送する。
【0078】
受信回路５０Ｃは、絶縁素子４０Ｃから伝送された電気信号を復調して、出力回路６０Ｃに出力する。受信回路５０Ｄは、絶縁素子４０Ｄから伝送された電気信号を復調して、出力回路６０Ｄに出力する。出力回路６０Ｃは、受信回路５０Ｃから入力された信号に基づいて、出力信号ＯＵＴ３を外部の機器に出力する。出力回路６０Ｄは、受信回路５０Ｄから入力された信号に基づいて、出力信号ＯＵＴ４を外部の機器に出力する。第１実施形態の第３変形例に係る通信装置１のその他の構成は、第１実施形態と同様である。
【0079】
以上のように、第１実施形態の第３変形例に係る通信装置１は、入力回路１０、信号生成回路３０、絶縁素子４０、受信回路５０、及び出力回路６０の組（チャンネル）を４つ備えている。そして、１つのＲＦ発生器２０が、各チャンネルに含まれた信号生成回路３０によって共有されている。このように、第１実施形態におけるＲＦ発生器２０は、４つのチャンネルにおいて共有されても良く、Ｎ個（Ｎは３以上の整数）のチャンネルによって共有されても良い。通信装置１は、Ｎ個の入力信号のＯＲ信号に基づいてＲＦ発生器２０を動作させることによって、第１実施形態と同様の効果を得ることが出来る。
【0080】
［２］第２実施形態
第２実施形態に係る通信装置２は、信号生成回路３０が差動信号を生成及び出力する構成を有する。以下に、第２実施形態に係る通信装置２について、第１実施形態と異なる点を説明する。
第２実施形態に係る通信装置２は、信号生成回路３０が差動信号を生成及び出力する構成を有する。以下に、第２実施形態に係る通信装置２について、第１実施形態と異なる点を説明する。
【0081】
［２－１］構成
図１１は、第２実施形態に係る通信装置２の備える信号生成回路３０の回路構成の一例を示している。図１１に示すように、第２実施形態における信号生成回路３０は、第１実施形態における信号生成回路３０に対して、信号生成部３１にインバータ３１５及びＡＮＤ回路３１６が追加され、駆動部３２の駆動回路３２１がトランジスタ３２２、３２３、３２４、及び３２５、並びに電流源３２６に置き換えられた構成を有している。
図１１は、第２実施形態に係る通信装置２の備える信号生成回路３０の回路構成の一例を示している。図１１に示すように、第２実施形態における信号生成回路３０は、第１実施形態における信号生成回路３０に対して、信号生成部３１にインバータ３１５及びＡＮＤ回路３１６が追加され、駆動部３２の駆動回路３２１がトランジスタ３２２、３２３、３２４、及び３２５、並びに電流源３２６に置き換えられた構成を有している。
【0082】
インバータ３１５の入力端は、ＮＡＮＤ回路３１３の出力端に接続される。ＡＮＤ回路３１６の第１入力端には、入力信号Ｖｉｎが入力される。ＡＮＤ回路３１６の第２入力端には、インバータ３１５の出力端が接続される。ＡＮＤ回路３１４及び３１６は、それぞれ被変調信号ＭＳ１及びＭＳ２を出力する。被変調信号ＭＳ１及びＭＳ２は、相補的な関係にあり、例えば、それぞれ正相及び逆相の信号に対応している。
【0083】
トランジスタ３２２及び３２３は、例えばＰ型のＭＯＳトランジスタである。トランジスタ３２２及び３２３のそれぞれのソースには、電源電圧ＶＤＤ１が印加される。トランジスタ３２２のゲートは、ＡＮＤ回路３１６の出力端に接続される。トランジスタ３２３のゲートは、ＡＮＤ回路３１４の出力端に接続される。
【0084】
トランジスタ３２４及び３２５は、例えばＮ型のＭＯＳトランジスタである。トランジスタ３２４のドレインは、トランジスタ３２２のドレインに接続される。トランジスタ３２５のドレインは、トランジスタ３２３のドレインに接続される。トランジスタ３２４のゲートは、ＡＮＤ回路３１６の出力端に接続される。トランジスタ３２５のゲートは、ＡＮＤ回路３１４の出力端に接続される。
【0085】
電流源３２６の入力端は、トランジスタ３２４及び３２５のそれぞれのソースに接続される。電流源３２６の出力端は、グラウンドＧＮＤ１に接続される。これにより、電流源３２６は、トランジスタ３２２及び３２４を介した電流と、トランジスタ３２３及び３２５を介した電流との合計を、一定に維持する。
【0086】
以上で説明された第２実施形態における信号生成回路３０では、トランジスタ３２３及び３２５間のノードから出力電流Ｉｏｕｔ１が出力され、トランジスタ３２２及び３２４間のノードから出力電流Ｉｏｕｔ２が出力される。出力電流Ｉｏｕｔ１及びＩｏｕｔ２は差動信号に対応し、当該差動信号が、絶縁素子４０に入力される。
【0087】
言い換えると、信号生成回路３０の信号生成部３１は、入力回路１０からの入力信号ＶｉｎとＲＦ発生器２０からのキャリア信号ＣＳとに基づいて、差動出力電圧を出力する。そして、信号生成回路３０の駆動部３２が、当該差動出力電圧を絶縁素子４０に伝送する。第２実施形態では、絶縁トランスを駆動するための典型例として、信号生成回路３０の駆動部３２が、電流制限付きのＨブリッジ型である場合が例示されている。
【0088】
図１２は、第２実施形態に係る通信装置２の備える絶縁素子４０の回路構成の一例を示している。図１２に示すように、第２実施形態における絶縁素子４０は、第１実施形態に対して、コイル４１及び４２の接続等が異なる。
【0089】
具体的には、コイル４１の一端には、チップＣＰ１内の信号生成回路３０によって、出力電流Ｉｏｕｔ１が供給される。コイル４１の他端には、チップＣＰ１内の信号生成回路３０によって、出力電流Ｉｏｕｔ２が供給される。コイル４２の一端及び他端は、受信回路５０に接続される。
【0090】
以上で説明された第２実施形態における絶縁素子４０では、第１実施形態と同様に、コイル４１とコイル４２との間に磁界結合が形成される。具体的には、このような絶縁トランスは、電流が入力されることによって、磁界を発生させる。この磁界の向きは、信号生成回路３０内のトランジスタ３２３及び３２４がオン状態になって電流が流れる経路と、信号生成回路３０内のトランジスタ３２２及び３２５がオン状態になって電流が流れる経路とが切り替えられることによって変化する。
【0091】
これにより、コイル４１に印加された出力電流Ｉｏｕｔ１及びＩｏｕｔ２に基づいた電圧が、磁界結合によってコイル４２に伝送され、伝送された電圧が受信回路５０に印加される。言い換えると、絶縁素子４０は、コイル４１とコイル４２との間の電磁誘導の原理に基づいて被変調信号を伝達し、受信回路５０に電圧を印加することが出来る。そして、受信回路５０は、コイル４２の一端及び他端の電圧に基づいた電圧を復調して、出力回路６０に出力する。第２実施形態に係る通信装置２のその他の構成は、第１実施形態と同様である。
【0092】
［２－２］動作
図１３は、第２実施形態に係る通信装置２における動作のタイミングチャートの一例を示し、図６と同様のタイミングで入力信号Ｖｉｎ１及びＶｉｎ２が“Ｈ”レベルになる場合を例示している。“ＭＳ１Ａ”及び“ＭＳ２Ａ”は、入力信号Ｖｉｎ１に対する正相の被変調信号ＭＳと逆相の被変調信号ＭＳとをそれぞれ示している。“ＭＳ１Ｂ”及び“ＭＳ２Ｂ”は、入力信号Ｖｉｎ２に対する正相の被変調信号ＭＳと逆相の被変調信号ＭＳとをそれぞれ示している。
図１３は、第２実施形態に係る通信装置２における動作のタイミングチャートの一例を示し、図６と同様のタイミングで入力信号Ｖｉｎ１及びＶｉｎ２が“Ｈ”レベルになる場合を例示している。“ＭＳ１Ａ”及び“ＭＳ２Ａ”は、入力信号Ｖｉｎ１に対する正相の被変調信号ＭＳと逆相の被変調信号ＭＳとをそれぞれ示している。“ＭＳ１Ｂ”及び“ＭＳ２Ｂ”は、入力信号Ｖｉｎ２に対する正相の被変調信号ＭＳと逆相の被変調信号ＭＳとをそれぞれ示している。
【0093】
図１３に示すように、第２実施形態において、入力信号Ｖｉｎ１に対する正相の被変調信号ＭＳ１Ａと入力信号Ｖｉｎ２に対する正相の被変調信号ＭＳ１Ｂとは、それぞれ第１実施形態で説明された被変調信号ＭＳＡ及びＭＳＢと同様に変化する。一方で、入力信号Ｖｉｎ１に対する逆相の被変調信号ＭＳ２Ａと入力信号Ｖｉｎ２に対する逆相の被変調信号ＭＳ２Ｂとは、それぞれ被変調信号ＭＳ１Ａ及びＭＳ１Ｂの反転信号になる。
【0094】
簡潔に述べると、正相に対応するＡＮＤ回路３１４は、第１実施形態のＡＮＤ回路３１４と同様に動作する。そして、逆相に対応するＡＮＤ回路３１６は、第１入力端に入力信号Ｖｉｎが入力され、第２入力端にＮＡＮＤ回路３１３の出力がインバータ３１５によって反転された信号が入力される。すなわち、ＡＮＤ回路３１４の第１入力端とＡＮＤ回路３１６の第１入力端とは、同じ信号が入力される。一方で、ＡＮＤ回路３１４の第２入力端とＡＮＤ回路３１６の第２入力端とは、反転信号が入力される。その結果、ＡＮＤ回路３１６が、ＡＮＤ回路３１４の反転信号を出力する。
【0095】
また、第２実施形態に係る通信装置２では、入力信号Ｖｉｎが“Ｌ”レベルである場合に、ＡＮＤ回路３１４及び３１６のそれぞれが“Ｌ”レベルの信号を出力する。すると信号生成回路３０の駆動部３２において、電源及びグラウンド間の電流経路が遮断される。その結果、信号生成回路３０の駆動部３２は、絶縁素子４０に対する電圧の印加を停止する。第２実施形態に係る通信装置２のその他の動作は、第１実施形態と同様である。
【0096】
［２－３］第２実施形態の効果
第２実施形態に係る通信装置２のように、Ｈブリッジ回路によって絶縁素子４０が駆動される場合、差動信号が必要になる。しかしながら、入力信号Ｖｉｎが“Ｌ”レベルである場合に、絶縁素子４０に対して電流及び電圧を印加することは、消費電力の増加やノイズの発生の原因となるため好ましくない。
第２実施形態に係る通信装置２のように、Ｈブリッジ回路によって絶縁素子４０が駆動される場合、差動信号が必要になる。しかしながら、入力信号Ｖｉｎが“Ｌ”レベルである場合に、絶縁素子４０に対して電流及び電圧を印加することは、消費電力の増加やノイズの発生の原因となるため好ましくない。
【0097】
これに対して、第２実施形態に係る通信装置２は、入力信号Ｖｉｎが“Ｌ”レベルである場合に、被変調信号の正相電圧（すなわち、被変調信号ＭＳ１）と被変調信号の逆相電圧（すなわち、被変調信号ＭＳ２）とを共に“Ｌ”レベルにする。これにより、第２実施形態に係る通信装置２は、絶縁素子４０をＨブリッジ回路によって駆動する場合における、消費電力及びノイズを抑制することが出来る。
【0098】
さらに、第２実施形態に係る通信装置２は、第１実施形態と同様に、入力信号Ｖｉｎとキャリア信号ＣＳとが同期しているか否かに依らずに正相の被変調信号ＭＳ１の立ち上がりの波形を一定にすることが出来る。また、Ｈブリッジ回路を駆動するための被変調信号ＭＳ２は、被変調信号ＭＳ１の反転信号であるため、入力信号Ｖｉｎが“Ｈ”レベルになった時点では“Ｌ”レベルである。従って、被変調信号ＭＳ２においても、ノイズの発生が抑制され得る。その結果、第２実施形態に係る通信装置２は、信号生成回路３０による出力信号のジッタを抑制することが出来、動作の安定性を向上させることが出来る。
【0099】
［２－４］第２実施形態の変形例
第２実施形態に係る通信装置２は、種々の変形が可能である。例えば、信号生成回路３０は、入力信号Ｖｉｎが“Ｌ”レベルである場合に、被変調信号ＭＳ１及びＭＳ２を“Ｈ”レベルとする回路構成を有していても良い。この場合、例えば、ＡＮＤ回路３１４及び３１６のそれぞれが、ＮＡＮＤ回路に置き換えられる。このような場合においても、通信装置２は、第２実施形態と同様の効果を得ることが出来る。
第２実施形態に係る通信装置２は、種々の変形が可能である。例えば、信号生成回路３０は、入力信号Ｖｉｎが“Ｌ”レベルである場合に、被変調信号ＭＳ１及びＭＳ２を“Ｈ”レベルとする回路構成を有していても良い。この場合、例えば、ＡＮＤ回路３１４及び３１６のそれぞれが、ＮＡＮＤ回路に置き換えられる。このような場合においても、通信装置２は、第２実施形態と同様の効果を得ることが出来る。
【0100】
また、第２実施形態に係る通信装置２は、第１実施形態の第３変形例と組み合わせることが出来る。図１４は、第２実施形態の変形例に係る通信装置２の備える絶縁素子４０の回路構成の一例を示している。図１４に示すように、第２実施形態の変形例における絶縁素子４０は、第２実施形態におけるコイル４１及び４２が、キャパシタ４３及び４４に置き換えられた構成を有している。
【0101】
具体的には、キャパシタ４３の一方電極には、チップＣＰ１内の信号生成回路３０によって、出力電流Ｉｏｕｔ１が印加される。キャパシタ４３の他方電極は、受信回路５０の一端に接続される。キャパシタ４４の一方電極には、チップＣＰ１内の信号生成回路３０によって、出力電流Ｉｏｕｔ２が供給される。キャパシタ４４の他方電極は、受信回路５０の他端に接続される。この場合、キャパシタ４３の一方電極と他方電極との間に設けられる絶縁体と、キャパシタ４４の一方電極と他方電極との間に設けられる絶縁体とのそれぞれが、絶縁体層ＩＳＯに対応している。
【0102】
第２実施形態の変形例における絶縁素子４０では、キャパシタ４３の一方電極と他方電極との間と、キャパシタ４４の一方電極と他方電極との間とのそれぞれに、電界結合が形成される。これにより、キャパシタ４３の一方電極に供給された出力電流Ｉｏｕｔ１に基づいた電圧が、電界結合によってキャパシタ４３の他方電極に伝送され、伝送された出力電圧Ｖｏｕｔが受信回路５０の一端に印加される。同様に、キャパシタ４４の一方電極に供給された出力電流Ｉｏｕｔ２に基づいた電圧が、電界結合によってキャパシタ４４の他方電極に伝送され、伝送された出力電圧Ｖｏｕｔが受信回路５０の他端に印加される。
【0103】
このように、第２実施形態に係る通信装置２で使用される絶縁素子４０は、絶縁トランスではなく絶縁容量であっても良い。通信装置２は、絶縁素子４０として絶縁容量を用いた場合においても、第２実施形態と同様の効果を得ることが出来る。尚、以上で説明された絶縁素子４０の回路構成は、あくまで一例である。絶縁素子４０は、出力電流Ｉｏｕｔ１及びＩｏｕｔ２を電界結合を用いて伝送することが可能であれば、その他の回路構成であっても良い。
【0104】
図１５は、第２実施形態の変形例に係る通信装置２の備える信号生成回路３０の回路構成の一例を示している。図１５に示すように、第２実施形態の変形例における信号生成回路３０は、絶縁素子４０が容量結合を用いることに伴い、第２実施形態における信号生成回路３０から電流源３２６が省略された構成を有している。具体的には、トランジスタ３２４及び３２５のそれぞれのソースが、グラウンドＧＮＤ１に接続される。
【0105】
このように、絶縁デバイスとして絶縁容量が使用される場合には、例えば、信号生成回路３０の駆動部３２にインバータ回路が使用される。そして、絶縁素子４０内の絶縁容量（キャパシタ４３及び４４）が、当該インバータ回路による電圧により駆動される。第２実施形態の変形例に係る通信装置２のその他の構成及び動作は、第２実施形態と同様である。これにより、第２実施形態の変形例に係る通信装置２は、第２実施形態と同様の効果を得ることが出来る。
【0106】
［３］第３実施形態
第３実施形態に係る通信装置３は、ＲＦ発生器２０が複数種類のキャリア信号ＣＳを生成及び出力する構成を有する。以下に、第３実施形態に係る通信装置３について、第１及び第２実施形態と異なる点を説明する。
第３実施形態に係る通信装置３は、ＲＦ発生器２０が複数種類のキャリア信号ＣＳを生成及び出力する構成を有する。以下に、第３実施形態に係る通信装置３について、第１及び第２実施形態と異なる点を説明する。
【0107】
［３－１］構成
図１６は、第３実施形態に係る通信装置３の構成の一例を示している。図１６に示すように、第３実施形態に係る通信装置３は、第１実施形態の第３変形例と同様に４つのチャンネルを有している。また、第３実施形態に係る通信装置３は、第１実施形態の第３変形例に対して、ＲＦ発生器２０が４種類のキャリア信号ＣＳを出力する点が異なっている。
図１６は、第３実施形態に係る通信装置３の構成の一例を示している。図１６に示すように、第３実施形態に係る通信装置３は、第１実施形態の第３変形例と同様に４つのチャンネルを有している。また、第３実施形態に係る通信装置３は、第１実施形態の第３変形例に対して、ＲＦ発生器２０が４種類のキャリア信号ＣＳを出力する点が異なっている。
【0108】
具体的には、第３実施形態におけるＲＦ発生器２０は、入力回路１０Ａから入力された入力信号Ｖｉｎ１と、入力回路１０Ｂから入力された入力信号Ｖｉｎ２と、入力回路１０Ｃから入力された入力信号Ｖｉｎ３と、入力回路１０Ｄから入力された入力信号Ｖｉｎ４とに基づいて、キャリア信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４を生成及び出力する。キャリア信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４は、それぞれ信号生成回路３０Ａ、３０Ｂ、３０Ｃ、及び３０Ｄに入力される。
【0109】
図１７は、第３実施形態に係る通信装置３の備えるＲＦ発生器２０の回路構成の一例を示している。図１７に示すように、例えば、ノードＮ１から出力される信号が、キャリア信号ＣＳ４に対応している。ノードＮ２から出力される信号が、キャリア信号ＣＳ２に対応している。ノードＮ３から出力される信号が、キャリア信号ＣＳ１に対応している。インバータ２５から出力される信号が、キャリア信号ＣＳ３に対応している。
【0110】
以上で説明されたＲＦ発生器２０では、キャリア信号ＣＳ１～ＣＳ４の位相が、互いに異なっている。第３実施形態において、ノードＮ１、Ｎ２、及びＮ３並びにインバータの出力端に対するキャリア信号ＣＳの割り当ては、任意に変更され得る。第３実施形態に係る通信装置３のその他の構成は、第１実施形態の第３変形例と同様である。
【0111】
［３－２］第３実施形態の効果
Ｎビットの信号を入力することが可能な通信装置では、Ｎ個の信号生成回路３０が同期して動作し、Ｎ個の絶縁素子４０に同期したキャリア信号が流れる。その結果、信号生成回路３０及び絶縁素子４０から放射されるＥＭＩもＮ倍になる。第１及び第２実施形態では、各信号生成回路３０によって出力される信号（パルス）が、キャリア信号ＣＳと完全に同期している。ＥＭＩを改善する方法としては、複数の絶縁素子４０間で駆動する位相を変えることが考えられる。
Ｎビットの信号を入力することが可能な通信装置では、Ｎ個の信号生成回路３０が同期して動作し、Ｎ個の絶縁素子４０に同期したキャリア信号が流れる。その結果、信号生成回路３０及び絶縁素子４０から放射されるＥＭＩもＮ倍になる。第１及び第２実施形態では、各信号生成回路３０によって出力される信号（パルス）が、キャリア信号ＣＳと完全に同期している。ＥＭＩを改善する方法としては、複数の絶縁素子４０間で駆動する位相を変えることが考えられる。
【0112】
そこで、第３実施形態に係る通信装置３は、複数種類のキャリア信号ＣＳを生成することが可能なＲＦ発生器２０を備えている。簡潔に述べると、第３実施形態におけるＲＦ発生器２０では、直列に接続されたインバータ２３～２５の何れかに接続された複数のノードのうち、異なる４箇所のノードから４種類のキャリア信号ＣＳ１～ＣＳ４が取り出される。そして、信号生成回路３０Ａ、３０Ｂ、３０Ｃ、及び３０Ｄが、それぞれキャリア信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４を用いて入力信号Ｖｉｎを変調し、対応する絶縁素子４０を駆動する。
【0113】
ここで、絶縁素子ｘ（絶縁素子４０に対応し、ｘは１から４の整数）に流れるキャリア信号をＡｘ・sin（ω0・t＋φｘ)とする。この場合、４つの絶縁素子から放射されるＥＭＩ信号は、下記の（１）式のように表される。尚、ω0は、ＲＦ発生器２０の発振角周波数に対応している。Ａｘは、絶縁素子ｘに流れるキャリア信号の片側振幅に対応している。
【0114】
【数1】
【0115】
（１）式において、φ1＝０［rad］である場合、φ2＝２π／３［rad］、φ3＝π［rad］、φ4＝４π／３［rad］となる。また、（１）式の合成振幅Ａは、下記の（２Ａ）式のように表され、（１）式の位相φは、下記の（２Ｂ）式のように表される。
【0116】
【数2】
【0117】
【数3】
【0118】
φ1＝０［rad］、φ2＝２π／３［rad］、φ3＝π［rad］、及びφ4＝４π／３［rad］である場合、Ａ１＝０且つＡ２＝Ａ３＝Ａ４＝１の時に、最大の合成振幅Ａ＝２となる。一方で、φ1＝φ2＝φ3＝φ4＝０［rad］である場合、Ａ１＝Ａ２＝Ａ３＝Ａ４＝１の時に、最大の合成振幅Ａ＝４となる。これらの場合を比較すると、第３実施形態に係る通信装置３は、φ1＝０［rad］、φ2＝２π／３［rad］、φ3＝π［rad］、及びφ4＝４π／３［rad］にすることにより、合成振幅Ａを半分にすることが出来、ＥＭＩを６ｄＢ改善することが出来る。
【0119】
同様の議論により、２倍波のＥＭＩに関する議論も可能である。高調波のＥＭＩを考慮する場合には、例えば（１）式が下記の（３Ａ）式のように書き換えられる。
【0120】
【数4】
【0121】
すなわち、２倍波の場合には、ω＝２ω0となる。このため、基本波に対する場合に比べて、２倍波に対する位相は２倍になる。Ｎ倍波であるω＝ｎω0が考慮された場合、絶縁素子ｘに流れるキャリア信号は下記の（３Ｂ）式のように表される。
【0122】
【数5】
【0123】
また、（３Ｂ）式の合成振幅Ａは、下記の（４Ａ）式のように表され、（３Ｂ）式の位相φは、下記の（４Ｂ）式のように表される。
【0124】
【数6】
【0125】
【数7】
【0126】
φ1＝０［rad］、φ2＝２π／３［rad］、φ3＝π［rad］、及びφ4＝４π／３［rad］である場合、Ａ１＝Ａ３＝１、且つＡ２＝Ａ４＝１の時に、最大の合成振幅Ａ＝２となる。一方で、φ1＝φ2＝φ3＝φ4＝０［rad］である場合、Ａ１＝Ａ２＝Ａ３＝Ａ４＝１の時に、最大の合成振幅Ａ＝４となる。これらの場合を比較すると、第３実施形態に係る通信装置３は、基本波に対する場合と同様に、φ1＝０［rad］、φ2＝２π／３［rad］、φ3＝π［rad］、及びφ4＝４π／３［rad］にすることにより、合成振幅Ａを半分にすることが出来、高調波のＥＭＩを６ｄＢ改善することが出来る。
【0127】
［３－３］第３実施形態の変形例
以上で説明された第３実施形態に係る通信装置３は、種々の変形が可能である。例えば、第３実施形態では、φ1＝０［rad］、φ2＝２π／３［rad］、φ3＝π［rad］、及びφ4＝４π／３［rad］という位相の異なる４種類のキャリア信号が使用された場合について例示したが、これに限定されない。通信装置３は、キャリア信号の種類が４種類以外である場合においても同様に、高調波のＥＭＩを改善させることが出来る。以下に、第３実施形態の第１変形例、及び第２変形例について、第３実施形態と異なる点を説明する。
以上で説明された第３実施形態に係る通信装置３は、種々の変形が可能である。例えば、第３実施形態では、φ1＝０［rad］、φ2＝２π／３［rad］、φ3＝π［rad］、及びφ4＝４π／３［rad］という位相の異なる４種類のキャリア信号が使用された場合について例示したが、これに限定されない。通信装置３は、キャリア信号の種類が４種類以外である場合においても同様に、高調波のＥＭＩを改善させることが出来る。以下に、第３実施形態の第１変形例、及び第２変形例について、第３実施形態と異なる点を説明する。
【0128】
［３－３－１］第３実施形態の第１変形例
図１８は、第３実施形態の第１変形例に係る通信装置３の構成の一例を示している。図１８に示すように、第３実施形態の第１変形例に係る通信装置３は、第３実施形態に対して、ＲＦ発生器２０が３種類のキャリア信号ＣＳを出力する点が異なっている。
図１８は、第３実施形態の第１変形例に係る通信装置３の構成の一例を示している。図１８に示すように、第３実施形態の第１変形例に係る通信装置３は、第３実施形態に対して、ＲＦ発生器２０が３種類のキャリア信号ＣＳを出力する点が異なっている。
【0129】
具体的には、第３実施形態の第１変形例におけるＲＦ発生器２０は、入力回路１０Ａから入力された入力信号Ｖｉｎ１と、入力回路１０Ｂから入力された入力信号Ｖｉｎ２と、入力回路１０Ｃから入力された入力信号Ｖｉｎ３と、入力回路１０Ｄから入力された入力信号Ｖｉｎ４とに基づいて、キャリア信号ＣＳ１、ＣＳ２、及びＣＳ３を生成及び出力する。例えば、キャリア信号ＣＳ１は、信号生成回路３０Ａ及び３０Ｂに入力される。キャリア信号ＣＳ２及びＣＳ３は、それぞれ信号生成回路３０Ｃ及び３０Ｄに入力される。
【0130】
図１９は、第３実施形態の第１変形例に係る通信装置３の備えるＲＦ発生器２０の回路構成の一例を示している。図１９に示すように、第３実施形態の第１変形例におけるＲＦ発生器２０は、第１実施形態におけるＲＦ発生器２０からインバータ２５が省略され、複数のノードから複数のキャリア信号ＣＳが出力される構成を有している。
【0131】
具体的には、第３実施形態の第１変形例では、例えば、ノードＮ１から出力される信号が、キャリア信号ＣＳ３に対応している。ノードＮ２から出力される信号が、キャリア信号ＣＳ２に対応している。ノードＮ３から出力される信号が、キャリア信号ＣＳ１に対応している。尚、第３実施形態の第１変形例において、ノードＮ１、Ｎ２、及びＮ３に対するキャリア信号ＣＳの割り当ては、任意に変更され得る。第３実施形態の第１変形例に係る通信装置３のその他の構成は、第３実施形態と同様である。
【0132】
以上で説明された第３実施形態の第１変形例に係る通信装置３では、φ1＝φ2＝０［rad］、φ3＝２π／３［rad］、φ4＝４π／３［rad］となる。これにより、第３実施形態の第１変形例に係る通信装置３は、第３実施形態と同様に、φ1＝φ2＝φ3＝φ4＝０［rad］である場合と比べて、基本波及び２倍波のＥＭＩ性能を６ｄＢ改善させることが出来る。
【0133】
尚、第３実施形態の第１変形例では、キャリア信号ＣＳ１が２つの信号生成回路３０Ａ及び３０Ｂに入力される場合について例示したが、その他のキャリア信号ＣＳが２つの信号生成回路３０Ａ及び３０Ｂに入力されても良い。キャリア信号ＣＳ２が信号生成回路３０Ａ及び３０Ｂに入力される場合、φ1＝０［rad］、φ2＝φ3＝２π／３［rad］、φ4＝４π／３［rad］となる。キャリア信号ＣＳ３が信号生成回路３０Ａ及び３０Ｂに入力される場合、φ1＝０［rad］、φ2＝２π／３［rad］、φ3＝φ4＝４π／３［rad］となる。いずれの場合においても、通信装置３は、第３実施形態と同様に、基本波及び２倍波のＥＭＩ性能を６ｄＢ改善させることが出来る。
【0134】
［３－３－２］第３実施形態の第２変形例
図２０は、第３実施形態の第２変形例に係る通信装置３の構成の一例を示している。図２０に示すように、第３実施形態の第２変形例に係る通信装置３は、第３実施形態に対して、ＲＦ発生器２０が２種類のキャリア信号ＣＳを出力する点が異なっている。
図２０は、第３実施形態の第２変形例に係る通信装置３の構成の一例を示している。図２０に示すように、第３実施形態の第２変形例に係る通信装置３は、第３実施形態に対して、ＲＦ発生器２０が２種類のキャリア信号ＣＳを出力する点が異なっている。
【0135】
具体的には、第３実施形態の第２変形例におけるＲＦ発生器２０は、入力回路１０Ａから入力された入力信号Ｖｉｎ１と、入力回路１０Ｂから入力された入力信号Ｖｉｎ２と、入力回路１０Ｃから入力された入力信号Ｖｉｎ３と、入力回路１０Ｄから入力された入力信号Ｖｉｎ４とに基づいて、キャリア信号ＣＳ１及びＣＳ２を生成及び出力する。例えば、キャリア信号ＣＳ１は、信号生成回路３０Ａ及び３０Ｂに入力される。キャリア信号ＣＳ２は、信号生成回路３０Ｃ及び３０Ｄに入力される。
【0136】
図２１は、第３実施形態の第２変形例に係る通信装置３の備えるＲＦ発生器２０の回路構成の一例を示している。図２１に示すように、第３実施形態の第２変形例におけるＲＦ発生器２０は、第３実施形態の第１変形例におけるＲＦ発生器２０に対して、ノードＮ２からのキャリア信号ＣＳの出力が省略された構成を有している。
【0137】
第３実施形態の第２変形例では、例えば、ノードＮ１から出力される信号が、キャリア信号ＣＳ２に対応している。ノードＮ３から出力される信号が、キャリア信号ＣＳ１に対応している。尚、第３実施形態の第２変形例において、ノードＮ１及びＮ３に対するキャリア信号ＣＳの割り当ては、任意に変更され得る。第３実施形態の第２変形例に係る通信装置３のその他の構成は、第３実施形態の第１変形例と同様である。
【0138】
以上で説明された第３実施形態の第２変形例に係る通信装置３では、φ1＝φ2＝０［rad］、φ3＝φ4＝２π／３［rad］となる。これにより、第３実施形態の第２変形例に係る通信装置３は、第３実施形態と同様に、φ1＝φ2＝φ3＝φ4＝０［rad］である場合と比べて、基本波及び２倍波のＥＭＩ性能を６ｄＢ改善させることが出来る。
【0139】
［３－３－３］第３実施形態の第３変形例
図２２は、第３実施形態の第３変形例に係る通信装置３の備えるＲＦ発生器２０の回路構成の一例を示している。図２２に示すように、第３実施形態の第３変形例におけるＲＦ発生器２０は、第３実施形態の第１変形例におけるＲＦ発生器２０に対して、ノードＮ１からのキャリア信号ＣＳの出力が省略された構成を有している。
図２２は、第３実施形態の第３変形例に係る通信装置３の備えるＲＦ発生器２０の回路構成の一例を示している。図２２に示すように、第３実施形態の第３変形例におけるＲＦ発生器２０は、第３実施形態の第１変形例におけるＲＦ発生器２０に対して、ノードＮ１からのキャリア信号ＣＳの出力が省略された構成を有している。
【0140】
第３実施形態の第３変形例では、例えば、ノードＮ２から出力される信号が、キャリア信号ＣＳ１に対応している。ノードＮ３から出力される信号が、キャリア信号ＣＳ２に対応している。尚、第３実施形態の第３変形例において、ノードＮ２及びＮ３に対するキャリア信号ＣＳの割り当ては、任意に変更され得る。第３実施形態の第３変形例に係る通信装置３のその他の構成は、第３実施形態の第１変形例と同様である。
【0141】
以上で説明された第３実施形態の第３変形例に係る通信装置３では、φ1＝φ2＝０［rad］、φ3＝φ4＝４π／３［rad］となる。これにより、第３実施形態の第３変形例に係る通信装置３は、第３実施形態と同様に、φ1＝φ2＝φ3＝φ4＝０［rad］である場合と比べて、基本波及び２倍波のＥＭＩ性能を６ｄＢ改善させることが出来る。
【0142】
［４］第４実施形態
第４実施形態に係る通信装置４は、第２実施形態で説明された正相及び逆相の被変調信号を用いる信号生成回路３０の変形例である。以下に、第４実施形態に係る通信装置４について、第２実施形態と異なる点を説明する。
第４実施形態に係る通信装置４は、第２実施形態で説明された正相及び逆相の被変調信号を用いる信号生成回路３０の変形例である。以下に、第４実施形態に係る通信装置４について、第２実施形態と異なる点を説明する。
【0143】
［４－１］構成
図２３は、第４実施形態に係る通信装置４の備える信号生成回路３０の回路構成の一例を示している。図２３に示すように、第４実施形態における信号生成回路３０は、第２実施形態に対して、異なる回路構成の信号生成部３１を備えている。第４実施形態における信号生成部３１は、例えば、第１遅延回路３３０、第２遅延回路３３１、クロック遷移検出回路３３２、パルス生成回路３３３、ＮＡＮＤ回路３３４、位相検出回路３３５、セレクタ回路３３６、ＯＲ回路３３７、及びＮＯＲ回路３３８を含んでいる。
図２３は、第４実施形態に係る通信装置４の備える信号生成回路３０の回路構成の一例を示している。図２３に示すように、第４実施形態における信号生成回路３０は、第２実施形態に対して、異なる回路構成の信号生成部３１を備えている。第４実施形態における信号生成部３１は、例えば、第１遅延回路３３０、第２遅延回路３３１、クロック遷移検出回路３３２、パルス生成回路３３３、ＮＡＮＤ回路３３４、位相検出回路３３５、セレクタ回路３３６、ＯＲ回路３３７、及びＮＯＲ回路３３８を含んでいる。
【0144】
第１遅延回路３３０には、入力信号Ｖｉｎが入力される。そして、第１遅延回路３３０は、遅延させた入力信号Ｖｉｎを、パルス生成回路３３３に入力する。第１遅延回路の遅延量は、例えば、クロック遷移検出回路３３２を介した信号の遅延量と同等に設計される。以下では、第１遅延回路によって遅延された入力信号Ｖｉｎのことを、遅延入力信号ＶｉｎＤと呼ぶ。
【0145】
第２遅延回路３３１には、キャリア信号ＣＳが入力される。そして、第２遅延回路３３１は、遅延させたキャリア信号ＣＳを、セレクタ回路３３６に入力する。第２遅延回路の遅延量は、例えば、クロック遷移検出回路３３２を介した信号の遅延量と位相検出回路３３５を介した信号の遅延量との合計と同等に設計される。以下では、第２遅延回路によって遅延されたキャリア信号ＣＳのことを、遅延キャリア信号ＣＳｄと呼ぶ。
【0146】
クロック遷移検出回路３３２は、入力信号Ｖｉｎとキャリア信号ＣＳとが入力され、入力された入力信号Ｖｉｎとキャリア信号ＣＳとに基づいてクロック遷移信号ＣＴ１及びＣＴ２を生成する。そして、クロック遷移検出回路３３２は、生成したクロック遷移信号ＣＴ１及びＣＴ２を、パルス生成回路３３３、ＮＡＮＤ回路３３４、及び位相検出回路３３５のそれぞれに入力する。
【0147】
パルス生成回路３３３は、入力された遅延入力信号ＶｉｎＤとクロック遷移信号ＣＴ１及びＣＴ２とに基づいて、正相入力信号ＶｉｎＮＰを生成する。そして、パルス生成回路３３３は、生成した正相入力信号ＶｉｎＮＰを、ＯＲ回路３３７に入力する。
【0148】
ＮＡＮＤ回路３３４は、入力されたクロック遷移信号ＣＴ１及びＣＴ２のＮＡＮＤ演算を実行する。そして、ＮＡＮＤ回路３３４は、演算結果を逆相入力信号ＶｉｎＲＰとして、ＮＯＲ回路３３８に入力する。
【0149】
位相検出回路３３５は、入力されたクロック遷移信号ＣＴ１及びＣＴ２に基づいて、位相検出信号ＰＤ１及びＰＤ２を生成する。そして、位相検出回路３３５は、生成した位相検出信号ＰＤ１及びＰＤ２を、セレクタ回路３３６に入力する。
【0150】
セレクタ回路３３６は、入力された位相検出信号ＰＤ１及びＰＤ２と遅延キャリア信号ＣＳｄとに基づいて、内部キャリア信号Ｖｃｓを生成する。そして、セレクタ回路３３６は、生成した内部キャリア信号Ｖｃｓを、ＯＲ回路３３７及びＮＯＲ回路３３８に入力する。
【0151】
ＯＲ回路３３７は、信号生成回路３０の正相出力に対応している。具体的には、ＯＲ回路３３７は、入力された正相入力信号ＶｉｎＮＰ及び内部キャリア信号ＶｃｓのＯＲ演算を実行する。そして、ＯＲ回路３３７は、演算結果を正相の被変調信号ＭＳ１として、駆動部３２に出力する。
【0152】
ＮＯＲ回路３３８は、信号生成回路３０の逆相出力に対応している。具体的には、ＮＯＲ回路３３８は、入力された逆相入力信号ＶｉｎＲＰ及び内部キャリア信号ＶｃｓのＮＯＲ演算を実行する。そして、ＮＯＲ回路３３８は、演算結果を逆相の被変調信号ＭＳ２として、駆動部３２に出力する。
【0153】
第４実施形態に係る通信装置４のその他の構成は、第２実施形態と同様である。つまり、信号生成部３１によって生成された被変調信号ＭＳ１及びＭＳ２が、図示が省略された駆動部３２に入力される。そして、駆動部３２が、被変調信号ＭＳ１及びＭＳ２を差動増幅して、増幅した電圧を絶縁素子４０に出力する。尚、第４実施形態における信号生成回路３０は、後述する動作を実行可能であれば、その他の回路構成を有していても良い。
【0154】
［４－２］動作
第４実施形態に係る通信装置４の動作は、ＲＦ発生器２０の状態と入力信号Ｖｉｎが立ち上がるタイミングとに応じて変化し得る。以下に、第４実施形態に係る通信装置４の動作の具体例について、図２４～図２６を用いて説明する。図２４～図２６のそれぞれは、第４実施形態に係る通信装置４における動作のタイミングチャートの一例を示し、１つの信号生成回路３０に対応する各信号の電圧を表示している。
第４実施形態に係る通信装置４の動作は、ＲＦ発生器２０の状態と入力信号Ｖｉｎが立ち上がるタイミングとに応じて変化し得る。以下に、第４実施形態に係る通信装置４の動作の具体例について、図２４～図２６を用いて説明する。図２４～図２６のそれぞれは、第４実施形態に係る通信装置４における動作のタイミングチャートの一例を示し、１つの信号生成回路３０に対応する各信号の電圧を表示している。
【0155】
尚、以下の説明において、ＲＦ発生器２０がオン状態であることは、他の信号生成回路３０に対応する少なくとも１つの入力信号Ｖｉｎが立ち上がった状態であり、キャリア信号ＣＳが既に発振していることを示している。一方で、ＲＦ発生器２０がオフ状態であることは、他の信号生成回路３０に対応する入力信号Ｖｉｎのいずれも立ち下がった状態であり、キャリア信号ＣＳが発振していない状態であることを示している。
【0156】
また、入力信号Ｖｉｎと、遅延入力信号ＶｉｎＤと、クロック遷移信号ＣＴ１及びＣＴ２と、位相検出信号ＰＤ１及びＰＤ２と、内部キャリア信号Ｖｃｓと、正相入力信号ＶｉｎＮＰとのそれぞれの初期状態の電圧は、“Ｌ”レベルに設定されている。このとき、ＮＡＮＤ回路３３４は、“Ｈ”レベルの逆相入力信号ＶｉｎＲＰを出力している。ＯＲ回路３３７は、“Ｌ”レベルの被変調信号ＭＳ１を出力している。ＮＯＲ回路３３８は、“Ｌ”レベルの被変調信号ＭＳ２を出力している。
【0157】
（ＲＦ発生器２０がオン状態、ＣＳ＝“Ｌ”レベルの際にＶｉｎが立ち上がる場合）
図２４は、ＲＦ発生器２０がオン状態であり、且つキャリア信号ＣＳが“Ｌ”レベルの際に入力信号Ｖｉｎが立ち上がる場合の動作に対応している（ＲＦ：オン、“Ｌ”→“Ｈ”検出）。図２４に示すように、本例の初期状態では、キャリア信号ＣＳが発振しており、遅延キャリア信号ＣＳｄがキャリア信号ＣＳに対して遅延して発振している。
図２４は、ＲＦ発生器２０がオン状態であり、且つキャリア信号ＣＳが“Ｌ”レベルの際に入力信号Ｖｉｎが立ち上がる場合の動作に対応している（ＲＦ：オン、“Ｌ”→“Ｈ”検出）。図２４に示すように、本例の初期状態では、キャリア信号ＣＳが発振しており、遅延キャリア信号ＣＳｄがキャリア信号ＣＳに対して遅延して発振している。
【0158】
入力信号Ｖｉｎが立ち上がると、第１遅延回路３３０が、遅延入力信号ＶｉｎＤを入力信号Ｖｉｎよりも遅延させて“Ｌ”レベルから“Ｈ”レベルに遷移させる（図２４（１））。すると、遅延入力信号ＶｉｎＤが“Ｈ”レベルになったことに基づいて、パルス生成回路３３３が、正相入力信号ＶｉｎＮＰを“Ｌ”レベルから“Ｈ”レベルに遷移させる。これにより、“Ｈ”レベルの正相入力信号ＶｉｎＮＰがＯＲ回路３３７に入力され、ＯＲ回路３３７が、被変調信号ＭＳ１を“Ｈ”レベルにする。
【0159】
また、入力信号Ｖｉｎが立ち上がると、クロック遷移検出回路３３２が、キャリア信号ＣＳの状態の監視を開始する。このとき、クロック遷移検出回路３３２は、まずキャリア信号ＣＳが立ち上がったことに基づいて、クロック遷移信号ＣＴ１を“Ｌ”レベルから“Ｈ”レベルに遷移させる（図２４（２））。続けて、クロック遷移検出回路３３２は、キャリア信号ＣＳが立ち下がったことに基づいて、クロック遷移信号ＣＴ２を“Ｌ”レベルから“Ｈ”レベルに遷移させる（図２４（３））。クロック遷移信号ＣＴ１及びＣＴ２が共に“Ｈ”レベルになると、パルス生成回路３３３が、正相入力信号ＶｉｎＮＰを“Ｈ”レベルから“Ｌ”レベルに遷移させ、ＮＡＮＤ回路３３４が、逆相入力信号ＶｉｎＲＰを“Ｈ”レベルから“Ｌ”レベルに遷移させる。また、位相検出回路３３５が、クロック遷移信号ＣＴ１がクロック遷移信号ＣＴ２よりも先に“Ｈ”レベルに遷移したことに基づいて、位相検出信号ＰＤ１を“Ｌ”レベルから“Ｈ”レベルに遷移させる（図２４（４））。
【0160】
すると、セレクタ回路３３６は、位相検出信号ＰＤ１が“Ｈ”レベルになっていることに基づいて、遅延キャリア信号ＣＳｄの位相と同じ位相を有する信号を内部キャリア信号Ｖｃｓとして出力する（図２４（５））。ＯＲ回路３３７は、“Ｌ”レベルの正相入力信号ＶｉｎＮＰがＯＲ回路３３７に入力されると、被変調信号ＭＳ１を“Ｌ”レベルにしてから、内部キャリア信号Ｖｃｓの位相を維持した位相を有する被変調信号ＭＳ１を出力する状態になる。ＮＯＲ回路３３８は、“Ｌ”レベルの逆相入力信号ＶｉｎＲＰがＮＯＲ回路３３８に入力されると、内部キャリア信号Ｖｃｓの位相を反転させた位相を有する被変調信号ＭＳ２を出力する状態になる。
【0161】
以上のように、本例では、入力信号Ｖｉｎが立ち上がると、被変調信号ＭＳ１の１つ目のパルス信号が、パルス生成回路３３３によって直ちに生成され、２つ目以降のパルス信号が、キャリア信号ＣＳと同じ位相に対応する内部キャリア信号Ｖｃｓに基づいて生成される。その後、入力信号Ｖｉｎが立ち下がると、第１遅延回路３３０が、遅延入力信号ＶｉｎＤを“Ｈ”レベルから“Ｌ”レベルに遷移させ、クロック遷移検出回路３３２が、クロック遷移信号ＣＴ１及びＣＴ２を“Ｈ”レベルから“Ｌ”レベルに遷移させる（図２４（６））。クロック遷移信号ＣＴ１及びＣＴ２が共に“Ｌ”レベルになったことに基づいて、ＮＡＮＤ回路３３４が、“Ｈ”レベルの逆相入力信号ＶｉｎＲＰを出力し、位相検出回路３３５が、位相検出信号ＰＤ１を“Ｈ”レベルから“Ｌ”レベルに遷移させ、セレクタ回路３３６が、内部キャリア信号Ｖｃｓを“Ｌ”レベルに維持する。その結果、当該信号生成回路３０は、初期状態に戻る。
【0162】
（ＲＦ発生器２０がオン状態、ＣＳ＝“Ｈ”レベルの際にＶｉｎが立ち上がる場合）
図２５は、ＲＦ発生器２０がオン状態であり、且つキャリア信号ＣＳが“Ｈ”レベルの際に入力信号Ｖｉｎが立ち上がる場合の動作に対応している（ＲＦ：オン、“Ｈ”→“Ｌ”検出）。図２５に示すように、本例の初期状態では、キャリア信号ＣＳが発振しており、遅延キャリア信号ＣＳｄがキャリア信号ＣＳに対して遅延して発振している。
図２５は、ＲＦ発生器２０がオン状態であり、且つキャリア信号ＣＳが“Ｈ”レベルの際に入力信号Ｖｉｎが立ち上がる場合の動作に対応している（ＲＦ：オン、“Ｈ”→“Ｌ”検出）。図２５に示すように、本例の初期状態では、キャリア信号ＣＳが発振しており、遅延キャリア信号ＣＳｄがキャリア信号ＣＳに対して遅延して発振している。
【0163】
入力信号Ｖｉｎが立ち上がると、第１遅延回路３３０が、遅延入力信号ＶｉｎＤを入力信号Ｖｉｎよりも遅延させて“Ｌ”レベルから“Ｈ”レベルに遷移させる（図２５（１））。すると、遅延入力信号ＶｉｎＤが“Ｈ”レベルになったことに基づいて、パルス生成回路３３３が、正相入力信号ＶｉｎＮＰを“Ｌ”レベルから“Ｈ”レベルに遷移させる。これにより、“Ｈ”レベルの正相入力信号ＶｉｎＮＰがＯＲ回路３３７に入力され、ＯＲ回路３３７が、被変調信号ＭＳ１を“Ｈ”レベルにする。
【0164】
また、入力信号Ｖｉｎが立ち上がると、クロック遷移検出回路３３２が、キャリア信号ＣＳの状態の監視を開始する。このとき、クロック遷移検出回路３３２は、まずキャリア信号ＣＳが立ち下がったことに基づいて、クロック遷移信号ＣＴ２を“Ｌ”レベルから“Ｈ”レベルに遷移させる（図２５（２））。続けて、クロック遷移検出回路３３２は、キャリア信号ＣＳが立ち上がったことに基づいて、クロック遷移信号ＣＴ１を“Ｌ”レベルから“Ｈ”レベルに遷移させる（図２５（３））。クロック遷移信号ＣＴ１及びＣＴ２が共に“Ｈ”レベルになると、パルス生成回路３３３が、正相入力信号ＶｉｎＮＰを“Ｈ”レベルから“Ｌ”レベルに遷移させ、ＮＡＮＤ回路３３４が、逆相入力信号ＶｉｎＲＰを“Ｈ”レベルから“Ｌ”レベルに遷移させる。また、位相検出回路３３５が、クロック遷移信号ＣＴ２がクロック遷移信号ＣＴ１よりも先に“Ｈ”レベルに遷移したことに基づいて、位相検出信号ＰＤ２を“Ｌ”レベルから“Ｈ”レベルに遷移させる（図２５（４））。
【0165】
すると、セレクタ回路３３６は、位相検出信号ＰＤ２が“Ｈ”レベルになっていることに基づいて、遅延キャリア信号ＣＳｄの位相を反転させた位相を有する信号を内部キャリア信号Ｖｃｓとして出力する（図２５（５））。ＯＲ回路３３７は、“Ｌ”レベルの正相入力信号ＶｉｎＮＰがＯＲ回路３３７に入力されると、被変調信号ＭＳ１を“Ｌ”レベルにしてから、内部キャリア信号Ｖｃｓの位相と同じ位相を有する被変調信号ＭＳ１を出力する状態になる。ＮＯＲ回路３３８は、“Ｌ”レベルの逆相入力信号ＶｉｎＲＰがＮＯＲ回路３３８に入力されると、内部キャリア信号Ｖｃｓの位相を反転させた位相を有する被変調信号ＭＳ２を出力する状態になる。
【0166】
以上のように、本例では、入力信号Ｖｉｎが立ち上がると、被変調信号ＭＳ１の１つ目のパルス信号が、パルス生成回路３３３によって直ちに生成され、２つ目以降のパルス信号が、キャリア信号ＣＳの反転出力に対応する内部キャリア信号Ｖｃｓに基づいて生成される。その後、入力信号Ｖｉｎが立ち下がると、第１遅延回路３３０が、遅延入力信号ＶｉｎＤを“Ｈ”レベルから“Ｌ”レベルに遷移させ、クロック遷移検出回路３３２が、クロック遷移信号ＣＴ１及びＣＴ２を“Ｈ”レベルから“Ｌ”レベルに遷移させる（図２５（６））。クロック遷移信号ＣＴ１及びＣＴ２が共に“Ｌ”レベルになったことに基づいて、ＮＡＮＤ回路３３４が、“Ｈ”レベルの逆相入力信号ＶｉｎＲＰを出力し、位相検出回路３３５が、位相検出信号ＰＤ２を“Ｈ”レベルから“Ｌ”レベルに遷移させ、セレクタ回路３３６が、内部キャリア信号Ｖｃｓを“Ｌ”レベルに維持する。その結果、当該信号生成回路３０は、初期状態に戻る。
【0167】
（ＲＦ発生器２０がオフ状態の際にＶｉｎが立ち上がる場合）
図２６は、ＲＦ発生器２０がオフ状態の際に入力信号Ｖｉｎが立ち上がる場合の動作に対応している（ＲＦ：オフ→オン）。図２６に示すように、本例の初期状態では、キャリア信号ＣＳがオフ状態（“Ｌ”レベル）になっている。
図２６は、ＲＦ発生器２０がオフ状態の際に入力信号Ｖｉｎが立ち上がる場合の動作に対応している（ＲＦ：オフ→オン）。図２６に示すように、本例の初期状態では、キャリア信号ＣＳがオフ状態（“Ｌ”レベル）になっている。
【0168】
入力信号Ｖｉｎが立ち上がると、ＲＦ発生器２０がオン状態になり、キャリア信号ＣＳの発振が開始される（ＲＦオン）。この場合、クロック遷移検出回路３３２は、キャリア信号ＣＳの立ち上がりを先に検出し、キャリア信号ＣＳの立ち下がりを後に検出する。すなわち、本例では、入力信号Ｖｉｎが立ち上がった後に、クロック遷移信号ＣＴ１が先に“Ｈ”レベルになり、クロック遷移信号ＣＴ２が後に“Ｈ”レベルになる。図２６に示されたその他の動作は、図２４を用いて説明された動作と同様である。尚、他の入力信号Ｖｉｎが“Ｌ”レベルを維持している場合には、入力信号Ｖｉｎが立ち下がった際に、ＲＦ発生器２０がオフ状態になる（ＲＦオフ）。
【0169】
［４－３］第４実施形態の効果
以上で説明されたように、第４実施形態に係る通信装置４の備える信号生成回路３０は、入力信号Ｖｉｎの立ち上がりタイミングに応じて、内部キャリア信号Ｖｃｓの位相を変更する信号生成部３１を備えている。
以上で説明されたように、第４実施形態に係る通信装置４の備える信号生成回路３０は、入力信号Ｖｉｎの立ち上がりタイミングに応じて、内部キャリア信号Ｖｃｓの位相を変更する信号生成部３１を備えている。
【0170】
簡潔に述べると、第４実施形態における信号生成部３１は、入力信号Ｖｉｎが立ち上がったことを検知すると、ＲＦ発生器２０がオン状態であるかオフ状態であるかに依らずに、１つ目のパルス信号（被変調信号ＭＳ１）を生成する。この１つ目のパルス信号のパルス幅は、入力信号Ｖｉｎの立ち上がりタイミングに応じて、キャリア信号ＣＳの周期の０．５～１．０倍になる。そして、第４実施形態における信号生成部３１は、キャリア信号ＣＳが“Ｌ”レベルである時に入力信号Ｖｉｎの立ち上がりを検知した場合に、遅延されたキャリア信号ＣＳの位相に基づいた内部キャリア信号Ｖｃｓを生成する。一方で、第４実施形態における信号生成部３１は、キャリア信号ＣＳが“Ｈ”レベルである時に入力信号Ｖｉｎの立ち上がりを検知した場合に、遅延されたキャリア信号ＣＳの位相を反転させた位相に基づいた内部キャリア信号Ｖｃｓを生成する。
【0171】
以上のように、１つ目のパルス信号がＲＦ発生器２０の状態に依らずに生成されることによって、入力信号Ｖｉｎとキャリア信号ＣＳとが同期しているか否かに依らずに、正相の被変調信号ＭＳ１の立ち上がりの波形が一定になる。言い換えると、入力信号Ｖｉｎとキャリア信号ＣＳとが非同期で動作させた場合においても、ＯＯＫ方式で使用される被変調信号ＭＳの先頭波形が揃えられる。これにより、第４実施形態に係る通信装置４は、検波回路の立ち上がり時間を安定させることが出来、第１及び第２実施形態と同様に、信号生成回路３０による出力信号のジッタを抑制することが出来る。
【0172】
さらに、２つ目以降のパルス信号が、入力信号Ｖｉｎの立ち上がりタイミングに応じた反転又は非反転の内部キャリア信号Ｖｃｓに基づいて生成されることによって、１つ目のパルス信号の立ち下がりと２つ目以降のパルス信号の立ち上がりとが滑らかに接続される。言い換えると、第４実施形態における信号生成部３１は、２つ目以降のパルスを安定して発生させることが出来る。その結果、第４実施形態に係る通信装置４は、グリッジのような高周波パルスの発生を抑制することが出来る。従って、第４実施形態に係る通信装置４は、第２実施形態よりも動作の安定性を向上させることが出来る。
【0173】
尚、第４実施形態では、信号生成回路３０が正相の被変調信号ＭＳ１と逆相の被変調信号ＭＳ２を用いる場合について例示したが、これに限定されない。例えば、信号生成回路３０が、第１実施形態と同様に、１つの被変調信号ＭＳを取り扱っても良い。この場合に、信号生成部３１は、例えば図２３に示された構成から、ＮＡＮＤ回路３３４及びＮＯＲ回路３３８が省略された構成を有している。このような信号生成回路３０を有する通信装置は、第４実施形態と同様の効果を得ることが出来、第１実施形態よりも動作の安定性を向上させることが出来る。
【0174】
［５］その他
上記実施形態は、組み合わせることが可能である。例えば、第２実施形態は、第１実施形態の第１変形例～第４変形例のいずれと組み合わされても良い。第３実施形態は、第１実施形態、第１実施形態の第１及び第２変形例、第２実施形態、第２実施形態の変形例のいずれとも組み合わされても良い。第４実施形態は、第３実施形態、及び第３実施形態の第１～第３変形例とのいずれとも組み合わされても良い。第４実施形態の信号生成回路３０は、第１実施形態の第３変形例のような、Ｎ個のチャンネルのそれぞれに対して適用されても良い。複数の実施形態や変形例が組み合わされた通信装置１は、組み合わされた実施形態や変形例のそれぞれの効果を得ることが出来る。第３実施形態のように、各絶縁素子４０の位相を調整してＥＭＩを抑制することは、第１及び第２実施形態に対しても適用され得る。つまり、第３実施形態は、信号生成回路３０の構成や、通信装置１が備えるチャンネルの数や、使用する絶縁素子の種類に依らずに適用することが出来る。
上記実施形態は、組み合わせることが可能である。例えば、第２実施形態は、第１実施形態の第１変形例～第４変形例のいずれと組み合わされても良い。第３実施形態は、第１実施形態、第１実施形態の第１及び第２変形例、第２実施形態、第２実施形態の変形例のいずれとも組み合わされても良い。第４実施形態は、第３実施形態、及び第３実施形態の第１～第３変形例とのいずれとも組み合わされても良い。第４実施形態の信号生成回路３０は、第１実施形態の第３変形例のような、Ｎ個のチャンネルのそれぞれに対して適用されても良い。複数の実施形態や変形例が組み合わされた通信装置１は、組み合わされた実施形態や変形例のそれぞれの効果を得ることが出来る。第３実施形態のように、各絶縁素子４０の位相を調整してＥＭＩを抑制することは、第１及び第２実施形態に対しても適用され得る。つまり、第３実施形態は、信号生成回路３０の構成や、通信装置１が備えるチャンネルの数や、使用する絶縁素子の種類に依らずに適用することが出来る。
【0175】
本明細書において“Ｈ”レベルの電圧は、ゲートに当該電圧が印加されたＮ型のトランジスタがオン状態になり、ゲートに当該電圧が印加されたＰ型のトランジスタがオフ状態になる電圧である。“Ｌ”レベルの電圧は、ゲートに当該電圧が印加されたＮ型のトランジスタがオフ状態になり、ゲートに当該電圧が印加されたＰ型のトランジスタがオン状態になる電圧である。“第１論理レベル”及び“第２論理レベル”のそれぞれは、“Ｈ”レベル及び“Ｌ”レベルのいずれかに対応している。ＲＦ発生器２０によって出力される発振した信号は、“ＲＦ信号”もしくは“クロック信号”と呼ばれても良い。ＲＦ発生器２０は、“発振器”と呼ばれても良い。受信回路５０及び出力回路６０の組が、“出力回路”と呼ばれても良い。
【0176】
本明細書において“接続”とは、電気的に接続されている事を示し、例えば間に別の素子を介することを除外しない。また、明細書において“オン状態”とは、対応するトランジスタのゲートに当該トランジスタの閾値電圧以上の電圧が印加されていることを示している。“オフ状態”とは、対応するトランジスタのゲートに当該トランジスタの閾値電圧未満の電圧が印加されていることを示し、例えばトランジスタのリーク電流のような微少な電流が流れることを除外しない。“信号が立ち上がる”とは、当該信号の電圧が“Ｌ”レベルから“Ｈ”レベルに変化することを示している。“信号が立ち下がる”とは、当該信号の電圧が“Ｈ”レベルから“Ｌ”レベルに変化することを示している。“信号が立ち上がった状態”は、“Ｈ”レベルに対応している。“信号が立ち下がった状態”は、“Ｌ”レベルに対応している。“１つのパルス信号”は、例えば信号が“Ｌ”レベル→“Ｈ”レベル→“Ｌ”レベルに遷移した部分に対応している。“パルス幅”は、例えば信号が“Ｌ”レベル→“Ｈ”レベル→“Ｌ”レベルに遷移した期間に対応している。
【0177】
本明細書の請求項案につき、以下に付記する。
【0178】
＜１＞ 通信装置は、発振器と、第１信号生成回路と、第２信号生成回路と、第１絶縁素子と、第２絶縁素子と、第１出力回路と、第２出力回路と、を含む。発振器は、外部から入力された第１信号及び第２信号の少なくとも１つが第１論理レベルである場合に、キャリア信号を出力する。第１信号生成回路は、第１信号生成部と、第１駆動回路とを含む。第１信号生成部は、第１信号の立ち上がりを検知すると１つ目のパルス信号を生成し、第１信号の立ち上がりが検知された時にキャリア信号が第１論理レベルと異なる第２論理レベルである場合に、キャリア信号の位相と同じ位相の信号を２つ目以降のパルス信号として出力し、第１信号の立ち上がりが検知された時に前記キャリア信号が第１論理レベルである場合に、キャリア信号の位相を反転させた信号を２つ目以降のパルス信号として出力する。第１駆動回路は、第１信号生成部の出力信号を増幅する。第２信号生成回路は、第２信号生成部と、第２駆動回路とを含む。第２信号生成部は、第２信号の立ち上がりを検知すると１つ目のパルス信号を生成し、第２信号の立ち上がりが検知された時にキャリア信号が第２論理レベルである場合に、キャリア信号の位相と同じ位相の信号を２つ目以降のパルス信号として出力し、第１信号の立ち上がりが検知された時にキャリア信号が第１論理レベルである場合に、キャリア信号の位相を反転させた位相の信号を２つ目以降のパルス信号として出力する。第２駆動回路は、第２信号生成部の出力信号を増幅する。第１絶縁素子は、第１駆動回路の出力に接続される。第２絶縁素子は、第２駆動回路の出力に接続される。第１出力回路は、第１駆動回路の出力信号に基づいた信号を、第１絶縁素子を介して受信し、外部に出力する。第２出力回路は、第２駆動回路の出力信号に基づいた信号を、第２絶縁素子を介して受信し、外部に出力する。
【0179】
＜２＞ ＜１＞に記載の通信装置は、続いて述べられた構成を有する。第１信号生成部は、クロック遷移検出回路と、パルス生成回路と、位相検出回路と、セレクタ回路と、第１論理和回路と、を含む。クロック遷移検出回路は、第１信号とキャリア信号とが入力され、入力された第１信号とキャリア信号とに基づいて第１制御信号と第２制御信号とを生成する。パルス生成回路は、第１信号と第１制御信号と第２制御信号とに基づいて第１入力信号を生成する。位相検出回路は、第１制御信号と第２制御信号とに基づいて、第３制御信号と第４制御信号とを生成する。セレクタ回路は、第３制御信号と第４制御信号とキャリア信号とに基づいて内部キャリア信号を生成する。第１論理和回路は、第１入力信号と内部キャリア信号との論理和演算を実行し、演算結果が第１駆動回路によって出力される。クロック遷移検出回路は、第１信号が立ち上がった後に、キャリア信号の立ち上がりを検出した場合に第１制御信号を第２論理レベルから第１論理レベルに遷移させ、キャリア信号の立ち下がりを検出すると第２制御信号を第２論理レベルから第１論理レベルに遷移させる。パルス生成回路は、第１信号の立ち上がりを検知すると第１入力信号を第２論理レベルから第１論理レベルに遷移させ、第１信号の立ち上がりを検知した後に第１制御信号と第２制御信号との両方が第１論理レベルになったことに応じて第１入力信号を第１論理レベルから第２論理レベルに遷移させる。位相検出回路は、第３制御信号と第４制御信号との両方が第１論理レベルになった際に、第３制御信号が第４制御信号よりも先に第１論理レベルに遷移した場合に、キャリア信号と同じ位相の内部キャリア信号を生成し、第４制御信号が第３制御信号よりも先に第１論理レベルに遷移した場合に、キャリア信号の位相が反転された位相の内部キャリア信号を生成する。
【0180】
＜３＞ ＜２＞に記載の通信装置は、続いて述べられた構成を有する。第１信号生成部は、第１遅延回路と、第２遅延回路とをさらに含む。第１遅延回路は、クロック遷移検出回路の遅延量と同等の遅延を発生させる。第２遅延回路は、クロック遷移検出回路と位相検出回路との合計の遅延量と同等の遅延を発生させる。パルス生成回路には、第１遅延回路を介した第１信号が入力され、パルス生成回路は、遅延した第１信号に基づいて第１入力信号を生成する。セレクタ回路には、第２遅延回路を介したキャリア信号が入力され、セレクタ回路は、遅延したキャリア信号に基づいて内部キャリア信号を生成する。
【0181】
＜４＞ ＜２＞又は＜３＞に記載の通信装置は、続いて述べられた構成を有する。第１信号生成部は、第１否定論理積回路と、第１否定論理和回路とをさらに含む。第１否定論理積回路は、第１制御信号と第２制御信号との否定論理積演算を実行し、演算結果を第２入力信号として出力する。第１否定論理和回路は、第２入力信号と内部キャリア信号との否定論理和演算を実行し、演算結果が前記第１駆動回路によって出力される。第１駆動回路は、第１論理和回路の出力と第１否定論理和回路の出力とを差動増幅する。
【0182】
＜５＞ ＜１＞乃至＜４＞のいずれかに記載の通信装置は、続いて述べられた構成を有する。第１信号生成部は、第１信号の立ち上がりを検出した後に、第１信号の立ち下がりを検出すると、第２論理レベルの信号を第１駆動回路に出力する。
【0183】
＜６＞ 通信装置は、発振器と、第１信号生成回路と、第２信号生成回路と、第１絶縁素子と、第２絶縁素子と、第１出力回路と、第２出力回路と、を含む。発振器は、外部から入力された第１信号及び第２信号の少なくとも１つが第１論理レベルである場合に、キャリア信号を出力する。第１信号生成回路は、第１遅延回路と、第１論理回路と、第２論理回路と、第３論理回路と、第１駆動回路とを含む。第１論理回路は、第１入力端に第１信号が入力され、且つ第２入力端に第１遅延回路を介した第１信号が入力される。第２論理回路は、第１入力端に第１論理回路の出力端が接続され、且つ第２入力端にキャリア信号が入力される。第３論理回路は、第１入力端に第１信号が入力され、且つ第２入力端に第２論理回路の出力端が接続される。第１駆動回路は、第３論理回路によって出力された電圧を増幅する。第２信号生成回路は、第２遅延回路と、第４論理回路と、第５論理回路と、第６論理回路と、第２駆動回路とを含む。第４論理回路は、第１入力端に第２信号が入力され、且つ第２入力端に第２遅延回路を介した第２信号が入力される。第５論理回路は、第１入力端に第４論理回路の出力端が接続され、且つ第２入力端にキャリア信号が入力される。第６論理回路は、第１入力端に第２信号が入力され、且つ第２入力端に第５論理回路の出力端が接続される。第２駆動回路は、第６論理回路によって出力された電圧を増幅する。第１絶縁素子は、第１駆動回路の出力に接続される。第２絶縁素子は、第２駆動回路の出力に接続される。第１出力回路は、第１駆動回路の出力信号に基づいた信号を、第１絶縁素子を介して受信し、外部に出力する。第２出力回路は、第２駆動回路の出力信号に基づいた信号を、第２絶縁素子を介して受信し、外部に出力する。
【0184】
＜７＞ ＜６＞に記載の通信装置において、第１論理回路、第３論理回路、第４論理回路、及び第６論理回路は、論理積回路であり、第２論理回路、及び第５論理回路は、否定論理積回路である。
【0185】
＜８＞ ＜６＞又は＜７＞に記載の通信装置は、続いて述べられた構成を有する。第１信号生成回路は、第４インバータと、第１３論理回路とをさらに含む。第４インバータは、入力端に第２論理回路の出力端が接続される。第１３論理回路は、第１入力端に第１信号が入力され、且つ第２入力端に第４インバータの出力端が接続される。第２信号生成回路は、第５インバータと、第１４論理回路とを更に含む。第２信号生成回路は、入力端に第５論理回路の出力端が接続される。第１４論理回路は、第１入力端に第２信号が入力され、且つ第２入力端に第５インバータの出力端が接続される。第１駆動回路は、第３論理回路の出力と第１３論理回路の出力とを差動増幅する。第２駆動回路は、第６論理回路の出力と第１４論理回路の出力とを差動増幅する。
【0186】
＜９＞ ＜１＞乃至＜８＞のいずれかに記載の通信装置は、続いて述べられた構成を有する。第１絶縁素子が、第１コイルと、第２コイルとを含む。第１コイルは、第１駆動回路の出力に接続される。第２コイルは、絶縁体層を介して第１コイルと対向し、第１出力回路に接続される。第２絶縁素子が、第３コイルと、第４コイルとを含む。第３コイルは、第２駆動回路の出力に接続される。第４コイルは、絶縁体層を介して第３コイルと対向し、第２出力回路に接続される。
【0187】
＜１０＞ ＜１＞乃至＜８＞のいずれかに記載の通信装置は、続いて述べられた構成を有する。第１絶縁素子が、第１キャパシタを含む。第１キャパシタは、一方電極が第１駆動回路の前記出力に接続され、且つ他方電極が第１出力回路に接続される。第２絶縁素子が、第２キャパシタを含む。第２キャパシタは、一方電極が第２駆動回路の出力に接続され、且つ他方電極が第２出力回路に接続される。
【0188】
＜１１＞ ＜１＞乃至＜１０＞のいずれかに記載の通信装置は、第１の基板と、第２の基板とをさらに含む。第１の基板には、発振器と、第１信号生成回路と、第２信号生成回路とが実装される。第２の基板には、第１出力回路と、第２出力回路とが実装される。第１絶縁素子と第２絶縁素子とは、第１の基板と第２の基板とのいずれかに実装される。
【0189】
＜１２＞ ＜１＞又は＜６＞に記載の通信装置において、第１信号生成回路に入力されるキャリア信号の位相と、第２信号生成回路に入力されるキャリア信号の位相とが異なる。
【0190】
＜１３＞ ＜１２＞に記載の通信装置において、発振器は、第２論理和回路と、第２否定論理積回路と、第１インバータと、第２インバータとを含む。第２論理和回路は、第１入力端に第１信号が入力され、第２入力端に第２信号が入力される。第２否定論理積回路は、第１入力端に第２論理和回路の出力端が接続される。第１インバータは、入力端に第２否定論理積回路の出力端が接続される。第２インバータは、入力端に第１インバータの出力端が接続され、出力端が第２否定論理積回路の第２入力端に接続される。第２否定論理積回路の出力端が、第２信号生成回路に接続される。第２インバータの出力端が、第１信号生成回路に接続される。
【0191】
＜１４＞ ＜１２＞に記載の通信装置において、発振器は、第２論理和回路と、第２否定論理積回路と、第１インバータと、第２インバータとを含む。第２論理和回路は、第１入力端に第１信号が入力され、第２入力端に第２信号が入力される。第２否定論理積回路は、第１入力端に第２論理和回路の出力端が接続される。第１インバータは、入力端に第２否定論理積回路の出力端が接続される。第２インバータは、入力端に第１インバータの出力端が接続され、出力端が第２否定論理積回路の第２入力端に接続される。第１インバータの出力端が、第２信号生成回路に接続される。第２インバータの出力端が、第１信号生成回路に接続される。
【0192】
＜１５＞ ＜６＞に記載の通信装置は、第３信号生成回路と、第３絶縁素子と、第３出力回路とをさらに含む。第３信号生成回路は、第３遅延回路と、第７論理回路と、第８論理回路と、第９論理回路と、第３駆動回路とを含む。第７論理回路は、第１入力端に通信装置の外部から第３信号が入力され、且つ第２入力端に第３遅延回路を介した第３信号が入力される。第８論理回路は、第１入力端に第７論理回路の出力端が接続され、且つ第２入力端にキャリア信号が入力される。第９論理回路は、第１入力端に第３信号が入力され、且つ第２入力端に第８論理回路の出力端が接続される。第３駆動回路は、第９論理回路によって出力された電圧を増幅する。第３絶縁素子は、第３駆動回路の出力に接続される。第３出力回路は、第３駆動回路の出力信号に基づいた信号を、第３絶縁素子を介して受信し、外部に出力する。
【0193】
＜１６＞ ＜１５＞に記載の通信装置は、続いて述べられた構成を有する。発振器は、第１信号、第２信号、及び第３信号の少なくとも１つが第１論理レベルである場合に、キャリア信号を出力する。第１信号生成回路に入力されるキャリア信号の位相と、第２信号生成回路に入力されるキャリア信号の位相と、第３信号生成回路に入力される前記キャリア信号の位相とが、互いに異なる。
【0194】
＜１７＞ ＜１６＞に記載の通信装置は、続いて述べられた構成を有する。発振器は、第２論理和回路と、第２否定論理積回路と、第１インバータと、第２インバータとを含む。第２論理和回路は、第１入力端に第１信号が入力され、第２入力端に第２信号が入力され、第３入力端に第３信号が入力される。第２否定論理積回路は、第１入力端に第２論理和回路の出力端が接続される。第１インバータは、入力端に第２否定論理積回路の出力端が接続される。第２インバータは、入力端に第１インバータの出力端が接続され、出力端が第２否定論理積回路の第２入力端に接続される。第２否定論理積回路の出力端が、第３信号生成回路に接続される。第１インバータの出力端が、第２信号生成回路に接続される。第２インバータの出力端が、第１信号生成回路に接続される。
【0195】
＜１８＞ ＜１５＞に記載の通信装置は、第４信号生成回路と、第４絶縁素子と、第４出力回路とをさらに含む。第４信号生成回路は、第４遅延回路と、第１０論理回路と、第１１論理回路と、第１２論理回路と、第４駆動回路とを含む。第１０論理回路は、第１入力端に通信装置の外部から第４信号が入力され、且つ第２入力端に第４遅延回路を介した第４信号が入力される。第１１論理回路は、第１入力端に第１０論理回路の出力端が接続され、且つ第２入力端にキャリア信号が入力される。第１２論理回路は、第１入力端に第４信号が入力され、且つ第２入力端に第１１論理回路の出力端が接続される。第４駆動回路は、第１２論理回路によって出力された電圧を増幅する。第４絶縁素子は、第４駆動回路の出力に接続される。第４出力回路は、第４駆動回路の出力信号に基づいた信号を、第４絶縁素子を介して受信し、外部に出力する。
【0196】
＜１９＞ ＜１８＞に記載の通信装置は、続いて述べられた構成を有する。発振器は、第１信号、第２信号、第３信号、及び第４信号の少なくとも１つが第１論理レベルである場合に、キャリア信号を出力する。第１信号生成回路に入力されるキャリア信号の位相と、第２信号生成回路に入力されるキャリア信号の位相と、第３信号生成回路に入力されるキャリア信号の位相と、第４信号生成回路に入力されるキャリア信号の位相とが、互いに異なる。
【0197】
＜２０＞ ＜１９＞に記載の通信装置は、続いて述べられた構成を有する。発振器は、第２論理和回路と、第２否定論理積回路と、第１インバータと、第２インバータと、第３インバータとを含む。第２論理和回路は、第１入力端に第１信号が入力され、第２入力端に第２信号が入力され、第３入力端に第３信号が入力され、第４入力端に第４信号が入力される。第２否定論理積回路は、第１入力端に第２論理和回路の出力端が接続される。第１インバータは、入力端に第２否定論理積回路の出力端が接続される。第２インバータは、入力端に第１インバータの出力端が接続され、出力端が第２否定論理積回路の第２入力端に接続される。第３インバータは、入力端に第２インバータの出力端が接続される。第２否定論理積回路の出力端が、第４信号生成回路に接続される。第１インバータの出力端が、第２信号生成回路に接続される。第２インバータの出力端が、第１信号生成回路に接続される。第３インバータの出力端が、第３信号生成回路に接続される。
【0198】
＜２１＞ 通信装置は、発振器と、第Ｎ信号生成回路と、第Ｎ絶縁素子と、第Ｎ受信回路と、第Ｎ出力回路とを含む。発振器は、外部から入力された第１信号及び第２信号の少なくとも１つが第１論理レベルである場合に、キャリア信号を出力する。第Ｎ信号生成部は、複数の信号のうち、第Ｎ信号（Ｎは１以上の整数）の第１論理レベルを検知すると第１のパルス信号を生成し、第１のパルス信号の後ろがキャリア信号であり、第Ｎ信号が第２論理レベルになるとキャリア信号が停止するようなパルス信号を出力する。第Ｎ駆動回路は、第Ｎ信号生成部の出力信号を増幅する。第Ｎ絶縁素子は、第Ｎ駆動回路の出力に接続される。第Ｎ受信回路は、第Ｎ駆動回路の出力信号に基づいた信号を、第Ｎ絶縁素子を介して受信し、受信信号から信号を復調する。第Ｎ出力回路は、第Ｎ受信回路の出力信号に基づいた信号を、外部に出力する。
【0199】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0200】
１…通信装置、１０…入力回路、２０…ＲＦ発生器、２１…ＯＲ回路、２２…ＮＡＮＤ回路、２３～２５…インバータ、３０…信号生成回路、３１…信号生成部、３２…駆動部、４０…絶縁素子、４１，４２…コイル、４３，４４…キャパシタ、５０…受信回路、６０…出力回路、３１１，３１４，３１６…ＡＮＤ回路、３１２…遅延回路、３１３…ＮＡＮＤ回路、３１５…インバータ、３２１…駆動回路、３２２～３２５…トランジスタ、３２６…電流源、３３０…第１遅延回路、３３１…第２遅延回路、３３２…クロック遷移検出回路、３３３…パルス生成回路、３３４…ＮＡＮＤ回路、３３５…位相検出回路、３３６…セレクタ回路、３３７…ＯＲ回路、３３８…ＮＯＲ回路、ＣＰ１，ＣＰ２…チップ、ＣＳ…キャリア信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
