特許 7589506 液晶表示装置及びその駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-18

(45)【発行日】2024-11-26

(54)【発明の名称】液晶表示装置及びその駆動方法

(51)【国際特許分類】

   G09G 3/36 20060101AFI20241119BHJP

   G09G 3/20 20060101ALI20241119BHJP

   G02F 1/133 20060101ALI20241119BHJP

   G02F 1/1343 20060101ALI20241119BHJP

【ＦＩ】

G09G3/36

G09G3/20 611E

G09G3/20 611J

G09G3/20 642A

G09G3/20 680H

G09G3/20 641P

G09G3/20 623C

G09G3/20 621B

G09G3/20 612U

G02F1/133 550

G02F1/1343

【請求項の数】 3

(21)【出願番号】P 2020182057

(22)【出願日】2020-10-30

(65)【公開番号】P2022072553

(43)【公開日】2022-05-17

【審査請求日】2023-09-20

(73)【特許権者】

【識別番号】000003193

【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100103034

【弁理士】

【氏名又は名称】野河 信久

(74)【代理人】

【識別番号】100179062

【弁理士】

【氏名又は名称】井上 正

(74)【代理人】

【識別番号】100153051

【弁理士】

【氏名又は名称】河野 直樹

(74)【代理人】

【識別番号】100199565

【弁理士】

【氏名又は名称】飯野 茂

(74)【代理人】

【識別番号】100162570

【弁理士】

【氏名又は名称】金子 早苗

(72)【発明者】

【氏名】島村 尚吾

【審査官】西島 篤宏

(56)【参考文献】

【文献】国際公開第２０１３／０９９１８９（ＷＯ，Ａ１）

【文献】特開２００２－１２３２０９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／００ － ３／３８

Ｇ０２Ｆ １／１３３

Ｇ０２Ｆ １／１３４３

(57)【特許請求の範囲】

【請求項1】

スイッチング素子と、前記スイッチング素子に接続された表示電極と、前記表示電極と対向する共通電極と前記表示電極と前記共通電極との間に矜持される液晶層を有する液晶容量と、を有する複数の画素と、
それぞれの前記スイッチング素子に接続され、前記スイッチング素子をオンするための走査信号を伝送する複数の走査線と、
それぞれの前記スイッチング素子に接続され、前記スイッチング素子を介して前記液晶容量に印加される表示信号を伝送する複数の信号線と、
複数の前記信号線のそれぞれに前記表示信号を印加する信号線駆動回路と、
を具備し、
複数の前記走査線は、多層配線基板の異なる第１層と第２層に設けられ、
前記信号線駆動回路は、前記第２層の走査線に接続された前記スイッチング素子を介して前記液晶容量に印加される前記表示信号に補正値を加えて前記信号線に印加し、
前記補正値は、前記第１層の走査線に対応した前記画素のみを点灯させる第１の表示信号が前記信号線に印加されたときのフリッカが最小となるように調整された前記共通電極の第１の共通電圧と、前記第２層の走査線に対応した前記画素のみを点灯させる第２の表示信号が前記信号線に印加されたときのフリッカが最小となるように調整された前記共通電極の第２の共通電圧との差の電圧である、
液晶表示装置。

【請求項2】

前記補正値は、前記走査線の層毎のフィードスルー電圧の差分に対応した補正値である請求項１に記載の液晶表示装置。

【請求項3】

スイッチング素子と、前記スイッチング素子に接続された表示電極と、前記表示電極と対向する共通電極と前記表示電極と前記共通電極との間に矜持される液晶層を有する液晶容量とを有する複数の画素と、それぞれの前記スイッチング素子に接続され、前記スイッチング素子をオンするための走査信号を伝送する複数の走査線と、それぞれの前記スイッチング素子に接続され、前記スイッチング素子を介して前記液晶容量に印加される表示信号を伝送する複数の信号線と、複数の前記信号線のそれぞれに前記表示信号を印加する信号線駆動回路とを具備し、複数の前記走査線は、多層配線基板の異なる第１層と第２層に設けられている液晶表示装置の駆動方法であって、
前記信号線駆動回路により、前記第２層の走査線に接続された前記スイッチング素子を介して前記液晶容量に印加される前記表示信号に補正値を加えて前記信号線に印加することを具備し、
前記補正値は、前記第１層の走査線に対応した前記画素のみを点灯させる第１の表示信号が前記信号線に印加されたときのフリッカが最小となるように調整された前記共通電極の第１の共通電圧と、前記第２層の走査線に対応した前記画素のみを点灯させる第２の表示信号が前記信号線に印加されたときのフリッカが最小となるように調整された前記共通電極の第２の共通電圧との差の電圧である、
液晶表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、液晶表示装置及びその駆動方法に関する。

【背景技術】

【0002】

薄膜トランジスタ（ＴＦＴ）をアクティブ素子として使用するアクティブマトリクス型の液晶表示装置が知られている。液晶表示装置は、表示電極と、共通電極と、画素とを有する。画素は、表示電極と共通電極とに狭持される液晶層を含んでいる。液晶表示装置では、ＴＦＴを介して表示電極に印加される電圧の大きさを制御することによって表示の際の階調を変えることができる。

【0003】

ここで、液晶表示装置に用いられる液晶は、直流電圧が印加され続けると劣化する。このため、液晶表示装置は、液晶層に印加される電圧の極性を例えばフレーム毎といった一定間隔で反転させる交流駆動によって駆動される。交流駆動の場合、ＴＦＴがオンからオフに切り替わるタイミングでフィードスルー電圧が発生する。フィードスルー電圧により、表示電極に印加される電圧は降下する。したがって、適正な階調レベルでの表示が行われるためには、フィードスルー電圧による電圧降下を補正する必要がある。従来、フィードスルー電圧に相当する電圧降下分だけ共通電極に印加する共通電圧を増加させることでフィードスルー電圧による電圧降下が補正されている。

【0004】

また、近年、液晶表示装置の表示パネルのさらなる狭額縁化が要求されている。表示パネルの狭額縁化の手法として、ＴＦＴを駆動する走査線を多層配線構造にする手法が知られている。多層配線構造の場合、配線を形成する条件の違いによって同一配線材料が用いられたとしても配線の幅等の出来栄えが変化する。走査線の幅等の変化は、フィードスルー電圧の変化に繋がる。つまり、多層配線構造では、フィードスルー電圧が層毎に変化し得る。フィードスルー電圧が層毎に異なることにより、表示の際に横スジが発生したり、フリッカが発生したりといった表示品位の低下が発生する。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００６－１７１３８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

層毎にフィードスルー電圧が異なっている場合、共通電圧を変えることではフィードスルー電圧による電圧降下を補正することはできない。

【0007】

本実施形態は、走査線が多層配線構造であっても表示品位の低下を抑制可能な液晶表示装置及びその駆動方法を提供する。

【課題を解決するための手段】

【0008】

第１の態様に係る液晶表示装置は、スイッチング素子と、スイッチング素子に接続された表示電極と、表示電極と対向する共通電極と表示電極と共通電極との間に矜持される液晶層を有する液晶容量と、を有する複数の画素と、それぞれのスイッチング素子に接続され、スイッチング素子をオンするための走査信号を伝送する複数の走査線と、それぞれのスイッチング素子に接続され、スイッチング素子を介して液晶容量に印加される表示信号を伝送する複数の信号線と、複数の信号線のそれぞれに表示信号を印加する信号線駆動回路とを備える。複数の走査線は、多層配線基板の異なる第１層と第２層に設けられる。信号線駆動回路は、第２層の走査線に接続されたスイッチング素子を介して液晶容量に印加される表示信号に補正値を加えて信号線に印加する。補正値は、第１層の走査線に対応した画素のみを点灯させる第１の表示信号が信号線に印加されたときのフリッカが最小となるように調整された共通電極の第１の共通電圧と、第２層の走査線に対応した画素のみを点灯させる第２の表示信号が信号線に印加されたときのフリッカが最小となるように調整された共通電極の第２の共通電圧との差の電圧である。

【0009】

第２の態様に係る液晶表示装置の駆動方法は、スイッチング素子と、スイッチング素子に接続された表示電極と、表示電極と対向する共通電極と表示電極と共通電極との間に矜持される液晶層を有する液晶容量とを有する複数の画素と、それぞれのスイッチング素子に接続され、スイッチング素子をオンするための走査信号を伝送する複数の走査線と、それぞれのスイッチング素子に接続され、スイッチング素子を介して液晶容量に印加される表示信号を伝送する複数の信号線と、複数の信号線のそれぞれに表示信号を印加する信号線駆動回路とを備え、複数の走査線は、多層配線基板の異なる第１層と第２層に設けられている液晶表示装置の駆動方法であって、信号線駆動回路により、第２層の走査線に接続されたスイッチング素子を介して液晶容量に印加される表示信号に補正値を加えて信号線に印加することを備える。補正値は、第１層の走査線に対応した画素のみを点灯させる第１の表示信号が信号線に印加されたときのフリッカが最小となるように調整された共通電極の第１の共通電圧と、第２層の走査線に対応した画素のみを点灯させる第２の表示信号が信号線に印加されたときのフリッカが最小となるように調整された共通電極の第２の共通電圧との差の電圧である。

【発明の効果】

【0010】

実施形態によれば、走査線が多層配線構造であっても表示品位の低下を抑制可能な液晶表示装置及びその駆動方法を提供することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、実施形態に係る液晶表示装置のレイアウト図である。

【図2A】図２Ａは、図１の２Ａ－２Ａ線断面図である。

【図2B】図２Ｂは、図１の２Ｂ－２Ｂ線断面図である。

【図3】図３は、液晶表示装置のブロック図である。

【図4】図４は、画素の構成を示す図である。

【図5】図５は、液晶表示装置の駆動時の信号波形を示す図である。

【図6】図６は、実施形態の液晶表示装置の駆動方法を示す図である。

【図7A】図７Ａは、実施形態の液晶表示装置の駆動方法における正極駆動時の画素毎の表示電極電圧の平均値の配置を示す図である。

【図7B】図７Ｂは、実施形態の液晶表示装置の駆動方法における負極駆動時の画素毎の表示電極電圧の平均値の配置を示す図である。

【図8】図８は、表示信号の補正値の算出方法について示すフローチャートである。

【図9A】図９Ａは、ａグループの測定用パターンを示す図である。

【図9B】図９Ｂは、ｂグループの測定用パターンを示す図である。

【図10】図１０は、変形例の液晶表示装置の駆動方法を示す図である。

【発明を実施するための形態】

【0012】

以下、実施形態について図面を参照して説明する。図１は、実施形態に係る液晶表示装置１のレイアウト図である。液晶表示装置１は、画素アレイ１０と、ドライバ集積回路（ＩＣ）１１とを備えている。また、図１には、Ｘ方向とＹ方向とが定義されている。Ｘ方向とＹ方向とは交差している。Ｘ方向は、例えば液晶表示装置１の水平方向である。Ｙ方向は、例えば液晶表示装置１の垂直方向である。

【0013】

画素アレイ１０には、それぞれがＸ方向に延びる複数の走査線ＧＬと、それぞれがＹ方向に延びる複数の信号線ＳＬとが配設される。走査線ＧＬは、走査信号を伝送するための配線である。図１において、走査線ＧＬは、図１の上から順に、ＧＬ１、ＧＬ２、ＧＬ３、…、と番号付けされている。図１に示すように、奇数番目の走査線ＧＬ１、ＧＬ３、ＧＬ５、…、は、画素アレイ１０の左側から引き回されている。偶数番目の走査線ＧＬ２、ＧＬ４、ＧＬ６、…、は、画素アレイ１０の右側から引き回されている。信号線ＳＬは、表示信号を伝送するための配線である。図１において、信号線ＳＬは、図１の左から順に、ＳＬ１、ＳＬ２、ＳＬ３、…、と番号付けされている。

【0014】

図２Ａは、図１の２Ａ－２Ａ線断面図である。図２Ｂは、図１の２Ｂ－２Ｂ線断面図である。図２Ａ及び図２Ｂに示すように、走査線ＧＬは、２層配線構造を有している。画素アレイ１０が形成されるガラス基板ＧＳの上に、走査線ＧＬが配設されるＭ１層とＭ２層とがこの順で形成される。Ｍ１層とＭ２層とは層間絶縁膜によって絶縁されている。そして、図２Ａに示すように、奇数番目の走査線ＧＬ１、ＧＬ３、ＧＬ５、…、は、２層に分けられて配設されている。例えば、走査線ＧＬ１、ＧＬ５、ＧＬ９、…、は、下層であるＭ１層に配設されている。また、走査線ＧＬ３、ＧＬ７、ＧＬ１１、…、は、上層であるＭ２層に配設されている。同様に、図２Ｂに示すように、偶数番目の走査線ＧＬ２、ＧＬ４、ＧＬ６、…、も、２層に分けられて配設されている。例えば、走査線ＧＬ２、ＧＬ６、ＧＬ１０、…、は、下層であるＭ１層に配設されている。また、走査線ＧＬ４、ＧＬ８、ＧＬ１２、…、は、上層であるＭ２層に配設されている。

【0015】

ここで、図２Ａ及び図２Ｂに示すように、Ｍ１層に形成される走査線ＧＬ１、ＧＬ２、ＧＬ５、ＧＬ６の配線幅は、Ｍ２層に形成される走査線ＧＬ３、ＧＬ４、ＧＬ７、ＧＬ８の配線幅よりも広く図示されている。これは、Ｍ１層の走査線がガラス基板ＧＳの上に形成されるのに対し、Ｍ２層の走査線がＭ１層の上に形成されるためである。配線の形成を形成する条件の違いにより、同一の配線材料が用いられて同一幅に形成しようとしたとしても配線の幅等の出来栄えの差が生じる。図２Ａ及び図２Ｂには、この配線の形成の際の出来栄えの差が示されている。

【0016】

ドライバＩＣ１１は、画素アレイ１０の下側の位置に配置されている。ドライバＩＣ１１は、走査線ＧＬ、信号線ＳＬに接続される。ドライバＩＣ１１は、ＩＣチップで構成され得る。

【0017】

図３は、液晶表示装置１のブロック図である。前述したように、画素アレイ１０には、Ｘ方向に延びる複数の走査線ＧＬ１、ＧＬ２、…、と、Ｙ方向に延びる複数の信号線ＳＬ１、ＳＬ２、…、とが配設される。走査線ＧＬと信号線ＳＬとの交差領域には、画素ＰＸが配置される。

【0018】

図４は、画素ＰＸの構成を示す図である。１つの画素ＰＸは、液晶容量Ｃｌｃと、スイッチング素子１０１と、蓄積容量Ｃｓとを有している。

【0019】

液晶容量Ｃｌｃは、表示電極ＤＥと、共通電極ＣＥと、液晶層ＬＣとにより構成される。表示電極ＤＥは、ＩＴＯ等の透明電極であり、前述したガラス基板ＧＳの上に画素ＰＸ毎に形成される。共通電極ＣＥは、ガラス基板ＧＳと対向するように配置されるガラス基板の上に形成され、それぞれの表示電極ＤＥと対向する例えば１枚の透明電極である。液晶層ＬＣは、表示電極ＤＥと共通電極ＣＥとの間に挟まれる液晶の層である。

【0020】

スイッチング素子１０１は、例えば薄膜トランジスタ（ＴＦＴ）である。スイッチング素子１０１がＴＦＴであるとき、ＴＦＴのソース電極Ｓは信号線ＳＬに接続され、ゲート電極Ｇは走査線ＧＬに接続され、ドレイン電極Ｄは液晶容量Ｃｌｃの表示電極ＤＥに接続される。

【0021】

蓄積容量Ｃｓは、液晶容量Ｃｌｃに並列接続される。蓄積容量Ｃｓは、表示電極ＤＥに生じる電位変動を抑制するとともに、液晶層ＬＣに印加される電圧を次の表示信号が印加されるまで保持する機能を有する。蓄積容量Ｃｓは、表示電極ＤＥと、蓄積電極（蓄積容量線ともいう）ＡＥと、これらに挟まれた絶縁膜ＩＬとにより構成される。

【0022】

ドライバＩＣ１１は、走査線駆動回路１１１と、信号線駆動回路１１２と、共通電極駆動回路１１３と、電圧発生回路１１４と、制御回路１１５とを有している。

【0023】

走査線駆動回路１１１は、走査線ＧＬに電気的に接続される。走査線駆動回路１１１は、制御回路１１５から送られる制御信号に基づいて、画素ＰＸに含まれるスイッチング素子１０１をオン又はオフするための走査信号を画素アレイ１０に送る。

【0024】

信号線駆動回路１１２は、信号線ＳＬに電気的に接続される。信号線駆動回路１１２は、制御回路１１５から制御信号及び表示データを受ける。信号線駆動回路１１２は、制御信号に基づいて、表示データに対応する表示信号を画素アレイ１０に送る。表示信号は、表示データに対応した階調レベルを有する電圧信号である。実施形態の信号線駆動回路１１２は、補正値メモリ１１２ａを含む。補正値メモリ１１２ａは、多層配線構造を有する走査線の出来栄えの差に起因する層毎のフィードスルー電圧の違いを補正する補正値を記憶するためのフラッシュメモリ等の不揮発性メモリである。

【0025】

共通電極駆動回路１１３は、共通電極ＣＥと蓄積電極ＡＥとに接続されている。共通電極駆動回路１１３は、共通電圧を生成し、この共通電圧を画素アレイ１０内の共通電極ＣＥと蓄積電極ＡＥとに供給する。

【0026】

電圧発生回路１１４は、走査線駆動回路１１１で用いられる電圧、信号線駆動回路１１２で用いられる電圧、共通電極駆動回路１１３で用いられる電圧といった、液晶表示装置１の動作に必要な各種の電圧を生成し、これら電圧を対応する回路に供給する。

【0027】

制御回路１１５は、液晶表示装置１の動作を統括的に制御する。制御回路１１５は、外部から表示データＤＴ及び制御信号ＣＮＴを受ける。制御回路１１５は、表示データＤＴ及び制御信号ＣＮＴに基づいて、各種の制御信号を生成し、生成した制御信号を対応する回路に送る。

【0028】

次に、液晶表示装置１の動作を説明する。液晶表示装置１において画像の表示が行われるに際して、制御回路１１５に表示データＤＴと制御信号ＣＮＴとが入力される。表示データＤＴは、画像を構成するそれぞれの画素の階調レベルを表すデータである。制御回路１１５は、制御信号ＣＮＴから制御信号を生成する。生成される制御信号は、例えば垂直同期信号及び水平同期信号である。制御回路１１５は、垂直同期信号及び水平同期信号をそれぞれ決められたタイミングで走査線駆動回路１１１に送る。また、制御回路１１５は、垂直同期信号及び水平同期信号をそれぞれ決められたタイミングで信号線駆動回路１１２に送る。さらに、制御回路１１５は、表示データを信号線駆動回路１１２に送る。

【0029】

走査線駆動回路１１１は、水平同期信号を受ける毎に走査線ＧＬを介してスイッチング素子１０１をオンする走査信号を送る。これにより、水平同期信号に同期して、走査線ＧＬ１、ＧＬ２、…、の順で１行ずつ、スイッチング素子１０１がオンする。

【0030】

信号線駆動回路１１２は、表示データをデコードし、表示データによって表される階調レベルに対応した振幅を有する表示信号を生成する。そして、信号線駆動回路１１２は、水平同期信号を受ける毎に、信号線ＳＬを介して１行分の表示信号を送る。スイッチング素子１０１がオンされているとき、表示信号は対応する画素ＰＸの表示電極ＤＥに印加される。これにより、対応する画素ＰＸの液晶層ＬＣには、表示信号に応じた表示電極電圧と共通電極ＣＥに印加されている共通電圧との差分に応じた電圧が印加される。液晶は、印加される電圧の大きさに応じて透過率が変化する特性を有する。このため、例えばガラス基板ＧＳの裏面に配置されたバックライトの光の透過率は、液晶容量Ｃｌｃにかかる電圧によって変化する。これにより、それぞれの画素ＰＸは、階調レベルに応じた輝度の光を透過させる。このようにして、液晶表示装置１における画像の表示が行われる。

【0031】

また、蓄積容量Ｃｓには、液晶容量Ｃｌｃと同じ大きさの電圧が印加される。蓄積容量Ｃｓにより、表示電極ＤＥに生じる電位変動が抑制され、液晶層ＬＣに印加される電圧が次の表示信号が印加されるまで保持される。

【0032】

ここで、液晶は、直流電圧が印加され続けると劣化する特性を有する。このため、信号線駆動回路１１２は、液晶層ＬＣに印加される電圧の極性、すなわち表示電極ＤＥに印加する表示信号の極性を一定間隔で反転させる交流駆動を行う。この一定間隔は、例えば垂直同期信号を受ける間隔である１フレーム間隔である。

【0033】

図５は、液晶表示装置１の駆動時の信号波形を示す図である。図５は、上から順に走査線ＧＬ１－ＧＬ５の走査信号、表示電極電圧（正極駆動時、負極駆動時）を示している。また、図５では、各行の画素ＰＸに同一の階調レベルに対応した表示信号が印加されるものとしている。

【0034】

交流駆動では、図４に示した画素ＰＸのスイッチング素子（ＴＦＴ）１０１のゲート電極Ｇと表示電極ＤＥとの間の寄生容量によってスイッチング素子１０１のオフ時にフィードスルー電圧が発生する。フィードスルー電圧により、表示電極電圧には電圧降下が発生する。スイッチング素子１０１のオン期間よりもオフ期間の方が十分に長い場合、表示電極電圧の平均値からフィードスルー電圧を引いた電圧が実質的な液晶層ＬＣにかかる電圧の平均値となる。このようなフィードスルー電圧の影響により、正極駆動時と負極駆動時とで液晶層ＬＣにかかる電圧の平均値の絶対値に差が生じる。つまり、正極駆動時には液晶層にかかる電圧は本来の電圧よりも低くなり、負極駆動時には液晶層にかかる電圧は本来の電圧よりも高くなる。正極駆動時と負極駆動時とでの液晶層ＬＣにかかる電圧の違いは、１フレーム周期のフリッカとなって表れる。ここで、フィードスルー電圧がすべての水平期間で一定であれば、共通電圧をフィードスルー電圧の分だけ増加させておくことにより、フィードスルー電圧による電圧降下の影響は補正され得る。

【0035】

これに対し、走査線ＧＬの抵抗及び容量の影響によって走査信号が鈍った場合、スイッチング素子１０１がオフとなる電圧は走査信号に鈍りのない場合に比べ高くなる。このためフィードスルー電圧は低くなる。例えば、図２Ａ及び図２Ｂに示すように、Ｍ２層の走査線ＧＬ３、ＧＬ４の配線幅のほうがＭ１層の走査線ＧＬ１、ＧＬ２、ＧＬ５の配線幅よりも狭い場合、走査線ＧＬ３、ＧＬ４の配線抵抗のほうが走査線ＧＬ１、ＧＬ２、ＧＬ５の配線抵抗よりも高くなる。したがって、図５で示すように、走査線ＧＬ３、ＧＬ４の走査信号には鈍りが生じ得る。走査線ＧＬ３、ＧＬ４の走査信号に鈍りが生じているとすると、図５に示すように、走査線ＧＬ３及びＧＬ４に対応した水平期間のフィードスルー電圧は、走査線ＧＬ１、２及びＧＬ５に対応した水平期間のフィードスルー電圧よりも低くなる。結果として、走査線ＧＬ３及びＧＬ４に対応した水平期間において液晶層ＬＣにかかる電圧の平均値は、他の水平期間よりも高くなってしまう。液晶層ＬＣにかかる電圧の違いは、１フレーム期間内の表示の際の横スジとなって表れる。また、走査信号に鈍りがない時と同様に正極駆動時と負極駆動時とでの液晶層ＬＣにかかる電圧の違いは、１フレーム周期のフリッカとなって表れる。ただし、走査線ＧＬ１、ＧＬ２、ＧＬ５に対応した水平期間と走査線ＧＬ３、ＧＬ４に対応した水平期間とではフィードスルー電圧の大きさが異なる。したがって、例えば走査線ＧＬ１、ＧＬ２、ＧＬ５に対応した水平期間におけるフィードスルー電圧に合わせて共通電圧を増加させたとしても、走査線ＧＬ３、ＧＬ４に対応した水平期間におけるフリッカは抑制されない。

【0036】

図６は、実施形態の液晶表示装置の駆動方法を示す図である。実施形態では多層配線構造を有する走査線ＧＬの層毎の出来栄えの差に起因する層毎のフィードスルー電圧の違いを、走査線ＧＬの層毎のグループの単位で補正する。具体的には、信号線駆動回路１１２は、２水平期間毎に、表示電極ＤＥに印加する階調レベルに応じた表示信号に補正値を加える。図６の「ａ」は、Ｍ１層の走査線ＧＬに接続される画素ＰＩＸのグループであるグループａの表示電極電圧の平均値である。また、図６の「ｂ」は、Ｍ２層の走査線ＧＬに接続される画素ＰＩＸのグループであるグループｂの平均値である。グループｂでは、本来の印加されるべき表示信号にさらに補正値が加えられることにより、表示電極電圧の平均値が層毎のフィードスルー電圧の差分だけ低下される。この状態においてグループａの表示電極電圧の平均値とグループｂの表示電極電圧の平均値からそれぞれで異なる大きさのフィードスルー電圧が引かれることによって、同じ階調レベルに対応した表示信号が印加されているときには、液晶層ＬＣにかかる電圧の平均値は走査線ＧＬの層によらずに一定になる。

【0037】

図７Ａ及び図７Ｂは、実施形態の液晶表示装置の駆動方法における画素ＰＩＸ毎の表示電極電圧の平均値の配置を示す図である。図７Ａは正極駆動時の表示電極電圧の平均値の配置であり、図７Ｂは負極駆動時の表示電極電圧の平均値の配置である。図７Ａ及び図７Ｂの「ａ」は、Ｍ１層の走査線ＧＬに接続される画素ＰＩＸのグループであるグループａの平均値であることを意味している。「ｂ」は、Ｍ２層の走査線ＧＬに接続される画素ＰＩＸのグループであるグループｂの平均値であることを意味している。図７Ａ及び図７Ｂに示すように、２行毎に同一のグループになる。

【0038】

図８は、表示信号の補正値の算出方法について示すフローチャートである。表示信号の補正値は、ａグループとｂグループの表示電極電圧の平均値の差分を測定することで求めることができる。図８の処理は、例えば液晶表示装置１の製造時に実施され得る。

【0039】

ステップＳ１において、作業者は、液晶表示装置１により、ａグループの測定用パターンの表示を開始させる。図９Ａは、ａグループの測定用パターンを示す図である。図９Ａａに示すように、ａグループの測定用パターンでは、ａグループに属する画素ＰＩＸを点灯状態とし、ｂグループに属する画素ＰＩＸを不灯状態とする。点灯状態とする画素ＰＩＸの表示データは、同じ中間階調レベルを表す表示データであるとする。また、不灯状態とする画素ＰＩＸに印加される表示信号は、同じ黒レベルを表す表示データであるとする。不灯状態が用いられるのは異なるグループの影響を排除するためである。点灯状態として中間階調レベルを表す表示データが用いられるのは、最低階調レベル及び最大階調レベルに比べて中間階調レベルの方がより小さい電位の変化で透過率を変化させる特性を液晶が有しているためである。勿論、点灯状態として、中間階調レベル以外の表示データが用いられてもよい。

【0040】

ステップＳ２において、作業者は、液晶表示装置１の表示を見ながら、フリッカが最小になるように共通電極駆動回路１１３で生成される共通電圧を操作する。前述したように、共通電圧が操作されていないとき、正極駆動時と負極駆動時とでの液晶層にかかる電圧の違いはフリッカとなって表れる。作業者は、このフリッカが見えなくなるように共通電圧を操作する。ステップＳ２で操作された共通電圧の値は、グループａの共通電圧の値として例えばパーソナルコンピュータに入力される。なお、共通電圧の操作は自動的に行われてもよい。つまり、共通電極駆動回路１１３は、正極駆動時と負極駆動時との間のグループａの画素ＰＩＸのフリッカが最小となるように共通電圧を操作してよい。

【0041】

ステップＳ３において、作業者は、液晶表示装置１により、ｂグループの測定用パターンの表示を開始させる。図９Ｂは、ｂグループの測定用パターンを示す図である。図９Ｂに示すように、ｂグループの測定用パターンでは、ａグループに属する画素ＰＩＸを不灯状態とし、ｂグループに属する画素ＰＩＸを点灯状態とする。点灯状態及び不灯状態のときの階調レベルは、ａグループの測定用パターンと同じである。

【0042】

ステップＳ４において、作業者は、液晶表示装置１の表示を見ながら、フリッカが最小になるように共通電極駆動回路１１３で生成される共通電圧を操作する。ステップＳ４で操作された共通電圧の値は、グループｂの共通電圧の値として例えばパーソナルコンピュータに入力される。なお、共通電圧の操作は自動的に行われてもよい。つまり、共通電極駆動回路１１３は、正極駆動時と負極駆動時との間のグループｂの画素ＰＩＸのフリッカが最小となるように共通電圧を操作してよい。

【0043】

ステップＳ５において、パーソナルコンピュータは、グループａの共通電圧とグループｂの共通電圧との差分を算出する。グループａとグループｂとでフィードスルー電圧が同じであれば、フリッカが見えなくなる共通電圧の値は同じになる。つまり、グループａの共通電圧とグループｂの共通電圧との差分は、そのままグループａのフィードスルー電圧とグループｂのフィードスルー電圧との差分になる。そして、パーソナルコンピュータは、液晶表示装置１の補正値メモリ１１２ａに、共通電圧の差分の値、すなわちフィードスルー電圧の差分の値を補正値として補正値メモリ１１２ａに記憶させる。その後、図８の処理は終了する。

【0044】

図８の処理以後、信号線駆動回路１１２は、グループｂに対応した画素の表示の際には、表示電極ＤＥに印加する本来の階調レベルに応じた表示信号に補正値を加えることによって、グループｂにおける表示電極電圧の平均値をグループａにおける表示電極電圧の平均値よりも走査線の層のグループ毎のフィードスルー電圧の差分だけ低くする。

【0045】

以上説明したように実施形態によれば、多層配線構造を有する走査線の層毎の出来栄えの差に起因するフィードスルー電圧の差の影響が走査線の層のグループ毎の表示電極電圧の平均値の制御によって補正される。これにより、走査線が多層配線構造であっても表示品位の低下が抑制される。

【0046】

［変形例］
実施形態の変形例を説明する。前述した実施形態では、多層配線構造を有する走査線の層毎の出来栄えの差に起因するフィードスルー電圧の差の影響がグループ毎の表示電極電圧の平均値の制御によって補正される。これに対し、多層配線構造を有する走査線の層毎の出来栄えの差に起因するフィードスルー電圧の差の影響によるグループ毎の輝度差が著しく、大きな横スジ等が発生しているときには、図１０のように表示電極電圧そのもので輝度が補正されてもよい。この場合、輝度の測定に際しては、図９Ａ及び図９Ｂで示した測定用パターンが用いられ得る。例えば、図９Ａの測定用パターンで表示がされてグループａの各画素の輝度が測定され、また、図９Ｂの測定用パターンで表示がされてグループｂの各画素の輝度が測定される。そして、グループａの各画素の輝度とグループｂの各画素の輝度との差がゼロになるｂグループの表示信号の振幅の値が求められ、この表示信号の振幅の値が補正値として補正値メモリ１１２ａに記憶される。信号線駆動回路１１２は、グループｂに対応した画素の表示の際には、表示電極ＤＥに印加する本来の階調レベルに応じた表示信号に補正値を加えることによって、グループｂにおける表示電極電圧をグループａにおける表示電極電圧よりもフィードスルー電圧の差分だけ変える。このようにして、走査線が多層配線構造であっても表示品位の低下が抑制される。

【0047】

また、実施形態では、走査線は２層構造である。走査線は、３層構造以上の多層構造を有していてもよい。この場合も、走査線の層毎にグループ分けされる。そして、補正値は、グループ毎に補正値メモリ１１２ａに記憶される。

【0048】

本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

【符号の説明】

【0049】

１…液晶表示装置、１０…画素アレイ、１０１…スイッチング素子、Ｃｌｃ…液晶容量、ＤＥ…表示電極、ＣＥ…共通電極、ＧＬ…走査線、ＳＬ…信号線、１１１…走査線駆動回路、１１２…信号線駆動回路、１１２ａ…補正値メモリ、１１３…共通電極駆動回路、１１４…電圧発生回路、１１５…制御回路。

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8】

【図9A】

【図9B】

【図10】