知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-18
(45)【発行日】2024-11-26
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H01L 29/786 20060101AFI20241119BHJP
H01L 21/336 20060101ALI20241119BHJP
H10K 10/46 20230101ALI20241119BHJP
H10K 19/10 20230101ALI20241119BHJP
【ＦＩ】
H01L29/78 618C
H01L29/78 613A
H01L29/78 618A
H01L29/78 618B
H01L29/78 618F
H01L29/78 619A
H10K10/46
H10K19/10
【請求項の数】
14
(21)【出願番号】P 2021012739
(22)【出願日】2021-01-29
(65)【公開番号】P2021129107
(43)【公開日】2021-09-02
【審査請求日】2023-10-04
(31)【優先権主張番号】P 2020024075
(32)【優先日】2020-02-17
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000003159
【氏名又は名称】東レ株式会社
(72)【発明者】
【氏名】清水 浩二
(72)【発明者】
【氏名】堀井 新司
(72)【発明者】
【氏名】村瀬 清一郎
【審査官】西村 治郎
(56)【参考文献】
【文献】国際公開第２０１９／０８７９３７（ＷＯ，Ａ１）
【文献】特開２０１１－１６６０７０（ＪＰ，Ａ）
【文献】特表２００８－５１４００８（ＪＰ，Ａ）
【文献】国際公開第２０１９／０６９７７２（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８６
Ｈ０１Ｌ ２１／３３６
Ｈ１０Ｋ １０／００
Ｈ１０Ｋ １９／００
(57)【特許請求の範囲】
【請求項1】
絶縁表面を有する基板上に設けられた、第１の半導体素子および第２の半導体素子を有する半導体装置であって、前記第１の半導体素子は、ｎ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第１の半導体層と、
前記第１の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第２の半導体素子は、ｐ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第２の半導体層と、
前記第２の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記半導体装置が、前記ｎ型半導体素子と前記ｐ型半導体素子とから構成される相補型半導体装置であり、
前記第１の半導体層および前記第２の半導体層がともにカーボンナノチューブを含有し、
前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）を前記第１の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）が、前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）を前記第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）と異なる、ことを特徴とする半導体装置。
【請求項2】
前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）を前記第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）が、前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）を前記第１の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）より小さい、請求項１に記載の半導体装置。
【請求項3】
前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）を前記第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）が、前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）を前記第１の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）の０．２倍以上０．８倍以下である、請求項１または２に記載の半導体装置。
【請求項4】
絶縁表面を有する基板上に設けられた、第１の半導体素子および第２の半導体素子を有する半導体装置であって、前記第１の半導体素子は、ｎ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第１の半導体層と、
前記第１の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第２の半導体素子は、ｐ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第２の半導体層と、
前記第２の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記半導体装置が、前記ｎ型半導体素子と前記ｐ型半導体素子とから構成される相補型半導体装置であり、
前記第１の半導体層および前記第２の半導体層がともにカーボンナノチューブを含有し、
前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）が、前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）と異なる、ことを特徴とする半導体装置。
【請求項5】
前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）が、前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）より短い、請求項４記載の半導体装置。
【請求項6】
前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）が、前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）の０．２倍以上０．８倍以下である、請求項４または５に記載の半導体装置。
【請求項7】
前記第１の半導体素子は、さらに、前記第１の半導体層に対して前記ゲート絶縁層とは反対側で前記第１の半導体層と接する第２絶縁層を含む、請求項１～６のいずれかに記載の半導体装置。
【請求項8】
前記第１の半導体層は、さらにｎ型改質剤を含む、請求項１～６のいずれかに記載の半導体装置。
【請求項9】
前記第２の半導体素子が前記第２絶縁層と異なる第３絶縁層を有し、前記第３絶縁層は、前記第２の半導体層に対して前記ゲート絶縁層とは反対側で前記第２の半導体層と接する、請求項７に記載の半導体装置。
【請求項10】
請求項１～９のいずれかに記載の半導体装置の製造方法であって、前記第１の半導体層および前記第２の半導体層を塗布および乾燥して形成する工程を含む半導体装置の製造方法。
【請求項11】
前記第１の半導体層および前記第２の半導体層を同一工程で塗布および乾燥して形成する請求項１０記載の半導体装置の製造方法。
【請求項12】
前記第１の半導体層を形成するために用いられる組成物と、前記第２の半導体層を形成するために用いられる組成物とが、同一の組成物である、請求項１０または１１記載の半導体装置の製造方法。
【請求項13】
前記第１の半導体層を形成するために用いられる組成物の濃度と、前記第２の半導体層を形成するために用いられる組成物の濃度とが異なる、請求項１０～１２のいずれかに記載の半導体装置の製造方法。
【請求項14】
前記第１の半導体層を形成するために用いられる組成物の塗布量と、前記第２の半導体層を形成するために用いられる組成物の塗布量とが異なる、請求項１０～１３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【0002】
近年、電界効果型トランジスタ（以下、ＦＥＴという）を用いたデバイスとして、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）技術を用いた無線通信システムが注目されている。ＲＦＩＤタグは、ＦＥＴで構成された回路を有するＩＣチップと、リーダ／ライタとの無線通信するためのアンテナを有する。タグ内に設置されたアンテナが、リーダ／ライタから送信される搬送波を受信し、ＩＣチップ内の駆動回路が動作する。
【0003】
ＲＦＩＤタグは、物流管理、商品管理、万引き防止などの様々な用途での利用が期待されており、交通カードなどのＩＣカード、商品タグなど一部で導入が始まっている。
【0004】
今後、あらゆる商品でＲＦＩＤタグが使用されるためには、製造コストの低減が必要であり、その製造において、塗布・印刷技術を用いた安価なプロセスを利用することが検討されている。
【0005】
例えば、ＩＣチップ内の駆動回路におけるトランジスタにおいては、インクジェット技術やスクリーン印刷技術が適用できる、カーボンナノチューブ（ＣＮＴ）や有機半導体を用いたＦＥＴが盛んに検討されている。
【0006】
ところで、ＩＣチップ内の駆動回路は、データを記憶するメモリ回路と、リーダ／ライタから送信される交流信号から電源電圧を生成する整流回路と、上記交流信号を復調しメモリ回路に記憶されているデータを読み出すロジック回路とから少なくとも構成されている。中でもロジック回路は、その消費電力を抑制するなどのため、ｐ型ＦＥＴとｎ型ＦＥＴとからなる相補型半導体装置で構成するのが一般的である。
【0007】
しかし、ＣＮＴを用いたＦＥＴ（以下、ＣＮＴ－ＦＥＴという）は、大気中では、通常、ｐ型半導体素子の特性を示すことが知られている。そこで、ＣＮＴを含む半導体層の上に、ｎ型改質ポリマーを形成することや、窒素原子およびリン原子から選ばれるいずれか１種以上を有する電子供与性化合物を含有する第２絶縁層を形成することにより、ＣＮＴ－ＦＥＴの特性をｎ型半導体素子に転換することが検討されている（例えば、特許文献１～２参照）。
【先行技術文献】
【特許文献】
【0008】
【文献】国際公開第２００９／１３９３３９号
【文献】国際公開第２０１８／１８０１４６号
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、特許文献１～２に記載の技術では、相補型半導体装置を組んだ際、入力信号に対する出力信号のノイズマージンが狭いといった課題があった。
【0010】
そこで本発明は上記課題に着目し、ノイズマージンが広い相補型半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記課題を解決するため、本発明は以下の構成を有する。
すなわち本発明は、
絶縁表面を有する基板上に設けられた、第１の半導体素子および第２の半導体素子を有する半導体装置であって、
前記第１の半導体素子は、ｎ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第１の半導体層と、
前記第１の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第２の半導体素子は、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第２の半導体層と、
前記第２の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第１の半導体層および前記第２の半導体層がともにカーボンナノチューブを含有し、
前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）を前記第1の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）が、前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）を前記第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）と異なる、ことを特徴とする半導体装置である。
すなわち本発明は、
絶縁表面を有する基板上に設けられた、第１の半導体素子および第２の半導体素子を有する半導体装置であって、
前記第１の半導体素子は、ｎ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第１の半導体層と、
前記第１の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第２の半導体素子は、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第２の半導体層と、
前記第２の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第１の半導体層および前記第２の半導体層がともにカーボンナノチューブを含有し、
前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）を前記第1の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）が、前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）を前記第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）と異なる、ことを特徴とする半導体装置である。
【0012】
また本発明の半導体装置は、
絶縁表面を有する基板上に設けられた、第１の半導体素子および第２の半導体素子を有する半導体装置であって、
前記第１の半導体素子は、ｎ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第１の半導体層と、
前記第１の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第２の半導体素子は、ｐ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第２の半導体層と、
前記第２の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第１の半導体層および前記第２の半導体層がともにカーボンナノチューブを含有し、
前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）が、前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）と異なる、ことを特徴とする半導体装置である。
絶縁表面を有する基板上に設けられた、第１の半導体素子および第２の半導体素子を有する半導体装置であって、
前記第１の半導体素子は、ｎ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第１の半導体層と、
前記第１の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第２の半導体素子は、ｐ型半導体素子であり、
ソース電極と、
ドレイン電極と、
ゲート電極と、
前記ソース電極および前記ドレイン電極と接する第２の半導体層と、
前記第２の半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
を含み、
前記第１の半導体層および前記第２の半導体層がともにカーボンナノチューブを含有し、
前記第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）が、前記第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）と異なる、ことを特徴とする半導体装置である。
【発明の効果】
【0013】
本発明によれば、ノイズマージンが広い相補型半導体装置を提供することができる。
【図面の簡単な説明】
【0014】
【図1】本発明の実施の形態１に係る半導体装置における第１の半導体素子を示した模式断面図
【図2】本発明の実施の形態１に係る半導体装置における第２の半導体素子を示した模式断面図
【図3】本発明の実施の形態３に係る半導体装置における第１の半導体素子を示した模式断面図
【図4A】本発明の実施の形態に係る半導体装置の機能を説明する模式図
【図4B】本発明の実施の形態に係る半導体装置の伝達特性の一例を示した図
【図5】本発明の実施の形態に係る半導体装置の製造工程を示した模式断面図
【発明を実施するための形態】
【0015】
本発明に係る半導体装置の１つの実施形態は、ｎ型半導体素子である第１の半導体素子とｐ型半導体素子である第２の半導体素子とを有し、各半導体素子の半導体層がともにカーボンナノチューブを含有し、上記第１の半導体素子の半導体層１μｍ２当たりに存在する上記カーボンナノチューブの総長さ（Ｃｎ）を上記第1の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）が、上記第２の半導体素子の半導体層１μｍ２当たりに存在する上記カーボンナノチューブの総長さ（Ｃｐ）を上記第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）と異なるものである。
【0016】
また、本発明に係る半導体装置の１つの実施形態は、ｎ型半導体素子である第１の半導体素子とｐ型半導体素子である第２の半導体素子とを有し、各半導体素子の半導体層がともにカーボンナノチューブを含有し、上記第１の半導体素子の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）が、上記第２の半導体素子の半導体層１μｍ２当たりに存在する上記カーボンナノチューブの総長さ（Ｃｐ）と異なるものである。
【0017】
上記各実施形態にかかる構成により、ノイズマージンが広い相補型半導体装置を提供することができる。
【0018】
以下、本発明に係る半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。ただし、本発明は、以下の実施の形態に限定されるものではなく、目的や用途に応じて種々に変更して実施することができる。
【0019】
（実施の形態１）
本発明の実施の形態１に係る半導体装置は、第１の半導体素子が、さらに、第１の半導体層に対してゲート絶縁層とは反対側で第１の半導体層と接する第２絶縁層を含む、半導体装置である。
本発明の実施の形態１に係る半導体装置は、第１の半導体素子が、さらに、第１の半導体層に対してゲート絶縁層とは反対側で第１の半導体層と接する第２絶縁層を含む、半導体装置である。
【0020】
＜第１の半導体素子＞
第１の半導体素子は、絶縁性表面を有する基材上に備えられており、ソース電極と、ドレイン電極と、ゲート電極と、ソース電極およびドレイン電極と接する第１の半導体層と、第１の半導体層をゲート電極と絶縁するゲート絶縁層と、第１の半導体層に対してゲート絶縁層とは反対側で前記第１の半導体層と接する第２絶縁層と、を備え、第１の半導体層が、カーボンナノチューブを含有する。
第１の半導体素子は、絶縁性表面を有する基材上に備えられており、ソース電極と、ドレイン電極と、ゲート電極と、ソース電極およびドレイン電極と接する第１の半導体層と、第１の半導体層をゲート電極と絶縁するゲート絶縁層と、第１の半導体層に対してゲート絶縁層とは反対側で前記第１の半導体層と接する第２絶縁層と、を備え、第１の半導体層が、カーボンナノチューブを含有する。
【0021】
図１に、第１の半導体素子の一例を示す模式断面図を示す。この半導体素子１は、基板１０の上に形成されるゲート電極１１と、それを覆うゲート絶縁層１２と、その上に設けられるソース電極１３およびドレイン電極１４と、それらの電極の間に設けられる第１の半導体層１５と、第１の半導体層１５の上側に第１の半導体層を覆う第２絶縁層１６を有する。第１の半導体層１５は、カーボンナノチューブ（以下「ＣＮＴ」と称する）を含有する。
【0022】
第１の半導体素子１の構造は、ゲート電極１１が第１の半導体層１５の下側（基板１０側）に配置され、第１の半導体層１５の下面にソース電極１３およびドレイン電極１４が配置される、いわゆるボトムゲート・ボトムコンタクト構造である。しかし、第１の半導体素子の構造はこれに限られるものではなく、例えば、ゲート電極１１が第１の半導体層１５の上側（基板１０と反対側）に配置される、いわゆるトップゲート構造や、第１の半導体層１５の上面にソース電極１３およびドレイン電極１４が配置される、いわゆるトップコンタクト構造であってもよい。
【0023】
（絶縁性表面を有する基材）
第１の半導体素子の絶縁性表面を有する基材は、少なくとも電極系が配置される面が絶縁性であればいかなる材質のものでもよい。例えば、シリコンウエハ、ガラス、サファイア、アルミナ焼結体等の無機材料、ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）、ポリエステル、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリエチレン、ポリフェニレンスルフィド、ポリパラキシレン等の有機材料などが好適に用いられる。また、例えばシリコンウエハ上にＰＶＰ膜を形成したものやポリエチレンテレフタレート上にポリシロキサン膜を形成したものなど複数の材料が積層されたものであってもよい。
第１の半導体素子の絶縁性表面を有する基材は、少なくとも電極系が配置される面が絶縁性であればいかなる材質のものでもよい。例えば、シリコンウエハ、ガラス、サファイア、アルミナ焼結体等の無機材料、ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）、ポリエステル、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリエチレン、ポリフェニレンスルフィド、ポリパラキシレン等の有機材料などが好適に用いられる。また、例えばシリコンウエハ上にＰＶＰ膜を形成したものやポリエチレンテレフタレート上にポリシロキサン膜を形成したものなど複数の材料が積層されたものであってもよい。
【0024】
（ソース電極、ドレイン電極、ゲート電極）
第１の半導体素子のソース電極、ドレイン電極およびゲート電極に用いられる材料は、一般的に電極として使用されうる導電性材料であれば、いかなるものでもよい。そのような導電性材料としては、例えば、酸化錫、酸化インジウム、酸化錫インジウム（ＩＴＯ）などの導電性金属酸化物が挙げられる。また、白金、金、銀、銅、鉄、錫、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、アモルファスシリコンやポリシリコンなどの金属、これらの中から選択される複数の金属の合金、ヨウ化銅、硫化銅などの無機導電性物質が挙げられる。また、ポリチオフェン、ポリピロール、ポリアニリン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸との錯体、ヨウ素などのドーピングによって導電率を向上させた導電性ポリマーが挙げられる。さらには、炭素材料、有機成分と導電体とを含有する材料などが挙げられる。
第１の半導体素子のソース電極、ドレイン電極およびゲート電極に用いられる材料は、一般的に電極として使用されうる導電性材料であれば、いかなるものでもよい。そのような導電性材料としては、例えば、酸化錫、酸化インジウム、酸化錫インジウム（ＩＴＯ）などの導電性金属酸化物が挙げられる。また、白金、金、銀、銅、鉄、錫、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、アモルファスシリコンやポリシリコンなどの金属、これらの中から選択される複数の金属の合金、ヨウ化銅、硫化銅などの無機導電性物質が挙げられる。また、ポリチオフェン、ポリピロール、ポリアニリン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸との錯体、ヨウ素などのドーピングによって導電率を向上させた導電性ポリマーが挙げられる。さらには、炭素材料、有機成分と導電体とを含有する材料などが挙げられる。
【0025】
有機成分と導電体とを含有する材料は、電極の柔軟性が増し、屈曲時にも密着性が良く電気的接続が良好となる。有機成分としては、特に制限はないが、モノマー、オリゴマーもしくはポリマー、光重合開始剤、可塑剤、レベリング剤、界面活性剤、シランカップリング剤、消泡剤、顔料などが挙げられる。電極の折り曲げ耐性向上の観点からは、オリゴマーもしくはポリマーが好ましい。しかし、電極および配線の導電性材料は、これらに限定されるものではない。これらの導電性材料は、単独で用いてもよいが、複数の材料を積層または混合して用いてもよい。
【0026】
電極の形成方法としては、例えば国際公開第２０１８／１８０１４６号に記載されているような、公知の方法を用いることができる。
【0027】
第１の半導体素子のソース電極とドレイン電極との間の距離１００（Ｌｎ）は、特に制限はないが、１０００μｍ以下が好ましく、５００μｍ以下がより好ましく、１００μｍ以下がさらに好ましい。この範囲の距離にすることにより、より半導体素子の特性が向上する。電極間の距離は、光学顕微鏡や走査型電子顕微鏡（ＳＥＭ）などにより測定できる。
【0028】
また、複数の第１の半導体素子間を電気的に接続する配線を形成してもよい。配線に用いられる材料は、一般的に電極として使用されうる導電性材料であれば、いかなるものでもよい。例えば、上述の電極材料と同様のものが挙げられる。
【0029】
配線の形成方法、およびパターン状に形成する方法としては、導通を取ることができる方法であれば、特に制限されないが、例えば、上述の電極材料と同様のものが挙げられる。
【0030】
（ゲート絶縁層）
ゲート絶縁層に用いられる材料は、特に限定されないが、酸化シリコン、アルミナ等の無機材料；ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）等の有機高分子材料；あるいは無機材料粉末と有機材料の混合物を挙げることができる。有機材料の中でもケイ素と炭素の結合を含む有機化合物を含むものが基板や電極との密着性の観点から好ましい。
ゲート絶縁層に用いられる材料は、特に限定されないが、酸化シリコン、アルミナ等の無機材料；ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）等の有機高分子材料；あるいは無機材料粉末と有機材料の混合物を挙げることができる。有機材料の中でもケイ素と炭素の結合を含む有機化合物を含むものが基板や電極との密着性の観点から好ましい。
【0031】
ケイ素と炭素の結合を含む有機化合物としては、ポリシロキサン等が挙げられる。ポリシロキサンは絶縁性が高く、低温硬化が可能であるためより好ましい。
【0032】
第１の半導体素子のゲート絶縁層の膜厚は０．０５～５μｍが好ましく、０．１～１μｍがより好ましい。この範囲の膜厚にすることにより、均一な薄膜形成が容易になる。膜厚は、原子間力顕微鏡やエリプソメトリ法などにより測定できる。
【0033】
第１の半導体素子のゲート絶縁層の作製方法は特に制限はないが、例えば、ゲート絶縁層を形成する材料を含む組成物を基板に塗布し、乾燥することで得られたコーティング膜を必要に応じ熱処理する方法が挙げられる。塗布方法としては、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などの公知の塗布方法が挙げられる。コーティング膜の熱処理の温度としては、１００～３００℃の範囲にあることが好ましい。
【0034】
ゲート絶縁層は単層でも複数層でもよい。また、１つの層を複数の絶縁性材料から形成してもよいし、複数の絶縁性材料を積層して複数のゲート絶縁層を形成しても構わない。
【0035】
（第１の半導体層）
第１の半導体層はＣＮＴを含有する。ＣＮＴとしては、１枚の炭素膜（グラフェン・シート）が円筒状に巻かれた単層ＣＮＴ、２枚のグラフェン・シートが同心円状に巻かれた２層ＣＮＴ、複数のグラフェン・シートが同心円状に巻かれた多層ＣＮＴのいずれを用いてもよいが、高い半導体特性を得るためには単層ＣＮＴを用いるのが好ましい。ＣＮＴは、アーク放電法、化学気相成長法（ＣＶＤ法）、レーザー・アブレーション法等により得ることができる。
第１の半導体層はＣＮＴを含有する。ＣＮＴとしては、１枚の炭素膜（グラフェン・シート）が円筒状に巻かれた単層ＣＮＴ、２枚のグラフェン・シートが同心円状に巻かれた２層ＣＮＴ、複数のグラフェン・シートが同心円状に巻かれた多層ＣＮＴのいずれを用いてもよいが、高い半導体特性を得るためには単層ＣＮＴを用いるのが好ましい。ＣＮＴは、アーク放電法、化学気相成長法（ＣＶＤ法）、レーザー・アブレーション法等により得ることができる。
【0036】
また、ＣＮＴは半導体型ＣＮＴを８０重量％以上含むことがより好ましい。さらに好ましくは半導体型ＣＮＴを９５重量％以上含むことである。半導体型８０重量％以上のＣＮＴを得る方法としては、既知の方法を用いることができる。例えば、密度勾配剤の共存下で超遠心する方法、特定の化合物を選択的に半導体型もしくは金属型ＣＮＴの表面に付着させ、溶解性の差を利用して分離する方法、電気的性質の差を利用し電気泳動等により分離する方法などが挙げられる。半導体型ＣＮＴの含有率を測定する方法としては、可視－近赤外吸収スペクトルの吸収面積比から算出する方法や、ラマンスペクトルの強度比から算出する方法等が挙げられる。
【0037】
ＣＮＴ１本の長さは、ソース電極とドレイン電極間の距離（以下、単に「電極間距離」と称する）よりも短いことが好ましい。ＣＮＴの平均長さは、電極間距離にもよるが、好ましくは２μｍ以下である。
【0038】
ＣＮＴの平均長さとは、ランダムにピックアップした２０本のＣＮＴの長さの平均値を言う。ＣＮＴ平均長さの測定方法としては、原子間力顕微鏡で得た画像の中から、２０本のＣＮＴをランダムにピックアップし、それらの長さの平均値を得る方法が挙げられる。
【0039】
一般に市販されているＣＮＴは長さに分布があり、電極間距離よりも長いＣＮＴが含まれることがあるため、ＣＮＴの長さを電極間距離よりも短くする工程を加えることが好ましい。例えば、硝酸、硫酸などによる酸処理、超音波処理、または凍結粉砕法などにより、ＣＮＴを短繊維状にカットする方法が有効である。またフィルターによる分離を併用することは、ＣＮＴの純度を向上させる点でさらに好ましい。
【0040】
ＣＮＴの直径は特に限定されないが、１ｎｍ以上１００ｎｍ以下が好ましく、より好ましくは５０ｎｍ以下である。さらに好ましくは５ｎｍ以下である。
【0041】
また、ＣＮＴとしては、ＣＮＴの表面の少なくとも一部に共役系重合体が付着したＣＮＴ複合体を用いることが好ましい。共役系重合体とは、繰り返し単位が共役構造をとり、重合度が２以上の化合物を指す。
【0042】
ＣＮＴの表面の少なくとも一部に共役系重合体が付着した状態とは、ＣＮＴの表面の一部、あるいは全部を共役系重合体が被覆した状態を意味する。共役系重合体がＣＮＴを被覆できるのは、両者の共役系構造に由来するπ電子雲が重なることによって相互作用が生じるためと推測される。ＣＮＴが共役系重合体で被覆されているか否かは、被覆されたＣＮＴの反射色が被覆されていないＣＮＴの色から共役系重合体の色に近づくことで判断できる。定量的にはＸ線光電子分光（ＸＰＳ）などの元素分析によって、付着物の存在とＣＮＴに対する付着物の重量比を同定することができる。
【0043】
ＣＮＴの表面の少なくとも一部に共役系重合体を付着させることにより、ＣＮＴの保有する高い電気的特性を損なうことなくＣＮＴを溶液中に均一に分散することが可能になる。また、ＣＮＴが均一に分散した溶液から塗布法により、均一に分散したＣＮＴ膜を形成することが可能になる。これにより、高い半導体特性を実現できる。
【0044】
ＣＮＴに共役系重合体を付着させる方法は、（Ｉ）溶融した共役系重合体中にＣＮＴを添加して混合する方法、（ＩＩ）共役系重合体を溶媒中に溶解させ、この中にＣＮＴを添加して混合する方法、（ＩＩＩ）ＣＮＴを溶媒中に超音波等で予備分散させておき、そこへ共役系重合体を添加し混合する方法、（ＩＶ）溶媒中に共役系重合体とＣＮＴを入れ、この混合系へ超音波を照射して混合する方法などが挙げられる。本発明では、いずれの方法を用いてもよく、複数の方法を組み合わせてもよい。
【0045】
共役系重合体としては、ポリチオフェン系重合体、ポリピロール系重合体、ポリアニリン系重合体、ポリアセチレン系重合体、ポリ－ｐ－フェニレン系重合体、ポリ－ｐ－フェニレンビニレン系重合体などが挙げられるが、特に限定されない。上記重合体は単一のモノマーユニットが並んだものが好ましく用いられるが、異なるモノマーユニットをブロック共重合したもの、ランダム共重合したものも用いられる。また、グラフト重合したものも用いることができる。
【0046】
上記重合体の中でも本発明においては、ＣＮＴへの付着が容易であり、ＣＮＴ複合体を形成しやすいポリチオフェン系重合体が好ましく使用される。環中に含窒素二重結合を有する縮合へテロアリールユニットとチオフェンユニットを繰り返し単位中に含むものがより好ましい。
【0047】
環中に含窒素二重結合を有する縮合へテロアリールユニットとしては、特にベンゾチアジアゾールユニットまたはキノキサリンユニットが好ましい。これらのユニットを有することで、ＣＮＴと共役系重合体の密着性が増し、ＣＮＴを半導体層中により良好に分散することができる。
【0048】
半導体層は電気特性を阻害しない範囲であれば、さらに有機半導体や絶縁材料を含んでもよい。半導体層の膜厚は１ｎｍ以上１００ｎｍ以下が好ましい。この範囲内にあることで、均一な薄膜形成が容易になる。より好ましくは１ｎｍ以上５０ｎｍ以下、さらに好ましくは１ｎｍ以上２０ｎｍ以下である。膜厚は、原子間力顕微鏡により測定できる。
【0049】
半導体層の形成方法としては、抵抗加熱蒸着、電子線ビーム、スパッタリング、ＣＶＤなど乾式の方法を用いることも可能であるが、製造コストや大面積への適合の観点から塗布法を用いることが好ましい。具体的には、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などを好ましく用いることができ、塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて塗布方法を選択できる。また、形成した塗膜に対して、大気下、減圧下または窒素やアルゴン等の不活性ガス雰囲気下でアニーリング処理を行ってもよい。
【0050】
（第２絶縁層）
第２絶縁層は、半導体層に対してゲート絶縁層が形成された側の反対側に形成される。半導体層に対してゲート絶縁層が形成された側の反対側とは、例えば、半導体層の下側にゲート絶縁層を有する場合は、半導体層の上側を指す。第２絶縁層を形成することにより、通常はｐ型半導体特性を示すＣＮＴ－ＦＥＴを、ｎ型半導体特性を示す半導体素子へ転換できる。
第２絶縁層は、半導体層に対してゲート絶縁層が形成された側の反対側に形成される。半導体層に対してゲート絶縁層が形成された側の反対側とは、例えば、半導体層の下側にゲート絶縁層を有する場合は、半導体層の上側を指す。第２絶縁層を形成することにより、通常はｐ型半導体特性を示すＣＮＴ－ＦＥＴを、ｎ型半導体特性を示す半導体素子へ転換できる。
【0051】
第２絶縁層は、炭素原子と窒素原子の結合を含む有機化合物を含有することが好ましい。そのような有機化合物としてはいかなる有機化合物でもよいが、例えば、アミド系化合物、イミド系化合物、ウレア系化合物、アミン系化合物、イミン系化合物、アニリン系化合物、ニトリル系化合物などを挙げることができる。中でも、第２絶縁層は、（ａ）１つの炭素－炭素二重結合または１つの共役系に一般式（１）および一般式（２）で表される基がそれぞれ少なくとも１つ以上結合した構造を有する化合物、および（ｂ）ポリマーを含有することが好ましい。
【0052】
（ａ）化合物は、１つの炭素－炭素二重結合または１つの共役系に一般式（１）および一般式（２）で表される基がそれぞれ少なくとも１つ以上結合していることにより、１つの炭素－炭素二重結合または１つの共役系のπ軌道の電子密度が高くなる。さらに、１つの炭素－炭素二重結合または１つの共役系といった構造は、ＣＮＴとπ－π相互作用や電荷移動相互作用をしやすいため、（ａ）化合物はＣＮＴと強く電子的に相互作用し、通常はｐ型半導体特性を示すＣＮＴ－ＦＥＴを、安定なｎ型半導体特性を示す半導体素子へ転換できると推定される。
【0053】
さらに第２絶縁層は（ｂ）ポリマーを含有することにより、（ａ）化合物とＣＮＴとが相互作用する場を安定に保つことができると考えられるので、より安定なｎ型半導体特性が得られると推定される。
【0054】
【化1】
【0055】
一般式（１）および（２）中、Ｒ１は水素原子、アルキル基およびシクロアルキル基から選ばれる構造を示す。Ｒ２～Ｒ４は、それぞれ独立に、水素原子、アルキル基、シクロアルキル基、アルケニル基、シクロアルケニル基、アルキニル基、アリール基およびヘテロアリール基から選ばれる構造を示す。また、Ｒ１～Ｒ４のうち任意の２つにより環構造が形成されていてもよい。一般式（１）または一般式（２）で表される基がそれぞれ２つ以上含まれる場合、Ｒ１～Ｒ４は、互いに同じでも異なっていてもよい。
【0056】
アルキル基とは、例えば、メチル基、エチル基、ｎ－プロピル基、イソプロピル基、ｎ－ブチル基、ｓｅｃ－ブチル基、ｔｅｒｔ－ブチル基などの飽和脂肪族炭化水素基を示し、置換基を有していても有していなくてもよい。アルキル基の炭素数は特に限定されないが、入手の容易性やコストの点から、１以上２０以下が好ましく、より好ましくは１以上８以下である。
【0057】
シクロアルキル基とは、例えば、シクロプロピル基、シクロヘキシル基、ノルボルニル基、アダマンチル基などの飽和脂環式炭化水素基を示す。シクロアルキル基は、置換基を有していても有していなくてもよい。シクロアルキル基の炭素数は特に限定されないが、３以上２０以下の範囲が好ましい。
【0058】
アルケニル基とは、例えば、ビニル基、アリル基、ブタジエニル基などの二重結合を含む不飽和脂肪族炭化水素基を示し、これは置換基を有していても有していなくてもよい。アルケニル基の炭素数は、特に限定されないが、２以上２０以下の範囲が好ましい。
【0059】
シクロアルケニル基とは、例えば、シクロペンテニル基、シクロペンタジエニル基、シクロヘキセニル基などの、二重結合を含む不飽和脂環式炭化水素基を示す。シクロアルケニル基は、置換基を有していても有していなくてもよい。シクロアルケニル基の炭素数は特に限定されないが、３以上２０以下の範囲が好ましい。
【0060】
アルキニル基とは、例えば、エチニル基などの、三重結合を含む不飽和脂肪族炭化水素基を示す。アルキニル基は、置換基を有していても有していなくてもよい。アルキニル基の炭素数は特に限定されないが、２以上２０以下の範囲が好ましい。
【0061】
アリール基とは、例えば、フェニル基、ナフチル基、ビフェニル基、アントラセニル基、フェナントリル基、ターフェニル基、ピレニル基などの芳香族炭化水素基を示す。アリール基は、置換基を有していても有していなくてもよい。アリール基の炭素数は特に限定されないが、６以上４０以下の範囲が好ましい。
【0062】
ヘテロアリール基とは、例えば、フラニル基、チオフェニル基、ベンゾフラニル基、ジベンゾフラニル基、ピリジル基、キノリニル基など、炭素以外の原子を一個または複数個環内に有する芳香族基を示す。ヘテロアリール基は、置換基を有していても有していなくてもよい。ヘテロアリール基の炭素数は特に限定されないが、２以上３０以下の範囲が好ましい。
【0063】
Ｒ１～Ｒ４のうち任意の２つにより環構造が形成される場合とは、例えば、Ｒ１とＲ２や、Ｒ１とＲ３とが互いに結合して、共役または非共役の環構造を形成する場合である。環構造の構成元素として、炭素原子以外に、窒素、酸素、硫黄、リン、ケイ素の各原子を含んでいてもよい。また、環構造が、さらに別の環と縮合した構造であってもよい。
【0064】
また共役系とは、多重結合が２個あるいはそれ以上共役している系のことであり、多重結合のπ電子は単結合を通して相互作用し非局在化している。例えば、二重結合および／または三重結合が単結合または非共有電子対または空のｐ軌道を有する原子により連結された構造であり、具体例としては、一般式（３）～（５）にて示される。
【0065】
【化2】
【0066】
また、１つの共役系に一般式（１）および一般式（２）で表される基がそれぞれ少なくとも１つ以上結合している例とは、例えば、一般式（６）～（９）で表される化合物である。なお、１つの共役系に該当する構造を点線で覆っている。
【0067】
【化3】
【0068】
（ａ）化合物としては、例えば、テトラキス（ジメチルアミノ）エチレン、４－（（２－ジメチルアミノ）ビニル）―Ｎ，Ｎ－ジメチルアニリン、１，２－フェニレンジアミン、１，４－フェニレンジアミン、２，３，５，６－テトラメチル－１，４－フェニレンジアミン、Ｎ，Ｎ－ジメチル－１，４－フェニレンジアミン、Ｎ，Ｎ－ジメチル－Ｎ’，Ｎ’－ジフェニル－１，４－フェニレンジアミン、Ｎ，Ｎ，Ｎ’－トリメチル－Ｎ’－フェニル－１，４－フェニレンジアミン、Ｎ，Ｎ，Ｎ’－トリメチル－１，４－フェニレンジアミン、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラメチル－１，４－フェニレンジアミン、Ｎ，Ｎ－ビス（メトキシメチル）－Ｎ’，Ｎ’－ジメチル－１，４－フェニレンジアミン、５，１０－ジヒドロ－５，１０－ジメチルフェナジン、ベンジジン、３，３’，５，５’－テトラメチルベンジジン、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラメチルベンジジン、４－（ピロリジン－１－イル）アニリン、４－（４－メチルピペリジン－１－イル）アニリン、２，４－ジピペリジン－１－イル－フェニルアミン、トリス[４－（ジエチルアミノ）フェニル]アミン、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラキス[４－（ジイソブチルアミノ）フェニル] －１，４－フェニレンジアミン、１，５－ジアミノナフタレン、１，８－ジアミノナフタレンなどが挙げられる。該化合物は単独で用いてもよいし、複数を組み合わせて用いてもよい。
【0069】
第２絶縁層中の（ａ）化合物や（ｂ）ポリマーの分析方法としては、半導体素子から第２絶縁層の組成物を抽出するなどして得られたサンプルを核磁気共鳴（ＮＭＲ）などで分析する方法や、第２絶縁層をＸＰＳなどで分析する方法などが挙げられる。
【0070】
第２絶縁層の膜厚は、５００ｎｍ以上であることが好ましく、１．０μｍ以上であることがより好ましく、３．０μｍ以上であることがさらに好ましく、１０μｍ以上であることが特に好ましい。この範囲の膜厚にすることにより、より半導体素子の特性の安定性が向上する。また、上限としては、特に限定されるものではないが、５００μｍ以下であることが好ましい。
【0071】
第２絶縁層の膜厚は、第２絶縁層の断面を走査型電子顕微鏡により測定し、得られた像のうち、半導体層上に位置する第２絶縁層部分の中から無作為に選択した１０箇所の膜厚を算出し、その算術平均の値とする。
【0072】
第２絶縁層は（ａ）化合物や（ｂ）ポリマー以外に他の化合物を含有していてもよい。他の化合物としては、例えば、第２絶縁層を塗布で形成する場合における、溶液の粘度やレオロジーを調節するための増粘剤やチクソ剤などが挙げられる。
【0073】
また、第２絶縁層は単層でも複数層でもよい。複数層である場合、少なくとも（ａ）化合物を含有する層が半導体層に接している限りにおいて、少なくとも一つの層が（ａ）化合物と（ｂ）ポリマーとを含んでいてもよいし、（ａ）化合物と（ｂ）ポリマーとがそれぞれ別々の層に含まれていてもよい。例えば、半導体層上に（ａ）化合物を含有する第１層が形成され、その上に（ｂ）ポリマーを含有する第２層が形成された構成が挙げられる。
【0074】
第２絶縁層の形成方法としては、特に限定されず、抵抗加熱蒸着、電子線ビーム、スパッタリング、ＣＶＤなど乾式の方法を用いることも可能であるが、製造コストや大面積への適合の観点から塗布法を用いることが好ましい。塗布法として、具体的には、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法、ドロップキャスト法などを好ましく用いることができる。塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて塗布方法を選択できる。
【0075】
（保護層）
第１の半導体素子は、第２絶縁層上に、さらに保護層を有していてもよい。保護層の役割としては、擦れなどの物理ダメージや大気中の水分や酸素から半導体素子を保護することなどが挙げられる。
第１の半導体素子は、第２絶縁層上に、さらに保護層を有していてもよい。保護層の役割としては、擦れなどの物理ダメージや大気中の水分や酸素から半導体素子を保護することなどが挙げられる。
【0076】
保護層の材料としては、例えば、シリコンウエハ、ガラス、サファイア、アルミナ焼結体等の無機材料、ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール、ポリエステル、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリエチレン、ポリフェニレンスルフィド、ポリパラキシレン、ポリアクリロニトリル、シクロオレフィンポリマー等の有機材料などが挙げられる。また、例えば、シリコンウエハ上にポリビニルフェノール膜を形成したものや、ポリエチレンテレフタレート上に酸化アルミニウム膜を形成したものなど、複数の材料が積層されたものであってもよい。
【0077】
半導体素子では、ソース電極とドレイン電極との間に流れる電流（ソース・ドレイン間電流）を、ゲート電圧を変化させることによって制御することができる。そして、半導体素子の移動度μ（ｃｍ２／Ｖ・ｓ）は、下記式を用いて算出することができる。
【0078】
μ＝（δＩｄ／δＶｇ）Ｌ・Ｄ／（Ｗ・εｒ・ε・Ｖｓｄ）
ただしＩｄはソース・ドレイン間電流（Ａ）、Ｖｓｄはソース・ドレイン間電圧（Ｖ）、Ｖｇはゲート電圧（Ｖ）、Ｄはゲート絶縁層の厚み（ｍ）、Ｌはチャネル長（ｍ）、Ｗはチャネル幅（ｍ）、εｒはゲート絶縁層の比誘電率（Ｆ／ｍ）、εは真空の誘電率（８．８５×１０－１２Ｆ／ｍ）、δは該当の物理量の変化量を示す。
ただしＩｄはソース・ドレイン間電流（Ａ）、Ｖｓｄはソース・ドレイン間電圧（Ｖ）、Ｖｇはゲート電圧（Ｖ）、Ｄはゲート絶縁層の厚み（ｍ）、Ｌはチャネル長（ｍ）、Ｗはチャネル幅（ｍ）、εｒはゲート絶縁層の比誘電率（Ｆ／ｍ）、εは真空の誘電率（８．８５×１０－１２Ｆ／ｍ）、δは該当の物理量の変化量を示す。
【0079】
また、半導体素子のしきい値電圧は、Ｉｄ－Ｖｇグラフにおける線形部分の延長線とＶｇ軸との交点から求めることができる。
【0080】
しきい値電圧の絶対値が小さく、移動度が高いものが、高機能な、特性の良い半導体素子である。
【0081】
＜第２の半導体素子＞
第２の半導体素子は、絶縁性表面を有する基材上に備えられており、ソース電極と、ドレイン電極と、ゲート電極と、ソース電極およびドレイン電極と接する第２の半導体層と、第２の半導体層をゲート電極と絶縁するゲート絶縁層と、を備え、第２の半導体層が、ＣＮＴを含有する。
第２の半導体素子は、絶縁性表面を有する基材上に備えられており、ソース電極と、ドレイン電極と、ゲート電極と、ソース電極およびドレイン電極と接する第２の半導体層と、第２の半導体層をゲート電極と絶縁するゲート絶縁層と、を備え、第２の半導体層が、ＣＮＴを含有する。
【0082】
図２に、第２の半導体素子の一例を示す模式断面図を示す。この半導体素子２は、基板２０の上に形成されるゲート電極２１と、それを覆うゲート絶縁層２２と、その上に設けられるソース電極２３およびドレイン電極２４と、それらの電極の間に設けられる第２の半導体層２５を有する。第２の半導体層２５は、ＣＮＴを含有する。
【0083】
第２の半導体素子２の構造は、図１に示す半導体素子１と同様、ボトムゲート・ボトムコンタクト構造である。しかし、第２の半導体素子２の構造はこれに限られるものではなく、トップゲート構造や、トップコンタクト構造であってもよい。
【0084】
（絶縁性表面を有する基材）
第２の半導体素子の絶縁性表面を有する基材は、例えば、上述の第１の半導体素子の絶縁性表面を有する基材と同様のものが挙げられる。
第２の半導体素子の絶縁性表面を有する基材は、例えば、上述の第１の半導体素子の絶縁性表面を有する基材と同様のものが挙げられる。
【0085】
なお、製造コスト、プロセス簡便性の観点から、上述の第１の半導体素子と第２の半導体素子を別々の基材上に形成するのではなく、同一の絶縁性表面を有する基材上に形成することが好ましい。
【0086】
（ソース電極、ドレイン電極、ゲート電極）
第２の半導体素子のソース電極、ドレイン電極、およびゲート電極に用いられる材料は、例えば、上述の第１の半導体素子の電極に用いられる材料と同様のものが挙げられる。
第２の半導体素子のソース電極、ドレイン電極、およびゲート電極に用いられる材料は、例えば、上述の第１の半導体素子の電極に用いられる材料と同様のものが挙げられる。
【0087】
なお、第２の半導体素子の電極は、製造コストの観点から、上述の第１の半導体素子の電極と、別々の材料で形成するのではなく、同一の材料で形成することが好ましい。各電極が同一材料から形成されるとは、各電極に含まれる元素の中でも最も含有モル比率が高い元素が同一であることをいう。電極中の元素の種類と含有比率はＸ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。
【0088】
さらに、第２の半導体素子の電極は、プロセス簡便性の観点から、上述の半導体素子の各電極と、同一工程で形成することが好ましい。
【0089】
第２の半導体素子のソース電極とドレイン電極との間の距離２００（Ｌｎ）は、特に制限はないが、１０００μｍ以下が好ましく、５００μｍ以下がより好ましく、１００μｍ以下がさらに好ましい。この範囲の距離にすることにより、より半導体素子の特性が向上する。電極間の距離は、光学顕微鏡や走査型電子顕微鏡（ＳＥＭ）などにより測定できる。
【0090】
また、複数の第２半導体素子間、または第１の半導体素子と第２の半導体素子を電気的に接続する配線を形成してもよい。配線に用いられる材料は、一般的に電極として使用されうる導電性材料であれば、いかなるものでもよい。例えば、上述の第１の半導体素子間を電気的に接続する配線と同様のものが挙げられる。
【0091】
（ゲート絶縁層）
第２の半導体素子のゲート絶縁層に用いられる材料は、特に限定されないが、例えば、上述の第１の半導体素子のゲート絶縁層と同様のものが挙げられる。
第２の半導体素子のゲート絶縁層に用いられる材料は、特に限定されないが、例えば、上述の第１の半導体素子のゲート絶縁層と同様のものが挙げられる。
【0092】
なお、第２の半導体素子のゲート絶縁層は、製造コストの観点から、上述の第１の半導体素子のゲート絶縁層と、別々の材料で形成するのではなく、同一の材料で形成することが好ましい。これらのゲート絶縁層が同一材料からなるとは、各ゲート絶縁層を構成する組成物中に１モル％以上含まれる元素の種類および組成比が同じであることをいう。元素の種類および組成比が同じであるか否かは、Ｘ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。
【0093】
さらに、第２の半導体素子のゲート絶縁層は、プロセス簡便性の観点から、上述の第１の半導体素子のゲート絶縁層と、同一工程で形成することが好ましい。
【0094】
（第２の半導体層）
第２の半導体層はＣＮＴを含有する。ＣＮＴとしては、上述の第１の半導体層のものと同様である。
第２の半導体層はＣＮＴを含有する。ＣＮＴとしては、上述の第１の半導体層のものと同様である。
【0095】
なお、第２の半導体層は、製造コストの観点から、上述の第1の半導体層と、別の材料で形成するのではなく、同一の材料で形成することが好ましい。さらに、第２の半導体層は、プロセス簡便性の観点から、上述の第１の半導体層と、同一工程で形成することが好ましい。
【0096】
本実施の形態１に係る半導体装置において、第１の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｎ）は、第２の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｐ）とは異なる。これにより、第１の半導体素子と第２の半導体素子の、オン電流やオフ電流、しきい値電圧といった電気的特性が同等になることで、ノイズマージンが広い半導体装置となる。
【0097】
中でも、第２の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｐ）が、第１の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｎ）より短いことが好ましい。これにより、第１の半導体素子と第２の半導体素子の電気的特性がより等しくなるので好ましい。これは、下記の理由であると推定される。通常、ＣＮＴ－ＴＦＴはｐ型半導体特性を示すことからも分かるように、ＣＮＴにおいては、ｐ型半導体の電気的な伝導性を担うキャリアである正孔の移動度の方が、ｎ型半導体の電気的な伝導性を担うキャリアである電子の移動度より大きい。このため、ｐ型半導体素子とｎ型半導体素子の電気的特性を同等とするためには、ｎ型半導体素子のキャリア密度を、ｐ型半導体素子のキャリア密度よりも、密にすることが好ましい。さらに、ｐ型半導体素子とｎ型半導体素子の電気的特性を同等とするためには、ｎ型半導体素子のソース電極とドレイン電極との間の距離を、ｐ型半導体素子のソース電極とドレイン電極との間の距離よりも、短くすることも好ましい。
【0098】
さらに好ましくは、第２の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｐ）が、第１の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｎ）の０．２倍以上０．８倍以下である。なお、上記数値範囲は、限界値の有効数字の下一桁を四捨五入して得られる範囲である。すなわち、０．８倍以下とは、０．８４倍以下であり、０．２倍以上とは、０．１５倍以上である。この範囲にあることで、第１の半導体素子と第２の半導体素子の移動度が高くなり、電気的特性もより同等となり、ノイズマージンもより広い半導体装置となる。
【0099】
半導体層１μｍ２当たりに存在するＣＮＴの総長さとは、半導体層中の無作為に抽出した１μｍ２内に存在するＣＮＴの長さの総和を言う。ＣＮＴの総長さの測定方法としては、原子間力顕微鏡で得た半導体素子の半導体層の画像の中から無作為に１μｍ２を選択し、その領域に含まれる全てのＣＮＴの長さを測定して合計する方法が挙げられる。なお、上記ＣＮＴの総長さは、１μｍ未満の数字を四捨五入して得られる値である。すなわち、ＣＮＴの総長さ１μｍとは、０．５μｍ以上１．４μｍ以下である。
【0100】
また、半導体素子のソース電極とドレイン電極との間の距離とは、ソース電極とドレイン電極間の最短距離を言う。ソース電極とドレイン電極間の距離の測定方法としては、光学顕微鏡や走査型電子顕微鏡（ＳＥＭ）などで得た半導体素子の画像から、ソース電極とドレイン電極間の最短距離を測定する方法が挙げられる。
【0101】
（第３絶縁層）
第２の半導体素子は、さらに、第２の半導体層に対してゲート絶縁層が形成された側の反対側に第３絶縁層を形成してもよい。第２の半導体層に対してゲート絶縁層が形成された側の反対側とは、例えば、第２の半導体層の下側にゲート絶縁層を有する場合は、半導体層の上側を指す。本発明の第３絶縁層をさらに形成することによって、第２の半導体層を酸素や水分などの外部環境、物理的な衝撃から保護することができる。また、第３絶縁層を形成することにより、第２の半導体素子の特性を調整することもできる。
第２の半導体素子は、さらに、第２の半導体層に対してゲート絶縁層が形成された側の反対側に第３絶縁層を形成してもよい。第２の半導体層に対してゲート絶縁層が形成された側の反対側とは、例えば、第２の半導体層の下側にゲート絶縁層を有する場合は、半導体層の上側を指す。本発明の第３絶縁層をさらに形成することによって、第２の半導体層を酸素や水分などの外部環境、物理的な衝撃から保護することができる。また、第３絶縁層を形成することにより、第２の半導体素子の特性を調整することもできる。
【0102】
第３絶縁層は、これを形成することにより通常はｐ型半導体特性を示すＣＮＴ－ＦＥＴをｎ型半導体特性を示す半導体素子に転換するものではない。この点で、第３絶縁層は、第１の半導体素子が備える第２絶縁層とは異なる。
【0103】
なお、第３絶縁層と第２絶縁層が異なるとは、第３絶縁層、および第２絶縁層を構成する組成物中に１モル％以上含まれる元素の種類および組成比が異なることをいう。第３絶縁層、および第２絶縁層中の元素の種類と含有比率は、半導体素子から第３絶縁層、および第２絶縁層の組成物を抽出するなどして得られたサンプルをＸ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。
【0104】
第３絶縁層に用いられる材料としては、特に限定されないが、具体的には酸化シリコン、アルミナ等の無機材料；ポリイミドやその誘導体、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサンやその誘導体、ポリビニルフェノールやその誘導体等などの有機高分子材料；あるいは無機材料粉末と有機高分子材料の混合物や有機低分子材料と有機高分子材料の混合物を挙げることができる。これらの中でも、塗布法で作製できる有機高分子材料を用いることが好ましい。特に、ポリフルオロエチレン、ポリノルボルネン、ポリシロキサン、ポリイミド、ポリスチレン、ポリカーボネートおよびこれらの誘導体、ポリアクリル酸誘導体、ポリメタクリル酸誘導体、およびこれらを含む共重合体からなる群より選ばれる有機高分子材料を用いることが、絶縁層の均一性の観点から好ましい。ポリシロキサン、ポリスチレン、ポリビニルフェノールおよびポリメチルメタクリレートからなる群より選ばれた有機高分子材料を用いることで、第２の半導体素子の電気特性を悪化させることなく、第２の半導体層の保護が可能となることから、特に好ましい。
【0105】
第３絶縁層の膜厚は、５０ｎｍ～１０μｍが好ましく、より好ましくは１００ｎｍ～３μｍである。第３絶縁層は単層でも複数層でもよい。また、１つの層を複数の絶縁性材料から形成してもよいし、複数の絶縁性材料を積層して形成しても構わない。
【0106】
第３絶縁層の形成方法としては、特に限定されず、抵抗加熱蒸着、電子線ビーム、スパッタリング、ＣＶＤなど乾式の方法を用いることも可能であるが、製造コストや大面積への適合の観点から塗布法を用いることが好ましい。塗布法として、具体的には、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法、ドロップキャスト法などを好ましく用いることができる。塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて塗布方法を選択できる。
【0107】
（実施の形態２）
本発明の実施の形態２に係る半導体装置は、上記実施の形態１に係る半導体装置において、第１の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｎ）が、第２の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｐ）と異なる、という特徴の代わりに、第１の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｎ）を第1の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）が、第２の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｐ）を第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）と異なる、という特徴を有するものである。また、その点を除いては、上記実施の形態１に係る半導体装置と同様の構成である。
本発明の実施の形態２に係る半導体装置は、上記実施の形態１に係る半導体装置において、第１の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｎ）が、第２の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｐ）と異なる、という特徴の代わりに、第１の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｎ）を第1の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）が、第２の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｐ）を第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）と異なる、という特徴を有するものである。また、その点を除いては、上記実施の形態１に係る半導体装置と同様の構成である。
【0108】
本実施の形態２に係る半導体装置は、上記特徴を有することにより、第１の半導体素子と第２の半導体素子の、オン電流やオフ電流、しきい値電圧といった電気的特性が同等になることで、ノイズマージンが広い半導体装置となる。
【0109】
中でも、第２の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｐ）を上記第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）が、第１の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｎ）を第１の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）より小さいことが好ましい。これにより、第１の半導体素子と第２の半導体素子の電気的特性がより等しくなるので好ましい。これは、下記の理由であると推定される。通常、ＣＮＴ－ＴＦＴはｐ型半導体特性を示すことからも分かるように、ＣＮＴにおいては、ｐ型半導体の電気的な伝導性を担うキャリアである正孔の移動度の方が、ｎ型半導体の電気的な伝導性を担うキャリアである電子の移動度より大きい。このため、ｐ型半導体素子とｎ型半導体素子の電気的特性を同等とするためには、ｎ型半導体素子のキャリア密度を、ｐ型半導体素子のキャリア密度よりも、密にすることが好ましい。さらに、ｐ型半導体素子とｎ型半導体素子の電気的特性を同等とするためには、ｎ型半導体素子のソース電極とドレイン電極との間の距離を、ｐ型半導体素子のソース電極とドレイン電極との間の距離よりも、短くすることも好ましい。
【0110】
さらに好ましくは、第２の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｐ）を第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）が、第１の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｎ）を第1の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）の０．２倍以上０．８倍以下である。なお、上記数値範囲は、限界値の有効数字の下一桁を四捨五入して得られる範囲である。すなわち、０．８倍以下とは、０．８４倍以下であり、０．２倍以上とは、０．１５倍以上である。この範囲にあることで、第１の半導体素子と第２の半導体素子の移動度が高くなり、電気的特性もより同等となり、ノイズマージンもより広い半導体装置となる。
【0111】
なお、本実施の形態２に係る半導体装置は、さらに、第１の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｎ）が、第２の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｐ）と異なる、という特徴を有していても構わない。また、第２の半導体層１μｍ２当たりに存在するカーボンナノチューブの総長さ（Ｃｐ）が、第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）より短い、という特徴を有していても構わない。さらに、第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）が、第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）の０．２倍以上０．８倍以下である、という特徴を有していても構わない。
【0112】
（実施の形態３）
本発明の実施の形態３に係る半導体装置は、第１の半導体素子における第１の半導体層が、さらにｎ型改質剤を含む、半導体装置である。
本発明の実施の形態３に係る半導体装置は、第１の半導体素子における第１の半導体層が、さらにｎ型改質剤を含む、半導体装置である。
【0113】
図３に、本発明の実施の形態３に係る半導体装置における、第１の半導体素子の一例を示す模式断面図を示す。この半導体素子３は、基板３０の上に形成されるゲート電極３１と、それを覆うゲート絶縁層３２と、その上に設けられるソース電極３３およびドレイン電極３４と、それらの電極の間に設けられる第１の半導体層３５を有する。第１の半導体層３５は、ＣＮＴおよびｎ型改質剤を含有する。
【0114】
＜ｎ型改質剤＞
ｎ型改質剤は、通常はｐ型半導体特性を示すＣＮＴ－ＦＥＴを、ｎ型半導体特性を示す半導体素子へ転換するための材料である。第１の半導体層がＣＮＴとｎ型改質剤とを含むことで、第１の半導体素子はｎ型半導体素子となる。
ｎ型改質剤は、通常はｐ型半導体特性を示すＣＮＴ－ＦＥＴを、ｎ型半導体特性を示す半導体素子へ転換するための材料である。第１の半導体層がＣＮＴとｎ型改質剤とを含むことで、第１の半導体素子はｎ型半導体素子となる。
【0115】
第１の半導体層にｎ型改質剤を含有させる手法としては、第１の半導体層中のＣＮＴに対し、ｎ型改質剤を、ドーピングする手法、吸着させる手法、コーティングする手法などが挙げられる。
【0116】
ｎ型改質剤は、ＣＮＴ－ＦＥＴを、ｎ型半導体特性を示す半導体素子へ転換できるものであれば、特に限定されないが、例えば、カリウム等のアルカリ金属、リンなどのＣＮＴに電子を提供する電子ドナー原子を含む物質、アミン類やハロゲン化アルキル類やアルコール類等の電子供与性基となる官能基を有する物質などが挙げられる。
【0117】
本実施の形態２に係る半導体装置は、第１の半導体素子が第２絶縁層を必須の構成要素としては含まず、代わりに、第１の半導体層が上記ｎ型改質剤を含む点を除いては、その構成や製造方法等は実施の形態１と同様である。
【0118】
本実施の形態３に係る半導体装置においても、第１の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｎ）は、第２の半導体層１μｍ２当たりに存在するＣＮＴの総長さ（Ｃｐ）とは異なる。または、第１の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｎ）を第1の半導体素子のソース電極とドレイン電極との間の距離（Ｌｎ）で割った値（Ｃｎ／Ｌｎ）が、第２の半導体層１μｍ２当たりに存在する前記カーボンナノチューブの総長さ（Ｃｐ）を第２の半導体素子のソース電極とドレイン電極との間の距離（Ｌｐ）で割った値（Ｃｐ／Ｌｐ）と異なる。これにより、第１の半導体素子と第２の半導体素子の、オン電流やオフ電流、しきい値電圧といった電気的特性が同等になることで、ノイズマージンが広い半導体装置となる。
【0119】
＜半導体装置＞
本発明の半導体装置は、第１の半導体素子、及び第２の半導体素子の両方を備えている。本発明の実施の形態に係る半導体装置の一例を図４Ａに示す。ここで、第１の半導体素子４１はｎ型半導体素子であって、第２の半導体素子４２はｐ型半導体素子である。図３Ａに示す半導体装置の動作を以下に示す。
本発明の半導体装置は、第１の半導体素子、及び第２の半導体素子の両方を備えている。本発明の実施の形態に係る半導体装置の一例を図４Ａに示す。ここで、第１の半導体素子４１はｎ型半導体素子であって、第２の半導体素子４２はｐ型半導体素子である。図３Ａに示す半導体装置の動作を以下に示す。
【0120】
まず、入力信号（Ｖｉｎ）は、ロー “Ｌ”（接地電位ＧＮＤ）とハイ “Ｈ”（ＶＤＤ）との間で変化する。入力信号が“Ｌ”の場合、ｐ型半導体素子が導通し、ｎ型半導体素子が遮断されることにより、出力信号（Ｖｏｕｔ）が“Ｈ”になる。逆に、入力信号が“Ｈ”の場合、ｎ型半導体素子４１が導通し、ｐ型半導体素子４２が遮断されることにより、出力信号が“Ｌ”になる。この半導体装置の伝達特性の一例を図４Ｂに示す。
【0121】
例えば、ｎ型半導体素子のしきい値電圧とｐ型半導体素子のしきい値電圧が異なると、ｎ型半導体素子とｐ型半導体素子の導通と遮断のタイミングがずれてしまい、入力信号に対して、出力信号が反転せず、正常に動作しないことがある。そのため、ｎ型半導体素子とｐ型半導体素子の電気的特性が同等であることで、特性の良い半導体装置となる。例えば、ｎ型半導体素子とｐ型半導体素子の電気的特性が同等であると、出力信号が変化する入力信号（図３Ｂ中のＶ：出力信号がＶＤＤ／２となる入力信号）が、ＶＤＤ／２となり、ノイズマージンが広く高性能な半導体装置となる。また、図４Ｂに示す、入力信号に対する出力信号を表す曲線（伝達特性曲線）において、Ｖｉｎ＝Ｖにおける接線の傾き（ゲイン）は各半導体素子の移動度と相関しており、ゲインが大きい半導体装置が高性能である。なお、電気的特性とは、前述のしきい値電圧以外にも、例えばオン電流、オフ電流、移動度などがあげられる。
【0122】
（半導体装置の適用可能性）
本発明の実施の形態に係る半導体装置は、各種電子機器のＩＣ、ＲＦＩＤタグなどの無線通信装置、無線給電装置、アクティブマトリクス駆動の液晶ディスプレイや電子ペーパーなどのディスプレイ用ＴＦＴアレイ、センサ、開封検知システム、などに適用可能である。
本発明の実施の形態に係る半導体装置は、各種電子機器のＩＣ、ＲＦＩＤタグなどの無線通信装置、無線給電装置、アクティブマトリクス駆動の液晶ディスプレイや電子ペーパーなどのディスプレイ用ＴＦＴアレイ、センサ、開封検知システム、などに適用可能である。
【0123】
＜半導体装置の製造方法＞
本発明の実施の形態に係る半導体装置の製造方法は、第１の半導体素子、及び第２の半導体素子におけるソース電極とドレイン電極との間の領域に、半導体層を塗布および乾燥して形成する工程を、少なくとも含むことが好ましい。また、この製造方法において、製造対象の第１の半導体素子及び第２の半導体素子を構成する、電極、ゲート絶縁層、半導体層、第２絶縁層、第３絶縁層の形成方法は前述の通りである。これらの形成方法の順序を適宜選択することで、本発明に係る半導体装置を製造することができる。
本発明の実施の形態に係る半導体装置の製造方法は、第１の半導体素子、及び第２の半導体素子におけるソース電極とドレイン電極との間の領域に、半導体層を塗布および乾燥して形成する工程を、少なくとも含むことが好ましい。また、この製造方法において、製造対象の第１の半導体素子及び第２の半導体素子を構成する、電極、ゲート絶縁層、半導体層、第２絶縁層、第３絶縁層の形成方法は前述の通りである。これらの形成方法の順序を適宜選択することで、本発明に係る半導体装置を製造することができる。
【0124】
製造コスト、プロセス簡便性の観点から、第１の半導体素子と第２の半導体素子を別々に形成するのではなく、同時に形成することが好ましい。そのため、同一構造であることが好ましい。特に、第１の半導体層および第２の半導体層を同一工程で塗布および乾燥して形成することが好ましい。
【0125】
ここで、同時に形成するとは、その電極や層の形成に必要なプロセスを１回行うことで、２つの電極や層をともに形成することをいう。また、同一工程で塗布および乾燥して形成するとは、対象となる層を形成するための塗布および乾燥工程を１回行うことで、それらの層を形成することをいう。
【0126】
これらの工程はいずれも、第１の半導体素子と第２の半導体素子の構造が異なる場合であっても適用可能であるが、それらが同一構造である場合の方が適用は容易である。
【0127】
以下、本発明の実施の形態に係る半導体装置の製造方法の一例を具体的に説明する。まず、図５（ａ）に示すように、基板５０上の第１の半導体素子領域５００にゲート電極５１０を、第２の半導体素子領域５０１にゲート電極５１１を、前述の方法で形成する。
【0128】
次に図５（ｂ）に示すように第１の半導体素子５００および第２の半導体素子５０１のゲート絶縁層５２０、５２１を形成する。
【0129】
次に図５（ｃ）に示すように第１の半導体素子５００および第２の半導体素子５０１のゲート絶縁層５２０、５２１の上部にソース電極５４０、５４１およびドレイン電極５５０、５５１を、同一の材料を用いて前述の方法で同時に形成する。
【0130】
次に図５（ｄ）に示すように第１の半導体素子５００および第２の半導体素子５０１のソース電極５４０、５４１とドレイン電極５５０、５５１間それぞれに第１の半導体層５６０、４６０、および第２の半導体層５６１を前述の方法で形成する。
【0131】
次に図５（ｅ）に示すように、第１の半導体素子５００の第１の半導体層５６０を覆うように第２絶縁層５８４８を前述の方法で形成することにより半導体装置を作製できる。
【0132】
なお、材料の使用効率向上、材料種類が少なくなることから、第１の半導体素子４００および第２の半導体素子５０１のゲート電極５１０、５１１は同一材料であることが好ましい。同様の理由で、第１の半導体層５６０を形成するために用いられる組成物と第２の半導体層５６１を形成するために用いられる組成物が、同一の組成物であることが好ましい。組成物が同一であるとは、各組成物中に１モル％以上含まれる元素の種類および組成比が同じであることをいう。元素の種類および組成比が同じであるか否かは、Ｘ線光電子分光（ＸＰＳ）や二次イオン質量分析法（ＳＩＭＳ）などの元素分析によって、同定することができる。
【0133】
また、第１の半導体層５６０を形成するために用いられる組成物の濃度と、第２の半導体層５６１を形成するために用いられる組成物の濃度とが異なることが好ましい。または、第１の半導体層５６０を形成するために用いられる組成物の塗布量と、第２の半導体層５６１を形成するために用いられる組成物の塗布量とが異なることが好ましい。これらのいずれかの方法を用いると、簡便に、第１の半導体素子と第２の半導体素子の電気的特性が同等な半導体装置が作製できるため、好ましい。
【0134】
また、第１の半導体層５６０および第２の半導体層５６１の塗布工程における塗布法は、特に限定されるものではないが、インクジェット法、ディスペンサー法およびスプレー法からなる群より選ばれるいずれか一つであることが好ましい。中でも、原料使用効率の観点から、塗布法としてインクジェット法がより好ましい。その際は、例えば、ショット数や溶液押し出し圧などの調整により、塗布量を調整することが考えられる。
【実施例】
【0135】
以下、本発明を実施例に基づいてさらに具体的に説明する。なお、本発明は下記実施例に限定されるものではない。
【0136】
半導体溶液の作製例１；半導体溶液Ａ１、半導体溶液Ａ２
まず、ポリ（３－ヘキシルチオフェン）（Ｐ３ＨＴ）（アルドリッチ（株）製）２．０ｍｇのクロロホルム１０ｍｌ溶液にＣＮＴ１（ＣＮＩ社製、単層ＣＮＴ、純度９５％）を１．０ｍｇ加え、氷冷しながら超音波ホモジナイザー（東京理化器械（株）製ＶＣＸ－５００）を用いて出力２０％で４時間超音波撹拌し、ＣＮＴ分散液Ａ（溶媒に対するＣＮＴ複合体濃度０．９６ｇ／ｌ）を得た。次に、半導体層を形成するための半導体溶液の作製を行った。上記ＣＮＴ分散液Ａをメンブレンフィルター（孔径１０μｍ、直径２５ｍｍ、ミリポア社製オムニポアメンブレン）を用いてろ過を行い、長さ１０μｍ以上のＣＮＴ複合体を除去した。得られた濾液にｏ－ＤＣＢ（和光純薬工業（株）製）５ｍｌを加えた後、ロータリーエバポレーターを用いて、低沸点溶媒であるクロロホルムを留去し、溶媒をｏ－ＤＣＢで置換し、ＣＮＴ分散液Ａ’を得た。
ＣＮＴ分散液Ａ’１ｍｌにｏ－ＤＣＢ３ｍＬを加え、半導体溶液Ａ１（溶媒に対するＣＮＴ複合体濃度０．０３３ｇ／ｌ）とした。また、ＣＮＴ分散液Ａ’１ｍｌにｏ－ＤＣＢ１．５ｍＬを加え、半導体溶液Ａ２（溶媒に対するＣＮＴ複合体濃度０．０６１ｇ／ｌ）とした。
まず、ポリ（３－ヘキシルチオフェン）（Ｐ３ＨＴ）（アルドリッチ（株）製）２．０ｍｇのクロロホルム１０ｍｌ溶液にＣＮＴ１（ＣＮＩ社製、単層ＣＮＴ、純度９５％）を１．０ｍｇ加え、氷冷しながら超音波ホモジナイザー（東京理化器械（株）製ＶＣＸ－５００）を用いて出力２０％で４時間超音波撹拌し、ＣＮＴ分散液Ａ（溶媒に対するＣＮＴ複合体濃度０．９６ｇ／ｌ）を得た。次に、半導体層を形成するための半導体溶液の作製を行った。上記ＣＮＴ分散液Ａをメンブレンフィルター（孔径１０μｍ、直径２５ｍｍ、ミリポア社製オムニポアメンブレン）を用いてろ過を行い、長さ１０μｍ以上のＣＮＴ複合体を除去した。得られた濾液にｏ－ＤＣＢ（和光純薬工業（株）製）５ｍｌを加えた後、ロータリーエバポレーターを用いて、低沸点溶媒であるクロロホルムを留去し、溶媒をｏ－ＤＣＢで置換し、ＣＮＴ分散液Ａ’を得た。
ＣＮＴ分散液Ａ’１ｍｌにｏ－ＤＣＢ３ｍＬを加え、半導体溶液Ａ１（溶媒に対するＣＮＴ複合体濃度０．０３３ｇ／ｌ）とした。また、ＣＮＴ分散液Ａ’１ｍｌにｏ－ＤＣＢ１．５ｍＬを加え、半導体溶液Ａ２（溶媒に対するＣＮＴ複合体濃度０．０６１ｇ／ｌ）とした。
【0137】
組成物の作製例１；ゲート絶縁層溶液Ａ
メチルトリメトキシシラン６１．２９ｇ（０．４５モル）、２－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン１２．３１ｇ（０．０５モル）、およびフェニルトリメトキシシラン９９．１５ｇ（０．５モル）をプロピレングリコールモノブチルエーテル（沸点１７０℃）２０３．３６ｇに溶解し、これに、水５４．９０ｇ、リン酸０．８６４ｇを撹拌しながら加えた。得られた溶液をバス温１０５℃で２時間加熱し、内温を９０℃まで上げて、主として副生するメタノールからなる成分を留出せしめた。次いでバス温１３０℃で２．０時間加熱し、内温を１１８℃まで上げて、主として水とプロピレングリコールモノブチルエーテルからなる成分を留出せしめた後、室温まで冷却し、固形分濃度２６．０重量％のポリシロキサン溶液Ａを得た。得られたポリシロキサンの重量平均分子量は６０００であった。得られたポリシロキサン溶液Ａを１０ｇはかり取り、プロピレングリコールモノエチルエーテルアセテート（以下、ＰＧＭＥＡという）５４．４ｇを混合して、室温にて２時間撹拌し、ゲート絶縁層溶液Ａを得た。
メチルトリメトキシシラン６１．２９ｇ（０．４５モル）、２－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン１２．３１ｇ（０．０５モル）、およびフェニルトリメトキシシラン９９．１５ｇ（０．５モル）をプロピレングリコールモノブチルエーテル（沸点１７０℃）２０３．３６ｇに溶解し、これに、水５４．９０ｇ、リン酸０．８６４ｇを撹拌しながら加えた。得られた溶液をバス温１０５℃で２時間加熱し、内温を９０℃まで上げて、主として副生するメタノールからなる成分を留出せしめた。次いでバス温１３０℃で２．０時間加熱し、内温を１１８℃まで上げて、主として水とプロピレングリコールモノブチルエーテルからなる成分を留出せしめた後、室温まで冷却し、固形分濃度２６．０重量％のポリシロキサン溶液Ａを得た。得られたポリシロキサンの重量平均分子量は６０００であった。得られたポリシロキサン溶液Ａを１０ｇはかり取り、プロピレングリコールモノエチルエーテルアセテート（以下、ＰＧＭＥＡという）５４．４ｇを混合して、室温にて２時間撹拌し、ゲート絶縁層溶液Ａを得た。
【0138】
組成物の作製例２；第２絶縁層作製用の溶液Ａ
ポリメチルメタクリレート（富士フィルム和光純薬株式会社製）２．５ｇをＮ，Ｎ－ジメチルホルムアミド７．５ｇに溶解し、ポリマー溶液Ａを調製した。次に、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラメチル－１，４－フェニレンジアミン（東京化成工業株式会社製）１ｇをＮ，Ｎ－ジメチルホルムアミド９．０ｇに溶解し、化合物溶液Ａを調製した。ポリマー溶液Ａ０．６８ｇに化合物溶液Ａ０．３０ｇを添加し、第２絶縁層作製用の溶液Ａを得た。
ポリメチルメタクリレート（富士フィルム和光純薬株式会社製）２．５ｇをＮ，Ｎ－ジメチルホルムアミド７．５ｇに溶解し、ポリマー溶液Ａを調製した。次に、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラメチル－１，４－フェニレンジアミン（東京化成工業株式会社製）１ｇをＮ，Ｎ－ジメチルホルムアミド９．０ｇに溶解し、化合物溶液Ａを調製した。ポリマー溶液Ａ０．６８ｇに化合物溶液Ａ０．３０ｇを添加し、第２絶縁層作製用の溶液Ａを得た。
【0139】
組成物の作製例３；第２絶縁層作製用の溶液Ｂ
Ｎ，Ｎ，Ｎ’，Ｎ’－テトラメチル－１，４－フェニレンジアミンの代わりにＮ，Ｎ，Ｎ’，Ｎ’－テトラメチルベンジジン（東京化成工業株式会社製）を用いたこと以外は組成物の作製例２と同様にして、第２絶縁層作製用の溶液Ｂを得た。
Ｎ，Ｎ，Ｎ’，Ｎ’－テトラメチル－１，４－フェニレンジアミンの代わりにＮ，Ｎ，Ｎ’，Ｎ’－テトラメチルベンジジン（東京化成工業株式会社製）を用いたこと以外は組成物の作製例２と同様にして、第２絶縁層作製用の溶液Ｂを得た。
【0140】
組成物の作製例４；第３絶縁層溶液Ａ
ポリメチルメタクリレート１．４８５ｇをシクロヘキサノン８．５ｇに溶解し、第３絶縁層溶液Ａを調製した。
ポリメチルメタクリレート１．４８５ｇをシクロヘキサノン８．５ｇに溶解し、第３絶縁層溶液Ａを調製した。
【0141】
組成物の作製例５；第３絶縁層溶液Ｂ
ポリメチルメタクリレートの代わりにヒドロキシ基を有するアクリル樹脂（共栄社化学株式会社製、品番「オリコックス ＫＣ－７０００」）を用いたこと以外は組成物の作製例４と同様にして、第３絶縁層溶液Ｂを得た。
ポリメチルメタクリレートの代わりにヒドロキシ基を有するアクリル樹脂（共栄社化学株式会社製、品番「オリコックス ＫＣ－７０００」）を用いたこと以外は組成物の作製例４と同様にして、第３絶縁層溶液Ｂを得た。
【0142】
組成物の作製例６；第３絶縁層溶液Ｃ
ポリメチルメタクリレートの代わりにエチルセルロース（ダウケミカル社製、品番「エトセル ＳＴＤ－１００ＣＰＳ」）を用いたこと以外は組成物の作製例４と同様にして、第３絶縁層溶液Ｃを得た。
ポリメチルメタクリレートの代わりにエチルセルロース（ダウケミカル社製、品番「エトセル ＳＴＤ－１００ＣＰＳ」）を用いたこと以外は組成物の作製例４と同様にして、第３絶縁層溶液Ｃを得た。
【0143】
（半導体装置の評価）
各実施例および比較例で作製した、第１の半導体素子および第２の半導体素子から構成される、図３Ａに示す半導体装置の評価を行った。ＶＤＤは１０Ｖ、ＧＮＤ端子は接地とした。入力信号（Ｖｉｎ）の０→１０Ｖの変化に対する出力信号（Ｖｏｕｔ）の伝達特性の接線の傾き（ゲイン）を測定した。また、Ｖｏｕｔが変化するＶｉｎ（ＶｏｕｔがＶＤＤ／２となるＶｉｎ）を測定した。ゲインが大きいほど高性能な半導体装置であることを示す。また、Ｖｉｎは５Ｖ（＝ＶＤＤ／２）に近いほど、ｎ型半導体素子とｐ型半導体素子との半導体特性が同等で良好であることを示す。
各実施例および比較例で作製した、第１の半導体素子および第２の半導体素子から構成される、図３Ａに示す半導体装置の評価を行った。ＶＤＤは１０Ｖ、ＧＮＤ端子は接地とした。入力信号（Ｖｉｎ）の０→１０Ｖの変化に対する出力信号（Ｖｏｕｔ）の伝達特性の接線の傾き（ゲイン）を測定した。また、Ｖｏｕｔが変化するＶｉｎ（ＶｏｕｔがＶＤＤ／２となるＶｉｎ）を測定した。ゲインが大きいほど高性能な半導体装置であることを示す。また、Ｖｉｎは５Ｖ（＝ＶＤＤ／２）に近いほど、ｎ型半導体素子とｐ型半導体素子との半導体特性が同等で良好であることを示す。
【0144】
実施例１
まず、ガラス製の基板（膜厚０．７ｍｍ）上に、抵抗加熱法により、マスクを通してクロムを５ｎｍおよび金を５０ｎｍ真空蒸着し、これにより、図５に示す第１の半導体素子のゲート電極５１０、第２の半導体素子のゲート電極５１１を形成した。
まず、ガラス製の基板（膜厚０．７ｍｍ）上に、抵抗加熱法により、マスクを通してクロムを５ｎｍおよび金を５０ｎｍ真空蒸着し、これにより、図５に示す第１の半導体素子のゲート電極５１０、第２の半導体素子のゲート電極５１１を形成した。
【0145】
次に上記ゲート絶縁層溶液Ａを上記基板上にスピンコート塗布（２０００ｒｐｍ×３０秒）し、窒素気流下２００℃、１時間熱処理することによって、膜厚６００ｎｍのゲート絶縁層５２０、５２１を形成した。
【0146】
つぎに、抵抗加熱法により、金を膜厚５０ｎｍになるように真空蒸着し、その上にフォトレジスト（商品名“ＬＣ１００－１０ｃＰ”、ローム・アンド・ハース株式会社製）をスピンコート法で塗布（１０００ｒｐｍ×２０秒）し、１００℃で１０分間加熱乾燥した。ついで、上記のように作製したフォトレジスト膜を、パラレルライトマスクアライナー（キヤノン株式会社製、ＰＬＡ－５０１Ｆ）を用いて、マスクを介してパターン露光した後、自動現像装置（滝沢産業株式会社製、ＡＤ－２０００）を用いて、２．３８重量％の水酸化テトラメチルアンモニウム水溶液（商品名“ＥＬＭ－Ｄ”、三菱ガス化学株式会社製）で７０秒間シャワー現像し、続いて水で３０秒間洗浄した。その後、エッチング処理液（商品名“ＡＵＲＵＭ－３０２”、関東化学株式会社製）で５分間エッチング処理した後、水で３０秒間洗浄した。ついで、剥離液（商品名“ＡＺリムーバ１００”、ＡＺエレクトロニックマテリアルズ株式会社製）に５分間浸漬してレジストを剥離し、水で３０秒間洗浄後、１２０℃で２０分間加熱乾燥することで第１の半導体素子のソース電極５４０、およびドレイン電極５５０、第２の半導体素子のソース電極５４１、およびドレイン電極５５１を形成した。
【0147】
第１の半導体素子のソース電極５４０、およびドレイン電極５５０、第２の半導体素子のソース電極５４１、およびドレイン電極５５１の幅は１００μｍとし、これらの電極間の距離は３０μｍとした。上記のように各電極が形成された基板１上において、インクジェット法で、第１の半導体素子には２００ｐｌの半導体溶液Ａ１を塗布し、第２の半導体素子には１００ｐｌの半導体溶液Ａ１を塗布した後、ホットプレート上で窒素気流下、１５０℃で３０分間の熱処理を行うことによって第１の半導体層５６０、および第２の半導体層５６１を形成した。次に、第２絶縁層作製用の溶液Ａ５μＬを、第１の半導体層５６０上に、第１の半導体層を覆うように滴下し、窒素気流下、１１０℃で３０分熱処理して、第２絶縁層５８を形成した。
【0148】
このようにして、実施例１の半導体装置を得た。次に第１の半導体層の画像を原子間力顕微鏡Ｄｉｍｅｎｓｉｏｎ Ｉｃｏｎ（ブルカー・エイエックスエス株式会社製）を用いて取得し、第１の半導体層中央１μｍ２当たりに存在するＣＮＴ複合体全ての長さを測定し、合計したところ、１６μｍであった。また同様に第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１１μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは２９、Ｖｏｕｔが変化するＶｉｎは、５．９Ｖであった。
【0149】
実施例２
第２の半導体素子の第２の半導体層５６１上に、ポリスチレン（アルドリッチ社製、重量平均分子量（Ｍｗ）：１９２０００、以下ＰＳという）の５質量％プロピレングリコール１－モノメチルエーテル２－アセタート溶液を１０μＬドロップキャストし、３０℃で５分風乾した後、ホットプレート上で窒素気流下、１２０℃、３０分の熱処理を行い、第３絶縁層を有する第２の半導体素子を形成した以外は、実施例１同様に半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１６μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１１μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは３０、Ｖｏｕｔが変化するＶｉｎは、５．７Ｖであった。
第２の半導体素子の第２の半導体層５６１上に、ポリスチレン（アルドリッチ社製、重量平均分子量（Ｍｗ）：１９２０００、以下ＰＳという）の５質量％プロピレングリコール１－モノメチルエーテル２－アセタート溶液を１０μＬドロップキャストし、３０℃で５分風乾した後、ホットプレート上で窒素気流下、１２０℃、３０分の熱処理を行い、第３絶縁層を有する第２の半導体素子を形成した以外は、実施例１同様に半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１６μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１１μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは３０、Ｖｏｕｔが変化するＶｉｎは、５．７Ｖであった。
【0150】
実施例３
第１の半導体素子の第１の半導体層を、半導体溶液Ａ１を２５０ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を２００ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１８μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１６μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは７、Ｖｏｕｔが変化するＶｉｎは、７．９Ｖであった。
第１の半導体素子の第１の半導体層を、半導体溶液Ａ１を２５０ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を２００ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１８μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１６μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは７、Ｖｏｕｔが変化するＶｉｎは、７．９Ｖであった。
【0151】
実施例４
第１の半導体素子の第１の半導体層を、半導体溶液Ａ２を１００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を２５０ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、２４μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１８μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは１９、Ｖｏｕｔが変化するＶｉｎは、６．１Ｖであった。
第１の半導体素子の第１の半導体層を、半導体溶液Ａ２を１００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を２５０ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、２４μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１８μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは１９、Ｖｏｕｔが変化するＶｉｎは、６．１Ｖであった。
【0152】
実施例５
第１の半導体素子の第１の半導体層を、半導体溶液Ａ２を１００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を１００ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、２４μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１１μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは３８、Ｖｏｕｔが変化するＶｉｎは、４．８Ｖであった。
第１の半導体素子の第１の半導体層を、半導体溶液Ａ２を１００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を１００ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、２４μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１１μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは３８、Ｖｏｕｔが変化するＶｉｎは、４．８Ｖであった。
【0153】
実施例６
第２絶縁層作製用の溶液Ａの代わりに第２絶縁層作製用の溶液Ｂを用いたこと以外は実施例５と同様にして、半導体素子を作製し、実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、２４μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１１μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは３４、Ｖｏｕｔが変化するＶｉｎは、４．５Ｖであった。
第２絶縁層作製用の溶液Ａの代わりに第２絶縁層作製用の溶液Ｂを用いたこと以外は実施例５と同様にして、半導体素子を作製し、実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、２４μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１１μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは３４、Ｖｏｕｔが変化するＶｉｎは、４．５Ｖであった。
【0154】
実施例７
第１の半導体素子の第１の半導体層を、半導体溶液Ａ１を３０００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ２を１００ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、８０μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、２４μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは１８、Ｖｏｕｔが変化するＶｉｎは、３．８Ｖであった。
第１の半導体素子の第１の半導体層を、半導体溶液Ａ１を３０００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ２を１００ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、８０μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、２４μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは１８、Ｖｏｕｔが変化するＶｉｎは、３．８Ｖであった。
【0155】
実施例８
第１の半導体素子の第１の半導体層を、半導体溶液Ａ１を１０００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を７０ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、５３μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、７μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは５、Ｖｏｕｔが変化するＶｉｎは、１．９Ｖであった。
第１の半導体素子の第１の半導体層を、半導体溶液Ａ１を１０００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を７０ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、５３μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、７μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは５、Ｖｏｕｔが変化するＶｉｎは、１．９Ｖであった。
【0156】
実施例９
第１の半導体素子の第１の半導体層を、半導体溶液Ａ１を３０００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を２００ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、８０μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１６μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは１５、Ｖｏｕｔが変化するＶｉｎは、３．２Ｖであった。
第１の半導体素子の第１の半導体層を、半導体溶液Ａ１を３０００ｐｌ滴下して形成し、第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を２００ｐｌ敵下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、８０μｍであった。また、第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定したところ、１６μｍであった。また、この半導体装置について上記の評価を行ったところ、ゲインは１５、Ｖｏｕｔが変化するＶｉｎは、３．２Ｖであった。
【0157】
実施例１０～１２
ＰＳの５質量％プロピレングリコール１－モノメチルエーテル２－アセタート溶液の代わりに、表１に記載のように、第３絶縁層溶液Ａ、ＢおよびＣをそれぞれ用いたこと以外は実施例２と同様にして、半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
ＰＳの５質量％プロピレングリコール１－モノメチルエーテル２－アセタート溶液の代わりに、表１に記載のように、第３絶縁層溶液Ａ、ＢおよびＣをそれぞれ用いたこと以外は実施例２と同様にして、半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
【0158】
実施例１３
第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を３５μｍとしたこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を３５μｍとしたこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
【0159】
実施例１４
第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を２００ｐｌ敵下して形成し、第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を６０μｍとしたこと以外実施例１と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
第２の半導体素子の第２の半導体層を、半導体溶液Ａ１を２００ｐｌ敵下して形成し、第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を６０μｍとしたこと以外実施例１と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
【0160】
実施例１５
第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を１３０μｍとしたこと以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を１３０μｍとしたこと以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
【0161】
実施例１６
第１の半導体素子のソース電極５４０、およびドレイン電極５５０の電極間の距離を１０μｍ、第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を１００μｍとしたこと以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
第１の半導体素子のソース電極５４０、およびドレイン電極５５０の電極間の距離を１０μｍ、第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を１００μｍとしたこと以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
【0162】
実施例１７
第１の半導体素子のソース電極５４０、およびドレイン電極５５０の電極間の距離を３０μｍ、第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を３５μｍとしたこと以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
第１の半導体素子のソース電極５４０、およびドレイン電極５５０の電極間の距離を３０μｍ、第２の半導体素子のソース電極５４１、およびドレイン電極５５１の電極間の距離を３５μｍとしたこと以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
【0163】
実施例１８
第２の半導体素子の第２の半導体層を、半導体溶液Ａ２を１００ｐｌ敵下して形成したこと以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
第２の半導体素子の第２の半導体層を、半導体溶液Ａ２を１００ｐｌ敵下して形成したこと以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
【0164】
実施例１９
第２の半導体素子の第２の半導体層５６１上に、第３絶縁層溶液Ａを１０μＬドロップキャストし、３０℃で５分風乾した後、ホットプレート上で窒素気流下、１２０℃、３０分の熱処理を行い、第３絶縁層を有する第２の半導体素子を形成した以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
第２の半導体素子の第２の半導体層５６１上に、第３絶縁層溶液Ａを１０μＬドロップキャストし、３０℃で５分風乾した後、ホットプレート上で窒素気流下、１２０℃、３０分の熱処理を行い、第３絶縁層を有する第２の半導体素子を形成した以外は、実施例１４と同様にして半導体装置を作製した。実施例１同様に第１、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さを測定し、それぞれの半導体装置について上記の評価を行った。
【0165】
比較例１
第１の半導体素子の第１の半導体層、第２の半導体素子の第２の半導体層を、ともに半導体溶液Ａ１を１００ｐｌ滴下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さをそれぞれ測定したところ、ともに１１μｍであった。また、この半導体装置について上記の評価を行ったところ、Ｖｉｎの０→１０Ｖの変化に対しＶｏｕｔは１０Ｖ→４Ｖまでしか変化せず、完全な半導体装置の動作は得られなかった。
第１の半導体素子の第１の半導体層、第２の半導体素子の第２の半導体層を、ともに半導体溶液Ａ１を１００ｐｌ滴下して形成したこと以外は、実施例１と同様にして半導体装置を作製した。実施例１同様に第１の半導体層、および第２の半導体層中の１μｍ２当たりに存在するＣＮＴ複合体の総長さをそれぞれ測定したところ、ともに１１μｍであった。また、この半導体装置について上記の評価を行ったところ、Ｖｉｎの０→１０Ｖの変化に対しＶｏｕｔは１０Ｖ→４Ｖまでしか変化せず、完全な半導体装置の動作は得られなかった。
【0166】
【表1】
【0167】
【表2】
【符号の説明】
【0168】
１０、２０、３０、５０ 基板
１１、２１、３１、５１０、５１１ ゲート電極
１２、２２、３２、５２０、５２１ ゲート絶縁層
１３、２３、３３、５４０、５４１ ソース電極
１４、２４、３４、５５０、５５１ ドレイン電極
１５、３５、５６０ 第１の半導体層
１６、５８ 第２絶縁層
１００、２００ 半導体素子のソース電極とドレイン電極との間の距離
２５、５６１ 第２の半導体層
４１、５００ 第１の半導体素子
４２、５０１ 第２の半導体素子
１１、２１、３１、５１０、５１１ ゲート電極
１２、２２、３２、５２０、５２１ ゲート絶縁層
１３、２３、３３、５４０、５４１ ソース電極
１４、２４、３４、５５０、５５１ ドレイン電極
１５、３５、５６０ 第１の半導体層
１６、５８ 第２絶縁層
１００、２００ 半導体素子のソース電極とドレイン電極との間の距離
２５、５６１ 第２の半導体層
４１、５００ 第１の半導体素子
４２、５０１ 第２の半導体素子
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
