特許 7589814 端点での電流混雑を低減するレイアウトを有する半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-18

(45)【発行日】2024-11-26

(54)【発明の名称】端点での電流混雑を低減するレイアウトを有する半導体デバイス

(51)【国際特許分類】

   H01L 21/331 20060101AFI20241119BHJP

   H01L 29/732 20060101ALI20241119BHJP

【ＦＩ】

H01L29/72 P

【請求項の数】 5

(21)【出願番号】P 2023530294

(86)(22)【出願日】2021-11-11

(65)【公表番号】

(43)【公表日】2024-01-09

(86)【国際出願番号】 US2021058915

(87)【国際公開番号】W WO2022108814

(87)【国際公開日】2022-05-27

【審査請求日】2023-09-20

(31)【優先権主張番号】63/116,078

(32)【優先日】2020-11-19

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】515358931

【氏名又は名称】アイディール パワー インコーポレイテッド

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】ブランチャード，リチャード エー．

(72)【発明者】

【氏名】モハブ，アリレザ

【審査官】杉山 芳弘

(56)【参考文献】

【文献】米国特許出願公開第２０１６／０３８００８６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００５／０１４５９３０（ＵＳ，Ａ１）

【文献】特開２０００－３１５６９５（ＪＰ，Ａ）

【文献】米国特許第５３５２９２４（ＵＳ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７３２

Ｈ０１Ｌ ２１／３３１

(57)【特許請求の範囲】

【請求項1】

平行な辺を有するオブラウンドの形状で内部境界を定義するエミッタ領域であり、前記オブラウンドは、それぞれが半径を有する第１半球状端部と第２半球状端部とを有する、エミッタ領域と、
第１端部と、前記第１端部の反対側の第２端部と、ベース長とを有するベース領域であり、前記ベース長を平行な前記辺と平行にし、平行な前記辺の間の中央に置いて、前記オブラウンドの中に配置されているベース領域とを備え、
前記第１端部は、第１ギャップだけ前記第１半球状端部から間を空けて配置され、前記第１ギャップは、製造公差よりも大きい量だけ前記半径よりも大きく、
前記第２端部は、第２ギャップだけ前記第２半球状端部から間を空けて配置され、前記第２ギャップは、前記製造公差よりも大きい量だけ前記半径よりも大きい、半導体デバイス。

【請求項2】

前記第１ギャップは、前記半径よりも少なくとも５０％長い、請求項１記載の半導体デバイス。

【請求項3】

さらに、誘電体によってベース窓を介して前記ベース領域に電気的に結合されているベース接点を備え、
前記ベース接点は、前記ベース長に平行な長さと、前記第１端部に最も近い端部である第１終端とを定義し、
前記第１終端は、前記半径に少なくとも等しいセットバック距離の量で、前記第１端部から離れている、請求項１記載の半導体デバイス。

【請求項4】

さらに、エミッタ領域とベース領域とを有する下サイドを備え、
半導体デバイスは、双方向ダブルベース・バイポーラ接合トランジスタを定義している、請求項１記載の半導体デバイス。

【請求項5】

さらに、前記ベース領域を取り囲む誘電体材料のトレンチを備えている、請求項１記載の半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、半導体デバイスに関し、特に端点での電流混雑を低減するトランジスタのレイアウトに関する。

【背景技術】

【0002】

双方向バイポーラ接合トランジスタ（以下、Ｂ－ＴＲＡＮ）とは、バルク領域の第１サイドに、ベースとコレクタ・エミッタとを有し、第１サイドと反対側のバルク領域の第２サイドに、別個の分離した、ベースとコレクタ・エミッタとを有する構造の接合トランジスタである。外部ドライバによって適切に構成された場合に、電流は、Ｂ－ＴＲＡＮをどちらかの方向に選択的に流れる可能性があるため、Ｂ－ＴＲＡＮデバイスは双方向デバイスとみなされる。双方向性に基づいて、コレクタ・エミッタがコレクタとみなされるか（例えば、Ｂ－ＴＲＡＮへの電流の流れ）、又はエミッタとみなされるか（例えば、Ｂ－ＴＲＡＮからの電流の流れ）は、印加される外部電圧に依存し、従ってＢ－ＴＲＡＮを流れる電流の方向に依存する。

【発明の概要】

【0003】

ＮＰＮ型デバイスの場合に、半導体基板の各サイドのコレクタ・エミッタ領域は、バルク領域とＰＮ接合を形成していると考えることができる。製造性能試験の１つとして、半導体基板の各サイドにあるＰＮ接合の逆バイアス降伏電圧を測定する方法がある。ＰＮ接合の逆バイアス降伏電圧が低すぎる場合に、Ｂ－ＴＲＡＮの全体的な性能が低下する可能性がある。

【0004】

１つの例は半導体デバイスであり、半導体デバイスは、平行な辺を有するオブラウンドの形状で内部境界を定義するエミッタ領域であり、オブラウンドは、それぞれが半径を有する第１半球状端部と第２半球状端部とを有する、エミッタ領域と；第１端部と、第１端部の反対側の第２端部と、ベース長とを有するベース領域であり、ベース長を平行な辺と平行にし、平行な辺の間の中央に置いて、オブラウンドの中に配置されているベース領域とを備え；第１端部は、第１ギャップだけ第１半球状端部から間を空けて配置され、第１ギャップは、製造公差よりも大きい量だけ半径よりも大きく；第２端部は、第２ギャップだけ第２半球状端部から間を空けて配置され、第２ギャップは、製造公差よりも大きい量だけ半径よりも大きい。

【0005】

例示的な半導体デバイスでは、第１ギャップは、半径よりも少なくとも５０％長くてよい。例示的な半導体デバイスでは、第１ギャップは、半径よりも少なくとも１００％長くてよい。

【0006】

例示的な半導体デバイスはさらに、誘電体によってベース窓を介してベース領域に電気的に結合されているベース接点を備えてよい。ベース接点は、ベース長に平行な長さと、第１端部に最も近い端部である第１終端とを定義し、第１終端は、半径に少なくとも等しいセットバック距離の量で、第１端部から離れている。セットバック距離は、半径よりも少なくとも５０％長くてよい。セットバック距離は、半径よりも少なくとも１００％長くてよい。

【0007】

例示的な半導体デバイスはさらに、エミッタ領域とベース領域とを有する下サイドを備えてよい。半導体デバイスは、双方向ダブルベース・バイポーラ接合トランジスタを定義してよい。

【0008】

例示的な半導体デバイスは、ベース領域がＰ型であり、エミッタ領域がＮ型であってよい。

【0009】

例示的な半導体デバイスはさらに、ベース領域を取り囲む誘電体材料のトレンチを備えてよい。トレンチは、範囲の両端を含んで、１０μｍ及び１５μｍの間の深さを有してよく、範囲の両端を含んで、３μｍ及び５μｍの間の幅を有してよい。

【0010】

第２の例示的な半導体デバイスは、平行な辺を有するオブラウンドの形状で内部境界を定義するエミッタ領域であり、オブラウンドは、それぞれが半径を有する第１半球状端部と第２半球状端部とを有する、エミッタ領域と；第１端部と、第１端部の反対側の第２端部と、ベース長とを有するベース領域であり、ベース長を平行な辺と平行にし、平行な辺の間の中央に置いて、オブラウンドの中に配置されているベース領域とを備え；第１端部は、第１ギャップだけ第１半球状端部から間を空けて配置され；第２端部は、第２ギャップだけ第２半球状端部から間を空けて配置され；さらに、ベース領域に電気的に結合されているベース接点を備え；ベース接点は、ベース長に平行な長さと、第１端部に最も近い端部である第１終端とを定義し；第１終端は、半径に少なくとも等しいセットバック距離の量で、第１端部から離れている。

【0011】

第２の例示的な半導体デバイスでは、セットバック距離は、半径よりも少なくとも５０％長くてよい。第２の例示的な半導体デバイスでは、セットバック距離は、半径よりも少なくとも１００％長くてよい。

【0012】

第２の例示的な半導体デバイスでは、第１ギャップは、製造公差よりも大きい量だけ半径よりも大きくてよい。第２ギャップは、製造公差よりも大きい量だけ半径よりも大きくてよい。第１ギャップは、半径よりも少なくとも５０％長くてよい。これに代えて、第１ギャップは、半径よりも少なくとも１００％長くてよい。

【0013】

第２の例示的な半導体デバイスはさらに、エミッタ領域とベース領域とを有する下サイドを備えてよい。半導体デバイスは、双方向ダブルベース・バイポーラ接合トランジスタを定義してよい。

【0014】

第２の例示的な半導体デバイスは、ベース領域がＰ型であり、エミッタ領域がＮ型であってよい。

【0015】

第２の例示的な半導体デバイスはさらに、ベース領域を取り囲む誘電体材料のトレンチを備えてよい。トレンチは、範囲の両端を含んで、１０μｍ及び１５μｍの間の深さを有してよく、範囲の両端を含んで、３μｍ及び５μｍの間の幅を有してよい。

【図面の簡単な説明】

【0016】

次に、例示的な実施形態の詳細な説明のために、下記に挙げる添付図面を参照する。

【0017】

【図1】少なくともいくつかの実施形態によるＢ－ＴＲＡＮの部分的に断面の立面図を示す。

【図2】関連技術のデバイスの構成の中間段階の間での、半導体基板の上サイドの俯瞰図を示す。

【図3】少なくともいくつかの実施形態に係り、構成の中間段階の間での半導体基板の上サイドの俯瞰図を示す。

【図4】関連技術のデバイスの構成の中間段階の間での、半導体基板の上サイドの俯瞰図を示す。

【図5】少なくともいくつかの実施形態に係り、構成の中間段階の間での半導体基板の上サイドの俯瞰図を示す。

【図6】少なくともいくつかの実施形態に係り、図５の線６－６に沿って実質的に得られた断面図を示す。

【図7】少なくともいくつかの実施形態によるＢ－ＴＲＡＮの部分的に断面の立面図を示す。

【発明を実施するための形態】

【0018】

［定義］
特定のシステムコンポーネントを指すために、さまざまな用語が使用される。異なる会社が、１つのコンポーネントを異なる名称で呼ぶことが可能である。本明細書では、名称は異なるが機能は異ならないコンポーネントを、区別する意図はない。以下の記載と請求項とでは、「含む」及び「備えている」という用語は開放型の形式で使用されるため、「含むが、これらに限定されない」という意味に解釈されるものとする。また、「結合する」又は「結合して」という用語は、間接的又は直接的な接続を意味することが意図される。従って、第１デバイスが第２デバイスと結合する場合に、その接続は、直接的な接続であってよく、又は他のデバイスや接続を介した間接的な接続であってよい。

【0019】

表記したパラメータに関する「約」とは、表記したパラメータのプラスマイナス１０％（±１０％）を意味するものとする。

【0020】

「双方向ダブルベース・バイポーラ接合トランジスタ」とは、バルク領域の第１面又は第１サイドに、ベースとコレクタ・エミッタとを有し、バルク領域の第２面又は第２サイドに、ベースとコレクタ・エミッタとを有する、接合トランジスタを意味するものとする。第１サイドでのベース及びコレクタ・エミッタは、第２サイドでのベース及びコレクタ・エミッタとは異なる。外向きである、第１サイドに対する法線ベクトルは、外向きである、第２サイドに対する法線ベクトルと反対の方向を向いている。

【0021】

「上側ベース」とは、双方向ダブルベース・バイポーラ接合トランジスタのベースであり、トランジスタのバルク領域の第１サイドにあるものを意味し、重力に対するベースの位置を意味するように読まないものとする。

【0022】

「下側ベース」とは、双方向ダブルベース・バイポーラ接合トランジスタのベースであり、トランジスタのバルク領域の第１サイドと反対側の第２サイドにあるものを意味し、重力に対するベースの位置を意味するように読まないものとする。

【0023】

「上側コレクタ・エミッタ」とは、双方向ダブルベース・バイポーラ接合トランジスタのコレクタ・エミッタが、トランジスタのバルク領域の第１サイドにあることを意味し、重力に対するベースの位置を意味するように読まないものとする。

【0024】

「下側コレクタ・エミッタ」とは、双方向ダブルベース・バイポーラ接合トランジスタのコレクタ・エミッタが、トランジスタのバルク領域の第１サイドと反対側の第２サイドにあることを意味し、重力に対するベースの位置を意味するように読まないものとする。

【0025】

［詳細な説明］
本出願は、「Layout Design to Mitigate Current Crowding at Device Endpoints」と題する２０２０年１１月１９日に出願された米国仮出願第６３／１１６，０７８号の利益を主張する。この仮出願は、以下に全文を援用するものとして、参照により本明細書に組み込まれる。

【0026】

以下の記述は、本発明のさまざまな実施形態に向けられる。これらの実施形態のうちの１つ以上が好ましい場合があるが、開示された実施形態は、請求項を含んで、開示の範囲を限定するものとして解釈されないものとし、又はその他でも使用されないものとする。これに加えて、当業者であれば、以下の説明は広範な適用を有し、任意の実施形態の記述は、その実施形態の例示であることのみを意図し、請求項を含む開示の範囲がその実施形態に限定されるという意味を意図するものではないことを理解することである。

【0027】

さまざまな例が、双方向ダブルベース・バイポーラ接合トランジスタ（Ｂ－ＴＲＡＮ）などの半導体デバイスの中の構造の端点での電流混雑を低減するレイアウトに向けられている。特に、例示的なシステムでは、各エミッタ領域は、直線辺と半球状端部とを有するオブラウンドの形状で、内部境界を有するエミッタ領域を画定する。ベース領域はオブラウンドの中に配置されている。ベース領域はベース長を有し、対向する端部に配置されている。例示的なシステムでは、ベース領域の端部はそれぞれ、半球状端部の半径よりも大きい距離の分だけ、それぞれの半球状端部からのオフセット又はギャップを有する。このギャップは、ベース領域の端部での電流混雑を低減し、この電流混雑の低減により、ベース領域の端部での電界が低くなり、その結果、ベースとエミッタとの間に形成される接合の逆バイアス降伏電圧が大きくなる。本明細書では、まずＢ－ＴＲＡＮデバイスの例を挙げ、読解する際の導きとする。

【0028】

図１は、例示的なＢ－ＴＲＡＮの部分断面立面図を示す。特に、図１は、上面又は上サイド１０２と、下面又は下サイド１０４とを有するＢ－ＴＲＡＮ１００を示す。「上」及び「下」という呼称は任意であり、単に記述の便宜のために使用される。上サイド１０２は、下サイド１０４と反対の方向を向いている。言い換えれば、上サイド１０２の平均的な高さに垂直な外向きのベクトル（特に図示しないベクトル）は、下サイド１０４の平均的な高さに垂直な外向きのベクトル（特に図示しないベクトル）と反対の方向を向いている。

【0029】

上サイド１０２は、ドリフト領域又はバルク基板１０８との接合を形成するコレクタ・エミッタ領域１０６を含む。さらに上サイド１０２は、コレクタ・エミッタ領域１０６の間に配置されたベース領域１１０を画定する。上サイド１０２を覆う絶縁材料（特に図示せず）の中の窓を通して塗布された金属材料などのコレクタ・エミッタ接点１１２に、コレクタ・エミッタ領域１０６は電気的に結合されている。同様に、ベース領域１１０は、上サイド１０２を覆う絶縁材料（特に図示せず）の中の窓を通して適用される金属材料などのベース接点１１４に電気的に結合されている。図１に見える態様では、ただ２つのコレクタ・エミッタ接点１１２が示され、ただ１つのベース接点１１４が示されているが、以下でさらに詳細に説明するように、例示的なシステムでは、２つ以上のコレクタ・エミッタ接点１１２が実施されてよく、２つ以上のベース接点１１４が実施されてよい。例示的なシステムでは、コレクタ・エミッタ接点１１２は、上側コレクタ・エミッタ１１６を形成するために互いに結合されている。ベース接点１１４は、互いに結合されて上側ベース１１８を形成する。

【0030】

同様に、下サイド１０４は、バルク基板１０８との接合を形成するコレクタ・エミッタ領域１２０と、コレクタ・エミッタ領域１２０に電気的に結合するコレクタ・エミッタ接点１２２とを含む。コレクタ・エミッタ接点１２２は、下側コレクタ・エミッタ１２４を形成するように結合されている。下サイド１０４は、ベース領域１２６と、ベース領域１２６に電気的に結合するベース接点１２８とを含む。ベース接点１２８は互いに結合され、下側ベース１３０を形成する。

【0031】

例示的なＢ－ＴＲＡＮ１００はＮＰＮ構造であり、その意味としては、コレクタ・エミッタ領域１０６及び１２０はＮ型であり、ベース領域１１０及び１２６はＰ型であり、バルク基板１０８はＰ型である。さらに、ＰＮＰ型Ｂ－ＴＲＡＮデバイスも考えられることに留意するものとする。しかし、記述が過度に長くならないように、ＰＮＰ型Ｂ－ＴＲＡＮデバイスは特に図示されない。

【0032】

例示的な場合には、上サイド１０２に関連付けられたさまざまな構造及びドーピングは、下サイド１０４に関連付けられたさまざまな構造及びドーピングの鏡像であることが意図される。しかしながら、場合によって、上サイド１０２に関連付けられたさまざまな構造及びドーピングは、下サイド１０４に関連付けられたさまざまな構造及びドーピングとは異なる時期（ｔｉｍｅｓ）に構築されるため、上サイド及び下サイドの２つの間でのように構造及びドーピングにわずかな差異が存在してよい。従って、この違いは、製造公差内のばらつきに起因するものである可能性があるが、双方向ダブルベース・バイポーラ接合トランジスタとしてのデバイスの動作に悪影響を及ぼさない。

【0033】

図２は、関連技術のデバイスの製造の中間段階での、半導体基板の上サイドの俯瞰図を示す。特に、図２に見えるのはエミッタ領域２００である。エミッタ領域２００は、内部領域２０２のようなエミッタ領域としてドープされていないいくつかの内部領域を規定する。例示的な内部領域２０２の中に規定されるのは、ベース領域２０４である。関連技術のデバイスでは、ベース領域２０４と周囲のエミッタ領域２００との間の分離Ｓは、図示のように均一である。言い換えれば、ベース領域２０４の端部の間の分離Ｓは、ベース領域２０４の長い寸法に沿った分離Ｓと同じである。

【0034】

しかしながら、図２に示すレイアウトで構成されたデバイスは、予想よりも低い逆バイアス降伏電圧、また、予想よりも高い逆バイアスリーク電流を有することが判明している。一例として、ベース領域２０４がＰ型領域であり、エミッタ領域２００がＮ型領域であることを考えてみる。従って、一層大きな全体構造の一部ではあるが、ベース領域２０４からエミッタ領域２００へは、ＰＮ接合（例えば、ダイオード）を形成すると考えられてよい。製造の中間段階では、ベース領域２０４とエミッタ領域２００とによって形成されるＰＮ接合の順方向電圧降下及び逆バイアス降伏電圧など、デバイスのさまざまな特性がテストされてよい。図２に示すレイアウトを有する関連技術の構造のテストでは、予想よりも低い逆バイアス降伏電圧、また、対応する増加の逆バイアスリーク電流を有することが示されている。

【0035】

本明細書の発明者は、予想よりも低い逆バイアス降伏電圧及び対応する増加の逆バイアスリーク電流は、エミッタ領域２００とベース領域２０４との間のようなレイアウトに少なくとも部分的に起因するものであることを見出した。特に、本明細書の発明者は、ベース領域２０４の長い寸法に沿って実施されるのと同じ分離Ｓをベース領域２０４の端部（位置２０６など）で実施することにより、位置２０８などで、直線領域と比較して電界強度が増加することを見出した。言い換えれば、ベース領域２０４とエミッタ領域２００との間の均一な間隔Ｓは、位置２０６のような端部での電流バンチングを引き起こす。レイアウトに起因するものである電界強度の増大は、予想よりも低い逆バイアス電圧での降伏をもたらす。即ち、ベース領域２０４での特定の印加電圧に対して、位置２０６での電界強度は、位置２０８のような直線部分に沿った電界強度よりも高くなる。その結果、逆バイアス降伏電圧は所望の値よりも低くなる（例えば、設計上の６０ないし９０Ｖではなく、３０ないし４０Ｖで降伏する）。

【0036】

図３は、少なくともいくつかの実施形態に係り、構造の中間段階での半導体基板の上サイド１０２の俯瞰図を示す。対称なデバイスでは上サイド１０２と下サイド１０４（図１）とが同一に見えるため、ここでまた、上サイド１０２を図示するのは任意である。文脈上、図１の断面図は、図３での線１－１に沿って得られたと考えてよい。ただし、図３は、コレクタ・エミッタ接点１１２（図１）とベース接点１１４（図１）とを形成する金属蒸着前の半導体基板の上サイド１０２を示すことに留意するものとする。

【0037】

特に、図３に見えるのはコレクタ・エミッタ領域１０６である。コレクタ・エミッタ領域１０６は、内部領域３００のような、コレクタ・エミッタ領域としてドープされていないいくつかの内部領域を規定する。各内部領域３００は、内部境界３０２のような、コレクタ・エミッタ領域１０６の内部境界によって規定される。場合によって、内部境界３０２は、コレクタ・エミッタ領域１０６を形成するドープ領域の内部境界である。例示的な場合に、図示されているように、第２直線辺３０６と平行であり、第２直線辺３０６からオフセットされた第１直線辺３０４からなるレーストラック・パターン又はオブラウンドを、内部境界３０２は画定する。例示の直線辺３０４及び３０６はそれぞれ、図示のように、その直線部分に沿った長さＬ_Ｓを定義する。例示的な内部境界３０２はさらに、第１半球状端部３０８と、第１半球状端部３０８の反対側の第２半球状端部３１０とを画定する。半球状端部３０８を代表として参照すると、半球状端部３０８は曲率中心３１２と曲率半径３１４とを規定する。即ち、曲率半径３１４は、半球状端部３０８のオブラウンドの外部境界を掃引し、これを規定する。直線辺３０４及び３０６の間の合計距離Ｄ（直線辺に垂直に測定）は、曲率半径３１４の２倍である。ここでも半球状端部３０８は全ての半球状端部の代表である。

【0038】

図３はさらに、各内部領域内に配置されたそれぞれのベース領域を示す。内部領域３００を代表として参照すると、ベース領域１１０が内部領域３００内に配置されている。例示的なベース領域１１０は、半球状端部３０８に関連付けられた第１端部３１６と、第１端部３１６の反対側であり半球状端部３１０に関連付けられた第２端部３１８と、直線辺３０４及び３０６に平行に測定されたベース長Ｌ_Ｂ（ｂａｓｅ ｌｅｎｇｔｈであり、ベース長手方向を構成する）とを含む。図示されているように、例示的なベース領域１１０は、ベース長Ｌ_Ｂが直線辺３０４及び３０６の間に平行で、かつその中央にある状態で、オブラウンド内に配置されている。場合によって、ベース領域１１０の外部境界３２０は、ベース領域１１０を形成するドープ領域の外部境界である。図示の例では、ベース領域１１０の外部境界３２０自体が、オブラウンドを画定する。オブラウンドは、互いに平行に走る直線辺を有し、端部３１６及び３１８が丸められている（ｒｏｕｎｄｅｄ，円弧である）又は半球状である。

【0039】

さまざまな例によれば、第１端部３１６は、曲率半径３１４よりも大きい第１ギャップＧ１だけ、半球状端部３０８から間を空けている。同様に、第２端部３１８は、曲率半径３１４よりも大きい第２ギャップＧ２だけ、半球状端部３１０から間を空けている。場合によって、ギャップＧ１及びＧ２はほぼ同じである。言い換えれば、例示的な場合には、端部３１６及び３１８がそれぞれ、半球状端部３０８及び３１０を規定する曲率半径よりも大きい間隙又はギャップを有し、そのギャップが、デバイスの製造公差よりも大きい量だけ（例えば、１μｍよりも大きい量だけ）曲率半径よりも大きくなるように、ベース領域１１０のレイアウトが構成及び構築される。全ての曲率半径が同じ長さであると仮定し（厳密には必要でない）、さらに全てのギャップが同じ長さであると仮定すると（厳密には必要でない）、ギャップは、曲率半径よりも少なくとも５０％長く（例えば、ギャップ＝半径×１．５）、場合によって、曲率半径よりも１００％長い（例えば、ギャップ＝半径×２．０）ことが可能である。

【0040】

関連付けられた半球状端部の曲率半径よりも大きいギャップを使用して、電界強度は、ギャップが曲率半径にほぼ等しい場合と比較して、低くなることが可能である。さらに、ベース領域１１０の端部（例えば、ベース領域１１０の境界を１μｍ越えて）での一層低い電界強度は、電界強度を、ベース領域１１０の外部境界３２０の直線辺に沿った電界強度とほぼ同じにすることが可能である。電界強度が低いと、ベース領域１１０の両端から降伏が始まる可能性を減少させ、リーク電流を減少させる。

【0041】

一部の例では、ギャップを使用した逆バイアス降伏電圧への対処だけで十分である可能性がある。しかしながら、本明細書の発明者は、期待される逆バイアス降伏電圧よりも低い逆バイアス降伏電圧には、例示的なベース領域１１０に関連付けられた金属接点の配置など、さらなる要因も寄与すると考えている。

【0042】

図４は、関連技術のデバイスの構築の中間段階での、半導体基板の上サイドの俯瞰図を示す。特に、図４に見えるのは、エミッタ領域２００であり、内部領域２０２のようなエミッタ領域としてドープされていないいくつかの内部領域がある。例示的な内部領域２０２内に定義されるのはベース領域２０４であるが、ベース接点４００がベース領域２０４を部分的に隠しているため、図４ではベース領域２０４は部分的にしか見えない。同様に、図４で見えるのは、いくつかのエミッタ接点４０２である。関連技術のデバイスでは、ベース領域２０４と周囲のエミッタ領域２００との間の分離Ｓは、図示のように均一である。さらに、エミッタ領域２００の半球状部分に最も近いベース接点４００の端部は、エミッタ領域２００の半球状部分に対してほぼ同じ分離Ｓを有する。言い換えれば、ベース接点４００の端部とエミッタ領域２００の関連付けられた半球状部分との間の分離Ｓは、ベース接点４００とベース領域２０４との長い寸法に沿った分離Ｓとほぼ同じである。

【0043】

本明細書の発明者は、ベース接点４００の端部が、ベース領域２０４の端部と同延でないとしても非常に近接していることが、期待される逆バイアス降伏電圧よりも低い逆バイアス降伏電圧に寄与する可能性があると考えている。特に、ベース接点４００がベース領域２０４に電気的に結合している場合に、ベース領域２０４に注入された電荷キャリア（例えば、電子）は、電荷キャリアがベース領域２０４の端部に伝搬する際に、評価可能な電圧降下を経験しない。ベース領域２０４の端部での電圧が高いほど、ベース領域の端部での電流混雑に関連付けられた電界は大きくなる。さらに、金属ベース接点４００内の電荷キャリアは、エミッタ領域２００の半球状部分に関してまた、電界を形成する。それらの電荷キャリアはベース領域２０４の周囲の空乏領域を直接横断しない可能性があるが、追加の電界は、ベース領域２０４とエミッタ領域２００との間の空乏領域の中での降伏を早める可能性がある。

【0044】

図５は、少なくともいくつかの実施形態に係り、構造の中間段階での半導体基板の上サイド１０２の俯瞰図を示す。対称なデバイスでは上サイド１０２と下サイド１０４（図１）とが同一に見えるため、ここでまた、上サイド１０２を図示するのは任意である。文脈上、図１の断面図は、ベースと、コレクタ・エミッタ接点とを含んで、図５での線１－１に沿って得られたと考えてよい。

【0045】

特に、図５に見えるのはコレクタ・エミッタ領域１０６である。コレクタ・エミッタ領域１０６は、内部領域３００のような、コレクタ・エミッタ領域としてドープされていないいくつかの内部領域を規定する。各内部領域３００は、コレクタ・エミッタ領域１０６の内部境界３０２によって画定される。前と同様に、内部境界３０２は、コレクタ・エミッタ領域１０６を形成するドープ領域の内部境界であってよい。そして、前と同様に、例示的な内部境界３０２は、直線辺３０４及び３０６と、例示的な半球状端部３０８とを含むオブラウンドの形状を規定する。半球状端部３０８を代表として参照すると、半球状端部３０８は曲率中心３１２と曲率半径３１４とを規定する。即ち、曲率半径３１４は、例示的な半球状端部３０８のオブラウンドの外部境界を掃引し、これを規定する。前の例と同様に、第１端部３１６は、半球状端部３０８から曲率半径３１４よりも大きい第１ギャップＧ１だけ間を空けている。言い換えれば、例示的な場合には、例示的な端部３１６が、例示的な半球状端部３０８を規定する曲率半径よりも大きなギャップＧ１を有するように、ベース領域１１０のレイアウトが構成され、構築される。

【0046】

図５にはさらに、ベース接点１１４のような複数のベース接点が見える。例示的なベース接点１１４は、下層のベース領域１１０の上に配置され、電気的に結合される。特に、製造中に、コレクタ・エミッタ領域１０６とベース領域１１０とが構築され、次いで、誘電体層（例えば、酸化物層）が上サイド１０２全体にわたって成長又は堆積されてよい。ただし、誘電体層は、下層の領域を不明瞭にしないように、図５には特に示されない。さまざまなフォトリソグラフィ技術及びエッチング技術を使用して、誘電体層を通して窓を開け、下層のコレクタ・エミッタ領域１０６とベース領域１１０とを露出させてよい。その後、金属層をスパッタリング又は蒸着して上サイド１０２を覆うことができ、金属が下層の領域に電気的に接触する。再びさまざまなフォトリソグラフィ技術やエッチング技術を使用して、金属の多くを除去し、図５に示すコレクタ・エミッタ接点１１２とベース接点１１４（及び特に参照符号を付さない他の接点）とだけを残すことができる。例示的なベース接点１１４は、ベース長Ｌ_Ｂ（図３）に平行な長さと、第１終端５００とを定義する。第１終端５００は、ベース領域１１０の例示的な第１端部３１６に関連付けられ、従って例示的な半球状端部３０８に関連付けられる。さらに具体的には、第１終端５００は、特定の下層のベース領域１１０に結合された任意のベース接点１１４の第１端部３１６に最も近い終端である。図示の例では、ベース接点１１４と、共有ベース領域１１０に沿った関連ベース接点とは、金属層と半導体層との間のような温度に基づく差動膨張に関連付けられた応力を低減するように、周期的に分離される。しかしながら、他の場合には、ベース接点は、それぞれのベース領域１１０に沿って、及びその上に連続した構造であってよい。

【0047】

例示のレイアウトでは、第１終端５００は、ベース領域１１０の長い寸法に沿って測定して、セットバック距離Ｓ_Ｄの量で第１端部３１６から離れ、いくつかの例では、セットバック距離Ｓ_Ｄは、少なくとも曲率半径３１４に等しい。全ての曲率半径が同じ長さであると仮定し（厳密には必要でない）、さらに全てのセットバック距離が同じ長さであると仮定すると（厳密には必要でない）、各ベース接点１１４のセットバック距離Ｓ_Ｄは、曲率半径よりも少なくとも５０％長く（例えば、セットバック距離＝半径×１．５）、場合によって、曲率半径よりも１００％長い（例えば、セットバック距離＝半径×２．０）ことが可能である。言い換えれば、ベース領域の長い寸法と平行に測定して、ギャップＧ１とセットバック距離Ｓ_Ｄとの合計は、曲率半径３１４の長さの少なくとも２．５倍であってよい。

【0048】

関連付けられた半球状端部の曲率半径よりも大きいセットバック距離Ｓ_Ｄを使用して、電界強度は、ベース接点１１４がベース領域１１０と同延である場合と比較して低くなることが可能である。１つの可能な説明では、ただし他の説明もまた可能であるが、図示されるようなセットバック距離Ｓ_Ｄを有するベース接点１１４を有することによって、ベース接点１１４を介してベース領域１１０に注入された電荷キャリア（例えば、電子）は、ベース領域１１０を通って第１端部３１６に向かって伝搬する場合に、非自明な電圧降下を経験する。従って、非自明な電圧降下は、第１端部３１６での電圧を低下させ、その結果、ベース領域１１０の例示的な第１端部３１６（例えば、ベース領域１１０の境界を１μｍ越えて）での電界強度を低下させる。さらに、セットバック距離Ｓ_Ｄは、ベース接点１１４自体の電荷キャリアからの任意の電界寄与を低下させる。電界強度が低くなると、ベース領域１１０の両端から降伏が始まる可能性が低くなり、リーク電流も減少する。

【0049】

図６は、実質的に図５の線６－６に沿って得られた例示的な断面図を示す。特に、図６は、下サイド１０４のコレクタ・エミッタ領域１２０の一部とともに、上サイド１０２のコレクタ・エミッタ領域１０６の一部を示す。図６はさらに、半球状端部３０８に関連付けられた内部境界３０２を示す。記述の目的のために、曲率中心３１２が表示した通りであり、従って曲率半径Ｒが曲率中心３１２と内部境界３０２との間に延びていると仮定する。

【0050】

図６はさらに、上サイド１０２のベース領域１１０とベース接点１１４との一部と、下サイド１０４のベース領域１２６とベース接点１２８との一部とを示す。図６は、さまざまな例では、ベース領域１１０のようなベース領域が、曲率半径Ｒよりも大きいギャップＧを有してよく、図示された例では、ギャップＧは、曲率半径Ｒの約２倍であることを示す。さらに、図６は、さまざまな例では、ベース接点１１４のようなベース接点が、曲率半径Ｒに少なくとも等しいセットバック距離Ｓ_Ｄを有してよいことを示す。

【0051】

ここまでに説明したさまざまな実施形態では、デバイスの各サイドで、ベース領域とコレクタ・エミッタ領域との間のボリュームが、Ｐ型バルク基板のみを含むと仮定してきた。しかし、他の場合には、これ以外の構造が存在してよい。

【0052】

図７は、例示的なＢ－ＴＲＡＮの部分的に断面の立面図を示す。特に、図１（７）は、上サイド１０２と下サイド１０４とを有するＢ－ＴＲＡＮ１００を示す。上サイド１０２は、ドリフト領域又はバルク基板１０８との接合を形成するコレクタ・エミッタ領域１０６を含む。さらに上サイド１０２は、コレクタ・エミッタ領域１０６の間に配置されたベース領域１１０を画定する。前述と同様に、コレクタ・エミッタ領域１０６は、コレクタ・エミッタ接点１１２に電気的に結合されている。同様に、ベース領域１１０はベース接点１１４に電気的に結合されている。図７に見える態様では、ただ２つのコレクタ・エミッタ接点１１２が示され、ただ１つのベース接点１１４が示されているが、例示的なシステムでは、２つ以上のコレクタ・エミッタ接点１１２が実施されてよく、２つ以上のベース接点１１４が実施されてよい。コレクタ・エミッタ接点１１２は、上側コレクタ・エミッタ１１６を形成するために互いに結合されている。ベース接点１１４は、互いに結合されて上側ベース１１８を形成する。

【0053】

同様に、下サイド１０４は、バルク基板１０８との接合を形成するコレクタ・エミッタ領域１２０と、コレクタ・エミッタ領域１２０に電気的に結合するコレクタ・エミッタ接点１２２とを含む。コレクタ・エミッタ接点１２２は、下側コレクタ・エミッタ１２４を形成するように結合されている。下サイド１０４は、ベース領域１２６と、ベース領域１２６に電気的に結合するベース接点１２８とを含む。ベース接点１２８は互いに結合され、下側ベース１３０を形成する。図１と同様に、図７では、例示的なＢ－ＴＲＡＮ１００はＮＰＮ構造であるため、コレクタ・エミッタ領域１０６及び１２０はＮ型であり、ベース領域１１０及び１２６はＰ型であり、バルク基板１０８はＰ型である。さらに、ＰＮＰ型Ｂ－ＴＲＡＮデバイスも考えられることに留意するものとする。しかし、記述が過度に長くならないように、ＰＮＰ型Ｂ－ＴＲＡＮデバイスは特に図示されない。

【0054】

さらに図７を参照すると、例示的なＢ－ＴＲＡＮ１００は、ベース領域とコレクタ・エミッタ領域との間に、追加的な構造をさらに備えている。まず上サイド１０２を参照すると、ベース領域１１０と周囲のコレクタ・エミッタ領域１０６との間にトレンチ７００が存在する。例示的な場合に、トレンチは、範囲の両端を含んで、１０μｍ及び１５μｍの間の深さを有してよいが、他のトレンチ深さはそれぞれの領域の底の「下」にあるのに十分な深さを有することが企図される。例示的な場合にさらに、トレンチ７００は、範囲の両端を含んで、３μｍ及び５μｍの間の幅を有するが、これよりも大きい幅や小さい幅もさらに企図される。例示的な場合に、トレンチは、ベース領域１１０をコレクタ・エミッタ領域１０６から電気的に絶縁する誘電体材料（例えば、酸化物）を含む。例示的なＢ－ＴＲＡＮ１００の逆バイアス降伏電圧を改善又は増加させ、リーク電流を低減するために、トレンチ７００は、上述したギャップ及びセットバックとともに使用されてよい。

【0055】

下サイド１０４についても同様に、例示的なＢ－ＴＲＡＮ１００は、ベース領域とコレクタ・エミッタ領域との間に、付加的な構造を備えている。この例では、トレンチ７０２は、ベース領域１２６と周囲のコレクタ・エミッタ領域１２０との間に存在する。上サイド１０２と同様に、トレンチ７０２は、範囲の両端を含んで、１０μｍ及び１５μｍの間の深さと、範囲の両端を含んで、３μｍ及び５μｍの間の幅とを有してよい。例示的なトレンチは、ベース領域１２６をコレクタ・エミッタ領域１２０から電気的に絶縁する誘電体材料（例えば、酸化物）で充填される。例示的なＢ－ＴＲＡＮ１００の逆バイアス降伏電圧を改善又は増加させ、リーク電流を低減するために、トレンチ７０２は、上述したギャップ及びセットバックとともに使用されてよい。

【0056】

図７の例示的な断面図では、トレンチ７００及び７０２は、各ベース領域と、その同じサイドの周囲のコレクタ・エミッタ領域との間のボリュームにまたがっている。しかしながら、他の場合には、トレンチ７００及び７０２は、ボリュームの一部のみにまたがってよい。１つの例示的な場合では、トレンチはベース領域を取り囲み、ベース領域に接するか、又は密接に接する。これにより、追加の空乏領域が各トレンチの外側表面から周囲のコレクタ・エミッタ領域まで延びてよい。

【0057】

以上の記述は、本発明の原理及びさまざまな実施形態を例示することを意図する。上記の開示が十分に理解されれば、多数の変形及び改変は当業者に明らかになることである。例えば、さまざまな構造は、相互に組み合わせた構造を有する任意の半導体デバイスに対して実施されてよい。以下の請求項は、そのような全ての変形及び修正を包含するように解釈されることが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】