特許 7590452 半導体構造及び半導体構造の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-18

(45)【発行日】2024-11-26

(54)【発明の名称】半導体構造及び半導体構造の製造方法

(51)【国際特許分類】

   H10B 12/00 20230101AFI20241119BHJP

   H01L 21/822 20060101ALI20241119BHJP

   H01L 27/04 20060101ALI20241119BHJP

【ＦＩ】

H10B12/00 621B

H01L27/04 C

【請求項の数】 14

(21)【出願番号】P 2022562336

(86)(22)【出願日】2022-05-20

(65)【公表番号】

(43)【公表日】2024-06-04

(86)【国際出願番号】 CN2022094233

(87)【国際公開番号】W WO2023206669

(87)【国際公開日】2023-11-02

【審査請求日】2022-10-14

(31)【優先権主張番号】202210446041.8

(32)【優先日】2022-04-26

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】522246670

【氏名又は名称】チャンシン メモリー テクノロジーズ インコーポレイテッド

【氏名又は名称原語表記】ＣＨＡＮＧＸＩＮ ＭＥＭＯＲＹ ＴＥＣＨＮＯＬＯＧＩＥＳ，ＩＮＣ．

(74)【代理人】

【識別番号】100205659

【弁理士】

【氏名又は名称】齋藤 拓也

(74)【代理人】

【識別番号】100185269

【弁理士】

【氏名又は名称】小菅 一弘

(72)【発明者】

【氏名】シャオ グァンスー

(72)【発明者】

【氏名】シャオ デーユアン

【審査官】宮本 博司

(56)【参考文献】

【文献】特開平０６－０２９４７９（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２０／０１２６９９４（ＵＳ，Ａ１）

【文献】特開平０９－２６６２９２（ＪＰ，Ａ）

【文献】特開平１０－１０７２２４（ＪＰ，Ａ）

【文献】特開２０１０－２０５９０４（ＪＰ，Ａ）

【文献】特開２０１６－１００５９６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｂ １２／００

Ｈ０１Ｌ ２１／８２２

(57)【特許請求の範囲】

【請求項1】

半導体構造であって、
基板上に位置する第１コンデンサ構造及び第１支柱であって、複数の前記第１支柱は、互いに平行且つ離間して前記基板上に設置され、前記第１コンデンサ構造は、第１下部電極層、第１誘電体層、及び第１上部電極層を含み、前記第１下部電極層は、前記第１支柱の側壁面及び前記基板を覆い、前記第１誘電体層は、前記第１下部電極層を覆い、前記第１上部電極層は、前記第１誘電体層を覆う、基板上に位置する第１コンデンサ構造及び第１支柱と、
前記基板上に互いに平行且つ離間して設置された複数の第１分割チャネルと、を含み、前記第１分割チャネルの延在方向は、前記第１支柱に対して垂直であり、前記第１分割チャネルは、前記第１コンデンサ構造を複数のコンデンサに分割し、隣接する前記コンデンサに対応する前記第１下部電極層の間には、第１絶縁層が設置され、前記第１絶縁層は、前記第１分割チャネルに対応する前記第１支柱の側壁面及び前記基板を覆い、前記第１絶縁層の厚さは、前記第１下部電極層の厚さより大きく、且つ前記第１下部電極層と前記第１誘電体層の厚さの和より小さく、隣接する前記コンデンサに対応する前記第１上部電極層の間は、電気的に接続される、半導体構造。

【請求項2】

前記第１絶縁層の材質は、高誘電率材料、酸化ケイ素、窒化ケイ素又は酸窒化ケイ素を含む、
請求項１に記載の半導体構造。

【請求項3】

前記第１支柱の材質は、単結晶シリコン、単結晶ゲルマニウム、単結晶シリコンゲルマニウム又はインジウムガリウム亜鉛酸化物を含む、
請求項１に記載の半導体構造。

【請求項4】

前記第１コンデンサ構造及び前記第１支柱は、第１コンデンサアセンブリを構成し、基板に対して垂直な方向に、積層された複数の前記第１コンデンサアセンブリが前記基板上に設置され、隣接する前記第１コンデンサアセンブリに対応する前記第１上部電極層の間は、電気的に接続される、
請求項１に記載の半導体構造。

【請求項5】

前記半導体構造はさらに、前記基板を覆う第１支持層及び第２支持層を含み、前記第１支持層及び前記第２支持層は、前記第１支柱の側壁面を取り囲み、前記第１コンデンサアセンブリは、前記第１支持層と前記第２支持層との間に位置し、前記第１誘電体層は、前記第１支持層及び前記第２支持層の側壁も覆う、
請求項４に記載の半導体構造。

【請求項6】

前記半導体構造はさらに、前記基板上に位置する分離部及び複数の第２コンデンサアセンブリを含み、基板に対して垂直な方向に、積層された複数の前記第２コンデンサアセンブリが前記基板上に設置され、前記分離部は、前記第１コンデンサアセンブリと前記第２コンデンサアセンブリとの間に位置し、前記第２コンデンサアセンブリと前記第１コンデンサアセンブリは、前記分離部に対して対称に設置される、
請求項４に記載の半導体構造。

【請求項7】

半導体構造の製造方法であって、
基板を提供することと、
前記基板上に互いに平行且つ離間して設置された複数の第１支柱を形成することと、
第１コンデンサ構造を形成することであって、前記第１コンデンサ構造は、第１下部電極層、第１誘電体層、及び第１上部電極層を含み、前記第１下部電極層は、前記第１支柱の側壁面及び前記基板を覆い、前記第１誘電体層は、前記第１下部電極層を覆い、前記第１上部電極層は、前記第１誘電体層を覆うことと、
前記基板上に互いに平行且つ離間して設置された複数の第１分割チャネルを形成することであって、前記第１分割チャネルの延在方向は、前記第１支柱に対して垂直であり、前記第１分割チャネルは、前記第１コンデンサ構造を複数のコンデンサに分割することと、
前記第１分割チャネル内に第１絶縁層を形成することであって、前記第１絶縁層は、隣接する前記コンデンサの前記第１下部電極層の間に位置し、前記第１絶縁層は、前記第１分割チャネルに対応する前記第１支柱の側壁面及び前記基板を覆い、前記第１絶縁層の厚さは、前記第１下部電極層の厚さより大きく、且つ前記第１下部電極層と前記第１誘電体層の厚さの和より小さいことと、
隣接する前記コンデンサに対応する前記第１上部電極層の間を電気的に接続させるように、前記第１分割チャネル内に導電性材料を充填することと、を含む、半導体構造の製造方法。

【請求項8】

第１支柱を形成することは、
前記基板を覆う犠牲層を形成することと、
前記犠牲層の一部を除去して、前記基板上に互いに平行且つ離間して設置された複数の第１トレンチを形成することと、
前記第１トレンチ内に充填層を形成することと、
前記犠牲層の一部及び前記充填層の一部を除去して、前記基板上に互いに平行且つ離間して設置された複数の第２トレンチを形成することであって、前記第２トレンチの延在方向は、前記第１トレンチに対して垂直であることと、
前記犠牲層の一部を除去して、前記第１トレンチと離間且つ平行に設置された複数の充填チャネルを形成することと、
前記充填チャネル内に前記第１支柱を形成することと、を含む、
請求項７に記載の半導体構造の製造方法。

【請求項9】

前記犠牲層は、交互に積層された第１犠牲層及び第２犠牲層を含み、前記犠牲層の一部を除去して、充填チャネルを形成することは、
前記犠牲層内の前記第２犠牲層を除去し、前記第１犠牲層を保持して、前記基板上に積層された充填構造を形成することを含み、基板に対して垂直な方向に、前記充填構造の各層は、互いに平行且つ離間して設置された複数の前記充填チャネルを含み、
第１コンデンサ構造を形成することは、前記第１コンデンサ構造及び前記第１支柱が第１コンデンサアセンブリを構成し、基板に対して垂直な方向に、積層された複数の前記第１コンデンサアセンブリを形成することを更に含み、隣接する前記第１コンデンサアセンブリに対応する前記第１上部電極層の間は、電気的に接続される、
請求項８に記載の半導体構造の製造方法。

【請求項10】

前記充填チャネル内に前記第１支柱を形成すると同時に、前記半導体構造の製造方法は、
前記第２トレンチ内に中間支持層を形成することを更に含み、
前記第１コンデンサ構造を形成することは、
前記中間支持層の一部を除去することと、
前記第２トレンチの一部内に第２支持層を形成することと、を更に含む、
請求項９に記載の半導体構造の製造方法。

【請求項11】

前記充填チャネル内に前記第１支柱を形成した後、
充填層の一部を除去して、前記基板上に互いに平行且つ離間して設置された複数の第３トレンチを形成することであって、前記第３トレンチの延在方向は、前記第１トレンチに対して垂直であることと、
前記第３トレンチの側壁に対応する前記犠牲層を除去し、前記第１支柱を保持して、充填側壁を形成することと、
前記充填側壁内の一部に、前記第１支柱の側壁面を取り囲む第１支持層を形成することと、を更に含む、
請求項１０に記載の半導体構造の製造方法。

【請求項12】

第１コンデンサ構造を形成することは、
前記犠牲層及び前記充填層の一部を除去して、前記第１支柱及び前記第１支持層を保持することと、
選択成長プロセスによって、前記第１支柱及び前記基板上に前記第１下部電極層を形成することと、
前記第１誘電体層及び前記第１上部電極層を順次形成することと、を更に含む、
請求項１１に記載の半導体構造の製造方法。

【請求項13】

第１分割チャネルを形成することは、
前記第１支持層の一部を除去することを含む、
請求項１１に記載の半導体構造の製造方法。

【請求項14】

前記半導体構造の製造方法は、
前記第１支柱を形成すると同時に、分離部を形成することを更に含み、
積層された複数の前記第１コンデンサアセンブリを形成することは、基板に対して垂直な方向に、積層された複数の第２コンデンサアセンブリを形成することを更に含み、前記分離部は、前記第１コンデンサアセンブリと前記第２コンデンサアセンブリとの間に位置し、前記第２コンデンサアセンブリと前記第１コンデンサアセンブリは、前記分離部に対して対称に設置される、
請求項１０に記載の半導体構造の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願への相互参照）
本願は、２０２２年０４月２６日に中国特許局に提出された、出願番号が２０２２１０４４６０４１．８であり、発明の名称が「半導体構造及び半導体構造の製造方法」である中国特許出願の優先権を主張し、その内容の全てが引用により本願に組み込まれる。

【0002】

本開示の実施例は、半導体製造の技術分野に関し、特に、半導体構造及び半導体構造の製造方法に関する。

【背景技術】

【0003】

ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、コンピュータなどの電子機器で一般的に使用される半導体装置であり、複数のメモリユニットで構成され、各メモリユニットは、通常、トランジスタとコンデンサを含む。前記トランジスタのゲートは、ワードラインに電気的に接続され、ソースは、ビットラインに電気的に接続され、ドレインは、コンデンサに電気的に接続され、ワードラインのワードライン電圧は、トランジスタのオン／オフを制御することができ、それにより、ビットラインを介して、コンデンサに記憶されたデータ情報を読み取り、又はデータ情報をコンデンサに書き込むことができる。コンデンサは、通常、上部電極層、誘電体層、下部電極層が積層されて構成されているが、関連技術には、コンデンサ容量が小さいという問題もある。

【発明の概要】

【課題を解決するための手段】

【0004】

本開示の実施例の第１態様によれば、半導体構造を提供し、前記半導体構造は、基板上に位置する第１コンデンサ構造及び第１支柱であって、複数の前記第１支柱は、互いに平行且つ離間して前記基板上に設置され、複数の前記第１支柱は、前記基板に対して平行な同じ平面内に位置し、前記第１コンデンサ構造は、第１下部電極層、第１誘電体層、及び第１上部電極層を含み、前記第１下部電極層は、前記第１支柱の側壁面及び前記基板を覆い、前記第１誘電体層は、前記第１下部電極層を覆い、前記第１上部電極層は、前記第１誘電体層を覆う、第１コンデンサ構造及び第１支柱と、
前記基板上に互いに平行且つ離間して設置された複数の第１分割チャネルと、を含み、前記第１分割チャネルの延在方向は、前記第１支柱に対して垂直であり、前記第１分割チャネルは、前記第１コンデンサ構造を複数のコンデンサに分割し、隣接する前記コンデンサに対応する前記第１下部電極層の間には、第１絶縁層が設置され、前記第１絶縁層は、前記第１分割チャネルに対応する前記第１支柱の側壁面及び前記基板を覆い、隣接する前記コンデンサに対応する前記第１上部電極層の間は、電気的に接続される。

【0005】

本開示の実施例の第２態様によれば、半導体構造の製造方法を提供し、前記方法は、
基板を提供することと、
基板上に互いに平行且つ離間して設置され、基板に対して平行な同じ平面内に位置する、複数の第１支柱を形成することと、
第１コンデンサ構造を形成することであって、前記第１コンデンサ構造は、第１下部電極層、第１誘電体層、及び第１上部電極層を含み、前記第１下部電極層は、前記第１支柱の側壁面及び前記基板を覆い、前記第１誘電体層は、前記第１下部電極層を覆い、前記第１上部電極層は、前記第１誘電体層を覆うことと、
前記基板上に互いに平行且つ離間して設置された複数の第１分割チャネルを形成することであって、前記第１分割チャネルの延在方向は、前記第１支柱に対して垂直であり、前記第１分割チャネルは、前記第１コンデンサ構造を複数のコンデンサに分割することと、
前記第１分割チャネル内に第１絶縁層を形成することであって、前記第１絶縁層は、隣接する前記コンデンサの前記第１下部電極層の間に位置し、前記第１絶縁層は、前記第１分割チャネルに対応する前記第１支柱の側壁面及び前記基板を覆うことと、
隣接する前記第１コンデンサに対応する前記第１上部電極層の間を電気的に接続させるように、前記第１分割チャネル内に導電性材料を充填することと、を含む。

【0006】

本開示の実施例は、半導体構造及び半導体構造の製造方法を提供し、前記半導体構造は、基板上に位置する第１コンデンサ構造及び第１支柱であって、複数の第１支柱は、平行且つ離間して基板上に設置され、複数の第１支柱は、基板に対して平行な同じ平面内に位置し、第１コンデンサ構造は、第１下部電極層、第１誘電体層、及び第１上部電極層を含み、第１下部電極層は、第１支柱の側壁面及び基板を覆い、第１誘電体層は、第１下部電極層を覆い、第１上部電極層は、第１誘電体層を覆う、第１コンデンサ構造及び第１支柱と、平行且つ離間して基板上に設置された複数の第１分割チャネルと、を含み、第１分割チャネルの延在方向は、第１支柱に対して垂直であり、第１分割チャネルは、第１コンデンサ構造を複数のコンデンサに分割し、隣接するコンデンサに対応する第１下部電極層の間には、第１絶縁層が設置され、第１絶縁層は、第１分割チャネルに対応する第１支柱の側壁面及び基板を覆い、隣接するコンデンサに対応する第１上部電極層の間は、電気的に接続される。第１絶縁層によって隣接するコンデンサを分離し、隣接するコンデンサに対応する第１下部電極層は、第１支柱を介して電気的に接続され、隣接するコンデンサに対応する第１上部電極層の間は、電気的に接続され、それによって、隣接するコンデンサが並列に接続され、静電容量を改善するのに有利であり、更に半導体構造の性能を向上させることができる。

【図面の簡単な説明】

【0007】

【図1A】本開示の実施例による半導体構造の概略図１である。

【図1B】本開示の実施例による半導体構造の概略図２である。

【図1C】Ａ１－Ａ１における図１Ａの断面図である。

【図1D】Ｂにおける図１Ｃの部分拡大図である。

【図2】本開示の実施例による半導体構造の製造方法のステップのフローチャートである。

【図3】半導体構造の製造方法における、基板上に犠牲層を形成した構造を示す概略図である。

【図4A】半導体構造の製造方法における、第１トレンチを形成した構造を示す概略図１である。

【図4B】半導体構造の製造方法における、第１トレンチを形成した構造を示す概略図２である。

【図4C】Ａ２－Ａ２における図４Ａの断面図である。

【図5A】半導体構造の製造方法における、充填層を形成した構造を示す概略図１である。

【図5B】半導体構造の製造方法における、充填層を形成した構造を示す概略図２である。

【図5C】Ａ３－Ａ３における図５Ａの断面図である。

【図6A】半導体構造の製造方法における、第２トレンチを形成した構造を示す概略図１である。

【図6B】半導体構造の製造方法における、第２トレンチを形成した構造を示す概略図２である。

【図7A】半導体構造の製造方法における、充填チャネルを形成した構造を示す概略図１である。

【図7B】半導体構造の製造方法における、充填チャネルを形成した構造を示す概略図２である。

【図7C】Ａ４－Ａ４における図７Ａの断面図である。

【図8A】半導体構造の製造方法における、第１支柱を形成した構造を示す概略図１である。

【図8B】半導体構造の製造方法における、第１支柱を形成した構造を示す概略図２である。

【図8C】Ａ５－Ａ５における図８Ａの断面図である。

【図9A】半導体構造の製造方法における、第３トレンチを形成した構造を示す概略図１である。

【図9B】半導体構造の製造方法における、第３トレンチを形成した構造を示す概略図２である。

【図10A】半導体構造の製造方法における、充填側壁を形成した構造を示す概略図１である。

【図10B】半導体構造の製造方法における、充填側壁を形成した構造を示す概略図２である。

【図11A】半導体構造の製造方法における、第１支持層を形成した構造を示す概略図１である。

【図11B】半導体構造の製造方法における、第１支持層を形成した構造を示す概略図２である。

【図12A】半導体構造の製造方法における、犠牲層及び充填層の一部を除去した構造を示す概略図１である。

【図12B】半導体構造の製造方法における、犠牲層及び充填層の一部を除去した構造を示す概略図２である。

【図12C】Ａ６－Ａ６における図１２Ａの断面図である。

【図13A】半導体構造の製造方法における、第１下部電極層を形成した構造を示す概略図１である。

【図13B】半導体構造の製造方法における、第１下部電極層を形成した構造を示す概略図２である。

【図14A】半導体構造の製造方法における、第１誘電体層及び第１上部電極層を形成した構造を示す概略図１である。

【図14B】半導体構造の製造方法における、第１誘電体層及び第１上部電極層を形成した構造を示す概略図２である。

【図15A】半導体構造の製造方法における、中間支持層の一部を除去した構造を示す概略図１である。

【図15B】半導体構造の製造方法における、中間支持層の一部を除去した構造を示す概略図２である。

【図16A】半導体構造の製造方法における、第２支持層を形成した構造を示す概略図１である。

【図16B】半導体構造の製造方法における、第２支持層を形成した構造を示す概略図２である。

【図17A】半導体構造の製造方法における、第１分割チャネルを形成した構造を示す概略図１である。

【図17B】半導体構造の製造方法における、第１分割チャネルを形成した構造を示す概略図２である。

【図18A】半導体構造の製造方法における、第１絶縁層を形成した構造を示す概略図１である。

【図18B】半導体構造の製造方法における、第１絶縁層を形成した構造を示す概略図２である。

【図19A】半導体構造の製造方法における、導電性材料を充填した構造を示す概略図１である。

【図19B】半導体構造の製造方法における、導電性材料を充填した構造を示す概略図２である。

【図19C】Ａ１－Ａ１における図１９Ａの断面図である。

【図19D】Ｂにおける図１９Ｃの部分拡大図である。

【発明を実施するための形態】

【0008】

本発明の実施例の上記の目的、特徴及び利点をより理解しやすくするために、以下では、本発明の実施例における図面を参照して、本発明の実施例における技術的解決策を更に明確且つ完全に説明する。明らかに、説明される実施例は、本発明の実施例の一部のみであり、全部の実施例ではない。本発明の実施例に基づいて、創造的な作業なしに当業者によって得られた他のすべての実施例は、本発明の保護範囲に含まれる。

【0009】

図１Ａ、図１Ｂ、及び図１Ｃを参照すると、本開示の実施例は、半導体構造を提供し、前記半導体構造は、基板１０に位置する第１コンデンサ構造４１及び第１支柱３３１を含む。

【0010】

図１Ｃに示すように、Ｚ軸に沿った方向に、複数の第１支柱３３１は、基板１０上に互いに平行且つ離間して設置され、複数の第１支柱３３１は、基板１０に平行な同じ平面内に位置する。複数の第１支柱３３１を設置することにより、第１コンデンサ構造４１の支持役割を果たし、コンデンサ構造の崩壊を防止することができる。いくつかの実施例では、第１支柱３３１の材質は、単結晶シリコン、単結晶ゲルマニウム、単結晶シリコンゲルマニウム又はＩＧＺＯを含み、それにより、第１コンデンサ構造４１に対する第１支柱３３１の支持効果が保証される。ここで、インジウムガリウム亜鉛酸化物（ＩＧＺＯ：ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）は、インジウム、ガリウム、亜鉛を含む非晶質酸化物で、キャリア移動度に優れている。本実施例では、第１支柱３３１の材質は、ＩＧＺＯであり得、第１コンデンサ構造４１の性能を向上させるのに有利である。

【0011】

第１コンデンサ構造４１は、第１下部電極層４１１、第１誘電体層４１２、及び第１上部電極層４１３を含む。第１下部電極層４１１は、第１支柱３３１の側壁面及び基板１０を覆い、第１誘電体層４１２は、第１下部電極層４１１を覆う。図１Ａ及び図１Ｃから分かるように、第１コンデンサ構造４１において、第１下部電極層４１１の一部は、第１支柱３３１を取り囲むように設置され、第１誘電体層４１２の一部は、第１下部電極層４１１を取り囲むように設置され、第１下部電極層４１１の一部及び第１誘電体層４１２はまた、基板１０を覆い、第１コンデンサ構造４１において、第１上部電極層４１３は、第１誘電体層４１２を覆う。

【0012】

図１Ａ及び図１Ｃに示すように、本実施例では、複数の第１支柱３３１及び第１コンデンサ構造４１は、共同で第１コンデンサアセンブリ６１を構成し、基板１０に対して垂直な方向（即ち、Ｙ軸に沿った方向）において、基板１０上には、積層された複数の第１コンデンサアセンブリ６１が設置されている。例えば、基板１０上には、積層された３つの第１コンデンサアセンブリ６１が設置され得る。隣接する第１コンデンサアセンブリ６１に対応する第１上部電極層４１３の間は、電気的に接続される。例えば、隣接する第１コンデンサアセンブリ６１に対応する第１上部電極層４１３の間は、導電層を介して接続され得、導電層の材質は、例えば、金属又は金属合金などを含み得る。図１Ｃに示すように、基板１０に対して垂直な方向（即ち、Ｙ軸に沿った方向）において、隣接する第１コンデンサアセンブリ６１に対応する第１上部電極層４１３の間は、直接接合されることもでき、それによって、隣接する第１コンデンサアセンブリ６１は、同じ第１上部電極層４１３を共有する。

【0013】

図１Ａ及び図１Ｂに示すように、Ｘ軸に沿った方向に、半導体構造はさらに、基板１０上に互いに平行且つ離間して設置された複数の第１分割チャネル５１を含み、第１分割チャネル５１は、第１コンデンサ構造４１を複数のコンデンサに分割する。例えば、本実施例では、２つの第１分割チャネル５１を設置することができ、第１分割チャネル５１の延在方向は、第１支柱３３１の延在方向に対して垂直であり、且つ第１分割チャネル５１の延在方向はまた、基板１０に対して垂直である。２つの第１分割チャネル５１は、第１コンデンサ構造４１を３つのコンデンサに分割することができ、これら３つのコンデンサは、Ｘ軸方向に沿って配置される。基板１０上に積層された複数の第１コンデンサアセンブリ６１が設置されている実施例において、第１分割チャネル５１はまた、複数の第１コンデンサアセンブリ６１を複数のコンデンサに分割することができる。例えば、本実施例では、積層された３つの第１コンデンサアセンブリ６１を有し、且つ各第１コンデンサアセンブリ６１はすべて、２つの第１分割チャネル５１によって３つのコンデンサに分割され、即ち、本実施例では、基板１０上には、９つのコンデンサが設置されている。

【0014】

引き続き図１Ａ及び図１Ｂを参照すると、任意の第１コンデンサアセンブリ６１内では、Ｘ軸に沿った方向に、隣接するコンデンサに対応する第１下部電極層４１１の間には、第１絶縁層５１１が設置され、第１絶縁層５１１は、第１分割チャネル５１に対応する第１支柱３３１の側壁面及び基板１０を覆い、それによって、隣接するコンデンサに対応する第１下部電極層４１１の間は、第１絶縁層５１１によって分離される。本実施例では、第１絶縁層５１１は、第１分割チャネル５１の所在領域内に位置し、且つ第１絶縁層５１１の一部は、第１支柱３３１を取り囲むように設置され、第１絶縁層５１１はまた、基板１０を覆う。基板１０に平行な方向に、隣接するコンデンサに対応する第１上部電極層４１３の間は、電気的に接続される。例えば、隣接するコンデンサに対応する第１上部電極層４１３の間は、導電層を介して接続され得、導電層の材質は、例えば、金属又は金属合金などを含み得る。図１Ａに示すように、隣接するコンデンサに対応する第１上部電極層４１３３の間は、直接接合されることもでき、即ち、隣接するコンデンサに対応する第１上部電極層４１３は、第１絶縁層５１１を覆い、それによって、隣接するコンデンサ同士は、同じ第１上部電極層４１３を共有する。上記の構造を設置することにより、隣接するコンデンサに対応する第１下部電極層４１１は、第１支柱３３１を介して電気的に接続され、隣接するコンデンサに対応する第１上部電極層４１３の間は、電気的に接続され、それによって、隣接するコンデンサが並列に接続され、第１コンデンサアセンブリ６１の静電容量を改善するのに有利であり、更に半導体構造の性能を向上させることができる。

【0015】

本開示の実施例は、半導体構造を提供し、前記半導体構造は、基板１０上に位置する第１コンデンサ構造４１及び第１支柱３３１であって、複数の第１支柱３３１は、基板１０上に互いに平行且つ離間して設置され、複数の第１支柱３３１は、基板１０に平行な同じ平面内に位置し、第１コンデンサ構造４１は、第１下部電極層４１１、第１誘電体層４１２、及び第１上部電極層４１３を含み、第１下部電極層４１１は、第１支柱３３１の側壁面及び基板１０を覆い、第１誘電体層４１２は、第１下部電極層４１１を覆い、第１上部電極層４１３は、第１誘電体層４１２を覆う、第１コンデンサ構造及び第１支柱と、基板１０上に平行且つ離間して設置された複数の第１分割チャネル５１とを含み、第１分割チャネル５１の延在方向は、第１支柱３３１に対して垂直であり、第１分割チャネル５１は、第１コンデンサ構造４１を複数のコンデンサに分割し、隣接するコンデンサに対応する第１下部電極層４１１の間には、第１絶縁層５１１が設置され、第１絶縁層５１１は、第１分割チャネル５１に対応する第１支柱３３１の側壁面及び基板１０を覆い、隣接するコンデンサに対応する第１上部電極層４１３の間は、電気的に接続される。第１絶縁層５１１によって隣接するコンデンサを分離し、隣接するコンデンサに対応する第１下部電極層４１１は、第１支柱３３１を介して電気的に接続され、隣接するコンデンサに対応する第１上部電極層４１３の間は、電気的に接続され、それによって、隣接するコンデンサが並列に接続され、静電容量を改善するのに有利であり、更に半導体構造の性能を向上させることができる。

【0016】

いくつかの実施例では、第１絶縁層５１１の材質は、高誘電率材料、酸化ケイ素、窒化ケイ素又は酸窒化ケイ素を含み得、それによって、隣接するコンデンサに対応する第１下部電極層４１１間の絶縁効果を向上させる。本実施例では、第１絶縁層５１１の材質は、高誘電率材料であり得る。ここで、高誘電率材料は、誘電率が二酸化ケイ素より高く、絶縁性に優れた材料を指し、例えば、強誘電体材料、金属酸化物などを含み得る。本実施例では、第１絶縁層５１１の材質は、高誘電率材料であり得、それにより、隣接するコンデンサに対応する第１下部電極層４１１の間の絶縁性能を更に向上させ、隣接するコンデンサ間の並列接続を実現することができる。

【0017】

図１Ｄを参照すると、第１絶縁層５１１の厚さＨ３は、第１下部電極層４１１の厚さＨ１より大きく、且つ第１下部電極層４１１と第１誘電体層４１２の厚さの和Ｈ２より小さい。第１絶縁層５１１の厚さＨ３は、第１下部電極層４１１の厚さＨ１より大きく、これは、隣接するコンデンサに対応する第１下部電極層４１１の間の絶縁性能を保証するのに有利であり、同時に、第１絶縁層５１１の厚さＨ３は、第１下部電極層４１１と第１誘電体層４１２の厚さとの和Ｈ２より小さく、即ち、第１絶縁層５１１の平面は、第１誘電体層４１２と第１下部電極層４１１との間に位置し、また、隣接するコンデンサに対応する第１上部電極層４１３の間の電気的接続を容易にし、それにより、隣接するコンデンサ間の並列接続を保証することができる。

【0018】

図１Ａ及び図１Ｂを参照すると、半導体構造はさらに、基板１０を覆う第１支持層３５１及び第２支持層３２２を含む。本実施例では、第１支持層３５１は、第１コンデンサアセンブリ６１の右側に設置され得、第２支持層３２２は、第１コンデンサアセンブリ６１の左側に設置され得、それによって、第１コンデンサアセンブリ６１が第１支持層３５１と第２支持層３２２との間に位置する。第１支持層３５１及び第２支持層３２２は、第１支柱３３１の側壁面を取り囲み、それにより、第１支柱３３１は、第１支持層３５１及び第２支持層３２２を介して基板１０上に設置される。いくつかの実施例では、第１支持層３５１及び第２支持層３２２の材質は、窒化ケイ素、酸窒化ケイ素又は酸化ケイ素などを含み得る。引き続き図１Ａ及び図１Ｂを参照すると、第１誘電体層４１２はまた、第１支持層３５１及び第２支持層３２２の側壁を覆い、これは、第１上部電極層４１３と、第１支持層３５１及び第２支持層３２２それぞれとの間の絶縁性能を保証するのに有利である。

【0019】

本実施例では、半導体構造はさらに、基板１０上に位置する分離部７０及び複数の第２コンデンサアセンブリ６２を含み、基板１０に対して垂直な方向（即ち、Ｙ軸に沿った方向）において、基板１０上には、積層された複数の第２コンデンサアセンブリ６２が設置され、分離部７０は、第１コンデンサアセンブリ６１と第２コンデンサアセンブリ６２との間に位置し、第２コンデンサアセンブリ６２と第１コンデンサアセンブリ６１は、分離部７０に対して対称に設置される。図１Ａに示すように、第１コンデンサアセンブリ６１は、分離部７０の左側に位置し、第２コンデンサ構造４２は、分離部７０の右側に位置し、且つ第２コンデンサアセンブリ６２は、第１コンデンサアセンブリ６１と同じ構造である。

【0020】

なお、第１コンデンサアセンブリ６１と第２コンデンサアセンブリ６２に対応する同層構造の材質は同じであるので、第１コンデンサアセンブリ６１及び第２コンデンサアセンブリ６２を同時に形成することができる。

【0021】

図１Ａ及び図１Ｂを参照すると、基板１０に対して垂直な方向（即ち、Ｙ軸に沿った方向）において、基板１０上には、積層された複数の第２コンデンサアセンブリ６２が設置され、隣接する第２コンデンサアセンブリ６２の間は接続されている。第２コンデンサアセンブリ６２は、複数の第２支柱３３２及び第２コンデンサ構造４２を含み、ここで、複数の第２支柱３３２は、基板１０上に互いに平行且つ離間して設置され、且つ各第２支柱３３２はすべて、それ自体に対応する第１支柱３３１に接続され、第２コンデンサ構造４２は、第２下部電極層４２１、第２誘電体層４２２、及び第２上部電極層４２３を含み、第２下部電極層４２１は、第２支柱３３２の側壁面及び基板１０を覆い、第２誘電体層４２２は、第２下部電極層４２１を覆い、第２上部電極層４２３は、第２誘電体層４２２を覆う。このように、隣接する第２コンデンサアセンブリ６２に対応する第２上部電極層４２３の間は、電気的に接続される。図１Ａに示すように、隣接するコンデンサに対応する第２上部電極層４２３の間は、直接接合されることもでき、即ち、隣接するコンデンサに対応する第２上部電極層４２３はまた、第２絶縁層５２１を覆い、それによって、隣接するコンデンサに対応する第２上部電極層４２３の間は、電気的に接続される。上記の構造を設置することにより、隣接するコンデンサに対応する第２下部電極層４２１は、第２支柱３３２を介して電気的に接続され、隣接するコンデンサに対応する第２上部電極層４２３の間は、電気的に接続され、それによって、隣接するコンデンサが並列に接続され、第２コンデンサアセンブリ６２の静電容量を改善するのに有利であり、更に半導体構造の性能を向上させることができる。

【0022】

複数の第２コンデンサアセンブリ６２はさらに、基板１０上に互いに平行且つ離間して設置された複数の第２分割チャネル５２を含み、第２分割チャネル５２の延在方向は、第２支柱３３２に対して垂直であり、第２分割チャネル５２は、任意の層の第２コンデンサ構造４２を複数のコンデンサに分割する。任意の第２コンデンサアセンブリ６２内では、基板１０に平行な方向（即ち、Ｘ軸に沿った方向）において、隣接するコンデンサの第２下部電極層４２１の間には、第２絶縁層５２１が設置され、第２絶縁層５２１は、第２分割チャネル５２に対応する第２支柱３３２の側壁面及び基板１０を覆い、隣接するコンデンサに対応する第２上部電極層４２３は接続され、それによって、隣接するコンデンサに対応する第２下部電極層４２１の間は、第２絶縁層５２１によって分離される。

【0023】

同様に、第２コンデンサアセンブリ６２の左側には、第３支持層３５２が設置され、第２コンデンサアセンブリ６２の右側には、第４支持層３２３が設置され、それによって、第２コンデンサアセンブリ６２は、第３支持層３５２と第４支持層３２３との間に位置する。第３支持層３５２及び第４支持層３２３は、第２支柱３３２の側壁面を取り囲み、第３支持層３５２及び第４支持層３２３は、第２支柱３３２の側壁面を取り囲み、それにより、第２支柱３３２は、第３支持層３５２及び第４支持層３２３を介して基板１０上に設置される。第２誘電体層４２２はまた、第３支持層３５２及び第４支持層３２３の側壁を覆い、これは、第２上部電極層４２３と、第３支持層３５２及び第４支持層３２３との間の絶縁性能を保証するのに有利である。

【0024】

図１Ａ及び図１Ｂを参照すると、分離部７０はまた、第１支持層３５１と第３支持層３５２との間に位置し、且つ分離部７０は、第１支柱３３１及び第２支柱３３２の側壁を取り囲むように設置される。分離部７０はさらに、中間支持層３２１を含み、中間支持層３２１の一方は、第１支柱３３１に接続され、中間支持層３２１の他方は、第２支柱３３２に接続され、それによって、第１支柱３３１及び第２支柱３３２は、中間支持層３２１を介して電気的に接続される。本実施例では、中間支持層３２１、第１支柱３３１、及び第２支柱３３２の材質は同じであるので、同じ堆積プロセスによって同時に形成し、それにより、導体構造の生産効率を向上させることができる。分離部７０はさらに、犠牲層２０を含み、犠牲層２０の一部は、中間支持層３２１と第１支持層３５１との間に位置し、且つ犠牲層２０の一部は、第１支柱３３１の側壁を取り囲むように設置され、犠牲層２０の一部はまた、中間支持層３２１と第２支持層３２２との間に位置し、且つ犠牲層２０の一部は、第２支柱３３２の側壁を取り囲むように設置される。

【0025】

本開示の実施例は、半導体構造の製造方法を更に提供し、図２を参照すると、ステップＳ１０１～ステップＳ１０５のプロセスは以下の通りである。

【0026】

ステップＳ１０１において、基板を提供する。

【0027】

本実施例では、基板は、多結晶シリコン、又はアモルファスシリコン又はシリコンゲルマニウム（ＳｉＧｅ）などの半導体基板であり得、又は、炭化ケイ素、アンチモン化インジウム、テルル化鉛、砒化インジウム、リン化インジウム、ガリウム又はアンチモン化ガリウム、合金半導体又はその組み合わせなどの混合半導体構造であり得る。本実施例は、これらを限定しない。

【0028】

図３～図８Ｃを参照すると、基板１０を提供した後、前記半導体構造の製造方法は、ステップＳ１０２を含み、
ステップＳ１０２において、基板上に互いに平行且つ離間して設置され、基板に対して平行な同じ平面内に位置する複数の第１支柱を形成する。

【0029】

図３を参照すると、本実施例では、複数の第１支柱３３１を形成するステップは、基板１０を覆う犠牲層２０を形成することを含む。犠牲層２０は、交互に積層された第１犠牲層２１及び第２犠牲層２２を含む。例えば、本実施例では、複数の第１犠牲層２１及び複数の第２犠牲層２２を含み得、ここで、第２犠牲層２２は、隣接する２つの第１犠牲層２１の間に挟まれるように設置され、第１犠牲層２１の一部はまた、基板１０を覆い、それによって、第１犠牲層２１と第２犠牲層２２は、基板１０上に交互に積層される。いくつかの実施例では、第１犠牲層２１の材質は、酸化物を含み得、第２犠牲層２２の材質は、窒化物を含み得、それによって、第１犠牲層２１と第２犠牲層２２の材質は区別され、後続の犠牲層２０の一部の選択的エッチングを容易にする。

【0030】

もちろん、いくつかの別の実施例では、犠牲層２０さらに、１層の第１犠牲層２１及び１層の第２犠牲層２２のみを含み得、第１犠牲層２１は、第２犠牲層２２と基板１０との間に位置する。

【0031】

図４Ａ、図４Ｂ、及び図４Ｃを参照すると、本実施例では、犠牲層２０を形成した後、複数の第１支柱３３１を形成するステップは、犠牲層２０の一部を除去して、複数の第１トレンチ３１を形成することを更に含み、Ｚ軸に沿った方向に、複数の第１トレンチ３１は、基板１０上に互いに平行且つ離間して設置され、且つ第１トレンチ３１の延在方向は、Ｙ軸方向に平行である。一具体的な実現形態では、犠牲層２０の一部をエッチングでき、基板１０が露出するまでエッチングして、複数の第１トレンチ３１を形成する。

【0032】

図５Ａ、図５Ｂ、及び図５Ｃを参照すると、本実施例では、第１トレンチ３１を形成した後、複数の第１支柱３３１を形成するステップは、第１トレンチ３１内に充填層３１１を形成することを更に含む。第１トレンチ３１内に材料を充填し、それによって、第１トレンチ３１内に複数の充填層３１１を形成し、Ｚ軸に沿った方向に、複数の充填層３１１は、基板１０上に互いに平行且つ離間して設置され、且つ充填層３１１の延在方向は、Ｙ軸方向に平行である。いくつかの実施例では、填充材料の材質は、多結晶シリコン、単結晶シリコンなどを含み得る。

【0033】

図６Ａ及び図６Ｂを参照すると、本実施例では、充填層３１１を形成した後、複数の第１支柱３３１を形成するステップは、犠牲層２０の一部及び充填層３１１の一部を除去して、複数の第２トレンチ３２を形成することを更に含み、Ｘ軸に沿った方向に、複数の第２トレンチ３２は、基板１０上に互いに平行且つ離間して設置され、且つ第２トレンチ３２の延在方向は、第１トレンチ３１に対して垂直である。一具体的な実現形態では、犠牲層２０の一部及び充填層３１１の一部をエッチングでき、基板１０が露出するまでエッチングして、複数の第２トレンチ３２を形成する。本実施例では、３つの第２トレンチ３２を形成でき、且つ３つの第２トレンチ３２は、犠牲層２０を第１領域８１及び第２領域８２に分割するので、その後、第１領域８１及び第２領域８２のそれぞれにコンデンサ構造を更に形成することができる。

【0034】

図７Ａ、図７Ｂ、及び図７Ｃを参照すると、本実施例では、第２トレンチ３２を形成した後、複数の第１支柱３３１を形成するステップは、犠牲層２０の一部を除去して、複数の充填チャネル３３を形成することを更に含み、複数の充填チャネル３３は、離間且つ第１トレンチ３１と平行に設置される。

【0035】

犠牲層２０がさらに、１層の第１犠牲層２１及び１層の第２犠牲層２２のみを含み得る実施例では、Ｚ軸に沿った方向に、複数の充填チャネル３３は、基板１０に平行な同じ平面内に位置する。第２トレンチ３２の側壁が犠牲層２０であるので、第２トレンチ３２を設置することにより、犠牲層２０を露出させることができる。犠牲層２０をエッチングすることにより、第２犠牲層２２のエッチング選択比を、第１犠牲層２１のエッチング選択比より高くし、犠牲層２０内の第２犠牲層２２を除去し、第１犠牲層２１を保持し、それにより、複数の充填チャネル３３を形成し、且つ複数の充填チャネル３３はすべて、隣接する第２トレンチ３２の間に位置し、第２トレンチ３２に連通している。

【0036】

Ｚ軸に沿った方向に、基板１０に平行な同じ平面内に位置する複数の充填チャネル３３は、充填構造を構成する。犠牲層２０が交互に積層された第１犠牲層２１及び第２犠牲層２２を含む実施例では、犠牲層２０内の第２犠牲層２２を除去し、第１犠牲層２１を保持した後、前記半導体構造の製造方法は、基板１０に対して垂直な方向（即ち、Ｙ軸に沿った方向）において、基板１０上に積層された充填構造を形成することを更に含み、充填構造の各層は、互いに平行且つ離間して設置された複数の充填チャネル３３を含む。

【0037】

図８Ａ、図８Ｂ、及び図８Ｃを参照すると、本実施例では、充填チャネル３３を形成した後、複数の第１支柱３３１を形成するステップは、充填チャネル３３内に第１支柱３３１を形成することを更に含む。いくつかの実施例では、堆積プロセスを使用して、充填チャネル３３内に第１支柱３３１を形成することができる。第１支柱３３１の材質は、単結晶シリコン、単結晶ゲルマニウム、単結晶シリコンゲルマニウム又はＩＧＺＯを含み、それにより、第１コンデンサ構造４１に対する第１支柱３３１の支持効果が保証される。ここで、インジウムガリウム亜鉛酸化物（ＩＧＺＯ：ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）は、インジウム、ガリウム、亜鉛を含む非晶質酸化物で、キャリア移動度に優れている。本実施例では、第１支柱３３１の材質は、ＩＧＺＯであり得、これは、第１コンデンサ構造４１の性能を向上させるのに有利である。

【0038】

引き続き図８Ａ及び図８Ｂを参照すると、充填チャネル３３内に第１支柱３３１を形成すると同時に、前記半導体構造の製造方法は、第２トレンチ３２内に中間支持層３２１を形成することを更に含む。充填チャネル３３は第２トレンチ３２と連通しているので、第１支柱３３１を形成すると同時に、堆積プロセスを使用して、第２トレンチ３２内に中間支持層３２１を形成することができる。本実施例では、中間支持層３２１の材質は、第１支柱３３１の材質と同じであり、且つ中間支持層３２１は、第１支柱３３１に接合される。

【0039】

図９Ａ～図１１Ａを参照すると、複数の第１支柱３３１を形成した後、前記半導体構造の製造方法は、以下のステップを更に含む。

【0040】

図９Ａ及び図９Ｂを参照すると、本実施例では、複数の第１支柱３３１を形成した後、前記半導体構造の製造方法は、充填層３１１の一部を除去して、複数の第３トレンチ３４を形成することを更に含み、複数の第３トレンチ３４は、基板１０上に互いに平行且つ離間して設置され、第３トレンチ３４の延在方向は、第１トレンチ３１に対して垂直である。一具体的な実現形態では、充填層３１１の一部をエッチングし、基板１０が露出するまでエッチングして、複数の第３トレンチ３４を形成することができる。図６Ｂと図９Ｂを比較して参照すると、第３トレンチ３４は、第１領域８１内の犠牲層２０を複数の領域に更に分割するので、その後、複数の領域内に複数のコンデンサを形成することができる。

【0041】

図１０Ａ及び図１０Ｂを参照すると、本実施例では、第３トレンチ３４を形成した後、前記半導体構造の製造方法は、第３トレンチ３４の側壁に対応する犠牲層２０を除去し、第１支柱３３１を保持して、充填側壁３５を形成することを更に含む。第３トレンチ３４の側壁に対応する犠牲層２０を除去し、即ち、第３トレンチ３４の側壁に対応する第１犠牲層２１を除去し、第１支柱３３１を保持する。一具体的な実施形態では、第１犠牲層２１のエッチング選択比を、第１支柱３３１のエッチング選択比より高くし、エッチングプロセスによって、第１犠牲層２１を除去し、第１支柱３３１を保持する。

【0042】

図１１Ａ及び図１１Ｂを参照すると、本実施例では、充填側壁３５を形成した後、前記半導体構造の製造方法は、充填側壁３５内の一部に第１支持層３５１を形成することを更に含み、第１支持層３５１は、第１支柱３３１の側壁面を取り囲む。例えば、堆積プロセスによって、充填側壁３５内に第１支持層３５１を形成することができ、第１支持層３５１の材質は、窒化物などを含み得る。第１支持層３５１を設置することにより、第１支柱３３１の支持効果を更に向上させるのに有利である。

【0043】

図１２Ａ～図１５Ｂを参照すると、第１支持層３５１を形成した後、前記半導体構造の製造方法は、ステップＳ１０３を更に含み、
ステップＳ１０３において、第１コンデンサ構造は、第１コンデンサ構造を形成し、第１コンデンサ構造は、第１下部電極層、第１誘電体層、及び第１上部電極層を含み、第１下部電極層は、第１支柱の側壁面及び基板を覆い、第１誘電体層は、第１下部電極層を覆い、第１上部電極層は、第１誘電体層を覆う。

【0044】

図１２Ａ、図１２Ｂ、及び図１２Ｃを参照すると、本実施例では、第１コンデンサ構造４１を形成するステップは、犠牲層２０及び充填層３１１の一部を除去して、第１支柱３３１及び第１支持層３５１を保持することを含む。本実施例では、第１領域８１内に位置する第１犠牲層２１及び充填層３１１の一部を除去して、第１支柱３３１及び第１支持層３５１を保持し、充填空間を更に形成するので、その後、充填空間にコンデンサを形成することができる。一具体的な実現形態では、第１犠牲層２１及び充填層３１１のエッチング選択比をすべて、第１支柱３３１及び第１支持層３５１のエッチング選択比より高くし、エッチングプロセスによって、犠牲層２０及び充填層３１１を除去して、第１支柱３３１及び第１支持層３５１を保持する。

【0045】

図１３Ａ及び図１３Ｂを参照すると、本実施例では、犠牲層２０及び充填層３１１の一部を除去した後、前記半導体構造の製造方法は、選択成長プロセスによって、充填空間内に位置する第１支柱３３１及び基板１０上に第１下部電極層４１１を形成することを更に含む。なお、選択成長プロセスは、所望の材料の表面に選択的に堆積することができる。例えば、第１下部電極層４１１の材質は、タングステン、チタンなどの金属材料を含み得、堆積プロセス中に、第１下部電極層は、第１支柱３３１の側壁及び基板１０の表面に選択的に堆積するが、第１支持層３５１の側壁上には堆積しない。上記の選択的堆積プロセスにより、後続の第１支持層３５１の側壁上の第１下部電極層４１１の除去を回避し、それにより、製造効率を向上させることができる。

【0046】

引き続き図１３Ａ及び図１３Ｂを参照すると、本実施例では、中間支持層３２１の材質は、第１支柱３３１の材質と同じであるので、第１下部電極層４１１はまた、充填空間側に位置する中間支持層３２１を覆う。

【0047】

図１４Ａ及び図１４Ｂを参照すると、本実施例では、第１下部電極層４１１を形成した後、前記半導体構造の製造方法は、第１誘電体層４１２及び第１上部電極層４１３を順次形成することを更に含む。一具体的な実現形態では、堆積プロセスを使用して、第１誘電体層４１２及び第１上部電極層４１３を順次形成することができる。第１誘電体層４１２の材質は、高誘電率材料、酸化ケイ素、窒化ケイ素又は酸窒化ケイ素を含み得、それによって、第１上部電極層４１３と第１下部電極層４１１との間の絶縁効果を実現する。第１上部電極層４１３の材質は、タングステン、チタンなどの金属材料を含み得、本実施例では、第１上部電極層４１３の材質は、第１下部電極層４１１の材質と同じである。

【0048】

引き続き図１４Ａ及び図１４Ｂを参照すると、犠牲層２０が交互に積層された第１犠牲層２１及び第２犠牲層２２を含む実施例では、第１コンデンサ構造４１を形成することは、第１コンデンサ構造４１及び第１支柱３３１が第１コンデンサアセンブリ６１を形成し、基板１０に対して垂直な方向（即ち、Ｙ軸に沿った方向）において、積層された複数の第１コンデンサアセンブリ６１を形成すること更に含む。第１下部電極層４１１、第１誘電体層４１２、及び第１上部電極層４１３を順次堆積して形成するとき、複数の第１コンデンサアセンブリ６１を同時に形成する。

【0049】

隣接する第１コンデンサアセンブリ６１に対応する第１上部電極層４１３の間は、電気的に接続される。例えば、Ｙ軸に沿った方向に、隣接する第１コンデンサアセンブリ６１に対応する第１上部電極層４１３の間は、導電層を介して接続され得、導電層の材質は、例えば、金属又は金属合金などを含み得る。図１４Ａに示すように、基板１０に対して垂直な方向（即ち、Ｙ軸に沿った方向）において、隣接する第１コンデンサアセンブリ６１に対応する第１上部電極層４１３は、直接接合されることもでき、それによって、隣接する第１コンデンサアセンブリ６１は、同じ第１上部電極層４１３を共有する。

【0050】

図１５Ａ及び図１５Ｂを参照すると、複数の第１コンデンサ構造４１を形成することは、第１誘電体層４１２及び第１上部電極層４１３を順次形成した後、中間支持層の一部を除去する３２１を形成することを更に含み、図１６Ａ及び図１６Ｂを参照すると、中間支持層３２１の一部を除去した後、第２トレンチ３２内の一部に第２支持層３２２を形成する。例えば、第１コンデンサ構造４１の左側に位置する中間支持層３２１を除去して、第２トレンチ３２を形成し、当該第２トレンチ３２内に第２支持層３２２を形成し、第２支持層３２２を設置することができ、これは、第１支柱３３１の支持効果を更に向上させるのに有利である。一具体的な実現形態では、第２支持層３２２の材質は、窒化物を含み得る。本実施例では、第２支持層３２２の材質は、第１支持層３５１の材質と同じであり得る。

【0051】

図１４Ａと図１５Ａを比較すると、中間支持層３２１の一部を除去すると同時に、中間支持層３２１の側壁を覆う第１下部電極層４１１も除去し、それにより、基板１０に対して垂直な方向（Ｙ軸に沿った方向）において、隣接するコンデンサを分離する。

【0052】

図１７Ａ及び図１７Ｂを参照すると、複数の第１コンデンサ構造４１を形成した後、前記半導体構造の製造方法は、ステップＳ１０４を更に含み、
ステップＳ１０４において、基板上に互いに平行且つ離間して設置された複数の第１分割チャネルを形成し、第１分割チャネルの延在方向は、第１支柱に対して垂直であり、第１分割チャネルは、第１コンデンサ構造を複数のコンデンサに分割する。

【0053】

第１支持層３５１の一部を除去して、第１分割チャネル５１を形成する。例えば、隣接するコンデンサの間の第１支持層３５１を除去し、それによって、第１分割チャネル５１内に対応する第１支柱３３１及び基板１０を露出させることができる。一具体的な実現形態では、第１支持層３５１のエッチング選択比を、第１支柱３３１のエッチング選択比より高くし、エッチングプロセスによって、第１支持層３５１を除去して、第１支柱３３１を保持する。

【0054】

なお、複数の第１分割チャネル５１を設置することにより、Ｘ軸に沿った方向に配置された第１コンデンサ構造４１は、複数のコンデンサに分割される。

【0055】

図１８Ａ及び図１８Ｂを参照すると、複数の第１分割チャネル５１を形成した後、前記半導体構造の製造方法は、ステップＳ１０５を更に含み、
ステップＳ１０５において、第１分割チャネル内に第１絶縁層を形成し、第１絶縁層は、隣接するコンデンサの第１下部電極層の間に位置し、第１絶縁層は、第１分割チャネルに対応する第１支柱の側壁面及び基板を覆う。

【0056】

いくつかの実施例では、第１絶縁層５１１の材質は、高誘電率材料、酸化ケイ素、窒化ケイ素又は酸窒化ケイ素を含み得、隣接するコンデンサに対応する第１下部電極層４１１間の絶縁効果の向上を実現する。本実施例では、第１絶縁層５１１の材質は、高誘電率材料であり得、それにより、隣接するコンデンサに対応する第１下部電極層４１１の間の絶縁性能を更に向上させることができる。

【0057】

図１９Ａ、図１９Ｂ、図１９Ｃ、及び図１９Ｄを参照すると、第１分割チャネル５１内に第１絶縁層５１１を形成した後、前記半導体構造の製造方法は、ステップＳ１０６を更に含み、ステップＳ１０６において、隣接するコンデンサに対応する第１上部電極層の間を電気的に接続させるように、第１分割チャネル内に導電性材料を充填する。

【0058】

一具体的な実現形態では、導電性材料は、金属又は金属合金などであり得、Ｘ軸に沿った方向に、同じ水平面内の第１コンデンサ構造４１では、隣接するコンデンサに対応する第１上部電極層４１３の間は、導電性材料を介して電気的に接続される。本実施例では、導電性材料は、第１上部電極層４１３の材質と同じであり得、それによって、Ｘ軸に沿った方向に、同じ水平面内の第１コンデンサ構造４１は、同じ第１上部電極層４１３を共有し、それにより、隣接するコンデンサに対応する第１上部電極層４１３の間は、電気的に接続される。隣接するコンデンサに対応する第１下部電極層４１１は、第１支柱３３１を介して電気的に接続され得、隣接するコンデンサに対応する第１上部電極層４１３の間は、電気的に接続され、それによって、隣接するコンデンサが並列に接続され、第１コンデンサアセンブリ６１の静電容量を改善するのに有利であり、更に半導体構造の性能を向上させることができる。例えば、図１９Ｄを参照すると、第１絶縁層５１１の厚さＨ３は、第１下部電極層４１１の厚さＨ１より大きく、これは、隣接するコンデンサに対応する第１下部電極層４１１の間の絶縁性能を保証するのに有利である。第１絶縁層５１１の厚さＨ３は、第１下部電極層４１１と１誘電体層４１２との厚さの和Ｈ２より小さく、隣接するコンデンサに対応する第１上部電極層４１３の間の電気的接続も容易にすることができ、それにより、隣接するコンデンサ間の並列接続を保証することができる。

【0059】

本開示の実施例は、半導体構造の製造方法を更に提供し、前記方法は、基板１０を提供することと、基板１０上に互いに平行且つ離間して設置された複数の第１支柱３３１を形成することであって、複数の第１支柱３３１基板１０に平行な同じ平面内に位置することと、第１コンデンサ構造４１を形成することであって、第１コンデンサ構造４１は、第１下部電極層４１１、第１誘電体層４１２、及び第１上部電極層４１３を含み、第１下部電極層４１１は、第１支柱３３１の側壁面及び基板１０を覆い、第１誘電体層４１２は、第１下部電極層４１１を覆い、第１上部電極層４１３は、第１誘電体層４１２を覆うことと、基板１０上に互いに平行且つ離間して設置された複数の第１分割チャネル５１を形成することであって、第１分割チャネル５１の延在方向は、第１支柱３３１に対して垂直であり、第１分割チャネル５１は、第１コンデンサ構造４１を複数のコンデンサに分割することと、第１分割チャネル５１内に第１絶縁層５１１を形成することであって、第１絶縁層５１１は、隣接するコンデンサの第１下部電極層４１１の間に位置し、第１絶縁層５１１は、第１分割チャネル５１に対応する第１支柱３３１の側壁面及び基板１０を覆い、隣接するコンデンサに対応する第１上部電極層４１３の間を電気的に接続させるように、第１分割チャネル５１内に導電性材料を充填することと、を含む。第１絶縁層５１１によって隣接するコンデンサを分離し、隣接するコンデンサに対応する第１下部電極層４１１は、第１支柱３３１を介して電気的に接続され、隣接するコンデンサに対応する第１上部電極層４１３の間は、電気的に接続され、それによって、隣接するコンデンサが並列に接続され、静電容量を改善するのに有利であり、更に半導体構造の性能を向上させることができる。

【0060】

図６Ａを参照すると、第２トレンチ３２を形成した後、第２トレンチ３２は、犠牲層２０を第１領域８１及び第２領域８２に分割し、ここで、第１領域８１は、積層された複数の第１コンデンサアセンブリ６１を形成するために使用される。図６Ａ～図８Ｃを参照すると、第１領域８１内に第１支柱３３１を形成すると同時に、また、第２領域８２内に第２支柱３３２を形成し、且つ第２支柱３３２と第１支柱３３１は対称に設置され、第２支柱３３２の構造及び材料は、ここでは繰り返して説明しない。

【0061】

図９Ａ及び図１１Ｂを参照すると、第１支柱３３１を形成すると同時に、前記半導体構造の製造方法は、分離部７０を形成することを更に含む。第３トレンチ３４は、第２領域８２内の犠牲層２０を複数の領域に更に分割するので、その後、複数の領域内に複数のコンデンサを形成することができる。図１０Ａを参照すると、分離部７０は、隣接する第３トレンチ３４の間に位置し、その後第１領域８１内に形成されるコンデンサを、その後第２領域８２内に形成されるコンデンサから分離するために使用される。分離部７０はさらに、中間支持層３２１を含み、中間支持層３２１の一方は、第１支柱３３１に接続され、中間支持層３２１の他方は、第２支柱３３２に接続され、それによって、第１支柱３３１及び第２支柱３３２は、中間支持層３２１を介して電気的に接続される。本実施例では、中間支持層３２１、第１支柱３３１、及び第２支柱３３２の材質は同じであるので、同じ堆積プロセスによって同時に形成され、それにより、導体構造の生産効率を向上させることができる。分離部７０はさらに、犠牲層２０を含み、犠牲層２０の一部は、中間支持層３２１と第１支持層３５１との間に位置し、且つ犠牲層２０の一部は、第１支柱３３１の側壁を取り囲むように設置され、犠牲層２０の一部はまた、中間支持層３２１と第２支持層３２２との間に位置し、且つ犠牲層２０の一部は、第２支柱３３２の側壁を取り囲むように設置される。

【0062】

図１０Ａ及び図１０Ｂを参照すると、第２領域８２はさらに、複数の充填側壁３５を含む。図１１Ａ及び図１１Ｂを参照すると、充填側壁３５内に第１支持層３５１を形成すると同時に、第３支持層３５２も形成し、第３支持層３５２は、第２領域８２内に位置し、且つ第３支持層３５２と第１支持層３５１は対称に設置され、第３支持層３５２の構造及び材料は、ここでは繰り返して説明しない。

【0063】

図１２Ａ及び図１２Ｂを参照すると、犠牲層２０及び充填層３１１の一部を除去して、第１支柱３３１及び第１支持層３５１を保持すると同時に、前記半導体構造の製造方法は、第２領域８２内の犠牲層２０及び充填層３１１の一部を除去し、第２支柱３３２及び第３支持層３５２を保持して、充填空間を形成することを更に含む。図１３Ａ～図１４Ｂを参照すると、第１１領域８１１内に積層された複数の第１コンデンサアセンブリ６１を形成する同時に、前記半導体構造の製造方法は、基板１０に対して垂直な方向（即ち、Ｙ軸に沿った方向）において、複数の第２コンデンサアセンブリ６２を積層して形成することを更に含み、分離部７０は、第１コンデンサアセンブリ６１と第２コンデンサアセンブリ６２との間に位置し、第２コンデンサアセンブリ６２と第１コンデンサアセンブリ６１は、分離部７０に対して対称に設置される。第２コンデンサアセンブリ６２は、第２１領域８２１内に位置し、且つ第２コンデンサ構造４２は、第２下部電極層４２１、第２誘電体層、及び第２上部電極層４２３を含み、その構造及び材料は、ここでは繰り返して説明しない。

【0064】

図１５Ａ及び図１５Ｂを参照すると、中間支持層３２１の一部を除去することは、第２コンデンサ構造４２の右側に位置する中間支持層３２１を除去して、第２トレンチ３２を形成することを更に含む。図１６Ａ及び図１６Ｂを参照すると、第２支持層３２２を形成すると同時に、第４支持層３２３も形成し、第４支持層３２３は、第２コンデンサ構造４２の分離部７０から離れた側に位置し、且つ第４支持層３２３と第２支持層３２２は対称に設置され、第４支持層３２３の構造及び材料は、ここでは繰り返して説明しない。

【0065】

図１７Ａ及び図１７Ｂを参照すると、第１分割チャネル５１を形成すると同時に、前記半導体構造の製造方法は、第３支持層３５２を除去して、第２分割チャネル５２を形成することを更に含む。複数の第２分割チャネル５２を設置することにより、Ｘ軸に沿った方向に、同じ平面内に位置する第２コンデンサ構造４２は、複数のコンデンサに分割される。図１８Ａ及び図１８Ｂを参照すると、第２分割チャネル５２内に第２絶縁層５２１を形成すると同時に、前記半導体構造の製造方法は、第２分割チャネル５２内に第２絶縁層５２１を形成することを更に含み、第２絶縁層５２１は、隣接するコンデンサの第２下部電極層４２１の間に位置し、第２絶縁層５２１は、第２分割チャネル５２に対応する第２支柱３３２の側壁面及び基板１０を覆う。第２絶縁層５２１の構造及び材料は、ここでは繰り返して説明しない。同様に、第２絶縁層５２１の厚さは、第２下部電極層４２１の厚さより大きく、これは、隣接するコンデンサに対応する第２下部電極層４２１の間の絶縁性能を保証するのに有利であり、且つ第２絶縁層５２１の厚さは、第２下部電極層４２１と第２誘電体層４２２との厚さの和より小さく、また、隣接するコンデンサに対応する第２上部電極層４２３の間の電気的接続も容易にすることができ、それにより、隣接するコンデンサ間の並列接続を保証することができる。

【0066】

図１９Ａ及び図１９Ｂを参照すると、第１分割チャネル５１内に導電性材料を充填すると同時に、前記半導体構造の製造方法は、第２分割チャネル５２内に導電性材料を充填することを更に含み、それによって、隣接するコンデンサに対応する第２上部電極層４２３の間は、電気的に接続される本実施例では、導電性材料は、第２上部電極層４２３の材質と同じであり得、それによって、Ｘ軸に沿った方向に、同じ水平面内の第２コンデンサ構造４２が同じ第２上部電極層４２３を共有し、それにより、隣接するコンデンサに対応する第２上部電極層４２３の間は、電気的に接続される。隣接するコンデンサに対応する第２下部電極層４２１は、第２支柱３３２を介して電気的に接続され、隣接するコンデンサに対応する第２上部電極層４２３の間は、電気的に接続され、それによって、隣接するコンデンサが並列に接続され、第２コンデンサアセンブリ６２の静電容量を改善するのに有利であり、更に半導体構造の性能を向上させることができる。

【0067】

上記の実施例は、本開示の技術的解決法を説明するためにのみ使用され、それらを限定するものではなく、前述の実施例を参照して本開示を詳細に説明したが、当業者は、前述の実施形態で説明された技術的解決策を修正すること、又は技術的特徴の一部又はすべてに対して同等の置換を実行することができ、これらの修正又は置換は、対応する技術的解決策の本質を本開示の実施形態の技術的解決策の範囲から逸脱させるものではないことを理解すべきである。

【図1a】

【図1b】

【図1c】

【図1d】

【図2】

【図3】

【図4a】

【図4b】

【図4c】

【図5a】

【図5b】

【図5c】

【図6a】

【図6b】

【図7a】

【図7b】

【図7c】

【図8a】

【図8b】

【図8c】

【図9a】

【図9b】

【図10a】

【図10b】

【図11a】

【図11b】

【図12a】

【図12b】

【図12c】

【図13a】

【図13b】

【図14a】

【図14b】

【図15a】

【図15b】

【図16a】

【図16b】

【図17a】

【図17b】

【図18a】

【図18b】

【図19a】

【図19b】

【図19c】

【図19d】