特許 7591150 パワー半導体モジュール、それを製造するための方法、および電気変換器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-19

(45)【発行日】2024-11-27

(54)【発明の名称】パワー半導体モジュール、それを製造するための方法、および電気変換器

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241120BHJP

   H01L 25/18 20230101ALI20241120BHJP

【ＦＩ】

H01L25/04 C

【請求項の数】 15

(21)【出願番号】P 2023538128

(86)(22)【出願日】2021-12-16

(65)【公表番号】

(43)【公表日】2024-01-09

(86)【国際出願番号】 EP2021086096

(87)【国際公開番号】W WO2022136086

(87)【国際公開日】2022-06-30

【審査請求日】2024-04-18

(31)【優先権主張番号】20216589.0

(32)【優先日】2020-12-22

(33)【優先権主張国・地域又は機関】EP

【早期審査対象出願】

(73)【特許権者】

【識別番号】523380173

【氏名又は名称】ヒタチ・エナジー・リミテッド

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】キチン，スラボ

(72)【発明者】

【氏名】リーデル，ゲーアノート

(72)【発明者】

【氏名】シュダーラー，ユルゲン

(72)【発明者】

【氏名】モーン，ファビアン

【審査官】花田 尚樹

(56)【参考文献】

【文献】特表２０２０－５１８２２６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０２６１１８０（ＵＳ，Ａ１）

【文献】欧州特許出願公開第０２９０８３３９（ＥＰ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

(57)【特許請求の範囲】

【請求項1】

トランジスタの形をした複数のパワー半導体デバイス（１０）を担持する基板（１２）を含む、パワー半導体モジュール（３４）であって、前記複数のパワー半導体デバイス（１０）は、パワー半導体デバイス（１０）の第１のグループと、少なくとも１つのパワー半導体デバイス（１０）の第２のグループとを含み、
パワー半導体デバイス（１０）の前記第１のグループは、無損傷パワー半導体デバイス（１０ｂ、１０ｃ）から構成され、パワー半導体デバイス（１０）の前記第２のグループは、少なくとも１つの損傷したパワー半導体デバイス（１０ａ）から構成され、
パワー半導体デバイス（１０）の前記第１のグループのうちの少なくとも２つの無損傷パワー半導体デバイス（１０ｂ、１０ｃ）は、並列構成で電気的に相互接続され、
少なくとも１つのパワー半導体デバイス（１０）の前記第２のグループのすべての損傷したパワー半導体デバイス（１０ａ）は、パワー半導体デバイス（１０）の前記第１のグループの要素から少なくとも部分的に電気的に切り離される、パワー半導体モジュール（３４）。

【請求項2】

少なくとも１つのパワー半導体デバイス（１０）の前記第２のグループの前記少なくとも１つの損傷したパワー半導体デバイス（１０ａ）は、前記損傷したパワー半導体デバイス（１０ａ）のエミッタおよびゲート接点への電気的接続部の遮断によって、パワー半導体デバイス（１０）の前記第１のグループの前記要素から部分的に電気的に切り離される、請求項１に記載のパワー半導体モジュール（３４）。

【請求項3】

前記少なくとも１つの損傷したパワー半導体デバイス（１０ａ）のそれぞれの端子を接続するために使用されるそれぞれのゲートおよびエミッタバイア（１６）が、穿孔されたバイアホール（３０）によって破壊される、請求項２に記載のパワー半導体モジュール（３４）。

【請求項4】

パワー半導体デバイス（１０）の前記第１のグループは、測定構成が提供された少なくとも１つのパワー半導体デバイス（１０）を含み、前記測定構成は、前記少なくとも１つのパワー半導体デバイス（１０）の電子特性、磁気特性、および温度特性のうちの少なくとも１つを測定するための少なくとも１つの測定点（１８）を含む、請求項１から３のいずれか１項に記載のパワー半導体モジュール（３４）。

【請求項5】

前記少なくとも１つの測定点（１８）は、前記パワー半導体モジュール（３４）における接点に対応する位置に提供された、減少した厚さおよび／または幅を有する電気構造の位置に対応する予め定められた破壊点によって形成される、請求項４に記載のパワー半導体モジュール（３４）。

【請求項6】

前記パワー半導体デバイス（１０）は、ワイドバンドギャップ半導体パワーデバイス、特に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、炭化ケイ素金属酸化膜半導体電界効果トランジスタ（ＳｉＣ ＭＯＳＦＥＴ）、または、窒化ガリウム高電子移動度トランジスタ（ＧＡＮ ＨＥＭＴ）である、請求項１～５のいずれか１項に記載のパワー半導体モジュール（３４）。

【請求項7】

パワー半導体デバイス（１０）の前記第１のグループは、ＳｉＣデバイスのハーフブリッジ構成の一部を形成する、請求項６に記載のパワー半導体モジュール（３４）。

【請求項8】

電気変換器であって、前記電気変換器は、請求項１～７のいずれか１項に記載のパワー半導体モジュール（３４）を少なくとも１つ含む、電気変換器。

【請求項9】

パワー半導体モジュール（３４）を製造するための方法であって、前記パワー半導体モジュール（３４）は、トランジスタの形をした複数のパワー半導体デバイス（１０）を含み、前記方法は、
ａ）前記複数のパワー半導体デバイス（１０）を担持するための少なくとも１つの基板（１２）を提供するステップと、
ｂ）前記少なくとも１つの基板（１２）上に前記複数のパワー半導体デバイス（１０）を配置するステップとを含み、
前記方法はさらに、以下のような製造ステップを含み、前記製造ステップは、
ｃ）前記複数のパワー半導体デバイス（１０）のうちの１つ以上のパワー半導体デバイス（１０）が損傷しているかどうかを判定するステップと、
ｄ）前記複数のパワー半導体デバイス（１０）のうちの少なくとも２つのパワー半導体デバイス（１０）を並列構成で電気的に相互接続するステップとを含み、
ステップｃ）およびｄ）を実現した後では、また、並列構成で相互接続された少なくとも１つのパワー半導体デバイス（１０）が損傷したパワー半導体デバイス（１０ａ）である場合には、前記複数のパワー半導体デバイス（１０）は損傷したパワー半導体デバイス（１０ａ）と無損傷パワー半導体デバイス（１０ｂ、１０ｃ）を含み、すべての損傷したパワー半導体デバイス（１０ａ）を前記無損傷パワー半導体デバイス（１０ｂ、１０ｃ）から少なくとも部分的に電気的に切り離し、
ステップｃ）およびｄ）を実現した後では、前記並列構成の電気的に相互接続された前記パワー半導体デバイス（１０）のうちの少なくとも２つは、無損傷パワー半導体デバイス（１０ｂ、１０ｃ）である、方法。

【請求項10】

ステップｃ）およびｄ）は、順番に複数回、前記複数のパワー半導体デバイス（１０）のうちの少なくとも１つのパワー半導体デバイス（１０）について毎回、繰り返し行なわれ、毎回さらに、
第１のパワー半導体デバイス（１０）のゲート接点を電気的に相互接続するステップと、
次に、前記第１のパワー半導体デバイス（１０）が損傷しているかどうかを判定するステップと、
前記第１のパワー半導体デバイス（１０）が損傷していると判定した場合、前記第１のパワー半導体デバイス（１０）を切り離し、または、
前記第１のパワー半導体デバイス（１０）が損傷していないと判定した場合、前記第１のパワー半導体デバイス（１０）を接続したまま保つステップとを含む、請求項９に記載の方法。

【請求項11】

ステップｃ）で、組み立て中の損傷したパワー半導体デバイス（１０ａ）におけるゲート‐エミッタ間の漏れ、コレクタ‐エミッタ間の漏れ、短絡、または開回路のうちの少なくとも１つを検出するために、電気パラメータ、磁気パラメータ、または温度パラメータのうちの少なくとも１つを測定するために、前記パワー半導体デバイス（１０）のうちの少なくとも１つに少なくとも１つの測定点（１８）を提供するステップをさらに含む、請求項９または１０に記載の方法。

【請求項12】

すべての損傷したパワー半導体デバイス（１０ａ）を前記無損傷パワー半導体デバイス（１０ｂ、１０ｃ）から少なくとも部分的に電気的に切り離すことは、少なくとも１つの電気的接続部を穿孔、切断、または打ち抜きによって遮断することを含む、請求項９～１１のいずれか１項に記載の方法。

【請求項13】

少なくとも１つの電気的接続部を穿孔によって遮断することは、前記少なくとも１つの損傷したパワー半導体デバイス（１０ａ）のそれぞれのゲートおよびエミッタバイア（１６）を穿孔して開けることを含む、請求項１２に記載の方法。

【請求項14】

すべての損傷したパワー半導体デバイス（１０ａ）を前記無損傷パワー半導体デバイス（１０ｂ、１０ｃ）から少なくとも部分的に電気的に切り離すことは、前記少なくとも１つの損傷したパワー半導体デバイス（１０ａ）を、チップ個々のゲート接点のゲートバス（２２）に、およびチップ個々のエミッタ接点のエミッタバス（２４）に接続するそれぞれの金属化ブリッジ（２０）を除去することを含む、請求項９～１１のいずれか１項に記載の方法。

【請求項15】

すべての損傷したパワー半導体デバイス（１０ａ）を前記無損傷パワー半導体デバイス（１０ｂ、１０ｃ）から少なくとも部分的に電気的に切り離すことは、前記パワー半導体モジュール（３４）のリードフレーム（１４）の接続ブリッジを破壊または除去することにより、前記パワー半導体デバイス（１０）の裏側を互いから電気的に切り離すことを含み、前記複数のパワー半導体デバイス（１０）は前記リードフレーム（１４）上に組み立てられ、前記リードフレーム（１４）上の前記パワー半導体デバイス（１０）のプリプレグ積層（３２）が提供され、前記接続ブリッジは前記プリプレグ積層（３２）における開口部（２６）に提供され、前記接続ブリッジは、前記複数のパワー半導体デバイス（１０）が提供される前記リードフレーム（１４）の異なるリードフレームエリア間の測定点（１８）として機能する、請求項９～１１のいずれか１項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、改良された製造プロセスを示すパワー半導体モジュールを製造するための改良された方法に関する。本開示はさらに、改良されたパワー半導体モジュールおよび電気変換器に関する。

【背景技術】

【0002】

パワー半導体モジュールは一般に、当該技術において広く知られている。そのようなパワー半導体モジュール、たとえば、工業用絶縁ゲートバイポーラトランジスタ（insulated-gate bipolar transistor：ＩＧＢＴ）モジュールは、チップとも呼ばれるパワー半導体デバイスを複数含む。たとえばＩＧＢＴなどのシリコンベースのパワーデバイスは、１チップ当たり高い電流定格で製造され得る。しかしながら、炭化ケイ素金属酸化膜半導体電界効果トランジスタ（silicon carbide metal-oxide-semiconductor field-effect transistor：ＳｉＣ ＭＯＳＦＥＴ）、または窒化ガリウム高電子移動度トランジスタ（gallium nitride high-electron-mobility transistor：ＧａＮ ＨＥＭＴ）などのワイドバンドギャップデバイスは典型的には、半導体材料および処理から生じる歩留りの問題に対抗するために、１チップ当たり低い電流定格を有する。したがって、多くの小型デバイスは、競争力のある（目標とされる）電流定格を達成するために、しばしば並列化される。

【0003】

しかしながら、そのような構成は、組み込みプロセス中に１つのチップが損傷した場合に、すべてのチップを有するパッケージ全体を損失するリスクをもたらす。したがって、損傷に起因するチップ損失を回避するために、パワー半導体モジュールの製造プロセスのための高い要件が必要とされる。また、すべての要件にもかかわらずチップが損失された場合、高い製造コストが生じ得る。

【0004】

先行技術はこのため、この点に関して改良の余地を与える。例示的には、パワー半導体モジュールの製造プロセス中の損傷に起因するチップ損失に関して、パワー半導体モジュールの製造を改良する解決策が必要である。

【発明の概要】

【発明が解決しようとする課題】

【0005】

発明の概要
この開示の実施形態は、当該技術における上述の欠点に、以下にさらに説明されるように全体的にまたは部分的に対処する。これらは、上述の問題を解決または軽減する、パワー半導体モジュールを製造する改良されたプロセスを可能にする解決策を提供し、改良されたパワー半導体モジュールおよび電気変換器を提供することによって、少なくとも部分的に対処される。

【課題を解決するための手段】

【0006】

上述の目的は、独立請求項１の特徴を有するパワー半導体モジュールによって、少なくとも部分的に解決される。目的はさらに、独立請求項９の特徴を有する電気変換器によって、および、独立請求項１１の特徴を有するパワー半導体モジュールを製造するための方法によって、少なくとも部分的に解決される。さらなる実施形態が、従属請求項、さらなる説明、および図面で与えられ、説明される実施形態は、明白に除外されない限り、単独で、またはそれぞれの実施形態の任意の組合せで、本開示の特徴を提供することができる。

【0007】

第１の局面によれば、パワー半導体モジュールを製造するための方法であって、パワー半導体モジュールは複数のパワー半導体デバイスを含み、前記方法は、
ａ）複数のパワー半導体デバイスを担持するための少なくとも１つの基板を提供するステップと、
ｂ）少なくとも１つの基板上に複数のパワー半導体デバイスを配置するステップとを含み、
方法はさらに、以下のような製造ステップを含み、製造ステップは、
ｃ）複数のパワー半導体デバイスのうちの１つ以上のパワー半導体デバイスが損傷しているかどうかを測定するステップと、
ｄ）少なくとも２つのパワー半導体デバイスを含むパワー半導体デバイスの少なくとも一部を並列構成で電気的に相互接続するステップとを含み、
ステップｃ）およびｄ）を実現した後では、また、１つ以上のパワー半導体デバイスが損傷したパワー半導体デバイスである場合には、１つ以上の損傷したパワー半導体デバイスを無損傷パワー半導体デバイスから電気的に分離し、
ステップｃ）およびｄ）を実現した後では、並列構成で電気的に相互接続されたパワー半導体デバイスのうちの少なくとも２つは、無損傷パワー半導体デバイスである。

【0008】

この方法の利点は、それが、損傷したチップを有するにもかかわらず、パワー半導体モジュール全体を損失する危険を減少させることを可能にする解決策を提供するということである。そのような方法は、たとえば、モジュール損失の危険および大量の無損傷チップを損失する危険を著しく減少させる。このため、この方法は、パワー半導体モジュールの製造を著しく改良する。

【0009】

説明されるような方法は、複数のパワー半導体デバイスを含むパワー半導体モジュールの製造に好適である。形成されるパワー半導体モジュールの一部であるパワー半導体デバイスは一般に、並列構成で電気的に相互接続され得る。それらの並列接続されたデバイスは、たとえば、ＳｉＣデバイスのハーフブリッジ構成の一部である。前記ハーフブリッジ構成では、半導体デバイスの２つのグループが直列接続され、それらのグループの各々におけるデバイスは並列接続される。そのようなハーフブリッジ構成は、それが、単一スイッチの構成を有する２つの別々のパワーモジュールによって形成される同じ構成と比べて、それぞれのモジュールの浮遊インダクタンスを減少させるという利点を有する。

【0010】

この点に関しては、ＳｉＣ ＭＯＳＦＥＴまたはＧａＮ ＨＥＭＴなどのワイドバンドギャップデバイスが、ますます市場に参入している。これについての主な１つの理由は、今日のシリコンパワーデバイスと比べて優れたスイッチング性能である。それらのワイドバンドギャップデバイスは、はるかにより高速でスイッチングし、それはスイッチング損失を減少させる。速いスイッチングスピードは、チップを含み、それらを変換器などのパワー電子システムと接続するパワーモジュールの電磁設計に対して、低いインダクタンスなどの課題を呈する。

【0011】

他方では、ワイドバンドギャップパワーデバイスは、シリコンデバイスと比べてはるかにより小さく、また、１チップ当たり著しくより少ない電流を流すことができる。したがって、高いパワーを達成するために、たとえば最大４０個、またはさらにはそれ以上といった多くのチップが、パワーモジュールの内部で並列接続される。すべてのチップが、スイッチング中および伝導中にそれらがすべて電流を等しく共有するように、同じゲート信号を見て、同じ電磁結合を有する電磁設計が有利であり得る。さらに、すべてのチップが十分に冷却されることが有利であり得る。しかしながら、たとえばモジュールのそのような要件に到達するには、製造プロセス中にパワー半導体デバイスのうちの１つまたはいくつかの損傷に起因して多数のパワー半導体デバイスが損失されることが回避されるべきである。

【0012】

これらの要件は、本開示に従った上述の方法によって対処され得る。
ステップａ）で提供される基板は一般に、特定の要件に従って選ばれてもよく、また、一般に、パワー半導体デバイスを位置付けるための支持体として作用してもよい。そのような基板は、たとえば、それぞれの金属化によってパワー半導体デバイスを担持するセラミック基板であってもよく、または、基板は、たとえばリードフレームなどの金属基板であってもよい。しかしながら、それらの例は本開示を限定していない。

【0013】

第１の局面に従った方法で述べられたパワー半導体デバイスに関しては、これらは、形成されるパワー半導体モジュールの所望のニーズおよび特徴に従って選ばれ得る。しかしながら、目標とされる電流定格を達成するには、半導体デバイスを並列接続することが有利であり得る。

【0014】

また、基板上にパワー半導体デバイスを配置するステップは一般に、先行技術に従って、たとえば、基板上に直接、または、金属化層などのそれぞれの接続層を提供することによって行なわれ得る。

【0015】

基板上にパワー半導体デバイスを配置した後で、１つ以上のパワー半導体デバイスが損傷しているかどうかが測定される。パワー半導体デバイスが損傷している状態とは一般に、それが適切に機能せず、予め規定された特性から逸脱するあらゆる状態である。したがって、無損傷パワー半導体デバイスとは、適切に、ひいては予め規定された特性内で機能するあらゆるデバイスである。たとえば、欠陥のあるチップは、ゲートエミッタ短絡、高いゲート電流漏れ、または、十分でない電圧ブロッキング容量を示し得る。

【0016】

この測定するステップは一般に、パワー半導体デバイスのパラメータを決定し、前記パラメータを予め規定された特性と、ひいては、対応する予め規定され予想されるパラメータと比較することによって行なわれ得る。パワー半導体デバイスがすべて適切に機能すると判定された場合、測定するステップの前にパワー半導体デバイスが相互接続された場合には、相互接続部は変わらないままであり得る。測定前にパワー半導体デバイスが相互接続されなかった場合には、それらはこの場合、それらのすべてが適切に機能すると測定が判定した後で、すべて相互接続され得る。

【0017】

次に、パワー半導体モジュールのパワー半導体デバイスの少なくとも一部が電気的に相互接続される。少なくとも２つの無損傷パワー半導体デバイスが並列に相互接続される。それにより、１つまたはいくつかの半導体デバイスの損傷に起因して、モジュール全体、ひいては、大量のパワー半導体デバイスが損失されないことが保証され得る。

【0018】

パワー半導体デバイスを電気的に相互接続するステップは一般に、パワー半導体モジュールの製造の分野からの技術において公知であるように行なわれ得る。たとえば、このステップは、導電構造のそれぞれの位置に、たとえばそれぞれの金属化物に配置されたパワー半導体デバイスを導電体によって接続することによって行なわれ得る。

【0019】

さらに、測定するステップで少なくとも１つの損傷したパワー半導体デバイスが判定された場合、方法は、少なくとも１つの損傷したパワー半導体デバイスを無損傷パワー半導体デバイスから電気的に分離するステップを含む。より詳細には、損傷していると判定されたパワー半導体デバイスはすべて、残りの、ひいては無損傷のパワー半導体デバイスから電気的に分離され、ひいては、少なくとも部分的に電気的に切り離される。これは、すでに相互接続されたパワー半導体デバイス間の電気的接続部を除去することによって、または、相互接続するステップで損傷したパワー半導体デバイスを相互接続しないことによって、行なわれ得る。

【0020】

このステップはこのため、損傷したチップを整流（commutation）ループまたは整流セルからそれぞれ除去することを可能にする。

【0021】

第１の局面の一実施形態によれば、パワー半導体デバイスの一部については、ステップｄ）がステップｃ）の前に実現され、パワー半導体デバイスの別の一部については、ステップｃ）がステップｄ）の前に実現される。第１の局面の別の実施形態では、すべてのパワー半導体デバイスについて、ステップｄ）がステップｃ）の前に実現される。第１の局面のさらに別の実施形態では、すべてのパワー半導体デバイスについて、ステップｃ）がステップｄ）の前に実現される。それらの実施形態によれば、すでに並列に相互接続されたチップが測定されるか、または、チップは、これらがさらに別のパワー半導体デバイスとまだ電気的に相互接続されていない状態で測定されるか、または、それらの組合せである。

【0022】

したがって、方法は、無損傷パワー半導体デバイスの少なくとも一部またはすべてを並列構成で相互接続し、それにより、それらから、損傷したパワー半導体デバイスを電気的に絶縁したままにするステップを含む。より詳細には、無損傷であると検出されたすべてのチップが並列構成で相互接続されるが、チップが損傷していると検出された場合には、そのようなチップは無損傷チップと相互接続されないということが例示的に提供され得る。言い換えれば、無損傷チップのみが相互接続され、損傷したチップは整流ループから外される。それにより、チップの相互接続は、チップに特有の態様で行なわれ得る。

【0023】

この文脈において、パワー半導体デバイスを電気的に分離することは、それらがモジュールの性能に干渉しないように、それらを整流ループから外すことを意味する。その点で、損傷したパワー半導体デバイスと無損傷パワー半導体デバイスとの間の電気的接続部がすべて除去される必要はない。たとえば、損傷したパワー半導体デバイスのエミッタおよびゲートへの電気的接続部を切り離すものの、他の接点を接続したままにすることが可能である。

【0024】

このため、要約すると、本方法は、本質的に無損傷チップのみが並列で電気的に相互接続される構成を得るために、個々のチップを測定し、損傷したチップまたは故障したチップをそれぞれ識別し、損傷したチップを無損傷チップから電気的に分離する一般的なステップに基づいている。

【0025】

一実施形態によれば、ステップｃ）およびｄ）、またはステップｄ）およびｃ）は次に、順番に複数回、複数のパワー半導体デバイスのうちの少なくとも１つのパワー半導体デバイスについて毎回、行なわれる。その実施形態の可能な構成では、初めに、第１のパワー半導体デバイスの第１の接点、たとえばゲート接点が、すでに相互接続されたパワー半導体デバイスに、または、それぞれのパワー半導体モジュールの他の回路に電気的に相互接続され、次に、前記第１のパワー半導体デバイスが損傷しているかどうかが測定される。第１のパワー半導体デバイスは損傷していると判定された場合、第１のパワー半導体デバイスは切り離され、それらのステップは、少なくとも１つのさらに別のパワー半導体デバイスで繰り返される。第１のパワー半導体デバイスは損傷していないと判定された場合、第１のパワー半導体デバイスは接続されたままとなり、それらのステップは、少なくとも１つのさらに別のパワー半導体デバイスで繰り返される。

【0026】

無損傷パワー半導体デバイスのこの段階的な測定および相互接続は、パワー半導体デバイスを電気的に相互接続するためにワイヤーボンディングが使用される従来のパワーモジュールにとって特に有利である。そのようなパワー半導体デバイスのゲートのワイヤボンド接続は、主なリスクを呈するおそれがある。そのようなモジュールについては、上述の実施形態によれば、第１のゲートはワイヤボンドを介して接続され得る。第１のゲートを接続後、前記デバイスのソース‐ゲート間接続が測定される。たとえば、ソース‐ゲート間ゲート接続の測定中に短絡が発見されたという点で、デバイスが損傷していると判定された場合、それぞれのデバイスは切り離され、同じ手順が次のパワー半導体デバイスで繰り返される。測定されたデバイスが機能できることが分かった場合、前記デバイスは接続されたままとなり、同じ手順が次のパワー半導体デバイスで繰り返される。

【0027】

一実施形態によれば、ステップｄ）がステップｃ）の前に実現されるそのようなパワー半導体デバイスについては、また、１つ以上のパワー半導体デバイスが損傷したパワー半導体デバイスである場合には、１つ以上の損傷したパワー半導体デバイスは、１つ以上の損傷したパワー半導体デバイスへの電気的接続部を遮断することによって、無損傷パワー半導体デバイスから電気的に分離される。それにより、パワー半導体デバイスを相互接続した後でも、欠陥のあるパワー半導体デバイスは依然として、欠陥のないパワー半導体デバイスから電気的に分離され得る。このようにして、上述の目的は達成される。

【0028】

一般に、上述の方法は、先行技術に従ったパワー半導体モジュールを製造するための方法に対して著しい利点を有する。

【0029】

実際、無損傷チップが乱されることなく動作するように、損傷したチップが残りのチップに接続されないことが達成され得る。これは全体的な歩留まりを高め、ひいては、たとえば高電流モジュールを作製するためのコストを下げる。

【0030】

さらなる利点は、とりわけ、１つまたはいくつかの故障したチップに起因してシステム全体を損失するリスクがより低いために可能である、より高い集積レベルを可能にすることを含む。実際、複数のチップが、たとえばリードフレームなどの同じ基板上に位置し得る。先行技術によれば、歩留りの理由により、複数のチップが１つのリードフレーム上に各々位置付けられることがしばしば提供されるが、本開示によれば、それは確実に回避され得る。本開示はこのため、パワー密度の増加、冷却の向上、および、より高い設計柔軟性を可能にし得る。

【0031】

なお、高い設計柔軟性に関しては、本開示は、底部で電気的に接続された縦型（vertical）デバイスについても良好に適用可能であり得る。たとえば、ＩＧＢＴは、底部でコレクタを有し、上部でゲートおよびエミッタを有する。故障したＩＧＢＴを電気的に分離するには、上部の接点、すなわち、ゲートおよびエミッタを切り離すことが十分である。

【0032】

しかしながら、本開示は、標準的なパワーモジュールについても機能し得る。ここで、並列化されたデバイスの切り離しは、ボンドワイヤを除去すること、または、そもそもそれらを配置しないことによって行なわれ得る。

【0033】

このため、本開示は、広範囲のモジュール構成に適用可能である。
本開示は、いわゆるＰＣＢ技術を使用し得る。この点に関しては、また、当該技術において一般に公知であるように、プリント回路基板（printed circuit board：ＰＣＢ）は、非導電性基板のシート層上に、および／またはそれらの間に積層された銅の１つ以上のシート層からエッチングされた導電性トラック、パッド、および他の形状構成を使用して、電気または電子部品を機械的に支持し、電気的に接続する。この技術を使用することにより、この開示は、非常に効果的に行なわれ得る。また、この方法は、ＰＣＢに組み込まれた並列チップを例示的に有するパワーモジュールにおいて、問題なく実現され得る。

【0034】

詳細には、ＰＣＢ組み込みは、マルチレベルＰＣＢにおける良好な電磁設計柔軟性のため、多くの並列チップを有するパワーモジュールを設計するための有望な技術である。しかしながら、歩留りの問題は現在、パッケージングに移行している。提示された方法によれば、この制限は、説明されるような利点によって克服される。たとえば、１つのチップがプロセス中に損傷した場合、それは残りから分離され、パワーモジュールは、何らかの軽微なディレーティングを有して使用され得る。

【0035】

ＰＣＢ組み込みをパッケージング技術として使用する場合、それらの電磁的課題はすべて、良好に対処され得る。ここで、電磁挙動を要望通り設計するために、信号およびパワートレースはすべて、多層ＰＣＢにおいて良好にルーティングされ得る。熱的課題も、ＰＣＢに組み込まれたアセンブリにおける優れた熱拡散によって良好に対処され、そのことも、小型ワイドバンドギャップチップにとっては非常に重要である。さらに、組み込まれた半導体を有する１つのＰＣＢ上に変換器全体を構築することができ、そのことは、それを非常にコンパクトにする。

【0036】

ワイドバンドギャップデバイスの欠点は、それらの高いコストである。したがって、１つ１つのあらゆるプロセスステップにおいて高い歩留まりを有することは、高くつく浪費を回避するために好適である。１つのＰＣＢに多くのチップを組み込む場合、処理中に１つのチップが故障する確率は小さいものの、無視できない。１つのチップが故障した場合、ＰＣＢの内部のたとえば最大４０個、またはさらには最大１００個といったすべてのチップだけでなく、ＰＣＢ自体も、それ以上使用できない。これを回避するために、この開示は、故障したチップを電気的に分離し、ディレーティングされた性能で動作可能な残りのチップを救う可能性を提案する。並列で使用されるチップがより多いほど、１つの不具合がより起こりやすくなり、性能ディレーティングがより少なくなるであろう。したがって、この開示は、多くの並列のチップにとってさらにより有利である。

【0037】

一実施形態によれば、電気的接続部は、穿孔、切断、または打ち抜きによって遮断される。この実施形態によれば、ひいては、損傷したパワー半導体デバイスを無損傷パワー半導体デバイスから電気的に分離することが穿孔、切断、または打ち抜きによって行なわれることを提供することによって、損傷したパワー半導体デバイスが無損傷パワー半導体デバイスから電気的に分離されることが非常に効果的に保証され得る、非常に安全な措置に到達することができる。したがって、上述の利点に非常に効率的に到達することができる。

【0038】

それとは別に、そのような方法は、この実施形態がさらに本開示を公知の製造プロセスでも実現するのを助けるように、公知の製造プロセスで容易に実現され得る。

【0039】

一実施形態によれば、ステップｃ）で、損傷したパワー半導体デバイスを検出するために、電気パラメータ、磁気パラメータ、または温度パラメータのうちの少なくとも１つを測定するために、パワー半導体デバイスのうちの少なくとも１つに少なくとも１つの測定点が提供される。この実施形態はまた、本開示を公知の製造プロセスで容易に実現することを可能にする。これは主として、パワー半導体デバイスを測定することが、複雑な周囲を提供することなく実現され得るプロセスステップであるという事実に起因し得る。それとは別に、パワー半導体デバイスを測定することによって、ひいては、それらの電子特性、磁気特性、または温度特性を調べることによって、損傷したチップを非常に正確に判定することを可能にする、非常に信頼できる結果が達成され得る。このため、この実施形態はさらに、前述されたような利点に効果的に到達するのを助ける。

【0040】

一実施形態によれば、少なくとも１つの測定点は、電気的接続部を沙断するために外部からアクセス可能なスポットとして形成される。したがって、モジュールは、測定接点と接触することを可能にするそれぞれの穴または凹部を含み得る。

【0041】

一般に、電子特性を測定することは、パワー半導体デバイスが故障しているかどうかを判定するために、非常に効果的な措置である。

【0042】

測定点はさらに、予め定められた破壊点によって形成され、たとえば、それぞれの予め定められた破壊点を形成し、電気的測定のためにアクセス可能である金属化ブリッジによって形成され得る。この点に関しては、パワー半導体デバイスを測定するために、ひいては、損傷したパワー半導体デバイスを見つけるために、さらには、パワー半導体モジュール自体での広範な設計変更なく、損傷したパワー半導体デバイスを無損傷パワー半導体デバイスから電気的に絶縁するために同じ位置が使用されるように、破壊点は、既存のパワー半導体モジュールにおける一致した接点に対応するかまたは少なくとも主として対応する位置に提供され得る。

【0043】

上述の点に関しては、予め定められた破壊点は、たとえば減少した厚さおよび／または減少した幅を有し得る電気構造の、ひいては、たとえば金属化物の例示的な位置である。このため、この位置でパワー半導体デバイスを切り離すこと、ひいては、損傷したパワー半導体デバイスを無損傷パワー半導体デバイスから電気的に分離することは、向上した安全性および信頼性を有して行なわれ得る。

【0044】

また、残りのチップから分離されるチップの数に依存して、適合された特性が、パワー半導体モジュールの正確な仕様を提供するために提供され得る。

【0045】

結論として、この開示は、改良された製造方法を用いて、多くの並列のチップを有するパワーモジュールを作製することを可能にする。

【0046】

方法のさらなる利点および技術的特徴に関しては、パワー半導体モジュール、変換器、図面、およびさらなる説明を参照されたい。

【0047】

この開示の第２の局面によれば、パワー半導体モジュールは、複数のパワー半導体デバイスを担持する基板を含み、複数のパワー半導体デバイスは、無損傷パワー半導体デバイスから構成される、パワー半導体デバイスの第１のグループと、損傷したパワー半導体デバイスから構成される、パワー半導体デバイスの第２のグループとを含む。少なくとも２つの無損傷パワー半導体デバイスが、並列構成で電気的に相互接続され、パワー半導体デバイスの第２のグループは、パワー半導体デバイスの第１のグループの要素から電気的に分離される。

【0048】

そのようなパワー半導体モジュールはこのため、損傷がなく、ひいては予め規定された態様で機能するパワー半導体デバイスの第１のグループを含み、パワー半導体モジュールはさらに、損傷したパワー半導体デバイスの第２のグループを含む。第１のグループは、少なくとも２つのパワー半導体デバイスを含む。たとえば、パワー半導体デバイスの第１のグループは、最大４０個、またはそれ以上のデバイスを含み得る。

【0049】

損傷したパワー半導体デバイスが無損傷パワー半導体デバイスから電気的に分離されるという事実により、無損傷パワー半導体デバイスは、損傷したパワー半導体デバイスによって悪影響を受けることなく機能する。

【0050】

これは、方法に関してより詳細に説明されたような利点をもたらし得る。それらの利点は、パワー半導体モジュールに関しても当てはまる。

【0051】

パワー半導体デバイスの第１のグループは、測定構成が提供された少なくとも１つのパワー半導体デバイスを含み得る。測定構成は、少なくとも１つのパワー半導体デバイスの電子特性、磁気特性、および温度特性のうちの少なくとも１つを測定するための少なくとも１つの測定点を含む。一実施形態によれば、少なくとも１つの測定点は、予め定められた破壊点によって形成され得る。

【0052】

たとえば、提供されたすべてのパワー半導体デバイスには、それぞれの測定構成が提供され得る。それに代えて、たった１つまたはいくつかの測定点を提供して複数のパワー半導体デバイスの特性を測定し、測定結果からどのパワー半導体デバイスに欠陥があるかを計算してそれらを電気的に分離することも可能であり得る。

【0053】

この実施形態によれば、方法に関して説明されたように、パワー半導体モジュールは、既存のプロセスへのこの開示の効果的で容易に実現できる適合を提供するために、先行技術のパワーモジュールに対応して、または主として対応して配置され得る。この点に関しては、パワー半導体デバイスを測定するために、ひいては、損傷したパワー半導体デバイスを見つけるために、さらには、損傷したパワー半導体デバイスを損傷がないパワー半導体デバイスから電気的に分離するために、すでに存在する接続部が使用され得る。

【0054】

パワー半導体モジュールのさらなる利点および技術的特徴に関しては、方法、変換器、図面、およびさらなる説明を参照されたい。

【0055】

この開示の第３の局面によれば、電気変換器は、第２の局面に従ったパワー半導体モジュールを少なくとも１つ含む。

【0056】

そのような変換器が、第２の局面に関して上述されたようなパワー半導体モジュールを少なくとも１つ含むという事実により、第２の局面に関して説明されたような著しい利点に到達することができる。さらなる利点が、方法に関して詳細に説明され、また、変換器についても当てはまる。

【0057】

第１、第２、または第３の局面のいずれかに関して開示される特徴は、それに応じて、他の局面のいずれにも同様に適用され得る。

【0058】

変換器のさらなる利点および技術的特徴に関しては、パワー半導体モジュール、方法、図面、およびさらなる説明を参照されたい。

【0059】

図面の簡単な説明
この開示のこれらのおよび他の局面は、以下に説明される実施形態から明らかとなり、当該実施形態を参照して解明されるであろう。実施形態で開示される個々の特徴は、単独で、または組合されて、本開示の局面を構成することができる。異なる実施形態の特徴を、ある実施形態から別の実施形態へ適用することができる。

【図面の簡単な説明】

【0060】

【図1】この開示の一実施形態に従ったパワー半導体デバイスを有するパワー半導体モジュールの一部の概略断面図である。

【図2】図１に従ったパワー半導体デバイスの拡大図である。

【図3】この開示の一実施形態に従ったパワー半導体モジュールを製造するための方法の１ステップ中の、この開示の一実施形態に従ったパワー半導体モジュールの一部の概略図である。

【図4】本開示のさらに別の実施形態に従ったパワー半導体モジュールの一部の概略図である。

【図5】この開示のさらに別の実施形態に従ったパワー半導体モジュールを製造するための方法の複数のステップ中のパワー半導体モジュールの一部の概略図である。

【図6】この開示のさらに別の実施形態に従ったパワー半導体モジュールの一部の概略図である。

【発明を実施するための形態】

【0061】

実施形態の説明
図１および図２は、この場合、リードフレーム１４として形成された基板１２上に位置付けられたパワー半導体デバイス１０を有するパワー半導体モジュールの一部の断面図を示す。図２は、図１の詳細を示す。より詳細には、図１および図２に示されるようなパワー半導体デバイス１０は、ＰＣＢに組み込まれたＧａＮチップである。リードフレーム１４は、他の基板１２と比べて改良された熱的性能に到達でき、ひいては、パワー半導体デバイス１０がより効率的に冷却され得るという点で、利点を有する。しかしながら、他の実施形態では、異なる基板１２が使用されてもよい。

【0062】

さらに図示されているのは、バイア１６の形をした電気的接続部である。これらの電気的接続部は、たとえばゲート端子、ソース端子、およびドレイン端子といったそれぞれの端子を接続するために使用され得る。このため、バイア１６は、パワーモジュールのパワー半導体デバイス１０からＰＣＢ層１９へ延在して、銅層１７への電気的接続を提供する。

【0063】

その一部が図１および図２に示されているパワー半導体モジュールは、本願に記載されるような、本開示に従ったパワー半導体モジュールを製造するための方法によって製造され、またはさらに処理される。特に、パワー半導体デバイス１０が損傷しているかどうかが測定される。その一部が図１および図２に示されているパワー半導体モジュールは加えて、さらに別の同様のパワー半導体デバイス（ここでは図示せず）を含み、それらもその点について測定される。欠陥があると判定されたそれらのパワー半導体デバイスはその場合、それらのパワー半導体デバイスをパワー半導体モジュールの残りと相互接続することから無視されるか、または、欠陥のあるパワー半導体デバイスがすでに相互接続されていた場合、それらの欠陥のあるパワー半導体デバイスの相互接続は解除される。

【0064】

最終的に、パワー半導体モジュールは、並列構成で相互接続された、図１および図２に示されたパワー半導体デバイス１０といった、無損傷パワー半導体デバイスを含む。損傷したパワー半導体デバイスが判定された場合、それらは無損傷パワー半導体デバイスから電気的に分離される。

【0065】

図３は、パワー半導体モジュールを製造するための方法の１ステップ中の、この開示の一実施形態に従ったパワー半導体モジュールの３つの部分の概略図を示す。図３に示されたパワー半導体モジュールは、図１および図２を参照して説明されたようなパワー半導体モジュールに概して対応する。図１および図２に関してすでに説明されたパワー半導体モジュールの詳細は、ここでは繰り返されない。

【0066】

図３では、３つのパワー半導体デバイス１０ａ、１０ｂ、１０ｃが示されており、それらは各々、図１および図２を参照して説明されたようなパワー半導体デバイス１０に概して対応し得る。複数のパワー半導体デバイス１０ａ、１０ｂ、１０ｃを担持するために、基板１２が提供される。複数のパワー半導体デバイス１０ａ、１０ｂ、１０ｃは、基板１２上に配置される。パワー半導体デバイス１０ａ、１０ｂ、１０ｃは、並列構成で相互接続される。

【0067】

図３に示されるような実施形態によれば、中央のパワー半導体デバイス１０ａが損傷しており、外側のパワー半導体デバイス１０ｂおよび１０ｃは損傷しておらず、適切に機能するということが判定された。パワー半導体モジュールのパワー半導体デバイス１０のうちの１つまたはいくつかが損傷した場合に複数のパワー半導体デバイス１０を損失することを回避するために、ひいては、図３の例では、パワー半導体デバイス１０ａの損傷に起因してパワー半導体デバイス１０ｂおよび１０ｃを損失することを回避するために、損傷したパワー半導体デバイス１０ａは、無損傷パワー半導体デバイス１０ｂ、１０ｃから電気的に分離される。

【0068】

図３に示されるような実施形態によれば、損傷したパワー半導体デバイス１０ａの分離は、いわゆる「バイアホール」３０を穿孔するによって、ひいては、ドリル２８の使用によりそれぞれのバイア１６を破壊することによって行なわれる。穿孔は一般に、機械的に、またはレーザー穿孔によって行なわれ得る。一般的な措置として、残っているバイアホール３０はその後、たとえばさらなるＰＣＢ層が上部に積層される際にエポキシまたは他の材料を充填されてもよく、または、開いたままになっていてもよい。

【0069】

これは、無損傷パワー半導体デバイス１０ｂ、１０ｃからの、損傷したパワー半導体デバイス１０ａの安全で信頼できる電気的分離をもたらす。

【0070】

残りの相互接続された無損傷パワー半導体デバイス１０ｂ、１０ｃはその場合、損傷したパワー半導体デバイス１０ａを物理的に含んでいるにもかかわらず、何らかの軽微なディレーティングを有して依然として使用され得るパワー半導体モジュールの一部である。

【0071】

図４では、並列に相互接続されたパワー半導体デバイス１０を測定することを可能にするとともに、損傷したパワー半導体デバイスを無損傷パワー半導体デバイスから電気的に分離することを可能にする、この開示のさらに別の実施形態に従ったパワー半導体モジュールの一部が示されている。

【0072】

図４では、各パワー半導体デバイス１０について上部から２つの測定点１８へのアクセスを提供する、組み込まれたパワーモジュールのレイアウトが示されている。測定点１８は、各パワー半導体デバイス１０の測定および切り離しのためのアクセスを提供する金属化ブリッジ２０として配置される。金属化ブリッジ２０は、チップ個々のゲート接点のゲートバス２２に、またはチップ個々のエミッタ接点のエミッタバス２４にそれぞれ接続され、ひいては、パワー半導体デバイス１０のそれぞれのバイア１６をゲートバス２２およびエミッタバス２４にそれぞれ接続する。ゲートバス２２およびエミッタバス２４は、ＰＣＢ金属化トラックから形成される。また、パワー半導体デバイス１０は基板１２としてのリードフレーム１４上に位置付けられることが示されている。さらに、パワー半導体デバイス１０およびパワー半導体モジュールは、図１～３を参照して説明されたものに概して対応し得る。

【0073】

測定点１８は、欠陥のあるデバイス１０を感知して切り離すために使用され得る。そのような構成は、組み立て中の損傷したデバイス１０の主な問題が、ゲート‐エミッタまたはコレクタ‐エミッタ間の漏れ、短絡、もしくは開回路のいずれかを含む場合に、特に有利であり得る。これらの問題はすべて、本開示のこの実施形態によって、たとえば、各パワー半導体デバイス１０についての露出された金属化ブリッジ２０での敏感な温度検査または磁界／電流検査によって検出され得る。欠陥が検出された場合、それぞれのゲートおよびエミッタバイア１６を穿孔して開けることができ、それぞれのブリッジ２０を除去してもよく、または、欠陥のあるデバイス１０を別のやり方で電気的に分離してもよく、欠陥のあるパワー半導体デバイス１０は、無損傷の並列のパワー半導体デバイス１０から効率的に分離される。

【0074】

組み込み後にチップを切り離す代替的な解決策が、本開示の効果を同様に示し得る図５に示されている。図５によれば、各デバイス１０の底部で電気的に接続された、並列に相互接続された縦型パワー半導体デバイス１０の切り離しは、図５に示されるように、パワー半導体デバイス１０の裏側、すなわち、ドレインまたはコレクタ側が組み立てられたリードフレーム１４を切断することによっても達成され得る。パワー半導体デバイス１０間には、リードフレーム１４のない開放エリア３６がある。

【0075】

図５ａによれば、２つのパワー半導体デバイス１０が、銅製のリードフレーム１４といったリードフレーム１４上に組み立てられていることが示されている。

【0076】

図５ｂによれば、リードフレーム１４上のパワー半導体デバイス１０のプリプレグ積層３２が提供され、並列のパワー半導体デバイス１０に対して異なるリードフレームエリア間の測定点１８として機能する接続ブリッジでの積層３２において開口部２６が提供される。リードフレーム１４へのアクセスを可能にする開口部２６は、測定点１８にアクセスするために使用されてもよく、それらを介して、パワー半導体デバイスのうちの１つ以上が損傷しているかどうかが測定され得る。

【0077】

図５ｃによれば、この場合それぞれ接続ブリッジであった測定点１８が、穿孔、または切断、たとえばレーザー切断、または打ち抜きなどによって破壊されて除去される。したがって、パワー半導体デバイス１０の裏側は互いから電気的に切り離され、上側の相互接続はこの図では示されていない。この実施形態によれば、並列のパワー半導体デバイス１０は、組み込み後に互いから電気的に切り離される。それぞれの接続エリアは、積層後に露出されたままであってもよく、または、上述のように充填されてもよい。

【0078】

図５に従った実施形態は、互いから電気的に切り離されたパワー半導体デバイス１０を２つだけ示している。しかしながら、この開示の一実施形態に従ったパワー半導体モジュールには、互いに相互接続されたそのようなパワー半導体デバイス１０が複数存在していてもよい。図５に示されるような実施形態によれば、そのようなパワー半導体モジュールにおいて、欠陥のあるパワー半導体デバイスは、無損傷パワー半導体デバイスから分離され得る。

【0079】

図６は、電気変換器の一部であり得るパワー半導体モジュール３４の一部を示す。複数のパワー半導体デバイス１０が概略的に示されており、複数のパワー半導体デバイスは、並列構成で相互接続されたパワー半導体デバイスの第１のグループを含む。

【0080】

パワー半導体デバイス１０の第１のグループに加えて、複数のパワー半導体デバイスは、パワー半導体デバイス１０の第２のグループを含む。パワー半導体デバイス１０の第１のグループが無損傷パワー半導体デバイス１０ｂから構成され、パワー半導体デバイスの第２のグループが損傷したパワー半導体デバイス１０ａから構成されるように、パワー半導体デバイスの第２のグループのすべての要素は、パワー半導体デバイスの第１のグループのすべての要素から電気的に分離される。

【0081】

したがって、パワー半導体デバイス１０、ひいては、無損傷パワー半導体デバイス１０ｂの第１のグループは、パワー半導体デバイス１０ａの第２のグループの存在によって悪影響を受けることなく、適切に機能し得る。

【0082】

この開示を図面および前述の説明において詳細に例示および説明してきたが、そのような例示および説明は、限定的ではなく、例証または例示的であると考えられるべきである。この開示は、開示された実施形態に限定されない。開示された実施形態への他の変更は、請求される開示を実践する際に、図面、開示、および添付された請求項の研究から、当業者によって理解され、実施され得る。請求項では、「含む」という単語は他の要素またはステップを除外せず、単数は複数を除外しない。ある措置が互いに異なる従属請求項に記載されているという単なる事実は、これらの措置の組合せを有利に使用することができないということを示さない。請求項におけるどの参照符号も、範囲を限定するとして解釈されるべきでない。

【符号の説明】

【0083】

参照符号リスト
１０ パワー半導体デバイス
１２ 基板
１４ リードフレーム
１６ バイア
１７ 銅層
１８ 測定点
１９ 層
２０ 金属化ブリッジ
２２ ゲートバス
２４ エミッタバス
２６ 開口部
２８ ドリル
３０ バイアホール
３２ 積層
３４ パワー半導体モジュール
３６ 開放エリア

【図1】

【図2】

【図3】

【図4】

【図5a)】

【図5b)】

【図5c)】

【図6】