知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-19
(45)【発行日】2024-11-27
(54)【発明の名称】半導体膜及び複合基板
(51)【国際特許分類】
C30B 29/16 20060101AFI20241120BHJP
C30B 25/18 20060101ALI20241120BHJP
C23C 16/40 20060101ALI20241120BHJP
H01L 21/365 20060101ALI20241120BHJP
【ＦＩ】
C30B29/16
C30B25/18
C23C16/40
H01L21/365
【請求項の数】
6
(21)【出願番号】P 2023542234
(86)(22)【出願日】2022-06-09
(86)【国際出願番号】 JP2022023322
(87)【国際公開番号】W WO2023021815
(87)【国際公開日】2023-02-23
【審査請求日】2023-09-07
(31)【優先権主張番号】P 2021134685
(32)【優先日】2021-08-20
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000004064
【氏名又は名称】日本碍子株式会社
(74)【代理人】
【識別番号】100113365
【弁理士】
【氏名又は名称】高村 雅晴
(74)【代理人】
【識別番号】100209336
【弁理士】
【氏名又は名称】長谷川 悠
(74)【代理人】
【識別番号】100218800
【弁理士】
【氏名又は名称】河内 亮
(72)【発明者】
【氏名】吉川 潤
(72)【発明者】
【氏名】渡邊 守道
(72)【発明者】
【氏名】柴田 宏之
【審査官】▲高▼橋 真由
(56)【参考文献】
【文献】特開２０１９－０６７９０７（ＪＰ，Ａ）
【文献】特開２０１７－００７８７１（ＪＰ，Ａ）
【文献】中国特許出願公開第１１１６４０８５７（ＣＮ，Ａ）
【文献】中国特許出願公開第１１００８５６５８（ＣＮ，Ａ）
【文献】国際公開第２０２１／０４４４８９（ＷＯ，Ａ１）
【文献】特開２０１６－０３７４１７（ＪＰ，Ａ）
【文献】中国特許出願公開第１１３０６６９０２（ＣＮ，Ａ）
【文献】中国特許出願公開第１１００８５６６１（ＣＮ，Ａ）
【文献】LEONE,Stefano et al.，Epitaxial growth of GaN/Ga2O3 and Ga2O3/GaN heterostructures for novel high electron mobility transi，Journal of Crystal Growth，2020年，Vol.534，pp.125511，<DOI: 10.1016/j.jcrysgro.2020.125511>
【文献】OSHIMA,Yuichi et al.，Epitaxial growth of phase-pure ε-Ga2O3 by halide vapor phase epitaxy，JOURNAL OF APPLIED PHYSICS，2015年，Vol.118，pp.085301-1 - 085301-5，<DOI: 10.1063/1.4929417>
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｃ３０Ｂ １／００－３５／００
Ｃ２３Ｃ １６／００－１６／５６
Ｈ０１Ｌ ２１／３６５
ＪＳＴＰｌｕｓ／ＪＭＥＤＰｌｕｓ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）
(57)【特許請求の範囲】
【請求項1】
ε－Ｇａ２Ｏ３、又はε－Ｇａ２Ｏ３系固溶体で構成される結晶を主相とする、円形状の半導体膜であって、前記半導体膜の表面におけるオフ角分布が０．２５°以下であり、前記オフ角分布は、前記半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎの差であり、前記オフ角は、前記半導体膜の膜面の法線に対する、前記半導体膜の略法線方向に配向した結晶軸の傾斜角度として定義され、前記外周点Ａ、Ｂ、Ｃ及びＤが、ｉ）前記外周点Ａ及び前記外周点Ｃを結ぶ直線と、前記外周点Ｂ及び前記外周点Ｄを結ぶ直線とが前記中心点Ｘで直角に交わり、かつ、ｉｉ）前記外周点Ａ、Ｂ、Ｃ及びＤの前記半導体膜の外縁からの各最短距離が前記半導体膜の半径の１／５となるように定められるものであり、
前記半導体膜の外周から２ｍｍ以内の領域を除いた膜表面の全体を観察した場合に、単位面積２０ｃｍ２当たりの長さ５０μｍ以上のクラックの数が２０個以下である、ただし、あるクラックから別のクラックまでの最短距離が５００μｍ以下の場合は１つのクラックとみなすものとする、半導体膜。
【請求項2】
前記半導体膜の表面における算術平均粗さＲａが０．１～５０ｎｍである、請求項１に記載の半導体膜。【請求項3】
前記中心点Ｘ並びに前記外周点Ａ、Ｂ、Ｃ及びＤにおけるオフ角の算術平均角が０．０１～０．５°である、請求項１又は２に記載の半導体膜。【請求項4】
前記オフ角分布が０．１５°以下である、請求項１又は２に記載の半導体膜。【請求項5】
前記半導体膜の厚さが２００ｎｍ以上である、請求項１又は２に記載の半導体膜。【請求項6】
ＧａＮ単結晶基板と、前記ＧａＮ単結晶基板上に形成された請求項１又は２に記載の半導体膜とから構成される２層構造を有する、複合基板。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ε－Ｇａ２Ｏ３系半導体膜及びそれを含む複合基板に関する。
【背景技術】
【0002】
近年、基板上にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、例えば、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）が挙げられる。ＧａＮ系ＨＥＭＴを電源用のインバータのスイッチとして使用することにより、オン抵抗の低減及び耐圧の向上の両立が期待されている。しかしながら、ＧａＮ系ＨＥＭＴを作製する場合には、高品質な結晶性のＧａＮ基板を得ることが困難であるため、実用に足るだけの高周波特性が得られない等の様々な問題がある。
【0003】
一方、ＧａＮよりも広いバンドギャップを有する半導体材料として、酸化ガリウム（Ｇａ２Ｏ３）が注目されている。酸化ガリウム（Ｇａ２Ｏ３）は、室温において４．８～５．３ｅＶという広いバンドギャップを持ち、可視光及び紫外光をほとんど吸収しない透明半導体である。そのため、特に、深紫外線領域で動作する光・電子デバイスや透明エレクトロニクスにおいて使用するための有望な材料であり、近年においては、酸化ガリウム（Ｇａ２Ｏ３）を基にした、光検知器、発光ダイオード（ＬＥＤ）及びトランジスタの開発が行われている。なお、酸化ガリウム（Ｇａ２Ｏ３）には、α、β、γ、σ及びεの５つの結晶構造が存在することが知られている。
【0004】
酸化ガリウムを半導体として用いた電子デバイスについて検討がされているが、αやβの結晶構造であるＧａ２Ｏ３は結晶構造として自発分極を生じないため、ＨＥＭＴ用半導体としての利用は必ずしも好適ではなかった。
【0005】
一方、近年はε－Ｇａ２Ｏ３に関する検討も行われている。ε－Ｇａ２Ｏ３は、約５ｅＶのバンドギャップを有し、約８７０℃までの十分な安定性を有すると共に、混晶形成によるバンドギャップ制御が可能である。また、ＨＥＭＴへの適用には二次元電子ガスの生成が必要であるところ、ε－Ｇａ２Ｏ３は自発分極を示す結晶構造を有するため、α－Ｇａ２Ｏ３やβ－Ｇａ２Ｏ３よりもＨＥＭＴ用半導体として好適である。
【0006】
例えば、特許文献１（特許第６４３６５３８号）には、ＨＶＰＥ法（ハライド気相成長法）を用いて作製した、半導体素子に適用可能な不純物濃度の低いε－Ｇａ２Ｏ３単結晶が開示されている。また、特許文献２（特開２０１９－４６９８４号公報）には、ミストＣＶＤ法により、準安定の結晶構造を有する半導体結晶を主成分として含む第１の半導体膜、及び第１の半導体膜の主成分とは組成が異なり、六方晶の結晶構造を有する半導体結晶を主成分として含む第２の半導体膜（主成分がε－Ｇａ２Ｏ３）をそれぞれ形成することにより、半導体特性に優れた半導体装置を製造する方法が開示されている。
【先行技術文献】
【特許文献】
【0007】
【文献】特許第６４３６５３８号
【文献】特開２０１９－４６９８４号公報
【非特許文献】
【0008】
【文献】Ildiko Cora et al., "The real structure of ε-Ga2O3 and its relation to κ-phase," CrystEngComm, 2017, 19, 1509-1516
【文献】F. Mezzadri, et al., "Crystal Structure and Ferroelectric Properties of ε-Ga2O3 Films Grown on (0001)-Sapphire," Inorg. Chem. 2016, 55, 12079-12084
【発明の概要】
【0009】
上述したように、ε－Ｇａ２Ｏ３は、自発分極を生成する結晶構造を有し、混晶形成によるバンドギャップ制御が可能であるため、有望な半導体材料である。しかしながら、従来のε－Ｇａ２Ｏ３系半導体膜はクラック発生頻度が多く、パワーデバイス作製の障害となっていた。
【0010】
本発明者らは、今般、ε－Ｇａ２Ｏ３系半導体膜のオフ角分布を制御することにより、ε－Ｇａ２Ｏ３系半導体膜のクラック発生を抑制することができるとの知見を得た。
【0011】
したがって、本発明の目的は、クラック発生が抑制されたε－Ｇａ２Ｏ３系半導体膜を提供することにある。
【0012】
本発明によれば、以下の態様が提供される。
［態様１］
ε－Ｇａ２Ｏ３、又はε－Ｇａ２Ｏ３系固溶体で構成される結晶を主相とする、円形状の半導体膜であって、
前記半導体膜の表面におけるオフ角分布が０．２５°以下であり、前記オフ角分布は、前記半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎの差であり、前記オフ角は、前記半導体膜の膜面の法線に対する、前記半導体膜の略法線方向に配向した結晶軸の傾斜角度として定義され、前記外周点Ａ、Ｂ、Ｃ及びＤが、ｉ）前記外周点Ａ及び前記外周点Ｃを結ぶ直線と、前記外周点Ｂ及び前記外周点Ｄを結ぶ直線とが前記中心点Ｘで直角に交わり、かつ、ｉｉ）前記外周点Ａ、Ｂ、Ｃ及びＤの前記半導体膜の外縁からの各最短距離が前記半導体膜の半径の１／５となるように定められるものであり、
前記半導体膜の外周から２ｍｍ以内の領域を除いた膜表面の全体を観察した場合に、単位面積２０ｃｍ２当たりの長さ５０μｍ以上のクラックの数が２０個以下である、ただし、あるクラックから別のクラックまでの最短距離が５００μｍ以下の場合は１つのクラックとみなすものとする、半導体膜。
［態様２］
前記半導体膜の表面における算術平均粗さＲａが０．１～５０ｎｍである、態様１に記載の半導体膜。
［態様３］
前記中心点Ｘ並びに前記外周点Ａ、Ｂ、Ｃ及びＤにおけるオフ角の算術平均角が０．０１～０．５°である、態様１又は２に記載の半導体膜。
［態様４］
前記オフ角分布が０．１５°以下である、態様１～３のいずれか一つに記載の半導体膜。
［態様５］
前記半導体膜の厚さが２００ｎｍ以上である、態様１～４のいずれか一つに記載の半導体膜。
［態様６］
ＧａＮ単結晶基板と、前記ＧａＮ単結晶基板上に形成された態様１～５のいずれか一つに記載の半導体膜とから構成される２層構造を有する、複合基板。
［態様１］
ε－Ｇａ２Ｏ３、又はε－Ｇａ２Ｏ３系固溶体で構成される結晶を主相とする、円形状の半導体膜であって、
前記半導体膜の表面におけるオフ角分布が０．２５°以下であり、前記オフ角分布は、前記半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎの差であり、前記オフ角は、前記半導体膜の膜面の法線に対する、前記半導体膜の略法線方向に配向した結晶軸の傾斜角度として定義され、前記外周点Ａ、Ｂ、Ｃ及びＤが、ｉ）前記外周点Ａ及び前記外周点Ｃを結ぶ直線と、前記外周点Ｂ及び前記外周点Ｄを結ぶ直線とが前記中心点Ｘで直角に交わり、かつ、ｉｉ）前記外周点Ａ、Ｂ、Ｃ及びＤの前記半導体膜の外縁からの各最短距離が前記半導体膜の半径の１／５となるように定められるものであり、
前記半導体膜の外周から２ｍｍ以内の領域を除いた膜表面の全体を観察した場合に、単位面積２０ｃｍ２当たりの長さ５０μｍ以上のクラックの数が２０個以下である、ただし、あるクラックから別のクラックまでの最短距離が５００μｍ以下の場合は１つのクラックとみなすものとする、半導体膜。
［態様２］
前記半導体膜の表面における算術平均粗さＲａが０．１～５０ｎｍである、態様１に記載の半導体膜。
［態様３］
前記中心点Ｘ並びに前記外周点Ａ、Ｂ、Ｃ及びＤにおけるオフ角の算術平均角が０．０１～０．５°である、態様１又は２に記載の半導体膜。
［態様４］
前記オフ角分布が０．１５°以下である、態様１～３のいずれか一つに記載の半導体膜。
［態様５］
前記半導体膜の厚さが２００ｎｍ以上である、態様１～４のいずれか一つに記載の半導体膜。
［態様６］
ＧａＮ単結晶基板と、前記ＧａＮ単結晶基板上に形成された態様１～５のいずれか一つに記載の半導体膜とから構成される２層構造を有する、複合基板。
【図面の簡単な説明】
【0013】
【図1】本発明の半導体膜の表面におけるオフ角を説明するための図である。
【図2】本発明の半導体膜の表面における中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの位置を説明するための図である。
【図3】ＨＶＰＥ（ハライド気相成長法）装置の構成を示す模式断面図である。
【図4】ミストＣＶＤ（化学気相成長）装置の構成を示す模式断面図である。
【発明を実施するための形態】
【0014】
半導体膜
本発明による半導体膜は、ε－Ｇａ２Ｏ３、又はε－Ｇａ２Ｏ３系固溶体で構成される結晶を主相とするものである。したがって、本発明による半導体膜は、ε－Ｇａ２Ｏ３系半導体膜と称することができる。この半導体膜は円形状であり、それ故半導体ウェハとして用いることができる。そして、半導体膜の表面におけるオフ角分布が０．２５°以下であり、オフ角分布は、半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎの差である。ここで本明細書において、オフ角は、図１に示されるように、半導体膜１０の膜面の法線Ｎに対する、半導体膜１０の略法線方向に配向した結晶軸Ｔの傾斜角度θとして定義される。また、外周点Ａ、Ｂ、Ｃ及びＤは、図２に示されるように、ｉ）外周点Ａ及び外周点Ｃを結ぶ直線と、外周点Ｂ及び外周点Ｄを結ぶ直線とが中心点Ｘで直角に交わり、かつ、ｉｉ）外周点Ａ、Ｂ、Ｃ及びＤの半導体膜の外縁からの各最短距離が半導体膜の半径の１／５となるように定められる。本発明者らは、このように互いに十分に離れた５点において、半導体膜のオフ角の最大値θｍａｘと最小値θｍｉｎの差を０．２５°以下とすることにより、半導体膜の中心部から外周部に至るまでの広範囲にわたってクラック発生を抑制できるとの知見を得た。本発明による半導体膜は、半導体膜の外周（典型的には下地基板の外周）から２ｍｍ以内の領域を除いた膜表面の全体を観察した場合に、単位面積２０ｃｍ２当たりの長さ５０μｍ以上のクラックの数が２０個以下である。ただし、この場合のクラックは、あるクラックから別のクラックまでの最短距離が５００μｍ以下の場合は１つのクラックとみなすものとする。
本発明による半導体膜は、ε－Ｇａ２Ｏ３、又はε－Ｇａ２Ｏ３系固溶体で構成される結晶を主相とするものである。したがって、本発明による半導体膜は、ε－Ｇａ２Ｏ３系半導体膜と称することができる。この半導体膜は円形状であり、それ故半導体ウェハとして用いることができる。そして、半導体膜の表面におけるオフ角分布が０．２５°以下であり、オフ角分布は、半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎの差である。ここで本明細書において、オフ角は、図１に示されるように、半導体膜１０の膜面の法線Ｎに対する、半導体膜１０の略法線方向に配向した結晶軸Ｔの傾斜角度θとして定義される。また、外周点Ａ、Ｂ、Ｃ及びＤは、図２に示されるように、ｉ）外周点Ａ及び外周点Ｃを結ぶ直線と、外周点Ｂ及び外周点Ｄを結ぶ直線とが中心点Ｘで直角に交わり、かつ、ｉｉ）外周点Ａ、Ｂ、Ｃ及びＤの半導体膜の外縁からの各最短距離が半導体膜の半径の１／５となるように定められる。本発明者らは、このように互いに十分に離れた５点において、半導体膜のオフ角の最大値θｍａｘと最小値θｍｉｎの差を０．２５°以下とすることにより、半導体膜の中心部から外周部に至るまでの広範囲にわたってクラック発生を抑制できるとの知見を得た。本発明による半導体膜は、半導体膜の外周（典型的には下地基板の外周）から２ｍｍ以内の領域を除いた膜表面の全体を観察した場合に、単位面積２０ｃｍ２当たりの長さ５０μｍ以上のクラックの数が２０個以下である。ただし、この場合のクラックは、あるクラックから別のクラックまでの最短距離が５００μｍ以下の場合は１つのクラックとみなすものとする。
【0015】
前述したように、ε－Ｇａ２Ｏ３は、α－Ｇａ２Ｏ３やβ－Ｇａ２Ｏ３よりもＨＥＭＴデバイスへの適用可能性がある。これは、ＨＥＭＴデバイスへの適用には二次元電子ガスの生成が必要であるところ、ε－Ｇａ２Ｏ３は、自発分極を生成する結晶構造を有し、混晶形成によるバンドギャップ制御が可能であるという特徴を有するからである。しかしながら、従来のε－Ｇａ２Ｏ３系半導体膜はクラック発生頻度が多く、パワーデバイス作製の障害になるという問題があった。この点、本発明の半導体膜によればこれらの問題を好都合に解消することができる。
【0016】
本発明の半導体膜は、半導体膜の外周から２ｍｍ以内の領域を除いた膜表面の全体を観察した場合に、単位面積２０ｃｍ２当たりの長さ５０μｍ以上のクラックの数が２０個以下である。このクラックの数は好ましくは２０個以下であり、より好ましくは１０個以下である。クラックは少ない方が良く、その数の下限は特に限定されないが、理想的には０個であり、典型的には１個以上である。
【0017】
本発明の半導体膜は、その表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎの差であるオフ角分布が０．２５°以下であり、好ましくは０．１５°以下であり、より好ましくは０．１０°以下である。オフ角分布は小さい方が良いため、その下限値は特に限定されず、理想的には０°であるが、典型的には０．０１°以上である。また、半導体膜の表面において、中心点Ｘ並びに外周点Ａ、Ｂ、Ｃ及びＤにおけるオフ角の算術平均角が０．０１～０．５°であるのが好ましく、より好ましくは０．０５～０．４５°、さらに好ましくは０．１～０．４°である。
【0018】
オフ角の測定は公知の方法により行うことができる。例えば、自動Ｘ線結晶方位測定装置（Ｒｉｇａｋｕ製、ＦＳＡＳ ＩＩＩ）を用いて、サンプリング幅０．０１°、スキャン速度１０°／ｍｉｎでオフ角の測定を実施することができる。なお、本発明においては、半導体膜の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの合計５点におけるオフ角を代表値として用いている。これは、オフ角分布を評価する場合、半導体膜表面の全域の評価は時間がかかり現実的ではないためである。
【0019】
上述のとおり、本発明の半導体膜は、ε－Ｇａ２Ｏ３、又はε－Ｇａ２Ｏ３系固溶体で構成される結晶を主相とするものである。本明細書において「ε－Ｇａ２Ｏ３、又はε－Ｇａ２Ｏ３系固溶体で構成される結晶を主相とする」とは、ε－Ｇａ２Ｏ３、又はε－Ｇａ２Ｏ３系固溶体で構成される結晶が半導体膜の８０重量％以上、好ましくは９０重量％以上、より好ましくは９５重量％以上、さらに好ましくは９７重量％以上、特に好ましくは９９重量％以上、最も好ましくは１００重量％を占めていることを意味する。ε－Ｇａ２Ｏ３系固溶体は、ε－Ｇａ２Ｏ３に他の成分が固溶したものである。例えば、本発明の半導体膜は、ε－Ｇａ２Ｏ３に、Ｃｒ２Ｏ３、Ｆｅ２Ｏ３、Ｔｉ２Ｏ３、Ｖ２Ｏ３、Ｉｒ２Ｏ３、Ｒｈ２Ｏ３、Ｉｎ２Ｏ３及びＡｌ２Ｏ３からなる群から選択される１種以上の成分が固溶したε－Ｇａ２Ｏ３系固溶体で構成されるものとすることができる。また、これらの成分を固溶させることで半導体膜のバンドギャップ、電気特性、及び／又は格子定数を制御することが可能となる。これらの成分の固溶量は所望の特性に合わせて適宜変更することができる。また、ε－Ｇａ２Ｏ３系固溶体には、その他の成分として、Ｓｉ、Ｓｎ、Ｇｅ、Ｎ、Ｍｇ等の元素がドーパントとして含まれていてもよい。
【0020】
ところで、ε－Ｇａ２Ｏ３の結晶構造は、現在の技術水準では十分に解明されていないこともあり、結晶構造解析で、κ－Ｇａ２Ｏ３と同定されるものがε－Ｇａ２Ｏ３としても同定されたり、あるいはε－Ｇａ２Ｏ３と同定されるものがκ－Ｇａ２Ｏ３としても同定されたりすることが起こりうる。例えば、非特許文献１（Ildiko Cora et al., "The real structure of ε-Ga2O3 and its relation to κ-phase," CrystEngComm, 2017, 19, 1509-1516）には、プローブ技術の分解能によっては、ε－Ｇａ２Ｏ３の結晶構造（六方晶）とκ－Ｇａ２Ｏ３の結晶構造（直方晶）とが混同される可能性があることが示唆されている。したがって、本明細書において「ε－Ｇａ２Ｏ３」という用語は、ε－Ｇａ２Ｏ３のみを指すものではなく、κ－Ｇａ２Ｏ３をも指すものとする。すなわち、本明細書において、κ－Ｇａ２Ｏ３の結晶構造を有すると同定されるものであっても、「ε－Ｇａ２Ｏ３」とみなすものとし、「ε－Ｇａ２Ｏ３」なる用語に包含されるものとする。
【0021】
本発明のε－Ｇａ２Ｏ３系半導体膜の略法線方向の配向方位は特に限定されないが、ｃ軸配向であることが好ましい。もっとも、典型的なε－Ｇａ２Ｏ３系半導体膜は、ε－Ｇａ２Ｏ３、又はε－Ｇａ２Ｏ３と異種材料の混晶で構成され、ｃ軸及びａ軸の２軸方向に配向しているものである。２軸配向している限り、ε－Ｇａ２Ｏ３系半導体膜は、モザイク結晶であってもよい。モザイク結晶とは、明瞭な粒界は有しないが、結晶の配向方位がｃ軸及びａ軸の一方又は両方がわずかに異なる結晶の集まりになっているものをいう。２軸配向の評価方法は、特に限定されるものではないが、例えばＥＢＳＤ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎｓ）法やＸ線極点図等の公知の分析手法を用いることができる。例えば、ＥＢＳＤ法を用いる場合、２軸配向ε－Ｇａ２Ｏ３膜の表面（膜面）、又は膜面と直交する断面の逆極点図マッピングを測定する。得られた逆極点図マッピングにおいて、（Ａ）膜面の略法線方向に特定方位に配向していること、かつ、（Ｂ）法線方向と直交する略膜面内方向に略法線方向の配向方位と直交する軸に配向していること、という２つの条件を満たすときに略法線方向と略膜面方向の２軸に配向していると定義できる。言い換えると、上記２つの条件を満たしている場合に、ｃ軸及びａ軸の２軸に配向していると判断する。例えば膜面の略法線方向がｃ軸に配向している場合、略膜面内方向がｃ軸と直交する特定方位（例えばａ軸）に配向していればよい。
【0022】
本発明の半導体膜は、円形状であり、好ましくは直径５．０８ｃｍ（２インチ）以上のサイズであり、直径１０．０ｃｍ以上であってもよい。半導体膜のサイズの上限値は特に限定されないが、典型的には直径３０．０ｃｍ以下、より典型的には直径２０．０ｃｍ以下である。なお、本明細書において、「円形状」とは、完全な円形状である必要はなく、全体として概ね円形と認識されうる略円形状であってもよい。例えば、円形の一部が結晶方位の特定又はその他の目的のために切り欠かれた形状であってもよい。この場合、中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤを規定する際に考慮される半導体膜の外縁形状は、切り欠き部分が無いものと仮定した場合に想定される円形状に基づいて決定すればよい。ところで、本発明の半導体膜はオフ角分布が小さいことを特徴としたものであり、中心点Ｘ並びに外周点Ａ、Ｂ、Ｃ及びＤは、半導体膜全体の代表的なオフ角の値を評価できるよう、便宜的に規定したものにすぎない。したがって、中心点Ｘ並びに外周点Ａ、Ｂ、Ｃ及びＤの位置を一義的に決定するため、半導体膜の形状を円形と指定したが、半導体膜の形状が円形でなくても本質的な意味は何ら変わらない。例えば、半導体膜の形状が正方形や矩形（長方形）であっても、半導体膜の表面におけるオフ角分布が小さいものであれば本発明の半導体膜の均等物とみなすことができる。このような形状の半導体膜においては、正方形や矩形の半導体膜を上面視したときに膜の外周縁に内接する最大の円を仮想円として規定し、その仮想円の中心点Ｘと仮想円の直径から（上述した円形状の半導体膜の場合と同様にして）外周点Ａ、Ｂ、Ｃ及びＤの位置を決定すればよい。こうして決定した中心点Ｘ並びに外周点Ａ、Ｂ、Ｃ及びＤにおけるオフ角を評価することで、円形状の半導体膜と同様の評価を実施することができる。
【0023】
ところで、ε－Ｇａ２Ｏ３系半導体膜にオフ角の分布が生じる原因は不明であるが、以下のような理由で形成されるものと考えられる。まず、オフ角が異なる領域が存在するということは、半導体膜の表面において配向方位がわずかに異なる領域が存在することを意味する。ε－Ｇａ２Ｏ３系半導体膜の配向方位がずれる理由は不明であるが、下地基板上に半導体膜を成膜する際の成膜状態が不均質であることが原因と考えられる。具体的には、基板温度、原料、ドーパントの供給量等の成膜条件が成膜用下地基板の面内で不均質となる場合や、成膜用下地基板の表面状態が面内で異なる場合において、半導体膜の成長挙動が不均質となり、配向方位がずれて成長すると考えられる。例えば、ｉ）成膜時の昇温速度が速すぎる場合は下地基板に温度分布が生じやすい。ｉｉ）成膜用下地基板の面内で成膜ガスやキャリアガスの流量にムラがあると、成長挙動が不均質となりやすい。ｉｉｉ）反りが大きな成膜用下地基板を使用した場合、成長挙動が不均質となる場合がある。
【0024】
上記ｉｉｉ）に関して、下地基板の反りが大きいとサセプタ等の基板保持体と下地基板とが部分的に接触することになり、基板温度にムラが生じやすい。また、反りによって成膜用下地基板表面に応力が生じ、格子定数が不均質となる。このことも、成長挙動が不均質となる要因の一つと考えられる。薄い下地基板を用いた場合にも、成膜中に反りを生じやすい。成膜中の反りを抑制するための有効な手法の例としては、適切な成膜条件の適用、厚い成膜用下地基板の使用、反りを抑制するような支持体の適用等が挙げられる。
【0025】
上述したような半導体膜の成長挙動の不均質性は、基板サイズが大きくなるにつれて顕著となる傾向がある。例えば、基板直径が直径５．０８ｃｍ（２インチ）以上、直径１０．０ｃｍ（４インチ）以上、直径１５．０ｃｍ（６インチ）以上となるにつれて影響が大きくなる。この点、本発明の半導体膜は下地基板のサイズが大きくても（例えば直径５．０８ｃｍ（２インチ）以上、直径１０．０ｃｍ（４インチ）以上又は直径１５．０ｃｍ（６インチ）以上であっても）オフ角分布が小さく、クラックの発生が抑制された半導体膜を作製することができる。
【0026】
ところで、ＧａＮ基板上にＧａ２Ｏ３を成膜することで、ε－Ｇａ２Ｏ３系半導体膜を好ましく作製することができるところ、ε－Ｇａ２Ｏ３と格子定数が異なるＧａＮ基板上に成膜したε－Ｇａ２Ｏ３系半導体膜は、成膜条件によっては結晶方位がごくわずかに異なるドメインの集合体（モザイク結晶）となる場合がある。この原因は定かではないが、ε－Ｇａ２Ｏ３が準安定相のため成膜温度が比較的低温であることが挙げられる。成膜温度が低温のため、吸着成分が基板表面でマイグレーションしづらく、ステップフロー成長しにくい。このため、島状成長（三次元成長）する成長モードが支配的となりやすい。特にε－Ｇａ２Ｏ３系半導体膜と成膜用下地基板の間の格子不整合が大きい場合、それぞれの島状成長部（ドメイン）はわずかに結晶配向方位が異なる場合がある。このため、各ドメインは完全には会合せず、モザイク結晶となりやすい。このような微視的な配向方位の相違の積み重ねによって、オフ角分布が生じる可能性も考えられる。このため、成膜温度や原料供給速度等の成膜条件の適切な制御によってモザイク性を抑制することが好ましい。このように成膜条件を適切に選択することで、ε－Ｇａ２Ｏ３系半導体膜の配向方位のずれが小さくなり、結果としてオフ角分布が小さいε－Ｇａ２Ｏ３系半導体膜を実現できる。
【0027】
本発明の半導体膜の厚さは、コスト面及び要求される特性の観点から適宜調整すればよい。すなわち、厚すぎると成膜に時間がかかるため、コスト面からは極端に厚くない方が好ましい。一方、結晶品質を高くするためには、ある程度厚い膜とすることが好ましい。このように所望の特性に合わせて膜厚を適宜調整すればよい。
【0028】
本発明の半導体膜の表面における算術平均粗さＲａは０．１～５０ｎｍであるのが好ましく、より好ましくは０．１～３０ｎｍ、さらに好ましくは０．１～１０ｎｍである。算術平均粗さＲａはＪＩＳ Ｂ ０６０１（２００１）に準拠して測定すればよい。
【0029】
本発明の半導体膜は、ドーパントとして１４族元素を含むことができる。ここで、１４族元素はＩＵＰＡＣ（国際純正・応用化学連合）が策定した周期律表による第１４族元素のことであり、具体的には、炭素（Ｃ）、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）及び鉛（Ｐｂ）のいずれかの元素である。半導体膜におけるドーパント（１４族元素）の含有量は、好ましくは１．０×１０１５～１．０×１０２１／ｃｍ３、より好ましくは１．０×１０１７～１．０×１０１９／ｃｍ３である。これらのドーパントは膜中に均質に分布し、半導体膜の表面と裏面のドーパント濃度は同程度であることが好ましい。
【0030】
本発明の半導体膜は、膜単独の自立膜の形態であってもよい。また、成膜用下地基板上に作製した半導体膜を分離し、別の支持基板に転載してもよい。別の支持基板の材質は特に限定はないが、材料物性の観点から好適なものを選択すればよい。例えば、熱伝導率の観点では、Ｃｕ等の金属基板、ＳｉＣ、ＡｌＮ等のセラミックス基板等が好ましい。また、２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋである基板を用いるのも好ましい。このような熱膨張率を有する支持基板を用いることで、半導体膜との熱膨張差を小さくすることができ、その結果、熱応力による半導体膜中のクラック発生や膜剥がれ等を抑制できる。このような支持基板の例としては、Ｃｕ－Ｍｏ複合金属で構成される基板が挙げられる。ＣｕとＭｏの複合比率は、半導体膜との熱膨張率マッチング、熱伝導率、導電率等を勘案して、適宜選択することができる。
【0031】
半導体膜の製造方法
本発明の半導体膜は、下地基板として好ましくはＧａＮ単結晶基板を用いて、その上にε－Ｇａ２Ｏ３系材料を成膜することにより製造することができる。半導体層の形成手法は公知の手法が可能であるが、好ましい例としては、ミストＣＶＤ法（ミスト化学気相成長法）、ＨＶＰＥ法（ハライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）、ＭＯＣＶＤ法（有機金属気相成長法）、及び水熱合成法が挙げられ、ミストＣＶＤ法又はＨＶＰＥ法が特に好ましい。ミストＣＶＤ法やＨＶＰＥ法等の気相成長法の場合、下地基板の厚さは０．５ｍｍ以上であるのが好ましく、より好ましくは０．８ｍｍ以上、さらに好ましくは１．４ｍｍ以上である。このような厚さであると、成膜時に下地基板の反りが生じにくくなり、オフ角分布が小さい半導体膜を形成しやすくなる。下地基板の厚さの上限は特に限定されないが、典型的には５．０ｍｍ以下、より典型的には４．０ｍｍ以下である。
本発明の半導体膜は、下地基板として好ましくはＧａＮ単結晶基板を用いて、その上にε－Ｇａ２Ｏ３系材料を成膜することにより製造することができる。半導体層の形成手法は公知の手法が可能であるが、好ましい例としては、ミストＣＶＤ法（ミスト化学気相成長法）、ＨＶＰＥ法（ハライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）、ＭＯＣＶＤ法（有機金属気相成長法）、及び水熱合成法が挙げられ、ミストＣＶＤ法又はＨＶＰＥ法が特に好ましい。ミストＣＶＤ法やＨＶＰＥ法等の気相成長法の場合、下地基板の厚さは０．５ｍｍ以上であるのが好ましく、より好ましくは０．８ｍｍ以上、さらに好ましくは１．４ｍｍ以上である。このような厚さであると、成膜時に下地基板の反りが生じにくくなり、オフ角分布が小さい半導体膜を形成しやすくなる。下地基板の厚さの上限は特に限定されないが、典型的には５．０ｍｍ以下、より典型的には４．０ｍｍ以下である。
【0032】
以下、特に好ましい成膜方法であるＨＶＰＥ法及びミストＣＶＤ法について説明する。
【0033】
ＨＶＰＥ法（ハライド気相成長法）はＣＶＤの一種であり、Ｇａ２Ｏ３やＧａＮ等の化合物半導体の成膜に適用可能な方法である。この方法では、Ｇａ原料とハロゲン化物を反応させてハロゲン化ガリウムガスを発生させ、成膜用下地基板上に供給する。同時にＯ２ガスを成膜用下地基板上に供給し、ハロゲン化ガリウムガスとＯ２ガスが反応することで成膜用下地基板上にＧａ２Ｏ３が成長する。高速及び厚膜成長が可能であり、工業的にも広く実績を有する方法である。
【0034】
図３にＨＶＰＥ法を用いた気相成長装置（ＨＶＰＥ装置）の一例を示す。ＨＶＰＥ装置２０は、リアクタ２２と、成膜用下地基板２４を載置するサセプタ２６と、酸素原料供給源３０と、キャリアガス供給源２８と、ＧｅＣｌ４供給源３２と、Ｇａ原料供給源３４と、ヒータ３６と、ガス排出部３８を備えている。リアクタ２２は、原料と反応しない任意のリアクタが適用され、例えば石英管である。ヒータ３６は少なくとも７００℃（好ましくは９００℃以上）まで加熱可能な任意のヒータが適用され、例えば抵抗加熱式のヒータである。
【0035】
Ｇａ原料供給源３４には内部に金属Ｇａが載置されており、ハロゲンガス又はハロゲン化水素ガス、例えばＨＣｌが供給される。ハロゲンガス又はハロゲン化ガスは好ましくはＣｌ２又はＨＣｌである。供給されたハロゲンガス又はハロゲン化ガスは金属Ｇａと反応し、ハロゲン化ガリウムガスが生じ、成膜用下地基板２４に供給される。ハロゲン化ガリウムガスは、好ましくはＧａＣｌ及び又はＧａＣｌ３を含む。酸素原料供給源３０は、Ｏ２、Ｈ２Ｏ及びＮ２Ｏからなる群から選択される酸素源が供給可能だが、Ｏ２が好ましい。これらの酸素原料ガスは、ハロゲン化ガリウムガスと同時に下地基板に供給される。ＧｅＣｌ４供給源３２は、ＧｅＣｌ４液体をバブリングして発生するＧｅＣｌ４蒸気をリアクタ２２内に供給する。なお、Ｇａ原料や酸素原料ガスはＮ２や希ガス等のキャリアガスととともに供給してもよい。
【0036】
ガス排出部３８は、例えば、拡散ポンプ、ロータリーポンプ等の真空ポンプに接続されていてもよく、リアクタ２２内の未反応のガスの排出だけでなく、リアクタ２２内を減圧下に制御してもよい。これにより、気相反応の抑制、及び成長速度分布が改善され得る。
【0037】
ヒータ３６を用いて所定の温度まで成膜用下地基板２４を加熱し、ハロゲン化ガリウムガスと酸素原料ガスを同時に供給することで、成膜用下地基板２４上にε－Ｇａ２Ｏ３が形成される。成膜温度はε－Ｇａ２Ｏ３が成膜され、膜中にボイドを生じる限り特に限定されないが、例えば２５０℃～９００℃が典型的である。Ｇａ原料ガスや酸素原料ガスの分圧も特に限定はされない。例えば、Ｇａ原料ガス（ハロゲン化ガリウムガス）の分圧は０．０５ｋＰａ以上１０ｋＰａ以下の範囲としてもよく、酸素原料ガスの分圧は０．２５ｋＰａ以上５０ｋＰａ以下の範囲としてもよい。
【0038】
ドーパントとして１４族元素を含有するε－Ｇａ２Ｏ３系半導体膜を成膜する場合や、ＩｎやＡｌの酸化物等を含むε－Ｇａ２Ｏ３との混晶膜を成膜する場合は、別途供給源（例えば図３ではＧｅＣｌ４供給源３２）を設けてそれらのハロゲン化物等を供給してもよいし、Ｇａ原料供給源３４からハロゲン化物を混合して供給してもよい。また、金属Ｇａと同じ箇所に１４族元素やＩｎ、Ａｌ等を含有する材料を載置し、ハロゲンガス又はハロゲン化水素ガスと反応させ、ハロゲン化物として供給してもよい。成膜用下地基板２４に供給されたそれらのハロゲン化物ガスは、ハロゲン化ガリウムと同様、酸素原料ガスと反応して酸化物となり、ε－Ｇａ２Ｏ３系半導体膜中に取り込まれる。
【0039】
ミストＣＶＤ法は、原料溶液を霧化又は液滴化してミスト又は液滴を発生させ、キャリアガスを用いてミスト又は液滴を基板を備えた成膜室に搬送し、成膜室内でミスト又は液滴を熱分解及び化学反応させて基板上に膜を形成及び成長させる手法であり、真空プロセスを必要とせず、短時間で大量のサンプルを作製することができる。図４にミストＣＶＤ装置の一例を示す。図４に示されるミストＣＶＤ装置４０は、キャリアガスＧ及び原料溶液ＬからミストＭを発生させるミスト発生室４２と、ミストＭを基板５６に吹き付けて熱分解及び化学反応を経て半導体膜５８を形成する成膜室５０とを有する。ミスト発生室４２は、キャリアガスＧが導入されるキャリアガス導入口４４と、ミスト発生室４２内に設けられる超音波振動子４６と、ミスト発生室４２内で発生したミストＭを成膜室５０に搬送するダクト４８とを備えている。ミスト発生室４２内には原料溶液Ｌが収容される。超音波振動子４６は、原料溶液Ｌに超音波振動を与えてキャリアガスＧとともにミストＭを発生できるように構成される。成膜室５０は、ダクト４８を介して導入されるミストＭを基板５６に吹き付けるためのノズル５２と、基板５６が固定されるステージ５４と、ステージ５４の裏面近傍に設けられてステージ５４及び基板５６を加熱するためのヒータ６２と、キャリアガスＧを排出するための排気口６４とを備える。
【0040】
ミストＣＶＤ法に用いる原料溶液Ｌとしては、ε－Ｇａ２Ｏ３系半導体膜が得られる溶液であれば、限定されるものではないが、例えば、Ｇａ及び／又はＧａと固溶体を形成する金属の有機金属錯体やハロゲン化物を溶媒に溶解させたものが挙げられる。有機金属錯体の例としては、アセチルアセトナート錯体が挙げられる。また、半導体層にドーパントを加える場合には、原料溶液にドーパント成分の溶液を加えてもよい。さらに、原料溶液には塩酸等の添加剤を加えてもよい。溶媒としては水やアルコール等を使用することができる。
【0041】
次に、得られた原料溶液Ｌを霧化又は液滴化してミストＭ又は液滴を発生させる。霧化又は液滴化する方法の好ましい例としては、超音波振動子４６を用いて原料溶液Ｌを振動させる手法が挙げられる。その後、得られたミストＭ又は液滴を、キャリアガスＧを用いて成膜室５０に搬送する。キャリアガスＧとしては特に限定されるものではないが、酸素、オゾン、窒素等の不活性ガス、及び水素等の還元ガスの一種又は二種以上を用いることができる。
【0042】
成膜室５０には基板５６が備えられている。成膜室５０に搬送されたミストＭ又は液滴は、そこで熱分解及び化学反応されて、基板５６上に半導体膜５８を形成する。反応温度は原料溶液Ｌの種類に応じて異なるが、好ましくは３００～８００℃、より好ましくは４００～７００℃である。また、成膜室５０内の雰囲気は、所望の半導体膜が得られる限り特に限定されるものではなく、典型的には、酸素ガス雰囲気、不活性ガス雰囲気、真空雰囲気、還元雰囲気、及び大気雰囲気のいずれかから選択される。
【0043】
このようにして得られた半導体膜は、そのままの形態又は分割して半導体素子とすることが可能である。あるいは、半導体膜を下地基板から剥離して膜単体の形態としてもよい。この場合、下地基板からの剥離を容易にするために、下地基板の表面（成膜面）に予め剥離層を設けたものを用いてもよい。このような剥離層は、下地基板表面にＣ注入層やＨ注入層を設けたものが挙げられる。また、半導体膜の成膜初期にＣやＨを膜中に注入させ、半導体膜側に剥離層を設けてもよい。さらに、下地基板上に成膜された半導体膜の表面（すなわち下地基板とは反対側の面）に下地基板とは異なる支持基板（実装基板）を接着及び接合し、その後、半導体膜から下地基板を剥離除去することも可能である。このような支持基板（実装基板）として、２５～４００℃での熱膨張率が６～１３ｐｐｍ／Ｋであるもの、例えばＣｕ－Ｍｏ複合金属で構成される基板を用いることができる。また、半導体膜と支持基板（実装基板）を接着及び接合する手法の例としては、ロウ付け、半田、固相接合等の公知の手法を挙げることができる。さらに、半導体膜と支持基板との間に、オーミック電極、ショットキー電極等の電極、又は接着層等の他の層を設けてもよい。
【0044】
パワーデバイス等の半導体素子の製造においては、半導体膜上にドリフト層等の機能層が形成されることになる。ドリフト層等の機能層の形成についても、公知の手法が可能であり、好ましい例としては、ミストＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＭＯＣＶＤ法、及び水熱合成法が挙げられ、ミストＣＶＤ法又はＨＶＰＥ法が特に好ましい。
【0045】
複合基板
本発明の半導体膜は、下地基板として好ましくはＧａＮ単結晶基板を用いて、その上にε－Ｇａ２Ｏ３系材料を成膜することにより製造することができる。すなわち、本発明によれば、ＧａＮ単結晶基板と、ＧａＮ単結晶基板上に形成された上述した半導体膜とから構成される２層構造を有する、複合基板が提供される。
本発明の半導体膜は、下地基板として好ましくはＧａＮ単結晶基板を用いて、その上にε－Ｇａ２Ｏ３系材料を成膜することにより製造することができる。すなわち、本発明によれば、ＧａＮ単結晶基板と、ＧａＮ単結晶基板上に形成された上述した半導体膜とから構成される２層構造を有する、複合基板が提供される。
【0046】
ＧａＮ単結晶基板は円形状であるのが好ましい。ＧａＮ単結晶基板の表面におけるオフ角分布が０．２°以下であるのが好ましく、より好ましくは０．１°以下である。オフ角分布は小さい方が良いため、その下限値は特に限定されず、理想的には０°であるが、典型的には０．０１°以上である。ＧａＮ単結晶基板におけるオフ角分布及びオフ角は、上述した半導体膜におけるオフ角分布及びオフ角の求め方と同様にして求めることができる。すなわち、オフ角分布は、ＧａＮ単結晶基板の表面の中心点Ｘ並びに４つの外周点Ａ、Ｂ、Ｃ及びＤの各々におけるオフ角の最大値θｍａｘと最小値θｍｉｎの差である。ＧａＮ単結晶基板のオフ角は、ＧａＮ単結晶基板の基板面の法線に対する、ＧａＮ単結晶基板の略法線方向に配向した結晶軸の傾斜角度として定義される。また、外周点Ａ、Ｂ、Ｃ及びＤは、ｉ）外周点Ａ及び外周点Ｃを結ぶ直線と、外周点Ｂ及び外周点Ｄを結ぶ直線とが中心点Ｘで直角に交わり、かつ、ｉｉ）外周点Ａ、Ｂ、Ｃ及びＤの半導体膜の外縁からの各最短距離が半導体膜の半径の１／５となるように定められる。ＧａＮ単結晶基板の表面において、中心点Ｘ並びに外周点Ａ、Ｂ、Ｃ及びＤにおけるオフ角の算術平均角が０．０１～０．５°であるのが好ましく、より好ましくは０．０２～０．４５°である。ＧａＮ単結晶基板の「円形状」についても、上述した半導体膜の「円形状」と同様に、完全な円形状である必要はなく、全体として概ね円形と認識されうる略円形状であってもよい。
【実施例】
【0047】
本発明を以下の例によってさらに具体的に説明する。
【0048】
例１
（１）ミストＣＶＤ法によるε－Ｇａ２Ｏ３系半導体膜の作製
（１ａ）下地基板の準備
下地基板として、厚さ０．３５ｍｍで直径５．０８ｃｍの、表１に示されるオフ角及びオフ角分布を有する市販のＧａＮ単結晶基板を準備した。ＧａＮ単結晶基板のオフ角及びオフ角分布の測定方法については後述するものとする。
（１）ミストＣＶＤ法によるε－Ｇａ２Ｏ３系半導体膜の作製
（１ａ）下地基板の準備
下地基板として、厚さ０．３５ｍｍで直径５．０８ｃｍの、表１に示されるオフ角及びオフ角分布を有する市販のＧａＮ単結晶基板を準備した。ＧａＮ単結晶基板のオフ角及びオフ角分布の測定方法については後述するものとする。
【0049】
（１ｂ）原料溶液の作製
塩酸に金属Ｇａを添加して室温で３週間撹拌することで、ガリウムイオン濃度が３ｍｏｌ／Ｌの塩化ガリウム溶液を得た。得られた塩化ガリウム溶液に水を加えてガリウムイオン濃度が５０ｍｍｏｌ／Ｌとなるように水溶液を調整した。この水溶液に塩化スズ（ＩＩ）を１．０ｍｍｏｌ／Ｌとなるように加えた後、水酸化アンモニウムを添加してｐＨを４．０となるように調整し、原料溶液とした。
塩酸に金属Ｇａを添加して室温で３週間撹拌することで、ガリウムイオン濃度が３ｍｏｌ／Ｌの塩化ガリウム溶液を得た。得られた塩化ガリウム溶液に水を加えてガリウムイオン濃度が５０ｍｍｏｌ／Ｌとなるように水溶液を調整した。この水溶液に塩化スズ（ＩＩ）を１．０ｍｍｏｌ／Ｌとなるように加えた後、水酸化アンモニウムを添加してｐＨを４．０となるように調整し、原料溶液とした。
【0050】
（１ｃ）成膜準備
図４に示される構成のミストＣＶＤ装置４０を準備した。ミストＣＶＤ装置４０の構成については前述したとおりである。ミストＣＶＤ装置４０において、上記（１ｂ）で得られた原料溶液Ｌをミスト発生室４２内に収容した。基板５６として直径５０．８ｍｍ（２インチ）のｃ面ＧａＮ単結晶基板をステージ５４にセットし、ノズル５２の先端と基板５６の間の距離を１１０ｍｍとした。ヒータ６２により、ステージ５４の温度を所定温度（表１に示される成膜温度）にまで昇温させ、温度安定化のため３０分保持した。流量調節弁（図示せず）を開いてキャリアガスＧとしての窒素ガスを、ミスト発生室４２を経て成膜室５０内に供給し、成膜室５０の雰囲気をキャリアガスＧで十分置換した。その後、キャリアガスＧの流量を２．０Ｌ／ｍｉｎに調節した。
図４に示される構成のミストＣＶＤ装置４０を準備した。ミストＣＶＤ装置４０の構成については前述したとおりである。ミストＣＶＤ装置４０において、上記（１ｂ）で得られた原料溶液Ｌをミスト発生室４２内に収容した。基板５６として直径５０．８ｍｍ（２インチ）のｃ面ＧａＮ単結晶基板をステージ５４にセットし、ノズル５２の先端と基板５６の間の距離を１１０ｍｍとした。ヒータ６２により、ステージ５４の温度を所定温度（表１に示される成膜温度）にまで昇温させ、温度安定化のため３０分保持した。流量調節弁（図示せず）を開いてキャリアガスＧとしての窒素ガスを、ミスト発生室４２を経て成膜室５０内に供給し、成膜室５０の雰囲気をキャリアガスＧで十分置換した。その後、キャリアガスＧの流量を２．０Ｌ／ｍｉｎに調節した。
【0051】
（１ｄ）成膜
超音波振動子４６によって原料溶液Ｌを霧化し、発生したミストＭをキャリアガスＧによって成膜室５０内に導入した。ミストＭを成膜室５０内、特に基板５６の表面で反応させることによって、基板５６上に半導体膜５８を形成した。成膜時間は表１に示されるとおりとした。こうして、基板５６及びその上に形成された半導体膜５８で構成される複合基板６０を得た。
超音波振動子４６によって原料溶液Ｌを霧化し、発生したミストＭをキャリアガスＧによって成膜室５０内に導入した。ミストＭを成膜室５０内、特に基板５６の表面で反応させることによって、基板５６上に半導体膜５８を形成した。成膜時間は表１に示されるとおりとした。こうして、基板５６及びその上に形成された半導体膜５８で構成される複合基板６０を得た。
【0052】
（２）評価
（２ａ）表面ＥＤＸ
得られた半導体膜表面に対してエネルギー分散型Ｘ線分析（ＥＤＸ）による組成分析を行った結果、Ｇａ及びＯのみが検出された。このことから、得られた半導体膜はＧａ酸化物で構成されることが分かった。
（２ａ）表面ＥＤＸ
得られた半導体膜表面に対してエネルギー分散型Ｘ線分析（ＥＤＸ）による組成分析を行った結果、Ｇａ及びＯのみが検出された。このことから、得られた半導体膜はＧａ酸化物で構成されることが分かった。
【0053】
（２ｂ）表面ＥＢＳＤ
電子線後方散乱回折装置（ＥＢＳＤ）（オックスフォード・インストゥルメンツ社製Ｎｏｒｄｌｙｓ Ｎａｎｏ）を取り付けたＳＥＭ（日立ハイテクノロジーズ社製、ＳＵ－５０００）にてＧａ酸化物膜表面の逆極点図方位マッピングを約２５μｍ×２０μｍの視野で実施した。装置に付属したソフトウエア（Ｔｗｉｓｔ）を用いて、非特許文献２（F. Mezzadri, et al., "Crystal Structure and Ferroelectric Properties of ε-Ga2O3 Films Grown on (0001)-Sapphire," Inorg. Chem. 2016, 55, 12079-12084）に記載のε－Ｇａ２Ｏ３（六方晶）の空間群、単位格子パラメータ（辺及び角度）、原子位置の結晶情報をデータベース登録し、これを用いてＥＢＳＤ測定を行った。
電子線後方散乱回折装置（ＥＢＳＤ）（オックスフォード・インストゥルメンツ社製Ｎｏｒｄｌｙｓ Ｎａｎｏ）を取り付けたＳＥＭ（日立ハイテクノロジーズ社製、ＳＵ－５０００）にてＧａ酸化物膜表面の逆極点図方位マッピングを約２５μｍ×２０μｍの視野で実施した。装置に付属したソフトウエア（Ｔｗｉｓｔ）を用いて、非特許文献２（F. Mezzadri, et al., "Crystal Structure and Ferroelectric Properties of ε-Ga2O3 Films Grown on (0001)-Sapphire," Inorg. Chem. 2016, 55, 12079-12084）に記載のε－Ｇａ２Ｏ３（六方晶）の空間群、単位格子パラメータ（辺及び角度）、原子位置の結晶情報をデータベース登録し、これを用いてＥＢＳＤ測定を行った。
【0054】
このＥＢＳＤ測定の諸条件は以下のとおりとした。
＜ＥＢＳＤ測定条件＞
・加速電圧：１５ｋＶ
・スポット強度：７０
・ワーキングディスタンス：２２．５ｍｍ
・ステップサイズ：０．５μｍ
・試料傾斜角：７０°
・測定プログラム：Ａｚｔｅｃ（ｖｅｒｓｉｏｎ ３．３）
＜ＥＢＳＤ測定条件＞
・加速電圧：１５ｋＶ
・スポット強度：７０
・ワーキングディスタンス：２２．５ｍｍ
・ステップサイズ：０．５μｍ
・試料傾斜角：７０°
・測定プログラム：Ａｚｔｅｃ（ｖｅｒｓｉｏｎ ３．３）
【0055】
得られた逆極点図方位マッピングから、Ｇａ酸化物膜は、基板法線方向にｃ軸配向し、面内も配向した２軸配向の結晶構造を有することが分かった。これらの結果から、得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。
【0056】
（２ｃ）オフ角及びオフ角分布の測定
ＧａＮ単結晶基板又は半導体膜における表面の中心点Ｘ、並びに外周点Ａ、Ｂ、Ｃ及びＤにおいて、ＧａＮ単結晶基板ｃ軸方向又はε－Ｇａ２Ｏ３半導体膜ｃ軸方向と、ＧａＮ単結晶基板面に垂直方向との角度差、すなわちオフ角を測定した。また、オフ角分布も測定した。オフ角測定は自動Ｘ線結晶方位測定装置（Ｒｉｇａｋｕ製 ＦＳＡＳ ＩＩＩ）を用いて、サンプリング幅０．０１°、スキャン速度１０°／ｍｉｎの条件にて、ＧａＮ（００２）面又はε－Ｇａ２Ｏ３（００４）面に対して行った。中心点Ｘ、並びに外周点Ａ、Ｂ、Ｃ及びＤにおいて得られたオフ角をそれぞれθＸ、θＡ、θＢ、θＣ、及びθＤとし、これらのオフ角の算術平均角をＧａＮ単結晶基板又はε－Ｇａ２Ｏ３半導体膜の「オフ角（°）」、これらオフ角の最大値θｍａｘと最小値θｍｉｎとの差をＧａＮ単結晶基板又はε－Ｇａ２Ｏ３半導体膜の「オフ角分布（°）」とした。なお、本明細書でのオフ角は、ＧａＮ単結晶基板面に垂直な方向と、ＧａＮ単結晶基板のｃ軸方向又はε－Ｇａ２Ｏ３半導体膜のｃ軸方向の角度差のみを測定し、オフ角の倒れ方向については測定していない。結果を表１及び２に示す。
ＧａＮ単結晶基板又は半導体膜における表面の中心点Ｘ、並びに外周点Ａ、Ｂ、Ｃ及びＤにおいて、ＧａＮ単結晶基板ｃ軸方向又はε－Ｇａ２Ｏ３半導体膜ｃ軸方向と、ＧａＮ単結晶基板面に垂直方向との角度差、すなわちオフ角を測定した。また、オフ角分布も測定した。オフ角測定は自動Ｘ線結晶方位測定装置（Ｒｉｇａｋｕ製 ＦＳＡＳ ＩＩＩ）を用いて、サンプリング幅０．０１°、スキャン速度１０°／ｍｉｎの条件にて、ＧａＮ（００２）面又はε－Ｇａ２Ｏ３（００４）面に対して行った。中心点Ｘ、並びに外周点Ａ、Ｂ、Ｃ及びＤにおいて得られたオフ角をそれぞれθＸ、θＡ、θＢ、θＣ、及びθＤとし、これらのオフ角の算術平均角をＧａＮ単結晶基板又はε－Ｇａ２Ｏ３半導体膜の「オフ角（°）」、これらオフ角の最大値θｍａｘと最小値θｍｉｎとの差をＧａＮ単結晶基板又はε－Ｇａ２Ｏ３半導体膜の「オフ角分布（°）」とした。なお、本明細書でのオフ角は、ＧａＮ単結晶基板面に垂直な方向と、ＧａＮ単結晶基板のｃ軸方向又はε－Ｇａ２Ｏ３半導体膜のｃ軸方向の角度差のみを測定し、オフ角の倒れ方向については測定していない。結果を表１及び２に示す。
【0057】
（２ｄ）ε－Ｇａ２Ｏ３半導体膜のクラック数
ε－Ｇａ２Ｏ３半導体膜におけるクラック数を、工業用顕微鏡（ニコン製ＥＣＬＩＰＳＥ ＬＶ１５０Ｎ）を用いて求めた。接眼レンズを１０倍、対物レンズを５倍とし、偏光・微分干渉モードにて膜表面全体を観察し、クラックが確認された場合は対物レンズを１０倍に変更し、画像を取得した。このとき、長さ５０μｍ以上のクラックのみ、クラックとしてカウントした。また、あるクラックから別のクラックまでの最短距離が５００μｍ以下の場合は１つのクラックとみなした。最終的なクラック数は、半導体膜のサイズに関わらず、半導体膜の外周（すなわち基板の外周）から２ｍｍ以内の領域を除いた膜表面の全体を観察した場合におけるクラック数を計測し、半導体膜の単位面積２０ｃｍ２当たりのクラック数に換算して求めた。結果を表２に示す。得られた半導体膜はクラック数が少なくなった。
ε－Ｇａ２Ｏ３半導体膜におけるクラック数を、工業用顕微鏡（ニコン製ＥＣＬＩＰＳＥ ＬＶ１５０Ｎ）を用いて求めた。接眼レンズを１０倍、対物レンズを５倍とし、偏光・微分干渉モードにて膜表面全体を観察し、クラックが確認された場合は対物レンズを１０倍に変更し、画像を取得した。このとき、長さ５０μｍ以上のクラックのみ、クラックとしてカウントした。また、あるクラックから別のクラックまでの最短距離が５００μｍ以下の場合は１つのクラックとみなした。最終的なクラック数は、半導体膜のサイズに関わらず、半導体膜の外周（すなわち基板の外周）から２ｍｍ以内の領域を除いた膜表面の全体を観察した場合におけるクラック数を計測し、半導体膜の単位面積２０ｃｍ２当たりのクラック数に換算して求めた。結果を表２に示す。得られた半導体膜はクラック数が少なくなった。
【0058】
（２ｅ）ε－Ｇａ２Ｏ３半導体膜の算術平均粗さＲａ
ε－Ｇａ２Ｏ３半導体膜の表面粗さを測定した。具体的には、表面粗さ測定機（Ｚｙｇｏ、ＮｅｗＶｉｅｗ７３００）を用いて、膜表面において１４０μｍ×１００μｍの領域の表面粗さＲａをＪＩＳ Ｂ ０６０１（２００１）に準拠して測定した。結果を表２に示す。
ε－Ｇａ２Ｏ３半導体膜の表面粗さを測定した。具体的には、表面粗さ測定機（Ｚｙｇｏ、ＮｅｗＶｉｅｗ７３００）を用いて、膜表面において１４０μｍ×１００μｍの領域の表面粗さＲａをＪＩＳ Ｂ ０６０１（２００１）に準拠して測定した。結果を表２に示す。
【0059】
（２ｆ）ε－Ｇａ２Ｏ３半導体膜の厚さ
上記（１ｃ）で得られた複合基板を樹脂埋めした後、マイクロカッターにて断面を作製し、クロスセクションポリッシャ（日本電子製ＩＢ－１９５００ＣＰ）で断面観察用試料を作製した。得られた断面の反射電子像を走査型電子顕微鏡（ＳＥＭ）（日立ハイテクノロジーズ製、ＳＵ－５０００）にて撮影した。このとき、コントラスト差により複合基板におけるＧａＮ単結晶とε－Ｇａ２Ｏ３半導体膜とを容易に見分けることができる。この断面ＳＥＭ像よりε－Ｇａ２Ｏ３半導体膜の厚さを測定した。結果を表２に示す。
上記（１ｃ）で得られた複合基板を樹脂埋めした後、マイクロカッターにて断面を作製し、クロスセクションポリッシャ（日本電子製ＩＢ－１９５００ＣＰ）で断面観察用試料を作製した。得られた断面の反射電子像を走査型電子顕微鏡（ＳＥＭ）（日立ハイテクノロジーズ製、ＳＵ－５０００）にて撮影した。このとき、コントラスト差により複合基板におけるＧａＮ単結晶とε－Ｇａ２Ｏ３半導体膜とを容易に見分けることができる。この断面ＳＥＭ像よりε－Ｇａ２Ｏ３半導体膜の厚さを測定した。結果を表２に示す。
【0060】
例２
上記（１ａ）の下地基板の代わりに、表１に示されるオフ角及びオフ角分布を有する市販のＧａＮ単結晶基板（例１よりオフ角が小さくオフ角分布がやや大きいもの）を用い、上記（１ｄ）における成膜時間を表１に示されるように６０分に変更した（成膜時間を長くした）こと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜はクラック数が（例１よりも多いものの）少なくなった。結果を表１及び２に示す。
上記（１ａ）の下地基板の代わりに、表１に示されるオフ角及びオフ角分布を有する市販のＧａＮ単結晶基板（例１よりオフ角が小さくオフ角分布がやや大きいもの）を用い、上記（１ｄ）における成膜時間を表１に示されるように６０分に変更した（成膜時間を長くした）こと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜はクラック数が（例１よりも多いものの）少なくなった。結果を表１及び２に示す。
【0061】
例３
上記（１ｃ）における成膜温度を表１に示されるように５２０℃に変更した（成膜温度を高くした）こと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１よりも算術平均粗さＲａが小さく、クラック数が少なくなった。結果を表１及び２に示す。
上記（１ｃ）における成膜温度を表１に示されるように５２０℃に変更した（成膜温度を高くした）こと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１よりも算術平均粗さＲａが小さく、クラック数が少なくなった。結果を表１及び２に示す。
【0062】
例４
上記（１ａ）の下地基板の代わりに、表１に示されるオフ角及びオフ角分布を有するＧａＮ単結晶基板（例１よりオフ角が小さいもの）を用いたこと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１よりもクラック数が少なくなった。結果を表１及び２に示す。
上記（１ａ）の下地基板の代わりに、表１に示されるオフ角及びオフ角分布を有するＧａＮ単結晶基板（例１よりオフ角が小さいもの）を用いたこと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１よりもクラック数が少なくなった。結果を表１及び２に示す。
【0063】
例５
上記（１ｄ）における成膜時間を表１に示されるように１２０分に変更した（成膜時間を長くした）こと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１よりも厚くなり、クラック数が（例１よりも多いものの）少なくなった。結果を表１及び２に示す。
上記（１ｄ）における成膜時間を表１に示されるように１２０分に変更した（成膜時間を長くした）こと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１よりも厚くなり、クラック数が（例１よりも多いものの）少なくなった。結果を表１及び２に示す。
【0064】
例６
上記（１ｄ）における成膜時間を表１に示されるように３０分に変更した（成膜時間を短くした）こと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１よりも算術平均粗さＲａが小さく、厚さも低減し、クラックはほぼ無くなった。結果を表１及び２に示す。
上記（１ｄ）における成膜時間を表１に示されるように３０分に変更した（成膜時間を短くした）こと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１よりも算術平均粗さＲａが小さく、厚さも低減し、クラックはほぼ無くなった。結果を表１及び２に示す。
【0065】
例７（比較）
上記（１ａ）の下地基板の代わりに、表１に示されるオフ角及びオフ角分布を有する市販のＧａＮ単結晶基板（例１よりオフ角が小さくオフ角分布が大きいもの）を用いたこと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１～６よりもクラック数がかなり多くなった。結果を表１及び２に示す。
上記（１ａ）の下地基板の代わりに、表１に示されるオフ角及びオフ角分布を有する市販のＧａＮ単結晶基板（例１よりオフ角が小さくオフ角分布が大きいもの）を用いたこと以外は、例１と同様にして半導体膜及び複合基板の作製並びに各種評価を行った。得られた半導体膜はε－Ｇａ２Ｏ３で構成される結晶構造の配向膜であることが確認された。また、この半導体膜は例１～６よりもクラック数がかなり多くなった。結果を表１及び２に示す。
【0066】
【表1】
【0067】
【表2】
【図1】
【図2】
【図3】
【図4】