特許 7591249 半導体素子試験装置及び半導体素子の試験方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-20

(45)【発行日】2024-11-28

(54)【発明の名称】半導体素子試験装置及び半導体素子の試験方法

(51)【国際特許分類】

   G01R 31/26 20200101AFI20241121BHJP

【ＦＩ】

G01R31/26 A

G01R31/26 H

【請求項の数】 8

(21)【出願番号】P 2020120941

(22)【出願日】2020-07-14

(65)【公開番号】P2022018010

(43)【公開日】2022-01-26

【審査請求日】2023-06-23

(73)【特許権者】

【識別番号】598014825

【氏名又は名称】株式会社クオルテック

(72)【発明者】

【氏名】木原 誠一郎

【審査官】小川 浩史

(56)【参考文献】

【文献】特開平１１－３０４８７３（ＪＰ，Ａ）

【文献】中国特許出願公開第１０８９１９０８５（ＣＮ，Ａ）

【文献】中国特許出願公開第１０９６９６６１３（ＣＮ，Ａ）

【文献】特許第７３０４０７４（ＪＰ，Ｂ２）

【文献】特許第７３０６７１０（ＪＰ，Ｂ２）

【文献】特許第７３４３１８０（ＪＰ，Ｂ２）

【文献】特許第７５７０６６１（ＪＰ，Ｂ２）

【文献】特開２０２０－２０４６０９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ ３１／２６－３１／３１９３

(57)【特許請求の範囲】

【請求項1】

第１の接続部と第２の接続部と第１のゲート接続部を有する第１のトランジスタと、前記第２の接続部と接続された第３の接続部と第４の接続部と第２のゲート接続部を有する第２のトランジスタと、前記第１の接続部と前記第２の接続部に接続された第１のダイオードと、前記第３の接続部と前記第４の接続部に接続された第２のダイオードからなる半導体素子の試験装置であって、
第１の電源端子と第２の電源端子を有し、第１の方向の第１の電流を発生する第１の電源装置と、
第３の電源端子と第４の電源端子を有し、前記第１の方向と逆方向の第２の方向の第２の電流を発生する第２の電源装置と、
前記第１の電源端子に接続された第１の接続端子と、前記第２の電源端子に接続された第２の接続端子を有する第１のスイッチ回路と、
前記第１のゲート接続部に前記第１のトランジスタをオンオフ制御する信号を印加する第１の制御回路と、
前記第２のゲート接続部に前記第２のトランジスタをオンオフ制御する信号を印加する第２の制御回路と、
前記第１の電源端子および前記第３の電源端子に接続された第３の接続端子と、前記第２の接続部に接続された第４の接続端子を有する第２のスイッチ回路と、
前記第３の接続部に接続された第５の接続端子と、前記第２の電源端子および前記第４の電源端子に接続された第６の接続端子を有する第３のスイッチ回路と、
前記第１の電流を遮断する第８のスイッチ回路と、
前記第２の電流を遮断する第９のスイッチ回路を具備し、
前記第１の接続部と前記第１の電源端子とが接続され、
前記第１の接続部と前記第３の電源端子とが接続され、
前記第４の接続部と前記第２の電源端子とが接続され、
前記第４の接続部と前記第４の電源端子とが接続されていることを特徴とする半導体素子試験装置。

【請求項2】

第１の接続部と第２の接続部と第１のゲート接続部を有する第１のトランジスタと、前記第２の接続部と接続された第３の接続部と第４の接続部と第２のゲート接続部を有する第２のトランジスタと、前記第１の接続部と前記第２の接続部に接続された第１のダイオードと、前記第３の接続部と前記第４の接続部に接続された第２のダイオードからなる半導体素子の試験装置であって、
第１の電源端子と第２の電源端子を有し、第１の電流を発生する第１の電源装置と、
前記第１の電源端子に接続された第１の接続端子と、前記第２の電源端子に接続された第２の接続端子を有する第１のスイッチ回路と、
前記第１のゲート接続部に前記第１のトランジスタをオンオフ制御する信号を印加する第１の制御回路と、
前記第２のゲート接続部に前記第２のトランジスタをオンオフ制御する信号を印加する第２の制御回路と、
前記第１の接続部に接続された第７の接続端子と、前記第１の電源端子と接続された第８の接続端子を有する第４のスイッチ回路と、
前記第４の接続部に接続された第９の接続端子と、前記第２の電源端子と接続された第１０の接続端子を有する第５のスイッチ回路と、
前記第７の接続端子に接続された第３の接続端子と、前記第２の接続部に接続された第４の接続端子を有する第２のスイッチ回路と、
前記第３の接続部に接続された第５の接続端子と、前記第９の接続端子に接続された第６の接続端子を有する第３のスイッチ回路と、
前記第８の接続端子に接続された第１１の接続端子と、前記第９の接続端子に接続された第１２の接続端子を有する第６のスイッチ回路と、
前記第７の接続端子に接続された第１３の接続端子と、前記第１０の接続端子に接続された第１４の接続端子を有する第７のスイッチ回路を具備することを特徴とする半導体素子試験装置。

【請求項3】

第１のフォークプラグと第２のフォークプラグを更に具備し、
前記第１の電源端子と前記第１の接続端子とは、前記第１のフォークプラグを介して接続され、
前記第２の電源端子と前記第２の接続端子とは、前記第２のフォークプラグを介して接続されていることを特徴とする請求項１または請求項２記載の半導体素子試験装置。

【請求項4】

第１の電圧検出回路と、
第２の電圧検出回路と、
第１の定電流回路と、
第２の定電流回路を更に具備し、
前記第１の制御回路は、前記第１のゲート接続部に前記第１のトランジスタをオフさせる信号を印加し、
前記第１の定電流回路は、前記第１のダイオードに定電流を印加し、
前記第１の電圧検出回路は、前記第１の接続部と前記第２の接続部との電圧を測定し、
前記第２の制御回路は、前記第２のゲート接続部に前記第２のトランジスタをオフさせる信号を印加し、
前記第２の定電流回路は、前記第２のダイオードに定電流を印加し、
前記第２の電圧検出回路は、前記第３の接続部と前記第４の接続部との電圧を測定することを特徴とする請求項１または請求項２記載の半導体素子試験装置。

【請求項5】

加熱冷却プレートを更に具備し、
前記半導体素子は、前記加熱冷却プレートに配置され、
前記加熱冷却プレートの周囲に、前記加熱冷却プレートから漏れた循環水を排水する排水用の溝が形成されていることを特徴とする請求項１または請求項２記載の半導体素子試験装置。

【請求項6】

第１の接続部と第２の接続部と第１のゲート接続部を有する第１のトランジスタと、第２の接続部と接続された第３の接続部と第４の接続部と第２のゲート接続部を有する第２のトランジスタと、前記第１の接続部と前記第２の接続部に接続された第１のダイオードと、前記第３の接続部と前記第４の接続部に接続された第２のダイオードからなる半導体素子の試験方法であって、
第１の電源端子と第２の電源端子を有する第１の電源装置は、第１の方向の第１の電流を発生し、
第３の電源端子と第４の電源端子を有する第２の電源装置は、前記第１の方向と逆方向の第２の電流を発生し、
前記第１のゲート接続部に前記第１のトランジスタをオンさせる信号を印加し、
前記第２の接続部と前記第２の電源端子とを第３のスイッチ回路で接続し、
前記第１の電源装置が発生する前記第１の方向の第１の電流を、前記第１のトランジスタおよび前記第３のスイッチ回路に流す第１の動作と、
前記第２の接続部と前記第４の電源端子とを第３のスイッチ回路で接続し、
前記第２の電源装置が発生する前記第１の方向と逆方向の第２の電流を、前記第３のスイッチ回路および前記第１のダイオードに流す第２の動作と、
前記第２のゲート接続部に前記第２のトランジスタをオンさせる信号を印加し、
前記第３の接続部と前記第１の電源端子とを第２のスイッチ回路で接続し、
前記第１の電源装置が発生する前記第１の方向の第１の電流を、前記第２のスイッチ回路および前記第２のトランジスタに流す第３の動作と、
前記第２の電源端子と前記第３の接続部とを前記第２のスイッチ回路で接続し、
前記第２の電源装置が発生する前記第１の方向の逆方向の第２の電流を、前記第２のダイオードおよび前記第２のスイッチ回路に流す第４の動作を行うことを特徴とする半導体素子の試験方法。

【請求項7】

第１の接続部と第２の接続部と第１のゲート接続部を有する第１のトランジスタと、第２の接続部と接続された第３の接続部と第４の接続部と第２のゲート接続部を有する第２のトランジスタと、前記第１の接続部と前記第２の接続部に接続された第１のダイオードと、前記第３の接続部と前記第４の接続部に接続された第２のダイオードからなる半導体素子の試験方法であって、
第１の電源端子と第２の電源端子を有する第１の電源装置は第１の電流を発生し、
第４のスイッチ回路の第７の接続端子が前記第１の接続部に接続され、前記第４のスイッチ回路の第８の接続端子が前記第１の電源端子と接続され、
第５のスイッチ回路の第９の接続端子が前記第４の接続部に接続され、前記第５のスイッチ回路の第１０の接続端子が前記第２の電源端子と接続され、
第２のスイッチ回路の第３の接続端子が前記第７の接続端子に接続され、前記第２のスイッチ回路の第４の接続端子が前記第２の接続部と接続され、
第３のスイッチ回路の第５の接続端子が前記第３の接続部に接続され、前記第３のスイッチ回路の第６の接続端子が前記第９の接続端子と接続され、
第６のスイッチ回路の第１１の接続端子が前記第８の接続端子と接続され、前記第６のスイッチ回路の第１２の接続端子が前記第９の接続端子と接続され、
第７のスイッチ回路の第１３の接続端子が前記第７の接続端子に接続され、前記第７のスイッチ回路の第１４の接続端子が前記第１０の接続端子と接続され、
前記第１のゲート接続部に前記第１のトランジスタをオンさせる信号を印加し、
前記第７の接続端子と前記第８の接続端子とを前記第４のスイッチ回路で接続し、
前記第９の接続端子と前記第１０の接続端子とを前記第５のスイッチ回路で接続し、
前記第２の接続部と前記第９の接続端子とを前記第３のスイッチ回路で接続し、
前記第１の電源装置が発生する前記第１の電流を、前記第４のスイッチ回路および前記第１のトランジスタおよび前記第３のスイッチ回路および前記第５のスイッチ回路に流す第１の動作と、
前記第１１の接続端子と前記第１２の接続端子とを前記第６のスイッチ回路で接続し、
前記第１３の接続端子と前記第１４の接続端子とを前記第７のスイッチ回路で接続し、
前記第２の接続部と前記第９の接続端子とを前記第３のスイッチ回路で接続し、
前記第１の電流を、前記第６のスイッチ回路および前記第３のスイッチ回路および第１のダイオードおよび前記第７のスイッチ回路に流す第２の動作と、
前記第２のゲート接続部に前記第２のトランジスタをオンさせる信号を印加し、
前記第３の接続端子と前記第３の接続部とを前記第２のスイッチ回路で接続し、
前記第７の接続端子と前記第８の接続端子とを前記第４のスイッチ回路で接続し、
前記第９の接続端子と前記第１０の接続端子とを第５のスイッチ回路で接続し、
前記第１の電流を、前記第４のスイッチ回路および前記第２のスイッチ回路および第２のトランジスタおよび前記第５のスイッチ回路に流す第３の動作と、
前記第１１の接続端子と前記第１２の接続端子とを前記第６のスイッチ回路で接続し、
前記第１３の接続端子と前記第１４の接続端子とを前記第７のスイッチ回路で接続し、
前記第３の接続端子と前記第３の接続部とを前記第２のスイッチ回路で接続し、
前記第１の電流を、前記第６のスイッチ回路および前記第２のダイオードおよび前記第２のスイッチ回路および前記第７のスイッチ回路に流す第４の動作を行うことを特徴とする半導体素子の試験方法。

【請求項8】

前記第１のトランジスタと前記第２のトランジスタが同一のパッケージに構成されていることを特徴とする請求項６または請求項７記載の半導体素子の試験方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子、電気素子の試験を行う電気素子試験装置及び電気素子の試験方法に関するものである。また、半導体素子素子の評価方法、評価試験装置、半導体素子の構成に関するものである。

【背景技術】

【0002】

半導体素子等の電気素子の寿命試験は、通電する電流をオンオフすることが行われている。インバータ回路、パワー回路に供給する半導体素子からの電流は数十アンペア以上と大きい。電気素子の試験は多くの種類があり、試験の種類に対応させて接続配線の接続を変更する必要がある。また、実使用に適合した信頼性試験を実施する必要がある。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１７－１７８２２

【発明の概要】

【発明が解決しようとする課題】

【0004】

インバータ回路等、回路動作が複雑なため、半導体試験装置も回路動作等に適合して動作を変更する必要がある。しかし、従来の半導体試験装置では、実使用状態に適合して半導体素子の信頼性試験を行うことができなかった。

【0005】

トランジスタ等の半導体素子を試験するために印加する定電流は数百Ａ以上の電流のため、接続配線は低抵抗の太い線材を使用する必要がある。太い接続配線は硬く、柔軟性がない。試験項目に対応させる時の太い線材の接続配線の接続変更は、長時間を必要とする。

【課題を解決するための手段】

【0006】

本発明の半導体素子試験装置は、複数台の電源装置を有し、複数台の電源装置は、少なくとも発生する電流の極性が異なるようにされている。試験をする半導体素子が直列に接続されている場合、発生する電流の極性が異なる複数の電源装置は、スイッチ回路で電流を選択し、また、スイッチ回路で電流を直列に接続された半導体素子のいずれかを選択して、試験電流を印加し試験を実施する。

【0007】

本発明の半導体素子試験装置は、試験をする半導体素子等を配置する半導体素子試験装置内のスペースと、前記半導体素子等の制御信号の発生する回路基板の配置箇所とを隔壁により分離している。

【0008】

スイッチ回路等が構成された回路基板等との接続にはフォークプラグを用いる。接続及び接続変更は、隔壁に設けた開口部を介して、接続手段としてのフォークプラグを挿入し、フォークプラグと回路基板に有する導体板２０４と電気的に接触させることにより行う。

【発明の効果】

【0009】

順方向の電流を出力する第１の電源装置と、逆方向の電流を出力する第２の電源装置とを有し、第１の半導体素子と第２の半導体素子に前記電源装置の電流をスイッチ回路で選択して印加する。半導体素子を実動作に近い動作条件で試験を実施することができるため、寿命試験、信頼性試験を容易に実施することができる。

【0010】

半導体素子１１７と試験回路との接続は、開口部２１６に挿入するフォークプラグ２０５の位置を変更することにより、容易に変更することができる。試験項目ごとの接続配線２１１の接続作業、あるいは接続変更は、フォークプラグ２０５位置の変更で行うため、接続変更の時間を大幅に短縮できる。

【図面の簡単な説明】

【0011】

【図1】本発明の第１の実施例における半導体素子試験装置のブロック図及び説明図である。

【図2】本発明の半導体素子試験装置の構成図である。

【図3】本発明の半導体素子試験装置のブロック図及び説明図である。

【図4】本発明の半導体素子試験装置のブロック図及び説明図である。

【図5】本発明の半導体素子試験装置の説明図及び構成図である。

【図6】本発明の半導体素子試験装置の説明図及び構成図である。

【図7】本発明の半導体素子試験装置の半導体素子取付け部の説明図及び構成図である。

【図8】本発明の半導体素子試験装置の半導体素子取付け部の説明図及び構成図である。

【図9】本発明の半導体素子試験装置の接続構造体の説明図及び構成図である。

【図10】本発明の半導体素子試験装置の接続構造体の説明図及び構成図である。

【図11】本発明の半導体素子試験装置のヒートパイプ部の説明図及び構成図である。

【図12】本発明の半導体素子試験装置のヒートパイプ部の説明図及び構成図である。

【図13】本発明の半導体素子試験装置の取付け金具の説明図及び構成図である。

【図14】本発明の半導体素子試験装置の取付け金具の説明図及び構成図である。

【図15】本発明の第１の実施例における半導体素子の試験方法の説明図である。

【図16】本発明の第１の実施例における半導体素子の試験方法の説明図である。

【図17】本発明の第２の実施例における半導体素子試験装置のブロック図及び説明図である。

【図18】本発明の第２の実施例における半導体素子の試験方法の説明図である。

【図19】本発明の第２の実施例における半導体素子の試験方法の説明図である。

【図20】試験をする半導体素子の説明図及び等価回路図である。

【図21】半導体素子を用いて３相モータを駆動する説明図である。

【図22】３相電流波形の説明図である。

【図23】ＰＷＭ信号で正弦波電流させる方法の説明図である。

【発明を実施するための形態】

【0012】

以下、添付した図面を参照して、本発明の実施の形態に係る電気素子の試験装置及び試験方法を説明する。
明細書で記載する実施形態では、電気素子としてのパワー半導体素子のうち、主としてＩＧＢＴを例にとって説明する。

【0013】

本発明はＩＧＢＴに限定されるものではなく、ＳｉＣトランジスタ、ＭＯＳＦＥＴ、ＪＦＥＴ、サイリスタ、ダイオード、サーミスタ、ポジスタ等の各種の半導体素子に適用することができる。

【0014】

また、半導体素子に限定されるものではなく、抵抗素子、コンデンサ、コイル、水晶素子、バリスタ、ＺＮＲ等の半導体素子以外の電気素子にも本発明が適用できることは言うまでもない。
明細書、図面に記載する本発明の実施例は、それぞれの実施例の一部または全部と組み合わせることができ、変更して組み合わせることができる。

【0015】

図２は本発明の半導体素子試験装置の構成図及び説明図である。図２に図示するように本発明の半導体素子試験装置は、筐体２１０、チラー（冷却・加温装置）１３６と、加熱冷却プレート１３４、加熱冷却プレート１３４とチラー１３６間を循環する循環水パイプ１３５を有する。

【0016】

加熱冷却プレート１３４には、試験をするトランジスタ１１７等が加熱冷却プレート１３４と密着して配置される。密着させるため、熱伝達シートを配置、シリコングリスを塗布してもよい。

【0017】

図８に図示するように、隔壁２１７には、図５、図６、図７等で説明する接続構造体２１８を挿入する開口部２１６が配置されている。隔壁２１５には電源配線２１２を挿入する穴が配置されている。

【0018】

図２に示す制御ラック１３１には、半導体素子１１７に試験電流、試験電圧を供給する電源装置１３２と、半導体素子１１７等を制御あるいは試験条件を設定する制御回路１３３を有している。電源装置１３２は、一例として電源装置１３２ａと電源装置１３２ｂを有する。電源装置１３２ａは順方向（正極性）の電流Ｉｄを出力し、電源装置１３２ｂは電源装置１３２ａと逆方向の電流Ｉｄ（逆極性）を出力あるいは発生する。

【0019】

なお、電流Ｉｄは定電流として説明するが、定電流に限定されるものではない。試験をする半導体素子等の試験状態に応じて変化させる可変電流であってもよい。また、試験をする半導体素子に供給するものは電流Ｉｄに特定されるものではなく、電圧であってもよい。

【0020】

半導体素子１１７の温度情報Ｔｊが所定値となるように、制御回路１３３は、電流Ｉｄ、ゲート電圧Ｖｇ、トランジスタ１１７のチャンネル間電圧Ｖｃｅを変化させて試験の条件を設定し、試験を実施する。
制御回路１３３は、電源装置１３２を制御し、電源装置１３２は、試験をする半導体素子１１７に試験電圧または電流を供給する。

【0021】

温度情報Ｔｊが変化あるいは所定値まで変化すると、試験をしている半導体素子１１７が劣化あるいは特性が変化していると判断し、半導体素子１１７の試験を停止、あるいは、試験方法、制御方法を変更する。

【0022】

チラー１３６の循環水を加温または冷却することにより、半導体素子１１７の温度を規定値あるいは所定値に維持する。また、試験条件に対応して半導体素子等の温度を周期的に変化させ、また、一定に冷却し、または加熱する。

【0023】

本発明の半導体素子試験装置及び半導体素子の試験方法は、多種多様な半導体素子１１７、半導体モジュール１１７に対応できる。一例として図２０の半導体素子１１７等は、大電流が印加あるいは出力される端子Ｐ電極端子、Ｏ電極端子、Ｎ電極端子と、ゲート電圧を印加するゲート端子ｇ（ゲート端子ｇｍ、ゲート端子ｇｓ）、コレクタ端子ｃ（コレクタ端子ｃｍ、コレクタ端子ｃｓ）、エミッタ端子ｅ（エミッタ端子ｅｍ、エミッタ端子ｅｓ）を有する。

【0024】

図２０は半導体素子の概観図と等価回路図である。図２０（ａ１）（ａ２）は、トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）とダイオードＤｉ（ダイオードＤｉｍ、ダイオードＤｉｓ）を有する構成である。

【0025】

図２０（ｂ１）（ｂ２）は、トランジスタ１１７（トランジスタ１１７ｍ、またはトランジスタ１１７ｓ）とダイオードＤｉ（ダイオードＤｉｍ、またはダイオードＤｉｓ）を有する半導体素子の端子を接続することにより、複数のトランジスタを連結して試験を行う構成である。

【0026】

以下の実施例では、主として図２０に図示する半導体素子１１７を例示して説明をする。しかし、これに限定するものではなく、抵抗素子等の半導体素子以外の電気的素子にも本発明の実施例が適用できることは言うまでもない。
図１は本発明の半導体素子試験装置のブロック図及び説明図である。図１は試験を実施する半導体素子１１７として、図２０（ａ２）と例示している。

【0027】

半導体素子試験装置は、順方向の定電流を発生する電源装置１３２ａ、逆方向の定電流を発生する電源装置１３２ｂを有する。トランジスタ１１７ｓ、トランジスタ１１７ｍに試験電流を印加する時は、電源装置１３２ａから定電流を供給する。ダイオードＤｉｓ、ダイオードＤｉｍに試験電流を印加する時は、電源装置１３２ｂから定電流を供給する。

【0028】

接続を変更するスイッチ回路１２４との接続は、フォークプラグ２０５を用いる。接続及び接続変更は、筐体の隔壁に設けた開口部を介して、フォークプラグ２０５を挿入し、スイッチ回路１２４と電気的に接触させることにより行う。

【0029】

電源装置１３２は、トランジスタ１１７を試験するための大電流の定電流を出力する。電源装置１３２は、コントロール回路基板（コントローラ）１１１からの制御信号に同期させて電力（電流、電圧）を供給する。電源装置１３２は、出力する最大電圧値を設定することができる。

【0030】

電源装置１３２は、順方向の電流Ｉｄを出力する電源装置１３２ａと、逆方向の電流Ｉｄを出力する電源装置１３２ｂとを保有する。電源装置１３２ａ及び電源装置１３２ｂはコントローラ１１１により制御される。

【0031】

スイッチ回路１２２ａ（ＳＷａ）は、電源装置１３２ａが出力する定電流の供給をオン（供給、印加）オフ（遮断、オープン）させる機能を有する。スイッチ回路１２２ｂ（ＳＷｂ）は、電源装置１３２ｂが出力する定電流の供給をオン（供給、印加）オフ（遮断、オープン）させる機能を有する。

【0032】

スイッチ回路１２４ｃは主としてトランジスタ１１７ｓのチャンネル間（エミッタ端子－コレクタ端子）を短絡する機能を有する。あるいは、グランド配線とトランジスタ１１７ｍのコレクタ端子とを接続する機能を有する。

【0033】

スイッチ回路１２４ｄは主としてトランジスタ１１７ｍのチャンネル間（エミッタ端子－コレクタ端子）を短絡する機能を有する。あるいは、電源配線２１２とトランジスタ１１７ｓのエミッタ端子とを接続する機能を有する。

【0034】

図１に図示するように、トランジスタ１１７ｍの端子（エミッタ端子ｅｍ、ゲート端子ｇｍ、コレクタ端子ｃｍ）にコネクタ２０２ｍが接続される。トランジスタ１１７ｓの端子（エミッタ端子ｅｓ、ゲート端子ｇｓ、コレクタ端子ｃｓ）にコネクタ２０２ｓが接続される。

【0035】

図３、図４等に図示するように、Ｐ電極端子（素子端子２２６ａ）にフォークプラグ２０５ｅが接続され、Ｏ電極端子（素子端子２２６ｃ）にフォークプラグ２０５ｈが接続され、Ｎ電極端子（素子端子２２６ｂ）にフォークプラグ２０５ｃが接続される。フォークプラグ２０５の脱着等により、スイッチ回路１２４と半導体素子１１７の端子（Ｐ端子、Ｏ端子、Ｎ端子）とが接続される。

【0036】

試験を行う半導体素子１１７（半導体素子１１７ｓ、半導体素子１１７ｍ）のダイオードＤｉ（ダイオードＤｉｍ、ダイオードＤｉｓ）には、試験電流Ｉｄが印加されていない期間に、所定の定電流Ｉｃが印加される。ダイオードの等価的抵抗値は温度によって変化し、所定の定電流の印加によりダイオードＤｉの端子電圧が変化する。この端子電圧Ｖｉの情報から温度情報Ｔｊを求める。

【0037】

図１に図示するように、トランジスタ１１７ｍのゲート端子ｇｍとエミッタ端子ｅｍ間に短絡回路１３７ｍが形成される。トランジスタ１１７ｓのゲート端子ｇｓとエミッタ端子ｅｓ間に短絡回路１３７ｓが形成される。
なお、短絡回路１３７は、スイッチに限定されるものではなく、たとえば、短絡コネクタであってもよい。

【0038】

短絡回路１３７ｓがオンすることにより、トランジスタ１１７ｓのゲート端子ｇｓとエミッタ端子ｅｓ間が短絡され、トランジスタ１１７ｓがダイオード接続される。

【0039】

短絡回路１３７ｍがオンすることにより、トランジスタ１１７ｍのゲート端子ｇｍとエミッタ端子ｅｍ間が短絡され、トランジスタ１１７ｍがダイオード接続される。

【0040】

図３に図示するように、トランジスタ１１７ｍのダイオードＤｉｍに定電流Ｉｃｍを流すように、定電流回路が構成され、トランジスタ１１７ｍのコレクタ端子ｃｍとエミッタ端子ｅｍ間の電圧でダイオードＤｉｍの端子間電圧を測定する。また、トランジスタ１１７ｓのダイオードＤｉｓに定電流Ｉｃｓを流すように、定電流回路が構成され、トランジスタ１１７ｓのコレクタ端子ｃｓとエミッタ端子ｅｓ間の電圧でダイオードＤｉｓの端子間電圧を測定する。

【0041】

ダイオードＤｉに定電流を流す時は、トランジスタ１１７をオフさせる。ダイオードＤｉｍへの定電流Ｉｃｍは、トランジスタＴｍより引込電流として流す。ダイオードＤｉｓへの定電流Ｉｃｓは、トランジスタＴｓより引込電流として流す。

【0042】

ダイオードＤｉｍの端子間電圧は、トランジスタ１１７ｍのコレクタ端子ｃｍとエミッタ端子ｅｍに接続された電圧検出回路１１６ｍで測定あるいは取得する。ダイオードＤｉｓの端子間電圧は、トランジスタ１１７ｓのコレクタ端子ｃｓとエミッタ端子ｅｓに接続された電圧検出回路１１６ｓで測定あるいは取得する。
図１に図示するように、トランジスタ１１７ｍにはコネクタ２０２ｍが接続され、トランジスタ１１７ｓにはコネクタ２０２ｓが接続されている。

【0043】

ダイオードＤｍとダイオードＤｓのうち、少なくとも一方に温度モニター用の所定の定電流Ｉｃ（Ｉｃｓ、Ｉｃｍ）が印加される。ダイオードの等価的抵抗値は半導体素子１１７の温度によって変化し、所定の定電流の印加によりダイオードＤ（イオードＤｍ、ダイオードＤｓ）の端子電圧が変化する。この端子電圧Ｖｉの情報から温度測定回路（温度測定回路１１５ｓ、温度測定回路１１５ｍ）温度情報Ｔｊ（温度情報Ｔｊｓ、温度情報Ｔｊｍ））を求める。

【0044】

図１に図示するように、トランジスタ１１７ｍのゲート端子ｇｍとエミッタ端子ｅｍ間に短絡回路１３７ｍが形成される。トランジスタ１１７ｓのゲート端子ｇｓとエミッタ端子ｅｓ間に短絡回路１３７ｓが形成される。短絡回路１３７は、一例としてスイッチングトランジスタである。なお、短絡回路１３７はトランジスタ等の素子だけに限定されるものではない。たとえば、コネクタ、ショートピンでメカニカルに短絡してもよい。

【0045】

短絡回路１３７（短絡回路１３７ｍ、短絡回路１３７ｓ）がオンすることにより、トランジスタ１１７ｍまたはトランジスタ１１７ｓのエミッタ端子とゲート端子が短絡される。トランジスタ１１７ｍ、トランジスタ１１７ｓのエミッタ端子とゲート端子が短絡させることにより、トランジスタ１１７ｍ、トランジスタ１１７ｓはダイオード接続となる。なお、短絡回路１３７（短絡回路１３７ｓ、短絡回路１３７ｍ）は、サンプル接続回路２０３（サンプル接続回路２０３ｓ、サンプル接続回路２０３ｍ）内に配置または構成してもよい。

【0046】

サンプル接続回路２０３は、ゲートドライバ回路１１３、ゲート信号制御回路１１２、ダイオードの端子電圧を測定する電圧検出回路１１６、ダイオードに印加する定電流を発生する定電流回路１１８（定電流回路１１８ｓ、定電流回路１１８ｍ）、可変抵抗回路１２５（可変抵抗回路１２５ｓ、可変抵抗回路１２５ｍ）等を保有する。

【0047】

図１において、ダイオードＤｉ（ダイオードＤｉｍ、ダイオードＤｉｓ）に定電流を印加してダイオードＤｉの端子電圧を測定することにより、試験する半導体素子１１７の温度を測定するとした。しかし、これに限定するものではない。ダイオードＤｉの代わりに、トランジスタ１１７の形成時に付加的に形成された寄生ダイオードを用いて温度を測定してもよい。その他、熱電対、温度センサ等を用いてもよい。温度を測定する手段物は、半導体素子１１７に内蔵してもよいし、半導体素子１１７に密接して取り付けてもよい。また、トランジスタ１１７のパッケージに取り付けた熱電対等によりトランジスタ１１７の温度を測定してもよい。

【0048】

図１、図５、図６に図示するように、サンプル接続回路２０３はトランジスタ１１７（半導体素子１１７）と接続する信号配線２２２の長さを短くするように、トランジスタ１１７の近傍に配置される。近傍とは５０ｍｍ程度以下である。

【0049】

サンプル接続回路２０３ｍ１はトランジスタ１１７ｍのゲート端子ｇｍに印加するゲート信号波形を発生するゲートドライバ回路１１３ｍ、ゲート信号の立ち上がり波形及び立下り波形を調整、あるいは設定する可変抵抗回路１２５ｍ、短絡回路１３７ｍ等を保有する。

【0050】

サンプル接続回路２０３ｍ２はトランジスタ１１７ｍのダイオードＤｍに印加する定電流Ｉｃｍを発生する定電流回路１１８ｍ、ダイオードＤｍの端子電圧を測定あるいは検出する電圧検出回路１１６ｍを保有する。

【0051】

サンプル接続回路２０３ｓ１はトランジスタ１１７ｓのゲート端子ｇｓに印加するゲート信号波形を発生するゲートドライバ回路１１３ｓ、ゲート信号の立ち上がり波形及び立下り波形を調整、あるいは設定する可変抵抗回路１２５ｓ、短絡回路１３７ｓ等を保有する。

【0052】

サンプル接続回路２０３ｓ２は、トランジスタ１１７ｓのダイオードＤｓに印加する定電流Ｉｃｓを発生する定電流回路１１８ｓ、ダイオードＤｓの端子電圧を測定あるいは検出する電圧検出回路１１６ｓを保有する。

【0053】

Ｖｉ電圧（Ｖｉｓ、Ｖｉｍ）は、差分アンプ（減算器）回路で測定あるいは取得する。したがって、トランジスタ１１７、ダイオードＤｉに過電圧が印加されることがなく、また、安定して、Ｖｉ電圧（Ｖｉｓ、Ｖｉｍ）を取得することができる。

【0054】

差分アンプ（減算器）回路は、オペアンプ回路等を使用するアナログ回路に限定されるものではない。たとえば、ダイオードＤｉの端子電圧、可変抵抗回路１２５の端子電圧をアナログ－デジタル変換してデジタル回路処理等で、Ｖｉ電圧（Ｖｉｓ、Ｖｉｍ）を取得する構成であってもよいことは言うまでもない。電圧検出回路１１６（電圧検出回路１１６ｍ、電圧検出回路１１６ｓ）及びその周辺回路部においても同様である。

【0055】

トランジスタ１１７ｍの端子にはコネクタ２０２ｍの接続ピン２０６が接続され、トランジスタ１１７ｓの端子にはコネクタ２０２ｓの接続ピン２０６が接続される。コネクタ２０２はトランジスタ１１７の端子と容易に脱着できるように構成されている。

【0056】

図１におけるサンプル接続回路２０３（サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２、サンプル接続回路２０３ｍ１、サンプル接続回路２０３ｍ２）内には、ゲートドライバ回路１１３、可変抵抗回路１２５、定電流回路１１８が配置または形成されている。

【0057】

図５に図示するように、サンプル接続回路２０３は、試験を行うトランジスタ１１７に近い位置に配置できるように、デバイス制御回路基板２０９から分離されて配置されている。

【0058】

サンプル接続回路２０３は、試験する各トランジスタ１１７あるいは各トランジスタ１１７ｍ、各トランジスタ１１７ｓに１つのサンプル接続回路２０３等を設けることが好ましい。しかし、これに限定するものではなく、複数のトランジスタ１１７等に対して、複数の信号回路を含む１つのサンプル接続回路２０３を配置してもよい。

【0059】

図５に示すように、サンプル接続回路２０３は、コネクタ２０２の接続ピン２０６でトランジスタ１１７と接続されている。ゲートドライバ回路１１３とトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子ｇ（ゲート端子ｇｍ、ゲート端子ｇｓ）間は、３０ｍｍ以下の短距離となるように配置されている。

【0060】

ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間が長いとゲート端子ｇにノイズ等が重畳され、トランジスタ１１７が誤動作してトランジスタ１１７の破壊に直結する。

【0061】

図２に図示するように、サンプル接続回路２０３ｓ（サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２）はコネクタ２０８ｓを介して、デバイス制御回路基板２０９ｓと接続される。

【0062】

サンプル接続回路２０３ｍ（サンプル接続回路２０３ｍ１、サンプル接続回路２０３ｍ２）はコネクタ２０８ｍを介して、デバイス制御回路基板２０９ｍと接続される。

【0063】

コントロール回路基板１１１（コントローラ１１１）により、デバイス制御回路基板２０９（デバイス制御回路基板２０９ｓ、デバイス制御回路基板２０９ｍ）、サンプル接続回路２０３ｓ（サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２、短絡回路１３７（短絡回路１３７ｍ、短絡回路１３７ｓ）が制御され、必要に応じて、各種データ、電圧、電流値が送受信される。

【0064】

図５に図示するように、デバイス制御回路基板２０９は半導体素子試験装置の筐体２１０のＢ室に配置される。筐体２１０は半導体素子試験装置の電源装置１３２、駆動回路、加熱冷却プレート１３４が組み込まれたフレームあるいは装置本体である。
サンプル接続回路２０３は、試験するトランジスタ１１７に近い位置に配置するため、半導体素子試験装置の筐体２１０のＣ１室に配置される。

【0065】

サンプル接続回路２０３（サンプル接続回路２０３ｍ１、サンプル接続回路２０３ｍ２、サンプル接続回路２０３ｓ１、サンプル接続回路２０３ｓ２）は、筐体２１０の側面に配置されたコネクタ２０８と接続される。コネクタ２０８の接続ピン２０６に接続された配線は、Ｂ室のデバイス制御回路基板２０９と接続されている。

【0066】

本発明の実施例において、接続プラグ２０５として、フォークプラグを例示して説明をする。トランジスタ１１７のコレクタ端子に接続されたフォークプラグ２０５ｅ、電源装置１３２の一端子に接続されたフォークプラグ２０５ｄのように、各接続配線２１１、各電源配線２１２の一端にフォークプラグ２０５を接続して、導体板２０４と接続する。

【0067】

なお、本明細書、図面において導体板２０４として説明するが、板状に限定されるものではなく、棒状のものであってもよい。複数の構造物から構成してもよい。フォークプラグ２０５等の構造物と接合できるものであればいずれの形状等であってもよい。たとえば、ソケット、コネクタ等の構造物であってもよい。また、導体板２０４をフォークプラグ形状とし、フォークプラグ２０５と前記フォークプラグとを接続してもよい。

【0068】

本発明は、試験を実施するトランジスタ１１７の少なくとも１つの端子にフォークプラグ２０５等を形成または配置し、フォークプラグ２０５と導体板２０４等の接続対象と電気的接続を取るものであれば、いずれの構成であっても良い。

【0069】

フォークプラグ２０５は隔壁２１４等の空間を分離する構成物あるいは構造物に、フォークプラグ２０５を挿入するとして説明する。しかし、これに限定するものではない。たとえば、導体板２０４ｂにフォークプラグ２０５ｃを接続し、フォークプラグ２０５ｃを隔壁２１４から挿入して、トランジスタ１１７の一端子（エミッタ端子ｅ）と電気的に接続してもよい。

【0070】

図５等に図示する本発明の半導体素子試験装置の隔壁２１４、隔壁２１５、隔壁２１７は、空間あるは領域を区分あるいは分離するものであればいずれのものであっても良い。壁状、板状、メッシュ状、フィルム状、箔状等、多種多様な構成あるいは構造が該当する。

【0071】

フォークプラグ２０５は、導体板２０４等の対象物に圧入、圧接、挿入、圧着、挟持、嵌合等により電気的に接続ができる構成、構造、形態、形式、方法のいずれのものであっても良い。

【0072】

トランジスタ１１７に流す試験電流Ｉｄは電源装置１３２を動作させることにより供給する。電源装置１３２はコントロール回路基板（コントローラ）１１１からの信号により動作／非動作（オン／オフ）制御される。また、電流Ｉｄの出力と非出力とが切り替えられる。デバイス制御回路基板２０９はコントロール回路基板（コントローラ）１１１により制御される。

【0073】

図１、図３、図４等において、試験を行うトランジスタ１１７は、図２０（ａ）に図示するダイオードＤｉ（ダイオードＤｉｍ、ダイオードＤｉｓ）を有するものを例示して説明をする。トランジスタ１１７ｍのエミッタ端子ｅｍは接地（グランド）されているとして説明をする。トランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）のゲート端子ｇ（ゲート端子ｇｍ、ゲート端子ｇｓ）には、ゲートドライバ回路１１３（ゲートドライバ回路１１３ｍ、ゲートドライバ回路１１３ｓ）が接続されている。

【0074】

サンプル接続回路２０３（サンプル接続回路２０３ｍ、サンプル接続回路２０３ｓ）は、ゲートドライバ回路１１３、可変抵抗回路１２５、定電流回路１１８、電圧検出回路１１６が配置または形成されている。

【0075】

サンプル接続回路２０３は、コネクタ２０２の接続ピン２０６でトランジスタ１１７と接続されている。ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間は、３０ｍｍ以下の短距離となるように配置されている。ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間が長いとゲート端子ｇにノイズ等が重畳され、ノイズによりトランジスタ１１７が誤動作する。

【0076】

図１、図３に図示すように、ゲートドライバ回路１１３からトランジスタ１１７のゲート端子ｇに試験信号を印加する。ゲートドライバ回路１１３はオペアンプ回路を有している。

【0077】

図５に図示するように、デバイス制御回路基板２０９は半導体素子試験装置の筐体２１０のＢ室に配置される。筐体２１０は電源装置１３２、駆動回路系、加熱冷却プレート１３４等が組み込まれている。

【0078】

サンプル接続回路２０３は、試験するトランジスタ１１７に近い位置に配置するため、半導体素子試験装置の筐体２１０のＣ１室に配置される。サンプル接続回路２０３は筐体２１０の側面に配置されたコネクタ２０８と接続される。コネクタ２０８の接続ピン２０６に接続された配線は、Ｂ室のデバイス制御回路基板２０９と接続されている。

【0079】

サンプル接続回路２０３はコネクタ２０８の接続ピン２０６によりデバイス制御回路基板２０９と接続されている。サンプル接続回路２０３は試験する各トランジスタ１１７に対応して個別に配置され、サンプル接続回路２０３はコネクタ２０２等により容易に取り外しが可能なように構成されている。

【0080】

定電流回路１１８はトランジスタ１１７のチャンネル間に配置または形成されたダイオードＤｉに定電流Ｉｃを供給する。電圧検出回路１１６はダイオードＤｉの端子電圧をバッファリングし（出力インピーダンスを低く）、Ｖｉ電圧として出力する。Ｖｉ電圧は、温度測定回路１１５でアナログ－デジタル変換される。

【0081】

温度測定回路１１５は端子電圧Ｖｉからトランジスタ１１７の温度情報Ｔｊを求め、コントロール回路基板１１１に転送する。温度情報はデバイス制御回路基板２０９のコネクタ２１３からマザー基板２０７に出力され、コントロール回路基板１１１に送られる。
ゲートドライバ回路１１３は、設定された周波数（オンオフ周期）、設定されたオン電圧をトランジスタ１１７のゲート端子に印加する。

【0082】

ゲートドライバ回路１１３から出力されるＶｇ信号電圧により、トランジスタ１１７は動作／非動作（オンオフ）動作し、トランジスタ１１７がオンしている期間にトランジスタ１１７のチャンネル間に電流Ｉｄが流れる。
可変抵抗回路１２５の抵抗値Ｖｒは、０（Ω）から５００（Ω）間で、一定電圧、あるいは時間的に変化する電圧に設定できるように構成されている。

【0083】

可変抵抗回路１２５は、トランジスタ１１７のゲート端子ｇに印加するゲート電信号の立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を設定できる。
図３等において、可変抵抗回路１２５の抵抗値Ｖｒは、可変としたがこれに限定するものではない。例えば、可変抵抗回路１２５を外付け抵抗としてもよい。

【0084】

定電流回路１１８は、所定の定電流Ｉｃを流す。定電流ＩｃはダイオードＤｉに印加される。ダイオードＤｉの端子電圧をモニターすることにより、トランジスタ１１７の温度変化を測定あるいは観察することができる。

【0085】

定電流Ｉｃでトランジスタ１１７が発熱することを防止するため、定電流Ｉｃはトランジスタ１１７のチャンネルに流す定電流Ｉｄよりも十分に小さい電流値にする。

【0086】

具体的には、定電流Ｉｃは試験時にトランジスタ１１７に流す電流Ｉｄの１／１０００以下に設定する。好ましくは、トランジスタ１１７に流す電流Ｉｃは電流Ｉｄの１×１０^６の１以上１×１０^４の１以下にする。定電流Ｉｃは０．１ｍＡ以上１００ｍＡ以下にする。

【0087】

チャンネル電流Ｉｄを変化させ、ダイオードＤｉ電圧（トランジスタ１１７のコレクタ－エミッタ端子間電圧）を測定して、温度係数Ｋを求める。求められた温度係数Ｋは、温度測定回路１１５に記憶させる。

【0088】

温度係数Ｋは、トランジスタ１１７を加熱冷却プレート１３４で所定温度にし、ダイオードＤｉに定電流Ｉｃを流して、端子電圧を測定する。前記所定温度を変化させ、かつダイオードＤｉの端子電圧を測定することにより、トランジスタ１１７の温度に対するダイオードＤｉの端子電圧を取得できる。したがって、温度に対するダイオードＤｉの端子電圧からトランジスタ１１７の温度係数Ｋを求めることができる。

【0089】

定電流Ｉｃは、チャンネル電流Ｉｄが流れていない時にダイオードＤｉに流す。つまり、トランジスタ１１７がオンしていない時に、定電流Ｉｃを流してダイオードＤｉの端子間電圧を測定する。 電圧検出回路１１６は、ダイオードＤｉの端子電圧Ｖｉ（端子ｃ－端子ｅ）を出力する。

【0090】

電圧検出回路１１６は、オペアンプ素子から構成されるものに限定されない。入力インピーダンスよりも出力インピーダンスが低いものであればいずれのものでもよい。

【0091】

求められた温度情報Ｔｊはコントロール回路基板（コントローラ）１１１に送られる。コントロール回路基板（コントローラ）１１１は、温度情報Ｔｊが所定設定値以上となった場合、トランジスタ１１７が所定のストレス状態、あるいは劣化状態となったと判断し、試験の制御変更あるいは試験の停止等を行う。

【0092】

図１（ａ）等の実施例において、スイッチ回路１２４はスイッチ回路の記号を使用している。スイッチ回路１２４は、トランジスタ、メカニカルリレー、ホトトランジスタ、ホトダイオードスイッチ、ホトＭＯＳリレー、ＭＯＳＦＥＴ等が例示される。図１（ｂ）に図示するように、スイッチ回路１２４は、ＭＯＳＦＥＴが好ましい。ＭＯＳＦＥＴはチャンネル間の電圧（Ｖｓｄ）が小さく好ましい。以下の実施例では、スイッチ回路１２４は、パワーＭＯＳＦＥＴ１２４として説明をする。

【0093】

パワーＭＯＳＦＥＴ１２４ａのオン時のチャネル電圧（Ｖｓｄａ）は、パワーＭＯＳＦＥＴ１２４ｂのオン時のチャネル電圧（Ｖｓｄｂ）以下となるものを選定することが好ましい。パワーＭＯＳＦＥＴ１２４ａのオン時のチャネル電圧（Ｖｓｄａ）は、パワーＭＯＳＦＥＴ１２４ｂのオン時のチャネル電圧（Ｖｓｄｂ）よりも小さくなるようにする。スイッチ回路１２４ａがオンし、電源装置１３２の端子間を短絡した時に、電流Ｉｍを安定して流すためである。

【0094】

スイッチ回路１２４はスイッチ回路基板２０１に実装あるいは形成されている。スイッチ回路１２４は導体板２０４に接続されている。導体板２０４は、一例として厚み５ｍｍ、幅５０ｍｍの銅からなる板である。導体板２０４の長さは、一例として、２５０ｍｍである。
図４、図５、図９はフォークプラグ２０５及びフォークプラグ２０５と導体板２０４の接続（接触）状態を示している。

【0095】

図９(ａ)は、スイッチ回路等が形成されたスイッチ回路基板（プリント基板）２０１に導体板２０４が取付けられ、フォークプラグ２０５を導体板２０４に接続した状態を上方向から模式的に図示した図である。図９（ｂ）は導体板２０４の一端にフォークプラグ２０５を挟持させた状態での説明図である。

【0096】

図４、図５、図６等で図示するように、スイッチ回路基板２０１には２枚の導体板２０４が取付けられている。導体板２０４とスイッチ回路基板２０１はネジ等により密着されて、固定される。

【0097】

フォークプラグ２０５と導体板２０４とは機械的（メカニカル）に嵌合させることにより電気的接続を実現する。フォークプラグ２０５のＵ字部は、導体板２０４に差し込まれる際、良好にフォークプラグ２０５と導体板２０４が接合される。
図９に図示するように、フォークプラグ２０５には接続ボルト２１９が取付けられている。接続ボルト２１９に接続配線２１１が接続される。

【0098】

図９（ａ）のＡＡ’での断面を図９（ｂ）に示す。導体板２０４とフォークプラグ２０５とは、フォークプラグ２０５に形成された接触部２２０ａ、接触部２２０ｂで接触する。接触部２２０はリン青銅、ニッケル合金で構成され、ばね性を有している。接触部２２０の表面は金メッキあるいは銀メッキが施されている。メッキにより接続部２２０の電気的安定度が向上する。

【0099】

図５、図６に図示するように、フォークプラグ２０５と導体板２０４とは、隔壁２１４の開口部２１６からフォークプラグ２０５を差し入れることにより電気的に接続される。

【0100】

図５に本発明の半導体素子試験装置の各構成部材の配置を示す。半導体素子試験装置の筐体２１０は、複数の部分を有する。筐体の下部は、Ａ室とＢ室に分離されている。Ａ室には電源装置１３２が配置される。Ａ室とＢ室とは隔壁２１５で分離されている。Ｃ１室とＣ２室は隔壁２１７で分離されている。

【0101】

電源装置１３２、スイッチ回路基板２０１、トランジスタ１１７は動作／非動作を繰り返すことにより大きなノイズを発生する。ノイズにより、回路基板等が誤動作する。各室の隔壁を静電シールド、電磁シールドすることにより誤動作を防止できる。

【0102】

静電シールド、電磁シールドは、導通を有する板、金属板、金属フィルム、金網を各室の周りあるいは隔壁表面あるいは内部に取付ける、あるいは形成ることにより実現する。

【0103】

Ｃ１室には、図２に示す加熱冷却プレート１３４、循環水パイプ１３５等が配置され、加熱冷却プレート１３４に試験をするトランジスタ１１７が密着して配置される。

【0104】

Ｃ１室の加熱冷却プレートの周囲には漏水センサ（図示せず）が配置されている。循環水（冷却媒体）等が漏れると漏水センサが働き、半導体素子試験装置を停止または警報を発するように構成されている。

【0105】

加熱冷却プレート１３４の周囲には、排水用の溝（図示せず）が形成されている。加熱冷却プレートから循環水（冷却媒体）が漏れると排水用の溝に、循環水（冷却媒体）が流れ込み、半導体素子試験装置外に排出されるように構成されている。
加熱冷却プレート１３４はトレイ（図示せず）に搭載され、トレイは隔壁２１４から脱着できるように構成されている。
以上のように、隔壁２１４は循環水パイプ１３５等が損傷しても、下側のＡ室、Ｂ室に循環水（冷却媒体）等が漏れないように構成されている。

【0106】

電源装置１３２が配置されたＡ室と、駆動回路系が配置されたＢ室間には隔壁２１５が形成されている。隔壁２１５には静電シールド板、あるいは電磁シールド板が配置され、電源装置１３２のノイズが遮蔽され、ノイズはＢ室の駆動回路系には印加されない。

【0107】

本発明の実施例では、Ｃ２室からフォークプラグ２０５を差し込み、Ｂ室の導体板２０４と接続する。隔壁２１４にはフォークプラグ２０５を挿入する開口部２１６が形成されている。

【0108】

本発明の実施例では、上側から下側にフォークプラグ２０５を挿入する。本発明はこれに限定するものではない。たとえば、Ｃ２室に導体板２０４が配置され、Ｂ室からフォークプラグ２０５を挿入して、フォークプラグ２０５と導体板２０４とを電気的に接続してもよい。

【0109】

図９（ｃ）に図示するように、マザー基板２０７にコネクタ２１３が取付けられている。マザー基板２０７のコネクタ２１３にコントロール回路基板１１１、デバイス制御回路基板２０９、スイッチ回路基板２０１が取付けられている。試験するトランジスタ１１７の個数に応じてスイッチ回路基板２０１を準備する。スイッチ回路基板２０１の枚数は、マザー基板２０７に取付けるスイッチ回路基板２０１の枚数を変更することにより容易に実現できる。

【0110】

マザー基板２０７には、温度情報Ｔｊ、電圧Ｖｉ、可変抵抗回路１２５の制御信号、定電流回路１１８の制御信号等が伝送される。また、各回路の電源配線、グランド配線が形成され、コネクタ２１３を介して各回路基板に供給されている。

【0111】

図９（ｃ）に図示するように、導体板２０４は、スイッチ回路基板２０１からはみ出るように配置されている。このはみ出た部分にフォークプラグ２０５が接続される。

【0112】

フォークプラグ２０５ａはスイッチ回路基板２０１ａの導体板２０４ａと接続される。電源配線２１２は隔壁２１５の開口部２１６を介して、スイッチ回路基板２０１ａと接続される。

【0113】

図５、図６に図示するように、フォークプラグ２０５ｄはスイッチ回路基板２０１ｂの導体板２０４ｃと接続される。電源配線２１２は隔壁２１５の開口部２１６を介して、スイッチ回路基板２０１ｂと接続される。フォークプラグ２０５ｂはスイッチ回路基板２０１ａの導体板２０４ｂと接続される。電源配線２１２は隔壁２１５の開口部２１６を介して、スイッチ回路基板２０１ａと接続される。

【0114】

図４に図示するように、スイッチ回路基板２０１ｂの導体板２０４ｄと導体板２０４ｃ間にはスイッチ回路１２４ｂが配置され、導体板２０４ｄと導体板２０４ｃ間を電気的に短絡する。短絡することにより、電源装置１３２が出力する電流Ｉｄが試験電流Ｉｄとしてトランジスタ１１７に供給される。

【0115】

図４に図示するように、スイッチ回路基板２０１ａの導体板２０４ｉと導体板２０４ｊ間にはスイッチ回路１２４ａが配置されている。スイッチ回路１２４ａがオンすることにより、導体板２０４ｉと導体板２０４ｊ間が短絡する。短絡することにより、電源装置１３２が出力する電流Ｉｄが放電電流Ｉｍとしてグランドに流れる。あるいは、電源装置１３２に充電された電荷が放電される。そのため、トランジスタ１１７のチャンネル間に過渡電圧等が印加されることはなく、また、トランジスタ１１７に過渡電流等が流れることはなく、トランジスタ１１７等の電気素子を破壊することはない。

【0116】

導体板２０４ｂには、フォークプラグ２０５ｃが接続される。導体板２０４ａにはフォークプラグ２０５ｆが接続される。また、導体板２０４ｄには、フォークプラグ２０５ｅが接続される。導体板２０４ｃにはフォークプラグ２０５ｄが接続される。

【0117】

フォークプラグ２０５の材質はアルミニウム等の金属で構成されている。フォークプラグ２０５はメッキ下地にニッケル処理し、表面に銀メッキが施されている。
フォークフラグ２０５はネジ溝が形成されており、接続ボルト２１９で接続配線２１１をフォークプラグ２０５に取り付けができるように構成されている。

【0118】

図６は、２枚のスイッチ回路基板２０１ａ、スイッチ回路基板２０１ｂを図示している。スイッチ回路基板２０１はマザー基板２０７のコネクタ２１３と接続される。

【0119】

図５、図６に図示するように、一例として、フォークプラグ２０５ｃは、Ｃ２室とＢ室間に設けられた隔壁２１４の開口部２１６から差し込まれ、導体板２０４ｂと接続される。フォークプラグ２０５ｅは、Ｃ２室とＢ室間に設けられた隔壁２１４の開口部２１６から差し込まれ、導体板２０４ｄと接続される。

【0120】

試験するトランジスタ１１７に流す電流は数百アンペアと大きいため、使用する接続配線２１１の太さも太い。そのため、太い接続配線２１１、電源配線２１２は硬い。そのため、接続配線２１１、電源配線２１２は接続変更が容易でない。

【0121】

本発明の半導体素子試験装置では、隔壁２１４の任意の開口部２１６に、Ｃ２室からフォークプラグ２０５を挿入する。フォークプラグ２０５を挿入する開口部２１６の位置を変更することにより、任意のスイッチ回路基板２０１と接続できる。したがって、トランジスタ１１７の試験条件により使用するスイッチ回路基板２０１との接続変更は、接続配線２１１を結線変更する必要がなく、フォークプラグ２０５を挿入する開口部２１６の位置の変更だけでよい。また、図９（ｃ）に図示するように、スイッチ回路基板２０１は、マザー基板２０７に接続するコネクタ２１３の位置の変更だけでよい。

【0122】

以上のように、半導体素子などの電気素子１１７の試験内容、試験する電気素子１１７の個数に応じて、マザー基板２０７に接続するスイッチ回路基板２０１、デバイス制御回路基板２０９を配置する。また、スイッチ回路基板２０１等と接続切り替えは、隔壁２１４の開口部２１６に挿入するフォークプラグ２０５位置を変更することにより実施する。

【0123】

図１、図４、図５、図６に図示するように、トランジスタ１１７に接続された接続配線２１１ａはフォークプラグ２０５ｅに接続されている。トランジスタ１１７に接続された接続配線２１１ｂはフォークプラグ２０５ｈに接続されている。トランジスタ１１７に接続された接続配線２１１ｃはフォークプラグ２０５ｃに接続されている。

【0124】

フォークプラグ２０５ｅ、フォークプラグ２０５ｆ、フォークプラグ２０５ｃと導体板２０４から脱着することにより、試験する半導体素子１１７を試験回路から脱着することができる。

【0125】

図４等に図示するように、電流電源１２１の出力を短絡するスイッチ回路基板２０１ｂは電流電源１２１の個数に対応した数量でよい。たとえば、半導体素子試験装置に電流電源１２１が１台の場合は、スイッチ回路基板２０１ｂ（スイッチ回路１２４ｂ）は１つでよい。

【0126】

スイッチ回路基板２０１は、試験するトランジスタ１１７の個数以上の枚数が必要である。たとえば、試験するトランジスタ１１７が１２個であれば、スイッチ回路基板２０１は１２枚以上を準備することが好ましい。具体的には、試験をする電気素子１１７数に対応するスイッチ回路基板数を準備する。

【0127】

試験をする半導体素子１１７に対応するスイッチ回路基板２０１と、電源装置１３２の出力を短絡するスイッチ回路基板２０１は同一の基板仕様とすると、コスト的に有利である。つまり、スイッチ回路基板２０１は共通の構成とする。

【0128】

図５に図示するように、スイッチ回路基板２０１には、スイッチ回路１２４としてのトランジスタ等を複数実装することが好ましい。スイッチ回路１２４の個数が多いほど、２枚の導体板２０４間を短絡するインピーダンスが小さくすることができる。

【0129】

図１０（ａ）（ｂ）は、隔壁２１４の開口部２１６にフォークプラグ２０５を挿入した状態を図示したものである。図１０（ａ）は隔壁２１４の表面から見た図であり、図１０（ｂ）は隔壁２１４の裏面から見た図である。

【0130】

図１０の導体板２０４ｂには、一例として、フォークプラグ２０５ｂと複数のフォークプラグ２０５ｃ（フォークプラグ２０５ｃ１～フォークプラグ２０５ｃ５）が接続されている。導体板２０４ｄ１にはフォークプラグ２０５ｅ１、導体板２０４ｄ２にはフォークプラグ２０５ｅ２、導体板２０４ｄ３にはフォークプラグ２０５ｅ３、導体板２０４ｄ４にはフォークプラグ２０５ｅ４、導体板２０４ｄ５にはフォークプラグ２０５ｅ５が接続されている。

【0131】

スイッチ回路基板２０１のスイッチ回路１２４がオンオフすることにより大きなノイズが発生する。この対策として、図９（ｃ）では図示していないが、２枚のスイッチ回路基板２０１間にシールドとして機能させる金属板を配置し、金属板をアース接地している。

【0132】

スイッチ回路１２４の発熱は導体板２０４に放熱される。スイッチ回路１２４には放熱板（図示せず）が取付けられている。スイッチ回路１２４のグランド端子はスイッチ回路基板２０１のグランドに接続される。導体板２０４の熱はスイッチ回路基板２０１のグランド銅箔を介しても放熱される。

【0133】

図４に図示するように、スイッチ回路基板２０１ａには導体板２０４ｉ、導体板２０４ｊが取付けられている。導体板２０４ｊは、フォークプラグ２０５ｊと接続されている。導体板２０４ｉは、フォークプラグ２０５ｉと接続されている。フォークプラグ２０５ｉは電源装置１３２の出力端子と接続されている。導体板２０４ｊはフォークプラグ２０５ｊと接続されている。フォークプラグ２０５ｊは電源装置１３２のグランド端子と接続されている。

【0134】

スイッチ回路１２４ａがオン（クローズ）すると、電源装置１３２の出力端子間が短絡され、短絡電流Ｉｍがグランドに流れる。そのため、電源装置１３２の出力電流はトランジスタ１１７には供給されない。スイッチ回路１２４ａがオープンの時に、電源装置１３２の出力電流Ｉｄがトランジスタ１１７に供給される。

【0135】

スイッチ回路基板２０１ｂには導体板２０４ｃ、導体板２０４ｄが取付けられている。導体板２０４ｃは、フォークプラグ２０５ｄと接続されている。フォークプラグ２０５ｄは電源装置１３２の出力端子と接続されている。導体板２０４ｄはフォークプラグ２０５ｅと接続されている。フォークプラグ２０５ｅは試験を行うトランジスタ１１７のコレクタ端子と接続されている。

【0136】

スイッチ回路基板２０１ｃには導体板２０４ｅ、導体板２０４ｆが取付けられている。導体板２０４ｆには、フォークプラグ２０５ｈ、フォークプラグ２０５ｇが接続されている。導体板２０４ｅには、フォークプラグ２０５ａが接続されている。フォークプラグ２０５ａは電源装置１３２の出力端子と接続されている。フォークプラグ２０５ｈは試験を行うトランジスタ１１７のＯ端子と接続されている。

【0137】

スイッチ回路基板２０１ｄには導体板２０４ｂ、導体板２０４ａが取付けられている。導体板２０４ｂには、フォークプラグ２０５ｂが接続されている。導体板２０４ａには、フォークプラグ２０５ｆが接続されている。フォークプラグ２０５ｆはフォークプラグ２０５ｇと接続されている。フォークプラグ２０５ｂスイッチ回路基板２０１ａの導体板２０４ａと接続されたフォークプラグ２０５ｊと接続され、フォークプラグ２０５ｊは電源装置１３２と接続されている。

【0138】

図６は、図示を容易にするため、１個のトランジスタ１１７を図示している。隔壁２１７の開口部２１６ａに接続構造体２１８ａが挿入され、隔壁２１７の開口部２１６ｂに接続構造体２１８ｂが挿入されている。隔壁２１７の開口部２１６ｃに接続構造体２１８ｃが挿入されている。

【0139】

本発明の半導体試験装置は、複数個の半導体素子１１７を加熱冷却プレート１３４上に配置して試験を行う。したがって、図８に図示するように、隔壁２１７には複数個の開口部２１６が形成されている。

【0140】

図８はｎ（ｎは１以上の正数）個の開口部２１６が形成されている。ｎは同時に試験する半導体素子１１７の最大個数、あるいは、加熱冷却プレート１３４上に配置あるいは実装できる半導体素子１１７の最大個数である。

【0141】

開口部２１６ａ１に接続構造体２１８ａ１が挿入され、開口部２１６ｂ１に接続構造体２１８ｂ１が挿入される。開口部２１６ｃ１に接続構造体２１８ｃ１が挿入される。

【0142】

開口部２１６ａ２に接続構造体２１８ａ２が挿入され、開口部２１６ｂ２に接続構造体２１８ｂ２が挿入される。開口部２１６ｃ２に接続構造体２１８ｃ２が挿入される。

【0143】

以降、同様に、開口部２１６ａｎに接続構造体２１８ａｎが挿入され、開口部２１６ｂｎに接続構造体２１８ｂｎが挿入される。開口部２１６ｃｎに接続構造体２１８ｃｎが挿入される。

【0144】

接続構造体２１８ａはトランジスタ１１７の素子端子２２６ａと連結され、接続構造体２１８ｂはトランジスタ１１７の素子端子２２６ｂと連結されている。接続構造体２１８ｃはトランジスタ１１７の素子端子２２６ｃと連結されている。

【0145】

図６に図示するように、トランジスタ１１７のコレクタｃｓ端子、ゲート端子ｇｓ、エミッタ端子ｅｓには、コネクタ２０２ｓが接続される。トランジスタ１１７のコレクタ端子ｃｍ、ゲート端子ｇｍ、エミッタ端子ｅｍには、コネクタ２０２ｍが接続される。

【0146】

コネクタ２０２（コネクタ２０２ｍ、コネクタ２０２ｓ）に接続された信号配線２２２（信号配線２２２ｍ、信号配線２２２ｓ）はサンプル接続回路２０３に接続される。サンプル接続回路２０３の信号配線２３５はコネクタ２０８を介して、デバイス制御回路基板２０９に接続されている。

【0147】

隔壁（隔壁２１４、隔壁２１５、隔壁２１７）は、各室（Ｃ１室、Ｃ２室、Ａ室、Ｂ室）を分離する機能と、外気が流入しないようにする機能がある。特に、Ｃ１室は、低温状態の試験で結露することがあるため、Ｃ１室にはドライエアを流入させる。

【0148】

図６、図７、図１１、図１２に図示するように、接続構造体２１８に他端には、固定ネジ２２１が取付けられ、接続配線２１１が接続構造体２１８に接続されている。接続配線２１１の他端には接続部材としてのフォークプラグ２０５が取付けられている。
固定ネジ２２１はネジに限定されるものではなく、接続構造体２１８に接続配線２１１を電気的に接続できるものであればいずれのものでもよい。

【0149】

サンプル接続回路２０３はコネクタ２０８の接続ピン２０６によりデバイス制御回路基板２０９と接続されている。サンプル接続回路２０３は試験する各トランジスタ１１７に対応して個別に配置され、サンプル接続回路２０３は容易に取り外しが可能なように構成されている。

【0150】

図１１は本発明の半導体素子試験装置における一実施例である接続構造体２１８の説明図である。図１１（ａ）は裏面を模式的に図示した図であり、図１１（ｂ）は側面を模式的に図示した図である。

【0151】

接続構造体２１８の凹部２３４には、ヒートパイプ２２３が密着されている。接続構造体２１８の凹部２３４とヒートパイプ間に熱伝導性グリス、放熱用シリコーンオイルコンパウンドを塗付してもよい。

【0152】

凹部２３４にはめ込むようにヒートパイプ２２３が配置されている。接続構造体２１８の裏面の凹部にヒートパイプ２２３を配置することによりヒートパイプ２２３が損傷するリスクが低下する。ヒートパイプ２２３は、接続構造体２１８の両面に配置してもよい。

【0153】

接続構造体２１８は、試験時に加熱される。したがって、ヒートパイプ２２３及びヒートパイプ金具２３１も加熱される。加熱により、ヒートパイプ２２３及びヒートパイプ金具２３１が膨張する。

【0154】

本発明は、接続構造体２１８のヒートパイプ金具２３１の線膨張率は、ヒートパイプ２２３パイプの線膨張率よりも小さい材料が採用される。あるいは、接続構造体２１８のヒートパイプ２２３パイプの線膨張率はヒートパイプ金具２３１の線膨張率よりも大きい材料が採用される。ヒートパイプ２２３材料が凹部２３４内で膨張が大きくなりヒートパイプ２２３が凹部２３４により強固にはめ込まれる。したがって、ヒートパイプ２２３がはずれることがない。

【0155】

ヒートパイプ金具２３１の材料として、銅（線膨張率１６．８）、黄銅（線膨張率１９）、鉄（線膨張率１２．１）、ステンレス（ＳＵＳ３０４）（線膨張率１７．３）が例示される。ヒートパイプ２２３の材料としてヒートパイプ金具２３１より線膨張率が大きい材料、たとえば、アルミニウム（線膨張率２３）、錫（線膨張率２６．９）、鉛（線膨張率２９．１）が例示される。中でも、ヒートパイプ金具２３１の材料として、銅（線膨張率１６．８）、ヒートパイプ２２３の材料として、アルミニウム（線膨張率２３）を採用することが好ましい。ヒートパイプ金具２３１は、金属以外のカーボンなどを採用することもできる。

【0156】

接続構造体２１８は、主としてヒートパイプ金具２３１、接続圧力部２３２、接続保持部２３３からなる。接続圧力部２３２と接続保持部２３３間に半導体素子の素子端子２２６が差し込まれる。
図７は、トランジスタ１１７と接続構造体２１８の接続状態を説明する説明図である。ヒートパイプ２２３は接続構造体２１８の裏面に配置されている。

【0157】

トランジスタ１１７は加熱冷却プレート１３４に密着して固定される。固定はバネ（図示せず）の押圧により行われる。必要に応じて、トランジスタ１１７の上側にも加熱冷却プレートが配置され、トランジスタ１１７を所定の温度条件に設定できるようにする。

【0158】

試験を行うトランジスタ１１７は加熱冷却プレート１３４に密着させて固定させる必要があるため、容易に取り外すことが難しい。トランジスタ１１７の取付け作業は、最初に試験を行う複数個のトランジスタ１１７を加熱冷却プレート１３４に固定する。次に、試験を行うトランジスタ１１７を選択して接続構造体２１８を、隔壁２１７の開口部２１６から挿入し、半導体素子１１７の素子端子２２６に取付ける。

【0159】

つまり、選択するトランジスタ１１７は、選択するトランジスタ１１７が位置する開口部２１６にＣ２室側から接続構造体２１８を挿入して半導体素子１１７の素子端子２２６と電気的接続を行う。

【0160】

半導体素子１１７との電気的接続は、接続構造体２１８を挿入する位置を選択するだけであるので容易である。また、接続構造体２１８に接続された接続配線２１１の印加信号を変更することにより、半導体素子１１７の試験条件、試験内容を容易に変更することができる。

【0161】

接続構造体２１８の一端には接続配線２１１が接続され、接続配線２１１から定電流Ｉｄが半導体素子１１７に印加される。接続構造体２１８の裏面側にはヒートパイプ２２３が配置されている。

【0162】

素子端子２２６には、数百アンペア（Ａ）の電流が流れる。接点部２２５にわずかな抵抗があっても、数百アンペア（Ａ）の電流により、大きな熱が発生し、素子端子２２６部を過熱する。素子端子２２６が過熱されると半導体素子１１７が過熱され、半導体素子１１７が劣化あるいは破壊する。

【0163】

本発明は、素子端子２２６で発生した熱はヒートパイプ２２３により、接続構造体２１８の接続配線２１１側に伝熱される。したがって、接点部２２５が過熱されることはない。接続構造体２１８の下側には冷却ファン２２７が配置され、ヒートパイプ２２３の熱を放熱させる。

【0164】

図１２（ａ）に図示するように、ヒートパイプ２２３に密着するように、放熱フィン２２８を形成または配置してもよい。図１２（ｂ）に図示するように、接続構造体２１８内に、循環水パイプ１３５を形成または配置し、接続構造体２１８を冷却してもよい。

【0165】

図７は、図２０等の３つの素子端子２２６（素子端子２２６ａ（Ｐ）、素子端子２２６ｂ（Ｏ）、素子端子２２６ｃ（Ｎ））を有する半導体モジュール１１７と接続構造体２１８との接続状態を図示した説明図である。

【0166】

図７において、接続構造体２１８ａにはヒートパイプ２２３ａが、接続構造体２１８ｂにはヒートパイプ２２３ｂが形成または配置されている。接続構造体２１８ｃにはヒートパイプ２２３ｃが形成または配置されている。

【0167】

なお、素子端子２２６ｂ（Ｏ端子）に電流が流れない、あるいは電流が小さい場合は、接続構造体２１８ｂにはヒートパイプ２２３ｂを形成する必要がない。たとえば、図１の実施例において、短絡回路１３７ｓまたは短絡回路１３７ｍを動作させ、一方のトランジスタ１１７（トランジスタ１１７ｓ、トランジスタ１１７ｍ）をダイオード接続し、他方のトランジスタ１１７（トランジスタ１１７ｍ、トランジスタ１１７ｓ）をオン（動作）させる場合は、Ｏ端子には電流が流れない。この場合等は、接続構造体２１８ｂを他の接続構造体２１８（接続構造体２１８ａ、接続構造体２１８ｃ）よりも細く形成することにより、接続構造体２１８とトランジスタ１１７の素子端子２２６との接続が容易になる。また、トランジスタ１１７を配置するスペースが狭くても良いため、加熱冷却プレート１３４に搭載できるトランジスタ１１７の数を多くすることができる。

【0168】

図１３（ａ）に図示するように、本発明の他の実施例における接続構造体２１８は、主としてヒートパイプ金具２３１、接続受け部２２５、接続圧力部２３２、接続保持部２３３からなる。接続受け部２２５と接続保持部２３３間に半導体素子の素子端子２２６が差し込まれる。

【0169】

接続受け部２２５と接続圧力部２３２のバネ穴２３９にはバネ２３６が挿入または配置される。接続受け部２２５の中央部の位置決めネジ穴２４０に位置決めネジ２３７が挿入または配置され、接続受け部２２５と接続圧力部２３２とが位置決めされる。

【0170】

バネ２３６は押圧手段であり、または摺動手段であり、または位置決め手段である。バネ２３６は、一例としてコイルバネが例示される。その他、板ばね、渦巻バネ、皿バネが例示される。バネ２３６は金属材料で形成あるいは構成される。耐熱性があるゴム、プラスチック、セラミックス材料で形成してもよい。

【0171】

接続受け部２２５と接続圧力部２３２間には、コイルバネ２３６が配置されている。接続圧力部２３２は、１つ以上の固定ネジ２２４ｂで接続される。固定ネジ２２４ｂを締め付ける、あるいは取付けることにより、接続受け部２２５と接続保持部２３３間に圧力（押圧）が印加される。

【0172】

接続受け部２２５と接続保持部２３３間に素子端子２２６が挟まれ、バネ２３６の圧力により接続受け部２２５と接続保持部２３３間に素子端子２２６が所定圧力（所定押圧）で挟持される。

【0173】

圧力（押圧）はバネ２３６を変更することにより容易に調整できる。また、固定ネジ２２４ｂの締め付け度合により圧力（押圧）を調整あるいは設定できる。ヒートパイプ金具２３１と接続保持部２３３は１つ以上の固定ネジ２２４ａで固定される。

【0174】

接続圧力部２３２と接続保持部２３３間には、接続受け部２２５が配置されている。接続受け部２２５の構成材料あるいは少なくとも表面材料として、白金、金、銀、タングステン、銅、ニッケル、モリブデン、または、それらを組合せた合金が用いられる。

【0175】

同様に、接続保持部２３３が素子端子２２６と接する面には、表面の構成材料として、白金、金、銀、タングステン、銅、ニッケル、モリブデン、またはそれらを組合せた合金が用いられる。

【0176】

接続保持部２３３はヒートパイプ金具２３１に固定ネジ２２４ａで固定されている。接続圧力部２３２は接続保持部２３３に固定ネジ２２４ｂで固定される。ヒートパイプ金具２３１の左端には接続配線２１１が固定ネジ２２１で固定される。
図１３（ａ）、図１３（ｄ）は、接続保持部２３３、接続受け部２２５、接続圧力部２３２の組合せ状態を説明する説明図である。

【0177】

接続保持部２３３は、ネジ穴２３８ａ１、ネジ穴２３８ａ２に挿入されたネジ２２４ａ（図示せず）により、ヒートパイプ２２３とヒートパイプ金具２３１とを接続して固定される。ヒートパイプ２２３とヒートパイプ金具２３１は熱伝導性、電気伝導性が良好となるように密着されて接続して固定される。また、接続保持部２３３は、ネジ穴２３８ｂ１、ネジ穴２３８ｂ２に挿入されたネジ２２４ｂ（図示せず）により、接続圧力部２３２と接続して固定される。

【0178】

接続受け部２２５は、両端に凸部２５１が形成され、接続圧力部２３２は両端に溝部２５２が形成されている。接続受け部２２５の凸部２５１は、接続圧力部２３２の溝部２５２に、はめ込まれる。接続受け部２２５の凸部２５１と、接続圧力部２３２の溝部２５２とは電気的に接触するように構成されている。

【0179】

素子端子２２６と接続受け部２２５は接触性を良好にするため、図１３（ｃ）に図示するように、接続受け部２２５の表面に三角形状等の凹凸を形成することが好ましい。
図１３の構成は、接続圧力部２３２の平面と接続保持部２３３の平面間に素子端子２２６を挟持させる構成である。

【0180】

図１４は、押圧具取付け板３１３と接続保持部２３３間に素子端子２２６を挟持させる構成である。押圧具取付け板３１３には押圧具３１１ａ、押圧具３１１ｂが取付けられている。押圧具３１１は、たとえば、金属からなる板バネが例示される。なお、押圧具３１１は、シリコン樹脂材料等の非導電物で形成してもよい。押圧具取付け板３１３に押圧具３１１がはめ込まれている。

【0181】

押圧具３１１と接続保持部２３３の平面間に素子端子２２６が挟持される。押圧具３１１の押圧により、素子端子２２６と接続保持部２３３とが電気的に接続される。

【0182】

図１３（ａ）の実施例では、バネ（圧力金具）２３６は接点部２２５のバネ穴２３９に挿入されていた。バネ（圧力金具）２３６、接点部２２５、接続圧力部２３２が導電材料で構成されている場合、素子端子２２６ －＞ 接点部２２５ －＞ バネ（圧力金具）２３６ －＞ 接続圧力部２３２に電気が流れる場合がある。この場合、バネ（圧力金具）２３６の抵抗値が大きい場合、バネ（圧力金具）２３６に電流が流れ、バネが発熱して焼損する。

【0183】

図１４の本発明の実施例では、バネ穴２３９は、絶縁板３１２に形成されている。押圧具３１１が素子端子２２６と接触し、バネ２３６が押圧具取付け板３１３を押圧する。押圧具取付け板３１３の上側には絶縁板３１２が配置され、押圧具取付け板３１３とバネ２３６間を絶縁する。絶縁板３１２にバネ穴２３９が形成され、バネ穴２３９にバネ２３６が挿入されている。他の構成は、図１１と同様であるので説明を省略する。絶縁板３１２は絶縁フィルム、絶縁膜もしくは空気などの絶縁気体等であってもよい。

【0184】

図１４（ｂ）は、押圧具取付け板３１３部を側面から見た図である。押圧具取付け板３１３に押圧具３１１ａ、押圧具３１１ｂが配置、挿入されている。図１４（ｃ）は、図１４（ｂ）のＡ方向から見た図である。

【0185】

絶縁板３１２は絶縁物で構成されているため、押圧具取付け板３１３が金属のように導電物であっても、バネ（圧力金具）２３６には電流が流れない。したがって、素子端子２２６ －＞ 接点部２２５ －＞ バネ（圧力金具）２３６ －＞ 接続圧力部２３２の電流経路は発生しない。

【0186】

図１４（ａ）の実施例は、絶縁板３１２で絶縁する構成であった。本発明における絶縁効果は、図１４（ａ）のように、絶縁板３１２を用いる構成に限定されない。たとえば、図１４（ｄ）に図示する構成が例示される。

【0187】

図１４（ｄ）は、接続圧力部２３２のネジ穴２３８ｂの周囲に樹脂材料等で構成した絶縁部３１５を配置した構成である。ネジ穴２３８ｂの周囲が絶縁部３１５で絶縁されているため、固定ネジ２２４ｂには電流が流れない。したがって、素子端子２２６ －＞ 接点部２２５ －＞ バネ（圧力金具）２３６ －＞ 接続圧力部２３２の電流経路は発生せず、バネ（圧力金具）２３６が焼損することはない。
以上のように、本発明は押圧を印加するバネ２３６側に、絶縁板３１２を配置し、電流が押圧具取付け板３１３、接点部２２５側に流れないように構成する。

【0188】

電流が流れると、バネ２３６等の押圧部品、固定ネジ２２４ｂに流れ、バネ２３６、固定ネジ２２４ｂが焼損する。素子端子２２６には、バネ２３６等の高抵抗部が少ない接続保持部２３３側を介して試験電流を供給する。

【0189】

図１５、図１６は本発明の第１の実施例における半導体素子の試験方法の説明図である。試験する半導体素子１１７は、図２０（ａ）、図２０（ｂ）を例示するが、これに限定するものではない。
また、半導体素子１１７として、図２１に図示するように、３個以上のトランジスタが１つのパッケージとして構成されたものも例示される。

【0190】

図２１は、三相モータ２２９を回転させるインバータである。半導体素子１１７内の６個のトランジスタで、三相交流を発生させる。インバータは、電車に使われているような、三相モータを回転させるために使用される。

【0191】

モータ２２９のＵＶＷ相に印加する波形を図２２に図示する。ＵＶＷ相はアナログ波形であるが、このアナログ波形は、図２３に図示するように、半導体素子１１７内のトランジスタ１１７を、高速にＯＮとＯＦＦを繰り返し、ＯＮする時間とＯＦＦする時間の割合を変化させることで、擬似的にアナログ波形にする。

【0192】

ＯＮ、ＯＦＦする周期が一定のまま、ＯＮする時間とＯＦＦする時間の割合を変化させて擬似的なアナログ信号を得る制御法を、ＰＷＭ(Pulse Width Modulation：パルス幅変調)といい、ＯＮする時間とＯＦＦする時間の割合のことをデューティー(Duty)比と言う。

【0193】

スイッチには、ＦＥＴやＩＧＢＴが使われ、ＯＮかＯＦＦかのはっきりした駆動がされるため、素子による電力消費がほとんどなくなります。１２０°ずれた正弦波のＰＷＭをそれぞれに使うと、三相交流を得られる。三相インバータの場合はスイッチとしてのトランジスタが6個、必要になります。
図２３（ａ）はＵ相駆動パルスであり、図２３（ｂ）はＶ相駆動パルスであり、図２３（ｃ）はＷ相駆動パルスである。各パルスは位相が１２０°ずれている。

【0194】

図２１に図示するインバータ回路を構成する半導体素子１１７を半導体素子１１７ａ、半導体素子１１７ｂ、半導体素子１１７ｃとして試験を実施すればよい。また、インバータとしての試験であるため、図２３のＰＷＭ波形となるように、半導体素子１１７ａ、半導体素子１１７ｂ、半導体素子１１７ｃを駆動する。したがって、半導体素子１１７ａ、半導体素子１１７ｂ、半導体素子１１７ｃの駆動は同一である。ただし、実使用状態では、位相は１２０°異なる。

【0195】

以下の実施例として、半導体素子１１７はトランジスタ１１７として説明をする。図１５、図１６、図１８、図１９において、トランジスタ１１７が図２１のトランジスタ１１７ａ、トランジスタ１１７ｂ、トランジスタ１１７ｃが対応する。

【0196】

図１５において、スイッチ回路１２４ａがオンすることにより、電源装置１３２の出力が短絡され、電源装置１３２が出力する電流Ｉｄは、電流Ｉｍとしてグランドに流れる。あるいは、スイッチ回路１２４ｂがオンすることにより、電源装置１３２の端子間に充電されている電荷が放電される。
電流Ｉｍを流すことにより、電源装置１３２の端子間電圧が０（Ｖ）となり、試験をするトランジスタ１１７が試験以外の駆動により破壊することがない。

【0197】

スイッチ回路１２４ｃ、スイッチ回路１２４ｄが同時にオンすることによっても、電流Ｉｍが流れて、電源装置１３２の出力が短絡され、電源装置１３２の電荷等が放電される。

【0198】

スイッチ回路１２４ｃとスイッチ回路１２４ｄがオンになるタイミングをずらすことも有効である。たとえば、スイッチ回路１２４ｃがスイッチ回路１２４ｄより先にオンすることによりトランジスタ１１７ｓのチャンネル間が短絡する。

【0199】

次に、スイッチ回路１２４ｄがオンすることによりトランジスタ１１７ｍのチャンネル間が短絡する。あるいは、スイッチ回路１２４ｄがスイッチ回路１２４ｃより先にオンすることによりトランジスタ１１７ｍのチャンネル間が短絡する。次に、スイッチ回路１２４ｃがオンすることによりトランジスタ１１７ｓのチャンネル間が短絡する。
以上のように、順番に、スイッチ回路１２４をオンさせることより、半導体素子１１７に発生するサージ電圧等の発生を、より抑制することができる。

【0200】

以上の事項は、図１７、図１８、図１９等の他の実施例においても同様に適用できることは言うまでもない。また、本明細書で説明する他の実施例あるいは類似の動作、構成と組み合わせること、あるいは適用できることは言うまでもない。
フォークプラグ２０５は、隔壁２１４の開口部２１６から挿入され、スイッチ回路基板２０１と電気的に接続される。

【0201】

スイッチ回路１２４ａをオフ（オープン）後に、スイッチ回路１２４ｂをオン（クローズ）させる。一方、電源装置１３２のスイッチ回路１２２ａとオンし、スイッチ回路１２２ｂはオフすることにより、電流電源１２１ａからの順方向の定電流Ｉｄが出力されるように制御する。

【0202】

図１５（ａ）に図示するように、トランジスタ１１７ｓのゲート端子ｇｓのオン電圧が印加され、トランジスタ１１７ｍのゲート端子ｇｍにオフ電圧が印加される。スイッチ回路１２４ｄはオンし、スイッチ回路１２４ｃはオフに制御される。スイッチ回路１２４ｃ、スイッチ回路１２４ｄはコントローラ１１１で制御される。

【0203】

なお、図１５、図１６、図１８、図１９において、トランジスタ１１７ｓ、トランジスタ１１７ｍのオンオフ制御は、図２３のＰＷＭ波形となるように実施する。
スイッチ回路１２４ａがオンすることにより、電源装置１３２が出力する電流Ｉｄがトランジスタ１１７ｓに供給される。

【0204】

図１５（ａ）に図示するように、順方向の電流Ｉｄは、電源装置１３２ａ －＞ スイッチ回路１２４ｂ －＞ トランジスタ１１７ｓ －＞ スイッチ回路１２４ｄ －＞ 電源装置１３２ａに流れる。

【0205】

次に、図１５（ｂ）に図示するように、電源装置１３２のスイッチ回路１２２ａとオフし、スイッチ回路１２２ｂはオンすることにより、電流電源１２１ｂからの逆方向の定電流Ｉｄが出力されるように制御する。

【0206】

図１５（ｂ）に図示するように、逆方向の電流Ｉｄは、電源装置１３２ｂ －＞ スイッチ回路１２４ｄ －＞ ダイオードＤｉｓ －＞ スイッチ回路１２４ｂ －＞ 電源装置１３２ｂに流れる。
以上の図１５の動作により、トランジスタ１１７ｓ（ダイオードＤｉｓ）の試験が実施される。

【0207】

次に、図１６に図示するように、トランジスタ１１７ｓのゲート端子ｇｓにオフ電圧を印加し、トランジスタ１１７ｍのゲート端子ｇｍにオン電圧を印加する。また、スイッチ回路１２４ｃをオンさせ、スイッチ回路１２４ｄをオフにする。

【0208】

図１６（ｃ）に図示するように、電源装置１３２のスイッチ回路１２２ａとオンし、スイッチ回路１２２ｂはオフすることにより、電流電源１２１ａからの順方向の定電流Ｉｄが出力されるように制御する。

【0209】

図１６（ｃ）に図示するように、順方向の電流Ｉｄは、電源装置１３２ａ －＞ スイッチ回路１２４ｃ －＞ トランジスタ１１７ｍ －＞ 電源装置１３２ａに流れる。

【0210】

図１６（ｄ）に図示するように、電源装置１３２のスイッチ回路１２２ａとオフし、スイッチ回路１２２ｂはオンすることにより、電流電源１２１ｂからの逆方向の定電流Ｉｄが出力されるように制御する。

【0211】

図１６（ｄ）に図示するように、逆方向の電流Ｉｄは、電源装置１３２ｂ －＞ スイッチ回路１２４ｃ －＞ ダイオードＤｉｍ －＞ 電源装置１３２ｂに流れる。
以上の図１６の動作により、トランジスタ１１７ｍ（ダイオードＤｉｍ）の試験が実施される。

【0212】

図１５（ａ）、図１５（ｂ）、図１６（ａ）、図１６（ｂ）の制御は、図２３のＰＷＭ波形となるように実施することにより、実動作に適合した試験を実施することができる。また、図２１のトランジスタ１１７ａ、トランジスタ１１７ｂ、トランジスタ１１７ｃを図１５、図１６の本発明の半導体素子の試験方法を１２０°の位相を異ならせて実施することにより、ＵＶＷの交流駆動に適合した試験を実現することができる。

【0213】

本発明の半導体試験装置は、図１に図示する短絡回路１３７を動作させることにより、同時にトランジスタ１１７ｓとトランジスタ１１７ｍに電流Ｉｄを流し、試験を行うことができる。この場合、スイッチ回路１２４ｃ、スイッチ回路１２４ｄをオフするか、フォークプラグ２０５ｈを導体板２０４ｆから切り離す。

【0214】

トランジスタ１１７ｓの短絡回路１３７ｓをオンさせることにより、トランジスタ１１７ｓはダイオード接続される。したがって、トランジスタ１１７ｍのゲート端子ｇｍのオン電圧を印加することにより、試験電流Ｉｄがトランジスタ１１７ｓ、トランジスタ１１７ｍに流れる。したがって、トランジスタ１１７ｍのゲート端子ｇｍにオンオフ信号を印加させることにより、トランジスタ１１７を試験することができる。

【0215】

また、トランジスタ１１７ｍの短絡回路１３７ｍをオンさせることにより、トランジスタ１１７ｍはダイオード接続される。したがって、トランジスタ１１７ｓのゲート端子ｇｓのオン電圧を印加することにより、試験電流Ｉｄがトランジスタ１１７ｓ、トランジスタ１１７ｍに流れる。したがって、トランジスタ１１７ｓのゲート端子ｇｓにオンオフ信号を印加させることにより、トランジスタ１１７を試験することができる。

【0216】

トランジスタ１１７にＩｄ電流を通電していない期間に、図３で説明したように、ダイオードＤｉｓまたはダイオードＤｉｍに定電流Ｉｃｍまたは定電流Ｉｃｓを供給することにより、温度情報Ｔｊを取得し、トランジスタ１１７の劣化あるいは変化をモニターする。温度情報Ｔｊの変化割合、変化量から、トランジスタ１１７の試験の停止、あるいは動作を制御する。

【0217】

以上の事項は、図１７、図１８、図１９等の他の実施例においても同様に適用できることは言うまでもない。また、本明細書で説明する他の実施例あるいは類似の動作、構成と組み合わせること、あるいは適用できることは言うまでもない。

【0218】

図１７は、本発明の第２の実施例における半導体素子試験装置の構成図及び説明図である。図１との差異は、電源装置１３２内に順方向の定電流を出力する電流電源１２１があり、逆方向の定電流を出力する電流電源１２１がない点である。また、スイッチ回路１２４ｇ、スイッチ回路１２４ｈ、スイッチ回路１２４ｅ、スイッチ回路１２４ｆが追加されている点である。

【0219】

スイッチ回路１２４ｃ、スイッチ回路１２４ｄ、スイッチ回路１２４ｅ、スイッチ回路１２４ｆ、スイッチ回路１２４ｇ、スイッチ回路１２４ｈはコントローラ１１１で制御される。
他の構成、あるいは動作は、図１と同様あるいは類似であるので説明は省略する。
図１８、図１９は、図１７の本発明の半導体素子試験装置における半導体素子の試験方法を説明する説明図である。
図１８では、トランジスタ１１７ｓのゲート端子ｇｓにはオン電圧が印加され、トランジスタ１１７ｍのゲート端子ｇｍにはオフ電圧が印加される。

【0220】

図１８（ａ）に図示するように、スイッチ回路１２４ｇ、スイッチ回路１２４ｂ、スイッチ回路１２４ｄ、スイッチ回路１２４ｈはオンされる。スイッチ回路１２４ａ、スイッチ回路１２４ｃ、スイッチ回路１２４ｅはオフにされる。

【0221】

図１８（ａ）に図示するように、電流Ｉｄは、電源装置１３２ －＞ スイッチ回路１２４ｇ －＞ トランジスタ１１７ｓ －＞ スイッチ回路１２４ｄ－＞ スイッチ回路１２４ｈ －＞ 電源装置１３２に流れる。

【0222】

次に、図１８（ｂ）に図示するように、スイッチ回路１２４ｂ、スイッチ回路１２４ｄ、スイッチ回路１２４ｅ、スイッチ回路１２４ｆはオンされる。スイッチ回路１２４ｃ、スイッチ回路１２４ｇ、スイッチ回路１２４ｈはオフにされる。

【0223】

図１８（ｂ）に図示するように、電流Ｉｄは、電源装置１３２ －＞ スイッチ回路１２４ｅ －＞ スイッチ回路１２４ｄ －＞ ダイオードＤｉｓ －＞ スイッチ回路１２４ｂ －＞ スイッチ回路１２４ｇ －＞ 電源装置１３２に流れる。
次に、図１９に図示するように、トランジスタ１１７ｓのゲート端子ｇｓにオフ電圧を印加し、トランジスタ１１７ｍのゲート端子ｇｍにオン電圧を印加する。

【0224】

図１９（ｃ）に図示するように、スイッチ回路１２４ｇ、スイッチ回路１２４ｃ、スイッチ回路１２４ｈはオンされる。スイッチ回路１２４ｂ、スイッチ回路１２４ｄ、スイッチ回路１２４ｅ、スイッチ回路１２４ｆはオフにされる。

【0225】

図１９（ｃ）に図示するように、電流Ｉｄは、電源装置１３２ －＞ スイッチ回路１２４ｇ －＞ スイッチ回路１２４ｃ －＞ トランジスタ１１７ｍ －＞ スイッチ回路１２４ｈ－＞ 電源装置１３２に流れる。

【0226】

次に、図１９（ｄ）に図示するように、スイッチ回路１２４ｃ、スイッチ回路１２４e、スイッチ回路１２４はオンされる。スイッチ回路１２４ｂ、スイッチ回路１２４ｇ、スイッチ回路１２４ｄ、スイッチ回路１２４ｈはオフにされる。

【0227】

図１９（ｄ）に図示するように、電流Ｉｄは、電源装置１３２ －＞ スイッチ回路１２４ｅ －＞ ダイオードＤｉｍ －＞ スイッチ回路１２４ｃ －＞ スイッチ回路１２４ｆ －＞ 電源装置１３２に流れる。

【0228】

図１７、図１８、図１９では、電源装置１３２は、１個の電流電源１２１で、図１、図１５、図１６での、順方向の定電流と逆方向の定電流を実現できる。したがって、電源装置１３２のコストを低減することができる。
本明細書及び図面に記載した事項あるいは内容は、相互に組み合わせることができることは言うまでもない。

【産業上の利用可能性】

【0229】

本発明は、インバータ回路等の回路動作に適合でき、トランジスタ等の半導体素子の試験内容、半導体素子の同時試験数に応じて、容易に接続変更できる半導体素子試験装置及び半導体試験方法を提供できる。

【符号の説明】

【0230】

１１１ コントロール回路基板（コントローラ）
１１２ ゲート信号制御回路
１１３ ゲートドライバ回路
１１５ 温度測定回路
１１６ オペアンプ（バッファアンプ）
１１７ パワートランジスタ
１１８ 定電流回路
１２１ 電流電源
１２２ スイッチ回路
１２４ スイッチ回路
１２５ 可変抵抗回路
１３１ 制御ラック
１３２ 電源装置
１３３ 制御回路
１３４ 加熱冷却プレート
１３５ 循環水パイプ
１３６ チラー
１３７ 短絡回路
２０１ スイッチ回路基板
２０２ コネクタ
２０３ サンプル接続回路
２０４ 導体板
２０５ フォークプラグ
２０６ 接続ピン
２０７ マザー基板
２０８ コネクタ
２０９ デバイス制御回路基板
２１０ 筐体
２１１ 接続配線
２１２ 電源配線
２１３ コネクタ
２１４ 隔壁
２１５ 隔壁
２１６ 開口部
２１９ 接続ボルト
２２０ 接触部
２２１ 固定ネジ
２２２ 信号配線
２２３ ヒートパイプ
２２４ 固定ネジ
２２５ 接点部
２２６ 素子端子
２２７ 冷却ファン
２２８ 放熱フィン
２２９ モータ
２３１ ヒートパイプ金具
２３２ 接続圧力部
２３３ 接続保持部
２３６ バネ（圧力金具）
２３７ 位置固定ネジ
２３８ ネジ穴
２３９ バネ穴
２４０ 位置決めネジ穴
２５１ 凸部
２５２ 溝部
３０２ 電圧選択回路
３１１ 押圧具
３１２ 絶縁板
３１３ 押圧具取付け板
３１５ 絶縁部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】