特許 7591346 電圧制御発振回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-20

(45)【発行日】2024-11-28

(54)【発明の名称】電圧制御発振回路

(51)【国際特許分類】

   H03B 5/12 20060101AFI20241121BHJP

【ＦＩ】

H03B5/12 E

H03B5/12 B

【請求項の数】 5

(21)【出願番号】P 2019219023

(22)【出願日】2019-12-03

(65)【公開番号】P2021090130

(43)【公開日】2021-06-10

【審査請求日】2022-11-29

(73)【特許権者】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】杉浦 毅

(72)【発明者】

【氏名】吉増 敏彦

(72)【発明者】

【氏名】丹治 康紀

【審査官】福田 正悟

(56)【参考文献】

【文献】特開２００８－１７２４７０（ＪＰ，Ａ）

【文献】特開２０１０－２７８６５８（ＪＰ，Ａ）

【文献】特開２０１９－０８０２８１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｂ ５／１２

(57)【特許請求の範囲】

【請求項1】

ソースに第１の電源が接続される第１のトランジスタと、
ソースに前記第１の電源が供給され、ドレインが前記第１のトランジスタのゲートに接続され、ゲートが前記第１のトランジスタのドレインに接続される第２のトランジスタと、
一方の端子が前記第１のトランジスタのドレインに接続され、他方の端子が前記第２のトランジスタのドレインに接続され、共通接続端子に第２の電源が供給される誘導性インピーダンス素子と、
前記第１のトランジスタのドレインに一方の端子が接続され、他方の端子に周波数制御電圧が与えられる第１の可変容量性インピーダンス素子と、
前記第２のトランジスタのドレインに一方の端子が接続され、他方の端子に周波数制御電圧が与えられる第２の可変容量性インピーダンス素子と、を有し、
前記第１の可変容量性インピーダンス素子及び前記第２の可変容量性インピーダンス素子は、それぞれ、
ソースが前記第２の電源に接続される容量トランジスタと、
前記容量トランジスタのゲートに一方の端子が接続され、他方の端子に前記周波数制御電圧が与えられる抵抗と、
一方の端子が前記第１の可変容量性インピーダンス素子と前記第２の可変容量性インピーダンス素子のうち対応する側の可変容量性インピーダンス素子の前記一方の端子となり、他方の端子が前記容量トランジスタのゲートに接続される第１のコンデンサと、
前記容量トランジスタのゲートとドレインとの間に接続される第２のコンデンサと、を有する電圧制御発振回路。

【請求項2】

前記容量トランジスタのドレインに、バイアス電流を供給するバイアス回路を更に有する請求項１に記載の電圧制御発振回路。

【請求項3】

前記バイアス回路は、
ソースにバイアス電圧が与えられ、ゲートとドレインが共通接続される第１のミラートランジスタと、
ソースに前記バイアス電圧が与えられ、ゲートが前記第１のミラートランジスタのゲートと共通接続され、ドレインが前記容量トランジスタのドレインに接続される第２のミラートランジスタと、
前記第１のミラートランジスタのドレインと前記第２の電源との間に接続されるミラー抵抗と、
を有する請求項２に記載の電圧制御発振回路。

【請求項4】

前記容量トランジスタは、ＭＯＳトランジスタである請求項１乃至３のいずれか１項に記載の電圧制御発振回路。

【請求項5】

前記第１、第２のコンデンサは、配線間容量を用いて形成される請求項１乃至４のいずれか１項に記載の電圧制御発振回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電圧制御発振回路に関し、特に可変容量にトランジスタを用いた電圧制御発振回路に関する。

【背景技術】

【0002】

無線通信機の局部発振信号を発生させる手段として電圧により局部発振信号の周波数を可変出来る電圧制御発振回路が広く使用されている。この電圧制御発振回路では、制御電圧の可変量に対する出力信号の可変範囲を広くすることが求められる。そこで、特許文献１、２に電圧制御発振回路に関する技術が開示されている。

【0003】

特許文献１に記載の電圧制御発振器は、同一の制御電圧により容量が制御される１対の可変容量コンデンサと、前記１対の可変容量コンデンサに接続された１対のインダクタと、前記１対のインダクタに電流を供給する定電流源と、前記１対のインダクタの電流が流れる部分の長さを切り替える切替手段と、を有する。

【0004】

特許文献２には電圧制御発振器に用いる可変容量コンデンサであって、可変容量コンデンサとしてＭＯＳトランジスタを用いる例が開示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００３－２２９７１８号公報

【文献】特開２００４－５６８１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１、２に記載の可変容量コンデンサは、ＭＯＳトランジスタの容量変化の範囲に制限があり、出力信号の発振周波数の可変範囲には制限がある問題がある。

【課題を解決するための手段】

【0007】

本発明にかかる電圧制御発振回路の一態様は、ソースに第１の電源が接続される第１のトランジスタと、ソースに前記第１の電源が供給され、ドレインが前記第１のトランジスタのゲートに接続され、ゲートが前記第１のトランジスタのドレインに接続される第２のトランジスタと、一方の端子が前記第１のトランジスタのドレインに接続され、他方の端子が前記第２のトランジスタのドレインに接続され、共通接続端子に第２の電源が供給される誘導性インピーダンス素子と、前記第１のトランジスタのドレインに一方の端子が接続され、他方の端子に周波数制御電圧が与えられる第１の可変容量性インピーダンス素子と、前記第２のトランジスタのドレインに一方の端子が接続され、他方の端子に周波数制御電圧が与えられる第２の可変容量性インピーダンス素子と、を有し、前記第１の可変容量性インピーダンス素子及び前記第２の可変容量性インピーダンス素子は、それぞれ、ソースが前記第２の電源に接続される容量トランジスタと、前記容量トランジスタのゲートに一方の端子が接続され、他方の端子に前記周波数制御電圧が与えられる抵抗と、一方の端子が自素子の前記一方の端子となり、他方の端子が前記容量トランジスタのゲートに接続される第１のコンデンサと、前記容量トランジスタのゲートとドレインとの間に接続される第２のコンデンサと、を有する。

【0008】

これにより、本発明にかかる電圧制御発振回路の一態様では、第２のコンデンサを容量トランジスタの寄生容量に加えた容量値に基づき容量値の可変範囲が決定される。

【発明の効果】

【0009】

本発明にかかる電圧制御発振回路によれば、周波数可変範囲を拡大することができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態１にかかる電圧制御発振回路の回路図である。

【図2】実施の形態１にかかる可変容量性インピーダンス素子の詳細な回路図を説明する電圧制御発振回路の回路図である。

【図3】実施の形態１にかかる可変容量性インピーダンス素子の等価回路図である。

【図4】実施の形態１にかかる可変容量性インピーダンス素子の容量可変範囲を説明するグラフである。

【図5】実施の形態１にかかる電圧制御発振回路の周波数可変範囲を説明するグラフである。

【図6】実施の形態２にかかる可変容量性インピーダンス素子の詳細な回路図を説明する電圧制御発振回路の回路図である。

【発明を実施するための形態】

【0011】

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。まず、図１に実施の形態１にかかる電圧制御発振回路１のブロック図を示す。図１に示すように、実施の形態１にかかる電圧制御発振回路１は、第１のトランジスタ（例えば、トランジスタＴｒ１）、第２のトランジスタ（例えば、トランジスタＴｒ２）、抵抗Ｒ１、Ｒ２、第１の可変容量性インピーダンス素子（例えば、可変容量性インピーダンス素子Ｃｖ１）、第２の可変容量性インピーダンス素子（例えば、可変容量性インピーダンス素子Ｃｖ２）、誘導性インピーダンス素子Ｌ１を有する。また、実施の形態１にかかる電圧制御発振回路１は、電圧制御発振回路１に付随する回路として、バッファ回路ＢＵＦ１、ＢＵＦ２、負荷抵抗ＲＬを有する。また、電圧制御発振回路１では、第１の電源として電源電圧ＶＤＤが供給され、第２の電源として接地電圧が供給される。また、電圧制御発振回路１の出力信号Ｖｏｕｔの周波数を制御する周波数制御電圧ＶＣＴＲＬが与えられる。

【0012】

トランジスタＴｒ１は、ソースに電源電圧ＶＤＤが与えられ、ゲートがトランジスタＴｒ２のドレインに接続され、ドレインがトランジスタＴｒ２のゲートに接続される。また、トランジスタＴｒ２は、ソースに電源電圧ＶＤＤが与えられ、ゲートがトランジスタＴｒ２のドレインに接続され、ドレインがトランジスタＴｒ２のゲートに接続される。なお、図１に示す例では、トランジスタＴｒ１のドレインには抵抗Ｒ１の一方の端子が接続され、トランジスタＴｒ２のドレインには抵抗Ｒ２の一方の端子が接続される。そして、トランジスタＴｒ１のゲートは、抵抗Ｒ２の他方の端子に接続され、トランジスタＴｒ２のゲートは、抵抗Ｒ１の他方の端子に接続される。この抵抗Ｒ１、Ｒ２は、トランジスタＴｒ１、Ｔｒ２の負荷抵抗となるものであり、抵抗Ｒ１、Ｒ２を用いない回路構成も考えられる。

【0013】

誘導性インピーダンス素子Ｌ１の一方の端子は、抵抗Ｒ１を介してトランジスタＴｒ１のドレインに接続される。ここで、誘導性インピーダンス素子Ｌ１の一方の端子と、抵抗Ｒ１の他方の端子とを接続するノードを以下では第１の出力ノードＮ１と称す。誘導性インピーダンス素子Ｌ１の他方の端子は、抵抗Ｒ２を介してトランジスタＴｒ２のドレインに接続される。ここで、誘導性インピーダンス素子Ｌ１の他方の端子と、抵抗Ｒ２の他方の端子とを接続するノードを以下では第２の出力ノードＮ２と称す。

【0014】

可変容量性インピーダンス素子Ｃｖ１は、一方の端子が抵抗Ｒ１を介してトランジスタＴｒ１のドレイン（例えば、第１の出力ノードＮ１）に接続され、他方の端子に周波数制御電圧ＶＣＴＲＬが与えられる。可変容量性インピーダンス素子Ｃｖ２は、一方の端子が抵抗Ｒ２を介してトランジスタＴｒ２のドレイン（例えば、第１の出力ノードＮ１）に接続され、他方の端子に周波数制御電圧ＶＣＴＲＬが与えられる。

【0015】

電圧制御発振回路１では、抵抗Ｒ２の他方の端子と誘導性インピーダンス素子Ｌ１の他方の端子とを接続する第２の出力ノードＮ２からバッファ回路ＢＵＦ２を介して出力信号Ｖｏｕｔを出力する。バッファ回路ＢＵＦ２は、電圧制御発振回路１で生成される発信信号を増幅する。また、電圧制御発振回路１では、抵抗Ｒ１の他方の端子と誘導性インピーダンス素子Ｌ１の一方の端子とを接続する第１の出力ノードＮ１に接続されるバッファ回路ＢＵＦ１により負荷抵抗ＲＬを駆動する。バッファ回路ＢＵＦ１は、電圧制御発振回路１で生成される発信信号を増幅するとともに、第１の出力ノードＮ１と第２の出力ノードＮ２のインピーダンスを揃える。

【0016】

ここで、実施の形態１にかかる電圧制御発振回路１では、可変容量性インピーダンス素子Ｃｖ１、Ｃｖ２の構成に特徴の１つを有する。そこで、可変容量性インピーダンス素子Ｃｖ１、Ｃｖ２の構成について詳細に説明する。図２に実施の形態１にかかる可変容量性インピーダンス素子Ｃｖ１、Ｃｖ２の詳細な回路図を説明する電圧制御発振回路１の回路図を示す。

【0017】

図２に示すように、可変容量性インピーダンス素子Ｃｖ１、可変容量性インピーダンス素子Ｃｖ２は同一の構成を有する。具体的には、可変容量性インピーダンス素子Ｃｖ１は、コンデンサＣ１１、コンデンサＣ１２、容量トランジスタＴｒ１１、抵抗Ｒ１１を有する。コンデンサＣ１１は、一方の端子が可変容量性インピーダンス素子Ｃｖ１の一方の端子となり、他方の端子が容量トランジスタＴｒ１１のゲートに接続される。抵抗Ｒ１１は、一方の端子に周波数制御電圧ＶＣＴＲＬが与えられ、他方の端子が容量トランジスタＴｒ１１のゲートに接続される。容量トランジスタＴｒ１１は、ソースに接地電圧が与えられる、コンデンサＣ１２は、容量トランジスタＴｒ１１のドレインとゲートとの間に接続される。

【0018】

また、可変容量性インピーダンス素子Ｃｖ２は、コンデンサＣ２１、コンデンサＣ２２、容量トランジスタＴｒ２１、抵抗Ｒ２１を有する。コンデンサＣ２１は、一方の端子が可変容量性インピーダンス素子Ｃｖ２の一方の端子となり、他方の端子が容量トランジスタＴｒ２１のゲートに接続される。抵抗Ｒ２１は、一方の端子に周波数制御電圧ＶＣＴＲＬが与えられ、他方の端子が容量トランジスタＴｒ２１のゲートに接続される。容量トランジスタＴｒ２１は、ソースに接地電圧が与えられる、コンデンサＣ２２は、容量トランジスタＴｒ２１のドレインとゲートとの間に接続される。

【0019】

なお、コンデンサＣ１１、Ｃ１２、Ｃ２１、Ｃ２２は、配線層の間に形成される層間絶縁膜と、層間絶縁膜を挟む金属配線と、を用いた層間容量で形成される。

【0020】

ここで、可変容量性インピーダンス素子Ｃｖ１、Ｃｖ２では、容量トランジスタと、容量トランジスタのドレインとゲートとの間に接続されるコンデンサと、により決定される容量値が可変する。そこで、可変容量性インピーダンス素子Ｃｖ１の容量トランジスタＴｒ１２及びコンデンサＣ１２の等価回路を例に、可変容量性インピーダンス素子Ｃｖ１の容量値について説明する。

【0021】

そこで、図３に実施の形態１にかかる可変容量性インピーダンス素子Ｃｖ１の等価回路図を示す。図３に示す等価回路図では、容量トランジスタＴｒ１１のゲートを端子Ｇ、容量トランジスタＴｒ１１のドレインを端子Ｄ、容量トランジスタＴｒ１１のソースを端子Ｓとして示した。可変容量性インピーダンス素子Ｃｖ１の等価回路は、端子Ｇと端子Ｓとの間に周波数制御電圧ＶＣＴＲＬにより容量値が変化するゲート・ソース間容量Ｃｇｓが設けられ、端子Ｓと端子Ｄとの間に周波数制御電圧ＶＣＴＲＬにより抵抗値が変化するソース・ドレイン間抵抗Ｒｄｓが設けられる。また、端子Ｇと端子Ｄとの間にコンデンサＣ１２が接続される。

【0022】

図３に示す等価回路図を用いて可変容量性インピーダンス素子Ｃｖ１のアドミッタンスＹを考えると、アドミッタンスＹは（１）式で表される。なお、以下の式ではコンデンサＣ１１を５００ｆＦ程度の容量値を有するものとして考える。

【数1】

（１）式において、周波数制御電圧ＶＣＴＲＬの電圧が０Ｖであった場合、ソース・ドレイン間抵抗Ｒｄｓが十分大きくなり、１＜＜ω^２Ｃ１２^２Ｒｄｓ^２になるため、アドミッタンスＹは、（２）式で表される。なお、（２）式において、Ｃｇｓ０は、周波数制御電圧ＶＣＴＲＬが０Ｖの時のゲート・ドレイン間容量である。

【数2】

したがって、周波数制御電圧ＶＣＴＲＬの電圧が０Ｖであった場合、コンデンサＣ１２の影響は見えなくなり、コンデンサＣ１２が無い場合の容量値と同じとなる。

【0023】

一方、周波数制御電圧ＶＣＴＲＬの電圧が１Ｖであった場合、ソース・ドレイン間抵抗Ｒｄｓがゼロとなり、１＞＞ω^２Ｃ１２^２Ｒｄｓ^２となるため、アドミッタンスＹは、（３）式のように表せる。なお、（３）式において、Ｃｇｓ１は、周波数制御電圧ＶＣＴＲＬが１Ｖの時のゲート・ドレイン間容量である。

【数3】

従って、可変容量性インピーダンス素子Ｃｖ１の容量値としてコンデンサＣ１２が並列成分として加算されることになり、可変容量性インピーダンス素子Ｃｖ１はコンデンサＣ１２分増加する。

【0024】

つまり、実施の形態１にかかる可変容量性インピーダンス素子は、周波数制御電圧ＶＣＴＲＬの電圧が０ＶではコンデンサＣ１２がない回路と同等の容量値となり、周波数制御電圧ＶＣＴＲＬの電圧が１Ｖではゲート・ソース間容量ＣｇｓにコンデンサＣ１２分の容量が加算された容量値となる。従って、実施の形態１にかかる可変容量性インピーダンス素子は、コンデンサＣ１２がない回路と比べて容量値の可変範囲が広くなる。また、可変容量性インピーダンス素子Ｃｖ１、Ｃｖ２を有する電圧制御発振回路１は、発振周波数の可変範囲が広くなる。

【0025】

そこで、実施の形態１にかかる可変容量性インピーダンス素子Ｃｖ１、Ｃｖ２の特性、及び、可変容量性インピーダンス素子Ｃｖ１、Ｃｖ２を有する電圧制御発振回路１の特性について説明する。なお、以下の説明では、可変容量性インピーダンス素子の容量トランジスタのゲートとドレインとの間に設けられるコンデンサを削除した可変容量性インピーダンス素子及び当該可変容量性インピーダンス素子を含む電圧制御発振回路を比較例として参照する。

【0026】

図４に実施の形態１にかかる可変容量性インピーダンス素子の容量可変範囲を説明するグラフを示す。図４では、上図に比較例にかかる可変容量性インピーダンス素子の容量値の可変範囲を説明するグラフを示し、下図に実施の形態１にかかる可変容量性インピーダンス素子の容量値の可変範囲を説明するグラフを示した。また、図４に示したグラフでは、周波数制御電圧ＶＣＴＲＬを０Ｖから１Ｖに変化させた場合の容量値の変化を示した。

【0027】

図４に示すように、比較例にかかる可変容量性インピーダンス素子では、容量値の可変範囲は、５０ｆＦ程度から１００ｆＦ程度の範囲で可変する。一方、実施の形態１にかかる可変容量性インピーダンス素子は、５０ｆＦ程度から６００ｆＦ以上の容量値まで容量値を可変させることができる。つまり、実施の形態１にかかる可変容量性インピーダンス素子は、容量トランジスタのゲートとドレインとの間に接続されるコンデンサがない比較例にかかる可変容量性インピーダンス素子に比べて広い容量値の可変範囲を有する。

【0028】

また、図５に実施の形態１にかかる電圧制御発振回路１の周波数可変範囲を説明するグラフを示す。図５では、上図に比較例にかかる電圧制御発振回路の周波数の可変範囲を説明するグラフを示し、下図に実施の形態１にかかる電圧制御発振回路の周波数の可変範囲を説明するグラフを示した。また、図５に示したグラフでは、周波数制御電圧ＶＣＴＲＬを０Ｖから１Ｖに変化させた場合の発振周波数の周波数の変化を示した。

【0029】

図５に示すように、比較例にかかる電圧制御発振回路では、周波数の可変範囲が６．５ＧＨｚから７．１ＧＨｚ程度となる。一方、実施の形態１にかかる電圧制御発振回路１では、周波数の可変範囲が４．０ＧＨｚ程度から６．７ＧＨｚ程度となる。つまり、実施の形態１にかかる電圧制御発振回路１では、比較例にかかる電圧制御発振回路よりも明らかに周波数の可変範囲が拡大する。

【0030】

上記説明より、実施の形態１にかかる電圧制御発振回路１では、可変容量性インピーダンス素子を構成する容量トランジスタのゲートとドレイン間にコンデンサを設けることで可変容量性インピーダンス素子の容量値の可変範囲を拡大することができる。また、実施の形態１にかかる可変容量性インピーダンス素子を有する電圧制御発振回路１は、出力信号の周波数可変範囲を、容量トランジスタのゲートとドレイン間にコンデンサがない可変容量性インピーダンス素子を有する電圧制御発振回路よりも大幅に広くすることができる。

【0031】

実施の形態２
実施の形態２では、実施の形態１にかかる可変容量性インピーダンス素子Ｃｖ１、Ｃｖ２の別の形態となる可変容量性インピーダンス素子Ｃｖ１ａ、Ｃｖ２ａについて説明する。なお、実施の形態２の説明では、実施の形態１と同じ構成要素については、実施の形態１と同じ符号を付して説明を省略する。

【0032】

図６に実施の形態２にかかる可変容量性インピーダンス素子Ｃｖ１ａ、Ｃｖ２ａの詳細な回路図を説明する電圧制御発振回路の回路図を示す。図６に示すように、可変容量性インピーダンス素子Ｃｖ１ａは、可変容量性インピーダンス素子Ｃｖ１に第１のミラートランジスタ（例えば、ミラートランジスタＴｒ３１）、第２のミラートランジスタ（例えば、ミラートランジスタＴｒ３２）、ミラー抵抗Ｒ３１により構成されるバイアス回路を追加したものである。当該バイアス回路は、容量トランジスタＴｒ１１のドレインに、バイアス電流を供給する。

【0033】

ミラートランジスタＴｒ３１は、ソースにバイアス電圧Ｖｄが与えられ、ゲートとドレインが共通接続される。ミラートランジスタＴｒ３２は、ソースにバイアス電圧Ｖｄが与えられ、ゲートがミラートランジスタＴｒ３１のゲートと共通接続され、ドレインが容量トランジスタＴｒ１１のドレインに接続される。ミラー抵抗Ｒ３１は、ミラートランジスタＴｒ３１のドレインと接地電圧を供給する接地端子との間に接続される。

【0034】

可変容量性インピーダンス素子Ｃｖ２ａは、可変容量性インピーダンス素子Ｃｖ１ａと実質的に同じ構成である。つまり、可変容量性インピーダンス素子Ｃｖ２ａは、可変容量性インピーダンス素子Ｃｖ２に第１のミラートランジスタ（例えば、ミラートランジスタＴｒ４１）、第２のミラートランジスタ（例えば、ミラートランジスタＴｒ４２）、ミラー抵抗Ｒ４１により構成されるバイアス回路を追加したものである。当該バイアス回路は、容量トランジスタＴｒ２１のドレインに、バイアス電流を供給する。

【0035】

ミラートランジスタＴｒ４１は、ソースにバイアス電圧Ｖｄが与えられ、ゲートとドレインが共通接続される。ミラートランジスタＴｒ４２は、ソースにバイアス電圧Ｖｄが与えられ、ゲートがミラートランジスタＴｒ４１のゲートと共通接続され、ドレインが容量トランジスタＴｒ２１のドレインに接続される。ミラー抵抗Ｒ４１は、ミラートランジスタＴｒ４１のドレインと接地電圧を供給する接地端子との間に接続される。

【0036】

上記実施の形態２にかかる可変容量性インピーダンス素子Ｃｖ１ａ、Ｃｖ２ａでは、ミラー抵抗Ｒ３１、Ｒ４１の値を適切に設定することで、バイアス電圧Ｖｄの値の変動に対して、容量トランジスタに流れる電流値の変動が非常に少ない回路が達成できる。

【0037】

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

【符号の説明】

【0038】

１、２ 電圧制御発振回路
Ｔｒ１、Ｔｒ２ トランジスタ
Ｔｒ１１、Ｔｒ２１ 容量トランジスタ
Ｔｒ３１、Ｔｒ３２、Ｔｒ４１、Ｔｒ４２ ミラートランジスタ
Ｒ１、Ｒ２、Ｒ１１、Ｒ２１ 抵抗
Ｒ３１、Ｒ４１ ミラー抵抗
Ｌ１ 誘導性インピーダンス素子
Ｃｖ１、Ｃｖ２、Ｃｖ１ａ、Ｃｖ２ａ 可変容量性インピーダンス素子
Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２ コンデンサ
ＢＵＦ１、ＢＵＦ２ バッファ回路
ＲＬ 負荷抵抗
Ｖｏｕｔ 出力信号
ＶＣＴＲＬ 周波数制御電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】