ホーム > 特許ランキング > ＶＡＬＥＯ ＶＩＳＩＯＮ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-20
(45)【発行日】2024-11-28
(54)【発明の名称】スイッチング回路
(51)【国際特許分類】
H02M 3/155 20060101AFI20241121BHJP
【ＦＩ】
H02M3/155 H
【請求項の数】
2
(21)【出願番号】P 2021525844
(86)(22)【出願日】2019-11-12
(65)【公表番号】
(43)【公表日】2022-01-19
(86)【国際出願番号】 CN2019117276
(87)【国際公開番号】W WO2020098615
(87)【国際公開日】2020-05-22
【審査請求日】2021-05-28
【審判番号】
【審判請求日】2023-10-18
(31)【優先権主張番号】201811349612.6
(32)【優先日】2018-11-13
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】391011607
【氏名又は名称】ヴァレオ ビジョン
【氏名又は名称原語表記】ＶＡＬＥＯ ＶＩＳＩＯＮ
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100127465
【弁理士】
【氏名又は名称】堀田 幸裕
(74)【代理人】
【識別番号】100137523
【弁理士】
【氏名又は名称】出口 智也
(72)【発明者】
【氏名】コン、ティエンシュン
(72)【発明者】
【氏名】リャン、チンタオ
(72)【発明者】
【氏名】シルバン、イボン
(72)【発明者】
【氏名】ユアン、ペイリャン
(72)【発明者】
【氏名】ファン、シャンイェ
(72)【発明者】
【氏名】チャン、チェンユ
【合議体】
【審判長】林 毅
【審判官】山崎 慎一
【審判官】脇岡 剛
(56)【参考文献】
【文献】特開２０１２－１７５５０３（ＪＰ，Ａ）
【文献】特開２００６－１５７１３２（ＪＰ，Ａ）
【文献】特開２００８－１９３２８２（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／００３３７９３（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１０／００７３０８２（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
H02M3/155
(57)【特許請求の範囲】
【請求項1】
第１入力端子および出力端子を有する充電副回路と、第１端子、第２端子、および制御端子を有するスイッチング副回路であって、前記制御端子は前記充電副回路の前記出力端子に接続され、前記出力端子からの出力に基づいて制御されるスイッチング副回路と、
前記スイッチング副回路の前記第１端子と前記第２端子のうちの一方に接続され、第１ノードを有する機能副回路であって、前記第１ノードの動作電圧は入力電源の入力電圧より高い、ＳＥＰＩＣ回路である機能副回路と、
第１コンデンサと、
を含むスイッチング回路であって、
前記スイッチング副回路は１つまたは複数のＮＭＯＳスイッチを含み、
前記第１コンデンサの一方の端子は前記機能副回路に接続される前記スイッチング副回路の前記第１端子と前記第２端子のうちの前記一方に接続されるとともに、前記１つまたは複数のＮＭＯＳスイッチのボディダイオードに接続され、前記第１コンデンサの別の端子は接地され、
前記充電副回路の前記第１入力端子は前記第１ノードに接続されるものであり、
前記スイッチング副回路の前記第１端子と前記第２端子のうちの他方は前記入力電源に接続され、前記充電副回路は前記入力電源に接続される第２入力端子をさらに含むものであり、
前記充電副回路は第１ダイオード、第２ダイオード、および第２コンデンサを含み、 前記第１ダイオードのアノードは前記充電副回路の前記第２入力端子として前記入力電源に接続され、カソードは前記スイッチング副回路の前記制御端子に接続され、
前記第２コンデンサの一方の端子は前記スイッチング副回路の前記制御端子に接続されて他方の端子は接地され、
前記第２ダイオードのアノードは前記充電副回路の前記第１入力端子として前記第１ノードに接続されて、前記第２ダイオードのカソードは前記スイッチング副回路の前記制御端子に接続される、スイッチング回路。
【請求項2】
複数の入力電源が存在する場合の、スイッチング回路であって、第１入力端子および出力端子を有する充電副回路と、
前記複数の入力電源に一対一に接続された複数のスイッチング副回路であって、第１端子、第２端子、および制御端子を有するスイッチング副回路であって、前記制御端子は前記充電副回路の前記出力端子に接続され、前記出力端子からの出力に基づいてオン又はオフに制御されるスイッチング副回路と、
前記スイッチング副回路の前記第１端子と前記第２端子のうちの一方に接続され、第１ノードを有する機能副回路であって、前記第１ノードの動作電圧は前記複数の入力電源の入力電圧より高い、ＳＥＰＩＣ回路である機能副回路と、
第１コンデンサと、
を含むスイッチング回路であって、
前記スイッチング副回路は１つまたは複数のＮＭＯＳスイッチを含み、
前記第１コンデンサの一方の端子は前記機能副回路に接続される前記スイッチング副回路の前記第１端子と前記第２端子のうちの前記一方に接続されるとともに、前記１つまたは複数のＮＭＯＳスイッチのボディダイオードに接続され、前記第１コンデンサの別の端子は接地され、
前記充電副回路の前記第１入力端子は前記第１ノードに接続されるものであり、
前記スイッチング副回路の前記第１端子と前記第２端子のうちの他方は前記入力電源に接続され、前記充電副回路は前記入力電源に接続される第２入力端子をさらに含むものであり、
前記充電副回路は第１ダイオード群、第２ダイオード、および第２コンデンサを含み、
前記第１ダイオード群の各ダイオードのアノードは前記複数の入力電源に一対一に接続された前記複数の第２入力端子のうちの一つとしての機能を果たし、カソードは前記スイッチング副回路の前記制御端子に接続され、
前記第２コンデンサの一方の端子は前記スイッチング副回路の前記制御端子に接続されて他方の端子は接地され、
前記第２ダイオードのアノードは前記充電副回路の前記第１入力端子として前記第１ノードに接続されて、前記第２ダイオードのカソードは前記スイッチング副回路の前記制御端子に接続され、
前記複数のスイッチング副回路のそれぞれに対して、前記スイッチング副回路の前記第１端子と前記第２端子のうちの一方は前記機能副回路に接続され、前記第１端子と前記第２端子のうちの他方は前記対応する入力電源に接続され、前記制御端子は前記充電副回路の前記出力端子に接続され、
前記充電副回路は前記複数の入力電源に一対一に接続された複数の第２入力端子をさらに含む、スイッチング回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は電子デバイスの分野に関し、特にスイッチング回路に関する。
【背景技術】
【0002】
ＰチャネルＭＯＳＦＥＴは、容易に駆動できるという事実から大電流用途での逆保護スイッチ、例えば入力保護スイッチや出力スイッチとして電子回路でしばしば使用される。しかし、ＰチャネルＭＯＳＦＥＴは比較的高価で性能が低く、選択できる種類は多くないため、ＰＭＯＳの入力保護スイッチおよび出力スイッチの開発は限定的であった。
【発明の概要】
【0003】
本開示はスイッチング回路を提供し、単純な構成でスイッチング回路を駆動することができる。
【0004】
本開示の例示の実施形態の一側面によれば、
第１入力端子および出力端子を有する充電副回路と、
第１端子、第２端子、および制御端子を有するスイッチング副回路であって、制御端子は充電副回路の出力端子に接続される、スイッチング副回路と、
スイッチング副回路の第１端子と第２端子のうちの一方に接続され、第１ノードを有する機能副回路であって、第１ノードの動作電圧は入力電源の入力電圧より高い、機能副回路と、
を含むスイッチング回路であって、
スイッチング副回路は１つまたは複数のＮＭＯＳスイッチを含み、
充電副回路の第１入力端子は第１ノードに接続される、
スイッチング回路が提供される。
第１入力端子および出力端子を有する充電副回路と、
第１端子、第２端子、および制御端子を有するスイッチング副回路であって、制御端子は充電副回路の出力端子に接続される、スイッチング副回路と、
スイッチング副回路の第１端子と第２端子のうちの一方に接続され、第１ノードを有する機能副回路であって、第１ノードの動作電圧は入力電源の入力電圧より高い、機能副回路と、
を含むスイッチング回路であって、
スイッチング副回路は１つまたは複数のＮＭＯＳスイッチを含み、
充電副回路の第１入力端子は第１ノードに接続される、
スイッチング回路が提供される。
【0005】
一例として、スイッチング副回路の第１端子と第２端子のうちの他方は入力電源に接続され、充電副回路は入力電源に接続される第２入力端子をさらに含む。
【0006】
別の例として、スイッチング回路は第１コンデンサをさらに含み、第１コンデンサの一方の端子は機能副回路に接続されるスイッチング副回路の第１端子と第２端子のうちの前記一方に接続され、第１コンデンサの別の端子は接地される。
【0007】
別の例として、充電副回路は第１ダイオード、第２ダイオード、および第２コンデンサを含み、第１ダイオードのアノードは充電副回路の第２入力端子として入力電源に接続され、カソードはスイッチング副回路の制御端子に接続され、第２コンデンサの一方の端子はスイッチング副回路の制御端子に接続されて他方の端子は接地され、第２ダイオードのアノードは充電副回路の第１入力端子として第１ノードに接続されて、第２ダイオードのカソードはスイッチング副回路の制御端子に接続される。
【0008】
別の例として、機能副回路の出力端子はスイッチング副回路の第１端子と第２端子のうちの一方に接続され、スイッチング副回路の第１端子と第２端子のうちの他方は機能副回路の出力信号を出力するように出力端子として使用される。
【0009】
別の例として、多数の入力電源が存在する場合に、スイッチング回路は多数の入力電源にそれぞれ対応する多数のスイッチング副回路を含み、多数のスイッチング副回路のそれぞれに対して、スイッチング副回路の第１端子と第２端子のうちの一方は機能副回路に接続され、第１端子と第２端子のうちの他方は対応する入力電源に接続され、制御端子は充電副回路の出力端子に接続され、充電副回路は多数の入力電源に接続される多数の第２入力端子をさらに含む。
【0010】
別の例として、多数のスイッチング副回路のそれぞれは鏡像状に接続される一対のＮチャネルＭＯＳＦＥＴを含み、多数のスイッチング副回路の制御端子は充電副回路の出力端子に接続される。
【0011】
別の例として、充電副回路は第１ダイオード群、第２ダイオード、および第２コンデンサを含み、第１ダイオード群の各ダイオードのアノードは多数の入力電源に接続される多数の第２入力端子のうちの一つとしての機能を果たし、カソードはスイッチング副回路の制御端子に接続され、第２コンデンサの一方の端子はスイッチング副回路の制御端子に接続されて他方の端子は接地され、第２ダイオードのアノードは充電副回路の第１入力端子として第１ノードに接続されて、第２ダイオードのカソードはスイッチング副回路の制御端子に接続される。
【図面の簡単な説明】
【0012】
本開示およびその利点のより完全な理解を得るために、以下の説明が図面と共に参照される。
【図1】本開示の例示の実施形態に係るスイッチング回路のブロック図を示す。
【図2A】本開示の例示の実施形態に係るスイッチング回路が入力スイッチング回路として使用される場合の、回路のブロック図を示す。
【図2B】本開示の例示の実施形態に係るスイッチング回路が入力スイッチング回路として使用される場合の、回路の基本回路図を示す。
【図3A】本開示の例示の実施形態に係るスイッチング回路が出力スイッチング回路として使用される場合の、回路のブロック図を示す。
【図3B】本開示の例示の実施形態に係るスイッチング回路が出力スイッチング回路として使用される場合の、回路の基本回路図を示す。
【図4】本開示の例示の実施形態に係るスイッチング回路の特定の実装方法を示す。
【図5A】本開示の例示の実施形態に係るスイッチング回路が多入力スイッチへ適用される場合の、回路のブロック図を示す。
【図5B】本開示の例示の実施形態に係るスイッチング回路が多入力スイッチへ適用される場合の、回路の基本回路図を示す。
【図6】本開示の例示の実施形態に係るスイッチング回路が多入力スイッチの経路のうちの一つへ適用される場合の、回路の特定の実装方法を示す。
【発明を実施するための形態】
【0013】
本開示の実施形態を図面を参照して以下で説明する。ただし、これらの説明は例示に過ぎず、本開示の範囲を制限する必要はないことを理解されたい。さらに、以下の説明では、周知の構造および技術の説明は、本開示の概念を不必要に複雑にすることを避けるため、割愛される。
【0014】
本明細書で使用される用語は特定の実施形態を説明することを目的としているに過ぎず、本開示を制限することは意図していない。また、本明細書で使用される「ａ」や「ｔｈｅ」といった単語は、文脈の中で特に明確に示されない限り、「多数の」という意味も含むべきである。さらに、本明細書で使用される「含む（ｃｏｍｐｒｉｓｅ）」や「含む（ｉｎｃｌｕｄｅ）」といった用語は、言及された特徴、ステップ、動作、および／または部品の存在を示すが、１つまたは複数の他の特徴、ステップ、動作、および／または部品の存在または追加を排除しない。さらに、本明細書では、明確に示されない限り、「バイポーラ接合トランジスタ」および「トランジスタ」という用語は区別せずに使用できる。
【0015】
本明細書で使用される用語（専門用語および科学用語を含む）のすべては、特に規定されない限り、当業者により一般に理解されている意味を有する。本明細書で使用される用語は、本明細書の文脈に沿った意味を有すると解釈されるべきであり、理想化された意味で、あるいは過度に堅苦しく解釈されるべきではないということに留意されたい。
【0016】
いくつかのブロック図および／またはフローチャートが図面に示されている。ブロック図および／またはフローチャートにおけるいくつかのブロックまたはその組み合わせはコンピュータプログラム命令により実装できることを理解されたい。こうしたコンピュータプログラム命令は、汎用コンピュータ、専用コンピュータ、または他のプログラム可能なデータ処理手段の処理装置へ提供することができて、その結果、こうした命令は、処理装置により実行された場合にこれらのブロック図および／またはフローチャートに示される機能／動作を実現する手段を作り出すことができる。
【0017】
したがって、本開示の技術は、ハードウェアおよび／またはソフトウェア（ファームウェア、マイクロコードなどを含む）の形態で実現することができる。さらに、本開示の技術は、命令が記憶されたコンピュータ可読媒体上のコンピュータプログラム製品の形を取ることができて、このコンピュータプログラム製品は命令実行システムにより使用される、または命令実行システムと共に使用することができる。本開示の文脈では、コンピュータ可読媒体は、命令を含む、記憶する、伝達する、伝搬させる、または送信することができる任意の媒体とすることができる。例えば、コンピュータ可読媒体には、制限されないが、電気式、磁気式、光学式、電磁式、赤外線式、または半導体のシステム、装置、デバイス、または伝搬媒質を含みうる。コンピュータ可読媒体の具体的な例としては、磁気テープやハードディスク（ＨＤＤ）などの磁気式記憶手段、光ディスク（ＣＤ－ＲＯＭ）などの光学式記憶手段、ランダムアクセスメモリ（ＲＡＭ）やフラッシュメモリなどのメモリ、および／または有線／無線通信リンクが挙げられる。
【0018】
本開示の実施形態は、単純な構成でＮＭＯＳスイッチを駆動することができるスイッチング回路を提供する。
【0019】
図１は、本開示の例示の実施形態に係るスイッチング回路１００のブロック図を示す。図１に示されるように、スイッチング回路１００は、充電副回路１１０、スイッチング副回路１２０、および機能副回路１３０を含みうる。具体的には、スイッチング副回路１２０は１つまたは複数のＮＭＯＳスイッチを含みうる。機能副回路１３０は特定の機能を実行するように構成されている回路とすることができて、この回路の特徴は、第１ノード、すなわち、入力電源電圧より高い電圧を有するノードＡの存在である。充電副回路１１０の第１入力端子は機能副回路１３０のノードＡに接続され、充電副回路１１０の出力端子はスイッチのオン／オフ切替を制御する目的でスイッチング副回路１２０の制御端子に接続される。つまり、充電副回路はノードＡの電圧を用いて充電され、機能副回路に接続されるスイッチのオン／オフ切替はこれにより制御される。
【0020】
図１は本開示の例示の実施形態に係るスイッチング回路の構造ブロック図を模式的に示すに過ぎず、本開示の例示の実施形態に係るスイッチング回路は、使用される状況に応じてより多くの、またはより少ないデバイスを含みうることに留意されたい。本開示の例示の実施形態に係るスイッチング回路が入力スイッチング回路、出力スイッチング回路、多入力スイッチング回路として使用される場合のスイッチング回路の特定の構成の具体的な説明が以下で与えられる。
【0021】
【0022】
図２Ａに示されるように、本開示の例示の実施形態に係るスイッチング回路が入力スイッチング回路として使用される場合、回路２００は充電副回路２１０、入力スイッチング副回路２２０、および機能副回路２３０を含みうる。入力スイッチング副回路２２０は、入力電源Ｖｉｎに接続される入力端子と機能副回路２３０に接続される出力端子とを有し、入力スイッチング副回路２２０は１つまたは複数のＮＭＯＳトランジスタを含みうる。さらに、充電副回路２１０は、機能副回路のノードＡに接続される第１入力端子、入力電源に接続される第２入力端子、および入力スイッチング副回路２２０の制御端子に接続される出力端子を有し、ノードＡの動作電圧は入力電源電圧より高い。充電副回路２１０は、入力スイッチング副回路２２０がオンにされる場合に入力スイッチング副回路２２０を駆動する補助電源として機能するように、入力スイッチング副回路２２０がオンになるより前に予備充電を実行するよう構成されうる。入力スイッチング副回路２２０の入力端子は入力電源Ｖｉｎに接続され、入力スイッチング副回路２２０の出力端子は、機能副回路２３０に対して入力逆保護を行うために機能副回路２３０に接続される。入力スイッチング副回路２２０は、充電副回路２１０からの出力の制御に従ってオン、またはオフにされるように構成されうる。さらに、スイッチング回路２００はあるいは第１コンデンサＣ１も含みうる。第１コンデンサＣ１の一方の端子は入力スイッチング副回路２２０の出力端子に接続され、他方の端子は接地される。機能副回路２３０はノードＡと示される第１ノードを有し、第１ノードの動作電圧は入力電源の入力電圧Ｖｉｎより高い。上記の動作電圧を有するノードは、スイッチモード電源内に容易に見つけられる。例えば、ＳＥＰＩＣ回路を例にすると、ＭＯＳＦＥＴドレイン（ＳＥＰＩＣ＿ＭＯＳ＿Ｄｒａｉｎ）の電圧はそのような特徴を持っている。具体的には、ＭＯＳＦＥＴドレインの電圧は入力電圧と出力電圧の合計に等しい。したがって、ＳＥＰＩＣ回路では、ＭＯＳＦＥＴのドレインを第１ノードに選ぶことができる。
【0023】
本開示の例示の実施形態に係る入力スイッチング回路２００の具体的な構造について、図２Ｂを参照して詳細に説明する。図２Ｂに示されるように、充電副回路２１０は第１ダイオードＤ１、第２ダイオードＤ２、および第２コンデンサＣ２を含みうる。第１ダイオードＤ１のアノードは第２入力端子として入力電源Ｖｉｎに接続することができて、カソードは入力スイッチング副回路２２０の制御端子に接続される。第２コンデンサＣ２の一方の端子は入力スイッチング副回路２２０の制御端子に接続することができて、他方の端子は接地される。さらに、第２ダイオードＤ２のアノードは充電副回路の前記第１入力端子として機能副回路２３０の第１ノードに接続されて、第２ダイオードＤ２のカソードは入力スイッチング副回路２２０の制御端子に接続される。
【0024】
入力スイッチング副回路２２０は、Ｎチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）Ｑ１として実現することができる。図中のトランジスタＱ１は内在するボディダイオードも有し、その結果、Ｑ１がオンとなる前に順方向電流路が提供されることに留意されたい。
【0025】
さらに、入力コンデンサとして、第１コンデンサＣ１は大きな静電容量を持つコンデンサであってもよい。
【0026】
【0027】
図３Ａに示されるように、本開示の例示の実施形態に係るスイッチング回路が出力スイッチング回路として使用される場合、出力スイッチング回路３００は充電副回路３１０、出力スイッチング副回路３２０、および機能副回路３３０を含みうる。出力スイッチング副回路３２０の入力端子は機能副回路３３０の出力端子に接続され、別の端子が出力スイッチング回路３００の出力として使用される。出力スイッチング副回路３２０は１つまたは複数のＮＭＯＳトランジスタを含みうる。上述したように、充電副回路３１０は、機能副回路のノードＡに接続される第１入力端子、および出力スイッチング副回路３２０の制御端子に接続される出力端子を有することができて、ノードＡの動作電圧は入力電源電圧より高い。充電副回路３１０は、出力スイッチング副回路３２０がオンにされる場合に出力スイッチング副回路３２０を駆動する補助電源として機能するように、出力スイッチング副回路３２０がオンになるより前に予備充電を実行するよう構成されうる。出力スイッチング副回路３２０は、機能副回路３３０に対して出力逆保護を行う。出力スイッチング副回路３２０は、機能副回路３３０の出力結果を出力する、または出力しないように、充電副回路３１０からの出力の制御に従ってオン、またはオフにされるように構成されうる。本開示の例示の実施形態に係る入力スイッチング回路２００の具体的な構造について、図３Ｂを参照して詳細に説明する。図３Ｂに示されるように、出力スイッチング副回路３２０はＮＭＯＳトランジスタＱ３として実現されうる。充電副回路３１０はダイオードＤ２およびコンデンサＣ２を含みうる。ダイオードＤ２のアノードは充電副回路の第１入力端子として機能副回路３３０の第１ノードに接続されて、ダイオードＤ２のカソードは出力スイッチング副回路３２０の制御端子に接続される。コンデンサＣ２の一方の端子は出力スイッチング副回路３２０の制御端子に接続することができて、他方の端子は接地される。
【0028】
図４は、本開示の例示の実施形態に係るスイッチング回路の特定の実装方法を示す。図４に示されるように、ＳＥＰＩＣ回路４３０を機能副回路の例として、本開示の例示の実施形態に係るスイッチング回路の実装方法が示されている。図に示されるように、スイッチング回路は充電副回路４１０、入力スイッチング副回路４２０、機能副回路４３０、および出力スイッチング副回路４４０を含む。さらに、スイッチング回路は追加でＭＣＵ制御副回路２５０も含みうる。この例ではスイッチング回路は入力スイッチング副回路４２０および出力スイッチング副回路４３０を両方含むものとして示されているが、本開示はこれに制限されず、あるいは入力スイッチング副回路４２０と出力スイッチング副回路４３０のうちの一つを含むことがある、ということに留意されたい。つまり、充電副回路４１０および機能副回路４３０に加えて、スイッチング回路は入力スイッチング副回路４２０と出力スイッチング副回路４３０のうちの一方のスイッチング副回路のみを含むことがある。
【0029】
図４に示されるように、充電副回路４１０は第１ダイオードＤ１、第２ダイオードＤ２、および第２コンデンサＣ２を含むことができて、第１ダイオードＤ１のアノードは入力電源に接続され、第２ダイオードＤ２のアノードはＳＥＰＩＣ回路内のＭＯＳＦＥＴのドレイン、ＳＥＰＩＣ＿ＭＯＳ＿Ｄｒａｉｎに接続される（つまり、機能副回路の第１ノードとして機能する）。さらに、充電副回路４１０は第１ダイオードＤ１と直列に接続される抵抗器Ｒ３を追加で含みうることで、第２コンデンサＣ２への突入電流を制御することが可能となる。スイッチング機能を実行するためのＮ型ＭＯＳＦＥＴ Ｑ１を含むことに加えて、入力スイッチング副回路４２０は、トランジスタＱ１のベースがあまりに高い電圧となるのを防ぐデバイスと、抵抗マッチングおよび電流保護のためのデバイス（つまり、ダイオードＤ３、コンデンサＣ３、および抵抗器Ｒ１）も含みうる。
【0030】
Ｎ型ＭＯＳＦＥＴ Ｑ１がオンになっていない（つまり、入力電源ＶｉｎがダイオードＤ１、コンデンサＲ３、およびコンデンサＣ２に印加されたばかりであり、Ｃ２に蓄積される電圧がまだＱ１をオンにしていない）場合、入力電源Ｖｉｎは第１ダイオードＤ１を介して第２コンデンサＣ２を充電し、その結果、Ｎ型ＭＯＳＦＥＴ Ｑ１は第２コンデンサＣ２の電圧の作用下で部分的にオンになる。さらに、入力電源はＮ型ＭＯＳＦＥＴ Ｑ１に内在するボディダイオードを介して第１コンデンサＣ１を充電する。第１コンデンサＣ１の電圧がＳＥＰＩＣコンバータ２３０をオンにするのに充分である場合、第１コンデンサＣ１はＳＥＰＩＣへ電力を急速に供給し、その結果、ＳＥＰＩＣコンバータ２３０の第１ノードの電圧、すなわち、ＳＥＰＩＣコンバータのドレイン（ＳＥＰＩＣ＿ＭＯＳ＿Ｄｒａｉｎ）の電圧は入力電圧Ｖｉｎより高く、その結果、第１ノードは第２ダイオードＤ２を介して第２コンデンサＣ２を充電する。その後、第２コンデンサＣ２の電位がＮ型ＭＯＳＦＥＴ Ｑ１を完全にオンにするのに充分である場合、充電サブモジュールは補助電源としてＮ型ＭＯＳＦＥＴ Ｑ１を完全にオンにする。
【0031】
したがって、充電副回路を追加し、機能副回路の（入力電圧より高い）高電位を有するノードを引き出して充電サブモジュールを充電することで、追加の補助電源を必要とすることなく、ＮＭＯＳスイッチを制御できる入力スイッチング回路が実現される。このソリューションでは、入力スイッチの制御は単純な回路構造を用いて実現される。
【0032】
上述したように、上記の様々な副回路に加えて、スイッチング回路は出力スイッチング副回路４４０も含みうる。図４に示されるように、入力スイッチング副回路４２０と同様に、出力スイッチング副回路４４０は機能部品（すなわちＮＭＯＳトランジスタＱ３）および他の部品（抵抗器Ｒ４、コンデンサＣ４、およびツェナーダイオードＤ４）を含むものとして実現されうる。出力スイッチング副回路４４０の制御端子は、充電副回路４１０により切替制御されるように、充電副回路４１０の出力端子に接続される。
【0033】
さらに、スイッチング回路はあるいはトランジスタＱ４、Ｑ６および抵抗器Ｒ７、Ｒ６を含みうるＭＣＵ出力制御副回路４５０も含みうる。ＭＣＵ出力制御副回路４５０は出力側にＭＣＵ制御を導入するよう構成することができて、その結果、ソフトウェアを用いて追加の制御を受けることができる。例えば、ＭＣＵを用いて別の追加ロジック条件が導入されて、その結果、追加ロジック条件が真でコンデンサＣ２の電圧が出力スイッチＱ３をオンにするのに充分な場合のみ出力スイッチＱ３をオンにすることができて、そうでなければ出力スイッチＱ３はオフにされる。
【0034】
上記のスイッチング回路に含まれるデバイスは例示に過ぎず、スイッチング回路は、その機能性が影響されないという条件で、より多くの、またはより少ないデバイスを含みうることに留意されたい。例えば、スイッチング回路は追加で他のデバイスまたは副回路を含むことができる、または、本開示で特許請求される保護範囲を逸脱することなく図面に示される特定のデバイスまたは副回路を省くことができる。
【0035】
さらに、本開示の別の側面によれば、多入力スイッチング回路も提供される。図５Ａおよび図５Ｂは、本開示の例示の実施形態に係るスイッチング回路が多入力スイッチへ適用される場合の、回路５００のブロック図および基本回路図を示す。
【0036】
図５Ａに示されるように、多入力用のスイッチング回路５００は、多数の入力スイッチング副回路５２０（例えば入力スイッチング副回路５２０－１、５２０－２、．．．５２０－ｎ）、充電副回路５１０、および機能副回路５３０を含みうる。多数の入力スイッチング副回路５２０は多数の入力Ｖｉｎ（例えばＶｉｎ－１、Ｖｉｎ－２、．．．、Ｖｉｎ－ｎ）にそれぞれ対応することができて、多数の入力スイッチング副回路５２０のそれぞれは対応する入力電源に接続される入力端子と、機能副回路５３０に対して入力逆保護を行うために機能副回路５３０に接続される出力端子とを有する。充電副回路５１０の第１入力端子は機能副回路５３０の第１ノードに接続され、第２入力端子の対応する各ポートは多数の入力のそれぞれに接続され、充電副回路の出力端子は多数の入力スイッチング副回路５２０の各制御端子に接続される。さらに、多入力スイッチング回路５００はあるいは第１コンデンサＣ１も含みうる。第１コンデンサＣ１の一方の端子は入力スイッチング副回路５２０の各出力端子に接続され、他方の端子は接地される。第１ノードはどの入力電源の入力電圧よりも高い動作電圧を有する、機能副回路５３０のノードである。
【0037】
本開示の例示の実施形態に係る多入力スイッチング回路５００の具体的な構造について、図５Ｂを参照して詳細に説明する。図５Ｂに示されるように、多数の入力スイッチング副回路５２０のそれぞれは、鏡像状に接続される（すなわち、逆並列に接続される）ＮチャネルＭＯＳＦＥＴのペア、例えばＮＭＯＳトランジスタのペアＱ１１とＱ２１、Ｑ１２とＱ２２、．．．、Ｑ１ｎとＱ２ｎを含み、多数の入力スイッチング副回路の制御端子は充電副回路５１０の出力端子に接続される。また、各ＭＯＳトランジスタは、ドレインとソースの間に内在するボディダイオードを有する。ＭＯＳトランジスタの各ペアにおいて、第１ＭＯＳトランジスタのボディダイオード（ｉ＝１、２、．．．、ｎとしてＱ１ｉと示される）はそのＭＯＳチャネルがオンになる前に順方向電流経路を提供し、第２ＭＯＳトランジスタのボディダイオード（ｉ＝１、２、．．．、ｎとしてＱ２ｉと示される）は、順方向電流が第２ＭＯＳトランジスタのＮチャネルを介するのではなく第１ＭＯＳトランジスタのボディダイオードを介して直接後続の回路へ達するのを防ぐ。
【0038】
充電副回路５１０は、第１ダイオード群（すなわち、ダイオードＤ１１、Ｄ１２、．．．、Ｄ１ｎ）、第２ダイオードＤ２、および第２コンデンサＣ２を含みうる。第２ダイオードＤ２のアノードは充電副回路５１０の第１入力端子として機能副回路５３０の第１ノードに接続されて、第２ダイオードＤ２のカソードは入力スイッチング副回路５２０の制御端子に接続される。第１ダイオード群Ｄ１１、Ｄ１２、．．．、Ｄ１ｎの各ダイオードのアノードは充電副回路の第２入力端子として対応する入力電源に接続され、カソードは入力スイッチング副回路５２０の制御端子に接続される。第２コンデンサＣ２の一方の端子は入力スイッチング副回路５２０の制御端子に接続され、他方の端子は接地される。
【0039】
一例では、多数の入力を有するスイッチが図５Ｂに示される骨格構造に従って構成される場合、多入力スイッチはあるいはＭＣＵからの制御を導入するように構成されているＭＣＵ入力制御副回路を含むこともできて、その結果、特定の一つの入力電源または多数の入力電源をＭＣＵからの追加論理制御に従って選択し、オンにするすることができる。例えば、第１入力電源Ｖｉｎ－１が必要な場合、ＭＯＳトランジスタのペアＱ１１とＱ２１のチャネルのみがオンにされて、一方で、第１入力電源Ｖｉｎ－１が確実に選択されてオンとなるように、ＭＯＳトランジスタのペアＱ１２とＱ２２～ＭＯＳトランジスタのペアＱ１ｎとＱ２ｎのチャネルはＭＣＵと充電副回路の共同制御によりオフとされる。したがって、第１入力電源Ｖｉｎ－１以外の入力電源に対してはＭＯＳトランジスタのペアのチャネルはすべてオフにされてＭＯＳトランジスタのペア（より詳細には、ＭＯＳトランジスタのペアのボディダイオード）は逆並列に接続されているので、対応する入力電源は、ＭＯＳトランジスタのチャネルを介してＳＥＰＩＣコンバータへ伝達することはできず、ＭＯＳトランジスタのボディダイオードを介してＳＥＰＩＣコンバータへ伝達することもできない。本開示は一つの入力電源がＭＣＵ入力制御副回路を用いて選択されてオンとなる場合を示しているが、本開示はこれに制限されないことを当業者は理解するであろう。本開示は、多数の入力電源、または入力電源のすべてが同時にオンにするように選択する、またはどの入力電源もオンにならないように選択しないことができる。
【0040】
特定の一つの入力電源（例えば第１入力電源Ｖｉｎ－１）がＭＣＵ入力制御副回路を用いて選択されてオンとなる場合、図６のスイッチング回路構造図が得られる。図６は、本開示の例示の実施形態に係るスイッチング回路が多入力スイッチの経路のうちの一つへ適用されて、第１入力電源Ｖｉｎ－１が選択されてオンとなる場合の回路の特定の実装方法を示す。図４と同様に、図６は本開示の例示の実施形態に係る多入力スイッチング回路の実装方法を示し、ＳＥＰＩＣ回路を機能副回路６３０の例としている。図に示されるように、図６のスイッチング回路は入力スイッチング副回路６２０、充電副回路６１０、機能副回路６３０、出力スイッチング副回路６４０、および第１コンデンサＣ１を含みうる。さらに、図６のスイッチング回路は追加でＭＣＵ出力制御副回路６５０－１およびＭＣＵ入力制御副回路６５０－２も含む。ＭＣＵ出力制御副回路６５０－１およびＭＣＵ入力制御副回路６５０－２は、それぞれ出力側と入力側にＭＣＵ制御を導入することができて、その結果、ソフトウェアを用いて追加の制御を行うことができる。
【0041】
図６の充電副回路６１０は図４に示される充電副回路４１０と類似しており、充電副回路４１０は第１ダイオードＤ１、第２ダイオードＤ２、および第２コンデンサＣ２を含みうる。しかし、図４とは異なり、図６の入力スイッチング副回路６２０は、前述したように多数の入力電源を選択してオンにするために鏡像状に接続される一対のＭＯＳトランジスタＱ１およびＱ２を含みうる。さらに、入力スイッチング副回路６２０に含まれるツェナーダイオードＤ３、コンデンサＣ３、および抵抗器Ｒ１の機能は図４と同じであり、具体的には、これらはトランジスタＱ１およびＱ１のベースが過度に高い電圧となるのを防ぐため、ならびに抵抗マッチングおよび電流保護のために使用される。
【0042】
第１入力電源Ｖｉｎ－１がＭＣＵ入力制御副回路６５０－２の制御により選択されてオンとなるが、入力スイッチング副回路６２０はオンにならない場合、第１入力電源Ｖｉｎ－１は第１ダイオードＤ１を介して第２コンデンサＣ２を充電し、その結果、入力スイッチング副回路６２０はコンデンサＣ１の電圧の作用下で部分的にオンになり、部分的にオンにされるトランジスタＱ２およびＱ１のボディダイオードを介して第１コンデンサＣ１が充電される。第１コンデンサＣ１がＳＥＰＩＣコンバータ６３０をオンにするのに充分な場合に、第１コンデンサＣ１はＳＥＰＩＣへ電力を急速に供給し、その結果、ＳＥＰＩＣコンバータ６３０の第１ノードの電圧、すなわち、ＳＥＰＩＣコンバータのドレイン（ＳＥＰＩＣ＿ＭＯＳ＿Ｄｒａｉｎ）の電圧は急速にＶｉｎ－１＋Ｖｏｕｔに達することで、補助電源としての充電サブモジュール６１０により入力スイッチング副回路６２０が完全にオンになる。
【0043】
上述した様々な副回路に加えて、スイッチング回路６００はあるいは出力スイッチング副回路６４０も含みうる。図４の出力スイッチング副回路４４０と同様に、出力スイッチング副回路６４０の制御端子は、充電副回路６１０により切替制御されるように、充電副回路６１０の出力端子に接続される。
【0044】
したがって、多数の電源を単一の電源変換器に接続することができる多入力スイッチング回路が実現され、さらに、充電副回路を追加し、機能副回路の（入力電圧より高い）高電位を有するノードを引き出して充電サブモジュールを充電することで、追加の補助電源を必要とすることなく、ＮＭＯＳスイッチの制御が実現される。このソリューションでは、多入力スイッチング回路は単純な回路構造を用いて実現される。
【0045】
以上のように、本開示の例示の実施形態によれば、単純な構成でＮＭＯＳスイッチを駆動することができて入力スイッチング回路、出力スイッチング回路、または多入力スイッチング回路へ適用可能なスイッチング回路がハードウェアにより実現される。
【0046】
本開示の例示の実施形態に係る方法の実装の様式について個別に上で説明されたが、上述した実装の様々な様式で記載された特徴は、本開示の概念を逸脱することなく、単一の実装様式に任意の形で統合することもできて、また、単一の実装様式で記載された特徴を多数の実装様式で別々に実現することもできることに留意されたい。
【0047】
本開示は、本開示の特定の例示の実施形態を参照して示され説明されたが、形態および詳細において、添付の請求項およびその均等物により規定される本開示の趣旨および範囲を逸脱することなく、様々な変更を本開示に対して行うことができることを当業者は理解すべきである。したがって、本開示の範囲は上記の実施形態により制限されるべきではなく、添付の請求項により決定され、添付の請求項の均等物により規定されるべきである。
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図6】
