特許 7591586 発光素子駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-20

(45)【発行日】2024-11-28

(54)【発明の名称】発光素子駆動装置

(51)【国際特許分類】

   H05B 45/50 20220101AFI20241121BHJP

   H05B 47/16 20200101ALI20241121BHJP

   H05B 45/10 20200101ALI20241121BHJP

   H05B 45/345 20200101ALI20241121BHJP

【ＦＩ】

H05B45/50

H05B47/16

H05B45/10

H05B45/345

【請求項の数】 7

(21)【出願番号】P 2022575099

(86)(22)【出願日】2021-11-18

(86)【国際出願番号】 JP2021042452

(87)【国際公開番号】W WO2022153668

(87)【国際公開日】2022-07-21

【審査請求日】2024-09-20

(31)【優先権主張番号】P 2021005610

(32)【優先日】2021-01-18

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】佐々木 義和

(72)【発明者】

【氏名】山田 健司

【審査官】土谷 秀人

(56)【参考文献】

【文献】特開２０１７－１７４７５５（ＪＰ，Ａ）

【文献】特開２０１６－１０９９８７（ＪＰ，Ａ）

【文献】特開２０１２－２０４０７５（ＪＰ，Ａ）

【文献】特開２０１０－１８２８８３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｂ ４５／００

Ｈ０５Ｂ ４７／００

(57)【特許請求の範囲】

【請求項1】

１以上の発光素子を有する発光部に接続可能に構成された接続端子を複数チャネル分備え、前記チャネルごとに前記接続端子を介し前記発光部に駆動電流を供給可能に構成された発光素子駆動装置であって、
各発光部への前記駆動電流の非供給期間において、特定異常を検出するための検出処理を実行可能な特定異常検出部を備え、前記特定異常は、複数の接続端子に含まれる互いに隣接した２つの接続端子間の抵抗値の異常であり、
前記特定異常検出部は、前記チャネルごとに、前記接続端子に向けてプルアップ電流を供給可能なプルアップ回路、及び、前記接続端子の電圧を所定の判定電圧と比較するよう構成された比較器を有し、
前記検出処理は、前記２つの接続端子の内、一方の接続端子に向けて前記プルアップ電流を供給したときの他方の接続端子の電圧を前記判定電圧と比較する第１比較処理と、前記２つの接続端子の内、前記他方の接続端子に向けて前記プルアップ電流を供給したときの前記一方の接続端子の電圧を前記判定電圧と比較する第２比較処理と、を含み、
前記特定異常検出部は、前記第１及び第２比較処理の結果に基づき、前記２つの接続端子における前記特定異常の有無を検出する
、発光素子駆動装置。

【請求項2】

前記特定異常検出部は、前記第１比較処理において前記一方の接続端子に向けて前記プルアップ電流を供給したときの前記他方の接続端子の電圧が前記判定電圧より高く、且つ、前記第２比較処理において前記他方の接続端子に向けて前記プルアップ電流を供給したときの前記一方の接続端子の電圧が前記判定電圧より高いとき、前記２つの接続端子に前記特定異常があると検出する
、請求項１に記載の発光素子駆動装置。

【請求項3】

前記一方の接続端子、前記他方の接続端子は、夫々、第１チャネル、第２チャネルにおける接続端子であり、
前記第１比較処理の実行期間において、前記第１チャネルのプルアップ回路が前記一方の接続端子に向けて前記プルアップ電流を供給し、この際、前記第２チャネルのプルアップ回路は前記他方の接続端子に向けた前記プルアップ電流の供給を停止し、
前記第２比較処理の実行期間において、前記第２チャネルのプルアップ回路が前記他方の接続端子に向けて前記プルアップ電流を供給し、この際、前記第１チャネルのプルアップ回路は前記一方の接続端子に向けた前記プルアップ電流の供給を停止する
、請求項１又は２に記載の発光素子駆動装置。

【請求項4】

前記複数の接続端子は第１～第４接続端子を含み、
前記第１～第４接続端子は、この順番で連続して配列され、
前記特定異常検出部は、前記第１比較処理において、前記第１及び第３接続端子の夫々に向けて前記プルアップ電流を供給したときの前記第２及び第４接続端子の電圧を夫々に前記判定電圧と比較し、前記第２比較処理において、前記第２及び第４接続端子の夫々に向けて前記プルアップ電流を供給したときの前記第１及び第３接続端子の電圧を夫々に前記判定電圧と比較し、
前記第１及び第２比較処理の結果に基づき、前記第１及び第２接続端子における前記特定異常の有無、前記第２及び第３接続端子における前記特定異常の有無、並びに、前記第３及び第４接続端子における前記特定異常の有無を、個別に検出する
、請求項１に記載の発光素子駆動装置。

【請求項5】

前記特定異常検出部は、第ｉ接続端子に向けて前記プルアップ電流を供給したときの第（ｉ＋１）接続端子の電圧が前記判定電圧より高く、且つ、前記第（ｉ＋１）接続端子に向けて前記プルアップ電流を供給したときの前記第ｉ接続端子の電圧が前記判定電圧より高いとき、前記第ｉ及び第（ｉ＋１）接続端子に前記特定異常があると検出し、
ｉは１、２又は３を表す
、請求項４に記載の発光素子駆動装置。

【請求項6】

前記第１～第４接続端子は、夫々、第１～第４チャネルにおける接続端子であり、
前記第１比較処理の実行期間において、前記第１及び第３チャネルのプルアップ回路が前記第１及び第３接続端子に向けて前記プルアップ電流を供給し、この際、前記第２及び第４チャネルのプルアップ回路は前記第２及び第４接続端子に向けた前記プルアップ電流の供給を停止し、
前記第２比較処理の実行期間において、前記第２及び第４チャネルのプルアップ回路が前記第２及び第４接続端子に向けて前記プルアップ電流を供給し、この際、前記第１及び第３チャネルのプルアップ回路は前記第１及び第３接続端子に向けた前記プルアップ電流の供給を停止する
、請求項４又は５に記載の発光素子駆動装置。

【請求項7】

前記特定異常検出部は、前記チャネルごとに、前記接続端子からプルダウン電流を引き込むよう構成されたプルダウン回路を有し、前記プルダウン電流の大きさは前記プルアップ電流の大きさより低く設定される
、請求項１～６の何れかに記載の発光素子駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、発光素子駆動装置に関する。

【背景技術】

【0002】

ＬＥＤドライバは発光ダイオード（ＬＥＤ）にて構成された発光部を駆動する。ＬＥＤドライバは、典型的には、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品であり、ＬＥＤドライバの筐体に複数の外部端子が露出して設けられる。複数の外部端子の中に複数の接続端子（ＬＥＤ接続端子）が含まれ、接続端子ごとに発光部が接続される。そして、発光部ごとに発光輝度を制御することでローカルディミング（局所調光）を実現することができる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１０－１８２８８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＬＥＤドライバが基板に実装されたとき、半田などにより、互いに隣接する２つの接続端子間が意図せず短絡することがある。或いは、短絡とは言えないまでも相応に小さな抵抗成分で２つの接続端子間が接続された状態になることがある。このような異常が生じているとき、期待通りの駆動電流を発光部に供給することができない。異常の有無を正しく検出可能な技術の開発が望まれる。尚、発光部を構成する発光素子としてＬＥＤを例示すると共に発光素子駆動装置としてＬＥＤドライバを例示して、発光素子駆動装置に関わる事情を説明したが、ＬＥＤ以外の発光素子を取り扱う発光素子駆動装置においても同様の事情が存在し得る。

【0005】

本開示は、隣接端子間の異常検出に寄与する発光素子駆動装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示に係る発光素子駆動装置は、１以上の発光素子を有する発光部に接続可能に構成された接続端子を複数チャネル分備え、前記チャネルごとに前記接続端子を介し前記発光部に駆動電流を供給可能に構成された発光素子駆動装置であって、各発光部への前記駆動電流の非供給期間において、特定異常を検出するための検出処理を実行可能な特定異常検出部を備え、前記特定異常は、複数の接続端子に含まれる互いに隣接した２つの接続端子間の抵抗値の異常であり、前記特定異常検出部は、前記チャネルごとに、前記接続端子に向けてプルアップ電流を供給可能なプルアップ回路、及び、前記接続端子の電圧を所定の判定電圧と比較するよう構成された比較器を有し、前記検出処理は、前記２つの接続端子の内、一方の接続端子に向けて前記プルアップ電流を供給したときの他方の接続端子の電圧を前記判定電圧と比較する第１比較処理と、前記２つの接続端子の内、前記他方の接続端子に向けて前記プルアップ電流を供給したときの前記一方の接続端子の電圧を前記判定電圧と比較する第２比較処理と、を含み、前記特定異常検出部は、前記第１及び第２比較処理の結果に基づき、前記２つの接続端子における前記特定異常の有無を検出する構成である。

【発明の効果】

【0007】

本開示によれば、隣接端子間の異常検出に寄与する発光素子駆動装置を提供することが可能となる。

【図面の簡単な説明】

【0008】

【図1】図１は、本開示の実施形態に係る発光システムの全体構成図である。

【図2】図２は、本開示の実施形態に係り、発光システムにおける複数のチャネルの説明図である。

【図3】図３は、本開示の実施形態に係り、発光システムにおける複数のグループの説明図である。

【図4】図４は、本開示の実施形態に係り、発光システムにて実行可能な８時分割発光動作のタイミングチャートである。

【図5】図５は、本開示の実施形態に係るＬＥＤドライバの外観斜視図である。

【図6】図６は、本開示の実施形態に係るＬＥＤドライバの平面図である。

【図7】図７は、本開示の実施形態に係り、隣接する２つの接続端子間の関係を説明するための図である。

【図8】図８は、本開示の実施形態に係り、特定異常検出部の構成を示す図である。

【図9】図９は、本開示の実施形態に係り、特定異常検出処理にて設定される第１及び第２検査期間の説明図である。

【図10】図１０は、本開示の実施形態に属する第１実施例に係り、第１及び第２検査期間における信号波形等を示す図である（ケースＣＳ１）。

【図11】図１１は、本開示の実施形態に属する第１実施例に係り、第１及び第２検査期間における信号波形等を示す図である（ケースＣＳ２）。

【図12A】図１２Ａは、本開示の実施形態に属する第１実施例に係り、２つの接続端子における端子電圧及び端子電流の関係を示す図である。

【図12B】図１２Ｂは、本開示の実施形態に属する第１実施例に係り、２つの接続端子における端子電圧及び端子電流の関係を示す図である。

【図13】図１３は、本開示の実施形態に属する第２実施例に係り、４つの接続端子が連続して配列される様子を示す図である。

【図14】図１４は、本開示の実施形態に属する第２実施例に係り、４つの接続端子が連続して配列される状況でのスイッチ制御の説明図である。

【発明を実施するための形態】

【0009】

以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“ＣＨ［１］”によって参照される接続端子は（図１参照）、接続端子ＣＨ［１］と表記されることもあるし、端子ＣＨ［１］と略記されることもあり得るが、それらは全て同じものを指す。

【0010】

まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体にて形成される。０Ｖの電位をグランド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。

【0011】

レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号又は電圧について、信号又は電圧がハイレベルにあるとは厳密には信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは厳密には信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。

【0012】

ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。

【0013】

任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。また、任意のトランジスタ又はスイッチについて、トランジスタ又はスイッチがオン状態となっている期間をオン期間と称することがあり、トランジスタ又はスイッチがオフ状態となっている期間をオフ期間と称することがある。任意の回路素子、配線、ノードなど、回路を形成する複数の部位間についての接続とは、特に記述なき限り、電気的な接続を意味する。

【0014】

図１に本開示の実施形態に係る発光システムＳＹＳの全体構成図を示す。発光システムＳＹＳは、発光素子駆動装置の例であるＬＥＤドライバ１と、ＬＥＤドライバ１を制御するＭＰＵ（Micro Processing Unit）２と、ＬＥＤドライバ１により駆動される複数の発光部と、電源電圧Ｖ_ＩＮを出力する電源回路３と、を備える。電源電圧Ｖ_ＩＮは正の直流電圧である。ＬＥＤドライバ１は電源電圧Ｖ_ＩＮを受ける端子ＶＩＮＳＷを有し、電源電圧Ｖ_ＩＮに基づいて駆動する。尚、配線６、７、８［１］～８［２４］並びにプルアップ抵抗Ｒ_ＰＵ及び電流設定抵抗Ｒ_ＩＳＥＴも発光システムＳＹＳの構成要素に含まれる。また、電源回路３はＬＥＤドライバ１の構成要素としてＬＥＤドライバ１に含まれるようにしても良い。この場合、後述の端子ＦＢはＬＥＤドライバ１の内部端子として機能する。

【0015】

発光システムＳＹＳに設けられる複数の発光部を互いに区別しない場合、各発光部を発光部ＬＬと称する。各発光部ＬＬは１以上のＬＥＤ（発光ダイオード）から成る。例えば、各発光部ＬＬは複数のＬＥＤの直列回路にて構成される。但し、各発光部ＬＬは複数のＬＥＤの並列回路にて構成されていても良いし、複数のＬＥＤの直列回路と複数のＬＥＤの並列回路とが１つの発光部ＬＬに混在していても良い。単一のＬＥＤにて１つの発光部ＬＬが構成されることがあっても良い。各発光部ＬＬは高電位端及び低電位端を有し、発光部ＬＬを形成する各ＬＥＤは高電位端から低電位端に向かう方向に順方向を有する。

【0016】

ここでは、複数の発光部ＬＬとして計（２４×８）個の発光部ＬＬが発光システムＳＹＳに設けられているものとし、計（２４×８）個の発光部ＬＬを記号“ＬＬ［１，１］～ＬＬ［２４，８］”にて表す。発光部ＬＬ［１，１］～ＬＬ［２４，８］の内、任意の１つの発光部ＬＬは、“１≦ｉ≦２４”を満たす任意の整数ｉ及び“１≦ｊ≦８”を満たす任意の整数ｊを用いて、発光部ＬＬ［ｉ，ｊ］と表現される。発光システムＳＹＳ及びＬＥＤドライバ１においては第１～第２４チャネルが設定され、図２に示す如く発光部ＬＬ［ｉ，１］～ＬＬ［ｉ，８］は第ｉチャネルに属する（換言すれば第ｉチャネルに対応する）。また、発光部ＬＬ［１，１］～ＬＬ［２４，８］を第１～第８グループに分類することができ、図３に示す如く発光部ＬＬ［１，ｊ］～ＬＬ［２４，ｊ］は第ｊグループに属する（換言すれば第ｊグループに対応する）。

【0017】

ＬＥＤドライバ１には、チャネルの総数分の接続端子ＣＨ［１］～ＣＨ［２４］が設けられる。接続端子ＣＨ［ｉ］は第ｉチャネルに属する（換言すれば第ｉチャネルに対応する）。接続端子ＣＨ［ｉ］は第ｉチャネルに属する発光部ＬＬ［ｉ，１］～ＬＬ［ｉ，８］が接続されるべき発光部接続端子である。尚、接続端子ＣＨ［１］～ＣＨ［２４］を互いに区別しない場合、各接続端子は接続端子ＣＨと称され得る。

【0018】

発光システムＳＹＳには、グループの総数分のスイッチＳＷ［１］～ＳＷ［８］が設けられる。スイッチＳＷ［ｊ］は第ｊグループに対応するスイッチである。スイッチＳＷ［１］～ＳＷ［８］の各一端は、電源回路３の出力端子に接続されて電源回路３の出力電圧（即ち電源電圧Ｖ_ＩＮ）を受ける。スイッチＳＷ［ｊ］の他端は第ｊグループに属する発光部ＬＬ［１，ｊ］～ＬＬ［２４，ｊ］の各高電位端に共通接続される。そして、第ｉチャネルに属する発光部ＬＬ［ｉ，１］～ＬＬ［ｉ，８］の各低電位端は配線８［ｉ］に共通接続される。配線８［ｉ］は接続端子ＣＨ［ｉ］に接続される。

【0019】

ＬＥＤドライバ１は、ドライバブロック１０及び制御ブロック２０を備える。ドライバブロック１０は電流ドライバＤＲＶ［１］～ＤＲＶ［２４］を備える。電流ドライバＤＲＶ［ｉ］は第ｉチャネルに属する（換言すれば第ｉチャネルに対応する）。即ち、ドライバブロック１０にはチャネルごとに電流ドライバが設けられる。チャネルごとに設けられた計２４個の電流ドライバを互いに区別しない場合、各電流ドライバは電流ドライバＤＲＶと称され得る。電流ドライバＤＲＶ［１］～ＤＲＶ［２４］の構成及び機能は互いに同じである。各チャネルにおいて、電流ドライバＤＲＶ［ｉ］は定電流回路を有し、通常発光動作において、制御ブロック２０の制御の下、接続端子ＣＨ［ｉ］からグランドに向かう向きに駆動電流Ｉ_ＬＥＤ［ｉ］が流れるよう動作する。接続端子ＣＨ［１］を通じて駆動電流Ｉ_ＬＥＤ［１］が発光部ＬＬ［１，ｊ］に流れることで発光部ＬＬ［１，ｊ］が発光し、接続端子ＣＨ［２］を通じて駆動電流Ｉ_ＬＥＤ［２］が発光部ＬＬ［２，ｊ］に流れることで発光部ＬＬ［２，ｊ］が発光する。他の駆動電流及び他の発光部についても同様である。

【0020】

制御ブロック２０は、ＬＥＤドライバ１内の各構成要素の動作を統括的に制御する。ＬＥＤドライバ１にはスイッチＳＷ［１］～ＳＷ［８］の制御端子に接続される端子ＧＣ［１］～ＧＣ［８］が設けられる。制御ブロック２０は、端子ＧＣ［１］～ＧＣ［８］を通じてスイッチＳＷ［１］～ＳＷ［８］を個別にオン又はオフすることができる。スイッチＳＷ［１］～ＳＷ［８］の夫々として例えばＰチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）を用いることができる。この場合、スイッチＳＷ［１］～ＳＷ［８］としての各ＭＯＳＦＥＴのソースに電源電圧Ｖ_ＩＮを供給し、スイッチＳＷ［ｊ］としてのＭＯＳＦＥＴのドレインを発光部ＬＬ［１，ｊ］～ＬＬ［２４，ｊ］の各高電位端に共通接続し、制御ブロック２０が端子ＧＣ［１］～ＧＣ［８］を通じてスイッチＳＷ［１］～ＳＷ［８］としての各ＭＯＳＦＥＴのゲート電位を制御すれば良い。また、制御ブロック２０は、通常発光動作において、接続端子ＣＨ［１］～ＣＨ［２４］の電圧に基づき端子ＦＢを通じて電源回路３の出力電圧Ｖ_ＩＮを調整する機能を持つ。

【0021】

ＬＥＤドライバ１における端子ＦＡＩＬＢは配線６を通じてＭＰＵ２に接続される。ＭＰＵ２は所定の正の直流電圧である電源電圧ＶＣＣに基づいて駆動する。端子ＦＡＩＬＢとＭＰＵ２とを接続する配線６はプルアップ抵抗Ｒ_ＰＵを介して電源電圧ＶＣＣの印加端（電源電圧ＶＣＣが印加される端子）に接続される。また、ＭＰＵ２は通信用配線７を通じてＬＥＤドライバ１の通信用端子である端子ＣＯＭに接続される。ＬＥＤドライバ１及びＭＰＵ２は通信用配線４を通じて双方向通信が可能となっている。この双方向通信によりＭＰＵ２は任意のコマンドをＬＥＤドライバ１に送信することができ、ＬＥＤドライバ１は受信したコマンドに対する応答信号をＭＰＵ２に送信することができる。尚、図１では、端子ＣＯＭが１つしか示されていないが、端子ＣＯＭは実際には複数の外部端子から成り、これに対応して通信用配線７は複数の配線から成る。ＬＥＤドライバ１及びＭＰＵ２間の通信方式は任意であり、例えばＳＰＩ（Serial Peripheral Interface）に準拠するものであって良い。

【0022】

ＬＥＤドライバ１には端子ＧＮＤ及びＩ_ＩＳＥＴも設けられる。端子ＧＮＤはグランドに接続される。ＬＥＤドライバ１の外部において電流設定抵抗Ｒ_ＩＳＥＴが設けられる。電流設定抵抗Ｒ_ＩＳＥＴの一端が端子Ｉ_ＩＳＥＴに接続され、電流設定抵抗Ｒ_ＩＳＥＴの他端はグランドに接続される。制御ブロック２０は、電流設定抵抗Ｒ_ＩＳＥＴの値とＭＰＵ２からのコマンドに基づいて、駆動電流Ｉ_ＬＥＤ［１］～Ｉ_ＬＥＤ［２４］の大きさを個別に設定することができる。

【0023】

ＬＥＤドライバ１には特徴的な構成要素として特定異常検出部３０が設けられている。特定異常検出部３０の構成及び機能については後述される。

【0024】

図４を参照し、通常発光動作の一種である８時分割発光動作を説明する。８時分割発光動作では、所定の時間長さを有する単位期間が設定される。単位期間は所定周期で繰り返し設定される。更に、各単位期間が８分割されることで第１分割期間～第８分割期間が設定される。制御ブロック２０は、第１分割期間～第８分割期間において、スイッチＳＷ［１］～ＳＷ［８］を１つずつオン状態とする。即ち、第ｊ分割期間において、スイッチＳＷ［１］～ＳＷ［８］の内、スイッチＳＷ［ｊ］のみがオン状態とされ、他の７つのスイッチはオフ状態とされる。故に、第ｊ分割期間では、第１～第８グループの内、第ｊグループの発光部ＬＬ［１，ｊ］～ＬＬ［２４，ｊ］の高電位端にのみスイッチＳＷ［ｊ］を介して電源電圧Ｖ_ＩＮが供給され、発光部ＬＬ［１，ｊ］～ＬＬ［２４，ｊ］のみが発光可能となる。

【0025】

制御ブロック２０は、第１分割期間～第８分割期間の夫々において、チャネルごとに電流ドライバＤＲＶをＰＷＭ駆動する。ＰＷＭはパルス幅変調（pulse width modulation）の略称である。各分割期間におけるＰＷＭ駆動では、チャネルごとに駆動電流Ｉ_ＬＥＤ［ｉ］が供給される時間幅（換言すれば時間長さ）が制御される。即ち、駆動電流Ｉ_ＬＥＤ［１］～Ｉ_ＬＥＤ［２４］が供給される時間幅が個別にＰＷＭ制御される。これにより、各分割期間において対応する発光部ＬＬがパルス発光され、上記時間幅の制御を通じ計（２４×８）個の発光部ＬＬの平均輝度が個別に調整される。

【0026】

例えば、発光部ＬＬ［１，１］～ＬＬ［２４，８］から成る発光ブロックが液晶表示パネル等の表示パネル（表示画面）の光源として用いられる場合、外部からＬＥＤドライバ１に供給される垂直同期信号に同期して単位期間を設定して良い。この場合、垂直同期信号の周期にて単位期間を繰り返し設定される。そして、表示パネルの全表示領域を複数の分割領域（例えば（２４×８）個の分割領域）に分割し、各分割領域に１以上の発光部ＬＬを割り当てる。その上で、各表示領域に表示されるべき映像の明るさ等に応じ、対応する発光部ＬＬの発光輝度を調整すれば分割領域の総数分のローカルディミング（局所調光）が可能となる。

【0027】

尚、通常発光動作の一例として８時分割発光動作を示したが、通常発光動作は任意の１以上の発光部ＬＬ［ｉ，ｊ］に駆動電流Ｉ_ＬＥＤ［ｉ］を供給して当該１以上の発光部ＬＬ［ｉ，ｊ］を発光させる動作であれば任意である。例えば、スイッチＳＷ［ｊ］のオン期間において駆動電流Ｉ_ＬＥＤ［１］～Ｉ_ＬＥＤ［２４］を常時供給するＤＣ駆動が行われても良いし、スイッチＳＷ［１］～ＳＷ［８］の内、２以上のスイッチが同時にオンとされることがあっても良い。

【0028】

図５にＬＥＤドライバ１の外観斜視図を示す。ＬＥＤドライバ１を形成する各機能ブロック（１０、２０及び３０を含む）は半導体集積回路にて構成される。ＬＥＤドライバ１は、上記半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である。ＬＥＤドライバ１の筐体には、ＬＥＤドライバ１の外部に対して露出した外部端子が複数設けられている。上述の端子ＣＨ［１］～ＣＨ［２４］、ＧＣ［１］～ＣＨ［８］、ＦＢ、ＶＩＮＳＷ、ＦＡＩＬＢ、ＣＯＭ、ＩＳＥＴ及びＧＮＤは、ＬＥＤドライバ１に設けられた複数の外部端子に含まれる。他の外部端子もＬＥＤドライバ１に設けられるが、他の外部端子についての説明を省略する。

【0029】

図６は、各外部端子が配列される面を観測したときの、ＬＥＤドライバ１の概略平面図である。ここではＬＥＤドライバ１が、ＱＦＮ（Quad Flat Non-leaded）と称される筐体（パッケージ）を有している例を挙げる。この際、ＬＥＤドライバ１は概略直方体形状の筐体を有し、当該筐体の裏面に相当する面の４辺ＳＤ１～ＳＤ４の夫々に複数の外部端子が配列される（図６は裏面側から見た平面図である）。尚、ＬＥＤドライバ１の筐体の形態はＱＦＮに限定されず、ＤＦＮ（Dual Flatpack No-leaded）やＳＯＰ（Small Outline Package）など、任意であって良い。

【0030】

ＬＥＤドライバ１の筐体の裏面は長方形（正方形を含む）の形状を有する。当該長方形を形成する４つの辺は、互いに対向する辺ＳＤ１及びＳＤ２と、互いに対向する辺ＳＤ３及びＳＤ４と、で構成される。ＬＥＤドライバ１の各外部端子は、辺ＳＤ１～ＳＤ４の何れかに配置される。接続端子ＣＨ［１］～ＣＨ［２４］に注目した場合、接続端子ＣＨ［１］～ＣＨ［２４］は、辺ＳＤ１～ＳＤ４の内、１以上の辺に分散配置される。例えば、接続端子ＣＨ［１］～ＣＨ［１２］を辺ＳＤ１に配置し、接続端子ＣＨ［１３］～ＣＨ［２４］を辺ＳＤ２に配置することができる。

【0031】

任意の２つの接続端子ＣＨが共通の辺（例えばＳＤ１）に配置されて互いに隣り合う場合、当該２つの接続端子ＣＨ間が半田や結露等により短絡した状態となることがある、或いは、短絡とは言えないまでも相応に小さな抵抗成分で当該２つの接続端子ＣＨ間が接続された状態になることがある。これらの状態を、ここでは、特定異常と称する。図７に示す如く、共通の辺（例えばＳＤ１）に配置されて互いに隣り合う任意の２つの接続端子ＣＨを、接続端子ＣＨ_Ａ及びＣＨ_Ｂと称する。接続端子ＣＨ_Ａ及びＣＨ_Ｂ間に他の外部端子は存在しない。図７において、記号“Ｒ_ＥＸＴ”で参照される抵抗は、発光システムＳＹＳにおいて意図的に設けられる抵抗ではなく、ＬＥＤドライバ１の外部において意図せず接続端子ＣＨ_Ａ及びＣＨ_Ｂ間に存在することとなった抵抗成分を表す。例えば、ＬＥＤドライバ１を基板（不図示）に実装する際に基板上において接続端子ＣＨ_Ａ及びＣＨ_Ｂ間に意図せず残留した半田、結露等により接続端子ＣＨ_Ａ及びＣＨ_Ｂ間に存在し得る水滴、又は、汚れ等により接続端子ＣＨ_Ａ及びＣＨ_Ｂ間に存在し得る不純物が、抵抗Ｒ_ＥＸＴを形成する。

【0032】

接続端子ＣＨ_Ａ及びＣＨ_Ｂにおける特定異常は、接続端子ＣＨ_Ａ及びＣＨ_Ｂ間の抵抗値（抵抗Ｒ_ＥＸＴの値）の異常であり、より具体的には、接続端子ＣＨ_Ａ及びＣＨ_Ｂ間の抵抗値（抵抗Ｒ_ＥＸＴの値）が所定値以下となる異常である。換言すれば、接続端子ＣＨ_Ａ及びＣＨ_Ｂにおける特定異常は、接続端子ＣＨ_Ａ及びＣＨ_Ｂ間に電位差があるときに接続端子ＣＨ_Ａ及びＣＨ_Ｂ間で有意な電流が流れうる異常である。接続端子ＣＨ_Ａ及びＣＨ_Ｂが短絡する状態は、抵抗Ｒ_ＥＸＴの値が十分に小さい状態に相当するので、特定異常に属する。

【0033】

特定異常検出部３０（図１参照）は、特定異常を検出するための処理である特定異常検出処理を実行する。特定異常検出部３０は、接続端子ＣＨ_Ａ及びＣＨ_Ｂの電圧に基づいて接続端子ＣＨ_Ａ及びＣＨ_Ｂにおける特定異常の有無を検出する。接続端子ＣＨ_Ａ及びＣＨ_Ｂに駆動電流が流れているとき（例えば接続端子ＣＨ［１］及びＣＨ［２］に駆動電流Ｉ_ＬＥＤ［１］及びＩ_ＬＥＤ［２］が流れているとき）、接続端子ＣＨ_Ａ及びＣＨ_Ｂの各電圧は、電源電圧Ｖ_ＩＮと対応する発光部ＬＬの電圧降下とで定まる。複数の発光部ＬＬ間において発光部ＬＬの電圧降下は同程度であるので、接続端子ＣＨ_Ａ及びＣＨ_Ｂに駆動電流が流れているときには、特定異常の有無に依らず接続端子ＣＨ_Ａ及びＣＨ_Ｂの電圧は同程度となる。故に、駆動電流の供給時において特定異常の有無を区別することは容易ではない。これを考慮し、特定異常検出部３０は、各発光部ＬＬへの駆動電流の非供給期間において特定異常検出処理を実行する。各発光部ＬＬへの駆動電流の非供給期間は、発光部ＬＬ［１，８］～ＬＬ［２４，８］から成る発光ブロックに対し駆動電流Ｉ_ＬＥＤ［１］～Ｉ_ＬＥＤ［２４］が供給されていない期間（換言すれば、ドライバブロック１０が発光部ＬＬ［１，８］～ＬＬ［２４，８］から成る発光ブロックに対して駆動電流Ｉ_ＬＥＤ［１］～Ｉ_ＬＥＤ［２４］を供給していない期間）であり、上記通常発光動作が行われる期間以外の任意の期間であって良い。各発光部ＬＬへの駆動電流の非供給期間では、スイッチＳＷ［１］～ＳＷ［８］が全てオフとされており、各発光部ＬＬの高電位端は開放状態にある。

【0034】

例えば、ＬＥＤドライバ１が起動可能な電源電圧Ｖ_ＩＮがＬＥＤドライバ１に入力開始されることでＬＥＤドライバ１が起動すると、制御ブロック２０は、まず所定の起動初期処理を実行し、起動初期処理の実行完了後に通常発光動作を実行可能な通常モードに移行する。起動初期処理の実行期間において通常発光動作は実行されない。制御ブロック２０は、起動初期処理作の実行期間において、ＭＰＵ２からの所定のテスト指令コマンドの受信を受け付け、テスト指令コマンドを受信すると特定異常検出部３０に特定異常検出処理を実行させる。特定異常検出処理が実行される場合、特定異常検出処理の実行が完了するまで通常モードへの移行は禁止され、特定異常検出処理の実行完了後に通常モードへの移行が許可される。

【0035】

図８に特定異常検出部３０の内部構成を示す。特定異常検出部３０はチャネルごとに検出用回路を備える。複数のチャネルに対応する複数の検出用回路を互いに区別しない場合、各検出用回路を検出用回路３１と称する。第ｉチャネルに対応する検出用回路を特に記号“３１［ｉ］”にて参照する。特定異常検出部３０は検出用回路３１［１］～３１［２４］を備える。特定異常検出部３０には更に判定部３２が設けられる。各検出用回路３１は、制御スイッチと、プルアップ用の定電流回路と、プルダウン用の定電流回路と、比較器と、を備える。検出用回路３１［ｉ］における制御スイッチ、プルアップ用の定電流回路、プルダウン用の定電流回路、比較器を、夫々、記号“ＳＷ_ＰＵ［ｉ］”、“ＣＣ_ＰＵ［ｉ］”、“ＣＣ_ＰＤ［ｉ］”、“ＣＭＰ［ｉ］”にて参照する。接続端子ＣＨにおける電圧を端子電圧と称し、接続端子ＣＨ［ｉ］における端子電圧を特に記号“Ｖ_ＣＨ［ｉ］”にて参照する。比較器の出力信号を比較結果信号と称し、比較器ＣＭＰ［ｉ］の出力信号を特に記号“ＣＭＰ_ＯＵＴ［ｉ］”にて参照する。

【0036】

検出用回路３１［１］～３１［２４］の構成は互いに同じである。また、検出用回路３１と、それに対応する接続端子ＣＨと、の接続関係は、第１～第２４チャネル間で共通である。このため、第ｉチャネルに注目し（“１≦ｉ≦２４”）、検出用回路３１［ｉ］の構成及び動作、並びに、検出用回路３１［ｉ］及び接続端子ＣＨ［ｉ］間の接続関係を説明する。

【0037】

検出用回路３１［ｉ］において、制御スイッチＳＷ_ＰＵ［ｉ］の一端は所定の内部電圧Ｖ_ＲＥＧの印加端（即ち内部電圧Ｖ_ＲＥＧが印加される端子）に接続され、制御スイッチＳＷ_ＰＵ［ｉ］の他端はプルアップ用の定電流回路ＣＣ_ＰＵ［ｉ］を介して接続端子ＣＨ［ｉ］に接続される。また、接続端子ＣＨ［ｉ］は、プルダウン用の定電流回路ＣＣ_ＰＤ［ｉ］を介してグランドに接続されると共に、比較器ＣＭＰ［ｉ］の非反転入力端子に接続される。比較器ＣＭＰ［ｉ］の反転入力端子には所定の判定電圧Ｖ_ＴＨが入力される。内部電圧Ｖ_ＲＥＧ及び判定電圧Ｖ_ＴＨは、電源電圧Ｖ_ＩＮに基づきＬＥＤドライバ１内の内部電源回路（不図示）で生成される正の直流電圧である。内部電圧Ｖ_ＲＥＧ（例えば３．３Ｖ）は判定電圧Ｖ_ＴＨ（例えば０．１５Ｖ）よりも高い。

【0038】

制御スイッチＳＷ_ＰＵ［ｉ］と定電流回路ＣＣ_ＰＵ［ｉ］により、接続端子ＣＨ［ｉ］に向けてプルアップ電流Ｉ_ＰＵを供給可能なプルアップ回路が形成される。具体的には、検出用回路３１［ｉ］において、プルアップ用の定電流回路ＣＣ_ＰＵ［ｉ］は、制御スイッチＳＷ_ＰＵ［ｉ］がオン状態であるときに限り、内部電圧Ｖ_ＲＥＧを受けて内部電圧Ｖ_ＲＥＧに基づきプルアップ電流Ｉ_ＰＵを生成し、プルアップ電流Ｉ_ＰＵを（プルアップ電流Ｉ_ＰＵによる正の電荷を）内部電圧Ｖ_ＲＥＧの印加端から接続端子ＣＨ［ｉ］に向けて供給する。制御スイッチＳＷ_ＰＵ［ｉ］のオン期間において、定電流回路ＣＣ_ＰＵ［ｉ］は、所定の電流値Ｉ_{ＰＵ＿ＶＡＬ}を有するプルアップ電流Ｉ_ＰＵが接続端子ＣＨ［ｉ］に向けて供給されるよう動作するが、端子電圧Ｖ_ＣＨ［ｉ］を内部電圧Ｖ_ＲＥＧより高める能力は有さない。このため、制御スイッチＳＷ_ＰＵ［ｉ］のオン期間において、端子電圧Ｖ_ＣＨ［ｉ］が内部電圧Ｖ_ＲＥＧに達するまでは、プルアップ電流Ｉ_ＰＵの値は電流値Ｉ_{ＰＵ＿ＶＡＬ}と一致するが、端子電圧Ｖ_ＣＨ［ｉ］が実質的に内部電圧Ｖ_ＲＥＧに達した状態では、プルアップ電流Ｉ_ＰＵの値は電流値Ｉ_{ＰＵ＿ＶＡＬ}より小さくなる。制御スイッチＳＷ_ＰＵ［ｉ］のオフ期間では、定電流回路ＣＣ_ＰＵ［ｉ］にてプルアップ電流Ｉ_ＰＵは生成されず、定電流回路ＣＣ_ＰＵ［ｉ］及び接続端子ＣＨ［ｉ］間に電流は流れない。

【0039】

検出用回路３１［ｉ］において、プルダウン用の定電流回路ＣＣ_ＰＤ［ｉ］は、接続端子ＣＨ［ｉ］から（換言すれば、プルアップ用の定電流回路ＣＣ_ＰＵ［ｉ］と接続端子ＣＨ［ｉ］との接続ノードから）、プルダウン電流Ｉ_ＰＤを（プルダウン電流Ｉ_ＰＤによる正の電荷を）グランドへと常時引き込む。定電流回路ＣＣ_ＰＤ［ｉ］は、所定の電流値Ｉ_{ＰＤ＿ＶＡＬ}を有するプルダウン電流Ｉ_ＰＤが接続端子ＣＨ［ｉ］からグランドに向けて引き込まれるよう動作するが、端子電圧Ｖ_ＣＨ［ｉ］を０Ｖより低くする能力は有さない。このため、端子電圧Ｖ_ＣＨ［ｉ］が０Ｖより高いときには、プルダウン電流Ｉ_ＰＤの値は電流値Ｉ_{ＰＤ＿ＶＡＬ}と一致するが、端子電圧Ｖ_ＣＨ［ｉ］が実質的に０Ｖにまで低下した状態では、プルダウン電流Ｉ_ＰＤの値は電流値Ｉ_{ＰＤ＿ＶＡＬ}より小さくなる（ゼロである得る）。

【0040】

プルダウン電流Ｉ_ＰＤの大きさの設定値である電流値Ｉ_{ＰＤ＿ＶＡＬ}は、プルアップ電流Ｉ_ＰＵの大きさの設定値である電流値Ｉ_{ＰＵ＿ＶＡＬ}より小さい。例えば、電流値Ｉ_{ＰＵ＿ＶＡＬ}は３ｍＡ（ミリアンペア）であり、電流値Ｉ_{ＰＤ＿ＶＡＬ}は２０μＡ（マイクロアンペア）である。プルダウン電流Ｉ_ＰＤは、プルアップ電流Ｉ_ＰＵの供給により接続端子ＣＨ［ｉ］に蓄えられた正の電荷を放電する機能を持つ。このため、プルダウン電流Ｉ_ＰＤを放電用電流と称することもできるし、プルダウン用の定電流回路ＣＣ_ＰＤ［ｉ］を放電用の定電流回路ＣＣ_ＰＤ［ｉ］と称することもできる。

【0041】

検出用回路３１［ｉ］において、比較器ＣＭＰ［ｉ］は、端子電圧Ｖ_ＣＨ［ｉ］を所定の判定電圧Ｖ_ＴＨと比較し、その比較結果を示す比較結果信号ＣＭＰ_ＯＵＴ［ｉ］を出力する。比較結果信号ＣＭＰ_ＯＵＴ［ｉ］はハイレベル又はローレベルの信号レベルをとる二値化信号である。比較器ＣＭＰ［ｉ］は、端子電圧Ｖ_ＣＨ［ｉ］が判定電圧Ｖ_ＴＨより高いときには比較結果信号ＣＭＰ_ＯＵＴ［ｉ］をハイレベルとし、端子電圧Ｖ_ＣＨ［ｉ］が判定電圧Ｖ_ＴＨより低いときには比較結果信号ＣＭＰ_ＯＵＴ［ｉ］をローレベルとする。端子電圧Ｖ_ＣＨ［ｉ］が判定電圧Ｖ_ＴＨとちょうど一致するとき、比較結果信号ＣＭＰ_ＯＵＴ［ｉ］はハイレベル又はローレベルとなる。

【0042】

判定部３２に対し比較結果信号ＣＭＰ_ＯＵＴ［１］～ＣＭＰ_ＯＵＴ［２４］が入力される。判定部３２は、比較結果信号ＣＭＰ_ＯＵＴ［１］～ＣＭＰ_ＯＵＴ［２４］に基づいて、接続端子ＣＨ［１］～ＣＨ［２４］の内、接続端子ＣＨ_Ａ及びＣＨ_Ｂ（図７参照）の関係にある任意の２つの接続端子ＣＨ間の特定異常の有無を判定する。

【0043】

以下、複数の実施例の中で、特定異常検出部３０、ＬＥＤドライバ１又は発光システムＳＹＳに関する幾つかの具体的な動作例、応用技術、変形技術等を説明する。本実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の各実施例に適用される。各実施例において、上述の事項と矛盾する事項がある場合には、各実施例での記載が優先されて良い。また矛盾無き限り、以下に示す複数の実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。

【0044】

＜＜第１実施例＞＞
第１実施例を説明する。第１実施例では、図７の接続端子ＣＨ_Ａ及びＣＨ_Ｂが接続端子ＣＨ［１］及びＣＨ［２］に相当することを想定し、接続端子ＣＨ［１］及びＣＨ［２］における特定異常の有無の検出方法を説明する。故に、第１実施例で述べられる抵抗Ｒ_ＥＸＴは接続端子ＣＨ［１］及びＣＨ［２］間の抵抗成分を指し、第１実施例で述べられる特定異常は接続端子ＣＨ［１］及びＣＨ［２］における特定異常を指す。

【0045】

特定異常検出部３０は、特定異常検出処理において第１検査期間と第２検査期間を設定する。第１及び第２検査期間は互いに重複しない２つの期間であり、第１及び第２検査期間の前後関係は任意であるが、ここでは、第１検査期間の後に第２検査期間が設定されるものとする（後述の他の実施例でも同様）。

【0046】

上述したように各発光部ＬＬへの駆動電流の非供給期間において特定異常検出処理が実行されるため、第１検査期間及び第２検査期間の双方において各発光部ＬＬに駆動電流は供給されていない（即ち、各発光部ＬＬは非発光状態にある）。図９に示す如く、特定異常検出部３０は、第１検査期間において制御スイッチＳＷ_ＰＵ［１］をオン状態に維持する一方で制御スイッチＳＷ_ＰＵ［２］をオフ状態に維持する。故に、第１検査期間において、第１チャネルのプルアップ回路（ＳＷ_ＰＵ［１］、ＣＣ_ＰＵ［１］）は接続端子ＣＨ［１］に向けてプルアップ電流Ｉ_ＰＵを供給する一方、第２チャネルのプルアップ回路（ＳＷ_ＰＵ［２］、ＣＣ_ＰＵ［２］）は接続端子ＣＨ［２］に向けたプルアップ電流Ｉ_ＰＵの供給を停止する。逆に、特定異常検出部３０は、第２検査期間において制御スイッチＳＷ_ＰＵ［２］をオン状態に維持する一方で制御スイッチＳＷ_ＰＵ［１］をオフ状態に維持する。故に、第２検査期間において、第２チャネルのプルアップ回路（ＳＷ_ＰＵ［２］、ＣＣ_ＰＵ［２］）は接続端子ＣＨ［２］に向けてプルアップ電流Ｉ_ＰＵを供給する一方、第１チャネルのプルアップ回路（ＳＷ_ＰＵ［１］、ＣＣ_ＰＵ［１］）は接続端子ＣＨ［１］に向けたプルアップ電流Ｉ_ＰＵの供給を停止する。尚、第１検査期間の前、及び、第２検査期間の後において、制御スイッチＳＷ_ＰＵ［１］及びＳＷ_ＰＵ［２］はオフ状態に維持される。

【0047】

第１検査期間は時刻ｔ１から開始され、時刻ｔ３で終了する。第２検査期間は時刻ｔ３から開始され、時刻ｔ５で終了する。ここでは、第１検査期間の終了時刻と第２検査期間の開始時刻を時刻ｔ３にて一致させているが、第１検査期間の終了時刻と第２検査期間の開始時刻との間に時間差があっても構わない。第１検査期間において、時刻ｔ１から所定時間Δｔ_Ａが経過した時刻を判定時刻ｔ２と称する。判定時刻ｔ２は時刻ｔ３よりも前の時刻である。第２検査期間において、時刻ｔ３から所定時間Δｔ_Ｂが経過した時刻を判定時刻ｔ４と称する。判定時刻ｔ４は時刻ｔ５よりも前の時刻である。所定時間Δｔ_Ａ及びΔｔ_Ｂは、互いに一致するが、互いに異ならせても構わない。

【0048】

図１０に、ケースＣＳ１における制御スイッチの状態及び端子電圧等の波形を示す。ケースＣＳ１では、接続端子ＣＨ［１］及びＣＨ［２］間が短絡しておらず、接続端子ＣＨ［１］及びＣＨ［２］間の抵抗Ｒ_ＥＸＴが十分に大きい。

【0049】

ケースＣＳ１において、第１検査期間が開始されると定電流回路ＣＣ_ＰＵ［１］からのプルアップ電流Ｉ_ＰＵにより端子電圧Ｖ_ＣＨ［１］が初期電圧（例えば０Ｖ）から実質的に内部電圧Ｖ_ＲＥＧまで急峻に上昇する。以後、判定時刻ｔ２を含む、時刻ｔ３に至るまでの期間において、端子電圧Ｖ_ＣＨ［１］が実質的に内部電圧Ｖ_ＲＥＧに維持され、故に比較結果信号ＣＭＰ_ＯＵＴ［１］はハイレベルに維持される。一方、ケースＣＳ１において、第１検査期間では、定電流回路ＣＣ_ＰＤ［２］の機能により端子電圧Ｖ_ＣＨ［２］が継続して０Ｖに維持され、故に比較結果信号ＣＭＰ_ＯＵＴ［２］は継続してローレベルに維持される。

【0050】

ケースＣＳ１において、第２検査期間が開始されると定電流回路ＣＣ_ＰＵ［２］からのプルアップ電流Ｉ_ＰＵにより端子電圧Ｖ_ＣＨ［２］が初期電圧（例えば０Ｖ）から実質的に内部電圧Ｖ_ＲＥＧまで急峻に上昇する。以後、判定時刻ｔ４を含む、時刻ｔ５に至るまでの期間において、端子電圧Ｖ_ＣＨ［２］が実質的に内部電圧Ｖ_ＲＥＧに維持され、故に比較結果信号ＣＭＰ_ＯＵＴ［２］はハイレベルに維持される。一方、ケースＣＳ１において、第２検査期間では、定電流回路ＣＣ_ＰＤ［１］の機能により端子電圧Ｖ_ＣＨ［１］が継続して０Ｖに維持され、故に比較結果信号ＣＭＰ_ＯＵＴ［１］は継続してローレベルに維持される。

【0051】

図１１に、ケースＣＳ２における制御スイッチの状態及び端子電圧等の波形を示す。ケースＣＳ２では、接続端子ＣＨ［１］及びＣＨ［２］間が短絡しており、接続端子ＣＨ［１］及びＣＨ［２］間の抵抗Ｒ_ＥＸＴが十分に小さい。

【0052】

ケースＣＳ２において、第１検査期間が開始されると定電流回路ＣＣ_ＰＵ［１］からのプルアップ電流Ｉ_ＰＵにより端子電圧Ｖ_ＣＨ［１］が初期電圧（例えば０Ｖ）から実質的に内部電圧Ｖ_ＲＥＧまで急峻に上昇する。以後、判定時刻ｔ２を含む、時刻ｔ３に至るまでの期間において、端子電圧Ｖ_ＣＨ［１］が実質的に内部電圧Ｖ_ＲＥＧに維持され、故に比較結果信号ＣＭＰ_ＯＵＴ［１］はハイレベルに維持される。また、ケースＣＳ２では、第１検査期間において、定電流回路ＣＣ_ＰＵ［１］からのプルアップ電流Ｉ_ＰＵが接続端子ＣＨ［１］及び抵抗Ｒ_ＥＸＴを通じて接続端子ＣＨ［２］へと流れ、端子電圧Ｖ_ＣＨ［２］は、端子電圧Ｖ_ＣＨ［１］より抵抗Ｒ_ＥＸＴの電圧降下分だけ低い電圧となる。図１１では、抵抗Ｒ_ＥＸＴが十分に小さいと仮定しており、故に、第１検査期間において端子電圧Ｖ_ＣＨ［２］は実質的に内部電圧Ｖ_ＲＥＧと一致する。結果、ケースＣＳ２では、判定時刻ｔ２を含む、時刻ｔ３に至るまでの期間において、端子電圧Ｖ_ＣＨ［１］と同様、端子電圧Ｖ_ＣＨ［２］が実質的に内部電圧Ｖ_ＲＥＧに維持され、故に比較結果信号ＣＭＰ_ＯＵＴ［２］はハイレベルに維持される。

【0053】

ケースＣＳ２では、第２検査期間の開始時刻ｔ３において既に端子電圧Ｖ_ＣＨ［２］が内部電圧Ｖ_ＲＥＧと実質的に一致しており、その後においても定電流回路ＣＣ_ＰＵ［２］からのプルアップ電流Ｉ_ＰＵにより端子電圧Ｖ_ＣＨ［２］が内部電圧Ｖ_ＲＥＧに維持される。故に、第２検査期間の全体に亘り比較結果信号ＣＭＰ_ＯＵＴ［２］はハイレベルに維持される。また、ケースＣＳ２では、第２検査期間において、定電流回路ＣＣ_ＰＵ［２］からのプルアップ電流Ｉ_ＰＵが接続端子ＣＨ［２］及び抵抗Ｒ_ＥＸＴを通じて接続端子ＣＨ［１］へと流れ、端子電圧Ｖ_ＣＨ［１］は、端子電圧Ｖ_ＣＨ［２］より抵抗Ｒ_ＥＸＴの電圧降下分だけ低い電圧となる。図１１では、抵抗Ｒ_ＥＸＴが十分に小さいと仮定しており、故に、第２検査期間において端子電圧Ｖ_ＣＨ［１］は実質的に内部電圧Ｖ_ＲＥＧと一致する。結果、ケースＣＳ２では、第２検査期間の全体に亘り、端子電圧Ｖ_ＣＨ［２］と同様、端子電圧Ｖ_ＣＨ［１］が実質的に内部電圧Ｖ_ＲＥＧに維持され、故に比較結果信号ＣＭＰ_ＯＵＴ［１］はハイレベルに維持される。

【0054】

判定部３２は、判定時刻ｔ２における比較結果信号ＣＭＰ_ＯＵＴ［２］と判定時刻ｔ４における比較結果信号ＣＭＰ_ＯＵＴ［１］を、第１及び第２評価信号として取り込む。判定部３２は、第１及び第２評価信号が共にハイレベルであるとき、接続端子ＣＨ［１］及びＣＨ［２］に特定異常が有ると判定する一方、そうでないとき、接続端子ＣＨ［１］及びＣＨ［２］に特定異常は無いと判定する（換言すれば特定異常が有ると判定しない）。従って、図１０のケースＣＳ１では、接続端子ＣＨ［１］及びＣＨ［２］に特定異常は無いと判定され、図１１のケースＣＳ２では、接続端子ＣＨ［１］及びＣＨ［２］に特定異常が有ると判定される。

【0055】

特定異常検出処理は、第１比較処理と第２比較処理とを含んでいると言える。互いに隣接する２つの接続端子ＣＨ［１］及びＣＨ［２］に注目した場合、第１比較処理は、比較器ＣＭＰ［２］を用いて判定時刻ｔ２の端子電圧Ｖ_ＣＨ［２］を判定電圧Ｖ_ＴＨと比較する処理に相当し、第１検査期間は第１比較処理の実行期間を含む（即ち第１検査期間にて第１比較処理が実行される）。これに対し、第２比較処理は、比較器ＣＭＰ［１］を用いて判定時刻ｔ４の端子電圧Ｖ_ＣＨ［１］を判定電圧Ｖ_ＴＨと比較する処理に相当し、第２検査期間は第２比較処理の実行期間を含む（即ち第２検査期間にて第２比較処理が実行される）。そして、特定異常検出部３０（判定部３２）は、第１及び第２比較処理の結果に基づき（即ち第１及び第２評価信号に基づき）、接続端子ＣＨ［１］及びＣＨ［２］における特定異常の有無を検出する。

【0056】

即ち具体的には、特定異常検出部３０（判定部３２）は、第１比較処理において一方の接続端子（ここではＣＨ［１］）に向けてプルアップ電流Ｉ_ＰＵを供給したときの他方の接続端子（ここではＣＨ［２］）の電圧が判定電圧Ｖ_ＴＨより高く、且つ、第２比較処理において他方の接続端子（ここではＣＨ［２］）に向けてプルアップ電流Ｉ_ＰＵを供給したときの一方の接続端子（ここではＣＨ［１］）の電圧が判定電圧より高いとき、それら２つの接続端子（ここではＣＨ［１］及びＣＨ［２］）に特定異常があると検出する。

【0057】

特定異常の有無は抵抗Ｒ_ＥＸＴの値の大小により峻別される。図１２Ａに、第１検査期間における、端子電圧Ｖ_ＣＨ［１］及び端子電流Ｉ_ＣＨ［１］間の関係、並びに、端子電圧Ｖ_ＣＨ［２］及び端子電流Ｉ_ＣＨ［２］間の関係を示す。図１２Ｂに、第２検査期間における、端子電圧Ｖ_ＣＨ［２］及び端子電流Ｉ_ＣＨ［２］間の関係、並びに、端子電圧Ｖ_ＣＨ［１］及び端子電流Ｉ_ＣＨ［１］間の関係を示す。端子電流Ｉ_ＣＨ［ｉ］は接続端子ＣＨ［ｉ］に流れる電流を表す。但し、第１検査期間では、ＬＥＤドライバ１の内部から接続端子ＣＨ［１］を通じＬＥＤドライバ１の外部に向かう向きに端子電流Ｉ_ＣＨ［１］の正をとり、ＬＥＤドライバ１の外部から接続端子ＣＨ［２］を通じＬＥＤドライバ１の内部に向かう向きに端子電流Ｉ_ＣＨ［２］の正をとる。逆に、第２検査期間では、ＬＥＤドライバ１の内部から接続端子ＣＨ［２］を通じＬＥＤドライバ１の外部に向かう向きに端子電流Ｉ_ＣＨ［２］の正をとり、ＬＥＤドライバ１の外部から接続端子ＣＨ［１］を通じＬＥＤドライバ１の内部に向かう向きに端子電流Ｉ_ＣＨ［１］の正をとる。

【0058】

第１検査期間において（図１２Ａ参照）、端子電流Ｉ_ＣＨ［１］及びＩ_ＣＨ［２］がちょうど一致する点が動作点となる。その動作点での端子電圧Ｖ_ＣＨ［２］は、抵抗Ｒ_ＥＸＴの値の増大につれて低くなり、抵抗Ｒ_ＥＸＴの値の減少につれて高くなる。その動作点での端子電圧Ｖ_ＣＨ［２］が判定電圧Ｖ_ＴＨより高くなる程度に抵抗Ｒ_ＥＸＴの値が低いとき、第１検査期間での比較結果信号ＣＭＰ_ＯＵＴ［２］がハイレベルとなる。第２検査期間についても同様に考えることができる。抵抗Ｒ_ＥＸＴの値が所定値より高いときには特定異常が無いと判定され、抵抗Ｒ_ＥＸＴの値が所定値より低いときには特定異常が有ると判定される。この所定値は判定電圧Ｖ_ＴＨに依存する。

【0059】

第１実施例によれば、２つの接続端子ＣＨにおける特定異常の有無を正しく検出することができる。

【0060】

＜＜第２実施例＞＞
第２実施例を説明する。第１実施例では、２つの接続端子ＣＨにのみ注目したが、互いに連続して配列される任意の個数の接続端子ＣＨについて、特定異常の有無を検出することができる。互いに連続して配列される３以上の接続端子ＣＨには、互いに隣接する２つの接続端子ＣＨの組み合わせが複数存在するので、組み合わせごとに２つの接続端子ＣＨを接続端子ＣＨ_Ａ及びＣＨ_Ｂと捉えて、組み合わせごとに第１実施例に示した方法により特定異常の有無を検出すれば良い。

【0061】

例えば、今、辺ＳＤ１～ＳＤ４（図６参照）の何れか１つの辺において、図１３に示す如く、接続端子ＣＨ［１］～ＣＨ［４］が連続して配列されているものとする。接続端子ＣＨ［１］、ＣＨ［２］、ＣＨ［３］及びＣＨ［４］は、この順番で、上記１つの辺に沿って並べられている。接続端子ＣＨ［１］及びＣＨ［２］間、接続端子ＣＨ［２］及びＣＨ［３］間、並びに、接続端子ＣＨ［３］及びＣＨ［４］間において、他の外部端子は存在しない。即ち、接続端子ＣＨ［１］及びＣＨ［２］は互いに隣接し、且つ、接続端子ＣＨ［２］及びＣＨ［３］は互いに隣接し、接続端子ＣＨ［３］及びＣＨ［４］は互いに隣接する。

【0062】

第１実施例にて示したように、特定異常検出部３０は、特定異常検出処理において第１検査期間と第２検査期間を設定する。第１及び第２検査期間と時刻ｔ１～ｔ５との関係は第１実施例で述べた通りである（図９参照）。

【0063】

図１４に示す如く、特定異常検出部３０は、第１検査期間において制御スイッチＳＷ_ＰＵ［１］及びＳＷ_ＰＵ［３］をオン状態に維持する一方で制御スイッチＳＷ_ＰＵ［２］及びＳＷ_ＰＵ［４］をオフ状態に維持する。故に、第１検査期間において、第１チャネルのプルアップ回路（ＳＷ_ＰＵ［１］、ＣＣ_ＰＵ［１］）及び第３チャネルのプルアップ回路（ＳＷ_ＰＵ［３］、ＣＣ_ＰＵ［３］）は、夫々、接続端子ＣＨ［１］及びＣＨ［３］に向けてプルアップ電流Ｉ_ＰＵを供給する一方、第２チャネルのプルアップ回路（ＳＷ_ＰＵ［２］、ＣＣ_ＰＵ［２］）及び第４チャネルのプルアップ回路（ＳＷ_ＰＵ［４］、ＣＣ_ＰＵ［４］）は、夫々、接続端子ＣＨ［２］及びＣＨ［４］に向けたプルアップ電流Ｉ_ＰＵの供給を停止する。逆に、特定異常検出部３０は、第２検査期間において制御スイッチＳＷ_ＰＵ［２］及びＳＷ_ＰＵ［４］をオン状態に維持する一方で制御スイッチＳＷ_ＰＵ［１］及びＳＷ_ＰＵ［３］をオフ状態に維持する。故に、第２検査期間において、第２チャネルのプルアップ回路（ＳＷ_ＰＵ［２］、ＣＣ_ＰＵ［２］）及び第４チャネルのプルアップ回路（ＳＷ_ＰＵ［４］、ＣＣ_ＰＵ［４］）は、夫々、接続端子ＣＨ［２］及びＣＨ［４］に向けてプルアップ電流Ｉ_ＰＵを供給する一方、第１チャネルのプルアップ回路（ＳＷ_ＰＵ［１］、ＣＣ_ＰＵ［１］）及び第３チャネルのプルアップ回路（ＳＷ_ＰＵ［３］、ＣＣ_ＰＵ［３］）は、夫々、接続端子ＣＨ［１］及びＣＨ［３］に向けたプルアップ電流Ｉ_ＰＵの供給を停止する。尚、第１検査期間の前、及び、第２検査期間の後において、制御スイッチＳＷ_ＰＵ［１］～ＳＷ_ＰＵ［４］はオフ状態に維持される。

【0064】

判定部３２は、隣接する２つの接続端子ＣＨの組み合わせごとに特定異常の有無を検出する。即ち、判定部３２は、判定時刻ｔ２における比較結果信号ＣＭＰ_ＯＵＴ［２］と判定時刻ｔ４における比較結果信号ＣＭＰ_ＯＵＴ［１］を２つの評価信号として取り込み、その２つの評価信号が共にハイレベルであるとき、接続端子ＣＨ［１］及びＣＨ［２］に特定異常が有ると判定する一方、そうでないとき、接続端子ＣＨ［１］及びＣＨ［２］に特定異常は無いと判定する（換言すれば特定異常が有ると判定しない）。同様に、判定部３２は、判定時刻ｔ２における比較結果信号ＣＭＰ_ＯＵＴ［２］と判定時刻ｔ４における比較結果信号ＣＭＰ_ＯＵＴ［３］を２つの評価信号として取り込み、その２つの評価信号が共にハイレベルであるとき、接続端子ＣＨ［２］及びＣＨ［３］に特定異常が有ると判定する一方、そうでないとき、接続端子ＣＨ［２］及びＣＨ［３］に特定異常は無いと判定する（換言すれば特定異常が有ると判定しない）更に、判定部３２は、判定時刻ｔ２における比較結果信号ＣＭＰ_ＯＵＴ［４］と判定時刻ｔ４における比較結果信号ＣＭＰ_ＯＵＴ［３］を２つの評価信号として取り込み、その２つの評価信号が共にハイレベルであるとき、接続端子ＣＨ［３］及びＣＨ［４］に特定異常が有ると判定する一方、そうでないとき、接続端子ＣＨ［３］及びＣＨ［４］に特定異常は無いと判定する（換言すれば特定異常が有ると判定しない）。

【0065】

特定異常検出処理は、第１比較処理と第２比較処理とを含んでいると言える。接続端子ＣＨ［１］～ＣＨ［４］に注目した場合、第１比較処理は、比較器ＣＭＰ［２］及びＣＭＰ［４］を用いて判定時刻ｔ２の端子電圧Ｖ_ＣＨ［２］及びＶ_ＣＨ［４］を夫々に判定電圧Ｖ_ＴＨと比較する処理に相当し、第１検査期間は第１比較処理の実行期間を含む（即ち第１検査期間にて第１比較処理が実行される）。これに対し、第２比較処理は、比較器ＣＭＰ［１］及びＣＭＰ［３］を用いて判定時刻ｔ４の端子電圧Ｖ_ＣＨ［１］及びＶ_ＣＨ［３］を夫々に判定電圧Ｖ_ＴＨと比較する処理に相当し、第２検査期間は第２比較処理の実行期間を含む（即ち第２検査期間にて第２比較処理が実行される）。そして、特定異常検出部３０（判定部３２）は、第１及び第２比較処理の結果に基づき、接続端子ＣＨ［１］及びＣＨ［２］における特定異常の有無、接続端子ＣＨ［２］及びＣＨ［３］における特定異常の有無、並びに、接続端子ＣＨ［３］及びＣＨ［４］における特定異常の有無を、個別に検出する。

【0066】

即ち具体的には、ｉが１、２又は３をとる変数であると考えた場合、特定異常検出部３０（判定部３２）は、接続端子ＣＨ［ｉ］に向けてプルアップ電流Ｉ_ＰＵを供給したときの接続端子ＣＨ［ｉ＋１］の電圧が判定電圧Ｖ_ＴＨより高く、且つ、接続端子ＣＨ［ｉ＋１］に向けてプルアップ電流Ｉ_ＰＵを供給したときの接続端子ＣＨ［ｉ］の電圧が判定電圧Ｖ_ＴＨより高いとき、接続端子ＣＨ［ｉ］及びＣＨ［ｉ＋１］に特定異常があると検出する。

【0067】

説明の具体化のため、４つの接続端子ＣＨ［１］～ＣＨ［４］に注目したが、辺ＳＤ１～ＳＤ４（図６参照）の何れか１つの辺において５以上の接続端子ＣＨが連続して配列されている場合も同様である。例えば、任意の自然数ｐに関して接続端子ＣＨ［ｐ］及びＣＨ［ｐ＋１］が互いに隣接するように、接続端子ＣＨ［１］、ＣＨ［２］、ＣＨ［３］、・・・及びＣＨ［２×ｋ］が、この順番で、上記１つの辺に沿って並べられている場合（ｋは３以上の整数）を考える。この場合、第１、第３、・・・及び第（２×ｋ－１）チャネルは奇数チャンネルに分類され、第２、第４、・・・及び第（２×ｋ）チャネルは偶数チャンネルに分類される。

【0068】

特定異常検出部３０は、第１検査期間において、奇数チャネルの各制御スイッチＳＷ_ＰＵ［１］、ＳＷ_ＰＵ［３］・・・及びＳＷ_ＰＵ［２×ｋ－１］をオン状態に維持する一方で、偶数チャネルの各制御スイッチＳＷ_ＰＵ［２］、ＳＷ_ＰＵ［４］・・・及びＳＷ_ＰＵ［２×ｋ］をオフ状態に維持する。故に、第１検査期間において、奇数チャネルの各プルアップ回路は奇数チャネルの各接続端子（ＣＨ［１］、ＣＨ［３］、・・・ＣＨ［２×ｋ－１］）に向けてプルアップ電流Ｉ_ＰＵを供給する一方、偶数チャネルの各プルアップ回路は偶数チャネルの各接続端子（ＣＨ［２］、ＣＨ［４］、・・・ＣＨ［２×ｋ］）に向けたプルアップ電流Ｉ_ＰＵの供給を停止する。逆に、特定異常検出部３０は、第２検査期間において、偶数チャネルの各制御スイッチＳＷ_ＰＵ［２］、ＳＷ_ＰＵ［４］・・・及びＳＷ_ＰＵ［２×ｋ］をオン状態に維持する一方、奇数チャネルの各制御スイッチＳＷ_ＰＵ［１］、ＳＷ_ＰＵ［３］・・・及びＳＷ_ＰＵ［２×ｋ－１］をオフ状態に維持する。故に、第２検査期間において、偶数チャネルの各プルアップ回路は偶数チャネルの各接続端子（ＣＨ［２］、ＣＨ［４］、・・・ＣＨ［２×ｋ］）に向けてプルアップ電流Ｉ_ＰＵを供給する一方、奇数チャネルの各プルアップ回路は奇数チャネルの各接続端子（ＣＨ［１］、ＣＨ［３］、・・・ＣＨ［２×ｋ－１］）に向けたプルアップ電流Ｉ_ＰＵの供給を停止する。尚、第１検査期間の前、及び、第２検査期間の後において、制御スイッチＳＷ_ＰＵ［１］～ＳＷ_ＰＵ［２４］は全てオフ状態に維持される。

【0069】

判定部３２は、隣接する２つの接続端子ＣＨの組み合わせごとに特定異常の有無を検出する。即ち、判定部３２は、“１≦ｑ≦ｋ”を満たす整数ｑの全てについて、個別に、判定時刻ｔ２における比較結果信号ＣＭＰ_ＯＵＴ［２×ｑ］と判定時刻ｔ４における比較結果信号ＣＭＰ_ＯＵＴ［２×ｑ－１］を２つの評価信号として取り込み、その２つの評価信号が共にハイレベルであるとき、接続端子ＣＨ［２×ｑ－１］及びＣＨ［２×ｑ］に特定異常が有ると判定する一方、そうでないとき、接続端子ＣＨ［２×ｑ－１］及びＣＨ［２×ｑ］に特定異常は無いと判定する（換言すれば特定異常が有ると判定しない）。同様に、判定部３２は、“１≦ｑ≦ｋ－１”を満たす整数ｑの全てについて、個別に、判定時刻ｔ２における比較結果信号ＣＭＰ_ＯＵＴ［２×ｑ］と判定時刻ｔ４における比較結果信号ＣＭＰ_ＯＵＴ［２×ｑ＋１］を２つの評価信号として取り込み、その２つの評価信号が共にハイレベルであるとき、接続端子ＣＨ［２×ｑ］及びＣＨ［２×ｑ＋１］に特定異常が有ると判定する一方、そうでないとき、接続端子ＣＨ［２×ｑ］及びＣＨ［２×ｑ＋１］に特定異常は無いと判定する（換言すれば特定異常が有ると判定しない）。

【0070】

第２実施例によれば、多数配列される複数の接続端子ＣＨの内、互いに隣接する任意の接続端子間における特定異常の有無を、個別に検出することができる。

【0071】

＜＜第３実施例＞＞
第３実施例を説明する。任意の組み合わせの２つの接続端子ＣＨについて特定異常が有ると検出された場合、制御ブロック２０は、その旨を示す異常有データと、何れの接続端子ＣＨの組み合わせにおいて特定異常が有ると検出されたのかを示す異常箇所データを、自身が有するレジスタ（不図示）に格納する。また、ＬＥＤドライバ１において特定異常を含む何からの異常が有ると検出されたとき、制御ブロック２０は、原則はハイレベルとされる配線６の信号レベルをローレベルとし、これによって何らかの異常の発生をＭＰＵ２に通知する。ＭＰＵ２は、配線６の信号レベルがローレベルになったことを認知すると、上記レジスタの格納データを送信すべきことを指示するエラー読み出しコマンドをＬＥＤドライバ１に適宜送信できる。エラー読み出しコマンドがＬＥＤドライバ１にて受信されると、異常有データ及び異常箇所データを含むデータがＬＥＤドライバ１からＭＰＵ２に送信され、ＭＰＵ２は受信データに基づいて異常有データ及び異常箇所データが示す内容を認識できる。

【0072】

ＭＰＵ２は、異常有データ及び異常箇所データを含む受信データに基づいて所定の異常対応処理を行うことができる。例えば、発光部ＬＬ［１，１］～ＬＬ［２４，８］から成る発光ブロックが液晶表示パネル等の表外パネルの光源として用いられ、且つ、表外パネルの全表示領域が複数の分割領域（例えば（２４×８）個の分割領域）に分割され、且つ、各分割領域に１以上の発光部ＬＬが割り当てられている場合において、接続端子ＣＨ［１］及びＣＨ［２］に特定異常が有ると検出されたとき、表示パネルに表示すべき映像を、正常表示領域に表示する。ここにおける正常表示領域は、表示パネルの全表示領域の内、第１及び第２チャネルの発光部ＬＬ［１，１］～ＬＬ［１，８］及びＬＬ［２，１］～ＬＬ［２，８］が割り当てられた分割領域以外の表示領域である。

【0073】

＜＜第４実施例＞＞
第４実施例を説明する。第４実施例では、上述の各説明事項に対する応用技術、変形技術などを説明する。

【0074】

発光部ＬＬ［１，１］～ＬＬ［２４，８］から成る発光ブロックを様々な機器の光源として用いることができ、例えば上述したような表示パネルの光源として用いることができる。特に例えば、自動車等の車両に発光システムＳＹＳを搭載することができる。この場合、車両の速度やエンジン回転数、燃料残量等を表示するクラスタパネル、カーナビゲーション用の表示パネル、ヘッドアップディスプレイ、センターインフォメーションディスプレイ（Center Information Display）などの光源として、上記発光ブロックを利用できる。

【0075】

上述の構成において、チャネル数は２４とされ、グループ数は８とされているが（図１～図３参照）、チャネル数は２以上であれば任意であり、グループ数も２以上であれば任意である。

【0076】

グループ数は１とされても良い。即ち、上述の構成では、各接続端子ＣＨにグループ数分の発光部ＬＬが並列接続されているが、各接続端子ＣＨに単一の発光部ＬＬが接続される構成が採用されても良い。例えば、発光部ＬＬ［１，１］～ＬＬ［２４，８］の内、計２４個の発光部ＬＬ［１，１］、ＬＬ［２，２］、ＬＬ［３，３］、・・・及びＬＬ［２４，２４］のみが発光システムＳＹＳに設けられるようにしても良く、この場合には、最大２４分割のローカルディミング（局所調光）が可能となる。

【0077】

本開示において、発光部ＬＬは電流供給により発光する１以上の発光素子にて形成されていれば良い。発光素子としてのＬＥＤは、任意の種類の発光ダイオードであって良く、有機ＥＬ（有機エレクトロルミネッセンス）を実現する有機ＬＥＤでも良い。また、発光素子はＬＥＤに分類されないものでも良く、例えば、レーザダイオードであっても良い。

【0078】

ＬＥＤドライバ１は発光部ＬＬを駆動するための発光素子駆動装置の例であり、本実施形態では、発光素子駆動装置に本開示に係る技術（特定異常の検出技術を含む）を適用する例を挙げた。しかしながら、本開示に係る技術は任意に装置に適用可能である。即ち例えば、本開示に係る特定異常の検出技術を、任意の装置に設けられた、互いに隣接する任意の２つの端子間の特定異常の有無検出に用いても良い。

【0079】

任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。

【0080】

本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

【0081】

＜＜付記＞＞
上述の実施形態にて具体化された技術的思想について考察する。

【0082】

本開示に係る発光素子駆動装置は、１以上の発光素子を有する発光部に接続可能に構成された接続端子を複数チャネル分備え、前記チャネルごとに前記接続端子を介し前記発光部に駆動電流を供給可能に構成された発光素子駆動装置であって、各発光部への前記駆動電流の非供給期間において、特定異常を検出するための検出処理を実行可能な特定異常検出部を備え、前記特定異常は、複数の接続端子に含まれる互いに隣接した２つの接続端子間の抵抗値の異常であり、前記特定異常検出部は、前記チャネルごとに、前記接続端子に向けてプルアップ電流を供給可能なプルアップ回路、及び、前記接続端子の電圧を所定の判定電圧と比較するよう構成された比較器を有し、前記検出処理は、前記２つの接続端子の内、一方の接続端子に向けて前記プルアップ電流を供給したときの他方の接続端子の電圧を前記判定電圧と比較する第１比較処理と、前記２つの接続端子の内、前記他方の接続端子に向けて前記プルアップ電流を供給したときの前記一方の接続端子の電圧を前記判定電圧と比較する第２比較処理と、を含み、前記特定異常検出部は、前記第１及び第２比較処理の結果に基づき、前記２つの接続端子における前記特定異常の有無を検出する構成（第１の構成）である。

【0083】

上記第１の構成に係る発光素子駆動装置において、前記特定異常検出部は、前記第１比較処理において前記一方の接続端子に向けて前記プルアップ電流を供給したときの前記他方の接続端子の電圧が前記判定電圧より高く、且つ、前記第２比較処理において前記他方の接続端子に向けて前記プルアップ電流を供給したときの前記一方の接続端子の電圧が前記判定電圧より高いとき、前記２つの接続端子に前記特定異常があると検出する構成（第２の構成）であっても良い。

【0084】

上記第１又は第２の構成に係る発光素子駆動装置において、前記一方の接続端子、前記他方の接続端子は、夫々、第１チャネル、第２チャネルにおける接続端子であり、前記第１比較処理の実行期間において、前記第１チャネルのプルアップ回路が前記一方の接続端子に向けて前記プルアップ電流を供給し、この際、前記第２チャネルのプルアップ回路は前記他方の接続端子に向けた前記プルアップ電流の供給を停止し、前記第２比較処理の実行期間において、前記第２チャネルのプルアップ回路が前記他方の接続端子に向けて前記プルアップ電流を供給し、この際、前記第１チャネルのプルアップ回路は前記一方の接続端子に向けた前記プルアップ電流の供給を停止する構成（第３の構成）であっても良い。

【0085】

上記第１の構成に係る発光素子駆動装置において、前記複数の接続端子は第１～第４接続端子を含み、前記第１～第４接続端子は、この順番で連続して配列され、前記特定異常検出部は、前記第１比較処理において、前記第１及び第３接続端子の夫々に向けて前記プルアップ電流を供給したときの前記第２及び第４接続端子の電圧を夫々に前記判定電圧と比較し、前記第２比較処理において、前記第２及び第４接続端子の夫々に向けて前記プルアップ電流を供給したときの前記第１及び第３接続端子の電圧を夫々に前記判定電圧と比較し、前記第１及び第２比較処理の結果に基づき、前記第１及び第２接続端子における前記特定異常の有無、前記第２及び第３接続端子における前記特定異常の有無、並びに、前記第３及び第４接続端子における前記特定異常の有無を、個別に検出する構成（第４の構成）であっても良い。

【0086】

上記第４の構成に係る発光素子駆動装置において、前記特定異常検出部は、第ｉ接続端子に向けて前記プルアップ電流を供給したときの第（ｉ＋１）接続端子の電圧が前記判定電圧より高く、且つ、前記第（ｉ＋１）接続端子に向けて前記プルアップ電流を供給したときの前記第ｉ接続端子の電圧が前記判定電圧より高いとき、前記第ｉ及び第（ｉ＋１）接続端子に前記特定異常があると検出し、ｉは１、２又は３を表す構成（第５の構成）であっても良い。

【0087】

上記第４又は第５の構成に係る発光素子駆動装置において、前記第１～第４接続端子は、夫々、第１～第４チャネルにおける接続端子であり、前記第１比較処理の実行期間において、前記第１及び第３チャネルのプルアップ回路が前記第１及び第３接続端子に向けて前記プルアップ電流を供給し、この際、前記第２及び第４チャネルのプルアップ回路は前記第２及び第４接続端子に向けた前記プルアップ電流の供給を停止し、前記第２比較処理の実行期間において、前記第２及び第４チャネルのプルアップ回路が前記第２及び第４接続端子に向けて前記プルアップ電流を供給し、この際、前記第１及び第３チャネルのプルアップ回路は前記第１及び第３接続端子に向けた前記プルアップ電流の供給を停止する構成（第６の構成）であっても良い。

【0088】

上記第１～第６の構成の何れかに係る発光素子駆動装置において、前記特定異常検出部は、前記チャネルごとに、前記接続端子からプルダウン電流を引き込むよう構成されたプルダウン回路を有し、前記プルダウン電流の大きさは前記プルアップ電流の大きさより低く設定される構成（第７の構成）であっても良い。

【符号の説明】

【0089】

ＳＹＳ 発光システム
１ ＬＥＤドライバ
２ ＭＰＵ
３ 電源回路
１０ ドライバブロック
２０ 制御ブロック
３０ 特定異常検出部
ＬＬ［１，１］～ＬＬ［２４，８］ 発光部
ＣＨ［１］～ＣＨ［２４］ 接続端子
Ｉ_ＬＥＤ［１］～Ｉ_ＬＥＤ［２４］ 駆動電流
３１［１］～３１［２４］ 検出用回路
３２ 判定部
Ｉ_ＰＵ プルアップ電流
Ｉ_ＰＤ プルダウン電流（放電用電流）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12A】

【図12B】

【図13】

【図14】