特許 7592066 プログラマブル集積回路を使用した動的に再構成可能なネットワーク

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-21

(45)【発行日】2024-11-29

(54)【発明の名称】プログラマブル集積回路を使用した動的に再構成可能なネットワーク

(51)【国際特許分類】

   H04L 49/10 20220101AFI20241122BHJP

【ＦＩ】

H04L49/10

【請求項の数】 14

(21)【出願番号】P 2022507696

(86)(22)【出願日】2020-08-10

(65)【公表番号】

(43)【公表日】2022-10-17

(86)【国際出願番号】 US2020045647

(87)【国際公開番号】W WO2021030282

(87)【国際公開日】2021-02-18

【審査請求日】2023-07-24

(31)【優先権主張番号】16/537,605

(32)【優先日】2019-08-11

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】591025439

【氏名又は名称】ザイリンクス インコーポレイテッド

【氏名又は名称原語表記】ＸＩＬＩＮＸ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】スヤマゴンドル，チャンドラセカール・エス

(72)【発明者】

【氏名】スンカバッリ，ラビ

(72)【発明者】

【氏名】クーラグンダ，ラビ・エヌ

(72)【発明者】

【氏名】コッチェル，エレリー

【審査官】長谷川 未貴

(56)【参考文献】

【文献】特開２０１７－０６９７７７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／００９６８１３（ＵＳ，Ａ１）

【文献】米国特許第０９２５７９８７（ＵＳ，Ｂ１）

【文献】特開２０１０－０７４４６１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ １２／００－１０１／００

(57)【特許請求の範囲】

【請求項1】

集積回路であって、
プログラマブル回路の静的領域に少なくとも部分的に実装されたプラットフォームであって、ホストインタフェースおよびネットワークインタフェースに結合されたネットワークインタフェースカードコントローラを含むプラットフォームと、
前記プラットフォームと通信するユーザ指定回路を実装するように構成されたプログラマブル回路の動的領域であって、前記ユーザ指定回路は１つまたは複数のパケット処理機能を実装する、プログラマブル回路の動的領域と、を備え、
前記ネットワークインタフェースカードコントローラは、前記動的領域に接続された複数の通信インタフェースを含み、
前記プラットフォームは、前記ホストインタフェースを使用してホストデータ処理システムとの第１の通信リンクと、前記ネットワークインタフェースを使用してネットワークとの第２の通信リンクとを確立し、維持するように構成され、
前記プラットフォームは、プログラマブル回路の前記動的領域の少なくとも一部がその中に異なるユーザ指定回路を実装するように動的に再構成されている間、前記ネットワークと前記ホストデータ処理システムとの間でデータを転送し続けるように構成され、
前記ネットワークインタフェースは、前記ネットワークインタフェースカードコントローラのコア回路と前記ネットワークインタフェースとの間の前記静的領域に位置する調停回路に結合され、
前記複数の通信インタフェースのうちの第１の通信インタフェースは、前記動的領域内の前記ユーザ指定回路を前記調停回路に接続する、集積回路。

【請求項2】

前記ネットワークインタフェースはイーサネットインタフェースを含む、請求項１に記載の集積回路。

【請求項3】

前記調停回路は、前記ネットワークインタフェースから受信したデータを前記ネットワークインタフェースに戻して前記ネットワークにルーティングするように構成されている、請求項１に記載の集積回路。

【請求項4】

前記調停回路は、前記ユーザ指定回路による処理の後に前記データを前記ネットワークインタフェースにルーティングして戻す、請求項３に記載の集積回路。

【請求項5】

前記調停回路は、前記ネットワークインタフェースカードコントローラから受信したデータを前記ネットワークインタフェースカードコントローラにルーティングして戻すように構成されている、請求項１に記載の集積回路。

【請求項6】

前記調停回路は、前記ユーザ指定回路による処理の後に前記データを前記ネットワークインタフェースカードコントローラにルーティングして戻す、請求項４に記載の集積回路。

【請求項7】

前記複数の通信インタフェースは、前記ホストデータ処理システムによって選択的に有効にされる、請求項１に記載の集積回路。

【請求項8】

前記ネットワークインタフェースカードコントローラは複数の段を含み、前記複数の通信インタフェースの各通信インタフェースは、前記複数の段のうちの異なる段に接続する、請求項１に記載の集積回路。

【請求項9】

前記動的領域は複数の部分再構成領域を含み、各通信インタフェースは前記複数の部分再構成領域のうちの異なる１つに接続し、
複数の部分再構成領域の各々は、その中に異なるユーザ指定回路を実装するように独立して再構成可能である、
請求項８に記載の集積回路。

【請求項10】

前記ホストインタフェースは、ペリフェラルコンポーネントインターコネクト（ＰＣＩｅ）インタフェースである、請求項１に記載の集積回路。

【請求項11】

前記静的領域に実装された直接メモリアクセス回路であって、前記ネットワークインタフェースカードコントローラおよび前記ホストインタフェースに接続された直接メモリアクセス回路と、
前記静的領域に実装されたメモリコントローラであって、前記動的領域内の前記直接メモリアクセス回路および前記ユーザ指定回路に結合されている、メモリコントローラと、をさらに備える、
請求項１に記載の集積回路。

【請求項12】

集積回路であって、
プログラマブル回路の静的領域に少なくとも部分的に実装されたプラットフォームであって、ホストインタフェースおよびネットワークインタフェースに結合されたネットワークインタフェースカードコントローラを含むプラットフォームと、
前記プラットフォームと通信するユーザ指定回路を実装するように構成されたプログラマブル回路の動的領域であって、前記ユーザ指定回路は１つまたは複数のパケット処理機能を実装する、プログラマブル回路の動的領域と、
前記静的領域に実装された直接メモリアクセス回路であって、前記ネットワークインタフェースカードコントローラおよび前記ホストインタフェースに接続された直接メモリアクセス回路と、
前記静的領域に実装されたメモリコントローラであって、前記動的領域内の前記直接メモリアクセス回路および前記ユーザ指定回路に結合されている、メモリコントローラと、を備え、
前記ネットワークインタフェースカードコントローラは、前記動的領域に接続された複数の通信インタフェースを含み、
前記プラットフォームは、前記ホストインタフェースを使用してホストデータ処理システムとの第１の通信リンクと、前記ネットワークインタフェースを使用してネットワークとの第２の通信リンクとを確立し、維持するように構成され、
前記プラットフォームは、プログラマブル回路の前記動的領域の少なくとも一部がその中に異なるユーザ指定回路を実装するように動的に再構成されている間、前記ネットワークと前記ホストデータ処理システムとの間でデータを転送し続けるように構成され、
前記ネットワークインタフェースカードコントローラは、前記ネットワークインタフェースに接続されたネットワークインタフェースコアと、前記直接メモリアクセス回路に接続されたアクセラレータ調停回路とを含み、前記アクセラレータ調停回路は、ストリームインタフェースを介して前記動的領域の複数の部分再構成領域のうちの１つまたは複数に結合し、各部分再構成領域は異なる機能を実装する、集積回路。

【請求項13】

前記ストリームインタフェースは、前記複数の部分再構成領域のうちの第１の部分再構成領域に実装され、前記ネットワークインタフェースカードコントローラの前記アクセラレータ調停回路および前記複数の部分再構成領域のうちの１つまたは複数の他の部分再構成領域に実装された前記ユーザ指定回路に接続する、請求項１２に記載の集積回路。

【請求項14】

前記複数の部分再構成領域のうちの１つまたは複数は、前記ホストデータ処理システムからオフロードされた計算ハードウェア加速タスクを実行するように構成された１つまたは複数のカーネル回路を含む、請求項１２に記載の集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

技術分野
本開示は、集積回路（ＩＣ）に関し、より詳細には、プログラマブルＩＣを使用した動的に再構成可能なネットワークに関する。

【背景技術】

【0002】

背景
プログラマブル集積回路（ＩＣ）は、プログラマブル論理を含むタイプのデバイスを指す。プログラマブルＩＣの一例は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）である。ＦＰＧＡは、プログラマブル回路ブロックを含むことを特徴とする。プログラマブル回路ブロックの例には、入力／出力ブロック（ＩＯＢ）、構成可能論理ブロック（ＣＬＢ）、専用ランダムアクセスメモリブロック（ＢＲＡＭ）、デジタル信号処理ブロック（ＤＳＰ）、プロセッサ、クロックマネージャ、および遅延ロックループ（ＤＬＬ）が含まれるが、これらに限定されない。

【0003】

各プログラマブルタイルは、通常、プログラマブル相互接続回路とプログラマブル論理回路の両方を含む。プログラマブル相互接続回路は、通常、プログラマブル相互接続点（ＰＩＰ）によって相互接続された様々な長さの多数の相互接続線を含む。プログラマブル論理回路は、例えば、関数発生器、レジスタ、算術論理などを含むことができるプログラマブル要素を使用してユーザ設計の論理を実装する。

【0004】

プログラマブル相互接続およびプログラマブル論理回路は、通常、プログラマブル要素がどのように構成されるかを定義する内部構成メモリセルに構成データのストリームをロードすることによってプログラムされる。構成データは、メモリ（例えば、外部ＰＲＯＭ）から読み出したり、外部デバイスからＦＰＧＡに書き込んだりすることができる。次いで、個々のメモリセルの集合的な状態がＦＰＧＡの機能を決定する。

【0005】

現代のプログラマブルＩＣは、１つまたは複数の他のサブシステムと組み合わせてプログラマブル論理を含むように進化している。例えば、いくつかのプログラマブルＩＣは、プログラマブル論理とハードワイヤードプロセッサの両方を含むシステムオンチップまたは「ＳｏＣ」に進化している。他の種類のプログラマブルＩＣは、追加のおよび／または異なるサブシステムを含む。「プログラマブルＩＣ」という語句は、プログラマブル論理の少なくとも一部を含み、部分的または完全にプログラム可能なデバイスを指す。

【0006】

一般に、プログラマブルＩＣの機能は、その目的のためにデバイスに提供されるデータビットによって制御される。データビットは、揮発性メモリ（例えば、ＦＰＧＡや、複合プログラマブル論理デバイス（ＣＰＬＤ）などのいくつかの他のプログラマブルＩＣのようなスタティックメモリセル）、不揮発性メモリ（例えば、いくつかのＣＰＬＤにおけるようなフラッシュメモリ）、または任意の他のタイプのメモリセルに記憶することができる。

【発明の概要】

【課題を解決するための手段】

【0007】

概要
集積回路は、プログラマブル回路の静的領域に少なくとも部分的に実装されたプラットフォームを含むことができる。プラットフォームは、ホストインタフェースおよびネットワークインタフェースに結合されたネットワークインタフェースカードコントローラを含むことができる。ＩＣは、プラットフォームと通信するユーザ指定回路を実装するように構成されたプログラマブル回路の動的領域を含むことができる。ユーザ指定回路は、１つまたは複数のパケット処理機能を実装することができる。ネットワークインタフェースカードコントローラは、動的領域に接続された複数の通信インタフェースを含むことができる。プラットフォームは、ホストインタフェースを使用してホストデータ処理システムとの第１の通信リンクと、ネットワークインタフェースを使用してネットワークとの第２の通信リンクを確立し、維持するように構成され得る。プラットフォームは、プログラマブル回路の動的領域の少なくとも一部がその中に異なるユーザ指定回路を実装するように動的に再構成されている間、ネットワークとホストデータ処理システムとの間でデータを転送し続けるように構成することができる。

【0008】

この概要セクションは、特定の概念を紹介するためにのみ提供され、特許請求される主題の重要なまたは本質的な特徴を特定するためのものではない。本発明の構成の他の特徴は、添付の図面および以下の詳細な説明から明らかになるであろう。

【0009】

図面の簡単な説明
本発明の構成は、例として添付の図面に示されている。しかしながら、図面は、示された特定の実施態様のみに本発明の構成を限定するものと解釈されるべきではない。以下の詳細な説明を検討し、図面を参照すると、様々な態様および利点が明らかになるであろう。

【図面の簡単な説明】

【0010】

【図1】ホストデータ処理システムおよびハードウェアアクセラレーションカードの一例を示す。

【図2A】プログラマブル集積回路（ＩＣ）に実装された例示的なプラットフォームを示す。

【図2B】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図3】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図4】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図5】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図6】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図7】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図8】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図9】プラットフォーム内のネットワークインタフェースカード（ＮＩＣ）コントローラの例示的な実施態様を示す。

【図10】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図11】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図12】プログラマブルＩＣに実装された別の例示的なプラットフォームを示す。

【図13】本明細書に記載のスマートＮＩＣ機能を実装するプログラマブルＩＣを動作させる例示的な方法を示す。

【図14】プログラマブルＩＣ上にプラットフォームを実装する例示的な方法を示す。

【図15】ＩＣの例示的なアーキテクチャを示す。

【発明を実施するための形態】

【0011】

詳細な説明
本開示は、新規な特徴を定義する特許請求の範囲で完結するが、本開示内で説明される様々な特徴は、図面と併せて説明を考慮することによってよりよく理解されると考えられる。本明細書に記載の１つまたは複数のプロセス、１つまたは複数の機械、１つまたは複数の製造物、およびそれらの任意の変形は、例示の目的で提供される。本開示内に記載された特定の構造的および機能的詳細は、限定として解釈されるべきではなく、単に特許請求の範囲の基礎として、および実質的に任意の適切に詳細な構造に記載された特徴を様々に使用することを当業者に教示するための代表的な基礎として解釈されるべきである。さらに、本開示内で使用される用語および語句は、限定することを意図するものではなく、むしろ記載された特徴の理解可能な説明を提供することを意図している。

【0012】

本開示は、集積回路（ＩＣ）に関し、より詳細には、プログラマブルＩＣを使用した動的に再構成可能なネットワークに関する。本明細書に記載の本発明の構成によれば、プログラマブルＩＣを使用して、動的に再構成可能なネットワーク接続型加速機能を実装および展開する。記載された機能は、単一のデバイス内で提供されてもよい。例えば、本明細書で説明するように、プログラマブルＩＣに実装されたプラットフォームは、単一のプログラマブルＩＣ内で計算、記憶、およびネットワーキング加速機能を提供することができる。プラットフォームは、１つまたは複数のネットワーク接続型加速機能を実行するためのユーザ指定回路の実装および展開をサポートする。これらのユーザ指定回路は、プログラマブルＩＣのプラットフォームによって処理されるネットワークトラフィックに影響を与えることなく、オンザフライでプラットフォームに動的に挿入および／またはプラットフォームから除去することができる。したがって、プラットフォームは、プログラマブルＩＣの動作中に経時的にユーザ指定回路を包含、除去、および／または交換することによって機能的に拡張することができる。

【0013】

ネットワーク接続型加速は、通信バスを介してサーバ（例えば、ホストシステム）などのデータ処理システムに差し込まれたネットワークインタフェースカード（ＮＩＣ）上で通常実行される処理を指す。ＮＩＣは、特定用途向け集積回路（ＡＳＩＣ）に接続されたフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含むことができる。ＡＳＩＣは、通常、ネットワークポートを介してデータを受信して基本的なパケット処理機能を実行し、ＦＰＧＡは、データに対して「スマートＮＩＣ」機能と呼ばれる他の拡張ネットワーク加速機能を実行するために使用される。次いで、ＡＳＩＣは、処理されたデータをホストシステムに配信することができる。

【0014】

本開示内に記載された本発明の構成によれば、単一のデバイス、例えばＦＰＧＡなどの単一のプログラマブルＩＣを使用して、ＡＳＩＣ機能と拡張またはスマートＮＩＣ機能との両方を提供することができる。本明細書に記載のプラットフォームは、プログラマブルＩＣに実装されると、記載のデータ処理、およびプログラマブルＩＣが基本的なＮＩＣ機能を実行し続ける能力を妨げることなく、経時的に異なるカスタムまたはユーザ指定回路を実装する能力をサポートする。したがって、プログラマブルＩＣの一部は、計算、記憶、および／またはネットワーキング加速機能に関連するパケット処理動作を実行するように動的に再構成（例えば、部分的に再構成）することができ、プログラマブルＩＣ上の他の領域は、データまたはネットワークへの通信リンクを失わないように中断されずに動作し続けることができる。プログラマブルＩＣはまた、ホストシステムへの通信リンクを維持することができる。このように、プログラマブルＩＣは、ネットワークデータを処理するために実行時に１つまたは複数の異なるユーザ指定回路が動的に挿入、除去、および／または置換される間、データを失うことなくネットワークとホストシステムとの間でデータを渡し続けることができる。

【0015】

本発明の構成は、ＮＩＣコントローラによって提供される基本的なＮＩＣ機能に追加の機能を追加することができるプラットフォームを提供する。追加の機能は、ネットワーキング、計算、および／またはストレージ加速に関連し得る。開発者は、プラットフォームによって提供されるＮＩＣインフラストラクチャ全体を再作成する必要なく、特定の機能を作成することができる。プラットフォームの使用は様々な利点を提供する。これらの利点は、開発される異なるユーザ指定回路ごとにプラットフォームを再実装する必要がないため、プログラマブルＩＣでの実装のためにハードウェアを開発するときのコンパイル時間の短縮を含むことができる。これらの利点はまた、異なるユーザ指定回路が追加、除去、および／または変更されるたびにプラットフォームをプログラマブルＩＣに再実装する必要がないため、実行時にユーザ指定回路を実装するために構成データをプログラマブルＩＣにダウンロードする時間の短縮を含むことができる。

【0016】

本発明の構成のさらなる態様および／または利点は、図面を参照して以下により詳細に説明される。説明を簡単かつ明確にするために、図に示す要素は必ずしも縮尺通りに描かれていない。例えば、いくつかの要素の寸法は、明確にするために他の要素に対して誇張されている場合がある。さらに、適切であると考えられる場合、対応する、類似の、または同様の特徴を示すために、図面間で参照番号が繰り返される。

【0017】

図１は、ホストデータ処理システム（ホストシステム）１００およびハードウェアアクセラレーションカード（カード）１０４の一例を示す。ホストシステム１００の構成要素は、限定はしないが、１つまたは複数のプロセッサ１０６（例えば、中央処理装置）、メモリ１０８、およびメモリ１０８を含む様々なシステム構成要素をプロセッサ１０６に結合するバス１１０を含むことができる。プロセッサ１０６は、プログラムコードを実行することができる様々なプロセッサのいずれかを含むことができる。例示的なプロセッサタイプは、ｘ８６タイプのアーキテクチャ（ＩＡ－３２、ＩＡ－６４など）を有するプロセッサ、パワーアーキテクチャ、ＡＲＭプロセッサなどを含むが、これらに限定されない。

【0018】

バス１１０は、メモリバスまたはメモリコントローラ、周辺バス、加速グラフィックスポート、および様々な利用可能なバスアーキテクチャのいずれかを使用するプロセッサまたはローカルバスを含む、いくつかのタイプの通信バス構造のいずれかのうちの１つまたは複数を表す。限定ではなく例として、そのようなアーキテクチャは、業界標準アーキテクチャ（ＩＳＡ）バス、マイクロチャネルアーキテクチャ（ＭＣＡ）バス、拡張ＩＳＡ（ＥＩＳＡ）バス、ビデオエレクトロニクス標準化協会（ＶＥＳＡ）ローカルバス、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス、およびＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）バスを含む。

【0019】

ホストシステム１００は、典型的には、様々なコンピュータ可読媒体を含む。そのような媒体は、ホストシステム１００によってアクセス可能な任意の利用可能な媒体であってもよく、揮発性媒体、不揮発性媒体、リムーバブルメディア、および／または非リムーバブルメディアの任意の組み合わせを含んでもよい。

【0020】

メモリ１０８は、ランダムアクセスメモリ（ＲＡＭ）１１２および／またはキャッシュメモリ１１４などの揮発性メモリの形態のコンピュータ可読媒体を含むことができる。ホストシステム１００はまた、他のリムーバブル／非リムーバブル、揮発性／不揮発性コンピュータシステム記憶媒体を含んでもよい。一例として、記憶システム１１６は、非リムーバルな不揮発性磁気媒体（図示せず、典型的には「ハードドライブ」と呼ばれる）からの読み出しおよびそれへの書き込みのために提供されてもよい。図示されていないが、リムーバル、非リムーバルな不揮発性磁気ディスク（例えば、「フロッピー（登録商標）ディスク」）から読み出しおよびそれへ書き込むための磁気ディスクドライブ、およびＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、または他の光学媒体などのリムーバルな不揮発性光ディスクから読み出しおよびそれへ書き込むための光ディスクドライブを提供することができる。そのような場合、各々は、１つまたは複数のデータメディアインタフェースによってバス１１０に接続することができる。以下にさらに示され説明されるように、メモリ１０８は、本開示内で説明される機能および／または動作を実行するように構成されたプログラムモジュール（例えば、プログラムコード）のセット（例えば、少なくとも１つ）を有する少なくとも１つのコンピュータプログラム製品を含むことができる。

【0021】

例えば、限定はしないが、オペレーティングシステム、１つまたは複数のアプリケーションプログラム、他のプログラムモジュール、および／またはプログラムデータを含むことができるプログラムモジュール１２０のセット（少なくとも１つ）を有するプログラム／ユーティリティ１１８は、メモリ１０８に記憶される。プログラムモジュール１２０は、一般に、少なくともホストシステム１００によって実行される動作に関して本明細書で説明される機能および／または方法論を実行する。例えば、プログラムモジュール１２０は、ハードウェアアクセラレーションカード１０４および／またはプログラマブルＩＣ１３２と通信するための、１つまたは複数のアプリケーションおよびドライバまたはデーモンを含むことができる。

【0022】

プログラム／ユーティリティ１１８は、プロセッサ１０６によって実行可能である。プログラム／ユーティリティ１１８ならびにプロセッサ１０６によって使用、生成、および／または操作される任意のデータ項目は、プロセッサ１０６によって使用されると機能性を付与する機能データ構造である。本開示内で定義されるように、「データ構造」は、物理メモリ内のデータモデルのデータ構成の物理的な実装である。したがって、データ構造は、メモリ内の特定の電気的または磁気的構造要素から形成される。データ構造は、プロセッサを使用して実行されるアプリケーションプログラムによって使用されるように、メモリに記憶されたデータに物理的編成を課す。

【0023】

ホストシステム１００は、バス１１０に通信可能にリンクされた１つまたは複数の入力／出力（Ｉ／Ｏ）インタフェース１２８を含むことができる。Ｉ／Ｏインタフェース１２８は、ホストシステム１００に、外部デバイスと通信すること、ユーザがホストシステム１００と対話することを可能にする外部デバイスに結合すること、ホストシステム１００が他のコンピューティングデバイスと通信することを可能にする外部デバイスに結合することなどを可能にする。例えば、ホストシステム１００は、Ｉ／Ｏインタフェース１２８を介してハードウェアアクセラレーションカード１０４に通信可能にリンクされてもよい。ホストシステム１００は、Ｉ／Ｏインタフェース１２８を介してキーボードおよび／またはディスプレイ（図示せず）などの他の外部装置に結合されてもよい。Ｉ／Ｏインタフェース１２８の例は、ネットワークカード、モデム、ネットワークアダプタ、ハードウェアコントローラなどを含むことができるが、これらに限定されない。

【0024】

例示的な実装形態では、ホストシステム１００がハードウェアアクセラレーションカード１０４と通信するためのＩ／Ｏインタフェース１２８は、ＰＣＩｅアダプタである。ハードウェアアクセラレーションカード１０４は、ホストシステム１００に結合する回路基板として実装されてもよい。ハードウェアアクセラレーションカード１０４は、例えば、カードスロット、例えば、ホストシステム１００の利用可能なバスおよび／またはＰＣＩｅスロットに挿入されてもよい。

【0025】

ハードウェアアクセラレーションカード１０４は、プログラマブルＩＣ１３２を含む。ハードウェアアクセラレーションカード１０４はまた、プログラマブルＩＣ１３２に結合された揮発性メモリ１３４と、同じくプログラマブルＩＣ１３２に結合された不揮発性メモリ１３６とを含む。揮発性メモリ１３４は、ＲＡＭとして実装されてもよく、プログラマブルＩＣ１３２の「ローカルメモリ」とみなされ、一方、ホストシステム１００内にあるメモリ１０８は、プログラマブルＩＣ１３２に対してローカルとみなされない。メモリ１０８は、例えば、ホストシステム１００に対してローカルである。いくつかの実施態様では、揮発性メモリ１３４は、複数ギガバイトのＲＡＭ、例えば６４ＧＢのＲＡＭを含むことができる。不揮発性メモリ１３６は、フラッシュメモリとして実装されてもよい。不揮発性メモリ１３６は、プログラマブルＩＣ１３２に対してローカルであるとみなされる。

【0026】

図１の例では、プログラマブルＩＣ１３２はネットワーク１３８に接続されている。一例では、ネットワーク１３８はイーサネット（登録商標）タイプのネットワークである。ネットワーク１３８は、様々な異なる速度のいずれかで動作することができる。例えば、ネットワーク１３８は、１０Ｇ、２５Ｇ、５０Ｇ、１００Ｇ、２００Ｇ、４００Ｇ、または他の速度ネットワークであってもよい。特定の実施態様では、ネットワーク１３８は、５Ｇネットワークであり得るか、それを含み得るか、またはそれに結合し得る。プログラマブルＩＣ１３２は、プログラマブルＩＣ１３２をネットワーク１３８に接続する、例えば通信可能にリンクするために使用されるイーサネットインタフェース（図示せず）を含む。例えば、プログラマブルＩＣ１３２は、ネットワーク１３８を介してイーサネットスイッチあるいは１つまたは複数の他のネットワーク接続デバイスに接続することができる。例示の目的で、「ネットワーク」という用語は、本明細書ではネットワーク１３８、例えばイーサネットネットワークを指す。

【0027】

図１は、本明細書に記載の例の使用または機能の範囲に関するいかなる限定も示唆することを意図していない。ホストシステム１００は、ハードウェアアクセラレーションカード１０４および／またはプログラマブルＩＣ１３２に関連して本開示内で説明される様々な動作を実行することができるコンピュータハードウェア（例えば、システム）の例である。

【0028】

ホストシステム１００は、ハードウェアアクセラレーションカードと共に使用することができるコンピュータの一実施例にすぎない。ホストシステム１００は、コンピュータまたはサーバなどのコンピューティングデバイスの形態で示されている。ホストシステム１００は、スタンドアロンデバイスとして、ベアメタルサーバとして、クラスタ内で、または分散クラウドコンピューティング環境内で実装することができる。分散クラウドコンピューティング環境では、タスクは、通信ネットワークを介してリンクされたリモート処理デバイスによって実行される。分散クラウドコンピューティング環境では、プログラムモジュールは、メモリ記憶装置を含むローカルおよびリモートコンピュータシステム記憶媒体の両方に配置することができる。

【0029】

本明細書で使用される場合、「クラウドコンピューティング」という用語は、ネットワーク、サーバ、ストレージ、アプリケーション、ＩＣ（例えば、プログラマブルＩＣ）および／またはサービスなどの構成可能なコンピューティングリソースの共有プールへの便利なオンデマンドネットワークアクセスを容易にするコンピューティングモデルを指す。これらのコンピューティングリソースは、最小限の管理労力またはサービスプロバイダ相互作用で迅速に提供および解放することができる。クラウドコンピューティングは、可用性を促進し、オンデマンドのセルフサービス、広範なネットワークアクセス、リソースの共用、迅速な融通性、および測定可能なサービスによって特徴付けられ得る。

【0030】

いくつかのコンピューティング環境、例えば、ホストシステム１００または他の適切なデータ処理システムを使用するクラウドコンピューティング環境および／またはエッジコンピューティング環境は、一般に、ユーザ機能がユーザ指定またはカスタム回路設計としてハードウェア加速され、ホストコンピュータシステムの制御下で動作するプログラマブルＩＣ内に実装される、ＦＰＧＡ－ａｓ－ａ－Ｓｅｒｖｉｃｅ（ＦａａＳ）モデルをサポートする。クラウドコンピューティングモデルの他の例は、米国国立標準技術研究所（ＮＩＳＴ）、より具体的には、ＮＩＳＴの情報技術研究所によって説明されている。

【0031】

ホストシステム１００は、他の多数の汎用または専用コンピューティングシステム環境または構成で動作可能である。ホストシステム１００と共に使用するのに適し得るコンピューティングシステム、環境、および／または構成の例には、パーソナルコンピュータシステム、サーバコンピュータシステム、シンクライアント、シッククライアント、ハンドヘルドデバイスまたはラップトップデバイス、マルチプロセッサシステム、マイクロプロセッサベースのシステム、セットトップボックス、プログラマブル家電、ネットワークＰＣ、ミニコンピュータシステム、メインフレームコンピュータシステム、および上記のシステムまたはデバイスのいずれかを含む分散クラウドコンピューティング環境などが含まれるが、これらに限定されない。

【0032】

図２Ａは、図１のプログラマブルＩＣ１３２に実装された例示的なプラットフォーム２１８を示す。プログラマブルＩＣ１３２は、プログラマブル回路の静的領域２０２およびプログラマブル回路の動的領域２０４を含む。静的領域２０２および動的領域２０４の両方はプログラマブル回路を使用して実装されるが、一方または両方の領域は、残りの図に関連してより詳細に本明細書で説明するように、１つまたは複数のハードワイヤード回路ブロックを含むことができることを理解されたい。

【0033】

静的領域２０２は、回路設計で構成されると経時的に変化しない、プログラマブルＩＣ１３２のプログラマブル回路の領域を表す。静的領域２０２は再構成され得るが、そのような動作は、プログラマブルＩＣ１３２をオフライン（例えば、ホストシステム１００および／またはネットワーク１３８からオフライン）にする。例示の目的のために、静的領域２０２は網掛けで示されており、ネットワーキング動作を提供するプラットフォーム２１８を実装するために使用される。プラットフォーム２１８は、例えば構成ビットストリームとしてプログラマブルＩＣ１３２にロードされる回路設計によって指定される。図２Ａの例では、プラットフォーム２１８は、網掛け領域に含まれる様々な回路ブロックを含む。プラットフォーム２１８は、プログラマブルＩＣ１３２に実装されると、動作期間中、機能的ネットワーキング、ホストシステムインタフェース、および任意選択的にメモリインタフェースを提供する。プラットフォーム２１８は、基本的なネットワークインタフェースコントローラ（ＮＩＣ）機能を有する通信バスを介して、イーサネットインタフェースからホストシステム１００（例えば、プロセッサ１０６）にネットワークデータを渡すことができる。

【0034】

動的領域２０４は、異なるユーザ指定（例えば、カスタム）回路を実装するために経時的に動的に再構成され得るプログラマブルＩＣ１３２のプログラマブル回路の領域を表す。動的領域２０４に実装されたユーザ指定回路は、静的領域２０２内のプラットフォーム２１８に実装された回路ブロックに接続するように設計されている。一般に、動的領域２０４に実装されたユーザ指定回路は、プラットフォーム２１８の機能性および／または動作性を拡張するために使用される。

【0035】

静的領域２０２内には、プラットフォーム２１８を形成するために回路設計がロードされている。例えば、完全なまたは部分的な構成ビットストリーム指定プラットフォーム２１８が、プログラマブルＩＣ１３２にロードされる。図２Ａの例では、プラットフォーム２１８は、イーサネットインタフェース２０６と、ＮＩＣコントローラ２０８と、直接メモリアクセス（ＤＭＡ）回路２１０と、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）コントローラ２１２とを含む。これにより、イーサネットインタフェース２０６、ＮＩＣコントローラ２０８、ＤＭＡ回路２１０、およびＰＣＩｅコントローラ２１２は、静的領域２０２に実装される。イーサネットインタフェース２０６は、ＮＩＣコントローラ２０８に接続されている。ＮＩＣコントローラ２０８は、ＤＭＡ回路２１０に接続する。ＤＭＡ回路２１０は、ＰＣＩｅコントローラ２１２に接続する。イーサネットインタフェース２０６は、ネットワーク１３８（例えば、その中のノードまたはスイッチ）への通信リンクを確立することができる。ＰＣＩｅコントローラ２１２は、ホストシステム１００との通信リンクを確立することができる。

【0036】

他の例では、プラットフォーム２１８は、ネットワーク１３８に接続するために他のタイプのインタフェースを使用することができる。さらに、プラットフォーム２１８は、ホストシステム１００に接続するために他のタイプのインタフェースを使用することができる。本開示内で説明される特定の例は、限定ではなく例示を目的として提供される。他の代替タイプのインタフェースが使用されてもよい。

【0037】

図２Ａの例では、イーサネットインタフェース２０６、ＮＩＣコントローラ２０８、ＤＭＡ回路２１０、およびＰＣＩｅコントローラ２１２の各々は、プログラマブル回路を使用して実装される。１つまたは複数の他の例示的な実施態様では、イーサネットインタフェース２０６、ＤＭＡ回路２１０、および／またはＰＣＩｅコントローラ２１２のうちの１つまたは複数あるいはすべて（例えば、任意の組み合わせ）は、ハードワイヤード回路ブロックとして実装される。

【0038】

ＮＩＣコントローラ２０８は、動的領域２０４に接続する１つまたは複数の通信インタフェース２１４で実装される。特定の実施態様では、通信インタフェース２１４および／またはＮＩＣコントローラ２０８と動的領域２０４との間の他の通信インタフェースは、ストリームインタフェースとして実装されてもよい。ストリームインタフェースの一例は、ＡＭＢＡ（登録商標）４ ＡＸＩ４－Ｓｔｒｅａｍプロトコル（例えば、「ＡＸＩ」）に準拠したものである。ＮＩＣコントローラ２０８を動的領域２０４に接続するために他のタイプのストリームインタフェースを使用することができ、ＡＸＩは非限定的な例としてのみ提供されることを理解されたい。ストリームインタフェースの別の例は、ネットワークオンチップであってもよい。

【0039】

一態様において、通信インタフェース２１４は、ソフトウェア制御可能である。例えば、ユーザ指定回路を実装するために使用される構成ビットストリームは、関連するメタデータと共に記憶されてもよい。メタデータは、通信インタフェース２１４の状態、例えば、オンかオフかを指定することができる。メタデータは、そのようなインタフェースが複数ある場合、どの通信インタフェース２１４が使用可能であり、使用すべきかを指定することができる。これに関して、メタデータは、プラットフォーム２１８と動的領域２０４および／またはユーザ指定回路２１６との間の接続性を記述する。

【0040】

一例として、通信インタフェース２１４は、制御インタフェースから制御信号（例えば、選択信号）を提供され得る１つまたは複数のマルチプレクサを使用して実装することができる。選択信号は、メタデータによって指定されてもよい。ユーザ指定回路２１６を実装するために構成ビットストリームがプログラマブルＩＣ１３２にロードされると、ホストシステム１００は、構成ビットストリームに対応するメタデータを取得し、メタデータをプログラマブルＩＣ１３２に書き込むことができる。メタデータは、ユーザ指定回路２１６と通信するために必要に応じて通信インタフェース２１４をアクティブ化および／または非アクティブ化するために通信インタフェース２１４のマルチプレクサへの適切な選択信号を生成する制御インタフェースに提供されてもよい。

【0041】

通信インタフェース２１４を介して、データはプラットフォーム２１８から動的領域２０４に移動し、動的領域２０４内のユーザ指定回路２１６に入り、それによって処理され、プラットフォーム２１８に戻ることができる。ＮＩＣコントローラ２０８は、説明したようにソフトウェア制御可能であり得る複数の通信インタフェースを有することができる。例えば、入力に関して、ＮＩＣコントローラ２０８は、イーサネットインタフェース２０６を介してネットワーク１３８からデータを受信することができる。ＮＩＣコントローラ２０８は、通信インタフェース２１４を介してユーザ指定回路２１６にデータを提供する前に、データに対して動作してもしなくてもよい。ユーザ指定回路２１６は、受信されたデータに対して動作し、処理されたデータを通信インタフェース２１４を介してＮＩＣコントローラ２０８に提供することができる。ユーザ指定回路２１６は、例えば、１つまたは複数のパケット処理、つまりスマートＮＩＣ機能を実行することができる。ＮＩＣコントローラ２０８は、データに対してさらなる処理を実行してもしなくてもよく、ＤＭＡ回路２１０およびＰＣＩｅコントローラ２１２を介してホストシステム１００にデータを提供する。別の例では、ＮＩＣコントローラ２０８は、ＮＩＣコントローラ２０８および／またはユーザ指定回路２１６によって実行された処理後に、またはそのような処理なしで、イーサネットインタフェース２０６から受信したデータをイーサネットインタフェース２０６に戻してネットワーク１３８にルーティングするように構成されてもよい。

【0042】

出力に関して、ＮＩＣコントローラ２０８は、ＰＣＩｅコントローラ２１２およびＤＭＡ回路２１０を介してホストシステム１００からデータを受信することができる。ＮＩＣコントローラ２０８は、通信インタフェース２１４を介してユーザ指定回路２１６にデータを提供する前に、データに対して動作してもしなくてもよい。ユーザ指定回路２１６は、受信されたデータに対して動作し、処理されたデータを通信インタフェース２１４を介してＮＩＣコントローラ２０８に提供することができる。ＮＩＣコントローラ２０８は、イーサネットインタフェース２０６を介してネットワーク１３８にデータを提供する前に、データに対してさらなる処理を実行してもしなくてもよい。別の例では、ＮＩＣコントローラ２０８は、ＮＩＣコントローラ２０８および／またはユーザ指定回路２１６によって実行される処理の後に、またはそのような処理なしで、ホストシステム１００から受信したデータをホストシステム１００に戻すようルーティングするように構成されてもよい。

【0043】

動的領域２０４は、１つまたは複数の部分的な再構成（ＰＲ）領域を含むように実装される。プログラマブルＩＣ１３２のＰＲ領域は、経時的に動的に１つまたは複数の異なるユーザ指定（例えば、カスタム）回路設計を実装するために確保されるプログラマブル回路の領域を指す。動的領域２０４は、複数のＰＲ領域を含んでもよい。一般に、動的領域２０４に実装される異なるＰＲ領域の各々は、独立して再構成可能である。図２Ａの例では、動的領域２０４は単一のＰＲ領域を実装する。

【0044】

図２Ａの例では、静的領域２０２は、動的領域２０４の外部にあるプログラマブルＩＣ１３２の一部を指す。静的領域２０２に実装されるプラットフォーム２１８は変化しない、例えば静的なままであるが、動的領域２０４内の回路は、経時的に他の異なるユーザ指定回路設計を実装するように変更することができる。図２Ａの例では、ユーザ指定回路設計が動的領域２０４に実装され、ユーザ指定回路２１６として示されている。動的領域２０４は、静的領域２０２内のプラットフォーム２１８が中断することなく動作し続けている間に、異なるユーザ指定回路（例えば、ユーザ指定回路２１６以外の回路）を実装するために経時的に再構成することができる。

【0045】

ユーザ指定回路２１６は、例えば、様々なネットワーク加速機能のいずれかを実行することができる。これに関して、プラットフォーム２１８および例えばＮＩＣコントローラ２０８の機能は、それ自体は静的であるが、ユーザ指定回路２１６の追加によって増強され得る。一態様では、ＮＩＣコントローラ２０８がメタデータを渡すことができるので、ユーザ指定回路２１６は、例えばＮＩＣコントローラ２０８によって既に実行された動作を繰り返す必要がないため、ユーザ指定回路２１６は、様々な増分ネットワーク加速機能のいずれかを実行することができる。

【0046】

ユーザ指定回路２１６は、プログラマブルＩＣ１３２の動作中にネットワーク１３８とホストシステム１００との間の静的領域２０２内のプラットフォーム２１８を通って流れるデータ（例えば、ネットワーク１３８からのデータ（「ネットワーク」または「入力」データと呼ばれる）および／またはホストシステム１００からのデータ（「ホスト」または「出力」データと呼ばれる））に従って、そのようなデータの中断または損失なしに、動的に挿入、除去、および／または置き換えることができる。別の態様では、ホストシステム１００で実行される仮想マシンの場合、「出力」および「入力」という用語は、仮想マシンに対して使用され得る。例えば、ホストシステム１００で実行されている仮想マシンの出力データは、ネットワーク１３８に、またはホストシステム１００でも実行されている別の仮想マシンの入力に向けられてもよい。いずれの場合でも、プラットフォーム２１８は、動的領域２０４が動的に再構成されている間、イーサネットインタフェース２０６を介したネットワーク１３８との通信リンク、およびＰＣＩｅコントローラ２１２を介したホストシステム１００との通信リンクを維持することができる。したがって、動的領域２０４が再構成されている間、プログラマブルＩＣ１３２は、ホストシステム１００、およびネットワーク１３８を介してプログラマブルＩＣ１３２に接続する他のデバイスに対して「オンライン」または動作可能であるように見える。

【0047】

図２の例では、ＮＩＣコントローラ２０８は１つの通信インタフェース２１４を含むように示されているが、ＮＩＣコントローラ２０８は複数の異なる通信インタフェースを含んでもよい。通信インタフェースは、ＮＩＣコントローラ２０８に含まれる１つまたは複数の異なる段に含まれてもよい。これにより、ＮＩＣコントローラ２０８は、その中の様々な異なる処理段階のいずれかでユーザ指定回路２１６とデータを交換することができる。

【0048】

図２Ｂは、図１のプログラマブルＩＣ１３２に実装されたプラットフォーム２１８の別の例を示す。図２Ｂのプラットフォーム２１８は、図２Ａの例と実質的に同様である。しかしながら、図２Ｂの例では、プラットフォーム２１８は静的領域２０２に部分的に実装される。例えば、ＰＣＩｅコントローラ２１２は、静的領域２０２に実装される。イーサネットインタフェース２０６、ＮＩＣコントローラ２０８、およびＤＭＡ回路２１０は、それぞれ異なるＰＲ領域（例えば、それぞれＰＲ領域２２０、２２２、２２４）に実装される。図２Ｂの例では、動的領域２０４は、ＰＲ領域２２０、２２２および２２４とは別個かつ独立している別のＰＲ領域として実装されてもよい。

【0049】

図２Ｂの例は、プラットフォーム２１８の異なる構成要素が経時的に更新されることを可能にする。実際には、プラットフォーム２１８は構成可能である。静的領域２０２内の回路に対する更新は、通常、ユーザ回路の再コンパイルを必要とする。図２Ｂの実装は、静的領域２０２に実装されるプラットフォーム２１８の一部を最小化する。静的領域２０２に実装されるプラットフォーム２１８の量を最小化することによって、ユーザ指定回路を再コンパイルする必要がある可能性が低減される。例えば、ＤＭＡ回路２１０、ＮＩＣコントローラ２０８、およびイーサネットインタフェース２０６は、ユーザ指定回路２１６の再コンパイルを必要とせずに変更することができる（ＰＲ領域は、そのような構成要素の異なる実装で再構成することができる）。ＰＣＩｅコントローラ２１２への変更は、ユーザ指定回路２１６の再コンパイルを必要とする。ユーザ回路（例えば、ユーザ指定回路２１６）を再コンパイルすることは、望ましくなく、Ｆａａｓ用途では特に望ましくない場合がある時間のかかる作業である。図２Ｂの例では、プラットフォーム２１８の大部分は、ユーザ指定回路の再コンパイルを必要とせずに経時的に更新され得る。これは、静的領域２０２内の回路を更新しなければならない可能性を低減し、したがって、ユーザ回路設計を再コンパイルする必要がある可能性を低減する。

【0050】

図２Ｂは、例示を目的として提供されている。他の例示的な実施態様は、プラットフォーム２１８を実装するために異なる数のＰＲ領域を使用することができる。例えば、プラットフォーム２１８は、静的領域２０２にＰＣＩｅコントローラ２１２を実装し、単一のＰＲ領域にイーサネットインタフェース２０６、ＮＩＣコントローラ２０８、およびＤＭＡ回路２１０を実装することができる。別の例では、２つのＰＲ領域が使用されてもよく、イーサネットインタフェース２０６、ＮＩＣコントローラ２０８、およびＤＭＡ回路２１０のうちの任意の２つが第１のＰＲ領域に実装され、残りの構成要素が第２のＰＲ領域に実装される。残りの図に示されている様々な例示的なプラットフォーム２１８には具体的に示されていないが、プラットフォーム２１８は、図２Ｂに関連して説明したように提示されている例の各々において１つまたは複数のＰＲ領域を使用して実装されてもよいことを理解されたい。

【0051】

図３は、プログラマブルＩＣ１３２に実装されたプラットフォーム２１８の別の例を示す。図３の例では、イーサネットインタフェース２０６がより詳細に示されている。イーサネットインタフェース２０６は、媒体アクセス制御（ＭＡＣ）３０４に接続された物理層（ＰＨＹ）３０２を含む。ＰＨＹ３０２は、ネットワーク１３８に接続する。ＭＡＣ３０４はＮＩＣコントローラ２０８に接続する。例えば、ＭＡＣ３０４は、ＮＩＣコントローラ２０８に含まれるイーサネットインタフェース（図示せず）に接続することができる。

【0052】

図４は、プログラマブルＩＣ１３２に実装されたプラットフォーム２１８の別の例を示す。図４の例では、１つまたは複数のメモリコントローラ４０２は、プラットフォーム２１８の一部として静的領域２０２に実装される。メモリコントローラ４０２は、揮発性メモリ（例えば、ＲＡＭ）１３４に接続されている。メモリコントローラ４０２は、プログラマブル回路を使用して実装されてもよい。しかしながら、別の例では、メモリコントローラ４０２のうちの１つまたは複数は、ハードワイヤード回路ブロックとして実装されてもよい。

【0053】

メモリコントローラ４０２は、動的領域２０４に実装されたユーザ指定回路２１６に接続することができる。さらに、メモリコントローラ４０２は、ＤＭＡ回路２１０に結合することができる。したがって、ユーザ指定回路２１６は、動作中に揮発性メモリ１３４にアクセスすることができる。さらに、ホストシステム１００は、メモリコントローラ４０２を介して揮発性メモリ１３４を読み出すおよび／または書き込むことができる。これにより、ホストシステム１００は、ユーザ指定回路２１６とデータを共有することができる。

【0054】

本開示内では、メモリコントローラと共に示されているかどうかにかかわらず、示されている様々な例示的なプラットフォームは、１つまたは複数のメモリコントローラを含んで実装されてもよい。メモリコントローラは、任意選択的に含まれてもよい。さらに、プラットフォーム２１８が１つまたは複数のＰＲ領域を使用して実装される実施態様では、メモリコントローラは、それ自体のＰＲ領域に実装されてもよく、またはプラットフォーム２１８の１つまたは複数の他の構成要素と共に別のＰＲ領域に含まれてもよい。

【0055】

図５は、プログラマブルＩＣ１３２に実装されたプラットフォーム２１８の別の例を示す。図５の例では、プラットフォーム２１８は、ＮＩＣコントローラ２０８に実装されたソフトウェア定義ネットワーク（ＳＤＮ）データプレーン５０２を含む。ＳＤＮデータプレーン５０２は、プラットフォーム２１８の一部としてデータプレーンを実装することによって、データと制御プレーンとを分離することができる。この例では、データプレーンソフトウェアは、ホストシステム１００で実行されるソフトウェアにデータプレーンを実装するのではなくハードウェア加速され、ＮＩＣコントローラ２０８内のＳＤＮデータプレーン５０２として実装される。

【0056】

いくつかの例示的な実施態様では、ＳＤＮデータプレーン５０２は、ユーザ指定回路５０４（および／または通信インタフェース５０６を介してＳＤＮデータプレーン５０２に接続されている動的領域２０４内の他のユーザ指定回路）を使用してカスタマイズすることができる。例えば、ＳＤＮデータプレーン５０２を動的領域２０４と接続するポートを用いて、ユーザ指定回路５０４は、カスタムＧＲＥヘッダをデータに追加する、および／またはカスタムパーサを実装するように構成され得る。カスタムパーサでは、例えば、メタデータが渡され、新しいパーサデータに関連付けられ得る。さらに、ＧＲＥは、ユーザ指定回路５０４によって、ネットワークオーバーレイを用いて修正することができる。いずれの場合でも、１つまたは複数の通信インタフェース５０６の可用性により、ＳＤＮデータプレーン５０２を、動的領域２０４内のプログラマブル回路を使用してカスタマイズすることが可能になる。

【0057】

ＳＤＮデータプレーン５０２は、ネットワーク管理をより柔軟にするためのプログラムによるアクセスを可能にする。例えば、ＮＩＣコントローラ２０８および／またはＳＤＮデータプレーン５０２がルックアップインタフェース上で検索される大きなフローテーブルを利用する限りにおいて、カスタマイズされたフローテーブルは、動的領域２０４内のユーザ指定回路２１６および／または５０４として実装されてもよい。ＳＤＮデータプレーン５０２は、そうでなければデータプレーンソフトウェアを実行するためにホストシステム１００に課されるであろう処理負荷を軽減する。

【0058】

図５の例では、ＳＤＮデータプレーン５０２は、通信インタフェース５０６を介して動的領域２０４に接続することができる。ＳＤＮデータプレーン５０２は、動的領域２０４に接続された複数の通信インタフェースを有することができる。他の例では、ＳＤＮデータプレーン５０２は、動的領域２０４への通信インタフェースを含まなくてもよい。メモリコントローラ４０２が示されているが、メモリコントローラ４０２は任意選択であり、省略されてもよい。メモリコントローラ４０２は、含まれる場合、ユーザ指定回路５０４および２１４による揮発性メモリ１３４の読み出しや書き込みを可能にする。さらに、メモリコントローラ４０２は、ホストシステム１００による揮発性メモリ１３４の読み出しや書き込みを可能にする。

【0059】

例示の目的で、動的領域２０４は、追加のユーザ指定回路５０４を含む。一例では、ユーザ指定回路５０４は、通信インタフェース５０６を介してＮＩＣコントローラ２０８および／またはＳＤＮデータプレーン５０２に接続する。ユーザ指定回路５０４は、ＮＩＣコントローラ２０８がデータフロー迂回を実装することを可能にするカスタムフローテーブルを実装することができる。

【0060】

別の例では、ユーザ指定回路２１６は、ビデオデコーダおよびスケーリング回路を実装することができる。ユーザ指定回路５０４は、機械学習オブジェクト検出回路を実装することができる。この構成により、動的領域２０４は、リアルタイムの映像処理や機械学習を行うことができる。この例は、オブジェクト検出および／または分類が後に続くネットワーク接続リアルタイムビデオ復号が、プラットフォーム２１８を使用してどのように実施され得るかを示す。

【0061】

例えば、ビデオデコーダおよびスケーリング回路は、ネットワーク１３８を介して受信された複数の異なるビデオストリーム上で動作することができる。ビデオストリームは、ネットワーク１３８に通信可能にリンクされたセキュリティシステムおよび／またはカメラからのものであってもよい。ビデオデコーダおよびスケーリング回路は、受信したビデオストリームを復号することができる。ビデオデコーダおよびスケーリング回路は、異なるビデオストリームから１つまたは複数の個々のフレームを抽出し、抽出されたフレームを機械学習オブジェクト検出回路による使用のためにスケーリングすることができる。

【0062】

図５の例では、ＮＩＣコントローラ２０８は、基本的なＮＩＣ機能を実行することができる。ビデオ復号およびスケーリング機能ならびにオブジェクト検出および／または画像分類機能のための機械学習推論は、動的領域２０４内のハードウェア加速カーネルとして実装される。動的領域２０４内のカーネルとして機能を実装することにより、カーネルはリアルタイムでビデオストリーム上で動作することができる。ビデオストリームがホストシステム１００のネットワークスタックを通過することなく処理が実行され得るので（例えば、ユーザ指定回路５０４および２１６は、データがホストシステム１００に到達する前にビデオに対して動作する）、リアルタイム動作はレイテンシを低減する。これにより、プログラマブルＩＣ１３２による処理が加速する。さらに、プラットフォーム２１８は、フラグつきオブジェクトを有する画像（例えば、フレーム）をさらなる分析のために保存しながら、フラグつきオブジェクトのない画像を破棄することができるため、記憶要件を低減する。さらに、プロセッサ１０６のサイクルを他の動作に使用することができるため、ホストシステム１００にかかる作業負荷が大幅に低減される。

【0063】

別の例では、図５のプラットフォーム２１８を使用して、暗号化されたデータトラフィックに対してインラインマルウェア検出を実行することができる。この例では、プラットフォーム２１８は、データフローから特定の情報を抽出することに基づいて動作することができる。情報は、データフローの持続時間、クライアントから送信されたパケットの数、サーバから送信されたパケットの数、クライアントから送信されたバイトの数、およびサーバから送信されたバイトの数を含むことができる。例えば、ユーザ指定回路２１６は、分類および特徴抽出回路を実装することができる。抽出された情報は、ユーザ指定回路５０４によって実装されるランダムフォレスト分類器を訓練するために、ユーザ指定回路２１６によって同様に抽出されたパケットヘッダの非暗号化部分からのメタデータと共に使用され得る。次いで、訓練された分類器を使用して、マルウェアを検出することができる。

【0064】

一態様では、分類器は、ネットワーク１３８からプログラマブルＩＣ１３２に入るパケットに対してリアルタイムで実行することができる。ユーザ指定回路２１６は、特徴を抽出し、パケットをデータフローに分類することができる。ユーザ指定回路２１６は、決定された情報をユーザ指定回路５０４に供給することができる。ユーザ指定回路５０４は、対象のマルウェアについて訓練されたモデルをあらかじめロードすることができる。ユーザ指定回路５０４がマルウェアを検出したことに応答して、ユーザ指定回路５０４は、攻撃者から送信されたさらなるネットワークデータがホストシステム１００に到達するのを防ぐために、ＳＤＮデータプレーン５０２内にフィルタを設定するためのメッセージを送信することができる。この例では、ＮＩＣコントローラ２０８およびＳＤＮデータプレーン５０２は、プラットフォーム２１８の一部として実行され、一方、マルウェア検出のための特徴抽出機能および分類は、動的領域２０４にロードされるカーネルとして実行される。

【0065】

分類、抽出、およびマルウェア検出をリアルタイムで行うことにより、マルウェアがプログラマブルＩＣ１３２からホストシステム１００へのＰＣＩｅバスを物理的に横断する前に、マルウェアをブロックすることができる。これは、ホストシステム１００のためのより堅牢な保護を提供する。ランダムフォレスト分類技術は、複雑な復号およびプロキシ技術を必要とせずに、暗号化されたトラフィック上のマルウェアの検出を可能にする。さらに、機器ではなくプログラマブルＩＣ１３２上でこの機能を実行することは、ワークロードの分散を通じてより良好なスケーリングを提供し、攻撃に対してデータセンタ内から保護する。

【0066】

本明細書に記載の特定のユーザ指定回路は、限定ではなく例示を目的として提供される。これらの例は、プラットフォーム２１８の能力を拡張するために、任意のユーザ指定回路が動的領域２０４に実装され得ることを示している。さらに、ＮＩＣコントローラ２０８と通信するためにユーザ指定回路の異なるブロックを含めることができるが、ユーザ指定回路の異なるブロックは互いに通信してもしなくてもよい。

【0067】

図５の例では、動的領域２０４は単一のＰＲ領域として実装される。１つまたは複数の他の例では、各ユーザ指定回路ブロック（例えば、５０４および２１６）は、それ自体の独立して再構成可能なＰＲ領域内に実装されてもよい。そのような構成では、各ＰＲ領域に実装されている特定のユーザ指定回路は、動的領域２０４に実装されている他のユーザ指定回路を変更することなく、動的に変更可能（例えば、再構成可能）である。例えば、ユーザ指定回路５０４が第１のＰＲ領域にあり、ユーザ指定回路２１６が第２のＰＲ領域にある場合、ユーザ指定回路２１６の動作を中断することなく、ユーザ指定回路５０４を除去し、異なるユーザ指定回路を第１のＰＲ領域に追加することができる。同様に、ユーザ指定回路５０４の動作を中断することなく、ユーザ指定回路２１６を除去し、異なるユーザ指定回路を第２のＰＲ領域に追加することができる。いずれの場合も、プラットフォーム２１８は中断されずに動作し続ける。図５のプラットフォーム２１８はまた、本明細書中に記載されるような１つまたは複数のＰＲ領域を使用して実装されてもよい。

【0068】

図６は、プログラマブルＩＣ１３２に実装されたプラットフォーム２１８の別の例を示す。図６のプラットフォーム２１８は、図５の例と実質的に同様である。しかしながら、図６の例では、ＳＤＮデータプレーン５０２は、Ｏｐｅｎ Ｖｉｒｔｕａｌ ＳｗｉｔｃｈまたはＯｐｅｎ ｖＳｗｉｔｃｈ（ＯＶＳ）データプレーン６０２に置き換えられる。ＯＶＳデータプレーン６０２は、仮想化サーバに接続することができる。ＯＶＳデータプレーン６０２は、仮想スイッチのハードウェア加速バージョンを実装する。仮想スイッチソフトウェアは、ホストシステム１００で実行されるソフトウェアに仮想スイッチを実装するのではなくハードウェア加速され、プラットフォーム２１８内のＯＶＳデータプレーン６０２として実装される。ＯＶＳデータプレーン６０２は、そうでなければホストシステム１００に課されるであろう処理負担を軽減する。図６の例では、ＯＶＳデータプレーン６０２および／またはフローテーブルは、ユーザ指定回路５０４および／またはユーザ指定回路２１６を使用して（例えば、動的領域２０４に実装され、１つまたは複数の通信インタフェースを介してＯＶＳデータプレーン６０２および／またはＮＩＣコントローラ２０８に接続されたユーザ指定回路を使用して）カスタマイズすることができる。

【0069】

図６の例では、ＯＶＳデータプレーン６０２は、通信インタフェース６０４を介して動的領域２０４に接続することができる。ＯＶＳデータプレーン６０２は、動的領域２０４に接続された複数の通信インタフェースを有することができる。別の例では、ＯＶＳデータプレーン６０２は、動的領域２０４への通信インタフェースを有さなくてもよい。メモリコントローラ４０２が示されているが、メモリコントローラ４０２は任意選択である。メモリコントローラ４０２は、含まれる場合、ユーザ指定回路５０４および２１４による揮発性メモリ１３４の読み出しや書き込みを可能にする。さらに、メモリコントローラ４０２は、ホストシステム１００による揮発性メモリ１３４の読み出しや書き込みを可能にする。

【0070】

例示の目的で、動的領域２０４は、追加のユーザ指定回路５０４を含む。ユーザ指定回路５０４は、インタフェース６０４を介してＮＩＣコントローラ２０８および／またはＯＶＳデータプレーン６０２に接続することができる。一例では、ユーザ指定回路２１６は、ストレージ圧縮、暗号化、および／または重複排除動作のうちの１つまたは複数を実行することができる回路を実装することができる。

【0071】

図６の例では、プラットフォーム２１８を使用して、ネットワーキングおよびストレージ用の統合型スマートＮＩＣを実装することができる。プラットフォーム２１８は、ネットワークおよびストレージの両方のオフロードおよび加速を実行することができる。プラットフォーム２１８は、ＯＶＳデータプレーン６０２、イーサネットインタフェース２０６、ＰＣＩｅコントローラ２１２、およびメモリコントローラ４０２を有するＮＩＣコントローラ２０８を提供する。動的領域２０４に実装されたユーザ指定回路２１６および５０４は、圧縮および／または暗号化などの動作を実行することができる。説明したように、プラットフォーム２１８とユーザ指定回路２１６および５０４との間のデータフローは、例えばストリームインタフェースを使用して実装することができる。

【0072】

制御プレーンとスローパスの処理は、ホストシステム１００において行われてもよい。しかしながら、別の例示的な実装形態では、プログラマブルＩＣ１３２内の組み込みハードワイヤードプロセッサおよび／またはソフトプロセッサ（例えば、図７を参照）、あるいはホストシステム１００内のプロセッサ以外の外部接続プロセッサ（例えば、図８を参照）が、ストレージオフロードを実行することができる。組み込みプロセッサまたは外部プロセッサを含む後者のモデルは、そのような機能を実行するホストシステムプロセッサとは対照的に、組み込みプロセッサまたは外部プロセッサがネットワーク機能、ストレージなどを管理する「ベアメタル」実装で使用され得る。

【0073】

本明細書に記載の特定のユーザ指定回路は、限定ではなく例示を目的として提供される。これらの例は、プラットフォーム２１８の能力を拡張するために、任意のユーザ指定回路が動的領域２０４に実装され得ることを示している。さらに、図示されたユーザ指定回路ブロックは、実装に応じて同じＰＲ領域または異なるＰＲ領域に含まれてもよい。同様に、図６のプラットフォーム２１８は、本明細書に記載されるような１つまたは複数のＰＲ領域を使用して実装されてもよい。

【0074】

図７は、プログラマブルＩＣ１３２に実装されたプラットフォーム２１８の別の例を示す。図７の例では、静的領域２０２はプロセッサ７０２を含むように実装される。プロセッサ７０２は、プログラマブルＩＣ１３２内の組み込みプロセッサである。一態様では、プロセッサ７０２は、プログラマブルＩＣ１３２のプログラマブル回路を使用して実装されるソフトプロセッサである。例示的な実装形態では、ソフトプロセッサ７０２は、カリフォルニア州サンノゼのＸｉｌｉｎｘ社から入手可能なＭｉｃｒｏＢｌａｚｅ（商標）プロセッサとして実装される。さらに、プロセッサ７０２は、プログラムコードを実行することができる様々なプロセッサのいずれかとして実装されてもよい。別の例では、プロセッサ７０２は、ハードワイヤードプロセッサである。例えば、プロセッサ７０２は、ＡＲＭタイプのプロセッサまたはｘ８６タイプのプロセッサとして実装されてもよい。

【0075】

図示のように、プロセッサ７０２は、オンチップ相互接続７０４に接続されている。一例では、オンチップ相互接続７０４は、メモリマップドインタフェースとして実装される。メモリマップドインタフェースの一例は、メモリマップドＡＸＩインタフェースである。ＡＸＩは、インタフェースの例示的な例として提供されており、本開示内に記載された本発明の構成の限定としては意図されていない。オンチップ相互接続の他の例には、他のタイプのバス、ネットワークオンチップ、クロスバー、または他のタイプのスイッチが含まれるが、これらに限定されない。

【0076】

プロセッサ７０２は、様々な異なる機能のいずれかを実行することができる。プロセッサ７０２によって実行され得る機能の例には、ＯＶＳ制御プレーン、記憶、管理などが含まれるが、これらに限定されない。図７の例では、プラットフォーム２１８は、図示のようにローカルインタフェースを介して（例えば、ＮＩＣコントローラ２０８、ＤＭＡ回路２１０、およびメモリマップドインタフェース７０４を介して）イーサネットインタフェース２０６から組み込みプロセッサ７０２にネットワークデータを渡すことができる。

【0077】

図７の例では、メモリコントローラはプラットフォーム２１８に含まれていない。１つまたは複数の他の例では、メモリコントローラがプラットフォーム２１８に含まれてもよい。メモリコントローラは、プロセッサ７０２、動的領域２０４内のユーザ指定回路２１６および／または５０４、ならびに／またはホストシステム１００に接続することができる。説明したように、プラットフォーム２１８は、１つまたは複数のＰＲ領域を用いて実装されてもよい。

【0078】

図８は、プログラマブルＩＣ１３２に実装されたプラットフォーム２１８の別の例を示す。図８の例では、プラットフォーム２１８は、追加の（例えば、第２の）ＰＣＩｅコントローラ８０２を含むように実装される。ＰＣＩｅコントローラ８０２は、プログラマブル回路を使用して実装される。ＰＣＩｅコントローラ８０２は、外部プロセッサ８０４に接続されている。外部プロセッサ８０４は、プログラムコードを実行することができ、ハードウェアアクセラレーションカード１０４上に、またはハードウェアアクセラレーションカード１０４に結合された異なる回路基板もしくはシステム上に配置することができる。

【0079】

外部プロセッサ８０４は、様々な異なる機能のいずれかを実行することができる。プロセッサ８０４によって実行され得る機能の例には、ＯＶＳ制御プレーン、記憶、管理などが含まれるが、これらに限定されない。

【0080】

図８の例では、メモリコントローラは静的領域２０２に含まれていない。１つまたは複数の他の例では、メモリコントローラがプラットフォーム２１８に含まれてもよい。メモリコントローラは、ＤＭＡ回路２１０、動的領域２０４内のユーザ指定回路２１６および／または５０４、ならびに／またはホストシステム１００に接続することができる。説明したように、プラットフォーム２１８は、１つまたは複数のＰＲ領域を用いて実装されてもよい。一態様において、ＰＣＩｅコントローラ２１２およびＰＣＩｅコントローラ８０２は静的領域２０２に実装されてもよいが、他の構成要素は１つまたは複数のＰＲ領域に含まれる。

【0081】

図７および図８の例示的な実施態様を参照すると、ホストシステムは、１つまたは複数の仮想マシンを実装することができる。各仮想マシンは、２つの別々の仮想インタフェースを有する。一方の仮想インタフェースはネットワーキング用であり、他方の仮想インタフェースはストレージ用である。ネットワークトラフィックは、マルチキューＤＭＡインタフェースに付加され、受信側スケーリング（ＲＳＳ）、ＬＳＯ／ＴＳＯ（大量送信オフロード／ＴＣＰセグメンテーションオフロード）、仮想拡張（ＶＸ）Ｌａｎ／ＮＶＧＲＥ（汎用ルーティングカプセル化を使用したネットワーク仮想化）トンネルオフロードなどのネットワークオフロード、およびＯＶＳなどのＳＤＮマッチ／アクション処理を含む処理パイプラインを通過する。ストレージトラフィックは、ＲＤＭＡ機能で任意選択的にプログラムされた組み込みプロセッサ７０２または外部プロセッサ８０４を介してオフロードされる。ストレージトラフィックは、ＮＶＭｅと、動的領域２０４で実行される圧縮および／または暗号化などのストレージオフロード動作とを含む処理パイプラインを通過することができる。次いで、処理されたデータは、ＮＩＣコントローラ２０８のデータパイプラインとマージすることができる。

【0082】

図９は、ＮＩＣコントローラ２０８の例示的な実装を示す。図９の例では、ＮＩＣコントローラ２０８は、イーサネットインタフェース９０２、バンプインザワイヤ（ＢＩＴＷ）調停回路９０４、ＮＩＣコア９０６、アクセラレータ調停回路９０８、およびＤＭＡインタフェース９１０を含む。例示および説明の目的のために、ＮＩＣコア９０６およびアクセラレータ調停回路９０８はそれぞれ、ＮＩＣコントローラ２０８の「段」と呼ばれる場合がある。いくつかの例示的な実施態様では、ＮＩＣコア９０６自体は、複数の異なる段の回路から形成されるか、またはそれらを含むことができる。

【0083】

図９の例では、イーサネットインタフェース９０２は、イーサネットインタフェース２０６（例えば、ＭＡＣ３０４）に接続されている。ＤＭＡインタフェース９１０は、ＤＭＡ回路２１０に接続されている。ＤＭＡインタフェース９１０、アクセラレータ調停回路９０８、ＮＩＣコア９０６、ＢＩＴＷ調停回路９０４、およびイーサネットインタフェース９０２はそれぞれ、入力データフロー（例えば、データは、イーサネットインタフェース２０６からＮＩＣコントローラ２０８に流入する）および出力データフロー（例えば、データは、ＮＩＣコントローラ２０８からイーサネットインタフェース２０６に流出する）をサポートする。

【0084】

図示のように、ＢＩＴＷ調停回路９０４、ＮＩＣコア９０６、アクセラレータ調停回路９０８、およびＤＭＡインタフェース９１０の各々は、動的領域２０４への入力通信インタフェースおよび動的領域２０４への出力通信インタフェースを含む。１つの態様では、通信インタフェースは、入力通信インタフェースおよび出力通信インタフェースを含むことができる。例えば、図９を参照すると、各入力／出力対は、１つの通信インタフェースを表すことができる。しかしながら、他の例では、通信インタフェースは、入力通信インタフェース（複数可）のみ、または出力通信インタフェース（複数可）のみを含むことができる。動的領域２０４への通信インタフェース（単数または複数）を有するものとして説明される回路ブロックの各々は、適切な入力または出力通信インタフェースを介して、動的領域２０４に示される様々なユーザ回路９１２、９１４、９１６、９１８、９２０、および／または９２２のいずれか内でのさらなる処理のために、出力データおよび／または入力データを送信することができる。

【0085】

別の例示的な実装形態では、ＢＩＴＷ調停回路９０４は、入力データパスおよび／または出力データパスを動的領域２０４に接続する１つまたは複数のマルチプレクサ（例えば、スイッチ）として実装されてもよい。ＢＩＴＷ調停回路９０４は、ＮＩＣコントローラ２０８がイーサネットインタフェース９０２とＮＩＣコア９０６との間に１つまたは複数のインタフェースを含むことを可能にする。ＢＩＴＷ調停回路９０４は、イーサネットインタフェース９０２から受信したデータを、パケット処理のために入力通信インタフェースを介してユーザ回路９１４などの１つまたは複数のユーザ回路に直接送信することができる。ユーザ回路９１４は、受信されたデータに対してパケット処理を実行し、処理されたデータを入力通信インタフェースを介してＢＩＴＷ調停回路９０４に戻すことができる。次いで、ＢＩＴＷ調停回路９０４は、処理されたデータをＮＩＣコントローラコア９０６に転送することができる。

【0086】

特定の実施態様では、ＢＩＴＷ調停回路９０４は、データを転回するように構成されてもよい。例えば、ＢＩＴＷ調停回路９０４は、イーサネットインタフェース９０２からデータを受信し、そのデータをイーサネットインタフェース９０２に送り返してイーサネットインタフェース２０６に出力することができる。ＢＩＴＷ調停回路９０４は、データを転回する前に、動的領域２０４内のユーザ回路にデータを提供してもしなくてもよい。いずれの場合でも、ＮＩＣコントローラ２０８がネットワーク１３８から受信したデータは、任意選択的に処理され、転回され、ＢＩＴＷ調停回路９０４を使用してＮＩＣコントローラ２０８からネットワーク１３８に送り返されてもよい。

【0087】

ＢＩＴＷ調停回路９０４はさらに、ＮＩＣコア９０６から受信したデータを、パケット処理のために出力通信インタフェースを介してユーザ回路９１２などの１つまたは複数のユーザ回路に直接送信することができる。ユーザ回路９１２は、受信されたデータに対してパケット処理を実行し、処理されたデータを出力通信インタフェースを介してＢＩＴＷ調停回路９０４に戻すことができる。次いで、ＢＩＴＷ調停回路９０４は、処理されたデータをイーサネットインタフェース９０２に転送することができる。別の例では、ＢＩＴＷ調停９０４を介してユーザ回路９１２および／またはユーザ回路９１４の間で十分なデータが交換されると、ＮＩＣコア９０６は、後続の上位プロトコル層の解析などの動作を実行することができる。

【0088】

特定の実施態様では、ＢＩＴＷ調停回路９０４は、データを転回するように構成されてもよい。例えば、ＢＩＴＷ調停回路９０４は、ＮＩＣコントローラ９０６からデータを受信し、そのデータをＮＩＣコントローラ９０６に送り返してＤＭＡ回路２１０に出力することができる。ＢＩＴＷ調停回路９０４は、データを転回する前に、動的領域２０４内のユーザ回路にデータを提供してもしなくてもよい。いずれの場合でも、ＮＩＣコントローラ２０８がホストシステムから受信したデータは、任意選択的に処理され、転回され、ＢＩＴＷ調停回路９０４を使用してＮＩＣコントローラ２０８からホストシステムに送り返されてもよい。

【0089】

したがって、ＢＩＴＷ調停回路９０４は、入力データがＮＩＣコントローラ２０８の処理段に入る前に動的領域２０４内のユーザ指定回路に提供され得るスイッチまたはインタフェースとして機能する。同様に、ＢＩＴＷ調停回路９０４は、出力データがＮＩＣコントローラ２０８を出る直前に動的領域２０４内のユーザ指定回路に提供され得るスイッチまたはインタフェースとして機能する。説明したように、ＢＩＴＷ調停回路９０４はまた、入力データおよび／または出力データを転回させることができる。

【0090】

一態様では、入力および出力通信インタフェースはストリームインタフェースとして実装される。一実装例では、ユーザ回路９１２およびユーザ回路９１４は、インターネットプロトコルセキュリティ（ＩＰｓｅｃ）回路ブロックを実装してもよい。例えば、ユーザ回路９１４による処理の後、ＮＩＣコア９０６に向けられた入力パケットは、伝送制御プロトコル（ＴＣＰ）などの上位層プロトコルがさらに処理され得るように完全に復号されてもよい。ＮＩＣコア９０６からの暗号化されていない出力パケット（例えば、平文）は、ユーザ回路９１２によって暗号化されてもよい。

【0091】

別の態様では、ユーザ回路９１２は、イーサネットＩＰおよびＴＣＰヘッダまたはＧＲＥを追加するなどの動作を実行することができる。ユーザ回路９１４は、デカプセル化としても知られるＧＲＥヘッダ除去を実装するために使用されてもよい。ユーザ回路９１２は、カプセル化としても知られるＧＲＥヘッダ挿入を実行することができる。ここでも、ユーザ回路９１２および／または９１４は、イーサネットインタフェース２０６とＮＩＣコア９０６との間のデータパス内の点でデータに対して動作を実行することができる。

【0092】

ＮＩＣコア９０６は、ＢＩＴＷ調停回路９０４から受信したデータを、パケット処理のために入力通信インタフェースを介してユーザ回路９１８などの１つまたは複数のユーザ回路に直接送信することができる。ユーザ回路９１８は、受信されたデータに対してパケット処理を実行し、処理されたデータを入力通信インタフェースを介してＮＩＣコア９０６に戻すことができる。次いで、ＮＩＣコア９０６は、処理されたデータをアクセラレーション調停回路９０８に転送することができる。

【0093】

ＮＩＣコア９０６は、アクセラレーション調停回路９０８から受信したデータを、パケット処理のために出力通信インタフェースを介してユーザ回路９１６などの１つまたは複数のユーザ回路に直接送信することができる。ユーザ回路９１６は、受信されたデータに対してパケット処理を実行し、処理されたデータを出力通信インタフェースを介してＮＩＣコア９０６に戻すことができる。次いで、ＮＩＣコア９０６は、処理されたデータをＢＩＴＷ調停回路９０４に転送することができる。

【0094】

一態様において、ＮＩＣコア９０６の入出力通信インタフェースは、三値連想メモリ（ＴＣＡＭ）インタフェース（例えば、少なくとも１つは入力用であり、少なくとも１つは出力用である）として実装される。ユーザ回路９１６および／またはユーザ回路９１８は、アクセス制御リスト／フローテーブル、アルゴリズムＴＣＡＭ、ＭＡＣフィルタ、および／またはアルゴリズム連想メモリ（ＣＡＭ）を含む様々な異なる回路のいずれかを実装することができるが、これらに限定されない。

【0095】

別の例では、映像処理の場合、ＵＤＰやチェックサムオフロードなどの動作は、ＮＩＣコア９０６で行われてもよい。ユーザ回路９１８および／または９１６を使用してフロールックアップを実行し、データを向けるべき場所を識別することができる。データは、フローテーブルを実装するユーザ回路９１８および／または９１６が示す場所に向けられてもよい。例えば、ユーザは、ＮＩＣコア９０６に実装され得るよりも大きなテーブルを使用したい場合がある。したがって、ユーザ回路９１８および／または９１６は、ＮＩＣコア９０６に含まれるテーブルを拡張するために、動的領域２０４内の追加のＲＡＭを使用することができる。

【0096】

アクセラレーション調停回路９０８は、ＮＩＣコア９０６から受信したデータを、パケット処理のために入力通信インタフェースを介してユーザ回路９２２などの１つまたは複数のユーザ回路に直接送信することができる。ユーザ回路９２２は、受信されたデータに対してパケット処理を実行し、処理されたデータを入力通信インタフェースを介してアクセラレーション調停回路９０８に戻すことができる。次いで、アクセラレーション調停回路９０８は、処理されたデータをＤＭＡインタフェース９１０に転送することができる。

【0097】

アクセラレーション調停回路９０８は、ＤＭＡインタフェース９１０から受信したデータを、パケット処理のために出力通信インタフェースを介してユーザ回路９２０などの１つまたは複数のユーザ回路に直接送信することができる。ユーザ回路９２０は、受信されたデータに対してパケット処理を実行し、処理されたデータを出力通信インタフェースを介してアクセラレーション調停回路９０８に戻すことができる。次いで、アクセラレーション調停回路９０８は、処理されたデータをＮＩＣコア９０６に転送することができる。

【0098】

例示的な実装形態では、アクセラレータ調停回路９０８は、ＴＣＰ／ＩＰ、チェックサムオフロード、および他の高レベル機能が実行された後のデータパスに配置される。パケットおよび関連するメタデータは、ユーザ回路（例えば、ユーザ回路９２０および／または９２２）が増分加速を実行することができる動的領域２０４に渡すことができる。すなわち、ユーザ回路９２０および／または９２２が高レベル動作を実行している場合、回路は、ＮＩＣコントローラ２０８のデータパイプライン内の他の場所で実行された以前の動作を新たに実行する必要はない。

【0099】

一態様では、入力および出力通信インタフェースはストリームインタフェース（例えば、少なくとも１つは入力用であり、少なくとも１つは出力用である）として実装される。例示的な実施態様では、ユーザ回路９２０およびユーザ回路９２２は、レイヤ４以上の深いパケット検査を実行するための回路を実装することができる。

【0100】

ＤＭＡインタフェース９１０は、アクセラレーション調停回路９０８から受信したデータをＤＭＡ回路２１０に送信することができる。ＤＭＡインタフェース９１０は、ＤＭＡ回路２１０から受信したデータをアクセラレータ調停回路９０８に送信することができる。

【0101】

図９の例では、ユーザ回路は単一のＰＲ領域に実装されているものとして示されている。ユーザ回路の様々な組み合わせを含む動的領域２０４内に２つ以上のＰＲ領域を実装できることを理解されたい。別の例では、ユーザ回路９１２および９１４は１つのＰＲ領域内に実装され、ユーザ回路９１６および９１８は別のＰＲ領域に実装され、ユーザ回路９２０および９２２はさらに別のＰＲ領域に実装される。さらに、異なるユーザ回路およびインタフェースの様々な例は、限定ではなく例示を目的としている。別の例では、各ユーザ回路は異なるＰＲ領域に実装されてもよい。

【0102】

図９の例に示すように、プラットフォーム２１８は、動的領域２０４に複数の異なる通信インタフェースを提供することができる。これらの通信インタフェース、例えば接続点は、プラットフォーム２１８と、サポートされている様々な接続点のいずれかで動的領域２０４に実装される動的にロードされる機能との間でデータが移動することを可能にする。上述したように、プラットフォーム２１８を動的領域２０４に接続する記載された通信インタフェース（例えば、ＮＩＣコントローラ２０８の通信インタフェース）のうちの１つまたは複数あるいはすべては、ソフトウェア制御可能である。したがって、プログラマブルＩＣ１３２内の組み込みプロセッサ（図７に示すようにソフトまたはハードワイヤードにかかわらず）あるいは外部デバイスまたはプロセッサ（例えば、図８に示すような）、および／またはホストシステムのプロセッサは、静的プラットフォーム２１８と動的領域２０４との間でデータを交換するために通信インタフェースの各々がオンにされるか、またはプラットフォーム２１８と動的領域２０４との間のデータの交換を防止するためにオフにされるかを個別に制御することができる。

【0103】

図１０は、プログラマブルＩＣ１３２に実装されたプラットフォーム２１８の別の例を示す。図１０の例では、プラットフォーム２１８は、ストリームトラフィックマネージャ１００２を含む。ストリームトラフィックマネージャ１００２は、アクセラレータ調停回路９０８およびＤＭＡ回路２１０に接続されている。図１０には示されていないが、ストリームトラフィックマネージャ１００２は、動的領域２０４への１つまたは複数の接続を含むことができる。

【0104】

ストリームトラフィックマネージャ１００２は、ホストシステム１００と動的領域２０４に実装された回路との間のデータストリーム／パケットのフローを調整することができる。図１０の例では、ストリームトラフィックマネージャ１００２は、ホストシステム１００とユーザ回路１０１０および／またはユーザ回路１０１２との間のデータの流れを調整する。他の例では、動的領域２０４は、相互接続（図示せず）を介してストリームトラフィックマネージャ１００２に接続することができる追加のユーザ回路、例えばカーネル回路を含むことができる。

【0105】

図１０の例では、動的領域２０４は、ＰＲ領域１００６および１００８に分割される。ＰＲ領域１００６は、ユーザ回路１０１０を含む。ＰＲ領域１００８は、ユーザ回路１０１２を含む。ＰＲ領域１００６および１００８の各々は、互いに独立して動的に再構成されてもよい。したがって、ユーザ回路１０１０がＰＲ領域１００６内にあり、ユーザ回路１０１２がＰＲ領域１００８内にあるので、ユーザ回路１０１２またはプラットフォーム２１８の動作に影響を与えることなく、ユーザ回路１０１０を除去または交換することができる。同様に、ユーザ回路１０１２はＰＲ領域１００８内に実装されているため、ユーザ回路１０１０またはプラットフォーム２１８の動作に影響を与えることなく、ユーザ回路１０１２を除去または置換することができる。説明したように、プラットフォーム２１８の動作を中断することなく、ＰＲ領域１００６、１００８の一方または両方（例えば、動的領域２０４の全体）を再構成することができる。動的領域２０４は２つのＰＲ領域を含むように示されているが、別の例では、ユーザ回路１０１０およびユーザ回路１０１２は単一のＰＲ領域に実装されてもよいことを理解されたい。

【0106】

一態様では、ユーザ回路１０１２は、高速パケット処理を実行することができるアルゴリズムＴＣＡＭを実装する。ユーザ回路１０１０は、データ認証、完全性、および／または機密性を含むがこれらに限定されない、ＩＰネットワーク上の２つの通信ポイント間の動作を実行することができるＩＰｓｅｃ回路を実装する。

【0107】

図１０の例では、ユーザ回路１０１０は、ＮＩＣコア９０６からデータを受信し、データを処理し、処理されたデータをＮＩＣコア９０６に戻すことができる。ユーザ回路１０１２は、ユーザ回路１０１２（例えば、ＩＰｓｅｃ回路）がホストシステム１００によってプログラムされ得る例を示す。この場合、ホストシステム１００（例えば、または内部または外部にかかわらず別の信頼できるプロセッサ）は、ＰＣＩｅコントローラ２１２およびそれに結合されたユーザ回路１０１２の制御インタフェースを介して、ユーザ回路１０１２にポスト構成データを送信することができる。制御インタフェースの例は、ＡＸＩ－Ｌｉｇｈｔプロトコルに準拠したものであるが、他の制御インタフェースが使用されてもよい。

【0108】

図１１は、プログラマブルＩＣ１３２に実装されたプラットフォーム２１８の別の例を示す。図１１の例では、ストリームトラフィックマネージャ１００２が、動的領域２０４内の相互接続１１０２および相互接続１１０６に接続されている。相互接続１１０２はメモリマップド相互接続であってもよく、相互接続１１０６はストリーム相互接続であってもよい。相互接続１１０２は、１つまたは複数のネットワークカーネル１１０４に接続されている。相互接続１１０６は、１つまたは複数の計算カーネル１１０８に接続されている。ストリームトラフィックマネージャ１００２および／またはアクセラレータ調停回路９０８は、ホストシステム１００とネットワークカーネル１１０４および計算カーネル１１０８との間のデータフローを管理（例えば、データフローの指示）することができる。図１１の例では、アクセラレータ調停回路９０８は、ストリームトラフィックマネージャ１００２を介して動的領域２０４に実装されたユーザ回路と通信することができる。

【0109】

動的領域２０４は単一のＰＲ領域を含むものとして示されているが、別の態様では、動的領域２０４は複数のＰＲ領域を含んでもよい。例えば、ユーザ回路１０１２は第１のＰＲ領域に実装されてもよく、ユーザ回路１０１０は第２のＰＲ領域に実装される。さらに、相互接続１１０２、１１０６、ネットワークカーネル１１０４、および計算カーネル１１０８は、第３のＰＲ領域内に実装されてもよい。別の態様では、相互接続１１０２およびネットワークカーネル１１０４は第３のＰＲ領域に実装され、相互接続１１０６および計算カーネル１１０８は、第４のＰＲ領域に実装される。図１０および図１１の例では、ストリームトラフィックマネージャ１００２は、単独でＰＲ領域内に、またはプラットフォーム２１８の１つまたは複数の他の構成要素と共にＰＲ領域内に実装されてもよい。あるいは、ストリームトラフィックマネージャ１００２は静的領域２０２に実装されてもよい。

【0110】

少なくとも部分的にスイッチとして動作することができるストリームトラフィックマネージャ１００２を使用して、ホストシステムからのデータを、相互接続１１０２に、および１つまたは複数のネットワークカーネル１１０４に、相互接続１１０６に、および１つまたは複数の計算カーネル１１０８に、またはアクセラレータ調停回路９０８を介してＮＩＣコントローラ２０８にルーティングすることができる。例えば、ストリームトラフィックマネージャ１００２は、指定されたフロー（例えば、ルートまたは目的地）を有するパケットを受信することができる。ストリームトラフィックマネージャ１００２は、受信したパケットのフローを識別し、識別したフローに対応する宛先にパケットを配信することができる。これにより、動的領域２０４は、計算機能（例えば、ホストシステム１００からオフロードされたタスクのハードウェア加速）を実行し、同時にネットワーク機能を実行することができる。

【0111】

別の例として、図１１に示すアーキテクチャは、データ（例えば、パケット）が、ホストシステム１００から処理のために動的領域２０４に（例えば、計算カーネルおよび／またはネットワークカーネルによって）流れ、ホストシステム１００に戻るか、またはホストシステム１００から処理のために動的領域２０４に（例えば、計算カーネルおよび／またはネットワークカーネルによって）流れ、ＮＩＣコントローラ２０８を介してイーサネットに出ることを可能にし、ＮＩＣコントローラ２０８は、動的領域２０４（例えば、ユーザ回路１０１０および／または１０１２）を使用してデータをさらに処理してもしなくてもよい。したがって、ホストシステム１００は、処理のために動的領域２０４（例えば、計算カーネル１１０８）にデータを送信することができる。ストリームトラフィックマネージャ１００２は、動的領域２０４から出力された結果データをホストシステム１００またはＮＩＣコントローラ２０８に送り返すかどうかを決定することができる。

【0112】

図１１には示されていないが、別の例では、データは、計算カーネルとネットワークカーネル（またはＮＩＣコントローラ２０８に接続されたユーザ回路）との間で直接交換されてもよい。

【0113】

図１２は、プログラマブルＩＣ１３２に実装された別の例示的なプラットフォームを示す。図１２の例では、ＮＩＣコントローラ２０８およびストリームトラフィックマネージャ１００２を含む静的領域２０２の一部が示されている。静的領域２０２の他の要素は、説明を容易にするために示されていない。さらに、ＮＩＣコントローラ２０８の構成要素間の通信インタフェースは、別々の入力および出力通信インタフェースを示すのとは対照的に、より一般的に示されている。

【0114】

図１２に示すアーキテクチャは、プラットフォーム２１８およびＮＩＣコントローラ２０８の機能を拡張するために使用することができるより複雑で強力な処理を示すための例示を目的としている。この例では、動的領域２０４が複数のドメインに細分化されている。各ドメインは、特定の機能専用である。例えば、動的領域２０４は、ＮＩＣ拡張ドメイン１２０２、ストレージドメイン１２０４、ストリームドメイン１２０６、およびメモリマップドドメイン１２０８を含む。一態様では、各ドメインは異なるＰＲ領域として実装される。

【0115】

ＮＩＣ拡張ドメイン１２０２は、アクセラレーション調停回路９０８に接続されたストリームインタフェース１２１０を含むことができる。ストリームインタフェース１２１０は、ＲＤＭＡ回路１２１２に接続されている。ストリームインタフェース１２１０は、ストリームドメイン１２０６内のストリーム相互接続１２３０およびストリーム－メモリマップドインタフェース１２２８にさらに接続されている。ストリーム－メモリマップドインタフェース１２２８は、ドメイン１２０６および１２０８をブリッジする。例えば、インタフェース１２２８のストリーム－メモリ間マップ回路はドメイン１２０６内に位置してもよく、インタフェース１２２８のメモリ－ストリーム間マップ回路はドメイン１２０８内に位置してもよい。ＮＩＣ拡張ドメイン１２０２は、ＮＩＣコア９０６に接続されたアルゴリズム検索回路１２１４と、ＢＩＴＷインタフェース９０４に接続されたレイヤ４処理および検索回路１２１６とをさらに含む。

【0116】

ストレージドメイン１２０４は、ストリームトラフィックマネージャ１００２に接続されたＮＶＭｅ ＥＰ１２１８を含む。ＮＶＭｅ ＥＰ１２１８はさらに、ＮＶＭｅ－ＮＶＭｅｏＦ１２２０およびＮＶＭｅ／集約／暗号化回路１２２２に接続する。ＮＶＭｅ－ＮＶＭｅｏＦ１２２０はさらに、ＮＩＣ拡張ドメイン１２０２のＲＤＭＡ１２１２に接続する。ＮＶＭｅ／集約／暗号化回路１２２２は、同じくストレージドメイン１２０４に含まれるＰＣＩｅ ＲＰ１２２４およびＰＣＩｅ１２２６に接続する。ＰＣＩｅ ＲＰ１２２４、１２２６は、外部の不揮発性ストレージ（例えば、ＳＳＤなどの不揮発性記憶装置１３６）に接続することができる。

【0117】

ストリームドメイン１２０６は、ストリームトラフィックマネージャ１００２に接続されたストリーム相互接続１２３０を含む。ストリームドメイン１２０６はまた、ストリーム相互接続１２３０に接続された１つまたは複数のストリームカーネル１２３２を含む。メモリマップドドメイン１２０８は、ストリームトラフィックマネージャ１００２に接続されたメモリマップド相互接続１２３４を含む。メモリマップドドメイン１２０８は、メモリマップド相互接続１２３４に接続された１つまたは複数のメモリマップドカーネル１２３６をさらに含む。メモリマップド相互接続１２３４は、１つまたは複数のメモリコントローラ（図示せず）を介して、１つまたは複数の外部ＤＤＲメモリ（例えば、揮発性メモリ１３４）に接続することができる。ストリーム－メモリマップドインタフェース１２２８はまた、１つまたは複数のメモリコントローラ（図示せず）を介して、１つまたは複数の外部ＤＤＲメモリ（例えば、揮発性メモリ１３４）に接続することもできる。

【0118】

図１２は、限定ではなく例示を目的として提供されている。他の例では、ドメインの１つまたは複数あるいは任意の組み合わせは、動的領域２０４内に任意の所与の時間に実装されてもよい。さらに、動的部分再構成を使用して、プログラマブルＩＣ１３２の動作中に必要に応じて特定のドメインを追加および／または削除することができる。

【0119】

例えば、プラットフォームがプログラマブルＩＣ１３２に実装されると、第１の部分構成ビットストリームがプログラマブルＩＣ１３２にロードされて、ストリームドメイン１２０６およびメモリマップドドメイン１２０８のみを含むように動的領域２０４を構成することができる。別の時点で、第２の部分構成ビットストリームがプログラマブルＩＣ１３２にロードされて、ストレージドメイン１２０４、ストリームドメイン１２０６、およびメモリマップドドメイン１２０８を実装するように動的領域２０４を構成することができる。別の時点で、第３の部分構成ビットストリームがプログラマブルＩＣ１３２にロードされて、ＮＩＣ拡張ドメイン１２０２、ストレージドメイン１２０４、ストリームドメイン１２０６、およびメモリマップドドメイン１２０８を実装するように動的領域２０４を構成することができる。

【0120】

別の態様では、各ドメインは異なるＰＲ領域として実装される。したがって、各々のドメインに実装された回路は、他のドメインの回路を中断することなく経時的に変更することができる。ドメインが互いにインタフェースする場合、接続ＰＲ領域が部分的再構成を受け終えるまで、データフローを一時的に停止することができる。

【0121】

図１３は、本明細書に記載のスマートＮＩＣ機能を実装するプログラマブルＩＣを動作させる例示的な方法１３００を示す。一態様では、プログラマブルＩＣの構成に関する図１３に関連して説明される動作は、ホストシステムによって実行または開始することができる。

【0122】

ブロック１３０２において、プログラマブルＩＣは、プラットフォームをデバイスに実装する。プラットフォームは、プログラマブルＩＣの静的回路に少なくとも部分的に実装される。例えば、ホストシステムは、プラットフォームを指定する構成ビットストリーム（例えば、完全または部分構成ビットストリーム）を不揮発性メモリ１３６に書き込むことができる。プログラマブルＩＣは、それ自体をブートストラップし、ブート時にプラットフォームの構成ビットストリームをロードすることができる。プラットフォームの構成ビットストリームは、動作期間中、プログラマブルＩＣ内に常駐し続けることができる。説明したように、構成ビットストリームは静的領域を定義し、プラットフォームを少なくとも部分的に静的領域に物理的に実装する。ブロック１３０２における構成ビットストリームのロードはまた、プラットフォームを実装するために使用されないプログラマブルＩＣの部分としてデバイスの動的領域を定義することもできる。

【0123】

プラットフォームが１つまたは複数のＰＲ領域を使用して実装される実施態様では、プラットフォームは、複数の部分構成ビットストリームをロードすることによって指定することができる。例えば、プラットフォームの一部を静的領域に実装する１つの部分構成ビットストリームをロードすることができる。プラットフォームを実装するために使用される各ＰＲ領域について、別の部分構成ビットストリームがそのＰＲ領域のためにロードされる。

【0124】

ブロック１３０４において、プログラマブルＩＣは、ホストシステムおよびネットワークとの通信リンクを確立する。例えば、プラットフォームのＰＣＩｅコントローラは、ホストシステムとの通信リンクを確立する。プラットフォームのイーサネットインタフェースは、ネットワーク、例えばネットワーク内のノードまたはスイッチとの通信リンクを確立する。プラットフォームがプログラマブルＩＣに実装されると、プログラマブルＩＣは、ホストシステムとネットワークとの間でデータをやりとりできることを理解されたい。

【0125】

ブロック１３０６において、プログラマブルＩＣは、デバイスの動的領域にユーザ指定回路を実装する。例えば、ホストシステムは、部分構成ビットストリームをその中にロードすることによってプログラマブルＩＣの部分的再構成を開始することができる。部分構成ビットストリームは、デバイスの動的領域にユーザ指定回路を実装する。動的領域が単一のＰＲ領域を含む場合、単一の部分構成ビットストリームがロードされうる。動的領域が複数のＰＲ領域を含む場合、ホストシステムは、複数の部分構成ビットストリームのプログラマブルＩＣへのロードを開始することができる。例えば、ＰＲ領域毎に１つの部分構成ビットストリームがロードされてもよい。いずれの場合でも、ユーザ指定回路を実装するために、動的領域の各ＰＲ領域に１つまたは複数のカーネルを実装することができる。

【0126】

一態様では、ユーザ指定回路の実装の一部として、通信インタフェースは、ロードされた部分構成ビットストリームに関連するメタデータに基づいて選択的に有効および／または無効にされる。動的領域が複数のＰＲ領域を含む場合、所与のＰＲ領域に対する部分構成ビットストリームは、その特定のＰＲ領域に結合するＮＩＣコントローラの通信インタフェースをプログラムするために必要なメタデータを含むことができる。

【0127】

ブロック１３０８において、プログラマブルＩＣは、本開示内で説明されるように、ユーザ指定回路を使用して１つまたは複数の動作を実行することができる。ブロック１３０８において、ユーザ指定回路は、出力データおよび入力データの両方について非対称にデータを処理するように動作可能である。すなわち、入力データは、動的領域内の１つまたは複数のカーネルによって処理されるか、またはそのようなカーネルを使用してまったく処理されないが、出力データは、入力データに対して実行される処理とは無関係に、動的領域内の１つまたは複数の異なるカーネルによって処理されるか、またはそのようなカーネルによってまったく処理されなくてもよい。

【0128】

ブロック１３０８において、左側のブロックは入力データの処理を示し、右側のブロックは出力データの処理を示す。ブロック１３１０において、プログラマブルＩＣはネットワークからデータを受信する。イーサネットインタフェースは、データを受信し、データをＮＩＣコントローラに提供する。ブロック１３１２において、プラットフォーム内のＮＩＣコントローラは、動的領域内のユーザ指定回路とデータを交換することができる。データは、ソフトウェア制御通信インタフェースのうちの１つまたは複数から送信され、ユーザ指定回路によって処理され、プラットフォームに返される。ブロック１３１４において、プラットフォームは、処理されたデータをホストシステムに送信する。例えば、データは、ＤＭＡ回路およびＰＣＩｅコントローラに提供される。ＰＣＩｅコントローラは、処理されたデータをホストシステムに提供する。

【0129】

ブロック１３１６において、プログラマブルＩＣは、ホストシステムからデータを受信する。ＰＣＩｅコントローラは、ホストシステムからデータを受信し、そのデータをＤＭＡ回路に提供する。ＤＭＡ回路は、プラットフォーム内の１つまたは複数の他の回路にデータを提供する。ブロック１３１８において、ＮＩＣコントローラは、動的領域内のユーザ指定回路とデータを交換することができる。データは、ソフトウェア制御通信インタフェースのうちの１つまたは複数から送信され、ユーザ指定回路によって処理され、プラットフォームに返される。ブロック１３２０において、プラットフォームは、処理されたデータをネットワークに送信する。例えば、データはイーサネットインタフェースに提供される。イーサネットインタフェースは、処理されたデータをネットワークに提供する。

【0130】

一態様では、ブロック１３０８の一部として、または本明細書に記載のプロセッサの制御下でいつでも、プラットフォームのソフトウェア制御通信インタフェースのうちの１つまたは複数をオンまたはオフにすることができる。例えば、ソフトウェア制御通信インタフェースの各々は、動的領域の実装時に特定の状態（オンまたはオフ）にすることができる。プログラマブルＩＣが動作し続けるとき、ソフトウェア制御通信インタフェースは、互いに独立して、かつ動的領域の部分的な再構成から独立して、オンまたはオフにすることができる。

【0131】

例えば、所与のソフトウェア制御通信インタフェースをオンにし、次いで動的領域を中断することなく動作させ続けながらオフにすることができる。場合によっては、ソフトウェア制御通信インタフェースは、それに接続された動的領域の部分（例えば、特定のＰＲ領域）が部分的な再構成を受けているときは非アクティブ化されてもよい。ＰＲ領域の部分的な再構成が成功すると、ソフトウェア制御通信インタフェースは再びオンにされてもよい。いずれの場合でも、説明したような通信インタフェースに対する動的制御は、動的領域内の部分的な再構成を開始することなく、動的領域を通るデータフローを動的に変更することを可能にする。

【0132】

ブロック１３２２において、トリガイベントが検出されたかどうかに関する判定が行われる。一態様において、ホストシステムは、プログラマブルＩＣ内に実装されるべき異なるタイプのユーザ指定回路に対する要求を受信することができ、要求は、部分的な再構成のためのトリガイベントとみなされる。別の例では、トリガイベントは、プログラマブルＩＣに部分的な再構成が必要であるという通知をホストシステムに通知させる、プログラマブルＩＣ自体によって検出された信号または信号の組み合わせであってもよい。いずれの場合も、トリガイベントの検出に応答して、方法１３００はブロック１３０６にループバックする。トリガイベントを検出しないことに応答して、方法１３００はブロック１３２４に進み、ここで、プログラマブルＩＣは、プラットフォームおよび動的領域の両方について現在の構成で動作し続ける。方法１３００は、トリガイベントが検出されるまでブロック１３２２と１３２４との間で反復することができる。

【0133】

ブロック１３０６において、プログラマブルＩＣが部分的に再構成される。ホストシステムは、例えば、１つまたは複数の他の部分構成ビットストリームをプログラマブルＩＣにロードする。プログラマブルＩＣは、完全に新しいユーザ指定回路を動的領域に（例えば、動的領域が単一のＰＲ領域を含む場合）、または新しい／異なるユーザ指定回路のみを動的領域の１つもしくは複数の選択されたもしくはすべてのＰＲ領域に実装することができる。さらに、動的領域の従来の構成と比較して動的領域に実装されるＰＲ領域の数を変更することができる。

【0134】

本明細書に記載の本発明の構成は、ネットワークトラフィックに従って機能の動的な、例えばランタイム中の挿入および／または置換をサポートするプログラマブルＩＣに実装されたプラットフォームを示す。プログラマブルＩＣは、プラットフォームによって、データ損失なしにネットワークとホストシステムとの間でネットワークトラフィックを通過させ続けることができる。挿入された機能は、プラットフォームを通るデータフロー内の様々な挿入点のいずれかに挿入することができる。

【0135】

図１４は、プログラマブルＩＣ上にプラットフォームを実装する例示的な方法１４００を示す。ブロック１４０２において、プログラマブル回路の静的領域に少なくとも部分的に実装されたプラットフォームがデバイス上に提供される。ブロック１４０４において、プラットフォームと通信するユーザ指定回路を実装するように構成されたプログラマブル回路の動的領域がデバイス上に提供される。プラットフォームは、プログラマブル回路の動的領域の少なくとも一部が動的に再構成されている間に、ホストデータ処理システムとの第１の通信リンクおよびネットワークとの第２の通信リンクを確立し維持するように構成される。

【0136】

図１５は、ＩＣの例示的なアーキテクチャ１５００を示す。アーキテクチャ１５００は、プログラマブルＩＣ１３２などの本明細書に記載のプログラマブルＩＣを実装するために使用することができる。一例として、アーキテクチャ１５００は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を実装するために使用することができる。アーキテクチャ１５００はまた、システムオンチップ（ＳｏＣ）タイプのＩＣを表すこともできる。ＳｏＣは、プログラムコードを実行するプロセッサおよび１つ以上の他の回路を含むＩＣである。他の回路は、ハードワイヤード回路、プログラマブル回路、および／またはそれらの組み合わせとして実装されてもよい。回路は、互いにおよび／またはプロセッサと協働して動作することができる。

【0137】

図示されるように、アーキテクチャ１５００は、いくつかの異なるタイプのプログラマブル回路、例えば論理ブロックを含む。例えば、アーキテクチャ１５００は、マルチギガビットトランシーバ（ＭＧＴ）１５０１、構成可能論理ブロック（ＣＬＢ）１５０２、ランダムアクセスメモリブロック（ＢＲＡＭ）１５０３、入力／出力ブロック（ＩＯＢ）１５０４、構成およびクロッキング論理（ＣＯＮＦＩＧ／ＣＬＯＣＫＳ）１５０５、デジタル信号処理ブロック（ＤＳＰ）１５０６、特殊Ｉ／Ｏブロック１５０７（例えば、構成ポートおよびクロックポート）、ならびにデジタルクロックマネージャ、アナログデジタルコンバータ、システム監視論理などの他のプログラマブル論理１５０８を含む多数の異なるプログラマブルタイルを含むことができる。

【0138】

いくつかのＩＣでは、各プログラマブルタイルは、各隣接タイル内の対応する相互接続要素（ＩＮＴ）１５１１との間の標準化された接続を有するプログラマブルＩＮＴ１５１１を含む。したがって、ＩＮＴ１５１１は、一緒に、図示のＩＣのためのプログラマブル相互接続構造を実装する。各ＩＮＴ１５１１はまた、図１５の上部に含まれる例によって示されるように、同じタイル内のプログラマブル論理要素との接続を含む。

【0139】

例えば、ＣＬＢ１５０２は、単一のＩＮＴ１５１１に加えてユーザ論理を実装するようにプログラムすることができる構成可能論理素子（ＣＬＥ）１５１２を含むことができる。ＢＲＡＭ１５０３は、１つまたは複数のＩＮＴ１５１１に加えて、ＢＲＡＭ論理要素（ＢＲＬ）１５１３を含むことができる。通常、タイルに含まれるＩＮＴ１５１１の数は、タイルの高さに依存する。図示のように、ＢＲＡＭタイルは５つのＣＬＢと同じ高さを有するが、他の数（例えば、４）を使用することもできる。ＤＳＰタイル１５０６は、適切な数のＩＮＴ１５１１に加えて、ＤＳＰ論理要素（ＤＳＰＬ）１５１４を含むことができる。ＩＯＢ１５０４は、例えば、ＩＮＴ１５１１の１つのインスタンスに加えて、Ｉ／Ｏ論理要素（ＩＯＬ）１５１５の２つのインスタンスを含むことができる。ＩＯＬ１５１５に接続される実際のＩ／Ｏパッドは、ＩＯＬ１５１５の領域に限定されなくてもよい。

【0140】

図１５に図示された例では、例えば領域１５０５、１５０７、および１５０８から形成されたダイの中心付近の水平領域は、構成、クロック、および他の制御論理に使用することができる。この水平領域から延びる垂直領域１５０９は、プログラマブルＩＣの幅全体にクロックおよび構成信号を分配するために使用することができる。

【0141】

図１５に示すアーキテクチャを利用するいくつかのＩＣは、ＩＣの大部分を構成する規則的な柱状構造を破壊する追加の論理ブロックを含む。追加の論理ブロックは、プログラマブルブロックおよび／または専用回路であってもよい。例えば、ＰＲＯＣ１５１０として示されているプロセッサブロックは、ＣＬＢおよびＢＲＡＭのいくつかの列にまたがっている。

【0142】

一態様では、ＰＲＯＣ１５１０は、ＩＣのプログラマブル回路を実装するダイの一部として製造される専用回路、例えばハードワイヤードプロセッサとして実装されてもよい。ＰＲＯＣ１５１０は、個々のプロセッサ、例えばプログラムコードを実行することができる単一のコアから、１つまたは複数のコア、モジュール、コプロセッサ、インタフェースなどを有するプロセッサシステム全体までの複雑さの範囲に及ぶ、様々な異なるプロセッサタイプおよび／またはシステムのいずれかを表すことができる。

【0143】

別の態様では、ＰＲＯＣ１５１０は、アーキテクチャ１５００から省略され、記載されたプログラマブルブロックの他のタイプのうちの１つまたは複数と置き換えられてもよい。さらに、そのようなブロックは、プログラマブル回路の様々なブロックを使用して、ＰＲＯＣ１５１０の場合のようにプログラムコードを実行することができるプロセッサを形成することができるという点で、「ソフトプロセッサ」を形成するために利用することができる。

【0144】

「プログラマブル回路」という語句は、ＩＣ内のプログラマブル回路要素、例えば、本明細書に記載の様々なプログラム可能または構成可能な回路ブロックまたはタイル、ならびにＩＣにロードされた構成データに従って様々な回路ブロック、タイル、および／または要素を選択的に結合する相互接続回路を指す。例えば、ＣＬＢ１５０２およびＢＲＡＭ１５０３などのＰＲＯＣ１５１０の外部にある図１５に示す回路ブロックは、ＩＣのプログラマブル回路と考えられる。

【0145】

一般に、プログラマブル回路の機能は、構成データがＩＣにロードされるまで確立されない。構成ビットのセットは、ＦＰＧＡなどのＩＣのプログラマブル回路をプログラムするために使用され得る。構成ビットは、通常、「構成ビットストリーム」と呼ばれる。一般に、プログラマブル回路は、最初に構成ビットストリームをＩＣにロードしなければ動作または機能しない。構成ビットストリームは、プログラマブル回路に特定の回路設計を効果的に実装する。回路設計は、例えば、プログラマブル回路ブロックの機能的態様、および様々なプログラマブル回路ブロック間の物理的接続を指定する。

【0146】

「ハードワイヤード」または「硬化」、すなわちプログラム不可能な回路は、ＩＣの一部として製造される。プログラマブル回路とは異なり、ハードワイヤード回路または回路ブロックは、ＩＣの製造後は、構成ビットストリームのロードによって実装されない。ハードワイヤード回路は、一般に、例えば、最初に構成ビットストリームをＩＣ、例えばＰＲＯＣ１５１０にロードすることなく機能する専用の回路ブロックおよび相互接続を有すると考えられる。

【0147】

場合によっては、ハードワイヤード回路は、ＩＣ内の１つまたは複数のメモリ要素に記憶されたレジスタ設定または値に従って設定または選択することができる１つまたは複数の動作モードを有することができる。動作モードは、例えば、構成ビットストリームをＩＣにロードすることによって設定することができる。この能力にもかかわらず、ハードワイヤード回路はＩＣの一部として製造されるときに動作可能であり、特定の機能を有するので、ハードワイヤード回路はプログラマブル回路とはみなされない。

【0148】

ＳｏＣの場合、構成ビットストリームは、プログラマブル回路内に実装されるべき回路およびＰＲＯＣ１５１０またはソフトプロセッサによって実行されるべきプログラムコードを指定することができる。場合によっては、アーキテクチャ１５００は、構成ビットストリームを適切な構成メモリおよび／またはプロセッサメモリにロードする専用構成プロセッサを含む。専用構成プロセッサは、ユーザ指定のプログラムコードを実行しない。他の場合には、アーキテクチャ１５００は、ＰＲＯＣ１５１０を利用して、構成ビットストリームを受信し、構成ビットストリームを適切な構成メモリにロードし、および／または実行のためにプログラムコードを抽出することができる。

【0149】

図１５は、プログラマブル回路、例えばプログラマブルファブリックを含むＩＣを実装するために使用され得る例示的なアーキテクチャを示すことを意図している。例えば、図１５の上部に含まれる列の論理ブロックの数、列の相対幅、列の数および順序、列に含まれる論理ブロックのタイプ、論理ブロックの相対サイズ、および相互接続／論理の実装は、純粋に例示的なものである。実際のＩＣでは、例えば、ユーザ回路設計の効率的な実装を容易にするために、ＣＬＢが現れる場所には常に、ＣＬＢの２つ以上の隣接する列が通常含まれる。しかしながら、隣接するＣＬＢ列の数は、ＩＣの全体サイズに応じて変化し得る。さらに、ＩＣ内のＰＲＯＣ１５１０などのブロックのサイズおよび／または配置は、例示のみを目的としており、限定として意図されていない。

【0150】

説明の目的で、本明細書に開示される様々な発明概念の完全な理解を提供するために、特定の専門語が記載される。しかしながら、本明細書で使用される用語は、本発明の構成の特定の態様を説明することのみを目的としており、限定することを意図するものではない。

【0151】

本明細書で定義されるように、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数形も含むことが意図される。

【0152】

本明細書で定義されるように、「少なくとも１つ」、「１つまたは複数の」、および「および／または」という用語は、特に明記しない限り、動作において連言的および選言的の両方であるオープンエンド表現である。例えば、「Ａ、Ｂ、およびＣのうちの少なくとも１つ」、「Ａ、Ｂ、またはＣのうちの少なくとも１つ」、「Ａ、Ｂ、およびＣのうちの１つまたは複数」、「Ａ、Ｂ、またはＣのうちの１つまたは複数」および「Ａ、Ｂ、および／またはＣ」という表現はそれぞれ、Ａのみ、Ｂのみ、Ｃのみ、ＡとＢとを一緒に、ＡとＣとを一緒に、ＢとＣとを一緒に、またはＡ、ＢとＣとを一緒に、を意味する。

【0153】

本明細書で定義される場合、「自動的に」という用語は、人間の介入がないことを意味する。

【0154】

本明細書で定義される場合、「コンピュータ可読記憶媒体」という用語は、命令実行システム、装置、またはデバイスによって、またはそれに関連して使用されるプログラムコードを含むまたは記憶する記憶媒体を意味する。本明細書で定義される場合、「コンピュータ可読記憶媒体」は、一時的な伝播信号自体ではない。コンピュータ可読記憶媒体は、電子記憶装置、磁気記憶装置、光記憶装置、電磁記憶装置、半導体記憶装置、またはこれらの任意の適切な組み合わせであってもよいが、これらに限定されない。本明細書に記載の様々な形態のメモリは、コンピュータ可読記憶媒体の例である。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストは、ポータブルコンピュータディスケット、ハードディスク、ＲＡＭ、読み出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュメモリ）、電子的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ポータブルコンパクトディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリスティック、フロッピーディスクなどを含むことができる。

【0155】

本明細書で定義される場合、用語「である場合」は、文脈に応じて「ときに」または「際に」または「応答して」または「反応して」を意味する。したがって、語句「決定された場合」または「［記載された状態またはイベント］が検出された場合」は、文脈に応じて、「決定する際に」または「決定することに応答して」または「［記載された状態またはイベント］を検出すると」または「［記載された状態またはイベント］の検出に応答して」または「［記載された状態またはイベント］の検出に応答して」を意味すると解釈され得る。

【0156】

本明細書で定義される場合、「応答して」という用語および上記と同様の用語、例えば「である場合」、「ときに」または「際に」は、アクションまたはイベントに容易に応答または反応することを意味する。応答または反応は自動的に行われる。したがって、第２の動作が第１の動作に「応答して」実行される場合、第１の動作の発生と第２の動作の発生との間に因果関係がある。「応答して」は因果関係を示す。

【0157】

本明細書で定義される場合、「プロセッサ」という用語は、少なくとも１つのハードウェア回路を意味する。ハードウェア回路は、プログラムコードに含まれる命令を実行するように構成されてもよい。ハードウェア回路は、集積回路であってもよい。プロセッサの例には、中央処理装置（ＣＰＵ）、アレイプロセッサ、ベクトルプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、ＦＰＧＡ、プログラマブル論理アレイ（ＰＬＡ）、ＡＳＩＣ、プログラマブル論理回路、およびコントローラが含まれるが、これらに限定されない。

【0158】

本明細書で定義される場合、「リアルタイム」という用語は、特定のプロセスまたは決定が行われるのに十分に即時であるとユーザまたはシステムが感知する、またはプロセッサが何らかの外部プロセスに追いつくことを可能にする処理応答性のレベルを意味する。

【0159】

本明細書で定義される場合、「実質的に」という用語は、列挙された特性、パラメータ、または値が正確に達成される必要はないが、例えば公差、測定誤差、測定精度限界、および当業者に既知の他の要因を含む偏差または変動が、特性が提供しようとした効果を排除しない量で発生し得ることを意味する。

【0160】

第１、第２などの用語は、様々な要素を説明するために本明細書で使用され得る。特に明記しない限り、または文脈が明らかにそうでないことを示さない限り、これらの用語は１つの要素を別の要素から区別するためにのみ使用されるので、これらの要素はこれらの用語によって限定されるべきではない。

【0161】

コンピュータプログラム製品は、プロセッサに本明細書に記載の本発明の構成の態様を実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体を含むことができる。本開示内で、用語「プログラムコード」は、用語「コンピュータ可読プログラム命令」と交換可能に使用される。本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理装置に、またはネットワーク、例えばインターネット、ＬＡＮ、ＷＡＮおよび／または無線ネットワークを介して外部コンピュータもしくは外部記憶装置にダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ、および／またはエッジサーバを含むエッジデバイスを含むことができる。各コンピューティング／処理装置内のネットワークアダプタカードまたはネットワークインタフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、それぞれのコンピューティング／処理装置内のコンピュータ可読記憶媒体に記憶するためにコンピュータ可読プログラム命令を転送する。

【0162】

本明細書に記載の本発明の構成のための動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、またはオブジェクト指向プログラミング言語および／または手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかであってもよい。コンピュータ可読プログラム命令は、状態設定データを含むことができる。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロンソフトウェアパッケージとして、部分的にユーザのコンピュータ上で、部分的にリモートコンピュータ上で、または完全にリモートコンピュータもしくはサーバ上で実行することができる。後者のシナリオでは、リモートコンピュータは、ＬＡＮまたはＷＡＮを含む任意のタイプのネットワークを介してユーザのコンピュータに接続されてもよく、または（例えば、インターネットサービスプロバイダを使用してインターネットを介して）外部コンピュータに接続されてもよい。場合によっては、例えば、プログラマブル論理回路ＦＰＧＡ、またはＰＬＡを含む電子回路は、本明細書に記載の本発明の構成の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路をパーソナライズすることによってコンピュータ可読プログラム命令を実行することができる。

【0163】

本発明の構成の特定の態様は、方法、装置（システム）、およびコンピュータプログラム製品のフローチャート図および／またはブロック図を参照して本明細書で説明される。フローチャート図および／またはブロック図の各ブロック、ならびにフローチャート図および／またはブロック図のブロックの組み合わせは、コンピュータ可読プログラム命令、例えばプログラムコードによって実施され得ることが理解されよう。

【0164】

これらのコンピュータ可読プログラム命令は、汎用コンピュータ、専用コンピュータ、または他のプログラマブルデータ処理装置のプロセッサに提供されて機械を生成することができ、その結果、コンピュータまたは他のプログラマブルデータ処理装置のプロセッサを介して実行する命令は、フローチャートおよび／またはブロック図の１つまたは複数のブロックで指定された機能／動作を実施するための手段を作成する。これらのコンピュータ可読プログラム命令はまた、コンピュータ、プログラマブルデータ処理装置、および／または他のデバイスに特定の方法で機能するように指示することができるコンピュータ可読記憶媒体に記憶されてもよく、その結果、記憶された命令を有するコンピュータ可読記憶媒体は、フローチャートおよび／またはブロック図の１つまたは複数のブロックで指定された動作の態様を実施する命令を含む製品を含む。

【0165】

コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブル装置、または他のデバイス上で一連の動作を実行させてコンピュータ実施プロセスを生成するために、コンピュータ、他のプログラマブルデータ処理装置、または他のデバイスにロードされてもよく、その結果、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行する命令は、フローチャートおよび／またはブロック図の１つまたは複数のブロックで指定された機能／動作を実施する。

【0166】

図のフローチャートおよびブロック図は、本発明の構成の様々な態様によるシステム、方法、およびコンピュータプログラム製品の可能な実装のアーキテクチャ、機能、および動作を示す。これに関して、フローチャートまたはブロック図の各ブロックは、指定された動作を実施するための１つまたは複数の実行可能命令を含むモジュール、セグメント、または命令の一部を表すことができる。

【0167】

いくつかの代替実施態様では、ブロックに記載された動作は、図に記載された順序とは異なる順序で行われてもよい。例えば、連続して示される２つのブロックは、実質的に同時に実行されてもよく、またはブロックは、関連する機能に応じて、時には逆の順序で実行されてもよい。他の例では、ブロックは、一般に、昇順で実行されてもよいが、さらに他の例では、１つまたは複数のブロックは、様々な順序で実行されてもよく、結果は、後続のブロックまたは直後には続かない他のブロックで記憶および利用される。また、ブロック図および／またはフローチャート図の各ブロック、ならびにブロック図および／またはフローチャート図のブロックの組み合わせは、指定された機能または動作を実行するか、専用ハードウェアとコンピュータ命令の組み合わせを実行する、専用ハードウェアベースのシステムによって実装されてもよいことに留意されたい。

【0168】

以下の特許請求の範囲に見出すことができるすべてのミーンズプラスファンクションまたはステッププラスファンクションの要素の対応する構造、材料、動作、および均等物は、具体的に特許請求されている他の特許請求されている要素と組み合わせて機能を実行するための任意の構造、材料、または動作を含むことが意図されている。

【0169】

デバイスは、プログラマブル回路の静的領域に少なくとも部分的に実装されたプラットフォームと、プラットフォームと通信するユーザ指定回路を実装するように構成されたプログラマブル回路の動的領域とを含む。プラットフォームは、プログラマブル回路の動的領域の少なくとも一部が動的に再構成されている間に、ホストデータ処理システムとの第１の通信リンクおよびネットワークとの第２の通信リンクを確立し維持するように構成される。

【0170】

前述および他の実施態様はそれぞれ、単独でまたは組み合わせて、以下の特徴のうちの１つまたは複数を任意選択的に含むことができる。いくつかの例示的な実施態様は、以下の特徴のすべてを組み合わせて含む。

【0171】

別の態様では、プラットフォームは、ＮＩＣコントローラに結合されたイーサネットインタフェースと、ネットワークインタフェースカードコントローラに結合されたＤＭＡ回路と、ＤＭＡ回路に結合されたＰＣＩｅインタフェースとを含む。

【0172】

別の態様では、イーサネットインタフェース、ＤＭＡ回路、またはネットワークインタフェースカードコントローラのうちの少なくとも１つは、部分的に再構成可能な領域に実装される。

【0173】

別の態様では、ユーザ指定回路は、パケット処理を実行するように構成される。
別の態様では、プラットフォームは、動的領域に接続された通信インタフェースを有するＮＩＣコントローラを含む。

【0174】

別の態様では、通信インタフェースは、ＭＡＣとＮＩＣコントローラの第１の段との間に配置される。

【0175】

別の態様では、通信インタフェースはソフトウェア起動可能である。
別の態様では、ＮＩＣコントローラは、複数の相互接続された段を含み、複数の相互接続された段のうちの少なくとも１つは、通信インタフェースを有する。

【0176】

別の態様では、複数の相互接続された段の第１の段および第２の段はそれぞれ、動的領域に接続するように構成された独立した通信インタフェースを有する。

【0177】

別の態様では、各通信インタフェースは動的領域内の異なる部分再構成領域に接続し、各部分再構成領域は異なるユーザ指定回路を実装するために独立して再構成可能である。

【0178】

別の態様では、プラットフォームは、動的領域がプラットフォームと通信する異なるユーザ指定回路を実装するように再構成されている間、中断されずに動作し続ける。

【0179】

方法は、プログラマブル回路の静的領域に少なくとも部分的に実装されたプラットフォームをデバイス上に提供することと、プラットフォームと通信するユーザ指定回路を実装するように構成されたプログラマブル回路の動的領域をデバイス上に提供することとを含む。プラットフォームは、プログラマブル回路の動的領域の少なくとも一部が動的に再構成されている間に、ホストデータ処理システムとの第１の通信リンクおよびネットワークとの第２の通信リンクを確立し維持するように構成される。

【0180】

前述および他の実施態様はそれぞれ、単独でまたは組み合わせて、以下の特徴のうちの１つまたは複数を任意選択的に含むことができる。いくつかの例示的な実施態様は、以下の特徴のすべてを組み合わせて含む。

【0181】

別の態様では、プラットフォームは、ＮＩＣコントローラに結合されたイーサネットインタフェースと、ＮＩＣコントローラに結合されたＤＭＡ回路と、ＤＭＡ回路に結合されたＰＣＩｅインタフェースとを含む。

【0182】

別の態様では、イーサネットインタフェース、ＤＭＡ回路、またはネットワークインタフェースカードコントローラのうちの少なくとも１つは、部分的に再構成可能な領域に実装される。

【0183】

別の態様では、ユーザ指定回路は、パケット処理を実行するように構成される。
別の態様では、方法は、プラットフォーム内に、動的領域に接続された通信インタフェースを有するＮＩＣコントローラを提供することを含む。

【0184】

別の態様では、通信インタフェースは、ＭＡＣとＮＩＣコントローラの第１の段との間に配置される。

【0185】

別の態様では、方法は、ソフトウェア制御下で通信インタフェースを選択的に起動することを含む。

【0186】

別の態様では、方法は、ネットワークインタフェースカードコントローラに複数の相互接続された段を提供することと、複数の相互接続された段のうちの少なくとも１つのための通信インタフェースを提供することとを含む。

【0187】

別の態様では、方法は、複数の相互接続された段の第１の段および第２の段を提供することを含み、第１の段および第２の段はそれぞれ、動的領域に接続するように構成された独立した通信インタフェースを有する。

【0188】

別の態様では、各通信インタフェースは動的領域内の異なる部分再構成領域に接続し、各部分再構成領域は異なるユーザ指定回路を実装するために独立して再構成可能である。

【0189】

別の態様では、方法は、プラットフォームが中断なく動作し続けている間に、プラットフォームと通信する異なるユーザ指定回路を実装するように動的領域を再構成することを含む。

【0190】

ＩＣは、プログラマブル回路の静的領域に少なくとも部分的に実装されたプラットフォームを含むことができ、プラットフォームは、ホストインタフェースおよびネットワークインタフェースに結合されたネットワークインタフェースカードコントローラを含む。ＩＣはまた、プラットフォームと通信するユーザ指定回路を実装するように構成されたプログラマブル回路の動的領域を含むことができる。ユーザ指定回路は、１つまたは複数のパケット処理機能を実装することができる。ネットワークインタフェースカードコントローラは、動的領域に接続された複数の通信インタフェースを含む。プラットフォームは、ホストインタフェースを使用してホストデータ処理システムとの第１の通信リンクと、ネットワークインタフェースを使用してネットワークとの第２の通信リンクを確立し、維持するように構成され得る。プラットフォームは、プログラマブル回路の動的領域の少なくとも一部がその中に異なるユーザ指定回路を実装するように動的に再構成されている間、ネットワークとホストデータ処理システムとの間でデータを転送し続けるように構成することができる。

【0191】

前述および他の実施態様はそれぞれ、単独でまたは組み合わせて、以下の特徴のうちの１つまたは複数を任意選択的に含むことができる。いくつかの例示的な実施態様は、以下の特徴のすべてを組み合わせて含む。

【0192】

別の態様では、ネットワークインタフェースはイーサネットインタフェースを含む。
別の態様では、ネットワークインタフェースは、ネットワークインタフェースカードコントローラの第１段とネットワークインタフェースとの間の静的領域に位置する調停回路に結合されている。複数の通信インタフェースのうちの第１の通信インタフェースは、動的領域内のユーザ指定回路を調停回路に接続する。

【0193】

別の態様では、調停回路は、データをネットワークインタフェースカードコントローラに提供することなく、ネットワークインタフェースから受信したデータをネットワークインタフェースに戻してネットワークにルーティングするように構成される。

【0194】

別の態様では、調停回路は、ユーザ指定回路による処理の後にデータをネットワークインタフェースにルーティングして戻す。

【0195】

別の態様では、調停回路は、データをネットワークインタフェースに提供することなく、ネットワークインタフェースカードコントローラから受信したデータをネットワークインタフェースカードコントローラにルーティングして戻すように構成される。

【0196】

別の態様では、調停回路は、ユーザ指定回路による処理の後にデータをネットワークインタフェースカードコントローラにルーティングして戻す。

【0197】

別の態様では、複数の通信インタフェースは、ホストデータ処理システムによって選択的に有効にされる。

【0198】

別の態様では、ネットワークインタフェースカードコントローラは複数の段を含み、複数の通信インタフェースの各通信インタフェースは、複数の段のうちの異なる段に接続する。

【0199】

別の態様では、動的領域は複数の部分再構成領域を含み、各通信インタフェースは複数の部分再構成領域のうちの異なる１つに接続する。複数の部分再構成領域の各々は、その中に異なるユーザ指定回路を実装するように独立して再構成可能である。

【0200】

別の態様では、ホストインタフェースはＰＣＩｅインタフェースである。
別の態様では、ＩＣは、静的領域に実装されたＤＭＡ回路を含むことができ、ＤＭＡ回路は、ネットワークインタフェースカードコントローラおよびホストインタフェースに接続されている。メモリコントローラは、静的領域に実装されてもよい。メモリコントローラは、動的領域内のＤＭＡ回路およびユーザ指定回路に結合されてもよい。

【0201】

別の態様では、ネットワークインタフェースカードコントローラは、ネットワークインタフェースに接続されたネットワークインタフェースコアと、ＤＭＡ回路に接続されたアクセラレータ調停回路とを含む。アクセラレーション調停回路は、ストリームインタフェースを介して動的領域の複数の部分再構成領域のうちの１つまたは複数に結合する。各部分再構成領域は、異なる機能を実装することができる。

【0202】

別の態様では、ストリームインタフェースは、複数の部分再構成領域のうちの第１の部分再構成領域に実装され、ネットワークインタフェースコントローラのアクセラレータ調停回路に接続する。ユーザ指定回路は、複数の部分再構成領域のうちの１つまたは複数の他の部分再構成領域に実装されてもよい。

【0203】

別の態様では、複数の部分再構成領域のうちの１つまたは複数は、ホストデータ処理システムからオフロードされた計算ハードウェア加速タスクを実行するように構成された１つまたは複数のカーネル回路を含む。

【0204】

本明細書で提供される本発明の構成の説明は、例示を目的とするものであり、網羅的であること、または開示された形態および例に限定されることを意図するものではない。本明細書で使用される用語は、本発明の構成の原理、実際の用途または市場で見られる技術に対する技術的改善を説明するために、および／または当業者が本明細書に開示される本発明の構成を理解することを可能にするために選択された。記載された本発明の構成の範囲および精神から逸脱することなく、修正および変形が当業者には明らかであり得る。したがって、そのような特徴および実施態様の範囲を示すものとして、前述の開示ではなく、以下の特許請求の範囲を参照すべきである。

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】