特許 7592102 情報処理方法、装置及び通信機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-21

(45)【発行日】2024-11-29

(54)【発明の名称】情報処理方法、装置及び通信機器

(51)【国際特許分類】

   H04W 72/21 20230101AFI20241122BHJP

   H04W 28/02 20090101ALI20241122BHJP

   H04W 72/1268 20230101ALI20241122BHJP

【ＦＩ】

H04W72/21

H04W28/02

H04W72/1268

【請求項の数】 12

(21)【出願番号】P 2022562035

(86)(22)【出願日】2021-04-09

(65)【公表番号】

(43)【公表日】2023-05-24

(86)【国際出願番号】 CN2021086160

(87)【国際公開番号】W WO2021204243

(87)【国際公開日】2021-10-14

【審査請求日】2022-10-11

【審判番号】

【審判請求日】2024-04-11

(31)【優先権主張番号】202010275729.5

(32)【優先日】2020-04-09

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】517372494

【氏名又は名称】維沃移動通信有限公司

【氏名又は名称原語表記】ＶＩＶＯ ＭＯＢＩＬＥ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１， ｖｉｖｏ Ｒｏａｄ， Ｃｈａｎｇ’ａｎ， Ｄｏｎｇｇｕａｎ，Ｇｕａｎｇｄｏｎｇ ５２３８６３， Ｃｈｉｎａ

(74)【代理人】

【識別番号】100102532

【弁理士】

【氏名又は名称】好宮 幹夫

(74)【代理人】

【識別番号】100194881

【弁理士】

【氏名又は名称】小林 俊弘

(74)【代理人】

【識別番号】100215142

【弁理士】

【氏名又は名称】大塚 徹

(72)【発明者】

【氏名】劉 進華

【合議体】

【審判長】中木 努

【審判官】廣川 浩

【審判官】本郷 彰

(56)【参考文献】

【文献】特開２０２１－１２５８７５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H04B7/24- 7/26

H04W4/00-99/00

3GPP TSG RAN WG1-4

SA WG1-4

CT WG1,4

(57)【特許請求の範囲】

【請求項1】

中継機器に応用される情報処理方法であって、
プリエンプティブバッファ状態報告ＢＳＲをトリガするステップと、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、前記プリエンプティブＢＳＲをキャンセルするステップと、を含み、
前記第１状況は、
アップリンクデータの受信状況と、
レギュラーＢＳＲ及び周期的ＢＳＲのうちの少なくとも一方であるターゲットＢＳＲのトリガ状況と、のうちの少なくとも１つを含む情報処理方法。

【請求項2】

前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、前記プリエンプティブＢＳＲをキャンセルする前記ステップは、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、受信が期待されるデータを受信した場合に、前記プリエンプティブＢＳＲをキャンセルするステップを含む請求項１に記載の方法。

【請求項3】

前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、前記プリエンプティブＢＳＲをキャンセルする前記ステップは、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、受信が期待されるデータのうちの最高優先度の論理チャネルグループＬＣＧに対応するデータを受信した場合に、前記プリエンプティブＢＳＲをキャンセルするステップを含む請求項１に記載の方法。

【請求項4】

前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、前記プリエンプティブＢＳＲをキャンセルする前記ステップは、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、前記ターゲットＢＳＲがトリガされ、且つ第１優先度が第２優先度以上である場合に、前記プリエンプティブＢＳＲをキャンセルするステップを含み、
前記第１優先度は、前記ターゲットＢＳＲに対応する最高優先度のＬＣＧの優先度であり、前記第２優先度は、受信が期待されるデータに対応する最高優先度のＬＣＧの優先度である請求項１に記載の方法。

【請求項5】

前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、前記プリエンプティブＢＳＲをキャンセルする前記ステップは、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、前記ターゲットＢＳＲがトリガされ、且つ前記プリエンプティブＢＳＲを運ぶための媒体アクセス制御プロトコルデータユニットＭＡＣ ＰＤＵが前記プリエンプティブＢＳＲと前記ターゲットＢＳＲを同時に運ぶことができない場合に、前記プリエンプティブＢＳＲをキャンセルするステップを含む請求項１に記載の方法。

【請求項6】

中継機器に応用される情報処理装置であって、
プリエンプティブＢＳＲをトリガするためのトリガモジュールと、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、前記プリエンプティブＢＳＲをキャンセルするための処理モジュールと、を含み、
前記第１状況は、
アップリンクデータの受信状況と、
レギュラーＢＳＲ及び周期的ＢＳＲのうちの少なくとも一方であるターゲットＢＳＲのトリガ状況と、のうちの少なくとも１つを含む情報処理装置。

【請求項7】

前記処理モジュールは、具体的に、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、受信が期待されるデータを受信した場合に、前記プリエンプティブＢＳＲをキャンセルするためのものである請求項６に記載の装置。

【請求項8】

前記処理モジュールは、具体的に、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、受信が期待されるデータのうちの最高優先度のＬＣＧに対応するデータを受信した場合に、前記プリエンプティブＢＳＲをキャンセルするためのものである請求項６に記載の装置。

【請求項9】

前記処理モジュールは、具体的に、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、前記ターゲットＢＳＲがトリガされ、且つ第１優先度が第２優先度以上である場合に、前記プリエンプティブＢＳＲをキャンセルするためのものであり、
前記第１優先度は、前記ターゲットＢＳＲに対応する最高優先度のＬＣＧの優先度であり、前記第２優先度は、受信が期待されるデータに対応する最高優先度のＬＣＧの優先度である請求項６に記載の装置。

【請求項10】

前記処理モジュールは、具体的に、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、前記ターゲットＢＳＲがトリガされ、且つ前記プリエンプティブＢＳＲを運ぶためのＭＡＣ ＰＤＵが前記プリエンプティブＢＳＲと前記ターゲットＢＳＲを同時に運ぶことができない場合に、前記プリエンプティブＢＳＲをキャンセルするためのものである請求項６に記載の装置。

【請求項11】

メモリと、プロセッサと、前記メモリに記憶され、前記プロセッサによって実行可能なコンピュータプログラムとを備え、前記コンピュータプログラムが前記プロセッサによって実行されると、請求項１から５のいずれか１項に記載の情報処理方法のステップが実現される、通信機器。

【請求項12】

コンピュータプログラムが記憶されており、前記コンピュータプログラムがプロセッサによって実行されると、請求項１から５のいずれか１項に記載の情報処理方法のステップが実現される、コンピュータ読み取り可能な記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、２０２０年４月９日に中国で出願した中国特許出願番号Ｎｏ．２０２０１０２７５７２９．５の優先権を主張し、その全ての内容は引用によって本文に取り込まれる。

【0002】

本発明は、通信技術分野に関し、特に、情報処理方法、装置及び通信機器に関する。

【背景技術】

【0003】

プリエンプティブバッファ状態報告（Ｂｕｆｆｅｒ Ｓｔａｔｕｓ Ｒｅｐｏｒｔ，ＢＳＲ）は、受信されたＢＳＲ又は受信が期待されるデータに基づいてトリガされるＢＳＲ報告である。プリエンプティブＢＳＲは、スケジューリング要求（Ｓｃｈｅｄｕｌｉｎｇ Ｒｅｑｕｅｓｔ，ＳＲ）の送信をトリガすることができるが、プリエンプティブＢＳＲのトリガ後、セルフバックホール（ｉｎｔｅｇｒａｔｅｄ ａｃｃｅｓｓ ｂａｃｋｈａｕｌ，ＩＡＢ）移動端末（Ｍｏｂｉｌｅ Ｔｅｒｍｉｎａｔｉｏｎ，ＭＴ）は、ＳＲの送信機会を待つ必要があり、ＳＲの送信後、ＩＡＢ ＭＴは、さらに、親ＩＡＢノードのスケジューリングを待つ必要がある。しかしながら、親ＩＡＢノードからのアップリンク伝送許可を受信した後にプリエンプティブＢＳＲを送信しようとするときに、受信が期待されるデータが既に変わった可能性がある。この場合に、プリエンプティブＢＳＲのトリガ条件が既になくなり、或いは変更したので、親ＩＡＢノードのスケジューリングに寄与しないプリエンプティブＢＳＲを送信しては、親ＩＡＢノードのアップリンクスケジューリングへの妨害になる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の実施例は、従来の技術ではプリエンプティブＢＳＲの送信によってアップリンクスケジューリングへの妨害になる可能性があるという課題を解決するために、情報処理方法、装置及び通信機器を提供する。

【課題を解決するための手段】

【0005】

上記の技術課題を解決するために、本発明は、次のように実現する。

【0006】

第１側面において、本発明の実施例は、中継機器に応用される情報処理方法であって、
プリエンプティブＢＳＲをトリガするステップと、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、前記プリエンプティブＢＳＲをキャンセルするステップと、を含み、
前記第１状況は、
アップリンクデータの受信状況と、
レギュラーＢＳＲ及び周期的ＢＳＲのうちの少なくとも一方であるターゲットＢＳＲのトリガ状況と、のうちの少なくとも１つを含む情報処理方法を提供する。

【0007】

第２側面において、本発明の実施例は、中継機器に応用される情報処理装置であって、
プリエンプティブＢＳＲをトリガするためのトリガモジュールと、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、前記プリエンプティブＢＳＲをキャンセルするための処理モジュールと、を含み、
前記第１状況は、
アップリンクデータの受信状況と、
レギュラーＢＳＲ及び周期的ＢＳＲのうちの少なくとも一方であるターゲットＢＳＲのトリガ状況と、のうちの少なくとも１つを含む情報処理装置を提供する。

【0008】

第３側面において、本発明の実施例は、メモリと、プロセッサと、前記メモリに記憶され、前記プロセッサによって実行可能なコンピュータプログラムとを備え、前記コンピュータプログラムが前記プロセッサによって実行されると、前記情報処理方法のステップを実現できる通信機器を提供する。

【0009】

第４側面において、本発明の実施例は、コンピュータプログラムが記憶されており、前記コンピュータプログラムがプロセッサによって実行されると、前記情報処理方法のステップを実現できるコンピュータ読み取り可能な記憶媒体を提供する。

【発明の効果】

【0010】

本発明の実施例において、プリエンプティブＢＳＲをトリガした後に、プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成までのプロセスにおける状況、例えばアップリンクデータの受信状況及び／又はターゲットＢＳＲのトリガ状況に応じて、プリエンプティブＢＳＲをキャンセルすることができる。よって、無効なプリエンプティブＢＳＲの送信を回避してリソースを節約するとともに、無効なプリエンプティブＢＳＲによるアップリンクスケジューリングへの妨害を回避することができる。

【図面の簡単な説明】

【0011】

本発明の実施例の技術的解決手段をより明確に説明するために、以下において、本発明の実施例に用いられる図面を簡単に説明し、当然ながら、以下の説明における図面は本発明の実施例の一部に過ぎず、当業者であれば、創造的な労力を要することなく、これらの図面から他の図面に想到し得る。

【図1】本発明の実施例におけるＩＡＢシステムの構造模式図である。

【図2】本発明の実施例におけるＩＡＢシステムの集約ユニット－分散ユニット（Ｃｅｎｔｒａｌｉｚｅｄ Ｕｎｉｔ－Ｄｉｓｔｒｉｂｕｔｅｄ Ｕｎｉｔ，ＣＵ－ＤＵ）の構造の模式図である。

【図3】本発明の実施例の情報処理方法のフローチャートである。

【図4】本発明の実施例におけるプリエンプティブＢＳＲのキャンセルプロセスの模式図の１つである。

【図5】本発明の実施例におけるプリエンプティブＢＳＲのキャンセルプロセスの模式図の１つである。

【図6】本発明の実施例におけるプリエンプティブＢＳＲのキャンセルプロセスの模式図の１つである。

【図7】本発明の実施例におけるプリエンプティブＢＳＲのキャンセルプロセスの模式図の１つである。

【図8】本発明の実施例の情報処理装置の構造模式図である。

【図9】本発明の実施例の通信機器の構造模式図である。

【発明を実施するための形態】

【0012】

本発明の実施例の技術的解決手段をより明確に説明するために、以下において、本発明の実施例に用いられる図面を簡単に説明し、当然ながら、以下の説明における図面は本発明の実施例の一部に過ぎず、当業者であれば、創造的な労力を要することなく、これらの図面から他の図面に想到し得る。

【0013】

本発明の実施例を理解しやすくするために、まず、以下の内容を説明する。

【0014】

図１を参照し、図１は、本発明の実施例におけるＩＡＢシステムの構造模式図である。ＩＡＢシステムでは、ＩＡＢノードは、分散ユニット（Ｄｉｓｔｒｉｂｕｔｅｄ Ｕｎｉｔ，ＤＵ）機能部と移動端末（Ｍｏｂｉｌｅ Ｔｅｒｍｉｎａｔｉｏｎ，ＭＴ）機能部とを含む。ＭＴにより、アクセスポイント（即ち、ＩＡＢノード ｎｏｄｅ）は、上流アクセスポイント（即ち、親ＩＡＢノード，ｐａｒｅｎｔ ＩＡＢ ｎｏｄｅ）を見つけ、当該上流アクセスポイントのＤＵと、バックホールリンク（ｂａｃｋｈａｕｌ ｌｉｎｋ）と呼ばれる無線接続を確立することができる。ＩＡＢノードは、完全なバックホールリンクを確立すると、そのＤＵ機能をオンにし、ＤＵ機能は、セルサービスを提供し、即ち、ユーザー機器（Ｕｓｅｒ Ｅｑｕｉｐｍｅｎｔ，ＵＥ）にアクセスサービスを提供できる。セルフバックホールループに、サービスｄｏｎｏｒ ＩＡＢノード（又はＩＡＢ ｄｏｎｏｒという）が含まれ、ｄｏｎｏｒ ＩＡＢノードと直接接続されている有線伝送ネットワークが存在する。

【0015】

ＩＡＢシステムの集約ユニット－分散ユニット（Ｃｅｎｔｒａｌｉｚｅｄ Ｕｎｉｔ－Ｄｉｓｔｒｉｂｕｔｅｄ Ｕｎｉｔ，ＣＵ－ＤＵ）の構造図は、図２に示されるものであってもよい。セルフバックホールループにおいて、全てのＩＡＢノードのＤＵは、同一のＣＵノードに接続されており、当該ＣＵノードは、Ｆ１－ＡＰプロトコルによりＤＵに対する配置を行う。ＣＵは、無線リソース制御（Ｒａｄｉｏ Ｒｅｓｏｕｒｃｅ Ｃｏｎｔｒｏｌ，ＲＲＣ）プロトコルによりＭＴを配置する。Ｄｏｎｏｒ ＩＡＢノードは、ＭＴ機能部を有していない。

【0016】

ＩＡＢシステムは、アクセスポイントが密に配置されている場合に有線伝送ネットワークの配置が足りないという状況を解決し、つまり、有線伝送ネットワークがない場合にアクセスポイントは無線バックホールを利用できるようにするために導入されたものである。

【0017】

本発明の実施例において、ＢＳＲの種類は、少なくとも以下の２つに分けられてもよい。１）レギュラーＢＳＲ（Ｒｅｇｕｌａｒ ＢＳＲ）：当該Ｒｅｇｕｌａｒ ＢＳＲは、現在のデータ送信ありの論理チャネル（Ｌｏｇｉｃａｌ Ｃｈａｎｎｅｌ，ＬＣＨ）よりも優先度の高いＬＣＨがデータ送信なしからデータ送信ありに変更した場合、全てのＬＣＨがデータ送信なしのときに１つのＬＣＨがデータ送信ありに変更した場合、再送ＢＳＲタイマー（ｒｅｔｘＢＳＲ－Ｔｉｍｅｒ）がタイムアウトしたときに少なくとも１つのＬＣＨにまだ送信する必要のあるデータが存在する場合のいずれかにおいてトリガされてもよい。２）周期的ＢＳＲ（Ｐｅｒｉｏｄｉｃ ＢＳＲ）：当該Ｐｅｒｉｏｄｉｃ ＢＳＲは、周期的ＢＳＲタイマー（ｐｅｒｉｏｄｉｃＢＳＲ－Ｔｉｍｅｒ）がタイムアウトした場合にトリガされてもよい。

【0018】

ＬＣＨは、論理チャネルグループ（ＬＣＨ Ｇｒｏｕｐ，ＬＣＧ）に属し、ＢＳＲのＢＳ（バッファサイズ，ｂｕｆｆｅｒ ｓｉｚｅ）は、ＬＣＧ単位で報告され、最大８つのＬＣＧまで配置可能である。Ｒｅｇｕｌａｒ ＢＳＲは、ＳＲの送信をトリガできる。前回のＳＲの送信後に許可（ｇｒａｎｔ）を与えられない場合に、ＳＲの再送をトリガできる。

【0019】

本発明の実施例において、プリエンプティブＢＳＲは、ｐｒｅ－ｅｍｐｔｉｖｅ ＢＳＲである。プリエンプティブＢＳＲは、受信されたＢＳＲ又は受信が期待されるデータに基づいてトリガされることができる。なお、受信されたＢＳＲについて、受信が期待されるデータの存在を表す場合がある。

【0020】

アップリンクデータの伝送遅延を低減するために、ＩＡＢノードがＵＥ又は下流ＩＡＢノードのＢＳＲ（又はＳＲ）を受信した後に、ｐｒｅ－ｅｍｐｔｉｖｅ ＢＳＲをトリガしてもよく、又は、当該ＩＡＢノードに受信が期待されるデータがある場合、ｐｒｅ－ｅｍｐｔｉｖｅ ＢＳＲをトリガしてもよい。受信が期待されるデータは、下流ＩＡＢノード又はサービス対象のＵＥに送信されたアップリンク伝送許可によって決定することができる。プリエンプティブＢＳＲをトリガした後に、ＳＲの送信をトリガしてアップリンク伝送リソースを要求することができ、アップリンク伝送リソースを取得した場合に、ＩＡＢノードは、プリエンプティブＢＳＲを生成して親ＩＡＢノードに送信し、プリエンプティブＢＳＲをキャンセルすることができる。ここで、プリエンプティブＢＳＲは、ロングＢＳＲフォーマット（ｆｏｒｍａｔ）でのみ伝送してもよく、受信が期待されるデータのＬＣＧに応じて３～１１バイトを占有する。

【0021】

プリエンプティブＢＳＲのトリガから送信までの時間間隔については、主にＳＲリソースの周期、親ＩＡＢノードのスケジューリング、物理層伝送パラメータの配置などに依存する。プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲを含む媒体アクセス制御（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ，ＭＡＣ）プロトコルデータユニット（Ｐｒｏｔｏｃｏｌ Ｄａｔａ Ｕｎｉｔ，ＰＤＵ）の生成までの時間間隔は、数ミリ秒から数十ミリ秒、さらに、それ以上になる場合がある。

【0022】

図３を参照し、図３は、本発明の実施例で提供される情報処理方法のフローチャートであり、当該方法は、中継（ｒｅｌａｙ）機器（当該中継機器は、例えばＩＡＢノード機器又は他の場面における中継機器）に応用される。図３に示すように、この方法は、以下のステップを含む。

【0023】

ステップ３０１：プリエンプティブＢＳＲをトリガする。

【0024】

本実施例において、プリエンプティブＢＳＲ（ｐｒｅ－ｅｍｐｔｉｖｅ ＢＳＲ）は、受信されたＢＳＲ又は受信が期待されるデータに基づいてトリガされることができる。

【0025】

ステップ３０２：プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、プリエンプティブＢＳＲをキャンセルする。

【0026】

選択的に、当該第１状況は、
プリエンプティブＢＳＲのトリガ時の受信が期待されるデータの受信状況であってもよいアップリンクデータの受信状況と、
レギュラーＢＳＲ及び周期的ＢＳＲのうちの少なくとも一方であるターゲットＢＳＲのトリガ状況と、のうちの少なくとも１つを含んでもよい。

【0027】

つまり、本実施例における中継機器（例えば、ＩＡＢ ＭＴ）は、受信されたＢＳＲ又は受信が期待されるデータに基づくプリエンプティブＢＳＲのトリガからアップリンク伝送許可の受信（又はＭＡＣ ＰＤＵの構築）までの間、アップリンクデータの受信状況及び／又はターゲットＢＳＲ（ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲ）のトリガ状況に応じて、プリエンプティブＢＳＲをキャンセルするか否かを決定することができる。このプリエンプティブＢＳＲのキャンセルは、プリエンプティブＢＳＲの送信のキャンセル、又は、トリガされたプリエンプティブＢＳＲのキャンセルとして理解できる。

【0028】

本発明の実施例の情報処理方法により、プリエンプティブＢＳＲをトリガした後に、プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成までのプロセスにおける状況、例えばアップリンクデータの受信状況及び／又はターゲットＢＳＲのトリガ状況に応じて、プリエンプティブＢＳＲをキャンセルすることができる。よって、無効なプリエンプティブＢＳＲの送信を回避してリソースを節約することができるとともに、無効なプリエンプティブＢＳＲによるアップリンクスケジューリングへの妨害を回避することができる。

【0029】

本発明の実施例において、プリエンプティブＢＳＲがトリガされた後にプリエンプティブＢＳＲをキャンセルする方式は、以下のいずれか１つを含んでもよい。

【0030】

（１）プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成までのプロセスにおいて、受信が期待されるデータを受信した場合に、プリエンプティブＢＳＲをキャンセルする。

【0031】

この（１）でのプリエンプティブＢＳＲのキャンセル方式としては、具体的に、受信が期待されるデータが全て受信された後でのみ、プリエンプティブＢＳＲをキャンセルする。例えば、ＩＡＢ ＭＴがプリエンプティブＢＳＲを運ぶＭＡＣ ＰＤＵを構築するプロセスにおいて、受信が期待されるデータが０となり、即ち、受信が期待されるデータが全て受信された場合に、トリガされたプリエンプティブＢＳＲをキャンセルすることができる。ＩＡＢ ＭＴは受信が期待されるデータの一部のみを受信した場合に、トリガされたプリエンプティブＢＳＲをキャンセルしない。

【0032】

この（１）における方式によれば、ＩＡＢ ＭＴは、プリエンプティブＢＳＲを生成してＭＡＣ ＰＤＵに入れる際に、プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成までの期間のアップリンクデータの受信状況に応じて、下流ノード又はＵＥからのＢＳＲに対応するデータ、又は、過去に発行されたアップリンク伝送許可によって決定された、受信が期待されるデータが全て受信されたか否かを判断することができ、受信が完了した場合、即ち、受信が期待されるデータが０となった場合に、プリエンプティブＢＳＲの送信をキャンセルすることができる。

【0033】

例えば、図４に示すように、ＵＥ又はＩＡＢノード１はＢＳＲに基づいてＩＡＢノード２へのＳＲの送信をトリガし、ＩＡＢノード２は、ＵＥ又はＩＡＢノード１に許可を与えた後にＵＥ又はＩＡＢノード１で送信されたＢＳＲを運ぶＭＡＣ ＰＤＵを受信し、プリエンプティブＢＳＲをトリガした。その後、ＩＡＢノード２はプリエンプティブＢＳＲに基づいてＩＡＢノード３へのＳＲの送信をトリガし、ＩＡＢノード３からの許可を受信した。この場合、
ＩＡＢノード２がプリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成（ＭＡＣ ＰＤＵの構築）までのプロセスにおいて、受信が期待されるデータを全て受信した場合、即ち、受信が期待されるデータが全て受信された場合に、プリエンプティブＢＳＲの送信をキャンセルすることができ、つまり、ＩＡＢノード３に送信される、構築されたＭＡＣ ＰＤＵにプリエンプティブＢＳＲが含まれないか、又はプリエンプティブＢＳＲを含むＭＡＣ ＰＤＵをＩＡＢノード３に送信しない。このように、ＩＡＢノード２が無効なプリエンプティブＢＳＲを送信することを回避してリソースを節約するとともに、無効なプリエンプティブＢＳＲによる親ＩＡＢノード（ＩＡＢノード３）のスケジューリングへの妨害を回避することができる。

【0034】

（２）プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成までのプロセスにおいて、第１データのうちの最高優先度のＬＣＧに対応するデータを受信した場合に、プリエンプティブＢＳＲをキャンセルし、前記第１データは受信が期待されるデータである。

【0035】

この（２）のプリエンプティブＢＳＲのキャンセル方式としては、具体的に、期待される高優先度のＬＣＧに対応する受信対象のデータが全て受信された後でのみ、プリエンプティブＢＳＲをキャンセルする。例えば、ＩＡＢ ＭＴがプリエンプティブＢＳＲを運ぶＭＡＣ ＰＤＵを構築するプロセスにおいて、期待される高優先度のＬＣＧに対応する受信対象のデータが全て受信された場合に、トリガされたプリエンプティブＢＳＲをキャンセルすることができる。ＩＡＢ ＭＴが高優先度のＬＣＧに対応する受信対象のデータの一部を受信した場合に、トリガされたプリエンプティブＢＳＲをキャンセルしない。

【0036】

この（２）における方式によれば、ＩＡＢ ＭＴは、プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成までの期間に、受信が期待されるデータのうちの高優先度のＬＣＧに対応するデータを全て受信した場合に、プリエンプティブＢＳＲの送信をキャンセルすることができる。

【0037】

例えば、図５に示すように、ＵＥ又はＩＡＢノード１はＢＳＲに基づいてＩＡＢノード２へのＳＲの送信をトリガし、ＩＡＢノード２は、ＵＥ又はＩＡＢノード１に許可を与えた後にＵＥ又はＩＡＢノード１で送信されたＢＳＲを運ぶＭＡＣ ＰＤＵを受信し、プリエンプティブＢＳＲをトリガした。その後、ＩＡＢノード２はプリエンプティブＢＳＲに基づいてＩＡＢノード３へのＳＲの送信をトリガし、ＩＡＢノード３からの許可を受信した。この場合、
ＩＡＢノード２がプリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成（ＭＡＣ ＰＤＵの構築）までのプロセスにおいて、受信が期待されるデータのうちの高優先度のＬＣＧに対応する受信対象のデータを全て受信した場合に、プリエンプティブＢＳＲの送信をキャンセルすることができ、つまり、ＩＡＢノード３に送信される、構築されたＭＡＣ ＰＤＵにプリエンプティブＢＳＲが含まれないか、又はプリエンプティブＢＳＲを含むＭＡＣ ＰＤＵをＩＡＢノード３に送信しない。このように、ＩＡＢノード２が無効なプリエンプティブＢＳＲを送信することを回避してリソースを節約するとともに、無効なプリエンプティブＢＳＲによる親ＩＡＢノード（ＩＡＢノード３）のスケジューリングへの妨害を回避することができる。

【0038】

（３）プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成までのプロセスにおいて、ターゲットＢＳＲがトリガされ、且つ第１優先度が第２優先度以上である場合に、プリエンプティブＢＳＲをキャンセルし、前記第１優先度は、ターゲットＢＳＲに対応する最高優先度のＬＣＧの優先度であり、前記第２優先度は、受信が期待されるデータに対応する最高優先度のＬＣＧの優先度である。

【0039】

この（３）のプリエンプティブＢＳＲのキャンセル方式としては、具体的に、ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲのトリガ状況に応じてプリエンプティブＢＳＲをキャンセルする。例えば、ＩＡＢ ＭＴがプリエンプティブＢＳＲを運ぶＭＡＣ ＰＤＵの構築前にｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲをトリガし、且つ当該ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲによって報告される最高優先度のＬＣＧの優先度がプリエンプティブＢＳＲによって報告される最高優先度のＬＣＧの優先度以上である場合に、トリガされたプリエンプティブＢＳＲをキャンセルすることができる。

【0040】

この（３）における方式によれば、プリエンプティブＢＳＲの生成時に、ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲが既にトリガされ、且つ当該ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲで指示された、データありのＬＣＧのうちの最高優先度のＬＣＧの優先度が、データ受信を期待するＬＣＧのうちの最高優先度のＬＣＧの優先度以上である場合に、プリエンプティブＢＳＲをキャンセルすることができる。

【0041】

例えば、図６に示すように、ＵＥ又はＩＡＢノード１はＢＳＲに基づいてＩＡＢノード２へのＳＲの送信をトリガし、ＩＡＢノード２は、ＵＥ又はＩＡＢノード１に許可を与えた後にＵＥ又はＩＡＢノード１で送信されたＢＳＲを運ぶＭＡＣ ＰＤＵを受信し、プリエンプティブＢＳＲをトリガした。その後、ＩＡＢノード２はプリエンプティブＢＳＲに基づいてＩＡＢノード３へのＳＲの送信をトリガし、ＩＡＢノード３からの許可を受信した。この場合、
ＩＡＢノード２は、プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成（ＭＡＣ ＰＤＵの構築）までのプロセスにおいて、ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲが既にトリガされ、ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲで指示された、データありのＬＣＧのうちの最高優先度のＬＣＧの優先度である第１優先度が、データ受信を期待するＬＣＧのうちの最高優先度のＬＣＧの優先度である第２優先度以上である場合に、プリエンプティブＢＳＲの送信をキャンセルすることができ、つまり、ＩＡＢノード３に送信される、構築されたＭＡＣ ＰＤＵにプリエンプティブＢＳＲが含まれないか、又はプリエンプティブＢＳＲを含むＭＡＣ ＰＤＵをＩＡＢノード３に送信しない。このように、ＩＡＢノード２が無効なプリエンプティブＢＳＲを送信することを回避してリソースを節約するとともに、無効なプリエンプティブＢＳＲによる親ＩＡＢノード（ＩＡＢノード３）のスケジューリングへの妨害を回避することができる。

【0042】

（４）プリエンプティブＢＳＲのトリガからプリエンプティブＢＳＲの生成までのプロセスにおいて、ターゲットＢＳＲがトリガされ、且つプリエンプティブＢＳＲを運ぶためのＭＡＣ ＰＤＵがプリエンプティブＢＳＲとターゲットＢＳＲを同時に運ぶことができない場合に、プリエンプティブＢＳＲをキャンセルする。

【0043】

この（４）のプリエンプティブＢＳＲのキャンセル方式としては、具体的に、ＭＡＣ ＰＤＵの使用可能容量に基づいてプリエンプティブＢＳＲをキャンセルするか否かを決定する。例えば、ＩＡＢ ＭＴがプリエンプティブＢＳＲを運ぶＭＡＣ ＰＤＵの構築前にｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲが既にトリガされ、且つ当該ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲとプリエンプティブＢＳＲを同時に運ぶのに当該ＭＡＣ ＰＤＵの容量が足りない場合に、トリガされたプリエンプティブＢＳＲをキャンセルすることができる。

【0044】

例えば、図７に示すように、ＵＥ又はＩＡＢノード１はＢＳＲに基づいてＩＡＢノード２へのＳＲの送信をトリガし、ＩＡＢノード２は、ＵＥ又はＩＡＢノード１に許可を与えた後にＵＥ又はＩＡＢノード１で送信されたＢＳＲを運ぶＭＡＣ ＰＤＵを受信し、プリエンプティブＢＳＲをトリガした。その後、ＩＡＢノード２はプリエンプティブＢＳＲに基づいてＩＡＢノード３へのＳＲの送信をトリガし、ＩＡＢノード３からの許可を受信した。この場合、
ＩＡＢノード２は、プリエンプティブＢＳＲのトリガからＭＡＣ ＰＤＵの構築までのプロセスにおいて、ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲが既にトリガされ、当該ＭＡＣ ＰＤＵが当該ｒｅｇｕｌａｒ ＢＳＲ及び／又はｐｅｒｉｏｄｉｃ ＢＳＲとプリエンプティブＢＳＲを同時に運ぶのに不十分である場合に、プリエンプティブＢＳＲの送信をキャンセルすることができ、つまり、ＩＡＢノード３に送信される、構築されたＭＡＣ ＰＤＵにプリエンプティブＢＳＲが含まれないか、又はプリエンプティブＢＳＲを含むＭＡＣ ＰＤＵをＩＡＢノード３に送信しない。このように、ＩＡＢノード２が無効なプリエンプティブＢＳＲを送信することを回避してリソースを節約するとともに、無効なプリエンプティブＢＳＲによる親ＩＡＢノード（ＩＡＢノード３）のスケジューリングへの妨害を回避することができる。

【0045】

図８を参照し、図８は、本発明の実施例で提供される情報処理装置の構造模式図であり、図８に示すように、当該情報処理装置８０は、
プリエンプティブＢＳＲをトリガするためのトリガモジュール８１と、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおける第１状況に応じて、前記プリエンプティブＢＳＲをキャンセルするための処理モジュール８２と、を含み、
前記第１状況は、
アップリンクデータの受信状況と、
レギュラーＢＳＲ及び周期的ＢＳＲのうちの少なくとも一方であるターゲットＢＳＲのトリガ状況と、のうちの少なくとも１つを含む。

【0046】

選択的に、前記処理モジュール８２は、具体的に、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、受信が期待されるデータを受信した場合に、前記プリエンプティブＢＳＲをキャンセルするためのものである。

【0047】

選択的に、前記処理モジュール８２は、具体的に、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、第１データのうちの最高優先度のＬＣＧに対応するデータを受信した場合に、前記プリエンプティブＢＳＲをキャンセルするためのものであり、
前記第１データは受信が期待されるデータである。

【0048】

選択的に、前記処理モジュール８２は、具体的に、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、前記ターゲットＢＳＲがトリガされ、且つ第１優先度が第２優先度以上である場合に、前記プリエンプティブＢＳＲをキャンセルするためのものであり、
前記第１優先度は、前記ターゲットＢＳＲに対応する最高優先度のＬＣＧの優先度であり、前記第２優先度は、受信が期待されるデータに対応する最高優先度のＬＣＧの優先度である。

【0049】

選択的に、前記処理モジュール８２は、具体的に、
前記プリエンプティブＢＳＲのトリガから前記プリエンプティブＢＳＲの生成までのプロセスにおいて、前記ターゲットＢＳＲがトリガされ、且つ前記プリエンプティブＢＳＲを運ぶためのＭＡＣ ＰＤＵが前記プリエンプティブＢＳＲと前記ターゲットＢＳＲを同時に運ぶことができない場合に、前記プリエンプティブＢＳＲをキャンセルするためのものである。

【0050】

本発明の実施例の端末８０は、上記図３に示す方法の実施例で実現される各工程を実現するとともに、同じ有益な効果を達成することができ、重複を避けるために、ここで繰り返して説明しない。

【0051】

図９を参照し、図９は、本発明の実施例で提供される通信機器の構造模式図であり、図９に示すように、通信機器９０は、プロセッサ９１と、メモリ９２と、前記メモリ９２に記憶され、前記プロセッサ９１によって実行可能なコンピュータプログラムとを備え、通信機器９０における各構成要素は、バスインターフェース９３によって結合され、上記コンピュータプログラムが前記プロセッサ９１によって実行されると、上記図３に示す方法の実施例で実現される各工程を実現でき、且つ同様な技術効果を達成でき、重複を避けるために、ここで繰り返して説明しない。

【0052】

本発明の実施例は、更に、コンピュータプログラムが記憶されているコンピュータ可読記憶媒体を提供し、該コンピュータプログラムがプロセッサによって実行されると、上記図３に示す方法の実施例の各工程を実現でき、且つ同様な技術効果を達成できる。重複を避けるために、ここで繰り返して説明しない。ここで、前記のコンピュータ可読記憶媒体は、例えば、読み取り専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ，ＲＯＭ）、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ，ＲＡＭ）、磁気ディスク又は光ディスク等である。

【0053】

なお、本開示に記述したこれらの実施例は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード又はそれらの組合せによって実現できる。ハードウェアによって実現する場合、モジュール、ユニット、サブモジュール、サブユニットなどは、１つ又は複数の特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ，ＡＳＩＣ）、デジタル信号プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ，ＤＳＰ）、デジタル信号処理装置（ＤＳＰ Ｄｅｖｉｃｅ，ＤＳＰＤ）、プログラマブルロジックデバイス（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ，ＰＬＤ）、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，ＦＰＧＡ）、共通プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、本出願に記載の機能を実行するための他の電子ユニット又はそれらの組合せにおいて実現することができる。

【0054】

説明すべきことは、本明細書において、用語「含む」、「からなる」又はその他のあらゆる変形は、非排他的包含を含むように意図され、それにより一連の要素を含むプロセス、方法、物品又は装置は、それらの要素のみならず、明示されていない他の要素、又はこのようなプロセス、方法、物品又は装置に固有の要素をも含む点である。特に断らない限り、語句「１つの……を含む」により限定される要素は、該要素を含むプロセス、方法、物品又は装置に別の同じ要素がさらに存在することを排除するものではない。

【0055】

以上の実施形態に対する説明によって、当業者であれば上記実施例の方法がソフトウェアと必要な共通ハードウェアプラットフォームとの組合せという形態で実現できることを明確に理解可能であり、当然ながら、ハードウェアによって実現してもよいが、多くの場合において前者はより好ましい実施形態である。このような見解をもとに、本発明の技術的解決手段は実質的に又は従来技術に寄与する部分はソフトウェア製品の形で実施することができ、該コンピュータソフトウェア製品は、記憶媒体（例えばＲＯＭ／ＲＡＭ、磁気ディスク、光ディスク）に記憶され、端末（携帯電話、コンピュータ、サーバ、エアコン、又はネットワーク機器等であってもよい）に本発明の各実施例に記載の方法を実行させる複数の命令を含む。

【0056】

以上、図面を参照しながら本発明の実施例を説明したが、本発明は上記の具体的な実施形態に限定されず、上記の具体的な実施形態は例示的なものに過ぎず、限定的なものではなく、本発明の示唆をもとに、当業者が本発明の趣旨及び特許請求の保護範囲から逸脱することなくなし得る多くの形態は、いずれも本発明の保護範囲に属するものとする。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】