特許 7592476 電源装置及び画像形成装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-22

(45)【発行日】2024-12-02

(54)【発明の名称】電源装置及び画像形成装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20241125BHJP

   H02M 3/155 20060101ALI20241125BHJP

   G03G 21/00 20060101ALI20241125BHJP

【ＦＩ】

H02M3/28 V

H02M3/155 H

G03G21/00 398

【請求項の数】 8

(21)【出願番号】P 2020202459

(22)【出願日】2020-12-07

(65)【公開番号】P2022090216

(43)【公開日】2022-06-17

【審査請求日】2023-11-27

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100123559

【弁理士】

【氏名又は名称】梶 俊和

(74)【代理人】

【識別番号】100177437

【弁理士】

【氏名又は名称】中村 英子

(72)【発明者】

【氏名】淺野 裕基

【審査官】安食 泰秀

(56)【参考文献】

【文献】米国特許出願公開第２００９／００５１２２１（ＵＳ，Ａ１）

【文献】特開２０１８－１９６２６０（ＪＰ，Ａ）

【文献】実開昭６３－０６１０１２（ＪＰ，Ｕ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／２８

Ｈ０２Ｍ ３／１５５

Ｇ０３Ｇ ２１／００

(57)【特許請求の範囲】

【請求項1】

１次巻線と２次巻線とを有するトランスと、
前記１次巻線に直列に接続されたスイッチング素子と、
前記スイッチング素子をオンオフすることで、前記１次巻線に発生する電圧から第１の電圧を生成する第１の生成手段と、
前記スイッチング素子をオンオフすることで、前記２次巻線に発生する電圧から第２の電圧を生成する第２の生成手段と、
前記第１の電圧と前記第２の電圧とを、１つ以上の固定抵抗又は１つ以上のアクティブ素子を含む可変抵抗の、いずれか一方又は両方で接続することで、第３の電圧を生成する第３の生成手段と、
を備え、
前記第１の電圧は、前記第２の電圧よりも絶対値が小さいことを特徴とする電源装置。

【請求項2】

前記第１の電圧は、前記第２の電圧と極性が異なることを特徴とする請求項１に記載の電源装置。

【請求項3】

前記第１の生成手段は、少なくともダイオード及びコンデンサを有する整流部が複数接続された多段整流平滑回路を有し、
前記多段整流平滑回路は、前記１次巻線の両端に接続されていることを特徴とする請求項１又は請求項２に記載の電源装置。

【請求項4】

前記第１の生成手段は、前記１次巻線に発生した電圧を整流平滑するダイオード及びコンデンサを有することを特徴とする請求項１又は請求項２に記載の電源装置。

【請求項5】

前記第２の生成手段は、少なくともダイオード及びコンデンサを有する整流平滑回路を有し、
前記整流平滑回路は、前記２次巻線の両端に接続されていることを特徴とする請求項１から請求項４のいずれか１項に記載の電源装置。

【請求項6】

前記第３の電圧を所定の制御値に制御するフィードバック手段を備え、
前記フィードバック手段は、前記所定の制御値を正極性又は負極性に制御することを特徴とする請求項５に記載の電源装置。

【請求項7】

記録材に画像形成を行う画像形成手段と、
請求項１から請求項６のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。

【請求項8】

感光ドラムを帯電する帯電部と、感光ドラムに形成された静電潜像をトナーにより現像する現像部と、請求項１から請求項６のいずれか１項に記載の電源装置と、を備える画像形成装置であって、
前記第２の電圧は、前記帯電部に供給され、
前記第３の電圧は、前記現像部に供給され、
前記第１の電圧は、前記第２の電圧よりも絶対値が小さく、
前記第３の生成手段は、前記第３の電圧として正極性の電圧と負極性の電圧を生成する、
ことを特徴とする画像形成装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源装置及び画像形成装置に関し、例えば、トランスを用いたスイッチング電源に関する。

【背景技術】

【0002】

１つのトランスの１次側を駆動して、２次側に複数の電源電圧を生成する構成が知られている。例えば、トランスの２次側に１つの巻線を構成し、その両端に２対のダイオードとコンデンサを接続してそれぞれ整流平滑することで、２つの電源電圧を生成する構成がある（例えば、特許文献１参照）。また例えば、トランスの２次側に２つの巻線を構成し、それぞれの両端にダイオードとコンデンサを接続して整流平滑することで、２つの電源電圧を生成する構成がある（例えば、特許文献２参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１６－１５４４３２号公報

【文献】特開２０１４－１６５９３１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、電圧が大きく異なる２つの電源電圧を生成する場合は、従来の電源装置では以下のような課題がある。２次側に１つの巻線と２対のダイオード及びコンデンサを有する構成の場合は、低い電源電圧を生成するために、一方の整流平滑した電圧を降圧する必要がある。このため、降圧時に発生する消費電力が無駄となる。また、高い電圧から低い電圧を生成する場合は、高耐圧の部品が必要になる。また、２次側に２つの巻線を有する構成の場合は、トランスの巻き枠が制限されるため、必要なインダクタンスを得るために細い電線を使ったり、トランスサイズを大きくしたりする必要がある。いずれの場合も、部品コストの上昇や回路面積増大の要因となる。

【0005】

本発明は、このような状況のもとでなされたもので、コストの上昇や基板の面積の増大を抑えつつ、電位差の大きい複数の電圧を生成することを目的とする。

【課題を解決するための手段】

【0006】

上述した課題を解決するために、本発明は、以下の構成を備える。
（１）１次巻線と２次巻線とを有するトランスと、前記１次巻線に直列に接続されたスイッチング素子と、前記スイッチング素子をオンオフすることで、前記１次巻線に発生する電圧から第１の電圧を生成する第１の生成手段と、前記スイッチング素子をオンオフすることで、前記２次巻線に発生する電圧から第２の電圧を生成する第２の生成手段と、前記第１の電圧と前記第２の電圧とを、１つ以上の固定抵抗又は１つ以上のアクティブ素子を含む可変抵抗の、いずれか一方又は両方で接続することで、第３の電圧を生成する第３の生成手段と、を備え、前記第１の電圧は、前記第２の電圧よりも絶対値が小さいことを特徴とする電源装置。
（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。
（３）感光ドラムを帯電する帯電部と、感光ドラムに形成された静電潜像をトナーにより現像する現像部と、前記（１）に記載の電源装置と、を備える画像形成装置であって、前記第２の電圧は、前記帯電部に供給され、前記第３の電圧は、前記現像部に供給され、前記第１の電圧は、前記第２の電圧よりも絶対値が小さく、前記第３の生成手段は、前記第３の電圧として正極性の電圧と負極性の電圧を生成する、ことを特徴とする画像形成装置。

【発明の効果】

【0007】

本発明によれば、コストの上昇や基板の面積の増大を抑えつつ、電位差の大きい複数の電圧を生成することができる。

【図面の簡単な説明】

【0008】

【図1】実施例１の電源装置の回路図

【図2】実施例２の電源装置の回路図

【図3】実施例３の電源装置の回路図

【図4】実施例３のＶｃｏｎｔ３信号のＤｕｔｙと第３の電源電圧との関係を示す図

【図5】実施例４のレーザビームプリンタの概略図

【発明を実施するための形態】

【0009】

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。

【実施例1】

【0010】

実施例１について説明する。説明には、電源回路を示した図１を用いる。実施例１で説明する電源回路は、例えば、画像形成装置等の電子写真技術等における高電圧を出力する電源回路に用いられる。まず、電源回路全体の構成について説明する。

【0011】

［電源回路］
トランスＴ１１は１次巻線Ｔ１１－１と２次巻線Ｔ１１－２からなり、１次巻線Ｔ１１－１の一方の端子（以下、一端ともいう）に電源電圧Ｖ１が、他方の端子（以下、他端ともいう）に駆動回路部１２が接続されている。１次巻線Ｔ１１－１の両端子間には、さらに、第１の生成手段である１次電源生成部１１が接続されている。一方、２次巻線Ｔ１１－２の両端子間には、第２の生成手段である２次電源生成部２１が接続されている。なお、実施例１の電源電圧Ｖ１は例えば２４Ｖである。
次に、ブロックごとに、詳細を説明する。

【0012】

（駆動回路部１２）
まず、駆動回路部１２について説明する。駆動回路部１２はスイッチング素子である電界効果トランジスタ（以下、ＦＥＴ１１とする）とゲート抵抗Ｒ１１とゲートソース間抵抗Ｒ１２を有している。ここで、ＦＥＴ１１は、ドレイン端子がトランスＴ１１の１次巻線Ｔ１１－１の他端に接続され、ソース端子はグランド（以下、ＧＮＤとする）に接続されている。ゲート抵抗Ｒ１１は、一端がＦＥＴ１１のゲート端子に接続され、他端が電源の動作を管理する本体制御部１４のＣＬＫ端子に接続される。

【0013】

本体制御部１４のＣＬＫ端子からハイレベルの信号が出力されると、ＦＥＴ１１はオンし、ＦＥＴ１１のドレイン電圧はほぼＧＮＤと同レベルに低下する。これにより、トランスＴ１１の１次巻線Ｔ１１－１の両端に電圧が印加され、励磁電流が流れる。この状態で、ＣＬＫ端子から出力される電圧がローレベルに変化すると、ＦＥＴ１１はオフし、１次巻線Ｔ１１－１の両端にフライバック電圧が発生する。実際に、ＣＬＫ端子から出力される電圧は、ハイレベルとローレベルとが交互に発生する矩形波となる。実施例１では、例えば周波数５０ｋＨｚ、デューティ（以下、Ｄｕｔｙとする）１０％の固定の矩形波が出力される。なお、矩形波の周波数やＤｕｔｙは各々の回路で最適な値に設計されるべきであり、実施例１での値は一例である。さらに固定値でなくてもよく、制御対象の電圧や負荷によって可変にしても良い。

【0014】

（１次電源生成部１１）
続いて、１次電源生成部１１について説明する。１次電源生成部１１は、コンデンサＣ１１～Ｃ１４とダイオードＤ１１～Ｄ１４を用いた多段昇圧回路と、コンデンサＣ１５及びツェナーダイオードＺＤ１１を有する。多段昇圧回路のうち、ダイオードＤ１１とコンデンサＣ１１とが直列に接続された回路が、１次巻線Ｔ１１－１と並列に接続される。このとき、ダイオードＤ１１のアノードが電源電圧Ｖ１（１次巻線Ｔ１１－１の一端）と接続されるように構成される。さらにダイオードＤ１２とコンデンサＣ１２とが直列に接続された回路が、ダイオードＤ１１と並列に接続される。このとき、ダイオードＤ１２のアノードがダイオードＤ１１のカソードと接続されるように構成される。

【0015】

同様に、ダイオードＤ１３とコンデンサＣ１３とが直列に接続された回路が、ダイオードＤ１２と並列に接続される。このとき、ダイオードＤ１３のアノードがダイオードＤ１２のカソードと接続される。さらに、ダイオードＤ１４とコンデンサＣ１４とが直列に接続された回路が、ダイオードＤ１３と並列に接続される。このとき、ダイオードＤ１４のアノードがダイオードＤ１３のカソードと接続される。また、ダイオードＤ１４のカソードは、第１の電圧である１次側電源電圧Ｖｏｕｔ１に接続される。コンデンサＣ１５の一端とツェナーダイオードＺＤ１１のカソードとは、１次側電源電圧Ｖｏｕｔ１に接続され、コンデンサＣ１５の他端とツェナーダイオードＺＤ１１のアノードとは、ＧＮＤに接続される。このように、１次電源生成部１１は、少なくともダイオード及びコンデンサを有する整流部が複数接続された多段整流平滑回路を有しており、多段整流平滑回路は、１次巻線Ｔ１１－１の両端に接続されている。

【0016】

ＦＥＴ１１がオンすると、電源電圧Ｖ１からダイオードＤ１１、コンデンサＣ１１、ＦＥＴ１１を介してＧＮＤに電流が流れ、コンデンサＣ１１が充電される。コンデンサＣ１１に充電される電圧は、電源電圧Ｖ１とほぼ同等となる。この状態でＦＥＴ１１がオフすると、１次巻線Ｔ１１－１に発生したフライバック電圧によって、コンデンサＣ１１、ダイオードＤ１２、コンデンサＣ１２のルートで電流が流れ、コンデンサＣ１２が充電される。コンデンサＣ１２に充電される電圧は、フライバック電圧とコンデンサＣ１１の充電電圧の和から電源電圧Ｖ１を差し引いた値、すなわち、フライバック電圧となる。

【0017】

その後、再びＦＥＴ１１がオンすると、電源電圧Ｖ１から、コンデンサＣ１２、ダイオードＤ１３、コンデンサＣ１３、コンデンサＣ１１、ＦＥＴ１１の経路で電流が流れ、コンデンサＣ１３が充電される。コンデンサＣ１３に充電される電圧は、電源電圧Ｖ１とコンデンサＣ１２に充電された電圧の和から、コンデンサＣ１１に充電された電圧を差し引いた電圧、すなわち、フライバック電圧となる。続いてＦＥＴ１１が再度オフすると、１次巻線Ｔ１１－１に発生したフライバック電圧によって、コンデンサＣ１１、コンデンサＣ１３、ダイオードＤ１４、コンデンサＣ１４、コンデンサＣ１２のルートで電流が流れ、コンデンサＣ１４が充電される。コンデンサＣ１４に充電される電圧は、フライバック電圧とコンデンサＣ１１の充電電圧とコンデンサＣ１３の充電電圧の和から、コンデンサＣ１２に充電された電圧と電源電圧Ｖ１を差し引いた値、すなわち、フライバック電圧となる。各コンデンサに充電された電圧をまとめると、コンデンサＣ１１が電源電圧Ｖ１、コンデンサＣ１２～Ｃ１４がフライバック電圧となる。

【0018】

このようにして多段昇圧回路によって昇圧された電圧は、コンデンサＣ１５で平滑される。平滑される電圧は、電源電圧Ｖ１とコンデンサＣ１２、Ｃ１４に充電された電圧との和である、電源電圧Ｖ１＋フライバック電圧×２の値となる。ツェナーダイオードＺＤ１１は、フライバック電圧のばらつきにより、１次側電源電圧Ｖｏｕｔ１が必要以上に大きくならないようにクランプする目的で接続されている。

【0019】

ここで、フライバック電圧は、主にはトランスＴ１１のインダクタンスによって決まる。しかし、実際は、トランスＴ１１のリーケージインダクタンスやＦＥＴ１１のスイッチングスピード、ＦＥＴ１１のオフ時に流れている電流等によっても変動し、かつ、ばらつきが大きいものである。実施例１におけるフライバック電圧はおよそ８０Ｖである。したがって、４段の多段昇圧回路によって得られる１次側電源電圧Ｖｏｕｔ１は、およそ１８０Ｖである。また、実施例１では、コンデンサ４つとダイオード４つで多段昇圧回路を構成したが、４段に限定されず、１次側電源電圧Ｖｏｕｔ１の仕様に応じて、段数を最適化するべきである。さらに、ツェナーダイオードＺＤ１１のクランプ電圧は、１次側電源電圧Ｖｏｕｔ１の電圧精度、リプルの仕様次第で値を決めるべきであり、場合によっては削除しても構わない。実施例１では、１次側電源電圧Ｖｏｕｔ１として必要な電圧が１２０Ｖであり、かつ、１次側電源電圧Ｖｏｕｔ１に発生する電圧の最低値は１３０Ｖであるとする。このため、ツェナーダイオードＺＤ１１のクランプ電圧は１２０Ｖに設定する。１次側電源電圧Ｖｏｕｔ１は、例えば画像形成装置においては、現像工程における現像正電圧として用いられる。

【0020】

（２次電源生成部２１）
続いて、２次電源生成部２１について説明する。２次電源生成部２１は、ダイオードＤ２１とコンデンサＣ２１とを有する。ダイオードＤ２１のアノードがトランスＴ１１の２次巻線Ｔ１１－２の一端に、ダイオードＤ２１のカソードがコンデンサＣ２１の一端に、そして、コンデンサＣ２１の他端がＧＮＤにそれぞれ接続される。このように、２次電源生成部２１は、少なくともダイオード及びコンデンサを有する整流平滑回路を有し、整流平滑回路は、２次巻線Ｔ１１－２の両端に接続されている。

【0021】

ＦＥＴ１１のオンオフによって、２次巻線Ｔ１１－２に発生するフライバック電圧がダイオードＤ２１とコンデンサＣ２１とで整流平滑され、第２の電圧である２次側電源電圧Ｖｏｕｔ２が生成される。実施例１における２次側電源電圧Ｖｏｕｔ２は例えば１５００Ｖである。このように、１次側電源電圧Ｖｏｕｔ１は例えば１２０Ｖ、２次側電源電圧Ｖｏｕｔ２は例えば１５００Ｖであり、１次側電源電圧Ｖｏｕｔ１は、２次側電源電圧Ｖｏｕｔ２よりも絶対値が小さい（｜Ｖｏｕｔ１｜＜｜Ｖｏｕｔ２｜）。２次側電源電圧Ｖｏｕｔ２は、例えば画像形成装置においては、帯電工程における帯電電圧として用いられる。

【0022】

（電圧制御部１３）
最後に、電圧制御部１３について説明する。電圧制御部１３は、コンパレータＩＣ１１とその周辺回路からなる。コンパレータＩＣ１１は電源電圧Ｖ１により駆動される。コンパレータＩＣ１１の負入力端子（－端子）は、抵抗Ｒ１３を介してＧＮＤに接続され、抵抗Ｒ１４を介して２次側電源電圧Ｖｏｕｔ２に接続される。つまり、２次側電源電圧Ｖｏｕｔ２を抵抗Ｒ１４と抵抗Ｒ１３とで分圧した値が、コンパレータＩＣ１１の負入力端子に入力される。

【0023】

コンパレータＩＣ１１の正入力端子（＋端子）は、抵抗Ｒ１６、抵抗Ｒ１５を介して電源電圧Ｖ２に接続され、さらに、コンデンサＣ１６を介してＧＮＤに接続される。抵抗Ｒ１５と抵抗Ｒ１６の接続点は、本体制御部１４のＶｃｏｎｔ端子に接続される。また、コンパレータＩＣ１１の出力端子は、ＦＥＴ１１のゲートに接続される。

【0024】

本体制御部１４のＶｃｏｎｔ端子からは、ハイインピーダンス（以降、Ｈｉ－Ｚと記載する）状態とロー（以下、Ｌｏと記載する）状態とを交互に繰り返すパルス信号が出力される。Ｖｃｏｎｔ端子がＨｉ－Ｚのときは、電源電圧Ｖ２から抵抗Ｒ１５と抵抗Ｒ１６を介してコンデンサＣ１６を充電する電流が流れる。一方、Ｖｃｏｎｔ端子がＬｏのときは、コンデンサＣ１６を放電する電流が、抵抗Ｒ１６を介してＶｃｏｎｔ端子に向かって流れる。Ｖｃｏｎｔ端子がＨｉ－ＺとＬｏとを繰り返すと、コンデンサＣ１６の充放電のバランスが、所定の電圧で安定する。したがって、Ｖｃｏｎｔ端子から出力されるパルス信号のＤｕｔｙに応じて、コンパレータＩＣ１１の正入力端子の電圧が決まることになる。

【0025】

コンパレータＩＣ１１の負入力端子の電圧が正入力端子より小さい場合は、コンパレータＩＣ１１の出力端子はＨｉ－Ｚとなる。この場合、本体制御部１４のＣＬＫ端子から出力される信号は、そのままＦＥＴ１１をオンオフ駆動することになる。一方、コンパレータＩＣ１１の負入力端子の電圧が正入力端子より大きい場合、コンパレータＩＣ１１の出力端子はＬｏとなる。この場合、本体制御部１４のＣＬＫ端子から出力される電流はコンパレータＩＣ１１の出力端子によって引かれ、ＦＥＴ１１のゲート電圧は強制的にローレベルとなる。すなわち、本来ＦＥＴ１１がオンすべきタイミングでオンできなくなるため、２次側電源電圧Ｖｏｕｔ２の低下が促される。この動作により、２次側電源電圧Ｖｏｕｔ２を所定の電圧に制御することが可能となる。ここで、実施例１における電源電圧Ｖ２は例えば５Ｖである。上述の通り電源電圧Ｖ２は、コンパレータＩＣ１１の正入力端子の電圧に影響を与える。そのため、電源電圧Ｖ２には比較的電圧精度の高い電源を使用すべき点に注意する必要がある。

【0026】

以上説明したように、トランスの１次巻線を多段昇圧して１つの電源電圧を生成することで、電圧の差が大きい２つの電源電圧を、小さな回路面積、かつ、低コストで実現できる。
以上、実施例１によれば、コストの上昇や基板の面積の増大を抑えつつ、電位差の大きい複数の電圧を生成することができる。

【実施例2】

【0027】

実施例２について説明する。実施例２は、実施例１に対して、１次電源生成部、２次電源生成部、電圧制御部のみが異なる。実施例２では、実施例１と異なる箇所についてのみ説明し、実施例１と同等の箇所は同じ符号を付し説明を省略する。説明には、電源回路を示した図２を用いる。

【0028】

（１次電源生成部３１）
まず、１次電源生成部３１について説明する。１次電源生成部３１は、ダイオードＤ３１とコンデンサＣ３１とツェナーダイオードＺＤ３１を有している。すなわち、１次巻線に接続された１つの整流部を有している。ダイオードＤ３１のアノードがＦＥＴ１１のドレインに接続され、ダイオードＤ３１のカソードがコンデンサＣ３１の一端及びツェナーダイオードＺＤ３１のカソードに接続される。コンデンサＣ３１の他端とツェナーダイオードＺＤ３１のアノードはＧＮＤに接続される。

【0029】

ＦＥＴ１１がオンオフすることで発生するフライバック電圧は、ダイオードＤ３１とコンデンサＣ３１によって整流平滑され、１次側電源電圧Ｖｏｕｔ１が生成される。１次側電源電圧Ｖｏｕｔ１は、フライバック電圧と電源電圧Ｖ１との和が出力される。ツェナーダイオードＺＤ３１は、１次側電源電圧Ｖｏｕｔ１が必要以上に大きくならないようにクランプする目的で接続されている。なお、実施例２では、１次側電源電圧Ｖｏｕｔ１として必要な電圧が７５Ｖであり、かつ、１次側電源電圧Ｖｏｕｔ１に発生する電圧の最低値は１００Ｖであるため、ツェナーダイオードＺＤ１１のクランプ電圧は７５Ｖに設定した。

【0030】

（２次電源生成部４１）
続いて、２次電源生成部４１について説明する。２次電源生成部４１は、ダイオードＤ４１とコンデンサＣ４１とを有している。ダイオードＤ４１のカソードがトランスＴ１１の２次巻線Ｔ１１－２の一端に、ダイオードＤ４１のアノードがコンデンサＣ４１の一端に、そしてコンデンサＣ４１の他端がＧＮＤにそれぞれ接続される。ＦＥＴ１１のオンオフによって、２次巻線Ｔ１１－２に発生するフライバック電圧が、ダイオードＤ４１とコンデンサＣ４１とで整流平滑され、２次側電源電圧Ｖｏｕｔ２が生成される。実施例２における２次側電源電圧Ｖｏｕｔ２は－１５００Ｖである。このように、１次側電源電圧Ｖｏｕｔ１は例えば７５Ｖ、２次側電源電圧Ｖｏｕｔ２は例えば－１５００Ｖであり、実施例２においても、１次側電源電圧Ｖｏｕｔ１は、２次側電源電圧Ｖｏｕｔ２よりも絶対値が小さい（｜Ｖｏｕｔ１｜＜｜Ｖｏｕｔ２｜）。実施例２では、２次側電源電圧Ｖｏｕｔ２は、１次側電源電圧Ｖｏｕｔ１（正極性）に対して極性が逆（負極性）である点、すなわち極性が異なる点が特徴的である。

【0031】

（電圧制御部３３）
最後に、電圧制御部３３について説明する。電圧制御部３３は、コンパレータＩＣ３１とその周辺回路からなる。コンパレータＩＣ３１の正入力端子は、抵抗Ｒ３３を介して電源電圧Ｖ２に接続されるとともに、抵抗Ｒ３４を介して２次側電源電圧Ｖｏｕｔ２に接続される。つまり、２次側電源電圧Ｖｏｕｔ２と電源電圧Ｖ２とを、抵抗Ｒ３４と抵抗Ｒ３３とで分圧した値が、コンパレータＩＣ３１の正入力端子に入力される。コンパレータＩＣ３１の出力端子は、ＦＥＴ１１のゲートに接続される。コンパレータＩＣ３１の負入力端子の電圧は、本体制御部１４のＶｃｏｎｔ端子から出力されるパルス信号のＤｕｔｙに応じて決まる。

【0032】

コンパレータＩＣ３１の正入力端子の電圧が負入力端子より大きい場合は、コンパレータＩＣ３１の出力端子はＨｉ－Ｚとなる。本体制御部１４のＣＬＫ端子から出力される信号は、そのままＦＥＴ１１をオンオフ駆動することになる。一方、コンパレータＩＣ３１の正入力端子の電圧が負入力端子より小さい場合、コンパレータＩＣ３１の出力端子はＬｏとなる。本体制御部１４のＣＬＫ端子から出力される電流はコンパレータＩＣ３１の出力端子によって引かれ、ＦＥＴ１１のゲート電圧は強制的にＬｏとなる。これにより、本来ＦＥＴ１１がオンすべきタイミングでオンできなくなるため、２次側電源電圧Ｖｏｕｔ２の上昇（絶対値としては低下）が促される。この動作により、２次側電源電圧Ｖｏｕｔ２の電圧を所定の電圧に制御することが可能となる。

【0033】

以上説明したように、トランスの１次巻線のフライバック電圧を整流平滑して１つの電源電圧を生成することで、電圧の差が大きく、かつ、互いに極性の異なる２つの電源電圧を、小さな回路面積、かつ、低コストで実現できる。
以上、実施例２によれば、コストの上昇や基板の面積の増大を抑えつつ、電位差の大きい複数の電圧を生成することができる。

【実施例3】

【0034】

実施例３について説明する。実施例３において、１次電源生成部１１及び駆動回路部１２は、実施例１で説明したものと同等である。また、２次電源生成部４１及び電圧制御部３３は、実施例２で説明したものと同等である。実施例３では、これらに加えて、第３の電源生成部が追加されている。したがって、実施例３では、第３の電源生成部についてのみ説明し、実施例１、２と同じ構成には同じ符号を付し、残りの箇所は説明を省略する。説明には、電源回路を示した図３を用いる。

【0035】

（第３の電源生成部５１）
第３の生成手段である第３の電源生成部５１は、ＰＮＰトランジスタ（以下、トランジスタという）Ｔｒ５１とバイパス抵抗Ｒ５１、及び周辺の回路からなる。なお、実施例３では、１つの固定抵抗であるバイパス抵抗Ｒ５１が接続されているが、複数の固定抵抗が接続されていてもよく、１つ以上の固定抵抗が接続されていればよい。１次側電源電圧Ｖｏｕｔ１と２次側電源電圧Ｖｏｕｔ２との間に、トランジスタＴｒ５１及びバイパス抵抗Ｒ５１が直列に接続される。トランジスタＴｒ５１のコレクタにコンデンサＣ５１の一端が接続され、第３の電圧である第３の電源電圧Ｖｏｕｔ３が出力される。コンデンサＣ５１の他端はＧＮＤに接続される。

【0036】

トランジスタＴｒ５１のベースエミッタ間には抵抗Ｒ５２が接続され、トランジスタＴｒ５１のベースには、抵抗Ｒ５３を介してＮＰＮトランジスタ（以下、トランジスタという）Ｔｒ５２が接続される。トランジスタＴｒ５２のベースエミッタ間には抵抗Ｒ５５が接続され、トランジスタＴｒ５２のベースには、抵抗Ｒ５４を介して、オペアンプＩＣ５１の出力端子が接続される。オペアンプＩＣ５１の出力端子は、抵抗Ｒ５６を介して電源電圧Ｖ１に接続される。オペアンプＩＣ５１の負入力端子は、抵抗Ｒ５７を介して電源電圧Ｖ２に接続されるとともに、抵抗Ｒ５８を介して第３の電源電圧Ｖｏｕｔ３に接続される。つまり、第３の電源電圧Ｖｏｕｔ３と電源電圧Ｖ２とを抵抗Ｒ５８と抵抗Ｒ５７とで分圧した値が、オペアンプＩＣ５１の負入力端子に入力されることになる。オペアンプＩＣ５１の負入力端子と出力端子との間には、コンデンサＣ５２と抵抗Ｒ５９が直列に接続される。

【0037】

オペアンプＩＣ５１の正入力端子は、抵抗Ｒ６１、抵抗Ｒ６０を介して電源電圧Ｖ２に接続され、コンデンサＣ５３を介してＧＮＤに接続される。抵抗Ｒ６０と抵抗Ｒ６１の接続点は、本体制御部１４のＶｃｏｎｔ３端子に接続される。オペアンプＩＣ５１は第３の電源電圧Ｖｏｕｔ３をＶｃｏｎｔ３端子から入力された信号に応じて所定の制御値にフィードバック制御するフィードバック手段として機能する。

【0038】

本体制御部１４のＶｃｏｎｔ３端子からは、Ｈｉ－Ｚ状態とＬｏ状態とを交互に繰り返すパルス信号が出力される。Ｖｃｏｎｔ３端子がＨｉ－Ｚのときは、電源電圧Ｖ２から抵抗Ｒ６０と抵抗Ｒ６１を介してコンデンサＣ５３を充電する電流が流れる。一方、Ｖｃｏｎｔ３端子がＬｏのときは、コンデンサＣ５３を放電する電流が、抵抗Ｒ６１を介してＶｃｏｎｔ３端子に向かって流れる。Ｖｃｏｎｔ３端子から出力されるパルス信号がＨｉ－ＺとＬｏとを繰り返すと、コンデンサＣ５３の充放電のバランスが、所定の電圧で安定する。したがって、Ｖｃｏｎｔ３端子から出力されるパルス信号のＤｕｔｙに応じて、オペアンプＩＣ５１の正入力端子の電圧が決まることになる。すなわち、Ｖｃｏｎｔ３端子から出力されるパルス信号のＨｉ－Ｚ状態のＤｕｔｙが大きくなるほどオペアンプＩＣ５１の正入力端子の電圧が上昇し、Ｄｕｔｙが小さくなるほどオペアンプＩＣ５１の正入力端子の電圧が減少する。以降、Ｖｃｏｎｔ３端子から出力されるパルス信号を、Ｖｃｏｎｔ３信号と記載する。また、Ｈｉ－Ｚ状態のＤｕｔｙを、単にＤｕｔｙと記載する。

【0039】

（第３の電源電圧の制御）
次に、Ｖｃｏｎｔ３信号で、第３の電源電圧Ｖｏｕｔ３を制御する方法について説明する。オペアンプＩＣ５１の出力端子の電圧は、オペアンプＩＣ５１の正入力端子の電圧と負入力端子の電圧とが同等になるように制御される。Ｖｃｏｎｔ３信号のＤｕｔｙを小さくすると、オペアンプＩＣ５１の正入力端子の電圧が減少して負入力端子の電圧より小さくなり、オペアンプＩＣ５１の出力端子の電圧は低下する。これにより、第３の電源電圧Ｖｏｕｔ３は低下する。一方、Ｖｃｏｎｔ３信号のＤｕｔｙを大きくすると、オペアンプＩＣ５１の正入力端子の電圧が上昇して負入力端子の電圧より大きくなり、オペアンプＩＣ５１の出力端子の電圧は上昇する。これにより、第３の電源電圧Ｖｏｕｔ３は上昇する。

【0040】

（Ｖｃｏｎｔ３信号のＤｕｔｙと第３の電源電圧Ｖｏｕｔ３との関係）
Ｖｃｏｎｔ３信号のＤｕｔｙと第３の電源電圧Ｖｏｕｔ３との関係をグラフ化したものを図４に示す。図４は、横軸にＶｃｏｎｔ３信号のＤｕｔｙ（％）を示し、縦軸に第３の電源電圧Ｖｏｕｔ３（Ｖ）を示す。実施例３における１次側電源電圧Ｖｏｕｔ１は＋１２０Ｖ、２次側電源電圧Ｖｏｕｔ２は－１５００Ｖである。Ｖｃｏｎｔ３信号のＤｕｔｙが０％、すなわちオペアンプＩＣ５１の正入力端子の電圧が０Ｖのとき、第３の電源電圧Ｖｏｕｔ３は負極性である－１５００Ｖとなる。また、Ｖｃｏｎｔ３信号のＤｕｔｙが１００％、すなわちオペアンプＩＣ５１の正入力端子の電圧が電源電圧Ｖ２のとき、第３の電源電圧Ｖｏｕｔ３は正極性である＋１２０Ｖとなる。Ｖｃｏｎｔ３信号のＤｕｔｙが０％と１００％との間において、Ｖｃｏｎｔ３信号のＤｕｔｙと第３の電源電圧Ｖｏｕｔ３との関係は１次関数となる。

【0041】

ここで、実施例３では、第３の電源電圧Ｖｏｕｔ３を、１次側電源電圧Ｖｏｕｔ１から２次側電源電圧Ｖｏｕｔ２の全範囲に可変できる構成を説明したが、可変範囲を絞ってもよい。また、必ずしも第３の電源電圧Ｖｏｕｔ３を可変する必要はなく、固定値としてもよい。その場合は、トランジスタＴｒ５１の代わりに第２のバイパス抵抗を接続し、バイパス抵抗Ｒ５１と共に１次側電源電圧Ｖｏｕｔ１と２次側電源電圧Ｖｏｕｔ２とを分圧して、第３の電源電圧Ｖｏｕｔ３を出力すると良い。また、実施例３では、１つのアクティブ素子であるトランジスタＴｒ５１が接続されている構成としたが、複数のアクティブ素子が接続されてもよく、１つ以上のアクティブ素子が接続されていてもよい。また、実施例３では、トランジスタＴｒ５１、バイパス抵抗Ｒ５１によって可変抵抗を構成しているが、ボリューム抵抗が用いられてもよい。このように、実施例３では、１次側電源電圧Ｖｏｕｔ１と２次側電源電圧Ｖｏｕｔ２とを、１つ以上の固定抵抗又は１つ以上のアクティブ素子を含む可変抵抗の、いずれか一方又は両方によって接続している。第３の電源電圧Ｖｏｕｔ３は、例えば画像形成装置においては、現像工程における現像電圧として用いられる。

【0042】

以上説明したように、トランスの１次巻線を利用して生成した１次電源電圧と、トランスの２次巻線を利用して生成した２次電源電圧とから、第３の電源電圧を、小さな回路面積、かつ、低コストで実現できる。
なお、実施例１から実施例３で説明した、１次電源生成部、２次電源生成部、電圧制御部、第３の電源生成部は、どのように組み合わせてもよい。
以上、実施例３によれば、コストの上昇や基板の面積の増大を抑えつつ、電位差の大きい複数の電圧を生成することができる。

【実施例4】

【0043】

［レーザビームプリンタの説明］
図５に画像形成装置の一例として、レーザビームプリンタの概略構成を示す。レーザビームプリンタ１０００（以下、プリンタ１０００という）は、感光ドラム１０１０、帯電部１０２０、現像部１０３０を備えている。感光ドラム１０１０は、静電潜像が形成される像担持体である。帯電部１０２０は、感光ドラム１０１０を一様に帯電する。露光手段である光走査装置１０２５は、画像データに応じたレーザ光を感光ドラム１０１０上に走査することにより静電潜像を形成する。現像部１０３０は、感光ドラム１０１０に形成された静電潜像をトナーにより現像することでトナー像を形成する。感光ドラム１０１０上（像担持体上）に形成されたトナー像をカセット１０４０から供給された記録材としてのシートＰに転写部１０５０によって転写し、シートＰに転写した未定着のトナー像を定着器１０６０によって定着してトレイ１０７０に排出する。この感光ドラム１０１０、帯電部１０２０、現像部１０３０、転写部１０５０が画像形成部（画像形成手段）である。

【0044】

また、プリンタ１０００は、電源装置１０８０を備え、電源装置１０８０からモータ等の駆動部、制御部５０００、帯電部１０２０、現像部１０３０、転写部１０５０等へ電力を供給している。制御部５０００は、ＣＰＵ（不図示）を有しており、画像形成部による画像形成動作やシートＰの搬送動作等を制御している。電源装置１０８０は、実施例１から実施例３で説明したいずれかの構成を有しており、画像形成動作に必要な電圧の生成に用いられる。なお、本発明の電源装置を適用することができる画像形成装置は、図５に例示された構成に限定されない。
以上、実施例４によれば、コストの上昇や基板の面積の増大を抑えつつ、電位差の大きい複数の電圧を生成することができる。

【符号の説明】

【0045】

１１ １次電源生成部
２１ ２次電源生成部
ＦＥＴ１１ スイッチング素子
Ｔ１１ トランス

【図1】

【図2】

【図3】

【図4】

【図5】