特許 7593075 液晶デバイス、及びその駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-25

(45)【発行日】2024-12-03

(54)【発明の名称】液晶デバイス、及びその駆動方法

(51)【国際特許分類】

   G09G 3/36 20060101AFI20241126BHJP

   G09G 3/20 20060101ALI20241126BHJP

   G02F 1/133 20060101ALI20241126BHJP

【ＦＩ】

G09G3/36

G09G3/20 611A

G09G3/20 621F

G09G3/20 621A

G09G3/20 624B

G09G3/20 621B

G09G3/20 623Y

G09G3/20 623R

G02F1/133 550

【請求項の数】 3

(21)【出願番号】P 2020195460

(22)【出願日】2020-11-25

(65)【公開番号】P2022083874

(43)【公開日】2022-06-06

【審査請求日】2023-09-29

(73)【特許権者】

【識別番号】308036402

【氏名又は名称】株式会社ＪＶＣケンウッド

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】樋口 潤

【審査官】公文代 康祐

(56)【参考文献】

【文献】特開２００９－２２３２８９（ＪＰ，Ａ）

【文献】特開平１１－０２６５９８（ＪＰ，Ａ）

【文献】米国特許出願公開第２００６／０２２０７０５（ＵＳ，Ａ１）

【文献】特開平１１－１１９７５０（ＪＰ，Ａ）

【文献】特開２００９－０４９８５９（ＪＰ，Ａ）

【文献】特開２００１－０５１２９２（ＪＰ，Ａ）

【文献】特開２０１５－２２８６４５（ＪＰ，Ａ）

【文献】韓国公開特許第１０－２００５－００６８２１９（ＫＲ，Ａ）

【文献】特開２０１２－１６３６６９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／００ － ３／２６

Ｇ０９Ｇ ３／３０ － ３／３８

Ｇ０９Ｇ ５／００ － ５／４２

Ｇ０２Ｆ １／１３３

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７６

Ｈ０１Ｌ ２９／７７２

Ｈ０１Ｌ ２９／７８

Ｈ０３Ｋ １９／００

Ｈ０３Ｋ １９／０１ －１９／０８２

Ｈ０３Ｋ １９／０９４－１９／０９６

Ｈ０３Ｆ １／００ － ３／４５

Ｈ０３Ｆ ３／５０ － ３／５２

Ｈ０３Ｆ ３／６２ － ３／６４

Ｈ０３Ｆ ３／６８ － ３／７２

(57)【特許請求の範囲】

【請求項1】

２本のデータ線を１組とする複数組のデータ線と、
前記データ線と交差する複数本のゲート線と、
前記ゲート線と１組の前記データ線とに接続された画素と、
１組の前記データ線の一方のデータ線に正極性の映像信号を供給し、他方のデータ線に負極性の映像信号を供給することを、前記複数組のデータ線に対して組単位で順次行う複数のスイッチと、
前記複数のスイッチを前記組単位で水平走査期間内に駆動する水平方向駆動回路と、
前記複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う垂直方向駆動回路と、を備え、
複数の前記画素は、
前記正極性の映像信号をサンプリングして、一定期間保持する第１サンプルホールド回路と、
前記負極性の映像信号をサンプリングして、一定期間保持する第２サンプルホールド回路と、
前記第１サンプルホールド回路で保持された正極性の映像信号と前記第２サンプルホールド回路で保持された負極性の映像信号とを、垂直走査周波数よりも高い周波数で切替えて画素電極に交互に印加する切替スイッチと、を備え、
前記第１及び第２サンプルホールド回路のそれぞれが、
ｎ型ＭＯＳトランジスタと、ｐ型ＭＯＳトランジスタとを備え、
前記ｎ型ＭＯＳトランジスタのゲートは入力端子、ソースは出力端子、ドレインは第１電源電位に接続され、
前記ｐ型ＭＯＳトランジスタのゲートは入力端子、ソースは出力端子に接続され、ドレインは第２電源電位に接続され、
前記ｎ型ＭＯＳトランジスタ、及び前記ｐ型ＭＯＳトランジスタが、ノーマリオン型の閾値電圧を持ち、
前記ｐ型ＭＯＳトランジスタ又は前記ｎ型ＭＯＳトランジスタのドレインには、前記第１電源電位と前記第２電源電位との間を流れる電流を遮断するための遮断スイッチが接続され、前記切替スイッチにより前記第１および第２サンプルホールド回路に保持された映像信号を前記画素電極に転送後、前記遮断スイッチをオフにして電流を遮断する、
液晶デバイス。

【請求項2】

前記ｐ型ＭＯＳトランジスタ又は前記ｎ型ＭＯＳトランジスタの閾値電圧を可変とする回路が設けられている請求項１に記載の液晶デバイス。

【請求項3】

２本のデータ線を１組とする複数組のデータ線と、
前記データ線と交差する複数本のゲート線と、
前記ゲート線と１組の前記データ線とに接続された画素と、
１組の前記データ線の一方のデータ線に正極性の映像信号を供給し、他方のデータ線に負極性の映像信号を供給することを、前記複数組のデータ線に対して組単位で順次行う複数のスイッチと、
前記複数のスイッチを前記組単位で水平走査期間内に駆動する水平方向駆動回路と、
前記複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う垂直方向駆動回路と、を備えた液晶デバイスの駆動方法であって、
第１サンプルホールド回路を用いて、前記正極性の映像信号をサンプリングして一定期間保持する第１サンプリングステップと、
第２サンプルホールド回路を用いて、前記負極性の映像信号をサンプリングして一定期間保持する第２サンプリングステップと、
切替スイッチを用いて、前記第１サンプリングステップで保持された正極性の映像信号と前記第２サンプリングステップで保持された負極性の映像信号とを、垂直走査周波数よりも高い周波数で切替えて画素電極に交互に印加するステップと、を備え、
前記画素は、
ｎ型ＭＯＳトランジスタと、ｐ型ＭＯＳトランジスタとを備え、
前記ｎ型ＭＯＳトランジスタのゲートは入力端子、ソースは出力端子、ドレインは第１電源電位に接続され、
前記ｐ型ＭＯＳトランジスタのゲートは入力端子、ソースは出力端子、ドレインは第２電源電位に接続され、
前記ｎ型ＭＯＳトランジスタ、及び前記ｐ型ＭＯＳトランジスタが、ノーマリオン型の閾値電圧を持ち、
前記ｐ型ＭＯＳトランジスタ又は前記ｎ型ＭＯＳトランジスタのドレインには、前記第１電源電位と前記第２電源電位との間を流れる電流を遮断するための遮断スイッチが接続され、前記切替スイッチにより前記第１および第２サンプルホールド回路に保持された映像信号を前記画素電極に転送後、前記遮断スイッチをオフにして電流を遮断する、
液晶デバイスの駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、液晶デバイス、及びその駆動方法に関する。

【背景技術】

【0002】

特許文献１には、液晶表示装置とその駆動方法が開示されている。特許文献１では、ＤＡ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）コンバータと、ソースアンプと、バッファとを備えている。バッファは、第１のｎ型ＭＯＳトランジスタと、第１のｐ型ＭＯＳトランジスタとを備えている。

【0003】

第１のｎ型ＭＯＳトランジスタのゲートには階調電圧が供給され、ドレインが電源に接続されている。第１のｎ型ＭＯＳトランジスタは、ソースアンプの入力端子に、第１のｎ型ＭＯＳトランジスタに流れる電流を供給するように構成されている。

【0004】

第１のｐ型ＭＯＳトランジスタのゲートには諧調電圧が供給され、ドレインが回路接地に接続されている。第１のｐ型ＭＯＳトランジスタは、第１のｐ型ＭＯＳトランジスタに流れる電流を、ソースアンプの入力端子から引き出すように構成されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１９－１４４５４８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

このようなバッファ回路は、画素電極に接続された容量を充電する時には、定電流回路として動作する。つまり、定電流回路がバッファ回路の出力端子から電荷を供給して、電圧を上昇させる。さらに、バッファ回路は、容量を放電するために、容量に保持されている電荷をグランド（ＧＮＤ）に引き抜くための動作を行う。

【0007】

ここで、出力端子の電圧上昇速度は、画素電極に接続される容量を定電流回路が充電する速度で決まる。定電流回路の出力電流値は、全体の消費電流に影響する。このため、高速動作のために低電流回路の出力電流値を高くすると、表示装置全体として低消費電力化を図ることが困難となってしまう。また、出力端子の電流変化が終了しても定電流が流れ続けてしまうため、消費電力を抑制することが困難である。

【0008】

本開示は上記の点に鑑みなされたものであり、低消費電力で高速動作が可能な液晶デバイスとその駆動方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

本実施の形態にかかる液晶デバイスは、２本のデータ線を１組とする複数組のデータ線と、前記データ線と交差する複数本のゲート線と、前記ゲート線と１組の前記データ線とに接続された画素と、１組の前記データ線の一方のデータ線に正極性の映像信号を供給し、他方のデータ線に負極性の映像信号を供給することを、前記複数組のデータ線に対して組単位で順次行う複数のスイッチと、前記複数のスイッチを前記組単位で水平走査期間内に駆動する水平方向駆動回路と、前記複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う垂直方向駆動回路と、を備え、前記複数の画素は、前記正極性の映像信号をサンプリングして、一定期間保持する第１サンプルホールド回路と、前記負極性の映像信号をサンプリングして、一定期間保持する第２サンプルホールド回路と、前記第１サンプルホールド回路で保持された正極性の映像信号と前記第２サンプルホールド回路で保持された負極性の映像信号とを、垂直走査周波数よりも高い周波数で切替えて画素電極に交互に印加する切替スイッチと、を備え、前記第１及び第２サンプルホールド回路のそれぞれが、ｎ型ＭＯＳトランジスタと、ｐ型ＭＯＳトランジスタとを備え、前記ｎ型ＭＯＳトランジスタのゲートは入力端子、ソースは出力端子、ドレインは第１電源電位に接続され、前記ｐ型ＭＯＳトランジスタのゲートは入力端子、ソースは出力端子に接続され、ドレインは第２電源電位に接続され、前記ｎ型ＭＯＳトランジスタ、及び前記ｐ型ＭＯＳトランジスタが、ノーマリオン型の閾値電圧を持つ。

【0010】

本実施の形態にかかる液晶デバイスの駆動方法は、２本のデータ線を１組とする複数組のデータ線と、前記データ線と交差する複数本のゲート線と、前記ゲート線と１組の前記データ線とに接続された画素と、１組の前記データ線の一方のデータ線に正極性の映像信号を供給し、他方のデータ線に負極性の映像信号を供給することを、前記複数組のデータ線に対して組単位で順次行う複数のスイッチと、前記複数のスイッチを前記組単位で水平走査期間内に駆動する水平方向駆動回路と、前記複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う垂直方向駆動回路と、を備えた液晶デバイスの駆動方法であって、前記正極性の映像信号をサンプリングして一定期間保持する第１サンプリングステップと、前記負極性の映像信号をサンプリングして一定期間保持する第２サンプリングステップと、前記第１サンプリングステップで保持された正極性の映像信号と前記第２サンプリングステップで保持された負極性の映像信号とを、垂直走査周波数よりも高い周波数で切替えて画素電極に交互に印加するステップと、を備えており、前記画素は、ｎ型ＭＯＳトランジスタと、ｐ型ＭＯＳトランジスタとを備え、前記ｎ型ＭＯＳトランジスタのゲートは入力端子、ソースは出力端子、ドレインは第１電源電位に接続され、前記ｐ型ＭＯＳトランジスタのゲートは入力端子、ソースは出力端子、ドレインは第２電源電位に接続され、前記ｎ型ＭＯＳトランジスタ、及び前記ｐ型ＭＯＳトランジスタが、ノーマリオン型の閾値電圧を持つ。

【発明の効果】

【0011】

本開示によれば、低消費電力で高速動作が可能な液晶デバイス、及びその駆動方法を提供することができる。

【図面の簡単な説明】

【0012】

【図1】液晶表示装置の構成を示す図である。

【図2】画素の回路構成を示す図である。

【図3】実施の形態１にかかるバッファ回路の構成を示す回路図である。

【図4】実施の形態１にかかるバッファ回路の出力端子の電圧変化を示す図である。

【図5】比較例にかかるバッファ回路の構成を示す回路図である。

【図6】比較例にかかるバッファ回路の出力端子の電圧変化を示す図である。

【図7】実施の形態２にかかるバッファ回路の構成を示す回路図である。

【図8】実施の形態２にかかるバッファ回路の出力端子の電圧変化を示す図である。

【図9】実施の形態３にかかるバッファ回路の構成を示す回路図である。

【発明を実施するための形態】

【0013】

以下、本発明を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。ただし、本開示が以下の実施形態に限定される訳ではない。また、説明を明確にするため、以下の記載および図面は、適宜、簡略化されている。

【0014】

実施の形態１．
本実施にかかる液晶デバイスは、例えばＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ ｏｎ Ｓｉｌｉｃｏｎ）技術を用いて構成された反射型液晶表示装置である。本実施の形態にかかる液晶表示装置について図１を用いて説明する。図１は液晶表示装置のパネル構成を示す図である。液晶表示装置１００は、水平方向駆動回路１０と、垂直方向駆動回路２０と、画素表示部３０と、コントローラ６０とを備えている。

【0015】

画素表示部３０には、複数本のデータ線６と、複数本のゲート線８と、複数の画素４２とが設けられている。複数本のデータ線６は互いに平行に配置されている。複数本のゲート線８は、互いに平行に配置されている。複数本のデータ線６と、複数本のゲート線８とは互いに交差するように配置されている。ゲート線８は行走査線となる。

【0016】

液晶表示装置１００は、２本を１組として、複数組のデータ線６を備えている。液晶表示装置１００は、１組のデータ線６を用いて画素４２を反転駆動する。以下、１組のデータ線６のうち、正極側のデータ線６をデータ線６ａとして、負極側のデータ線６をデータ線６ｂとする。また、スイッチ１及び映像信号線５についても、同様にスイッチ１ａ、スイッチ１ｂ、及び映像信号線５ａ、５ｂとして、極性を識別する。極性反転するために、２系統のデータ線６、スイッチ１、及び映像信号線５が設けられている。

【0017】

データ線６とゲート線８との交差部に画素４２が配置されている。画素４２はマトリクス状（行列状）に配置されている。各画素４２は、１組のデータ線６と１本のゲート線８とによって駆動される。例えば、ゲート線８がｎ本、データ線６が２ｍ本とすると、画素４２はｎ×ｍのマトリクス状に配列されている。なお、ｍ、ｎはそれぞれ２以上の整数である。

【0018】

さらに、画素表示部３０には、各画素４２に共通電位を供給するための共通電極線７が設けられている。共通電極線７は、画素４２に設けられた保持容量と接続される。

【0019】

垂直方向駆動回路２０は、複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う。垂直方向駆動回路２０は、複数本のゲート線８に走査信号を供給する。つまり、垂直方向駆動回路２０は、１行目からｎ行目のゲート線８を順次選択するように、走査信号を供給する。これにより、１行毎に画素４２が順次選択されていく。１垂直走査期間内に全てのゲート線８が選択される。選択された１行の画素４２では、映像信号の書き込みが可能となる。複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う。

【0020】

水平方向駆動回路１０は、複数のスイッチ１を水平走査期間内で駆動する水平方向駆動を行う。これにより、複数本のデータ線６に映像信号が供給される。上記のように、２本のデータ線６ａ、６ｂが１組として、画素４２に接続されている。よって、１行の画素４２に対して、２本のデータ線６ａ、６ｂが共通に接続されている。

【0021】

データ線６ａは、スイッチ１ａを介して、映像信号線５ａに接続されている。データ線６ｂは、スイッチ１ｂを介して、映像信号線５ｂに接続されている。映像信号線５ａには、正極側の映像信号７１ａが供給されている。映像信号線５ｂには、負極側の映像信号７１ｂが供給されている。水平方向駆動回路１０は、スイッチ１ａ、スイッチ１ｂを制御する。

【0022】

よって、１組のデータ線６ａ、６ｂの一方のデータ線６ａには、正極性の映像信号７１ａが供給され、他方のデータ線６ｂには、負極性の映像信号７１ｂが供給される。正極性の映像信号７１ａは、共通電極線７の共通電位に対して正電圧となり、負極性の映像信号７１ｂは、共通電極線７の共通電位に対して負電圧となる。選択された１行の画素４２に対して、それぞれ正極性の映像信号７１ａ、負極性の映像信号７１ｂを供給することができる。水平方向駆動回路１０は、それぞれのスイッチ１を水平走査期間内で複数回オンオフする。

【0023】

コントローラ６０は、映像信号７１ａ、７１ｂに同期するように生成した各種クロック信号を水平方向駆動回路１０と垂直方向駆動回路２０に供給する（経路は図示せず）。水平方向駆動回路１０と垂直方向駆動回路２０が映像信号７１ａ、７１ｂと同期した形でデータ線６、ゲート線８をそれぞれ駆動することで、水平と垂直の各走査を伴った画素選択を行う。これにより、本実施の形態では、液晶の交流駆動を高速に行うことが可能になる。

【0024】

図２は、画素４２の構成を示す回路図である。画素４２は、画素選択トランジスタＱ１、Ｑ２と、保持容量Ｃ１、Ｃ２、Ｃ３と、バッファ回路４４ａ、４４ｂと、を備えている。さらに、画素４２は、画素電極ＰＥと共通電極ＣＥと液晶ＬＣとを備えている。液晶ＬＣは画素電極ＰＥと共通電極ＣＥとの間に挟持されている。つまり、画素電極ＰＥと液晶ＬＣと共通電極ＣＥとは容量素子を構成する。画素電極ＰＥに供給される映像信号に応じた電圧で液晶ＬＣが駆動する。

【0025】

画素４２は、正極性の画素回路４３ａと、負極側の画素回路４３ｂを備えている。画素回路４３ａと画素回路４３ｂは同様の回路構成を有している。画素回路４３ａは、バッファ回路４４ａと保持容量Ｃ１と画素選択トランジスタＱ１とスイッチｓ＋を備えている。画素回路４３ｂは、バッファ回路４４ｂと保持容量Ｃ２と画素選択トランジスタＱ２とスイッチｓ－とを備えている。

【0026】

ゲート線８は、画素４２において２本に分岐されている。分岐された２本のゲート線８の一方をゲート線８ａとし、他方をゲート線８ｂとする。ゲート線８ａは、画素選択トランジスタＱ１のゲートに接続されている。ゲート線８ｂは、画素選択トランジスタＱ２のゲートに接続されている。画素選択トランジスタＱ１のドレインはデータ線６ａに接続されている。画素選択トランジスタＱ２のドレインはデータ線６ｂに接続されている。

【0027】

画素選択トランジスタＱ１のソースは保持容量Ｃ１の一端に接続されている。保持容量Ｃ１の他端は共通電極線７に接続されている。画素選択トランジスタＱ２のソースは保持容量Ｃ２の一端に接続されている。保持容量Ｃ２の他端は共通電極線７に接続されている。保持容量Ｃ１、Ｃ２は、電荷を保持するキャパシタとなる。

【0028】

画素４２は、バッファ回路４４ａとバッファ回路４４ｂとを備えている。バッファ回路４４ａとバッファ回路４４ｂは同様の構成を備えている。バッファ回路４４ａとバッファ回路４４ｂを総称してバッファ回路４４ともいう。

【0029】

バッファ回路４４ａの入力端子（図中のｉｎ）は、画素選択トランジスタＱ１と保持容量Ｃ１の接続ノードに接続されている。バッファ回路４４ｂの入力端子は、画素選択トランジスタＱ２と保持容量Ｃ２の接続ノードに接続されている。バッファ回路４４ａの出力端子（図中のｏｕｔ）は、スイッチｓ＋を介して、画素電極ＰＥに接続されている。バッファ回路４４ｂの出力端子は、スイッチｓ－を介して、画素電極ＰＥに接続されている。バッファ回路４４ａ、４４ｂは、映像信号をサンプリングして、一定時間保持するサンプルホールド回路となる。

【0030】

バッファ回路４４ａは、垂直走査期間よりも短い所定周期で、正極性の映像信号をサンプリングして、保持する。バッファ回路４４ｂは、垂直走査期間よりも短い所定周期で、負極性の映像信号をサンプリングして、垂直走査期間よりも短い期間保持する。バッファ回路４４ａによるサンプリングを第１サンプリングステップとし、バッファ回路４４ｂによるサンプリングを第２サンプリングステップとする。

【0031】

さらに、スイッチｓ＋の出力端子とスイッチｓ－の出力端子との接続ノード４５にて接続されている。接続ノード４５と画素電極ＰＥとの間には、保持容量Ｃ３の一端が接続されている。保持容量Ｃ３の他端は、共通電極線７に接続されている。

【0032】

このように、１つの画素４２が、２系統のデータ線６ａ、６ｂ、バッファ回路４４ａ、４４ｂ、及びスイッチｓ＋、ｓ－等で駆動されている。バッファ回路４４ａが正極性側の映像信号をサンプリングして保持する回路となる。バッファ回路４４ｂが負極性側の映像信号をサンプリングして保持する回路となる。スイッチｓ＋とスイッチｓ－は垂直走査周波数よりも高い周波数で、映像信号の極性を切替えて、画素電極ＰＥに交互に印加する切替スイッチとなっている。

【0033】

スイッチｓ＋とスイッチｓ－が交互にオンオフ制御される。スイッチｓ－がオフした状態でスイッチｓ＋がオンすると、バッファ回路４４ａが保持している正極性の映像信号が画素電極ＰＥに書き込まれる。スイッチｓ＋がオフした状態でスイッチｓ－がオンすると、バッファ回路４４ｂが保持している負極性の映像信号が画素電極ＰＥに書き込まれる。

【0034】

データ線６ａの正極性の映像信号と、データ線６ｂの正極性の映像信号とが交互に画素電極ＰＥに供給される。１フレームに一度、映像信号が保持容量Ｃ１、Ｃ２に書き込まれて、次フレームでの書き込みまで保持される。そして、次のフレームでの書き込みまで、スイッチｓ＋とスイッチｓ－が複数回オンオフする。スイッチｓ＋とスイッチｓ－を交互にオンすることで極性反転が可能となる。例えば、垂直走査周波数（フレーム周波数）が６０Ｈｚ（６０ｆｐｓ）として、１フレームにおいて、正極性と負極性の映像信号を切替える切替回数を３０回とすると、１．８ｋＨｚで交流駆動することができる。

【0035】

本実施の形態では、１垂直走査期間内に１度保持容量Ｃ１、Ｃ２への映像信号の書き込みが行われる。１垂直走査期間内において、正電圧及び負電圧を複数回、画素電極ＰＥに印加することができる。画素４２への書き込み周波数を増加させることなく、高速に液晶を交流駆動できる。このため、画素電極ＰＥと共通電極ＣＥの間の直流分を低減させることができ、液晶の焼き付き防止など画質や信頼性を向上できる。また、本実施の形態では、極性反転可能な画素回路４３ａ、４３ｂが画素４２に設けられている。画素回路４３ａ、４３ｂを高速で制御することにより、垂直走査周波数の制約のない、高い周波数での交流駆動が可能である。

【0036】

バッファ回路４４ａ、４４ｂの構成について説明する。バッファ回路４４ａとバッファ回路４４は同様の回路構成であるため、以下、まとめてバッファ回路４４として説明する。図３は、バッファ回路４４の構成を示す回路図である。

【0037】

バッファ回路４４は、トランジスタＴｒ３とトランジスタＴｒ４とを備えている。トランジスタＴｒ３は、ｐ型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｔｒａｎｓｉｓｔｏｒ）トランジスタであり、トランジスタＴｒ４はｎ型ＭＯＳトランジスタである。トランジスタＴｒ４のゲートは、バッファ回路４４の入力端子ｉｎに接続されている。トランジスタＴｒ３のゲートは、バッファ回路４４の入力端子ｉｎに接続されている。トランジスタＴｒ３とトランジスタＴｒ４はノーマリオン型の閾値電圧を持っている。つまり、ゲート電圧が０Ｖの時に、トランジスタＴｒ３，Ｔ４はオンする。

【0038】

電源電位ＶＤＤとグランドＧＮＤとの間には、トランジスタＴｒ４とトランジスタＴｒ３が直列に接続されている。具体的には、トランジスタＴｒ４のドレインが第１の電源電位である電源電位ＶＤＤに接続されている。トランジスタＴｒ４のソースが、トランジスタＴｒ３のソースに接続されている。トランジスタＴｒ３のドレインが第２の電源電位であるグランドＧＮＤに接地されている。トランジスタＴｒ３のソースとトランジスタＴｒ４のソースは、出力端子ｏｕｔに接続されている。

【0039】

トランジスタＴｒ４は、出力端子ｏｕｔの電圧を上昇させるときのソースフォロワとして動作する。トランジスタＴｒ３は、出力端子ｏｕｔの電圧を下降させるときのソースフォロワとして動作する。昇圧時、及び降圧時の両方において、ソースフォロワを駆動することができるため、高速動作が可能となる。

【0040】

図４～図６を用いて、バッファ回路の電圧波形について説明する。図４は、バッファ回路４４の出力端子ｏｕｔの電圧変化を示す波形図である。図５は、比較例にかかるバッファ回路１４４の構成を示す回路図である。図６は、比較例のかかるバッファ回路１４４の出力端子ｏｕｔの電圧変化を示す波形図である。

【0041】

まず、比較例に係るバッファ回路１４４について説明する。図５に示すように、比較例にかかるバッファ回路１４４は、トランジスタＴｒ１，及びトランジスタＴｒ２を備えている。トランジスタＴｒ１，及びトランジスタＴｒ２は、ｐ型ＭＯＳトランジスタとなっている。トランジスタＴｒ１のゲートは、入力端子ｉｎに接続されている。トランジスタＴｒ１のドレインは、グランドＧＮＤに接続されている。トランジスタＴｒ１のソースは、トランジスタＴｒ２のドレインと接続されている。

【0042】

トランジスタＴｒ２のソースは、電源電位ＶＤＤに接続されている。トランジスタＴｒ２のゲートはバイアス電位に接続されている。トランジスタＴｒ２のドレインと、トランジスタＴｒ１のソースは、出力端子ｏｕｔに接続されている。

【0043】

トランジスタＴｒ２は、定電流をトランジスタＴｒ１に供給するための定電流回路１４７となる。トランジスタＴｒ２のゲートにバイアス電位を供給することで、トランジスタＴｒ２がソースフォロワとして動作して、トランジスタＴｒ１に定電流を供給する。トランジスタＴｒ２がソースフォロワとして動作しないときは、バイアス端子を電源電位ＶＤＤにすることで、定電流を遮断することができる。

【0044】

出力端子ｏｕｔを０Ｖから２．５Ｖに昇圧する場合と、５Ｖから２．５Ｖに降圧する２通りで、画素電極ＰＥを駆動する例について説明する。入力端子ｉｎの電圧は２．５ＶでトランジスタＴｒ１の閾値電圧ＶＴは０Ｖとなっている。５Ｖから２．５Ｖに降圧する場合、トランジスタＴｒ１がオンして、出力端子ｏｕｔがグランドＧＮＤに接続する。画素電極ＰＥに接続される保持容量Ｃ３の電荷をグランドＧＮＤに引く抜くため、高速動作が可能となる。

【0045】

一方、０Ｖから２．５Ｖに昇圧する場合、出力端子ｏｕｔの電圧の上昇速度は、定電流回路が画素電極ＰＥ、及び保持容量Ｃ３を充電する速度で決まる。定電流回路から出力される定電流値は、液晶表示装置全体の消費電流に影響するため、定電流値を低くすることが好ましい。したがって、図６に示すように、０Ｖから２．５Ｖへの昇圧時は、５Ｖから２．５Ｖの降圧時に比べて、電圧変化に時間がかかってしまう。

【0046】

出力端子ｏｕｔの電圧変化を速くするためには、定電流回路１４７に流れる定電流を大きくすれば良い。しかしながら、定電流回路１４７に流れる定電流を大きくすると、液晶表示装置全体に流れる電流が大きくなってしまう。また、出力端子ｏｕｔの電圧変化が終了しても、定電流が流れつづけるため、不要な電流が流れてしまう。よって、図５に示す構成では、消費電流の低減が困難となる。

【0047】

これに対して、本実施の形態のバッファ回路４４では、図３に示したように、トランジスタＴｒ３、及びトランジスタＴｒ４が、それぞれソースフォロワとして動作する。例えば、トランジスタＴｒ４の閾値電圧ＶＴ＝０．２Ｖ、トランジスタＴｒ３の閾値電圧ＶＴ＝－０．２Ｖとする。また、バッファ回路４４の入力端子ｉｎの電圧を２．５Ｖとする。

【0048】

５Ｖから２．５Ｖへの降圧時では、図４に示すように、トランジスタＴｒ３のＶＴ＝－０．２Ｖであることから、２．７Ｖまでは高速に電圧変化する。そして、２．７Ｖからの電圧変化が遅くなって、２．５Ｖまで降下する。つまり、５Ｖから２．７Ｖまでの電圧変化を示す傾きが、２．７Ｖから２．５Ｖまでの電圧変化を示す傾きよりも急峻になっている。入力端子ｉｎの電圧の近傍では、電圧変化が遅くなるが、大半は高速に動作する。したがって、高速動作が可能となる。

【0049】

０Ｖから２．５Ｖまでの昇圧時では、トランジスタＴｒ４のＶＴ＝０．２Ｖであることから、２．３Ｖまでは高速に電圧変化する。そして、２．３Ｖからの電圧変化が遅くなって、２．５Ｖまで上昇する。つまり、０Ｖから２．３Ｖまでの電圧変化を示す傾きが、２．３Ｖから２．５Ｖまでの電圧変化を示す傾きよりも急峻になっている。入力端子ｉｎの電圧の近傍では、電圧変化が遅くなるが、大半は高速に動作する。したがって、高速動作が可能となる。

【0050】

降圧時の２．７Ｖ以下ではトランジスタＴｒ３はサブスレッショルド領域に入る。また、昇圧時の２．３Ｖ以上ではトランジスタＴｒ４はサブスレッショルド領域に入る。サブスレッショルド領域に入ると、トランジスタＴｒ３，Ｔｒ４に流れる電流は大幅に少なくなる。よって、バッファ回路に流れる電流が小さくなり全体の消費電流を低減することが出来る。また、図５のバッファ回路を用いた場合と異なり、入力端子ｉｎの電圧に近づくと流れる電流が自動的に減少する。よって、無駄に電流を流し続けることが無くなる。これにより、消費電流を低減することが可能になる。

【0051】

本実施の形態にかかる駆動方法は、正極性の映像信号をサンプリングして一定期間保持する第１サンプリングステップと、負極性の映像信号をサンプリングして一定期間保持する第２サンプリングステップと、を備えている。さらに、駆動方法は、第１サンプリングステップで保持された正極性の映像信号と第２サンプリングステップで保持された負極性の映像信号とを、垂直走査周波数よりも高い周波数で切替えて画素電極に交互に印加するステップと、を備えている。これにより、低消費電流で高速動作が可能となる。

【0052】

実施の形態２．
実施の形態２にかかるバッファ回路４４について、図７を用いて説明する。図７は、バッファ回路４４の構成を示す回路図である。本実施の形態では、図３の構成に、グランドＧＮＤとトランジスタＴｒ３との間にスイッチｓｏが追加されている。つまり、トランジスタＴｒ３のドレインは、スイッチｓｏを介して、グランドＧＮＤに接地されている。なお、スイッチｓｏ以外の基本的な構成及び動作は実施の形態１と同様であるため説明を省略する。

【0053】

実施の形態１と同様に、トランジスタＴｒ４及びトランジスタＴｒ３はソースフォロワとして動作する。つまり、トランジスタＴｒ４は、出力端子ｏｕｔの電圧を上昇させるときに、ソースフォロアとして動作する。トランジスタＴｒ４は、出力端子ｏｕｔの電圧を下降させるときに、ソースフォロアとして動作する。昇圧方向、及び降圧方向のいずれにも、ソースフォロアが駆動出来るので高速動作を行うことができる。

【0054】

スイッチｓｏはソースフォロアとして動作しない時に回路をオフするために設けられている。スイッチｓｏをオフすることで、電源電位ＶＤＤとグランドＧＮＤとの間に流れる電流を遮断することができる。よって、待機時の電流を減少することができ、より消費電流を低減することができる。昇圧時及び降圧時は、スイッチｓｏをオンする。スイッチｓｏは、電源電位ＶＤＤとグランドＧＮＤとの間に流れる電流を遮断する遮断スイッチとなる。

【0055】

図８は、実施の形態２のバッファ回路４４の出力端子ｏｕｔの電圧変化を示す図である。トランジスタＴｒ４の閾値電圧ＶＴ＝０Ｖ、トランジスタＴｒ３の閾値電圧ＶＴ＝０Ｖとする。入力端子ｉｎの電圧は２．５Ｖとする。つまり、トランジスタＴｒ３及びトランジスタＴｒ４は、ノーマリオン型の閾値電圧を持っている。

【0056】

５Ｖから２．５Ｖへの降圧時はトランジスタＴｒ３の閾値電圧ＶＴ＝０Ｖであることから、２．５Vまで高速に電圧変化する。電圧変化が遅くなる所がなくなるので、実施の形態１よりも高速動作が期待出来る。

【0057】

０Ｖから２．５Ｖへの昇圧時はトランジスタＴｒ４の閾値電圧ＶＴ＝０Ｖであることから、２．５Vまで高速に電圧変化する。降圧時と同様に、電圧変化が遅くなる所がなくなるので、実施の形態１よりも高速動作が期待出来る。

【0058】

実施の形態２では、トランジスタＴｒ３、Ｔｒ４がサブスレッショルド領域に入る所がなくなる。そのため、電圧変化が終了しても電流が流れ続けることを防ぐためにスイッチｓｏを設けることが好ましい。スイッチｓｏをオフすることで電流経路をなくし無駄な電流を削減することが出来る。

【0059】

具体的には図２に示したスイッチｓ＋、ｓ－によって電圧を画素電極ＰＥに転送後に、スイッチｓｏをオフにする。このようにすることで、動作に影響なく低消費電流化を図ることが可能となる。

【0060】

なお、図７では、スイッチｓｏをグランドＧＮＤ側に接続しているが、スイッチｓｏを電源側に接続しても良い。電源側に設ける場合、例えば、トランジスタＴｒ４のドレインと電源電位ＶＤＤとの間に、スイッチｓｏを配置すればよい。つまり、トランジスタＴｒ３又はトランジスタＴｒ４のドレインに電流を切るためのスイッチｓｏが設けられていれば良い。このようにすることで、電源電位ＶＤＤからグランドＧＮＤに流れる電流を完全に遮断することができる。

【0061】

実施の形態３．
実施の形態３にかかるバッファ回路４４について、図９を用いて説明する。実施の形態３では、図３の構成に、可変電源４８、及び可変電源４９が追加されている。なお、可変電源４８、及び可変電源４９以外の基本的な構成及び動作については、実施の形態１と同様であるため説明を省略する。

【0062】

可変電源４８は、トランジスタＴｒ４の閾値電圧を変更するための変更回路である。可変電源４９は、トランジスタＴｒ３の閾値電圧を変更するための変更回路である。可変電源４８は、出力電圧が可変の電源であり、トランジスタＴｒ４の基板電位を可変にする。可変電源４９は、出力電圧が可変の電源であり、トランジスタＴｒ３の基板電位を可変にする。

【0063】

例えば、可変電源４８の出力電圧ＶＡは、０～－１Ｖの範囲で可変となっている。通常は、ＶＡ＝０Ｖとするが、ＶＡ＝－１ＶとすることでトランジスタＴｒ４の閾値電圧ＶＴを大きくすることができる。また、可変電源４９の出力電圧ＶＢは、ＶＤＤ～（ＶＤＤ＋１Ｖ）の範囲で可変となっている。通常は、ＶＢ＝ＶＤＤとするが、ＶＢ＝ＶＤＤ＋１ＶとすることでトランジスタＴｒ３の閾値電圧ＶＴを大きくすることができる。

【0064】

例えば、製造プロセスで作り込んだ閾値電圧ＶＴが小さすぎる場合に、出力電圧ＶＡ，ＶＢを偏向することで、閾値電圧ＶＴを大きくすることができる。閾値電圧ＶＴを変更することで、待機電流値及び動作の適正化が可能となる。

【0065】

なお、上記の実施の形態１～３は適宜組み合わせることができる。例えば、実施の形態２のスイッチｓｏと可変電源４８，４９を組み合わせて用いても良い。

【0066】

なお、上記実施の形態１～３にかかる液晶表示装置の仕組みは、例えば、波長多重光通信の分野で用いられる波長選択光スイッチ装置（ＷＷＳ；Ｗａｖｅｌｅｎｇｔｈ Ｓｅｌｅｃｔｉｖｅ Ｓｗｉｔｃｈ）に搭載された空間光変調器（ＳＬＭ；Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ）にも適用されることができる。空間光変調器は、例えばＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ ｏｎ Ｓｉｌｉｃｏｎ）技術を用いて構成され、入力ポートに入射された光信号を偏向して、一又は複数の出力ポートのうち選択された何れかの出力ポートから出射する。

【0067】

より具体的には、波長選択光スイッチ装置は、例えば、入力ポート、一又は複数の出力ポート、波長分散器、光学結合器、及び、空間光変調器を備える。波長分散器は、入力ポートに入射された光信号を複数の波長成分に空間的に分散させる。光学結合器は、波長分散器によって分散された複数の波長成分を集光する。空間光変調器は、例えば、波長に応じて展開されたｘ軸方向と、ｘ軸方向に垂直なｙ軸方向と、からなるｘｙ平面にマトリクス状に配置された複数の画素１２を有する。複数の画素１２は、光学結合器によって集光された光信号を、波長毎に反射方向を変化させて（即ち、偏向して）、一つ又は複数の出力ポートのうち選択された何れかの出力ポートから出射する。

【0068】

波長選択光スイッチ装置は、空間光変調器に上記実施の形態１から３にかかる液晶表示装置の仕組みを適用することにより、液晶表示装置と同等の効果を奏することができる。

【0069】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限られたものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【符号の説明】

【0070】

１００ 液晶表示装置
１ スイッチ
５ 映像信号線
６ データ線
７ 共通電極線
８ ゲート線
１０ 水平方向駆動回路
２０ 垂直方向駆動回路
３０ 画素表示部
４２ 画素
４３ａ 正極側の画素回路
４３ｂ 負極側の画素回路
４４ａ バッファ回路
４４ｂ バッファ回路
４５ 接続ノード
４８ 可変電源
４９ 可変電源
６０ コントローラ
７１ａ、７１ｂ 映像信号
Ｃ１ 保持容量
Ｃ２ 保持容量
Ｃ３ 保持容量
ＰＥ 画素電極
ＬＣ 液晶
ＣＥ 共通電極
ｓ＋ スイッチ
ｓ－ スイッチ
ｓｏ スイッチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】