特許 7593079 電子回路基板、及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-25

(45)【発行日】2024-12-03

(54)【発明の名称】電子回路基板、及び電子機器

(51)【国際特許分類】

   H02J 7/00 20060101AFI20241126BHJP

   H05K 1/18 20060101ALI20241126BHJP

   H05K 1/02 20060101ALI20241126BHJP

【ＦＩ】

H02J7/00 S

H05K1/18 S

H05K1/02 C

【請求項の数】 5

(21)【出願番号】P 2020198415

(22)【出願日】2020-11-30

(65)【公開番号】P2022086419

(43)【公開日】2022-06-09

【審査請求日】2023-08-22

(73)【特許権者】

【識別番号】000005267

【氏名又は名称】ブラザー工業株式会社

(74)【代理人】

【識別番号】100104178

【弁理士】

【氏名又は名称】山本 尚

(72)【発明者】

【氏名】山下 正展

(72)【発明者】

【氏名】橋詰 大毅

(72)【発明者】

【氏名】平松 佑基

【審査官】赤穂 嘉紀

(56)【参考文献】

【文献】実開平０６－００３６７２（ＪＰ，Ｕ）

【文献】特開２００１－２６７７１６（ＪＰ，Ａ）

【文献】特開２０１９－１１１７５９（ＪＰ，Ａ）

【文献】特開２０１８－１１７４３８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｊ ７／００

Ｈ０５Ｋ １／１８

Ｈ０５Ｋ １／０２

(57)【特許請求の範囲】

【請求項1】

電子回路を有する基板と、
前記基板上に実装される蓄電部材と、
前記基板に設けられ、不使用時には前記蓄電部材との導通を遮断し、使用時には前記蓄電部材を導通させるスイッチ手段と
を備え、
前記スイッチ手段は、
前記基板に接続される基端部と、前記基板に対向して配置される先端部とを備えた導電性のバネ部材と、
前記バネ部材の弾性力により前記先端部と前記基板との間で挟持された絶縁性の絶縁部材と
を備え、
前記バネ部材は、前記絶縁部材が取り除かれた場合、弾性力により前記先端部が前記基板に接触して導通され、
前記蓄電部材は、
一対の極端子を備えた第１蓄電部材と、
一対の極端子を備え、外形寸法及び前記一対の極端子の間の距離が前記第１蓄電部材と異なる第２蓄電部材と
を備え、
前記第１蓄電部材と前記第２蓄電部材のうち何れか一つを選択的に取付可能な複数のスルーホールが前記基板に設けられ、
前記複数のスルーホールは、
前記第１蓄電部材及び前記第２蓄電部材の前記一対の極端子のうち、同一の極性を有する一方の極端子を挿入可能な共通の孔であり、前記第１蓄電部材又は前記第２蓄電部材の前記一方の極端子が挿入接続される第１孔と、
前記第１蓄電部材の他方の極端子が挿入接続される第２孔と、
前記第２孔とは異なる位置に設けられ、前記第２蓄電部材の他方の極端子が挿入接続される第３孔と
を含み、
前記第１蓄電部材が前記基板に実装された場合、前記第１蓄電部材は、前記第３孔が露出しないように覆い、
前記第２蓄電部材が前記基板に実装された場合、前記第２蓄電部材は、所定条件を満たすときに前記第２孔が露出しないように覆い、
前記所定条件は、
前記第２蓄電部材が前記基板に実装された状態で前記基板を覆う領域が円形であり、前記円形の直径をＤ１とし、
前記第２蓄電部材の前記一対の極端子の間の距離をＦ１とし、
前記第１蓄電部材の前記一対の極端子の間の距離をＦ２とし、
前記第１孔と前記第２孔とを結ぶ第１線分と、前記第１孔と前記第３孔とを結ぶ第２線分とがなす角度をθとし、
実装された状態の前記第２蓄電部材の外形を示す曲線と、前記第１孔を起点として前記第２孔へ伸ばした半直線との交点をＸ１とし、
前記第１孔と前記交点までの距離をＬとした場合、
Ｌ＝（Ｆ１ｃｏｓθ＋√（（Ｆ１ｃｏｓθ） ^２ ＋（Ｄ１ ^２ －Ｆ１ ^２ ）））／２、且つ、Ｌ＞Ｆ２
を満たすことを特徴とする電子回路基板。

【請求項2】

前記第１孔は、前記バネ部材の前記基端部と接続する
ことを特徴とする請求項１に記載の電子回路基板。

【請求項3】

前記蓄電部材が出力する電圧の電圧値を検知する検知手段と、
検知された前記電圧値が所定の閾値よりも小さい場合、異常を報知する報知手段と
を備えることを特徴とする請求項１又は２に記載の電子回路基板。

【請求項4】

前記蓄電部材は、リチウムイオンキャパシタである
ことを特徴とする請求項１～３の何れか一つに記載の電子回路基板。

【請求項5】

請求項１～４の何れか一つに記載の電子回路基板を備えた
ことを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子回路基板、及び電子機器に関する。

【背景技術】

【0002】

特許文献１は、駆動装置に着脱可能であり、リチウムイオンキャパシタからの漏れ電流を抑制する電源モジュールを開示する。電源モジュールは、リチウムイオンキャパシタユニット、電源ライン、第１のスイッチユニット、保護回路、第２のスイッチユニットを備える。リチウムイオンキャパシタユニットは、少なくとも１つのリチウムイオンキャパシタセルを含む。電源ラインは、駆動装置へ電力を供給する。第１のスイッチユニットは、電源ラインに設けられる。保護回路は、少なくとも１つのリチウムイオンキャパシタセルの過充電及び／又は過放電を防止する。第２のスイッチユニットは、リチウムイオンキャパシタユニットと保護回路との間に設けられ、１つのスイッチング素子を有する。第２のスイッチユニットは、駆動装置からの制御信号に基づいてオンオフされる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１８－１１７４３８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記電源モジュールは、リチウムイオンキャパシタセルからの過充電及び／又は過放電を防止する為に、電源ライン、第１のスイッチユニット、保護回路、第２のスイッチユニット等の構成を必要とするので、電子回路基板が複雑になるという可能性があった。

【0005】

本発明の目的は、簡易な構成で、蓄電部材の短絡を防止できる電子回路基板及び電子機器を提供することである。

【課題を解決するための手段】

【0006】

本発明の第１態様に係る電子回路基板は、電子回路を有する基板と、前記基板上に実装される蓄電部材と、前記基板に設けられ、不使用時には前記蓄電部材との導通を遮断し、使用時には前記蓄電部材を導通させるスイッチ手段とを備えたことを特徴とする。

【0007】

電子回路基板は、スイッチ手段により、簡易な構成で蓄電部材の導通を制御できる。

【0008】

前記スイッチ手段は、前記基板に接続される基端部と、前記基板に対向して配置される先端部（先端部）とを備えた導電性のバネ部材と、前記バネ部材の弾性力により前記先端部と前記基板との間で挟持された絶縁性の絶縁部材とを備え、前記バネ部材は、前記絶縁部材が取り除かれた場合、弾性力により前記先端部が前記基板に接触して導通されてもよい。電子回路基板は、バネ部材と絶縁部材との簡易な構成で、バネ部材の導通状態を切り替えできる。

【0009】

前記蓄電部材は、一対の極端子を備えた第１蓄電部材と、一対の極端子を備え、外形寸法及び前記一対の極端子の間の距離が前記第１蓄電部材と異なる第２蓄電部材とを備え、前記第１蓄電部材と前記第２蓄電部材のうち何れか一つを選択的に取付可能な複数のスルーホールが前記基板に設けられ、前記複数のスルーホールは、前記第１蓄電部材及び前記第２蓄電部材の前記一対の極端子のうち、同一の極性を有する一方の極端子を挿入可能な共通の孔であり、前記第１蓄電部材又は前記第２蓄電部材の前記一方の極端子が挿入接続される第１孔と、前記第１蓄電部材の他方の極端子が挿入接続される第２孔と、前記第２孔とは異なる位置に設けられ、前記第２蓄電部材の他方の極端子が挿入接続される第３孔とを含み、前記第１蓄電部材が前記基板に実装された場合、前記第１蓄電部材は、前記第３孔が露出しないように覆い、前記第２蓄電部材が前記基板に実装された場合、前記第２蓄電部材は、所定条件を満たすときに前記第２孔が露出しないように覆ってもよい。第１蓄電部材が実装されると第１蓄電部材は第３孔が露出しないように覆い、第２蓄電部材が実装されると第２蓄電部材は第２孔が露出しないように覆う。故に、電子回路基板は、第１孔と第２孔又は第１孔と第３孔が誤って短絡する可能性を低減できる。

【0010】

前記第１孔は、前記バネ部材の前記基端部と接続してもよい。電子回路基板は、第１孔がバネ部材の基端部と接続されるので、第１孔とバネ部材に対して同一の電圧を印加できる。

【0011】

前記所定条件は、前記第２蓄電部材が前記基板に実装された状態で前記基板を覆う領域が円形であり、前記円形の直径をＤ１とし、前記第２蓄電部材の前記一対の極端子の間の距離をＦ１とし、前記第１蓄電部材の前記一対の極端子の間の距離をＦ２とし、前記第１孔と前記第２孔とを結ぶ第１線分と、前記第１孔と前記第３孔とを結ぶ第２線分とがなす角度をθとし、実装された状態の前記第２蓄電部材の外形を示す曲線と、前記第１孔を起点として前記第２孔へ伸ばした半直線との交点をＸ１とし、前記第１孔と前記交点までの距離をＬとした場合、Ｌ＝（Ｆ１ｃｏｓθ＋√（（Ｆ１ｃｏｓθ）^２＋（Ｄ１^２－Ｆ１^２）））／２、且つ、Ｌ＞Ｆ２を満たしてもよい。電子回路基板は、第２蓄電部材が実装された場合、所定条件を満たすことにより、第２蓄電部材が基板の第２孔を露出しないように覆う。これにより、電子回路基板は、リチウムイオンキャパシタが短絡する可能性を低減できる。

【0012】

前記蓄電部材が出力する電圧の電圧値を検知する検知手段と、検知された前記電圧値が所定の閾値よりも小さい場合、異常を報知する報知手段とを備えてもよい。電子回路基板は、検知された電圧に基づき異常を報知するので、ユーザに対して異常を知らせることができる。

【0013】

前記蓄電部材は、リチウムイオンキャパシタであってもよい。電子回路基板は、リチウムイオンキャパシタにより、効率的に電力を供給できる。

【0014】

本発明の第２態様に係る電子機器は、第１態様に係る電子回路基板を備えたことを特徴とする。電子機器は、第１態様に係る電子回路基板を備えるので、簡易な構成で蓄電部材の短絡を防止できる。

【図面の簡単な説明】

【0015】

【図1】印刷装置１の斜視図である。

【図2】印刷装置１の電気的構成を示すブロック図である。

【図3】印刷装置１の電源系統を示す図である。

【図4】（ａ）はスイッチ１５が基板８に実装された状態を示す図であり、（ｂ）はスイッチ１５の構造を示す図である。

【図5】（ａ）は基板８の斜視図であり、（ｂ）は第１キャパシタ５２Ａ又は第２キャパシタ５２Ｂが実装される基板８の平面図である。

【図6】メイン処理のフローチャートを示す図である。

【図7】（ａ）は第１変形例における基板８Ａを示す斜視図であり、（ｂ）は第１キャパシタ５２Ａ又は第２キャパシタ５２Ｂが実装される基板８Ａを示す平面図である。

【図8】（ａ）は第２変形例における基板８Ｂを示す斜視図であり、（ｂ）は第１キャパシタ５２Ａ又は第２キャパシタ５２Ｂが実装される基板８Ｂを示す平面図である。

【図9】（ａ）は第３変形例における基板８Ｃを示す斜視図であり、（ｂ）は第１キャパシタ５２Ａ又は第２キャパシタ５２Ｂが実装される基板８Ｃを示す平面図である。

【発明を実施するための形態】

【0016】

＜印刷装置１の概要＞
本発明の一実施形態について、図面を参照して説明する。印刷装置１は、印刷媒体であるテープ（図示略）に対し、文字、文字列、記号、数字、図形、絵文字等の印刷情報を印刷してラベルを作成可能である。以下の説明では、図１の左上側、右下側、右上側、左下側、上側、及び下側を、夫々、印刷装置１の左側、右側、上側、下側、前側、及び後側とする。

【0017】

図１に示すように、印刷装置１は、直方体状の筐体である本体カバー２を備える。本体カバー２の上面前部には、文字列等を入力する為のキーボード３が設けられる。キーボード３は、電源スイッチ、用途キー、カーソルキー等を含む。キーボード３の上側には、各種情報を表示するディスプレイ５が設けられる。一例として、ディスプレイ５はドットマトリクスＬＣＤである。ディスプレイ５の後側には、本体カバー２に対して開閉可能なカセットカバー６が設けられる。本体カバー２の上面には、印刷されたテープを本体カバー２の外部に排出する排出口（図示略）が設けられる。本体カバー２の右上角部には、操作部１４が設けられる。操作部１４が内側へ押圧操作されることによって、印刷済みのテープは切断される。

【0018】

本体カバー２の内部におけるカセットカバー６（図１参照）の前側には、非図示の装着部及び電池収容部が設けられる。装着部は、テープカセットの形状に対応する凹部であり、テープカセットを着脱可能な部位である。印刷装置１は、装着部に装着されたテープカセットを用いて、キーボード３を介して入力された文字列の印刷を実行する。電池収容部には、印刷装置１が印刷を実行する為に必要な電力の供給源となる乾電池１１（図３参照）が収容される。

【0019】

印刷装置１は、テープ駆動軸（図示略）の駆動により、テープカセットからテープを繰り出して搬送する。印刷装置１は、未使用のインクリボンをサーマルヘッド８３により加熱し、テープへの印刷を行う。印刷装置１は、プラテン機構（図示略）の駆動により、テープとインクリボンとをサーマルヘッド８３に圧接して搬送する。

【0020】

＜印刷装置１の電気的構成＞
図２を参照し、印刷装置１の電気的構成を説明する。印刷装置１は制御回路部７０を備える。制御回路部７０は、ＣＰＵ７１、ＲＯＭ７２、ＣＧＲＯＭ７３、ＲＡＭ７４、フラッシュメモリ７５、及び入出力インタフェース７７を備え、これらがデータバス６９を介して接続される。ＣＰＵ７１は、印刷装置１を統括制御する。ＣＰＵ７１は、ＡＤコンバータからなる検出部２１を含む。ＲＯＭ７２は、ＣＰＵ７１が各種プログラムの実行時に必要な定数を記憶する。ＣＧＲＯＭ７３は、内蔵フォント等を記憶する。ＲＡＭ７４は、テキストメモリ、印刷バッファ等、複数の記憶領域を備える。フラッシュメモリ７５は、ＣＰＵ７１が実行する各種プログラム、変数等を記憶する。フラッシュメモリ７５に記憶される変数は、所定の閾値Ｔｈ等である。

【0021】

入出力インタフェース７７には、充電ＩＣ５１、キーボード３、液晶駆動回路（ＬＣＤＣ）２５、駆動回路２６、２７、及び外部インタフェース（Ｉ／Ｆ）１９が接続される。ＬＣＤＣ２５は、ディスプレイ５に表示データを出力する為のビデオＲＡＭ（図示略）を有する。駆動回路２６は、サーマルヘッド８３を駆動する為の電子回路である。駆動回路２７は、テープ送りモータ２３を駆動する為の電子回路である。外部Ｉ／Ｆ１９は、外部端末１９Ａと接続して通信を行う。例えばＣＰＵ７１は、外部端末１９Ａから受信したプログラムをフラッシュメモリ７５に記憶することにより、プログラムを更新できる。外部端末１９Ａは、汎用のパーソナルコンピュータ（ＰＣ）又は携帯端末である。充電ＩＣ５１の詳細は後述する。

【0022】

＜印刷装置１の電源系統図＞
図３を参照して、印刷装置１の電源系統の一部について説明する。図３に示す電源系統図は、サーマルヘッド８３、テープ送りモータ２３、及び、制御回路部７０と乾電池１１との間の電源系統を示す。その他のデバイスと乾電池１１との間の電源系統は省略されている。

【0023】

印刷装置１が印刷を実行する為の電源として乾電池１１が用いられる。乾電池１１と、サーマルヘッド８３及びテープ送りモータ２３との間に、充電ＩＣ５１とキャパシタ５２が介在する。なお、電源系統において、後述の第１キャパシタ５２Ａ、第２キャパシタ５２Ｂの何れか一つが実装される。以下、第１キャパシタ５２Ａと第２キャパシタ５２Ｂを総称してキャパシタ５２と称する。

【0024】

キャパシタ５２の一対の極端子のうち正極端子は、充電ＩＣ５１と制御回路部７０内の検出部２１に接続する。キャパシタ５２の一対の極端子のうち負極端子は、後述するスイッチ１５を介して、グラウンドＧＮＤに接続する。乾電池１１と制御回路部７０との間に、システム電源生成回路５４が介在する。

【0025】

キャパシタ５２は、充電及び放電が可能なリチウムイオンキャパシタである。リチウムイオンキャパシタは、負極にリチウムイオンが予めドーピングされたキャパシタであり、通常の電気二重層キャパシタと比べて高電圧（約３．７Ｖ）での使用が可能である。キャパシタ５２を充電する為の電力は、乾電池１１からキャパシタ５２に供給される。また、充電ＩＣ５１は、乾電池１１の電力がキャパシタ５２に供給される状態と、供給されない状態とを切り替える。

【0026】

サーマルヘッド８３は、キャパシタ５２に充電された電力が供給されることにより発熱し、インクリボンを加熱してテープへの印刷を行う。テープ送りモータ２３は、キャパシタ５２に充電された電力が供給されることにより回転する。テープ送りモータ２３の回転により、テープ駆動軸は回転し、テープが搬送される。

【0027】

制御回路部７０に含まれる各種デバイス（ＣＰＵ７１等）は、システム電源生成回路５４を介して乾電池１１から供給される電力により駆動する。システム電源生成回路５４は、降圧回路であり、乾電池１１の電圧を、制御回路部７０に含まれる各種デバイスの駆動が可能な電圧まで降圧する。ＣＰＵ７１（図２参照）に含まれる検出部２１は、キャパシタ５２の正極端子に接続し、キャパシタ５２の電圧を検出可能である。

【0028】

＜スイッチ１５＞
図４を参照して、キャパシタ５２とスイッチ１５の関係について説明する。キャパシタ５２は、電子回路が実装されている電子回路基板（以下「基板８」という。）上に実装される。基板８は、複数のスルーホール（図５の孔Ａ１（Ｂ１）、Ａ２、Ｂ２参照）、パターン２９、３０、３１、及びグラウンドＧＮＤ等を備える。キャパシタ５２の正極端子は、パターン２９に接続される。キャパシタ５２の負極端子は、パターン３０に接続される。乾電池１１からの電力は、充電ＩＣ５１、パターン２９を介してキャパシタ５２の正極端子に供給される。

【0029】

スイッチ１５の一端は、パターン３０を介して、キャパシタ５２の負極端子と接続している。スイッチ１５の他端は、パターン３１を介して、グラウンドＧＮＤと接続する。従って、スイッチ１５がオンオフすることで、キャパシタ５２の負極端子のグラウンドＧＮＤへの電気的な接続が切り替えられる。キャパシタ５２の正極端子と負極端子と孔Ａ１（Ｂ１）、Ａ２、Ｂ２との関係は、後述する。

【0030】

スイッチ１５の構造について説明する。スイッチ１５は、バネ部材１３、及び絶縁シート１７を備える。バネ部材１３は、導電性の部材であり、弾性力を有する。バネ部材１３は、基端部１３Ａと先端部１３Ｂを備える。基端部１３Ａは、パターン３０に対して電気的に接続されている。なお、後述の孔Ａ１（Ｂ１）は、バネ部材１３の基端部１３Ａと接続している。先端部１３Ｂは、基板８のパターン３１に対向して配置される。

【0031】

絶縁シート１７は、バネ部材１３の弾性力により、先端部１３Ｂと基板８のパターン３１の間で挟持される。これにより、キャパシタ５２の負極端子は解放状態となり、グラウンドＧＮＤに対して導通されない状態となる。この場合、スイッチ１５は、オフ状態であり、キャパシタ５２より後段には、電圧が印加されない状態となる。

【0032】

一方で、絶縁シート１７が取り除かれた場合、バネ部材１３は、弾性力により先端部１３Ｂがパターン３１に接触する。キャパシタ５２の負極端子は、グラウンドＧＮＤに対して導通した状態となる。この場合、スイッチ１５はオン状態であり、キャパシタ５２より後段には、キャパシタ５２の電圧が印加される。印刷装置１の不使用時には、先端部１３Ｂと基板８のパターン３１の間で絶縁シート１７が挟持された状態が維持される。これによりキャパシタ５２との導通を遮断する。一方、印刷装置１の使用時には、ユーザは絶縁シート１７を脱離させる。これによりキャパシタ５２を導通させる。

【0033】

＜キャパシタ５２の実装＞
図５を参照して、キャパシタ５２の基板８への実装の態様について説明する。製造時、作業者は、例えば、第１キャパシタ５２Ａ、第２キャパシタ５２Ｂの何れか一つを選択して基板８に実装する。第１キャパシタ５２Ａと第２キャパシタ５２Ｂは、外形寸法及び一対の極端子の間の距離が互いに異なる。第１キャパシタ５２Ａは、第２キャパシタ５２Ｂよりも寸法が大きい。また、第１キャパシタ５２Ａの一対の極端子間の距離は、第２キャパシタ５２Ｂの一対の極端子間の距離以上である。なお、第１キャパシタ５２Ａ及び第２キャパシタ５２Ｂは、円柱状であるので、実装された状態で基板８を覆う領域が円形である（図５参照）。

【0034】

第１キャパシタ５２Ａ、第２キャパシタ５２Ｂを実装可能とする為、基板８には、複数のスルーホール（以下、孔Ａ１、Ｂ１、孔Ａ２、Ｂ２という。）が設けられる。

【0035】

孔Ａ１、Ａ２は、第１キャパシタ５２Ａを実装する為の孔である。孔Ａ１、Ａ２は、第１キャパシタ５２Ａの正極端子と負極端子の間の極端子間の距離に対応して、距離Ｆ２だけ離間している。孔Ｂ１、Ｂ２は、第２キャパシタ５２Ｂを実装する為の孔である。孔Ｂ１、Ｂ２は、第２キャパシタ５２Ｂの正極端子と負極端子の間の極端子間の距離に対応して、距離Ｆ１だけ離間している。

【0036】

孔Ａ１と孔Ｂ１は、第１キャパシタ５２Ａ及び第２キャパシタ５２Ｂの一対の極端子のうち、負極端子を挿入可能な共通の孔である。つまり、孔Ａ１（Ｂ１）には、第１キャパシタ５２Ａ又は第２キャパシタ５２Ｂの負極端子が接続される。また、孔Ａ２は、第１キャパシタ５２Ａの正極端子が接続される。孔Ｂ２は、第２キャパシタ５２Ｂの正極端子が接続される。

【0037】

第１キャパシタ５２Ａが実装された場合、第２キャパシタ５２Ｂの為の孔Ｂ２は、第１キャパシタ５２Ａにより覆われた状態となる。この場合、基板８に対して、第２キャパシタ５２Ｂは、実装不能となる。従って、第１キャパシタ５２Ａが実装された場合、誤って第２キャパシタ５２Ｂが基板８に対して実装されることはない。また、基板８上で、孔Ａ１、Ａ２、Ｂ１、Ｂ２同士が誤って短絡する可能性が低くなる。これにより、第１キャパシタ５２Ａが短絡される可能性が低減される。

【0038】

一方、第２キャパシタ５２Ｂが実装された場合、第１キャパシタ５２Ａの為の孔Ａ２は、第２キャパシタ５２Ｂにより覆われた状態となる。この場合、孔Ｂ２に対して、第１キャパシタ５２Ａは、実装不能となる。従って、第２キャパシタ５２Ｂが実装された場合、誤って第１キャパシタ５２Ａが基板８に対して実装されることはない。また、基板８上で、孔Ａ１、Ａ２、Ｂ１、Ｂ２同士が誤って短絡する可能性が低くなる。これにより、第２キャパシタ５２Ｂが短絡される可能性が低減される。

【0039】

＜スルーホールの配置位置に関する説明＞
孔Ａ１（Ｂ１）、Ａ２、Ｂ２は、以下に説明する所定条件を満たすよう基板８に配置されている。所定条件を満たすことで、第１キャパシタ５２Ａよりも寸法の小さい第２キャパシタ５２Ｂが基板８に実装された場合に、孔Ａ１、Ａ２が覆われる。これにより、第１キャパシタ５２Ａは、基板８に対して実装不能となる。

【0040】

第２キャパシタ５２Ｂが孔Ｂ１、Ｂ２に実装された場合に、第１キャパシタ５２Ａの孔Ａ２を第２キャパシタ５２Ｂが覆う為には、Ｌ＝（Ｆ１ｃｏｓθ＋√（（Ｆ１ｃｏｓθ）^２＋（Ｄ１^２－Ｆ１^２）））／２、且つ、Ｌ＞Ｆ２の条件を満たす必要がある。

【0041】

ここで、Ｆ２は、第１キャパシタ５２Ａの一対の極端子間の距離である。Ｆ１は、第２キャパシタ５２Ｂの一対の極端子間の距離である。Ｄ１は、第２キャパシタ５２Ｂの円形の直径である。θは、孔Ａ１と孔Ａ２とを結ぶ第１線分と、孔Ｂ１と孔Ｂ２とを結ぶ第２線分とがなす角度である。Ｌは、交点Ｘ１と孔Ａ１との間の距離である。Ｘ１は、実装された第２キャパシタ５２Ｂの外形を示す曲線と、孔Ａ１を起点として孔Ａ２へ伸ばした半直線との交点である。

【0042】

基板８は、上記所定条件を満たすように孔Ａ１（Ｂ１）、Ａ２、Ｂ２の位置が決定される。故に、第２キャパシタ５２Ｂが基板８に実装された場合、第２キャパシタ５２Ｂが基板８の孔Ａ２を露出しないように覆うことが可能となる。

【0043】

＜メイン処理＞
図６を参照し、メイン処理について説明する。メイン処理は、印刷装置１の電源がＯＮされた場合において、フラッシュメモリ７５に記憶されたプログラムをＣＰＵ７１が読み出して実行することにより、開始される。

【0044】

メイン処理が開始されると、ＣＰＵ７１は、検出部２１の検出結果に基づき、キャパシタ５２が出力する電圧の電圧値を検知する（Ｓ１）。次いで、ＣＰＵ７１は、検知された電圧値が所定の閾値Ｔｈ以上か否か判断する（Ｓ３）。ＣＰＵ７１は、取得された電圧値が所定の閾値Ｔｈ以上と判断した場合（Ｓ３：ＹＥＳ）、ＣＰＵ７１は、処理をＳ１に戻す。

【0045】

一方、電圧値が所定の閾値Ｔｈよりも小さいと判断した場合（Ｓ３：ＮＯ）、ＣＰＵ７１は、キャパシタ５２からの出力電圧に異常があるとしてエラーを報知する（Ｓ５）。エラー報知は、例えば、「基板に異常があります」等の情報をディスプレイ５に表示する。ＣＰＵ７１は処理を終了する。

【0046】

＜本実施形態の作用、効果＞
以上説明したように、基板８に設けられたスイッチ１５は、印刷装置１の不使用時にはキャパシタ５２との導通を遮断し、印刷装置１の使用時にはキャパシタ５２を導通させる。これにより、印刷装置１は、スイッチ１５を用いた簡易な構成で、第１キャパシタ５２Ａ、第２キャパシタ５２Ｂの導通を制御できる。

【0047】

絶縁シート１７は、絶縁性であり、バネ部材１３の弾性力により先端部１３Ｂと基板８のパターン３１との間で挟持される。バネ部材１３は、絶縁シート１７が取り除かれた場合、弾性力により先端部１３Ｂが基板８のパターン３１に接触して導通される。印刷装置１は、バネ部材１３と絶縁シート１７との簡易な構成で、バネ部材１３の導通状態を切り替えできる。

【0048】

第１キャパシタ５２Ａが基板８に実装された場合、第１キャパシタ５２Ａは、孔Ｂ２が露出しないように覆う。第２キャパシタ５２Ｂが基板８に実装された場合、第２キャパシタ５２Ｂは、所定条件を満たすときに孔Ａ２が露出しないように覆う。故に、印刷装置１は、孔Ａ１（Ｂ１）、Ａ２、Ｂ２が誤って短絡する可能性を低減できる。

【0049】

孔Ａ１（Ｂ１）は、バネ部材１３の基端部１３Ａと接続する。故に、スイッチ１５がオンされた場合、孔Ａ１（Ｂ１）に接続されたキャパシタ５２の負極端子は、グラウンドＧＮＤに接続できる。

【0050】

Ｌ＝（Ｆ１ｃｏｓθ＋√（（Ｆ１ｃｏｓθ）^２＋（Ｄ１^２－Ｆ１^２）））／２、且つ、Ｌ＞Ｆ２を満たす場合、第２キャパシタ５２Ｂが基板８の孔Ａ２を露出しないように覆う。これにより、孔Ａ１（Ｂ１）、Ａ２、Ｂ２が短絡しにくくなるので、印刷装置１は、第２キャパシタ５２Ｂが短絡する可能性を低減できる。

【0051】

ＣＰＵ７１は、キャパシタ５２が出力する電圧の電圧値を検知する。ＣＰＵ７１は、検知された電圧値が所定の閾値Ｔｈよりも小さい場合、異常を報知する。印刷装置１は、検知された電圧値に基づき、キャパシタ５２が実装された基板８の異常をユーザに対して知らせることができる。

【0052】

第１キャパシタ５２Ａ、第２キャパシタ５２Ｂは、リチウムイオンキャパシタである。印刷装置１は、リチウムイオンキャパシタにより、サーマルヘッド８３に対して効率的に電力を供給できる。

【0053】

＜変形例＞
本発明は上記実施形態に限定されず、種々の変更が可能である。図７を参照して、第１変形例におけるキャパシタ５２の基板８Ａへの実装の態様について説明する。第１変形例における基板８Ａには、複数のスルーホール（以下、孔Ｈ１、Ｈ２、孔Ｉ１、Ｉ２という。）が設けられる。

【0054】

孔Ｈ１、Ｈ２は、第１キャパシタ５２Ａを実装する為の孔である。孔Ｈ１、Ｈ２は、第１キャパシタ５２Ａの一対の極端子間の距離に対応して、距離Ｆ２だけ離間している。孔Ｉ１、Ｉ２は、第２キャパシタ５２Ｂを実装する為の孔である。孔Ｉ１、Ｉ２は、第２キャパシタ５２Ｂの一対の極端子間の距離に対応して、距離Ｆ１だけ離間している。

【0055】

孔Ｈ１（Ｉ１）は、第１キャパシタ５２Ａ及び第２キャパシタ５２Ｂの一対の極端子のうち、負極端子を挿入可能な共通の孔である。つまり、孔Ｈ１（Ｉ１）には、第１キャパシタ５２Ａ又は第２キャパシタ５２Ｂの負極端子が接続される。また、孔Ｈ２は、第１キャパシタ５２Ａの正極端子が接続される。孔Ｉ２は、第２キャパシタ５２Ｂの正極端子が接続される。

【0056】

第１キャパシタ５２Ａが実装された場合、第２キャパシタ５２Ｂの為の孔Ｉ２は、第１キャパシタ５２Ａにより覆われた状態となる。この場合、第２キャパシタ５２Ｂは、孔Ｉ２に対して実装不能となる。従って、第１キャパシタ５２Ａが実装された場合、誤って第２キャパシタ５２Ｂが基板８Ａに対して実装されることはない。また、基板８上で、孔Ｈ１（Ｉ１）、Ｈ２、Ｉ２同士が誤って短絡する可能性が低くなる。これにより、第１キャパシタ５２Ａが短絡される可能性が低減される。

【0057】

一方、第２キャパシタ５２Ｂが実装された場合、第１キャパシタ５２Ａの負極端子が挿通される孔Ｈ１（Ｉ１）が既に使用されているので、第１キャパシタ５２Ａは、取り付け不能である。これにより、作業者は、第２キャパシタ５２Ｂに加えて、誤って第１キャパシタ５２Ａを実装する可能性が低減される。

【0058】

図８を参照して、第２変形例における第１キャパシタ５２Ａ、第２キャパシタ５２Ｂの基板８Ｂへの実装について説明する。第２変形における基板８Ｂは、複数のスルーホール（以下、孔Ｊ１、Ｊ２、孔Ｋ１、Ｋ２という。）を備える。

【0059】

孔Ｊ１、Ｊ２は、第１キャパシタ５２Ａを実装する為の孔である。孔Ｋ１、Ｋ２は、第２キャパシタ５２Ｂを実装する為の孔である。孔Ｊ１は、第１キャパシタ５２Ａの負極端子が接続される。孔Ｋ１は、第２キャパシタ５２Ｂの負極端子が接続される。孔Ｊ２は、第１キャパシタ５２Ａの正極端子が接続される。孔Ｋ２は、第２キャパシタ５２Ｂの正極端子が接続される。孔Ｊ１と孔Ｊ２は、第１キャパシタ５２Ａの一対の極端子間の距離に応じて、距離Ｆ２だけ離間して配置されている。孔Ｋ１、Ｋ２は、第２キャパシタ５２Ｂの一対の極端子間の距離に応じて、距離Ｆ１だけ離間して配置されている。

【0060】

第１キャパシタ５２Ａが実装された場合、第２キャパシタ５２Ｂの為の孔Ｋ１、Ｋ２は、第１キャパシタ５２Ａにより覆われた状態となる。この場合、孔Ｋ１、Ｋ２に対して、第２キャパシタ５２Ｂの実装は不能となる。従って、基板８Ｂに対して、誤って第２キャパシタ５２Ｂが実装されることはない。また、基板８Ｂ上では、孔Ｊ１、Ｊ２、Ｋ１、Ｋ２同士が導通される可能性が低くなり、第１キャパシタ５２Ａが短絡される可能性は低減される。

【0061】

一方、第２キャパシタ５２Ｂが実装された場合、第２キャパシタ５２Ｂにより、第１キャパシタ５２Ａの為の孔Ｊ１、孔Ｊ２が覆われた状態となる。この場合、第１キャパシタ５２Ａは実装不能となる。従って、基板８Ｂに対して、誤って第１キャパシタ５２Ａが実装されることはない。また、基板８Ｂ上では、孔Ｊ１、Ｊ２、Ｋ１、Ｋ２同士が導通される可能性が低くなり、第２キャパシタ５２Ｂを短絡する可能性が低減される。

【0062】

図９を参照して、第３変形例における第１キャパシタ５２Ａ、第２キャパシタ５２Ｂ、第３キャパシタ５２Ｃの基板８Ｃへの実装について説明する。第３変形例において、作業者は、第１キャパシタ５２Ａ、第２キャパシタ５２Ｂ、第３キャパシタ５２Ｃのうち１つのキャパシタを基板８Ｃに対して選択的に取り付け可能である。第１キャパシタ５２Ａ、第２キャパシタ５２Ｂ、第３キャパシタ５２Ｃの寸法は、この順に小さくなる。第１キャパシタ５２Ａの極端子間の距離は、距離Ｆ２である。第２キャパシタ５２Ｂの極端子間の距離は、距離Ｆ１である。第３キャパシタ５２Ｃの極端子間の距離は、距離Ｆ３である。

【0063】

孔Ｏ１、Ｏ２は、第１キャパシタ５２Ａを実装する為の孔である。孔Ｏ１、Ｏ２は、第１キャパシタ５２Ａの一対の端子間の距離に応じて、距離Ｆ２だけ離間している。孔Ｐ１、Ｐ２は、第２キャパシタ５２Ｂを実装する為の孔である。孔Ｑ１、Ｑ２は、第２キャパシタ５２Ｂの一対の端子間の距離に応じて、距離Ｆ１だけ離間している。孔Ｑ１、Ｑ２は、第３キャパシタ５２Ｃを実装する為の孔である。孔Ｑ１、Ｑ２は、第２キャパシタ５２Ｂの一対の端子間の距離に応じて、距離Ｆ３だけ離間している。

【0064】

孔Ｏ１は、第１キャパシタ５２Ａの負極端子が接続される。孔Ｐ１は、第２キャパシタ５２Ｂの負極端子が接続される。孔Ｑ１は、第３キャパシタ５２Ｃの負極端子が接続される。また、孔Ｏ２は、第１キャパシタ５２Ａの正極端子が接続される。孔Ｐ２は、第２キャパシタ５２Ｂの正極端子が接続される。孔Ｑ２は、第３キャパシタ５２Ｃの正極端子が接続される。

【0065】

第１キャパシタ５２Ａが実装される場合、第２キャパシタ５２Ｂの為の孔Ｐ１、Ｐ２は、第１キャパシタ５２Ａにより覆われた状態となる。また、第３キャパシタ５２Ｃの為の孔Ｑ１、Ｑ２は、第１キャパシタ５２Ａにより覆われた状態となる。この場合、第２キャパシタ５２Ｂ、第３キャパシタ５２Ｃの実装は不能となる。従って、第１キャパシタ５２Ａが実装された場合、第２キャパシタ５２Ｂ、第３キャパシタ５２Ｃが、誤って基板８Ｃに対して実装されることはない。また、基板８Ｃ上では、孔Ｏ１、Ｏ２、Ｐ１、Ｐ２、Ｑ１、Ｑ２同士が導通される可能性が低くなり、第１キャパシタ５２Ａが短絡される可能性は低減される。

【0066】

第２キャパシタ５２Ｂが実装された場合、第１キャパシタ５２Ａは、第２キャパシタ５２Ｂにより実装スペースがないので、取り付け不能である。これにより、作業者は、第２キャパシタ５２Ｂに加えて、誤って第１キャパシタ５２Ａを実装する可能性が低くなる。また、第３キャパシタ５２Ｃが実装された場合、第１キャパシタ５２Ａは、第３キャパシタ５２Ｃにより実装スペースがないので、取り付け不能である。これにより、作業者は、第３キャパシタ５２Ｃに加えて、誤って第１キャパシタ５２Ａを実装する可能性が低くなる。

【0067】

上記実施形態は、更に以下のように変形可能である。上記実施形態では、スイッチ１５はバネ部材１３と、絶縁シート１７で構成されていたがこれらに限らない。例えば、基板８、８Ａ～８Ｃには、トランジスタが実装され、トランジスタ等のオンオフによりスイッチが実現されてもよい。また、作業者は、製造時には、キャパシタ５２の負極端子を解放状態としておき、出荷の際にジャンパー等で短絡してもよい。

【0068】

上記実施形態では、１つのリチウムイオンキャパシタのみが基板８に実装可能であったが、キャパシタ５２は、複数のリチウムイオンキャパシタが直列又は並列に接続した構成であってもよい。キャパシタ５２はリチウムイオンキャパシタに限定されず、電気二重層キャパシタでもよい。第１キャパシタ５２Ａ、第２キャパシタ５２Ｂの負極端子が共通して孔Ａ１（Ｂ１）に接続可能であったが、第１キャパシタ５２Ａと第２キャパシタ５２Ｂの正極端子が共通して接続可能でもよい。

【0069】

検出部２１は、ＣＰＵ７１とは別に設けられたＡＤコンバータ、コンパレータ等でもよい。制御回路部７０に含まれる各種デバイスは、システム電源生成回路５４を介さずに乾電池１１と直接接続してもよい。

【0070】

キャパシタ５２の電圧値が所定の閾値Ｔｈよりも低いと判断された場合における報知態様は、上記実施形態に限らない。例えば印刷装置１は、ＬＥＤの点灯、ブザーによる警告音等によりユーザに報知してもよい。

【0071】

印刷装置１は、サーマルヘッドを用いたサーマルプリンタに限定されず、他の方式（インクジェット方式、レーザ方式等）で印刷を行う為の印刷部を備えた印刷装置でもよい。キャパシタ５２を充電する為の電源として、一次電池や二次電池等の乾電池１１の代わりに、ＡＣアダプターより供給されるＤＣ電源等（第２電源という。）が用いられてもよい。

【0072】

上記実施形態のスイッチ１５及び基板８を、印刷装置以外の他の電子機器に対して、搭載してもよい。これにより、他の電子機器においても、簡易な構成でキャパシタ５２の短絡を防止できる。

【0073】

＜その他＞
キャパシタ５２は、本発明の「蓄電部材」の一例である。スイッチ１５は、本発明の「スイッチ手段」の一例である。第１キャパシタ５２Ａは、本発明の「第１蓄電部材」の一例である。第２キャパシタ５２Ｂは、本発明の「第２蓄電部材」の一例である。キャパシタ５２の負極端子は、本発明の「一方の極端子」の一例である。キャパシタ５２の正極端子は、本発明の「他方の極端子」の一例である。孔Ａ１（Ｂ１）、孔Ｈ１（Ｉ１）は、本発明の「第１孔」の一例である。孔Ａ２、Ｈ２は、本発明の「第２孔」の一例である。孔Ｂ２、Ｉ２は、本発明の「第３孔」の一例である。ＣＰＵ７１が実行するＳ１の処理は、本発明の「検知手段」の一例である。ＣＰＵ７１が実行するＳ５の処理は、本発明の「報知手段」の一例である。

【符号の説明】

【0074】

１ ：印刷装置
８、８Ａ、８Ｂ、８Ｃ ：基板
１３ ：バネ部材
１３Ａ ：基端部
１３ｂ ：先端部
１５ ：スイッチ
２１ ：検出部
５２、５２Ａ、５２Ｂ ：キャパシタ
７１ ：ＣＰＵ
Ａ１、Ａ２、Ｂ１、Ｂ２、Ｈ１、Ｈ２、Ｉ１、Ｉ２ ：孔

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】