特許 7594576 コンバータ及び双方向コンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-26

(45)【発行日】2024-12-04

(54)【発明の名称】コンバータ及び双方向コンバータ

(51)【国際特許分類】

   H02M 3/28 20060101AFI20241127BHJP

【ＦＩ】

H02M3/28 H

【請求項の数】 2

(21)【出願番号】P 2022206469

(22)【出願日】2022-12-23

(65)【公開番号】P2024090514

(43)【公開日】2024-07-04

【審査請求日】2023-01-30

(73)【特許権者】

【識別番号】000103976

【氏名又は名称】株式会社オリジン

(74)【代理人】

【識別番号】100119677

【弁理士】

【氏名又は名称】岡田 賢治

(74)【代理人】

【識別番号】100160495

【弁理士】

【氏名又は名称】畑 雅明

(74)【代理人】

【識別番号】100173716

【弁理士】

【氏名又は名称】田中 真理

(74)【代理人】

【識別番号】100115794

【弁理士】

【氏名又は名称】今下 勝博

(72)【発明者】

【氏名】人見 基久

(72)【発明者】

【氏名】峰 陽介

【審査官】白井 孝治

(56)【参考文献】

【文献】特開２０１７－０５１０８２（ＪＰ，Ａ）

【文献】特開２０２２－０４９５３４（ＪＰ，Ａ）

【文献】国際公開第２０２２／０５９２９４（ＷＯ，Ａ１）

【文献】特開２０２２－０４３９２１（ＪＰ，Ａ）

【文献】特開２０２２－１５２４６７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／００－ ３／４４

(57)【特許請求の範囲】

【請求項1】

１次巻線と２次巻線とを有するトランスと、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグと、前記第１レグもしくは前記第２レグの上下アームのスイッチング素子それぞれに並列に接続される第１コンデンサと第２コンデンサとを有し、前記１次巻線側に接続される第１回路と、
４つの一方向性素子がブリッジ接続されており、前記一方向性素子のうち第３端子と第４端子との間の経路の一方の２つの前記一方向性素子に並列コンデンサがそれぞれ並列するスイッチ素子をそれぞれ並列に接続してスイッチング素子としたブリッジ接続回路と、２つの前記スイッチング素子にそれぞれ並列に接続される第３コンデンサと第４コンデンサとを有し、前記２次巻線側に接続される第２回路と、
前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
前記第１レグの上アームのスイッチング素子と前記第２レグの下アームのスイッチング素子とを組にして、且つ前記第２レグの上アームのスイッチング素子と前記第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から前記トランスへ出力させる、前記組となるスイッチング素子のオンオフ制御を行い、前記オンオフ制御するにあたり、前記第１コンデンサ又は前記第２コンデンサが並列に接続された前記スイッチング素子を先にオフさせること、
前記第３端子と第４端子との間から出力される電圧、電流もしくは電力の検出値又は前記第１端子と第２端子との間から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記第１回路における一方の前記組となるスイッチング素子がオン状態にある期間に前記第１及び第２端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように前記第２回路における一方の前記スイッチング素子をオンさせ、前記第１回路における他方の前記組となるスイッチング素子の前記先にオフさせる前記スイッチング素子をオフする前に前記第２回路の当該オンさせた前記スイッチング素子をオフさせること、及び
前記第３端子と第４端子との間から出力される電圧、電流もしくは電力の検出値又は前記第１端子と第２端子との間から入力される電圧、電流又は電力の検出値が一定基準を下回った時に、条件１から３の下、前記オンオフ制御における前記組となるスイッチング素子をオンオフするスイッチング周波数を定常時の前記スイッチング周波数から下げること
を行う制御回路と
を備えるコンバータ。
条件１：前記第１回路の先にオフさせない前記スイッチング素子の切り替え時間は固定。
条件２：前記第１回路の先にオフさせる前記スイッチング素子のオン期間とオフ期間との比率は固定。
条件３：前記スイッチング周波数の１周期において、前記第１回路の先にオフさせる前記スイッチング素子がオンとなった時間からオンさせた前記第２回路の前記スイッチング素子がオフするまでの時間と前記スイッチング周波数の１周期の時間との比率は固定。

【請求項2】

１次巻線と２次巻線とを有するトランスと、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグと、前記第１レグもしくは前記第２レグの上下アームのスイッチング素子それぞれに並列に接続される第１コンデンサと第２コンデンサとを有し、前記１次巻線側に接続される第１回路と、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第３端子と第４端子との間にそれぞれ並列に接続された第３レグと第４レグと、前記第３レグもしくは前記第４レグの上下アームのスイッチング素子それぞれに並列に接続される第３コンデンサと第４コンデンサとを有し、前記２次巻線側に接続される第２回路と、
前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記第３レグの上下アームの接続点側と前記第４レグの上下アームの接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
前記第１レグの上アームのスイッチング素子と前記第２レグの下アームのスイッチング素子とを組にして、且つ前記第２レグの上アームのスイッチング素子と前記第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から前記トランスへ出力させる、前記組となるスイッチング素子のオンオフ制御を行い、前記オンオフ制御するにあたり、前記第１コンデンサ又は前記第２コンデンサが並列に接続された前記スイッチング素子を先にオフさせること、
前記第３端子と第４端子との間から出力される電圧、電流もしくは電力の検出値又は前記第１端子と第２端子との間から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記第１回路における一方の前記組となるスイッチング素子がオン状態にある期間に前記第１及び第２端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように前記第２回路における前記第３レグ又は前記第４レグの一方の前記スイッチング素子をオンさせ、前記第１回路における他方の前記組となるスイッチング素子の前記先にオフさせる前記スイッチング素子をオフする前に前記第２回路の当該オンさせた前記スイッチング素子をオフさせること、及び
前記第３端子と第４端子との間から出力される電圧、電流もしくは電力の検出値又は前記第１端子と第２端子との間から入力される電圧、電流又は電力の検出値が一定基準を下回った時に、条件１から３の下、前記オンオフ制御における前記組となるスイッチング素子をオンオフするスイッチング周波数を定常時の前記スイッチング周波数から下げること
を行う制御回路と
を備える双方向コンバータ。
条件１：前記第１回路の先にオフさせない前記スイッチング素子の切り替え時間は固定。
条件２：前記第１回路の先にオフさせる前記スイッチング素子のオン期間とオフ期間との比率は固定。
条件３：前記スイッチング周波数の１周期において、前記第１回路の先にオフさせる前記スイッチング素子がオンとなった時間からオンさせた前記第２回路の前記スイッチング素子がオフするまでの時間と前記スイッチング周波数の１周期の時間との比率は固定。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、コンバータ及び双方向コンバータに関する。

【背景技術】

【0002】

広範囲な入出力電圧電流に対応でき、スイッチング損失を低減したコンバータ及び双方向コンバータが知られている（例えば、特許文献１及び２を参照。）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１４－０７５９４３号公報

【文献】特開２０１４－０７５９４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１及び２に記載されるコンバータは、出力側のスイッチング周期をずらすことで広範囲な入出力電圧電流に対応し、コンデンサやダイオードを利用してスイッチ素子のＺＶＳ（ゼロボルトスイッチング）を行うことでスイッチング損失を低減している。例えば、特許文献１のコンバータは、図２に示されるスイッチング素子Ｓ３とＳ４のオン時間とスイッチング素子Ｓ５とＳ６のスイッチング周期を調整し、スイッチング素子Ｓ３（又はＳ４）のオン時間とスイッチング素子Ｓ５（又はＳ６）のオン時間とが重複する時間で出力する電力を調整している。

【0005】

しかし、特許文献１や２に開示されるスイッチングの調整だけでは、対応できる入出力電圧が低下した場合、十分な電力を出力することが困難な場合がある。
例えば、次のようなケースに対応することが困難である。
入力電圧が大きく変動するものとしては電気自動車の走行用バッテリーや太陽電池が例示される。これらがコンバータの入力側（第１端子Ｔ１と第２端子Ｔ２）に接続されている場合、バッテリー残量が少ない時あるいは早朝や夕暮れ時など発電量が少ない時など入力電圧が大幅に低下する。このように入力電圧が低下した場合、特許文献１や２に開示されるコンバータでは出力側（第３端子Ｔ３と第４端子Ｔ４）に出力できる電力が少なくなり、負荷が求める電力に不十分となることがある。
また、出力電圧が大きく変動するものとしては電気自動車の走行用バッテリーが例示される。このバッテリーを負荷としてコンバータの出力側に接続する場合、バッテリー残量が少ない時など出力電圧が大幅に低下する（第３端子Ｔ３と第４端子Ｔ４との間の電圧はバッテリーの出力電圧に支配されるため。）。このように出力電圧が低下すると出力電流も低下するため、特許文献１や２に開示されるコンバータでは出力側（第３端子Ｔ３と第４端子Ｔ４）に出力できる電力が少なくなり、負荷が求める電力に不十分となることがある。

【0006】

例えば、トランスの巻き数比やチョーク（インダクタンス手段）のＬ値などのハードを変更することで、入力電圧又は出力電圧が低い時の最大出力電力を増加させることができる。しかし、ハードの変更は各部電流実効値が増加するため、入力電圧又は出力電圧が低くなく、充分に必要な電力を出力できる条件（定常時）において電力損失が増加することになる。

【0007】

以上のように、特許文献１及び２に開示されるコンバータには、電力損失を増加させることなく、入力電圧又は出力電圧が低い時の最大出力電力を増加させることが困難という課題があった。
そこで、本発明は、上記課題を解決するために、電力損失を増加させずに入力電圧又は出力電圧が低い時の最大出力電力を増加できるコンバータ及び双方向コンバータを提供することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するために、本発明に係るコンバータは、入力電圧又は出力電圧が低下したときに、スイッチング周波数を下げて対応することとした。

【0009】

具体的には、本発明に係るコンバータは、
１次巻線と２次巻線とを有するトランス（１１）と、
逆並列ダイオード（Ｄ１－Ｄ４）と並列コンデンサ（Ｃ１－Ｃ４）とがそれぞれ並列に接続されたスイッチ素子（Ｑ１－Ｑ４）を有するスイッチング素子（Ｓ１－Ｓ４）を上下アームとして第１端子（Ｔ１）と第２端子（Ｔ２）との間にそれぞれ並列に接続された第１レグ（１２）と第２レグ（１３）と、前記第１レグもしくは第２レグ（１２／１３）の上下アームの一方のスイッチング素子（Ｓ１／Ｓ２／Ｓ３／Ｓ４）又は前記第１レグ及び第２レグ（１２＆１３）の上アームもしくは下アームの一方のスイッチング素子（Ｓ１／Ｓ２／Ｓ３／Ｓ４）に並列に接続される第１コンデンサ（Ｃａ）と、前記第１レグもしくは第２レグ（１２／１３）の上下アームの他方のスイッチング素子（Ｓ１／Ｓ２／Ｓ３／Ｓ４）又は前記第１レグ及び第２レグ（１２＆１３）の上アームもしくは下アームの他方のスイッチング素子（Ｓ１／Ｓ２／Ｓ３／Ｓ４）に並列に接続される第２コンデンサ（Ｃｂ）とを有し、前記１次巻線（１１ａ）側に接続される第１回路（１）と、
ブリッジ接続される一方向性素子（Ｄ５－Ｄ８）のうち少なくとも２つの前記一方向性素子は並列コンデンサ（Ｃ５，Ｃ６）がそれぞれ並列に接続されたスイッチ素子（Ｑ５，Ｑ６）を含むスイッチング素子（Ｓ５，Ｓ６）がそれぞれ並列に接続されるブリッジ接続回路と、少なくとも２つの前記スイッチング素子（Ｓ５，Ｓ６）にそれぞれ並列に接続される第３コンデンサ（Ｃｃ）と第４コンデンサ（Ｃｄ）とを有し、前記２次巻線（１１ｂ）側に接続される第２回路（２）と、
前記第１レグ（１２）の上下アームの接続点側と前記第２レグ（１３）の上下アームの接続点側との間に前記１次巻線（１１ａ）を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記２次巻線（１１ｂ）を介して接続されるインダクタンス手段（Ｌ）と、
前記第１又は第２レグ（１２／１３）の上アームのスイッチング素子（Ｓ１／Ｓ３）と前記第２又は第１レグ（１３／１２）の下アームのスイッチング素子（Ｓ４／Ｓ２）とを組にして交互にオンオフさせて前記第１、第２端子（Ｔ１＆Ｔ２）側から入力される直流を交流に変換させて前記第１回路（１）から出力させ、前記組となるスイッチング素子（Ｓ１＆Ｓ４ ／ Ｓ３＆Ｓ２）を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグ（１２／１３）の上アームのスイッチング素子（Ｓ１／Ｓ３）と前記第２又は第１レグ（１３／１２）の下アームのスイッチング素子（Ｓ４／Ｓ２）のうち、前記第１コンデンサ又は前記第２コンデンサ（Ｃａ／Ｃｂ）が並列に接続された前記スイッチング素子（Ｓ３／Ｓ４）を先にオフさせること、
前記ブリッジ接続回路内で前記一方向性素子のカソード同士及びアノード同士が接続される同極点側に接続される第３及び第４端子（Ｔ３＆Ｔ４）間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子（Ｔ１＆Ｔ２）間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記組となる第１回路（１）のスイッチング素子（Ｓ１＆Ｓ４ ／ Ｓ３＆Ｓ２）がオン状態にある期間に前記第１及び第２端子（Ｔ１＆Ｔ２）側から入力されるエネルギーを前記インダクタンス手段（Ｌ）に蓄積させるように前記第３コンデンサ又は第４コンデンサ（Ｃｃ／Ｃｄ）が並列に接続された前記スイッチング素子（Ｓ５／Ｓ６）を順方向に導通させ、前記先にオフさせる第１回路（１）のスイッチング素子（Ｓ３／Ｓ４）をオフする前に前記順方向に導通させていた第２回路（２）のスイッチング素子（Ｓ５／Ｓ６）をオフさせること、及び
前記第３及び第４端子（Ｔ３＆Ｔ４）間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子（Ｔ１＆Ｔ２）間側から入力される電圧、電流又は電力の検出値が一定基準を下回った時に、条件１から３の下、先にオフさせない第１回路（１）のスイッチング素子（Ｓ１＆Ｓ２）を切り替えるスイッチング周波数を定常時の前記スイッチング周波数から下げること
を行う制御回路（３）と
を備える。
条件１：前記先にオフさせない第１回路（１）のスイッチング素子（Ｓ１＆Ｓ２）の切り替え時間（Ｔｄ）は固定。
条件２：前記先にオフさせる第１回路（１）のスイッチング素子（Ｓ３＆Ｓ４）のオン期間とオフ期間との比率は固定。
条件３：前記先にオフさせる第１回路（１）のスイッチング素子（Ｓ３／Ｓ４）がオンとなった時間から第２回路（２）のスイッチング素子（Ｓ５／Ｓ６）がオフするまでの時間（Ｔｐ）と前記スイッチング周波数の１周期の時間（Ｔｔ）との比率は固定。

【0010】

コンバータのスイッチング周波数を下げることで、入力側から出力側へ電力を受け渡すインダクタンスへのエネルギー蓄積時間を延ばすことができる。このため、入力電圧が低下したときにスイッチング周波数を下げ、インダクタンスへのエネルギー蓄積を増加させることで、所望の出力電圧を維持させることができる。また、出力電圧が低下したときもスイッチング周波数を下げ、インダクタンスへのエネルギー蓄積を増加させることで、所望の出力電圧を維持させることができる。
本発明は、ハードの変更ではなくソフトによる調整であるため、定常時における電力損失の増加も防止できる。

【0011】

従って、本発明は、電力損失を増加させずにさらに広範囲な入出力電圧に対応できるコンバータ及び双方向コンバータを提供することができる。

【発明の効果】

【0012】

本発明は、電力損失を増加させずにさらに広範囲な入出力電圧に対応できるコンバータ及び双方向コンバータを提供することができる。

【図面の簡単な説明】

【0013】

【図1】本発明の第１の実施形態に係るコンバータの構成図である。

【図2】本発明の第１の実施形態に係るコンバータにおいて第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる場合の第１回路１のスイッチング素子Ｓ１～Ｓ４及び第２回路２のスイッチング素子Ｓ５、Ｓ６の駆動信号の一例を示す波形図である。

【図3】本発明の第１の実施形態に係るコンバータにおいて第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる場合の第１回路１のスイッチング素子Ｓ１～Ｓ４の電圧、電流及びトランス１１の励磁電流の一例を示す波形図である。

【図4】本発明の第１の実施形態に係るコンバータにおいて第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる場合の第２回路２のスイッチング素子Ｓ５、Ｓ６の電圧、電流及び一方向性素子Ｄ７、Ｄ８の電圧、電流の一例を示す波形図である。

【図5】図３の波形図の一部を拡大した波形図である。

【図6】本発明の第１の実施形態に係るコンバータにおいて第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる場合に各タイミングで形成される回路図である。

【図7】本発明の第１の実施形態に係るコンバータにおいて、第３端子Ｔ３及び第４端子Ｔ４間側に出力される電圧を第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で得られる出力電圧よりも低くさせる動作での第１回路１のスイッチング素子Ｓ１～Ｓ４及び第２回路２のスイッチング素子Ｓ５、Ｓ６の駆動信号を示す波形図の一例である。

【図8】本発明の第１の実施形態に係るコンバータにおいて、第３端子Ｔ３及び第４端子Ｔ４間側に出力される電圧を第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で得られる出力電圧よりも低くさせる動作での第１回路１のスイッチング素子Ｓ１～Ｓ４の電圧、電流及びトランス１１の励磁電流の一例を示す波形図である。

【図9】本発明の第１の実施形態に係るコンバータにおいて、第３端子Ｔ３及び第４端子Ｔ４間側に出力される電圧を第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で得られる出力電圧よりも低くさせる動作での第２回路２の一方向性素子Ｄ５～Ｄ８の電圧、電流の一例を示す波形図である。

【図10】本発明の第１の実施形態に係るコンバータにおいて、第３端子Ｔ３及び第４端子Ｔ４間側に出力される電圧を第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で得られる出力電圧よりも低くさせる動作について各タイミングで形成される回路図である。

【図11】本発明の第２の実施形態に係る双方向コンバータの構成図である。

【図12】本発明に係るコンバータ及び双方向コンバータの各スイッチング素子を駆動する信号のタイミングチャートである。

【図13】本発明に係るコンバータ及び双方向コンバータの効果を説明する図である。

【図14】本発明に係るコンバータ及び双方向コンバータの効果を説明する図である。

【図15】本発明に係るコンバータ及び双方向コンバータの効果を説明する図である。

【図16】本発明に係るコンバータ及び双方向コンバータの効果を説明する図である。

【発明を実施するための形態】

【0014】

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

【0015】

本発明は、特許文献１及び２に開示されるコンバータ及び双方向コンバータの動作を基本動作とし、入出力電圧の低下に対応するために追加される追加動作が特徴である。実施形態１及び２では、基本動作について説明する。
（実施形態１）
図１～図６によって本発明に係る第１の実施形態のコンバータについて説明する。図１に、本発明の第１の実施形態に係るコンバータの構成図を示す。図１に示されるコンバータは、トランス１１と、トランス１１の１次巻線１１ａ側に接続される第１回路１と、トランス１１の２次巻線１１ｂ側に接続される第２の回路２と、インダクタンス手段Ｌと、制御回路３とを備える。このコンバータは、第１端子Ｔ１及び第２端子Ｔ２側から入力される直流を交流に変換させて第１回路１から出力し、トランス１１を介して第２回路２で交流を直流に変換して出力側の第３端子Ｔ３、第４端子Ｔ４側へ電力を供給する。

【0016】

第１端子Ｔ１、第２端子には外付けされる電源からの電力が入力される。第１端子Ｔ１、第２端子Ｔ２の間にはコンデンサ１６が接続され、直流電圧となる。さらに第１端子Ｔ１、第２端子間には第１回路１が接続され、第１回路１は、第１レグ１２及び第２レグ１３の上下アームをスイッチング素子Ｓ１～Ｓ４で構成したフルブリッジの回路となっている。

【0017】

第１レグ１２、第２レグ１３は、第１端子と第２端子との間にそれぞれ並列に接続される。第１レグ１２は、スイッチング素子Ｓ１、Ｓ２を上下アームとし、第２レグ１３は、スイッチング素子Ｓ３、Ｓ４を上下アームとする。図１では、スイッチ素子Ｑ１～Ｑ４に逆並列ダイオードＤ１～Ｄ４と並列コンデンサＣ１～Ｃ４とがそれぞれ並列に接続されたスイッチング素子Ｓ１～Ｓ４を用いている。つまり、逆並列ダイオードＤ１～Ｄ４はスイッチング素子Ｓ１～Ｓ４の内部ダイオードであり、並列コンデンサＣ１～Ｃ４はスイッチング素子Ｓ１～Ｓ４の寄生容量である。

【0018】

なお、本発明においては、スイッチ素子Ｑ１～Ｑ４に並列に接続された逆並列ダイオードＤ１～Ｄ４は、図１に示したようにスイッチング素子Ｓ１～Ｓ４の内蔵ダイオードを用いてもよく、スイッチング素子Ｓ１～Ｓ４とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、スイッチ素子Ｑ１～Ｑ４に並列に接続された並列コンデンサＣ１～Ｃ４は、図１に示したようにスイッチング素子Ｓ１～Ｓ４の寄生容量を用いてもよく、スイッチング素子Ｓ１～Ｓ４とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。

【0019】

第１コンデンサＣａ、第２コンデンサＣｂは、組となる第１回路１のスイッチング素子Ｓ１とＳ４又はＳ２とＳ３のうち先にオフさせるスイッチング素子にそれぞれ並列に接続される。図１では、第１コンデンサＣａ、第２コンデンサＣｂを、先にオフさせる第２レグ１３の上下アームのスイッチング素子Ｓ３、Ｓ４にそれぞれ並列に接続している。

【0020】

第２回路２は、一方向性素子Ｄ７、Ｄ８と２つのスイッチング素子Ｓ５、Ｓ６とを備えるブリッジ接続回路と、２つのスイッチング素子Ｓ５、Ｓ６にそれぞれ並列に接続される第３コンデンサＣｃと第４コンデンサＣｄとを有し、トランス１１の２次巻線１１ｂ側に接続される。図１では、一方向性素子Ｄ５、Ｄ６と並列コンデンサＣ５、Ｃ６とがそれぞれ並列に接続されたスイッチ素子Ｑ５、Ｑ６を含むスイッチング素子Ｓ５、Ｓ６を用いている。また、同じ極性で直列に接続された一方向性素子Ｄ５とＤ６との直列回路と、同じ極性で直列に接続された一方向性素子Ｄ７とＤ８との直列回路とが、それぞれ第３端子Ｔ３、第４端子Ｔ４間側に並列に接続される。

【0021】

図１では、スイッチ素子Ｑ５、Ｑ６に逆並列ダイオードＤ５、Ｄ６と並列コンデンサＣ５、Ｃ６とがそれぞれ並列に接続されたスイッチング素子Ｓ５、Ｓ６を用いている。つまり、一方向性素子Ｄ５、Ｄ６はスイッチング素子Ｓ５、Ｓ６の内部ダイオードであり、並列コンデンサＣ５、Ｃ６はスイッチング素子Ｓ５、Ｓ６の寄生容量である。なお、本発明においては、一方向性素子Ｄ５、Ｄ６は、図１に示したようにスイッチング素子Ｓ５、Ｓ６の内蔵ダイオードを用いてもよく、スイッチング素子Ｓ５、Ｓ６とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、並列コンデンサＣ５、Ｃ６は、図１に示したようにスイッチング素子Ｓ５、Ｓ６の寄生容量を用いてもよく、スイッチング素子Ｓ５、Ｓ６とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。

【0022】

第２回路２のブリッジ接続回路内で、一方向性素子Ｄ５、Ｄ６が同じ極性で直列に接続される接続点側と一方向性素子Ｄ７、Ｄ８が同じ極性で直列に接続される他方の接続点側とには、トランス１１の２次巻線１１ｂが接続される。また、第３端子Ｔ３、第４端子Ｔ４の間にはコンデンサ１７が接続され、直流電圧が第３端子Ｔ３、第４端子Ｔ４の間に出力される。

【0023】

インダクタンス手段Ｌは、第１レグ１２の上下アームの接続点側と第２レグ１３の上下アームの接続点側とにトランス１１の１次巻線１１ａを介して接続される。このインダクタンス手段Ｌは、第２回路２のブリッジ接続回路内で一方向性素子Ｄ５、Ｄ６が同じ極性で直列に接続される接続点側と一方向性素子Ｄ７、Ｄ８が同じ極性で直列に接続される他方の接続点側とにトランス１１の２次巻線１１ｂを介して接続させてもよい。また、図１では、インダクタンス手段Ｌの一端が第１レグ１２の上下アームの接続点側に、他端がトランス１１の１次巻線１１ａ側に接続されるが、インダクタンス手段Ｌの一端を第２レグ１３の上下アームの接続点側に、他端をトランス１１の１次巻線１１ａ側に接続させてもよい。インダクタンス手段Ｌが２次巻線１１ｂを介して接続される場合も同様である。

【0024】

制御回路３は、第１回路１のスイッチング素子Ｓ１～Ｓ４、第２回路２のスイッチング素子Ｓ５、Ｓ６にそれぞれ駆動信号を与えて、各スイッチング素子のオンオフ制御をする。図１のコンバータは、第１レグ１２又は第２レグ１３の上アームのスイッチング素子Ｓ１又はＳ３と第２レグ１３又は第１レグ１２の下アームのスイッチング素子Ｓ４又はＳ２とがそれぞれ一組となって交互にオンオフする。組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、スイッチング素子Ｓ４又はＳ１を先にオフさせて、その後に、スイッチング素子Ｓ１又はＳ４を後からオフさせる。同様に、他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３のうち、スイッチング素子Ｓ３又はＳ２を先にオフさせて、その後に、スイッチング素子Ｓ２又はＳ３を後からオフさせる。

【0025】

図１に示した第２回路２の出力電圧検出手段１８は、第３端子Ｔ３及び第４端子Ｔ４間に出力される第２回路２の出力電圧を検出する。この出力電圧検出値は制御回路３に入力される。制御回路３は、出力電圧検出値にもとづいて第１回路１のスイッチング素子Ｓ１～Ｓ４及び第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせて、第２回路２の出力電圧を制御する。例えば、制御回路３は、出力電圧検出値を負荷条件に応じた目標電圧値に近づけるように第１回路１のスイッチング素子Ｓ１～Ｓ４及び第２回路２のスイッチング素子Ｓ５、Ｓ６のパルス幅や周波数等を変調させるパルス制御を行う。第２回路２の出力電圧検出手段１８は、例えば出力側に抵抗を接続し、この抵抗に印加される電圧を検出する。

【0026】

制御回路３は、第２回路２のスイッチング素子Ｓ５又はＳ６に与える駆動信号のパルス制御によって、第１端子Ｔ１及び第２端子Ｔ２側からインダクタンス手段Ｌに蓄積させるエネルギー量を制御する。この場合は、組となる第１回路１のスイッチング素子Ｓ１とＳ４同士又はスイッチング素子Ｓ２とＳ３同士がオン状態にある期間に、第２回路２のスイッチング素子Ｓ５又はＳ６をオン状態にさせることで、トランス１１の２次巻線１１ｂ側を短絡状態にする。これにより、第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させる。次に、組となる第１回路１のスイッチング素子Ｓ１とＳ４同士又はスイッチング素子Ｓ２とＳ３同士がオン状態を継続している期間に、第２回路２のスイッチング素子Ｓ５又はＳ６をオフ状態とさせる。これにより、インダクタンス手段Ｌに蓄積させていたエネルギーが第３端子Ｔ３、第４端子Ｔ４側に供給される。

【0027】

また、制御回路３は、第３端子Ｔ３及び第４端子Ｔ４側間に出力される電圧を上述の第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合に、第１回路のスイッチング素子をパルス制御し、かつ第２回路のスイッチング素子Ｓ５、Ｓ６を順方向に導通しないように動作をさせる。具体的には、制御回路３は、組となる第１回路のスイッチング素子Ｓ１とＳ４同士又はスイッチング素子Ｓ２とＳ３同士がオン状態にある期間に、第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌを介して、第３端子Ｔ３及び第４端子Ｔ４側に供給させるように第１回路のスイッチング素子をパルス制御し、かつ第２回路のスイッチング素子Ｓ５、Ｓ６を順方向に導通しないように動作をさせる。この動作では、制御回路３は、第２回路２のスイッチング素子Ｓ５及びＳ６を順方向に導通させないため、第２回路２のブリッジ接続回路は、一方向性素子Ｄ５～Ｄ８が導通するフルブリッジの整流回路として機能する。

【0028】

なお、駆動信号については、第１回路１のスイッチング素子、第２回路２のスイッチング素子をオンさせるための駆動信号をオン信号、オフさせるための駆動信号をオフ信号として下記の動作で説明する。駆動信号としては、電圧、電流などを用いる。また、オン信号、オフ信号等は、オン、オフの期間ずっと信号を与えるものであっても、トリガーとして短い時間の信号を与えるものであってもよく、特に限定されるものではない。

【0029】

次に、本発明の第１の実施形態に係るコンバータの動作の一例について説明する。まずは、図２から図６を用いてコンバータの第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作を行う場合について説明する。図２は、第１回路１のスイッチング素子Ｓ１～Ｓ４及び第２回路２のスイッチング素子Ｓ５、Ｓ６の駆動信号の一例を示す波形図である。図３は、第１回路１のスイッチング素子Ｓ１～Ｓ４の電圧、電流及びトランス１１の励磁電流の一例を示す波形図である。図４は、第２回路２のスイッチング素子Ｓ５、Ｓ６の電圧、電流及び一方向性素子Ｄ７、Ｄ８の電圧、電流の一例を示す波形図である。また、図５は、図３の波形図の一部の時間Ｔｘ部分を拡大した図である。図６は、各タイミングで形成される回路図である。なお、図３から図５に示す電流波形では、第１回路１のスイッチング素子Ｓ１～Ｓ４、第２回路２のスイッチング素子Ｓ５、Ｓ６を順方向に流れる電流をプラスとし、第１回路１のスイッチング素子Ｓ１～Ｓ４、第２回路２のスイッチング素子Ｓ５、Ｓ６を逆方向に流れる電流及び一方向性素子Ｄ７、Ｄ８を順方向に流れる電流をマイナスとしている。

【0030】

時刻ｔ１で、組となる第１回路１のスイッチング素子Ｓ１及びＳ４にオン信号を与えられたとする。第２回路２のスイッチング素子Ｓ６のオン信号は、時刻ｔ１以前にすでに与えられているとする。そうすると、スイッチ素子Ｑ１、Ｑ４及びスイッチ素子Ｑ６は順方向に導通する。この状態では、図６（ａ）に示されるように、第１端子Ｔ１及び第２端子Ｔ２側から供給される入力電力によって、電流が、第１端子Ｔ１側からスイッチ素子Ｑ１、インダクタンス手段Ｌ、１次巻線１１ａ、スイッチ素子Ｑ４、第２端子Ｔ２側に流れる。トランス１１の２次巻線１１ｂ側では、２次巻線１１ｂ、スイッチ素子Ｑ６、一方向性素子Ｄ８を通じて電流が流れ、２次巻線１１ｂ側は短絡状態となる。このため、第１端子Ｔ１及び第２端子Ｔ２側から供給される入力電力によって、インダクタンス手段Ｌにエネルギーが蓄積される。また、コンデンサ１７からは、第３端子Ｔ３、第４端子Ｔ４側へ電力が供給される。

【0031】

時刻ｔ２で、例えば、第２回路の出力電圧検出手段１８によって検出された第３端子Ｔ３、第４端子Ｔ４間の電圧検出値が目標値に近づくように制御回路３で決めたタイミングで第２回路２のスイッチング素子Ｓ６にオフ信号が与えられたとすると、インダクタンス手段Ｌに蓄積されたエネルギーによる第２回路２の出力側への供給が開始される。図６（ｂ）に示すように、トランス１１の１次巻線１１ａ側は時刻ｔ１から継続して同じ経路で電流が流れるが、２次巻線１１ｂ側ではスイッチ素子Ｑ６がオフ状態となる。図４に示すように、この時刻ｔ２では、第２回路２のスイッチング素子Ｓ６に大きな電流が流れる状態でスイッチ素子Ｑ６をオフさせるのでスイッチング損失が問題となる。このスイッチング損失を減らす手段として、スイッチング素子Ｓ６のオフ時のスイッチング素子Ｓ６の両端電圧を低くさせることが考えられる。

【0032】

本発明では、スイッチ素子Ｑ６に対して並列コンデンサＣ６と第４コンデンサＣｄとを並列に接続してコンデンサの容量を大きくしている。同様に、スイッチ素子Ｑ５に対して並列コンデンサＣ５と第３コンデンサＣｃとを並列に接続してコンデンサの容量を大きくしている。時刻ｔ２でスイッチ素子Ｑ６がオフすると、図６（ｂ）に示すように、２次巻線１１ｂ側では、オフしたスイッチ素子Ｑ６に並列に接続された並列コンデンサＣ６及び第４コンデンサＣｄを充電する方向に、電流が２次巻線１１ｂから並列コンデンサＣ６及び第４コンデンサＣｄ、一方向性素子Ｄ８を流れる。一方、並列コンデンサＣ５及び第４コンデンサＣｃからは、第３端子Ｔ３、第４端子Ｔ４側、一方向性素子Ｄ８、２次巻線１１ｂを介して放電電流が流れる。コンデンサ容量を大きくしたことによって、並列コンデンサＣ６及び第４コンデンサＣｄ、並列コンデンサＣ５及び第３コンデンサＣｃの充放電動作による第２回路２のスイッチング素子Ｓ６の両端電圧の上昇を緩やかにすることができる。このため、第２回路２のスイッチング素子Ｓ６のオフ時のスイッチング損失を低減させることができる。

【0033】

時刻ｔ３で第２回路２の並列コンデンサＣ６及び第４コンデンサＣｄと並列コンデンサＣ５及び第３コンデンサＣｃとの充放電が終わると、図６（ｃ）に示すように、一方向性素子Ｄ５が導通する。２次巻線１１ｂ側の電流は、２次巻線１１ｂから、一方向性素子Ｄ５、第３端子Ｔ３、第４端子Ｔ４側、一方向性素子Ｄ８を介して流れる。上述の時刻ｔ１から時刻ｔ２の間にインダクタンス手段Ｌに蓄積されたエネルギーが第２回路２の出力側へ供給される。なお、上述のインダクタンス手段Ｌに蓄積されたエネルギーによる第２回路２出力側へ供給では、第３端子Ｔ３、第４端子Ｔ４の先に接続される負荷への供給の他に、時刻ｔ１から時刻ｔ２の間に放電されたコンデンサ１７を充電する。また、１次巻線１１ａ側の電流は、時刻ｔ１からスイッチ素子Ｑ４がオフする時刻ｔ４までの期間は同じ電流経路で流れ続ける。

【0034】

時刻ｔ４で、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、先にオフさせる第１回路１のスイッチング素子Ｓ４に制御回路３からオフ信号が与えられる。このため、図３に示すように、電流値が比較的大きな状態でスイッチ素子Ｑ４オフするため、第１回路１のスイッチング素子Ｓ４のオフ時にスイッチング損失が生じる。このスイッチング損失を減らす手段として、第１回路１のスイッチング素子Ｓ４のオフ時の第１回路１のスイッチング素子Ｓ４の両端電圧を低くさせることが考えられる。

【0035】

本発明では、スイッチ素子Ｑ４に対して並列コンデンサＣ４の他に第２コンデンサＣｂも並列に接続してコンデンサの容量を大きくしている。同様に、スイッチ素子Ｑ３に対して並列コンデンサＣ３の他に第１コンデンサＣａも並列に接続してコンデンサの容量を大きくしている。このため、時刻ｔ４でスイッチ素子Ｑ４がオフすると、図６（ｄ）に示すように、１次巻線１１ａ側では、オフしたスイッチ素子Ｑ４に並列に接続された並列コンデンサＣ４及び第２コンデンサＣｂを充電する方向に、電流がインダクタンス手段Ｌ、１次巻線１１ａ、並列コンデンサＣ４及び第２コンデンサＣｂ、第２端子Ｔ２、第１端子Ｔ１側からスイッチ素子Ｑ１を通じて流れる。一方、並列コンデンサＣ３及び第１コンデンサＣａからは、スイッチ素子Ｑ１、インダクタンス手段Ｌ、１次巻線１１ａを通じて放電電流が流れる。コンデンサ容量を大きくしたことで、並列コンデンサＣ４及び第２コンデンサＣｂ、並列コンデンサＣ３及び第１コンデンサＣａの充放電動作によるスイッチング素子Ｓ４の両端電圧上昇を緩やかにさせることができる。よって、第１回路１のスイッチング素子Ｓ４のオフ時のスイッチング損失を低減させることができる。

【0036】

時刻ｔ５で並列コンデンサＣ３及び第１コンデンサＣａの放電、並列コンデンサＣ４及び第２コンデンサＣｂの充電が終わると、図６（ｅ）に示すように、スイッチ素子Ｑ３に並列に接続された逆並列ダイオードＤ３が導通する。１次巻線１１ａ側では、インダクタンス手段Ｌに蓄積されたエネルギー及びトランス１１の励磁電流によって、時刻ｔ５の直前に１次巻線１１ａ、インダクタンス手段Ｌに流れていた電流と同じ方向に、インダクタンス手段Ｌ、１次巻線１１ａから逆並列ダイオードＤ３、スイッチ素子Ｑ１を通じて電流が流れる。なお、２次巻線１１ｂ側の電流は、時刻ｔ３から継続して２次巻線１１ｂ、一方向性素子Ｄ５、第３端子Ｔ３側、第４端子Ｔ４側、一方向性素子Ｄ８を通じて流れている。この２次巻線１１ｂ側の電流経路に流れる期間は、一方向性素子Ｄ５の導通時から後に一方向性素子Ｄ５に流れる電流がほぼゼロになるまで続く。

【0037】

時刻ｔ６では、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、後にオフさせるスイッチング素子Ｓ１の駆動信号をオフ信号にする。スイッチ素子Ｑ１がオフするため、時刻ｔ６の直前に流れていたトランスの励磁電流によって、１次巻線１１ａから逆並列ダイオードＤ３、並列コンデンサＣ１、インダクタンス手段Ｌを通じて電流が流れ、並列コンデンサＣ１を充電する。一方、並列コンデンサＣ２からは、インダクタンス手段Ｌ、１次巻線１１ａ、逆並列ダイオードＤ３、第１端子Ｔ１側、第２端子Ｔ２側を通じて放電電流が流れる。このとき、スイッチ素子Ｑ１に電流がまだ流れている状態でオフさせることになるが、この電流を、非常に値の小さなトランス１１の励磁電流にすることができる。よって、スイッチング素子Ｓ１は後からオフさせることでオフ時の電流値を小さくすることができるので、先にオフさせるスイッチ素子Ｑ４のオフ時と比べて、スイッチング損失を小さくすることができる。

【0038】

時刻ｔ７で並列コンデンサＣ１、Ｃ２の充放電が終わると、図６（ｇ）に示すように、逆並列ダイオードＤ２が導通する。１次巻線１１ａ側ではトランス１１の励磁電流によって、時刻ｔ７の直前に１次巻線１１ａに流れていた電流と同じ方向に、１次巻線１１ａから、逆並列ダイオードＤ３、第１端子Ｔ１側、第２端子Ｔ２側、逆並列ダイオードＤ２、インダクタンス手段Ｌを通じて電流が流れる。なお、２次巻線１１ｂ側の電流は、時刻ｔ３から継続して２次巻線１１ｂ、一方向性素子Ｄ５、第３端子Ｔ３側、第４端子Ｔ４側、一方向性素子Ｄ８を通じて流れている。この２次巻線１１ｂ側の電流経路に流れる期間は、一方向性素子Ｄ５の導通時から後に一方向性素子Ｄ５に流れる電流がほぼゼロになるまで続く。

【0039】

時刻ｔ８で他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３の駆動信号をオン信号にする。図６（ｈ）に示すように、１次巻線１１ａ側では、スイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し、第１端子Ｔ１側、スイッチ素子Ｑ３、１次巻線１１ａ、インダクタンス手段Ｌ、スイッチ素子Ｑ２、第２端子Ｔ２側を通じて電流が流れる。２次巻線１１ｂ側では、時刻ｔ８より以前に第２回路２のスイッチング素子Ｓ５の駆動信号にオン信号が与えられており、時刻ｔ８にはスイッチ素子Ｑ５が順方向に導通できる状態となっている。このため、スイッチ素子Ｑ５が順方向に導通すると、２次巻線１１ｂから、逆並列ダイオードＤ７、スイッチ素子Ｑ５を通じて電流が流れ、２次巻線１１ｂ側は短絡状態となる。よって、第１端子Ｔ１、第２端子Ｔ２間から入力された電力によってインダクタンス手段Ｌにエネルギーが蓄積される。

【0040】

本発明では、時刻ｔ８の直前に、スイッチ素子Ｑ２，Ｑ３にそれぞれ並列に接続される逆並列ダイオードＤ２，Ｄ３が導通しているため、図５に示されるように、第１回路１のスイッチング素子Ｓ２，Ｓ３はオン時にゼロ電圧スイッチングを実現させることができる。

【0041】

また、時刻ｔ８の直前にスイッチ素子Ｑ５に並列の一方向性素子Ｄ５が導通しているため、スイッチ素子Ｑ５はゼロ電圧でオンさせることができる。なお、スイッチ素子Ｑ５のゼロ電圧スイッチングを実現させるためには、第２回路２のスイッチング素子Ｓ５の駆動信号であるオン信号は、一方向性素子Ｄ５が導通している期間である時刻ｔ３から時刻８の期間に与えておけばよい。

【0042】

時刻ｔ８後の他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３の動作については、上述の組となるスイッチング素子Ｓ１、Ｓ４の時刻ｔ１から時刻ｔ８と同様に動作させる。すなわち、スイッチ素子Ｑ２及びスイッチ素子Ｑ３が導通している期間に、例えば、第２回路２の出力側である第３端子Ｔ３、第４端子Ｔ４間の電圧検出値が所定値になるように制御回路３で決めたタイミングで第２回路２のスイッチング素子Ｓ５にオフ信号を与える。これにより、インダクタンス手段Ｌに蓄積されたエネルギーを第３端子Ｔ３、第４端子Ｔ４側に供給する。その後、組となるスイッチング素子Ｓ２、Ｓ３のうち第１コンデンサＣａが並列に接続されたスイッチ素子Ｑ３を先にオフさせ、後にスイッチ素子Ｑ２をオフさせる。

【0043】

なお、本発明では、図１に示すように、後にオフさせる第１回路１のスイッチング素子Ｓ１、Ｓ２が直列に接続されている。この後にオフさせるスイッチング素子Ｓ１、Ｓ２についてゼロ電圧スイッチングを実現させるために、例えば、スイッチング素子Ｓ１をオフさせる場合、これと同じ第１レグにある他方の下アームのスイッチング素子Ｓ２の両端電圧をゼロに下げてからスイッチ素子Ｑ２にオン信号を与える。ここで、スイッチ素子Ｑ１にオフ信号を与えてからスイッチ素子Ｑ２にオン信号を与えるまで期間、すなわちスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間をＴｄとする。

【0044】

このスイッチング素子Ｓ２の両端電圧をゼロに下げる、つまりコンデンサＣ２電圧がゼロになるまで放電させる放電動作は上述の励磁電流が流れることによる。よって、後にオフさせるスイッチング素子Ｓ２のゼロ電圧スイッチングを実現させるためには、まず励磁電流をスイッチング素子Ｓ２の両端電圧をゼロまで下げることができる大きさにする必要がある。さらに、励磁電流によってスイッチング素子Ｓ２の両端電圧をゼロまで下げることができるようなスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを設ける必要がある。後にオフさせる第１回路１のスイッチング素子Ｓ１について、ゼロ電圧スイッチングを実現させる場合も同様である。スイッチング素子Ｓ１の両端電圧をゼロまで下げることができるような大きさの励磁電流とスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを設ける必要がある。

【0045】

なお、第１回路１のスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを大きな値に設定すると、第スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がった後に再度電圧が上昇してしまう、つまりコンデンサＣ１又はＣ２がゼロまで放電された後に充電されてしまうことがある。このため、スイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄは、スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がる期間程度とするのが好ましい。また、後にオフさせるスイッチ素子Ｑ１，Ｑ２に並列に接続されるコンデンサの容量の並列コンデンサＣ１，Ｃ２は、スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサＣ１，Ｃ２としてもよい。

【0046】

次に、図１のコンバータ回路図及び図７から図１０を用いて、第３端子Ｔ３及び第４端子Ｔ４間側に出力される電圧を上述の第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で得られる出力電圧よりも低くさせる場合に、第２回路２をフルブリッジの整流回路として機能させる動作について説明する。図７は、この動作での第１回路１のスイッチング素子Ｓ１～Ｓ４及び第２回路２のスイッチング素子Ｓ５、Ｓ６の駆動信号の一例を示す波形図である。図８は、この動作での第１回路１のスイッチング素子Ｓ１～Ｓ４の電圧、電流及びトランス１１の励磁電流の一例を示す波形図である。図９は、この動作での第２回路２の一方向性素子Ｄ５～Ｄ８の電圧、電流の一例を示す波形図である。また、図１０は、本発明の第１の実施形態に係るコンバータのこの動作について各タイミングで形成される回路図である。なお、図８、図９に示す電流波形では、第１回路１のスイッチング素子Ｓ１～Ｓ４を順方向に流れる電流をプラスとし、第１回路１のスイッチング素子Ｓ１～Ｓ４を逆方向に流れる電流及び一方向性素子Ｄ５～Ｄ８を順方向に流れる電流をマイナスとしている。

【0047】

この動作の場合は、図１のコンバータ回路は、第２回路２のブリッジ接続回路は一方向性素子Ｄ５～Ｄ８が導通するフルブリッジの整流回路として機能する。このため、実施形態１のコンバータは少なくとも第２回路２は一方向性素子Ｄ５～Ｄ８があればよいので、図７に示すように、第２回路２のスイッチング素子Ｓ５及びＳ６の駆動信号にはオン信号は与えていない。

【0048】

時刻ｔ２１は、組となる第１回路１のスイッチング素子Ｓ１及びＳ４にオン信号にオン信号を与える時点である。このとき、第２回路２のスイッチング素子Ｓ５及びＳ６にはオン信号は与えない。図１０（ａ）に示すように、トランス１１の１次巻線１１ａ側では、電流が、第１端子Ｔ１側から、スイッチ素子Ｑ１、インダクタンス手段Ｌ、１次巻線１１ａ、スイッチ素子Ｑ４、第２端子Ｔ２側に流れる。トランス１１の２次巻線１１ｂ側では、２次巻線１１ｂから、一方向性素子Ｄ５、第３端子Ｔ３、第４端子Ｔ４側から、一方向性素子Ｄ８を通じて電流が流れる。第１端子Ｔ１及び第２端子Ｔ２側から供給される入力電力は、インダクタンス手段Ｌを介して第３端子Ｔ３、第４端子Ｔ４側に供給される。

【0049】

時刻ｔ２２で、例えば、第２回路の出力電圧検出手段１８で検出された第３端子Ｔ３、第４端子Ｔ４間の電圧検出値が目標値に近づくように、制御回路３は、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち先にオフさせるスイッチング素子Ｓ４にオフ信号を与える。このため、図８に示すように、電流値が比較的大きな状態でスイッチ素子Ｑ４がオフするため、スイッチング素子Ｓ４のオフ時にスイッチング損失が生じる。本発明では、上記の第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で説明したように、スイッチ素子Ｑ４に対して並列コンデンサＣ４の他に第２コンデンサＣｂも並列に接続してコンデンサの容量を大きくしている。同様に、スイッチ素子Ｑ３に対して並列コンデンサＣ３の他に第１コンデンサＣａも並列に接続してコンデンサの容量を大きくしている。

【0050】

このため、時刻ｔ２２でスイッチ素子Ｑ４がオフすると、図１０（ｂ）に示すように、１次巻線１１ａ側では、オフしたスイッチ素子Ｑ４に並列に接続された並列コンデンサＣ４及び第２コンデンサＣｂを充電する方向に、インダクタンス手段Ｌ、１次巻線１１ａ、並列コンデンサＣ４及び第２コンデンサＣｂ、第２端子Ｔ２、第１端子Ｔ１側からスイッチ素子Ｑ１を通じて電流が流れる。一方、並列コンデンサＣ３及び第１コンデンサＣａからは、スイッチ素子Ｑ１、インダクタンス手段Ｌ、１次巻線１１ａを通じて放電電流が流れる。先にオフさせる第１回路１のスイッチング素子Ｓ４、Ｓ３に並列に接続されるコンデンサの容量を大きくし、スイッチング素子Ｓ４の両端電圧の上昇を緩やかにさせることで、第１回路１のスイッチング素子Ｓ４のオフ時のスイッチング損失を低減させている。

【0051】

時刻ｔ２３で並列コンデンサＣ３及び第１コンデンサＣａの放電、並列コンデンサＣ４及び第２コンデンサＣｂの充電が終わると、図１０（ｃ）に示すように、スイッチ素子Ｑ３に並列に接続された逆並列ダイオードＤ３が導通する。１次巻線１１ａ側ではインダクタンス手段Ｌに蓄積されたエネルギー及びトランス１１の励磁電流によって、時刻ｔ５の直前に１次巻線１１ａ、インダクタンス手段Ｌに流れていた電流と同じ方向に、インダクタンス手段Ｌ、１次巻線１１ａから逆並列ダイオードＤ３、スイッチ素子Ｑ１を通じて電流が流れる。なお、２次巻線１１ｂ側の電流は、時刻ｔ２１から継続して２次巻線１１ｂ、一方向性素子Ｄ５、第３端子Ｔ３側、第４端子Ｔ４側、一方向性素子Ｄ８を通じて流れている。

【0052】

時刻ｔ２４では、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、後にオフさせるスイッチング素子Ｓ１の駆動信号をオフ信号にする。スイッチ素子Ｑ１がオフするため、時刻ｔ２３の直前に流れていたトランスの励磁電流によって、図１０（ｄ）に示すように、１次巻線１１ａから逆並列ダイオードＤ３、並列コンデンサＣ１、インダクタンス手段Ｌを通じて電流が流れ、並列コンデンサＣ１を充電する。一方、並列コンデンサＣ２からは、インダクタンス手段Ｌ、１次巻線１１ａ、逆並列ダイオードＤ３、第１端子Ｔ１、第２端子Ｔ２側を通じて放電電流が流れる。このとき、スイッチ素子Ｑ１に電流がまだ流れている状態でオフさせることになるが、先にオフさせたスイッチ素子Ｑ４のときよりも小さい値の電流にすることができる。よって、先にオフさせるスイッチ素子Ｑ４のオフ時と比べて、後からオフさせるスイッチ素子Ｑ１のスイッチング損失を小さくすることができる。

【0053】

時刻ｔ２５で並列コンデンサＣ１、Ｃ２の充放電が終わると、図１０（ｅ）に示すように、逆並列ダイオードＤ２が導通する。１次巻線１１ａ側ではトランス１１の励磁電流によって、時刻ｔ２５の直前に１次巻線１１ａに流れていた電流と同じ方向に、１次巻線１１ａから、逆並列ダイオードＤ３、第１端子Ｔ１、第２端子Ｔ２側、逆並列ダイオードＤ２、インダクタンス手段Ｌを通じて電流が流れる。なお、２次巻線１１ｂ側の電流は、時刻ｔ２１から継続して２次巻線１１ｂ、一方向性素子Ｄ５、第３端子Ｔ３側、第４端子Ｔ４側、一方向性素子Ｄ８を通じて流れている。

【0054】

時刻ｔ２６で他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３にオン信号を与える。図１０（ｆ）に示すように、１次巻線１１ａ側では、スイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し、第１端子Ｔ１側、スイッチ素子Ｑ３、１次巻線１１ａ、インダクタンス手段Ｌ、スイッチ素子Ｑ２、第２端子Ｔ２側を通じて電流が流れる。１次巻線１１ａに流れる電流が今までと逆向きになるので、２次巻線１１ｂ側では、一方向性素子Ｄ６、一方向性素子Ｄ７が順方向に導通し、２次巻線１１ｂから、一方向性素子Ｄ７、第３端子Ｔ３、第４端子Ｔ４側から一方向性素子Ｄ６を通じて電流が流れる。図１０（ａ）の場合と同様に、第１端子Ｔ１、第２端子Ｔ２間から入力された電力は、インダクタンス手段Ｌを介して第３端子Ｔ３、第４端子Ｔ４側に供給される。

【0055】

上述の第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作の場合と同様に、第２回路２のブリッジ接続回路をフルブリッジの整流回路として機能させる動作でも、時刻ｔ２６の直前に、スイッチ素子Ｑ２，Ｑ３にそれぞれ並列に接続される逆並列ダイオードＤ２，Ｄ３が導通しているため、図８に示されるように、第１回路１のスイッチング素子Ｓ２，Ｓ３はオン時にゼロ電圧スイッチングを実現させることができる。

【0056】

時刻ｔ２６後の他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３の動作ついては、上述の組となるスイッチング素子Ｓ１、Ｓ４の時刻ｔ２１から時刻ｔ２６と同様に動作させる。すなわち、例えば、第３端子Ｔ３、第４端子Ｔ４間の出力電圧が所望の値となるように、制御回路３は、組となるスイッチング素子Ｓ２、Ｓ３のうち第１コンデンサＣａが並列に接続されたスイッチ素子Ｑ３を先にオフさせ、後にスイッチ素子Ｑ２をオフさせる。

【0057】

上記の第１の実施形態に係るコンバータでは、制御回路３は、上述の第２回路２のブリッジ接続回路をフルブリッジの整流回路として機能させる動作を行っている場合において、第１回路のスイッチング素子のパルス幅や周波数を変調させても前記第３端子Ｔ３、第４端子Ｔ４間側から出力される電圧の検出値が目標値に近づかない場合は、第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作に切り替える。逆に、制御回路３は、上述の第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作を行っている場合において、第２回路２のスイッチング素子Ｓ５、Ｓ６のパルス幅や周波数を変調させても第３端子Ｔ３、第４端子Ｔ４間側から出力される電圧の検出値が目標値に近づかない場合は、第２回路２のブリッジ接続回路をフルブリッジの整流回路として機能させる動作に切り替える。２つの動作を切り替えることで、トランス１１の巻数比などの回路定数や負荷条件にとらわれずに、広範囲な入出力電圧電流に対応させることができる。

【0058】

なお、上述の第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作の場合と同様に、第２回路２のブリッジ接続回路をフルブリッジの整流回路として機能させる動作でも、第１回路１の組となるスイッチ素子のうち、先にオフさせるスイッチ素子に並列に接続されるコンデンサの容量が、後にオフさせるスイッチ素子に並列に接続されるコンデンサの容量よりも大きくなるようにする。また、後にオフさせる第１回路１のスイッチング素子Ｓ１、Ｓ２についてゼロ電圧スイッチングを実現させるために、まず励磁電流をスイッチング素子Ｓ２又はＳ１の両端電圧をゼロまで下げることができる大きさにする必要がある。さらに、励磁電流によってスイッチング素子Ｓ２又はＳ１の両端電圧をゼロまで下げることができるようなスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを設ける必要がある。

【0059】

第１回路１のスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄは、スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がる期間程度とするのが好ましい。また、後にオフさせるスイッチ素子Ｑ１，Ｑ２に並列に接続されるコンデンサの容量の並列コンデンサＣ１，Ｃ２は、第スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサＣ１，Ｃ２としてもよい。

【0060】

なお、図２、図７では、時刻ｔ８、時刻ｔ２６に、第１回路１のスイッチング素子Ｓ２、Ｓ３の駆動信号であるオン信号を同時に与えており、かつ、スイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し始めている動作の一例を示した。しかし、上記の実施形態の動作の一例に限定されることなく、スイッチング素子Ｓ２、Ｓ３のオン信号を与える時点は同時でなくてもよい。また、スイッチング素子Ｓ２、Ｓ３のオン信号を与える時点は、逆並列ダイオードＤ２、Ｄ３が導通している期間であってもよい。この場合は、スイッチング素子Ｓ２、Ｓ３のオン信号を与える時点とスイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し始め時点は一致せず、例えば、逆並列ダイオードＤ２、Ｄ３を導通する電流がゼロになってからスイッチ素子Ｑ２及びスイッチ素子Ｑ３を順方向に電流が流れ始める。また、逆方向に電流を流したときのスイッチ素子Ｑ２、Ｑ３の電圧降下が順方向電流を流したときの逆並列ダイオードＤ２、Ｄ３の電圧降下である順電圧よりも小さい場合には、スイッチング素子Ｓ２、Ｓ３のオン信号を与え、スイッチ素子Ｑ２、Ｑ３を逆方向に導通させてスイッチング素子Ｓ２、Ｓ３の導通損失を低減させることができる。もう一方の組となる第１回路１のスイッチング素子Ｓ１、Ｓ４の場合についても同様である。

【0061】

上記の第１の実施形態では、組となる第１回路１のスイッチング素子Ｓ１及びＳ４、Ｓ２及びＳ３のうち第２レグ１３の上下アームのスイッチング素子Ｓ４、Ｓ３を先にオフさせているが、第１レグ１２の上下アームのスイッチング素子Ｓ１、Ｓ２を先にオフさせてもよい。この場合、第１コンデンサＣａ、第２コンデンサＣｂを、先にオフさせるスイッチング素子Ｓ１、Ｓ２にそれぞれ接続させる。また、先にオフさせる第１回路１のスイッチング素子を、第１レグ１２と第２レグ１３との上アームのスイッチング素子Ｓ１、Ｓ３、又は、第１レグ１２と第２レグ１３との下アームのスイッチング素子Ｓ２、Ｓ４としてもよい。この場合、第１コンデンサＣａ、第２コンデンサＣｂを、先にオフさせるスイッチング素子Ｓ１、Ｓ３又はスイッチング素子Ｓ２、Ｓ４にそれぞれ並列に接続させる。

【0062】

また、上記の第１の実施形態において、図１に示した第２回路２のブリッジ接続回路内で、第３端子Ｔ３、第４端子Ｔ４間に接続されるスイッチング素子Ｓ５、Ｓ６の直列回路と一方向性素子Ｄ７，Ｄ８の直列回路との位置が入れ替わってもよい。この場合も、第３コンデンサＣｃ、第４コンデンサＣｄは、オンオフさせる第２回路２のスイッチング素子Ｓ５、Ｓ６にそれぞれ並列に接続される。また、第２回路２において一方向性素子Ｄ７又はＤ８と第２回路２のスイッチング素子Ｓ５又はＳ６との直列回路をそれぞれ第３端子Ｔ３、第４端子Ｔ４間に接続する混合ブリッジ接続の回路構成にしてもよい。この場合も、第３コンデンサＣｃ、第４コンデンサＣｄは、オンオフさせる第２回路２のスイッチング素子Ｓ５、Ｓ６にそれぞれ並列に接続させる。

【0063】

さらに、上記の実施形態１の説明では、第２回路２の一方向性素子Ｄ７、一方向性素子Ｄ８としてダイオードで示したが、この一例に限定されることなく電流を一方向へ導通させる素子であればよい。また、一方向性素子として、スイッチング素子Ｓ５、Ｓ６と同様にスイッチング素子の内部ダイオードを用いてもよい。上述の第２回路２のブリッジ接続回路をフルブリッジの整流回路として機能させる動作の説明において、一方向性素子Ｄ５、Ｄ６が導通する期間に、例えば、図１のスイッチング素子Ｓ５、Ｓ６にオン信号を与えて、スイッチ素子Ｑ５、Ｑ６を逆方向、すなわち一方向性素子Ｄ５、Ｄ６の順方向に導通させてもよい。逆方向に電流を流したときのスイッチ素子Ｑ５、Ｑ６の電圧降下が順方向電流を流したときの逆一方向性素子Ｄ５、Ｄ６の電圧降下である順電圧よりも小さい場合には、一方向性素子Ｄ５、Ｄ６の導通損失よりも低減させることができる。同様に、一方向性素子Ｄ７、Ｄ８を含むスイッチング素子Ｓ７、Ｓ８又は一方向性素子Ｄ７、Ｄ８と並列に接続したスイッチング素子Ｓ７、Ｓ８を用いた場合も、スイッチ素子Ｑ７、Ｑ８を逆方向に導通させて一方向性素子Ｄ７、Ｄ８の導通損失よりも低減させることができる。なお、上述のコンバータにおいて第３端子Ｔ３及び第４端子Ｔ４側間に出力される電圧を第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で得られる出力電圧よりも低くさせる動作のみに用いる場合は、第２回路２は少なくともフルブリッジの整流回路として動作する一方向性素子Ｄ５～Ｄ８又は一方向性素子Ｄ５～Ｄ８の順方向と同じ方向に電流を流せるスイッチング素子を有すればよい。

【0064】

本発明のコンバータは、トランスの１次巻線又は２次巻線側に接続されるインダクタンス手段を用い、第２回路のスイッチング素子をオンオフさせる動作と第２回路のブリッジ接続回路をフルブリッジの整流回路として機能させる動作とを実現させることで広範囲な入出力電圧電流に対応させることができる。また、電流が流れている状態でスイッチング素子をオフさせたときに発生するスイッチング損失を低減することができ、組となる第１回路のスイッチング素子のうちの一方を後からオフさせたときに発生するスイッチング損失を低減することができる。さらに、ゼロ電圧スイッチングを実現させることでスイッチング損失の低減を図ることができる。

【0065】

（実施形態２）
図１１に、本発明の第２の実施形態に係る双方向コンバータの電気回路図を示す。本発明の第２の実施形態に係る双方向コンバータにおいて、第１の実施形態に係るコンバータと符号が同じ構成要素は、相互に同一のものを示すものとする。ここでは、主に第１の実施形態に係るコンバータと異なる構成及び動作について説明する。

【0066】

第２の実施形態に係る双方向コンバータでは、双方向で動作させるため、第２回路は、第１回路と同様の構成になるようにする。このため、図１１では、第２回路２２は、スイッチング素子を２つのレグの上下アームとした回路構造にする。また、第２回路２２のスイッチング素子Ｓ７、Ｓ８にも駆動信号を与えることからも、ここでは、制御回路２３とする。なお、第１回路１の第１レグ１２、第２レグ１３及び第２回路２２の第３レグ１４については、第１の実施形態で述べた図１に示す構成と同様である。また、図１と同様に、図１１では、インダクタンス手段Ｌは、１次巻線１１ａ側に接続されているが、２次巻線１１ｂ側に接続させてもよい。

【0067】

第１回路１で組となる第１回路１のスイッチング素子Ｓ１とＳ４、Ｓ２とＳ３のうち、先にオフさせる一方のレグの上下アーム、ここでは第１レグ１２の上下アームのスイッチング素子Ｓ３、Ｓ４が直列に接続される。先にオフさせる第１回路１のスイッチング素子Ｓ３、Ｓ４には、それぞれ第１、第２コンデンサＣａ、Ｃｂが並列に接続される。

【0068】

図１１に示すように、第２回路２２の第３レグ２４、第４レグ２５は、第３端子Ｔ３と第４端子Ｔ４との間にそれぞれ並列に接続される。第３レグ２４、第４レグ２５は、上下アームをスイッチング素子Ｓ５～Ｓ８で構成したフルブリッジ接続の回路となる。また、スイッチング素子Ｓ５～Ｓ８は、スイッチ素子Ｑ５～Ｑ８と一方向性素子Ｄ５～Ｄ８と並列コンデンサＣ５～Ｃ８とがそれぞれ並列に接続される。なお、第１の実施形態と同様に、一方向性素子Ｄ５～Ｄ８は、図１１に示したように第２回路２２のスイッチング素子Ｓ５～Ｓ８の内蔵ダイオードを用いてもよく、第２回路２２のスイッチング素子Ｓ５～Ｓ８とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、並列コンデンサＣ５～Ｃ８は、図１１に示したように第２回路２２のスイッチング素子Ｓ５～Ｓ８の寄生容量を用いてもよく、第２回路２２のスイッチング素子Ｓ５～Ｓ８とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。

【0069】

第２回路２２から第１回路１側へ電力を供給する場合に、第２回路２２で組となるスイッチング素子Ｓ５とＳ８、Ｓ６とＳ７のうち、先にオフさせる一方のレグの上下アーム、ここでは第３レグ２４の上下アームのスイッチング素子Ｓ５、Ｓ６が直列に接続される。先にオフさせるスイッチング素子Ｓ５、Ｓ６には、それぞれ第３、第４コンデンサＣｃ、Ｃｄが並列に接続される。

【0070】

第１回路１から第２回路２２側へ電力を供給する場合は、上記の実施形態１で述べたのと同様の動作を行う。また、第２回路２２から第１回路１側へ電力を供給する場合、制御回路２３は、第２回路２２で組となるスイッチング素子Ｓ５とＳ８、Ｓ６とＳ７のうち、第３、第４コンデンサＣｃ，Ｃｄがそれぞれ並列に接続されたスイッチング素子Ｓ５、Ｓ６を先にオフさせる。

【0071】

第１回路１から第２回路２２側へ電力を供給するときに、出力側となる第２回路２のスイッチング素子をオンオフさせる場合は、第１の実施形態と同様に、制御回路２３は、第２回路２２の第３、第４コンデンサＣｃ、Ｃｄが並列に接続されたスイッチング素子Ｓ５，Ｓ６をオンオフさせる。また、第２回路２２から第１回路１側へ電力を供給する場合ときに、出力側となる第１回路１のスイッチング素子をオンオフさせる場合は、制御回路２３は、第１回路１のうち第１、第２コンデンサＣａ，Ｃｂがそれぞれ並列に接続された第１回路１のスイッチング素子Ｓ３，Ｓ４をオンオフさせる。なお、出力側の電圧を第２回路又は第１回路のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合は、第１の実施形態で述べたように、出力側の第２回路２２のスイッチング素子Ｓ５～Ｓ８又は第１回路１のスイッチング素子Ｓ１～Ｓ４は整流回路として機能する。

【0072】

また、制御回路２３は、出力側の第２回路２２又は第１回路１を整流回路として機能させる動作を行っている場合において、第１回路１又は第２回路２２のスイッチング素子のパルス幅や周波数を変調させても第３端子Ｔ３、第４端子Ｔ４間又は第１端子Ｔ１、第２端子Ｔ２間側から出力される電圧の検出値が目標値に近づかない場合は、出力側の第２回路２２又は第１回路１のスイッチング素子をオンオフさせる動作に切り替える。

【0073】

具体的には、第１回路１から第２回路２２側へ電力を供給する場合に、制御回路３は、組となる第１回路のスイッチング素子Ｓ１とＳ４又はＳ２とＳ４がオン状態にある期間に第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌを介して第３端子Ｔ３及び第４端子Ｔ４側に供給させるように第１回路１のスイッチング素子Ｓ４又はＳ３をパルス制御する。このときに、第２回路２のスイッチング素子Ｓ５及びＳ６を順方向に導通させない。この状態から、組となる第１回路のスイッチング素子Ｓ１とＳ４又はＳ２とＳ４がオン状態にある期間に第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させるように第３コンデンサＣｃ又は第４コンデンサＣｄが並列に接続された第２回路２のスイッチング素子Ｓ６又はＳ５を順方向に導通させる。そして、先にオフさせる第１回路１のスイッチング素子Ｓ４又はＳ３をオフする前に順方向に導通させている第２回路２のスイッチング素子Ｓ６又はＳ５をオフさせる動作に切り替える。

【0074】

逆に、制御回路２３は、出力側の第２回路２２又は第１回路１のスイッチング素子をオンオフさせる動作を行っている場合において、第２回路２２又は第１回路１のスイッチング素子のパルス幅や周波数を変調させても第３端子Ｔ３、第４端子Ｔ４間又は第１端子Ｔ１、第２端子Ｔ２間側から出力される電圧の検出値が目標値に近づかない場合は、出力側の第２回路２２又は第１回路１を整流回路として機能させる動作に切り替える。

【0075】

具体的には、 第１回路１から第２回路２２側へ電力を供給する場合に、制御回路３は、組となる第１回路１のスイッチング素子Ｓ１とＳ４又はＳ２とＳ４とがオン状態にある期間に第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させるように第３コンデンサＣｃ又は第４コンデンサＣｄが並列に接続された第２回路２のスイッチング素子Ｓ６又はＳ５を順方向に導通させる。このとき、先にオフさせる第１回路１のスイッチング素子Ｓ４又はＳ３をオフする前に順方向に導通させている第２回路２２のスイッチング素子Ｓ６又はＳ５をオフさせる第２回路２２のスイッチング素子Ｓ６又はＳ５のパルス制御を行っているとする。次に、この動作から、組となる第１回路１のスイッチング素子Ｓ１とＳ４又はＳ２とＳ４とがオン状態にある期間に第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌを介して第３端子Ｔ３及び第４端子Ｔ４側に供給させるように第２回路２のスイッチング素子を順方向に導通させない動作に切り替える。

【0076】

上述のように動作を切り替えて、第３、第４端子間又は第１、第２端子間側から出力される電圧の検出値を目標値に近づけさせるように、第１回路、第２回路のスイッチング素子のパルス制御を行う。２つの動作を切り替えることで、トランスの巻数比などの回路定数や負荷条件にとらわれずに、広範囲な入出力電圧電流に対応させることができる。

【0077】

上述のように本発明では、入力側の第１又は第２回路の組となるスイッチ素子のうち、先にオフさせるスイッチ素子に並列に接続されるコンデンサの容量が、後にオフさせるスイッチ素子に並列に接続されるコンデンサの容量よりも大きくなるようにする。同様に、オンオフさせる出力側の第２回路又は第１回路のスイッチング素子についても並列にコンデンサを接続する。このことにより、第１回路のスイッチング素子、第２回路のスイッチング素子のオン時、オフ時に生じるスイッチング損失を低減させている。

【0078】

また、後にオフさせる第１回路１のスイッチング素子Ｓ１、Ｓ２又は第２回路２２のスイッチング素子Ｓ７、Ｓ８についてゼロ電圧スイッチングを実現させるためには、例えば、第１回路１のスイッチング素子Ｓ１又は第２回路２２のスイッチング素子Ｓ７をオフさせる場合、これと同じレグにある他方のアームの第１回路１のスイッチング素子Ｓ２又は第２回路２２のスイッチング素子Ｓ８の両端電圧をゼロに下げてからスイッチ素子Ｑ２又はＱ８にオン信号を与える必要がある。この第１回路１のスイッチング素子Ｓ２又は第２回路２２のスイッチング素子Ｓ８の両端電圧、つまりコンデンサＣ２又はＣ８電圧がゼロになるまで放電させる放電動作は上述の励磁電流が流れることによる。

【0079】

よって、後にオフさせる第１回路１のスイッチング素子Ｓ２又は第２回路２２のスイッチング素子Ｓ８のゼロ電圧スイッチングを実現させるためには、まず励磁電流を第１回路１のスイッチング素子Ｓ２又は第２回路２２のスイッチング素子Ｓ８の両端電圧をゼロまで下げることができる大きさにする必要がある。さらに、励磁電流によって第１回路１のスイッチング素子Ｓ２又は第２回路２２のスイッチング素子Ｓ８の両端電圧をゼロまで下げることができるような第１回路１のスイッチング素子Ｓ１、Ｓ２又は第２回路２２のスイッチング素子Ｓ７、Ｓ８を共にオフさせる期間Ｔｄを設ける必要がある。後にオフさせる第１回路１のスイッチング素子Ｓ１、第２回路２のスイッチング素子Ｓ７について、ゼロ電圧スイッチングを実現させる場合も同様である。第１回路１のスイッチング素子Ｓ１又は第２回路２２のスイッチング素子Ｓ８の両端電圧をゼロまで下げることができるような大きさの励磁電流と第１回路１のスイッチング素子Ｓ１、Ｓ２又は第２回路２２のスイッチング素子Ｓ７、Ｓ８を共にオフさせる期間Ｔｄを設ける必要がある。

【0080】

なお、第１回路１のスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを大きな値に設定すると、スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がった後に再度電圧が上昇してしまう、つまりコンデンサＣ１又はＣ２がゼロまで放電された後に充電されてしまうことがある。このため、スイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄは、スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がる期間程度とするのが好ましい。第２回路２２のスイッチング素子Ｓ７、Ｓ８についても同様である。また、後にオフさせるスイッチ素子Ｑ１，Ｑ２に並列に接続されるコンデンサの容量の並列コンデンサＣ１，Ｃ２は、第１回路１のスイッチング素子Ｓ１、Ｓ２内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、第１回路１のスイッチング素子Ｓ１、Ｓ２内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサＣ１，Ｃ２としてもよい。第２回路２２の並列コンデンサＣ７、Ｃ８についても同様である。

【0081】

本発明では、上述の説明において、励磁電流を適切な大きさにするためにトランス１１の１次巻線又は２次巻線に並列に設けられるインダクタンス成分も上述のトランスの励磁インダクタンスに含まれる。また、上述の説明において、トランス１１の励磁インダクタンスとこれに並列に設けられるインダクタンス成分とによる合成インダクタンスによって流れる電流も上述の励磁電流に含まれる。トランスの励磁インダクタンスは、トランスの構造において、例えば、コアのギャップ幅、巻線の巻数量、コアの材質などによって調整することができる。

【0082】

上記の第１、第２の実施形態では、制御回路３、２３は、第２回路の出力電圧検出手段１８、第１回路の出力電圧検出手段１９によって検出された電圧値が目標値に近づくようにしているが、用いる検出値は出力電流値や出力電力の他にこれらの組み合わせであってもよい。同様に入力側の電圧、電流又は電力の検出値が目標値に近づくようにしてもよい。なお、一般的に、電力の検出値としては、検出された電圧及び電流を乗算した演算値を用いる。上述の出力される電圧、電流もしくは電力の検出値又は入力される電圧、電流又は電力の検出値には、これらの値にある係数を乗除算したり、ある値を加減算等したりといった演算をして得られた値も含まれる。

【0083】

本発明は、トランスの１次巻線又は２次巻線側に接続されるインダクタンス手段を用いて、出力側の第２回路又は第１回路のスイッチング素子をオンオフさせる動作と出力側の第２回路又は第１回路を整流回路として機能させる動作とを実現させることで広範囲な入出力電圧電流に対応させることができる。また、電流が流れている状態でスイッチング素子をオフさせたときに発生するスイッチング損失を低減することができ、組となる第１回路のスイッチング素子のうちの一方を後からオフさせたときに発生するスイッチング損失を低減することができる。さらに、ゼロ電圧スイッチングを実現させることでスイッチング損失の低減を図ることができる。

【0084】

（実施形態３）
本実施形態では、図１の回路を持つコンバータにおける追加動作を説明する。
制御回路３は、前記第３及び第４端子（Ｔ３＆Ｔ４）間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子（Ｔ１＆Ｔ２）間側から入力される電圧、電流又は電力の検出値が一定基準を下回った時に、条件１から３の下、先にオフさせない第１回路（１）のスイッチング素子（Ｓ１＆Ｓ２）を切り替えるスイッチング周波数を定常時（実施形態１における状態）の前記スイッチング周波数から下げる制御を行う。
条件１：前記先にオフさせない第１回路（１）のスイッチング素子（Ｓ１＆Ｓ２）の切り替え時間（Ｔｄ）は固定。
条件２：前記先にオフさせる第１回路（１）のスイッチング素子（Ｓ３＆Ｓ４）のオン期間とオフ期間との比率は固定。
条件３：前記先にオフさせる第１回路（１）のスイッチング素子（Ｓ３／Ｓ４）がオンとなった時間から第２回路（２）のスイッチング素子（Ｓ５／Ｓ６）がオフするまでの時間（Ｔｐ）と前記スイッチング周波数の１周期の時間（Ｔｔ）との比率は固定。

【0085】

図１２は、スイッチング周波数を説明する図である。図１２（Ａ）は、定常時のスイッチング周波数での各スイッチを駆動する波形図（図２と同じ）である。スイッチング周波数とは、スイッチング素子Ｓ１又はＳ２がオンした時刻からオフした後に再度オンとなる時刻までの１周期Ｔｔの逆数である。図１２（Ｂ）は、条件１から３の下、スイッチング周波数を下げた（１周期をＴｔ’とする）ときの各スイッチを駆動する波形図である（Ｔｔ’＞Ｔｔである）。例えば、定常時のスイッチング周波数は５０ＫＨｚ、低下させたときのスイッチング周波数は３０ＫＨｚである。
本コンバータは、制御回路３が定常時には図１２（Ａ）のように各スイッチを駆動し、入力電圧や出力電圧が低下したときに図１２（Ｂ）のように各スイッチを駆動する。

【0086】

（条件１）
スイッチング周波数を下げても、スイッチング素子Ｓ１、Ｓ２の切り替え時間（スイッチング素子Ｓ１、Ｓ２の一方がオフとなってから他方がオンとなるまでの時間）Ｔｄは変動させない。この条件はＺＶＳ（ゼロボルトスイッチング）を維持するためである。
（条件２）
スイッチング周波数を下げても、スイッチング素子Ｓ３、Ｓ４のオンとオフの時比率（オンの時間とオフの時間との比率）は変動させない。つまり、スイッチング周波数を下げると、スイッチング素子Ｓ３、Ｓ４のオン時間とオフ時間は長くなる。
（条件３）
スイッチング周波数を下げても、スイッチング素子Ｓ３、Ｓ４がオンとなった時間からスイッチング素子Ｓ５、Ｓ６がオフするまでの時間Ｔｐと１周期Ｔｔとの時比率は変動させない。つまり、Ｔｐ’／Ｔｔ’＝Ｔｐ／Ｔｔである。

【0087】

ここで、時間Ｔｐがトランス１１を介して入力側（第１回路１）から出力側（第２回路２）へ電力が遷移される時間である。第１端子Ｔ１、第２端子Ｔ２に印加される入力電圧が低下した時、又は第３端子Ｔ３、第４端子Ｔ４間の出力電圧（負荷の電圧）が低下した時、スイッチング周波数を下げて時間ＴｐをＴｐ’に引き延ばすことで入力側（第１回路１）から出力側（第２回路２）へ遷移する電力が増加し、出力電力（負荷へ供給できる電力）の低下を防止することができる。

【0088】

また、コンバータの回路の変更を伴わず、制御回路３によりスイッチング周波数を変更しているだけなので、定常時における電力損失の増加も防止できる。

【0089】

（具体例１）
図１３は、出力電圧に変化がなく、入力電圧が低下した時に、制御回路３が行う実施形態１の制御を説明する図である。図１３の縦軸はトランス２次側電流値、横軸は時間である。点線は定常時のもの、破線は入力電圧が低下した時のものである。実施形態１の制御回路３は、スイッチング素子Ｓ５、Ｓ６をオン／オフする駆動信号の位相を、早めることで時間Ｔｐを短くして出力電力を下げ、遅らせることで時間Ｔｐを長くして出力電力を上げる制御を行っている。図１３では、入力電圧低下時に出力電力の低下を防ぐために当該駆動信号の位相を遅らせ（位相遅延Ｐｄ）、時間Ｔｐを長くしている。ただし、時間Ｔｐが長すぎると入力側に逆流する電流が増加して逆に出力電力を低下させてしまうため、出力電力を最大とする時間Ｔｐの値が存在する。図１３の破線は出力電力が最大となる時の時間Ｔｐのものである。

【0090】

図１４は、図１３の破線で示した最大出力電力よりさらに出力電力を大きくする時に、制御回路３が行う本実施形態の制御を説明する図である。図１４の縦軸はトランス２次側電流値、横軸は時間である。破線は入力電圧が低下した時のもの（図１３の破線）、実線は本実施形態の制御を行った時のものである。本実施形態の制御回路３は、条件１～３の下、スイッチング素子Ｓ１、Ｓ２をオン／オフする駆動信号のスイッチング周波数を低下させることで時間ＴｐをＴｅｘだけ長くして（時間Ｔｐ’まで延ばして）出力電力を上げる制御を行っている。スイッチング周波数を低下させて時間Ｔｐを時間Ｔｐ’まで延ばしているので、図１３で説明した最大の時間Ｔｐより時間Ｔｐ’が長くなっても、入力側に逆流する電流が増加して逆に出力電力を低下させることはない。

【0091】

（具体例２）
図１５は、入力電圧に変化がなく、出力電圧が低下した時に、制御回路３が行う実施形態１の制御を説明する図である。図１５の縦軸はトランス２次側電流値、横軸は時間である。点線は定常時のもの、破線は出力電圧が低下した時のものである。実施形態１の制御回路３は、スイッチング素子Ｓ５、Ｓ６をオン／オフする駆動信号の位相を、早めることで時間Ｔｐを短くして出力電力を下げ、遅らせることで時間Ｔｐを長くして出力電力を上げる制御を行っている。図１５では、出力電圧低下時に出力電力の低下を防ぐために当該駆動信号の位相を早め（位相進行Ｐｆ）、時間Ｔｐを調整している。ただし、時間Ｔｐによっては入力側に逆流する電流が増加して逆に出力電力を低下させてしまうため、出力電力を最大とする時間Ｔｐの値が存在する。図１５の破線は出力電力が最大となる時の時間Ｔｐのものである。
［補足］
出力電圧が低い場合、スイッチング素子Ｓ５がオフしてからスイッチング素子Ｓ３がオフするまでの間の電流が減少する傾きが緩くなる。この現象は、入力側に逆流する電流が増加しやすくなる（スイッチング素子Ｓ２がオフする時点での電流値が大きくなる。）。制御回路３は、これを避けるため、出力電圧が低い場合にはスイッチング素子Ｓ５、Ｓ６をオン／オフする駆動信号の位相を早め（オフする時点を早め）ている。結果として、出力電圧が低い場合、定常時より時間Ｔｐは短くなり最大出力電力が小さくなる（駆動信号の位相を早めない場合よりは最大出力電力は大きくなる。）。
［補足終了］

【0092】

図１６は、図１５の破線で示した最大出力電力よりさらに出力電力を大きくする時に、制御回路３が行う本実施形態の制御を説明する図である。図１６の縦軸はトランス２次側電流値、横軸は時間である。破線は入力電圧が低下した時のもの（図１３の破線）、実線は本実施形態の制御を行った時のものである。本実施形態の制御回路３は、条件１～３の下、スイッチング素子Ｓ１、Ｓ２をオン／オフする駆動信号のスイッチング周波数を低下させることで時間ＴｐをＴｅｘだけ長くして（時間Ｔｐ’まで延ばして）出力電力を上げる制御を行っている。スイッチング周波数を低下させて時間Ｔｐを時間Ｔｐ’まで延ばしているので、図１５で説明した最大の時間Ｔｐより時間Ｔｐ’が長くなっても、入力側に逆流する電流が増加して逆に出力電力を低下させることはない。

【0093】

（実施形態４）
本実施形態では、図１１の回路を持つ双方向コンバータにおける追加制御を説明する。前述のように、図１１の双方向コンバータは、第２回路２２が第１回路１と同様の構成である。制御回路２３は、第１回路１から第２回路２２側へ電力を供給するときに、実施形態３で説明したように各スイッチング素子の動作を制御する。また、制御回路２３は、第２回路２２から第１回路１側へ電力を供給する場合ときに、第２回路２２のスイッチング素子Ｓ７、Ｓ８、Ｓ５及びＳ６をそれぞれ第１回路１のスイッチング素子Ｓ１、Ｓ２、Ｓ３及びＳ４とみなし、第１回路１のスイッチング素子Ｓ３及びＳ４を第２回路２のスイッチング素子Ｓ５及びＳ６とみなして実施形態３で説明したように各スイッチング素子の動作を制御する。

【0094】

（他の実施形態）
本発明の電気回路において、接続点とは電気的に接続されて同電位にある部位を言い、物理的に接続された点を言うものではない。また、本発明のコンバータ及び双方向コンバータにおける各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択的に採用したものも、本発明の要旨を包含する限り、本発明の範囲に包含される。

【0095】

より具体的には、例えば、半導体素子として記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。同様に、ダイオード、コンデンサ、スイッチング素子をはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。

【符号の説明】

【0096】

Ｔ１：第１端子
Ｔ２：第２端子
Ｔ３：第３端子
Ｔ４：第４端子
１：第１回路
２、２２：第２回路
３、２３：制御回路
１１：トランス
１２：第１レグ
１３：第２レグ
２４：第３レグ
２５：第４レグ
１６、１７：コンデンサ
１８：第２回路の出力電圧検出手段
１９：第１回路の出力電圧検出手段
Ｓ１～Ｓ４：第１回路のスイッチング素子
Ｑ１～Ｑ４：スイッチ素子
Ｄ１～Ｄ４：逆並列ダイオード
Ｃ１～Ｃ４：並列コンデンサ
Ｄ５～Ｄ８：一方向性素子（逆並列ダイオード）
Ｓ５～Ｓ８：第２回路のスイッチング素子
Ｑ５～Ｑ８：スイッチ素子
Ｃ５～Ｃ８：並列コンデンサ
Ｃａ～Ｃｄ：第１～第４コンデンサ
Ｌ：インダクタンス手段

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】