特許 7594863 表示装置、及び、電流制限方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-27

(45)【発行日】2024-12-05

(54)【発明の名称】表示装置、及び、電流制限方法

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20241128BHJP

   G09G 3/20 20060101ALI20241128BHJP

   H10K 59/10 20230101ALI20241128BHJP

   G09F 9/30 20060101ALI20241128BHJP

【ＦＩ】

G09G3/3233

G09G3/20 611A

G09G3/20 641P

G09G3/20 612U

G09G3/20 622E

G09G3/20 631U

G09G3/20 622D

H10K59/10

G09F9/30 365

【請求項の数】 5

(21)【出願番号】P 2020089704

(22)【出願日】2020-05-22

(65)【公開番号】P2021184054

(43)【公開日】2021-12-02

【審査請求日】2023-05-15

【前置審査】

(73)【特許権者】

【識別番号】523290528

【氏名又は名称】ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川 修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島 正朗

(72)【発明者】

【氏名】加藤 敏行

【審査官】塚本 丈二

(56)【参考文献】

【文献】特開２０１５－０８７７０９（ＪＰ，Ａ）

【文献】特開２００９－０７５２４０（ＪＰ，Ａ）

【文献】特開２００７－０２５３１７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０１５５３８２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／３２３３

Ｇ０９Ｇ ３／２０

Ｇ０９Ｇ ３／３０

Ｈ１０Ｋ ５９／００－５９／９５

Ｇ０９Ｆ ９／３０

(57)【特許請求の範囲】

【請求項1】

各々が自発光素子を含み行列状に配置される複数の画素を有し、映像信号に基づいて映像を表示する表示パネルと、
前記複数の画素における消費電流を制限する電流制限回路とを備え、
前記電流制限回路は、
前記映像信号に含まれる画素値に基づいて、前記複数の画素における消費電力に対応する画面電力値を演算し、前記画面電力値に基づいてゲインを決定するゲイン演算回路と、
前記画素値に前記ゲインを乗じ、前記ゲインを乗じた前記画素値を含む制限信号を出力するゲイン乗算回路とを有し、
前記表示パネルは、
前記複数の画素を有する表示部と、
前記複数の画素において消費されると予測される電力に対応する予測電力値であって、前記制限信号に基づいて、前記表示パネルの水平期間毎に演算された予測電力値に基づいて、前記水平期間毎に前記複数の画素の点灯状態を制御することで、前記複数の画素における消費電力値を制御目標電力値以下とする点灯制御回路とを有し、
前記ゲインは、前記画面電力値が前記制御目標電力値以下の場合には、１であり、前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値以下の値である
表示装置。

【請求項2】

前記ゲインは、前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値である
請求項１に記載の表示装置。

【請求項3】

前記表示パネルは、前記複数の画素の発光を可能とする発光信号を前記表示部に出力する点灯用シフトレジスタをさらに有し、
前記点灯制御回路は、前記予測電力値と前記制御目標電力値とを比較して、比較結果に応じた点灯制御信号を水平期間毎に前記点灯用シフトレジスタに出力し、
前記点灯用シフトレジスタは、前記点灯制御信号に基づいて、前記発光信号を出力する
請求項１又は２に記載の表示装置。

【請求項4】

前記表示パネルは、
前記制限信号に基づいて前記複数の画素の各行における消費電力を水平期間毎に演算する水平期間データ演算回路と、
前記複数の画素の各行における消費電力を記憶する画面データ記憶部と、
前記点灯制御回路から出力された前記点灯制御信号を記憶する点灯状態記憶部と、
前記画面データ記憶部に記憶された前記複数の画素の各行における消費電力に対応する水平期間電力換算データと、前記点灯状態記憶部に記憶された前記点灯制御信号とに基づいて前記予測電力値を演算する画面電力演算回路とをさらに有する
請求項３に記載の表示装置。

【請求項5】

映像信号に基づいて映像を表示する表示パネルが有する複数の画素であって、各々が自発光素子を含み行列状に配置される複数の画素における消費電流を制限する電流制限方法であって、
前記複数の画素の各々に対応する前記映像信号に含まれる画素値に基づいて、前記複数の画素における消費電力に対応する画面電力値を算出し、前記画面電力値に基づいてゲインを決定するゲイン演算ステップと、
前記画素値に前記ゲインを乗じ、前記ゲインを乗じた前記画素値を含む制限信号を出力するゲイン乗算ステップと、
前記複数の画素において消費されると予測される電力に対応する予測電力値であって、前記制限信号に基づいて、前記表示パネルの水平期間毎に演算された予測電力値に基づいて、前記水平期間毎に前記複数の画素の点灯状態を制御することで、前記複数の画素における消費電力値を制御目標電力値以下とする点灯制御ステップとを含み、
前記ゲインは、前記画面電力値が前記制御目標電力値以下の場合には、１であり、
前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値以下の値である
電流制限方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、表示装置、及び、電流制限方法に関する。

【背景技術】

【0002】

従来、有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの各画素が自発光素子を含む表示装置が開発されている。このような表示装置においては表示パネルの大型化が求められている。表示パネルの大型化に伴い、表示装置において消費される消費電力が増加する。そこで、表示装置における消費電力を抑制する技術が知られている（特許文献１参照）。特許文献１に開示された表示装置においては、映像信号に基いて水平期間（つまり、水平同期周期）毎に表示パネルにおける消費電力を計算し、計算結果に基いて表示パネルの各画素に供給する電流を制限することによって、表示パネルの消費電力を制御している。これにより、特許文献１に開示された表示装置においては、表示パネルにおける消費電力を制御目標電力値以下に抑制しようとしている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００７－２１２６４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に開示された表示装置においては、映像信号を表示パネルに書き込んだ直後の発光波形の立ち上がりが、映像信号が示す輝度に対応する信号レベルが高くなるほど速くなる（つまり、発光波形の傾きが急峻になる）傾向がある。一方、消費電力を抑制するために設けられる非点灯期間終了後の発光波形の立ち上がりは、信号レベルに依存せず、一定である。このため、非点灯期間の長短に応じて表示パネルのガンマ特性（つまり、信号レベルに対する表示パネルの輝度の特性）が変化する。これに伴い、表示パネルの画質品位が低下する。

【0005】

本開示は、上記の問題を解決するためになされたものであり、表示パネルの画質品位低下を抑制しつつ、表示パネルにおける消費電力を抑制できる表示装置などを提供することを目的とする。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本開示の一態様に係る表示装置は、各々が自発光素子を含み行列状に配置される複数の画素を有し、映像信号に基づいて映像を表示する表示パネルと、前記複数の画素における消費電流を制限する電流制限回路とを備え、前記電流制限回路は、前記映像信号に含まれる画素値に基づいて、前記複数の画素における消費電力に対応する画面電力値を演算し、前記画面電力値に基づいてゲインを決定するゲイン演算回路と、前記画素値に前記ゲインを乗じ、前記ゲインを乗じた前記画素値を含む制限信号を出力するゲイン乗算回路とを有し、前記表示パネルは、前記複数の画素を有する表示部と、前記複数の画素において消費されると予測される電力に対応する予測電力値であって、前記制限信号に基づいて演算された予測電力値に基づいて前記複数の画素の点灯状態を制御することで、前記複数の画素における消費電力値を制御目標電力値以下とする点灯制御回路とを有し、前記ゲインは、前記画面電力値が前記制御目標電力値以下の場合には、１であり、前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値以下の値である。

【0007】

また、上記目的を達成するために、本開示の一態様に係る電流制限方法は、映像信号に基づいて映像を表示する表示パネルが有する複数の画素であって、各々が自発光素子を含み行列状に配置される複数の画素における消費電流を制限する電流制限方法であって、前記複数の画素の各々に対応する前記映像信号に含まれる画素値に基づいて、前記複数の画素における消費電力に対応する画面電力値を算出し、前記画面電力値に基づいてゲインを決定するゲイン演算ステップと、前記画素値に前記ゲインを乗じ、前記ゲインを乗じた前記画素値を含む制限信号を出力するゲイン乗算ステップと、前記複数の画素において消費されると予測される電力に対応する予測電力値であって、前記制限信号に基づいて演算された予測電力値に基づいて前記複数の画素の点灯状態を制御することで、前記複数の画素における消費電力値を制御目標電力値以下とする点灯制御ステップとを含み、前記ゲインは、前記画面電力値が前記制御目標電力値以下の場合には、１であり、前記画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記画面電力値で除した値以下の値である。

【発明の効果】

【0008】

本開示によれば、表示パネルの画質品位低下を抑制しつつ、表示パネルにおける消費電力を抑制できる表示装置などを提供できる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施の形態に係る表示装置の機能構成を示すブロック図である。

【図2】図２は、実施の形態に係る表示装置が備える電流制限回路の機能構成を示すブロック図である。

【図3】図３は、実施の形態に係る画面データ記憶部の構成を示す模式図である。

【図4】図４は、実施の形態に係る表示装置が備える表示パネルの機能構成を示すブロック図である。

【図5】図５は、実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。

【図6】図６は、実施の形態に係るサブ画素に入力される書き込み信号及び発光走査信号の一例を示す図である。

【図7】図７は、実施の形態に係る表示部の表示状態の遷移を示す模式図である。

【図8】図８は、実施の形態に係る表示装置において使用される電流制限方法の流れを示すフローチャートである。

【図9】図９は、実施の形態に係るゲイン演算方法の流れを示すフローチャートである。

【図10】図１０は、実施の形態に係る点灯制御方法の流れを示すフローチャートである。

【図11】図１１は、実施の形態に係る画面電力演算回路の回路構成の一例を示す模式図である。

【図12A】図１２Ａは、比較例の表示装置において全黒表示から全白表示に変化する際に表示パネルに供給される映像信号に対応する複数の画素での消費電力値の時間波形を示すグラフである。

【図12B】図１２Ｂは、実施の形態に係る表示装置において全黒表示から全白表示に変化する際に表示パネルに供給される制限信号に対応する複数の画素での消費電力値の時間波形を示すグラフである。

【図13】図１３は、実施の形態に係る表示パネルの複数の画素の各行の点灯状態の水平期間毎の遷移を示す図である。

【図14】図１４は、実施の形態に係る表示パネルの複数の画素における消費電力値と表示画像との関係を示すグラフである。

【図15A】図１５Ａは、比較例の表示装置が備える表示部が有する画素の発光量の時間波形例を模式的に示すグラフである。

【図15B】図１５Ｂは、実施の形態に係る表示装置が備える表示部が有する画素の発光量の時間波形例を模式的に示すグラフである。

【図16】図１６は、実施の形態に係る表示部が有する画素における輝度と信号レベルとの関係の例を示すグラフである。

【発明を実施するための形態】

【0010】

以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

【0011】

なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

【0012】

（実施の形態）
［１．表示装置の全体構成］
まず、実施の形態に係る表示装置の全体構成について図１を用いて説明する。図１は、本実施の形態に係る表示装置１０の機能構成を示すブロック図である。本実施の形態に係る表示装置１０は、入力された映像信号に基づいて映像を表示する装置である。図１に示されるように、表示装置１０は、電流制限回路４０と、表示パネル６０とを備える。以下、電流制限回路４０及び表示パネル６０について説明する。

【0013】

［１－２．電流制限回路］
本実施の形態に係る電流制限回路４０について図２を用いて説明する。図２は、本実施の形態に係る表示装置１０が備える電流制限回路４０の機能構成を示すブロック図である。

【0014】

電流制限回路４０は、表示パネル６０が有する複数の画素における消費電流を制限する回路である。電流制限回路４０は、入力される映像信号に基づいて複数の画素に供給される電流を制限することによって、複数の画素における消費電流を制限する。本実施の形態では、電流制限回路４０は、複数の画素に供給される電力値が制御目標電力値を超える場合に、複数の画素に供給される電流を制限する。ここで、制御目標電力値とは、表示パネル６０が有する複数の画素に供給される電力の制御上の上限値として設定される値である。具体的には、電流制限回路４０は、映像信号に含まれる各画素値を補正し、補正した映像信号である制限信号を表示パネル６０に出力することによって、複数の画素に供給される電流を制限する。本実施の形態では、電流制限回路４０は、映像信号に基づいて決定されるゲインを各画素値に乗じることで、各画素値を補正する。映像信号は、画素値を含む信号として、例えば、ＲＧＢ信号を含む。つまり、映像信号は、赤色、緑色、及び、青色の輝度にそれぞれ対応するＲ信号、Ｇ信号、及び、Ｂ信号を含む。映像信号は、さらに、水平同期信号及び垂直同期信号を含む。電流制限回路４０は、図２に示されるように、ゲイン演算回路４２と、ゲイン乗算回路５０とを有する。

【0015】

ゲイン演算回路４２は、映像信号に含まれる画素値に基づいて、複数の画素における消費電力に対応する画面電力値を算出し、当該画面電力値に基づいてゲインを決定する回路である。本実施の形態では、図２に示されるように、ゲイン演算回路４２は、加重平均回路４３と、水平期間データ演算回路４４と、画面データ記憶部４６と、ゲイン決定回路４８と、ゲイン乗算回路５０とを有する。

【0016】

加重平均回路４３は、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値の加重平均値を算出する回路である。図２に示されるように、加重平均回路４３は、ＲＧＢの各々に対応する画素値に対して、サブ画素毎の電力消費特性に応じた重み付け係数を乗算し、それらの和を加重平均値として算出する。なお、電流制限回路４０が有する加重平均回路４３を、後述する表示パネル６０が有する加重平均回路６１と区別するために、第一加重平均回路とも称する。

【0017】

水平期間データ演算回路４４は、映像信号に基づいて複数の画素の各行における消費電力を水平期間毎に演算する回路である。本実施の形態では、水平期間データ演算回路４４は、水平期間毎に、複数の画素の各行における消費電力として、映像信号に含まれる画素値に対応する水平期間電力換算データを演算する。水平期間データ演算回路４４は、水平同期信号及び垂直同期信号を用いて、加重平均回路４３が出力した加重平均値の水平期間における積算値、又は、平均値を水平期間電力換算データ（言い換えると、レベル積算値）として算出する。なお、電流制限回路４０が有する水平期間データ演算回路４４を、後述する表示パネル６０が有する水平期間データ演算回路６２と区別するために、第一水平期間データ演算回路とも称する。

【0018】

画面データ記憶部４６は、複数の画素の各行における消費電力を記憶する記憶部である。本実施の形態では、画面データ記憶部４６は、複数の画素の各行における消費電力として水平期間データ演算回路４４が出力する水平期間電力換算データを１フレーム分記憶する。なお、電流制限回路４０が有する画面データ記憶部４６を、後述する表示パネル６０が有する画面データ記憶部６３と区別するために、第一画面データ記憶部とも称する。

【0019】

ここで、画面データ記憶部４６の構成及び動作について、図３を用いて説明する。図３は、本実施の形態に係る画面データ記憶部４６の構成を示す模式図である。画面データ記憶部４６は、表示部７０の行（水平ライン）毎の水平期間電力換算データを１フレーム分記憶する。例えば、図３に示されるように、表示部７０に表示された表示画面の第ｉ行に対応する水平期間電力換算データは、第ｉ行の電力値として画面データ記憶部４６に記憶される。次フレームの書き替えが始まると、画面データ記憶部４６は、記憶する電力値も新たに行毎に書き替えていき、表示部７０に書き込まれた信号に相当する電力値として記憶する。

【0020】

ゲイン決定回路４８は、複数の画素の各々に対応する映像信号の画素値に基づいて複数の画素における消費電力値に係る画面電力値を算出し、画面電力値に基づいてゲインを決定する回路である。ゲイン決定回路４８は、画面データ記憶部４６が記憶する電力換算データに基づいて、複数の画素における１フレーム分の消費電力値に対応する画面電力値を算出する。ゲインは、ゲイン乗算回路５０によって各画素値に乗じられる値であり、０より大きく、１以下の値である。ゲインは、画面電力値が制御目標電力値を超える場合に、１未満の値に決定される。より具体的には、画面電力値が制御目標電力値を超える場合には、ゲインは、制御目標電力値を画面電力値で除した値以下の値である。このようなゲインを各画素値に乗じることで、表示パネル６０の複数の画素における消費電力が制限される。本実施の形態では、画面電力値が制御目標電力値を超える場合には、ゲインは制御目標電力値を画面電力値で除した値である。これにより、画素値を必要以上に低減することを抑制できる。

【0021】

ゲイン乗算回路５０は、映像信号に含まれる画素値にゲインを乗じ、ゲインを乗じた画素値を含む制限信号を出力する回路である。つまり、ゲイン乗算回路５０は、複数のサブ画素の各々に対応する映像信号の画素値に、ゲイン決定回路４８で決定されたゲインを乗じる。これにより、画面電力値が制御目標電力値を超える場合に、映像信号に含まれる画素値に１未満のゲインが乗じられるため、映像信号の輝度が低減される。したがって、表示パネル６０の複数の画素に供給される電流が制限される。なお、ゲイン乗算回路５０が出力する制限信号には、映像信号に含まれる画素値に、ゲインとして１が乗じられた信号、つまり、映像信号と同一の信号も含まれ得る。

【0022】

［１－３．表示パネル］
本実施の形態に係る表示パネル６０について、図４を用いて説明する。図４は、本実施の形態に係る表示装置１０が備える表示パネル６０の機能構成を示すブロック図である。

【0023】

表示パネル６０は、各々が自発光素子を含み、行列状に配置される複数の画素を有し、映像信号に基づいて映像を表示するパネルである。表示パネル６０は、電流制限回路４０から、映像信号を補正した信号である制限信号を受信し、当該制限信号に基づいて映像を表示する。本実施の形態では、表示パネル６０は、補正されたＲＧＢ信号、水平同期信号、及び、垂直同期信号を含む制限信号を受信する。図４に示されるように、表示パネル６０は、表示部７０と、加重平均回路６１と、水平期間データ演算回路６２と、画面データ記憶部６３と、点灯状態記憶部６４と、画面電力演算回路６５と、点灯制御回路６６と、書き込み処理回路６７と、ソースドライバ６８と、書き込み用シフトレジスタ６９と、点灯用シフトレジスタ７１とを有する。

【0024】

表示部７０は、マトリクス状に配置された複数の画素を有し、映像信号に対応する映像を表示する。本実施の形態では、表示部７０は、補正された映像信号である制限信号に対応する映像を表示する。

【0025】

複数の画素の各々は、複数のサブ画素を有する。本実施の形態では、複数の画素の各々は、Ｒ信号、Ｇ信号、及び、Ｂ信号にそれぞれ対応する三つのサブ画素を有する。ここで、サブ画素の構成について、図５を用いて説明する。図５は、本実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。図５には、自発光素子８５ｒとして有機ＥＬ素子を用いるサブ画素が示されている。図５に示されるサブ画素は、赤色（Ｒ）の光を出射するためのサブ画素である。なお、緑色及び青色の光を出射するための各サブ画素も、図５に示される回路と同様の回路構成を有する。

【0026】

サブ画素は、図５に示されるように、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）８１と、コンデンサ８４と、ＴＦＴ８２と、自発光素子８５ｒとを有する。

【0027】

ＴＦＴ８１は、ソースドライバ６８の出力信号であるデータ信号が一端に入力される。コンデンサ８４は、ＴＦＴ８１に接続される。ＴＦＴ８２の制御端子は、ＴＦＴ８１とコンデンサ８４との接続点に接続されている。自発光素子８５ｒは、ＴＦＴ８２に接続される。

【0028】

ＴＦＴ８１は、書き込み用シフトレジスタ６９が出力する制御信号である書き込み信号に基づいてオン／オフを切り替える。１水平期間内に書き込み信号によりＴＦＴ８１がオンすると、画素に書き込む信号レベルに応じたソースドライバ出力信号であるデータ信号がコンデンサ８４に保持される。

【0029】

書き込み信号がオフになった後、コンデンサ８４に保持された電圧に応じた電流がＴＦＴ８２に流れ、自発光素子８５ｒが点灯する。

【0030】

ここで、図５に示されるサブ画素に入力される信号について図６を用いて説明する。図６は、本実施の形態に係るサブ画素に入力される書き込み信号及び発光走査信号の一例を示す図である。表示装置１０は、ソースドライバ６８が出力するデータ信号を書き込み信号により表示部７０に書き込み、発光走査信号により行単位の発光を行う。表示装置１０は、点灯制御期間において発光走査信号が含む点灯パルスによって、行毎に画素の発光のオン及びオフ制御を行う。画素の発光のオン及びオフ制御は、水平期間毎に行われる。以下、発光走査信号が含む画素の発光を可能とする点灯パルスを発光信号とも称する。

【0031】

次に、表示部７０の表示状態の遷移について図７を用いて説明する。図７は、本実施の形態に係る表示部７０の表示状態の遷移を示す模式図である。図７において、表示部７０は、時点Ｔ１から時点Ｔ２、時点Ｔ２から時点Ｔ３の表示へと移行する。図７に示される第ｍフレームの終わりに相当する時点Ｔ１においては、表示部７０において第ｍフレームの画面が表示されている。ここで、データ信号を各画素に書き込むための制御信号である書き込み信号を出力する書き込み用シフトレジスタ６９は、表示部７０の表示エリアの先頭を起点に画面の上から下へと走査するように書き込み信号を出力する。このため、第ｍフレームの次のフレームである第ｎフレーム（つまり、第ｍ＋１フレーム）の中間に相当する時点Ｔ２では、画面の上半分が第ｎフレームの画面となり、下半分は第ｍフレームの画面のままとなる。第ｎフレームの終わりに相当する時点Ｔ３になると、表示エリアの下まで走査され、全画面第ｎフレームの画面となる。

【0032】

加重平均回路６１は、電流制限回路４０が有する加重平均回路４３と同様に、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値の加重平均値を算出する回路である。加重平均回路６１は、ＲＧＢ各々の画素値に対して、サブ画素毎の電力消費特性に応じた重み付け係数を乗算し、それらの和を算出する。なお、電流制限回路４０が有する加重平均回路４３と区別するために、表示パネル６０が有する加重平均回路６１を第二加重平均回路とも称する。

【0033】

水平期間データ演算回路６２は、電流制限回路４０が有する水平期間データ演算回路４４と同様に、制限信号に基づいて複数の画素の各行における消費電力を水平期間毎に演算する回路である。本実施の形態では、水平期間データ演算回路６２は、水平期間毎に、複数の画素の各行における消費電力として制限信号に含まれる画素値に対応する水平期間電力換算データを演算する。水平期間データ演算回路６２は、水平同期信号及び垂直同期信号を用いて、加重平均回路６１が出力した加重平均値の水平期間における積算値、又は、平均値を水平期間電力換算データとして算出する。なお、電流制限回路４０が有する水平期間データ演算回路４４と区別するために、表示パネル６０が有する水平期間データ演算回路６２を第二水平期間データ演算回路とも称する。

【0034】

画面データ記憶部６３は、複数の画素の各行における消費電力を記憶する記憶部である。本実施の形態では、画面データ記憶部６３は、複数の画素の各行における消費電力として水平期間データ演算回路６２が出力する水平期間電力換算データを１フレーム分記憶する。なお、電流制限回路４０が有する画面データ記憶部４６と区別するために、表示パネル６０が有する画面データ記憶部６３を第二画面データ記憶部とも称する。

【0035】

点灯状態記憶部６４は、点灯制御回路６６から出力された点灯制御信号を記憶する記憶部である。点灯状態記憶部６４は、表示部７０の複数の画素の点灯状態を１フレーム分記憶する。点灯状態記憶部６４は、点灯制御回路６６から点灯制御信号を受けて、当該点灯制御信号に基づいて表示部７０における１フレーム分の点灯状態を記憶する。

【0036】

画面電力演算回路６５は、表示部７０の複数の画素において消費されると予測される電力に対応する予測電力値であって、制限信号に基づいて演算された予測電力値を演算する回路である。本実施の形態では、画面電力演算回路６５は、画面データ記憶部６３に記憶された複数の画素の各行における消費電力と、点灯状態記憶部６４に記憶された点灯制御信号とに基づいて予測電力値を演算する。

【0037】

点灯制御回路６６は、予測電力値に基づいて複数の画素の点灯状態を制御することで、複数の画素における消費電力値を制御目標電力値以下とする回路である。本実施の形態では、点灯制御回路６６は、画面電力演算回路６５から出力される予測電力値と制御目標電力値とを比較して、比較結果に応じた点灯制御信号を、水平期間毎に点灯用シフトレジスタ７１及び点灯状態記憶部６４に出力する。

【0038】

書き込み処理回路６７は、制限信号に含まれる画素値（つまり、電流制限回路４０において補正された画素値）を表示部７０に書き込むための制御信号と、画素値に対応するデータ信号とを出力する回路である。書き込み処理回路６７は、制御信号を書き込み用シフトレジスタ６９に出力し、データ信号をソースドライバ６８に出力する。

【0039】

ソースドライバ６８は、表示部７０に対してデータ信号を出力する回路である。

【0040】

書き込み用シフトレジスタ６９は、データ信号を表示部７０に書き込むための制御信号である書き込み信号を表示部７０に出力するシフトレジスタである。

【0041】

点灯用シフトレジスタ７１は、表示部７０の複数の画素の発光を可能とする発光信号を表示部７０に出力するシフトレジスタである。点灯用シフトレジスタ７１は、点灯制御回路６６からの点灯制御信号に基づいて、発光信号を出力する。本実施の形態では、点灯用シフトレジスタ７１は、行列状に配置された複数の画素の行毎に発光信号を出力する。発光信号は、複数の画素の発光を可能とする信号であり、発光信号が入力された行に含まれる画素は、制限信号に含まれる画素値に対応する輝度で発光できる。一方、発光信号が入力されない行に含まれる画素は発光できない。

【0042】

［２．電流制限方法］
次に、本実施の形態に係る表示装置１０において使用される電流制限方法について図８を用いて説明する。図８は、本実施の形態に係る表示装置１０において使用される電流制限方法の流れを示すフローチャートである。

【0043】

図８に示されるように、まず、表示装置１０の電流制限回路４０において、ゲイン演算を行う（Ｓ１）。より詳しくは、複数の画素の各々に対応する映像信号に含まれる画素値に基づいて、複数の画素における消費電力に対応する画面電力値を算出し、画面電力値に基づいてゲインを決定する。以下、ゲイン演算ステップＳ１について図９を用いて詳細に説明する。図９は、本実施の形態に係るゲイン演算方法の流れを示すフローチャートである。

【0044】

図９に示されるように、ゲイン演算ステップＳ１において、画面電力値を演算する（Ｓ１１）。以下、画面電力値演算ステップＳ１１における電流制限回路４０の動作について説明する。

【0045】

図２に示されるように、電流制限回路４０には、映像信号が入力される。本実施の形態では、映像信号は、Ｒ信号、Ｇ信号、Ｂ信号、水平同期信号、及び、垂直同期信号を含む。映像信号は、電流制限回路４０が有するゲイン演算回路４２に入力される。

【0046】

映像信号のうち、画素値に対応するＲ信号、Ｇ信号、及び、Ｂ信号は、ゲイン演算回路４２が有する加重平均回路４３に入力される。加重平均回路４３は、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値の加重平均値を算出する。具体的には、加重平均回路４３は、Ｒ信号、Ｇ信号、及び、Ｂ信号に、それぞれ、Ｒ信号重み係数、Ｇ信号重み係数、及び、Ｂ信号重み係数を乗算し、それらの和を算出する。続いて、加重平均回路４３は、算出した和を水平期間データ演算回路４４に出力する。

【0047】

水平期間データ演算回路４４は、水平同期信号及び垂直同期信号を用いて、加重平均回路４３が出力した加重平均値の水平期間における積算値、又は、平均値を水平期間電力換算データとして算出する。

【0048】

水平期間データ演算回路４４は、算出した水平期間電力換算データを画面データ記憶部４６に出力する。

【0049】

続いて、ゲイン演算回路４２のゲイン決定回路４８は、画面データ記憶部４６が記憶する水平期間電力換算データに基づいて画面電力値を演算する。具体的には、画面データ記憶部４６に記憶された行数（つまり、水平ライン数）の水平期間電力換算データの和を画面電力値として算出する。

【0050】

続いて、ゲイン決定回路４８は、算出した画面電力値が予め定められた制御目標電力値を超えているかどうか判断する（図９のＳ１２）。ゲイン決定回路４８は、画面電力値が制御目標電力値を超えていない場合には、ゲインを１に決定する（図９のＳ１３）。一方、画面電力値が制御目標電力値を超えている場合には、ゲインを画面電力値に対する制御目標電力値の比に決定する（図９のＳ１４）。

【0051】

以上のように、ゲイン演算回路４２によってゲインが演算される。演算されたゲインは、ゲイン乗算回路５０に入力される。

【0052】

次に、図８に戻り、電流制限回路４０のゲイン乗算回路５０は、映像信号に含まれる画素値にゲインを乗じ、ゲインを乗じた画素値を含む制限信号を出力する（Ｓ２）。具体的には、ゲイン乗算回路５０は、Ｒ信号、Ｇ信号、及び、Ｂ信号の各々に、ゲインを乗算する。電流制限回路４０は、ゲインを乗算されることによって補正された画素値を含む信号を制限信号として表示パネル６０に出力する。つまり、電流制限回路４０は、ゲインを乗算されたＲ信号、Ｇ信号、及び、Ｂ信号と、水平同期信号と、垂直同期信号とを含む制限信号を表示パネル６０に出力する。

【0053】

次に、表示パネル６０において複数の画素の点灯制御を行う（Ｓ３）。具体的には、表示パネル６０は、複数の画素において消費されると予測される電力に対応する予測電力値であって、制限信号に基づいて演算された予測電力値に基づいて複数の画素の点灯状態を制御することで、複数の画素における消費電力値を制御目標電力値以下とする。以下、点灯制御ステップＳ３について図１０を用いて詳細に説明する。図１０は、本実施の形態に係る点灯制御方法の流れを示すフローチャートである。

【0054】

まず、複数の画素において消費されると予測される電力に対応する予測電力値を演算する（図１０のＳ３１）。予測電力値を演算するために、まず、電流制限回路４０の加重平均回路４３及び水平期間データ演算回路４４と同様に、表示パネル６０の加重平均回路６１及び水平期間データ演算回路６２によって、制限信号に対応する水平期間電力換算データを演算する。続いて、演算された水平期間電力換算データが画面データ記憶部６３に記憶される。これにより、書き込み処理回路６７、ソースドライバ６８、及び、書き込み用シフトレジスタ６９によって、表示部７０に書き込まれた画素値に対応する水平期間電力換算データが画面データ記憶部６３に記憶される。

【0055】

続いて、画面電力演算回路６５は、画面データ記憶部６３に記憶された水平期間電力換算データと、点灯状態記憶部６４に記憶された点灯制御信号とに戻づいて予測電力値を演算する。ここで、画面電力演算回路６５の動作について、図１１を用いて説明する。図１１は、本実施の形態に係る画面電力演算回路６５の回路構成の一例を示す模式図である。図１１には、画面電力演算回路６５と併せて、画面データ記憶部６３、点灯状態記憶部６４、及び、点灯制御回路６６も示されている。

【0056】

図１１に示されるように、水平期間データ演算回路６２から出力された複数の画素の一つの行に対応する水平期間電力換算データは、ポインタセレクタに入力される。水平期間電力換算データは、ポインタセレクタ内の書き換え行ポインタによって、画面データ記憶部６３内の当該一つの行に対応するレジスタに入力される。これにより、画面データ記憶部６３内の当該一つの行に対応するレジスタに、次水平期間に表示部７０に書き込まれる画素値に対応する水平期間電力換算データが、書き込まれる。

【0057】

本実施の形態では、点灯状態記憶部６４には、次水平期間の複数の画素の第２行から最終行までの点灯状態を示す点灯制御信号が記憶されている。次水平期間の複数の画素の第２行から最終行までの点灯状態を示す点灯制御信号は、それぞれ、現水平期間（つまり、次水平期間の直前の水平期間）の複数の画素の第１行から、最終行の１つ前の行までの点灯制御信号に相当する。つまり、現水平期間の複数の画素の第１行から、最終行の１行前の行までの点灯制御信号が、次水平期間の第２行から最終行までの点灯制御信号にシフトされる。

【0058】

画面電力演算回路６５は、画面データ記憶部６３に記憶されている水平期間電力換算データのうち、第１行の水平期間電力換算データと、第２行から最終行までのうち点灯状態記憶部６４に記憶された点灯状態がオンである行のみの水平期間電力換算データとを積算することで、次水平期間の予測電力値を演算する。図１１に示される回路構成例では、画面電力演算回路６５は、複数の画素の行数より１だけ少ない個数の入力端子Ｈｉ及び低レベル端子Ｌｏを有する。各入力端子Ｈｉには、画面データ記憶部６３の第２行から最終行までの各行に対応する水平期間電力換算データが入力される。各低レベル端子Ｌｏは、Ｌｏｗレベルの電位に維持される。画面電力演算回路６５は、一対の入力端子Ｈｉ及び低レベル端子Ｌｏ毎に、点灯状態記憶部６４の対応する行の点灯状態（つまり、点灯制御信号が示す状態）に基づいて、いずれかの端子に選択的に接続されるスイッチを有する。各スイッチは、点灯制御信号が点灯状態を示す場合、入力端子Ｈｉに接続され、非点灯状態を示す場合、低レベル端子Ｌｏに接続される。各スイッチは、積算回路に接続されている。画面電力演算回路６５は、このような構成により、画面データ記憶部６３に記憶されている水平期間電力換算データのうち、第１行の水平期間電力換算データと、点灯状態がオンである行のみの水平期間電力換算データとを積算することで予測電力値を演算できる。

【0059】

続いて、点灯制御回路６６は、画面電力演算回路６５によって演算された予測電力値が、制御目標電力値を超えているか否かを判断する（図１０のＳ３２）。予測電力値が、制御目標電力値を超えていない場合には（図１０のＳ３２でＮｏ）、点灯制御回路６６は、次水平期間の第１行の点灯制御信号をオンにする。つまり、第１行を点灯状態とするように制御する信号を出力する。一方、予測電力値が、制御目標電力値を超えている場合には（図１０のＳ３２でＹｅｓ）、点灯制御回路６６は、次水平期間の第１行の点灯制御信号をオフにする。つまり、点灯制御回路６６は、第１行を非点灯状態（つまり、消灯状態）とするように制御する信号を出力する。点灯制御回路６６は、以上のように第１行の点灯制御信号を決定し、点灯状態記憶部６４に入力する。これにより点灯状態記憶部６４に記憶された点灯制御信号は、１行ずつシフトされる。つまり、第Ｎ行の点灯制御信号は、第Ｎ＋１行の点灯制御信号へとシフトされる。

【0060】

また、点灯制御回路６６は、上述した方法で第１行に対応する点灯制御信号を点灯用シフトレジスタ７１にも出力する。これにより、次水平期間における複数の画素における消費電力値を制御目標電力値以下に制御できる。

【0061】

［３．動作例］
次に、本実施の形態に係る表示装置１０の動作例について説明する。

【0062】

［３－１．電流制限回路の動作例］
まず、電流制限回路４０の動作例について、図１２Ａ及び図１２Ｂを用いて説明する。図１２Ａは、比較例の表示装置において全黒表示から全白表示に変化する際に表示パネル６０に供給される映像信号に対応する複数の画素での消費電力値の時間波形を示すグラフである。図１２Ｂは、本実施の形態に係る表示装置１０において全黒表示から全白表示に変化する際に表示パネル６０に供給される制限信号に対応する複数の画素での消費電力値の時間波形を示すグラフである。ここで、比較例の表示装置は、電流制限回路４０を備えない点以外においては、表示装置１０と同様の構成を有する表示装置である。図１２Ａ及び図１２Ｂに示される例では、表示部７０の表示状態を第Ｎフレームにおいて、全黒表示から全白表示に変化させた後、第Ｎフレームに続く第Ｎ＋１フレーム及び第Ｎ＋２フレームにおいて、全白表示に維持する。図１２Ａ及び図１２Ｂには、各時点において表示部７０に表示される画像（ａ）～（ｄ）が併せて示されている。なお、図１２Ａ及び図１２Ｂに示される例では、表示パネル６０の点灯制御回路６６による複数の画素の消灯による消費電力の抑制作用は考慮されていない。

【0063】

図１２Ａ及び図１２Ｂの画像（ａ）に示されるように、図１２Ａ及び図１２Ｂのグラフの左端の時点Ｔ１０においては、いずれの表示装置においても、表示部７０は、全黒表示状態である。この場合、表示部７０の複数の画素に供給される電流はほぼゼロである。続いて、全白表示を示す映像信号が表示装置に入力された場合、表示部７０の水平期間毎に、表示部７０の上端の行から順に、黒表示から白表示に切り替えられる。

【0064】

比較例の表示装置においては、図１２Ａの画像（ｂ）及び（ｃ）に示されるように、時点Ｔ１０から垂直期間（つまり、垂直同期周期）の１／２が経過した時点Ｔ１１において、表示部７０の上半分が白表示に切り替えられ、時点Ｔ１０から１垂直期間経過した時点Ｔ１２において、表示部７０の全体が白表示に切り替えられる。比較例の表示装置においては、図１２Ａの画像（ｄ）に示されるように時点Ｔ１２から１垂直期間経過した時点Ｔ１３及び時点Ｔ１３からさらに１垂直期間経過した時点Ｔ１４まで、表示部７０の全体が白表示のまま維持される。

【0065】

一方、本実施の形態に係る表示装置１０においては、表示部７０の上端の行から順に黒表示から白表示に切り替えられる際に、上端付近の行においては、映像信号どおりに白表示に切り替えられる。しかしながら、上端の行から下端の行まで白表示へと切り替える途中で、複数の画素に供給される電力値が、制御目標電力値を超える。このように複数の画素に供給される電力値が制御目標電力値を超える場合、電流制限回路４０は、上述したように映像信号に含まれる画素値に１未満のゲインを乗じる。これにより、複数の画素に供給される電力が制限される。

【0066】

例えば、図１２Ｂの時点Ｔ１１においては、表示部７０の上側の半分の領域に配置された行が黒表示から白表示に切り替えられる。この状態では、図１２Ｂの画像（ｂ）に示されるように、電流制限回路４０によって映像信号の輝度が低減されるため、複数の画素の上端の行から下方の行に近づくにしたがって、白表示の輝度が低下する。具体的には、表示部７０の上端の行は、映像信号どおりに白表示されるが、図１２Ｂの画像（ｂ）において白表示されている行のうち最も下方に配置されている行（つまり、表示部７０の上下方向の中間に位置する行）は、映像信号が示す輝度より低い輝度で白表示（つまりグレー表示）される。その後、表示部７０の下半分の行に配置された画素も、映像信号が示す輝度より低い輝度で白表示される。これにより、時点Ｔ１０から１垂直期間後の時点Ｔ１２では、図１２Ｂの画像（ｃ）に示されるように、表示部７０は、表示部７０の下端に近づくほど輝度が低下する全白表示となる。この時点Ｔ１２では、表示部７０の上端付近の行において、映像信号どおりの輝度で白表示されるため、複数の画素全体に供給される電流量は、電流上限値を超える。

【0067】

時点Ｔ１２から１垂直期間の間も電流制限回路４０によって複数の画素に供給される電流が制限される。これにより、時点Ｔ１２から１垂直周期経過後の時点Ｔ１３では、すべての行が、映像信号が示す輝度より低い輝度で全白表示される。これにより、時点Ｔ１３以降において複数の画素に供給される電力値は、制御目標電力値以下に制限される。

【0068】

以上のように本実施の形態に係る表示装置１０の複数の画素に供給される電力値は、電流制限回路４０によって、一時的に制御目標電力値を超えるものの、概ね制御目標電力値以下に抑制される。

【0069】

［３－２．表示パネルの動作例］
次に、表示パネル６０の動作例について説明する。ここでは、表示パネル６０の動作の理解を容易にするために、表示装置１０が電流制限回路４０を備えない場合の表示パネル６０の動作（つまり、映像信号が、補正されることなく表示パネル６０に入力される場合の動作）について、図１３及び図１４を用いて説明する。

【0070】

図１３は、本実施の形態に係る表示パネル６０の複数の画素の各行の点灯状態の水平期間毎の遷移を示す図である。図１３には、複数の画素が８本の行を有する場合に、制御目標電力値を全白表示の５０％として制御する例が示されている。図１３に示される水平期間Ａ１～Ａ９を含む垂直期間に表示部７０に書き込まれる画素値に対応するフレームは、表示部７０の上半分（つまり第１行～第４行）が黒表示であり、下半分（つまり第５行～第８行）が白表示である。また、図１３に示される水平期間Ｂ１～Ｂ９を含む垂直期間に表示部７０に書き込まれる画素値に対応するフレームは、表示部７０の上半分（つまり第１行～第４行）が白表示であり、下半分（つまり第５行～第８行）が黒表示である。

【0071】

図１３において、発光走査信号（１）～（８）の高レベルの部分が発光可能な状態（つまり、点灯用シフトレジスタ７１から発光信号が出力されている状態）を示し、低レベルの部分が非点灯状態を示す。また、図１３に示される丸印は、発光していることを示す。

【0072】

点灯用シフトレジスタ７１は、点灯制御回路６６から点灯制御信号が入力されると、発光走査信号（１）～（８）を表示部７０に出力する。例えば、水平期間Ｂ２～Ｂ４においては、第５行～第８行の画素は白表示状態であることから、第１行の画素を点灯状態とすると、複数の画素における消費電力値が、制御目標電力値（全白表示の５０％）を超える。このため、水平期間Ｂ２～Ｂ４においては、点灯制御回路６６は、非点灯状態を示す発光走査信号（１）を表示部７０に出力する。一方、水平期間Ｂ５においては、第５行の画素が消灯され、第１行の画素を白表示状態としても複数の画素における消費電力値は、制御目標電力値を超えないため、水平期間Ｂ５においては、点灯制御回路６６は、点灯状態を示す発光走査信号（１）を表示部７０に出力する。

【0073】

次に、本実施の形態に係る表示パネル６０における消費電力について、図１４を用いて説明する。図１４は、本実施の形態に係る表示パネル６０の複数の画素における消費電力値と表示画像との関係を示すグラフである。ここでも、制御目標電力値は、全白表示の５０％である。図１４に示される例では、全白表示で白レベル（つまり、白表示の輝度）が５０％の画面から全白表示で白レベルが１００％の画面に変化し、その後、全白表示で白レベルが１００％の画面から全白表示で白レベルが５０％の画面へと推移していく場合の状態を示している。

【0074】

図１４に示されるように、全白表示で白レベルが１００％の画面を表示する垂直期間においても、点灯パルス（つまり、発光信号）の発光デューティを５０％とする点灯制御を行うことで消費電力値が５０％を超えることを抑制できる。

【0075】

［４．効果］
次に、本実施の形態に係る表示装置１０の効果について、図１２Ａ、図１２Ｂ、図１５Ａ、図１５Ｂ及び図１６を用いて説明する。図１５Ａ及び図１５Ｂは、それぞれ、比較例の表示装置が備える表示部７０、及び、本実施の形態に係る表示装置１０が備える表示部７０が有する画素の発光量の時間波形例を模式的に示すグラフである。ここで、比較例の表示装置は、電流制限回路４０を備えない点以外においては、表示装置１０と同様の構成を有する表示装置である。また、図１５Ａ及び図１５Ｂに示される発光量は、表示部７０の上端付近に位置する画素の発光量を示す。図１５Ａは、図１２Ａで示される例と同様に、比較例の表示装置において全黒表示から全白表示に変化する際に表示パネル６０に供給される映像信号に対応する画素の発光量を示す。また、図１５Ｂは、図１２Ｂで示される例と同様に、本実施の形態に係る表示装置１０において全黒表示から全白表示に変化する際に表示パネル６０に供給される制限信号に対応する画素の発光量を示す。図１５Ａ及び図１５Ｂに示される時点Ｔ１０～Ｔ１４は、それぞれ、図１２Ａ及び図１２Ｂに示される時点Ｔ１０～Ｔ１４に対応する。

【0076】

図１６は、本実施の形態に係る表示部７０が有する画素における輝度と信号レベルとの関係の例を示すグラフである。

【0077】

図１２Ａ及び図１２Ｂと同様に、図１５Ａ及び図１５Ｂにおいて、時点Ｔ１０から時点Ｔ１２までの期間、時点Ｔ１２から時点Ｔ１３までの期間、及び、時点Ｔ１３から時点Ｔ１４までの期間の各々が垂直期間に相当する。時点Ｔ１０、時点Ｔ１２、時点Ｔ１３の直後の発光量がゼロの各期間が画素の初期化期間であり、初期化期間後に画素値に対応する信号が各画素に書き込まれる。これに伴い、画素値に応じて画素の発光量が上昇する。

【0078】

図１５Ａに示されるグラフにおいては、いずれの垂直期間においても、白表示に対応する大きい画素値が書き込まれ、第Ｎフレーム、第Ｎ＋１フレーム、及び、第Ｎ＋２フレームとも、同程度にまで発光量が上昇する。このように、各画素の発光量が上昇する場合、図１２Ａに示されるように、時点Ｔ１１付近で、複数の画素における消費電力が、制御目標電力値を超える。このため、時点Ｔ１１付近において、点灯制御回路６６によって非点灯状態に設定された非点灯期間（つまり、初期化期間を除く発光量がゼロの期間）が設けられる。これにより、複数の画素における消費電力が制御目標電力値を超えることを防ぐことができる。このような非点灯期間は、白表示状態の画素の割合が増えるほど、頻繁に設けられる（つまり、非点灯期間が長くなる）。したがって、図１５Ａに示されるように、時点Ｔ１１から時点Ｔ１２に近づくにしたがって、非点灯期間がより頻繁に設けられる。

【0079】

一方、本実施の形態に係る表示装置１０は、電流制限回路４０を備えるため、比較例の表示装置と同様に全白表示に対応する映像信号が入力されても、表示パネル６０に入力される制限信号に含まれる画素値は、映像信号に含まれる画素値より低減される。具体的には、図１２Ｂに示されるように、表示部７０の上端付近の画素には、第Ｎフレームにおいては、比較例の表示装置と同様の画素値が書き込まれるが、第Ｎ＋１フレーム及び第Ｎ＋２フレームにおいては、比較例の表示装置より小さい画素値が書き込まれる。このため、図１５Ｂに示されるように、本実施の形態に係る表示装置１０では、第Ｎ＋１フレーム及び第Ｎ＋２フレームにおける発光量のピーク値が、図１５Ａに示される比較例の表示装置における発光量のピーク値より低い。このように、本実施の形態に係る表示装置１０では、複数の画素における発光量が小さい。つまり、本実施の形態に係る表示装置１０では、消費電力が少ない。したがって、図１５Ｂの第Ｎ＋１フレームに示されるように、非点灯期間が、比較例の表示装置の第Ｎ＋１フレームにおける非点灯期間より少ない。さらに、図１２Ｂに示されるように、第Ｎ＋２フレームにおいては、電流制限回路４０によって、複数の画素における消費電力を制御目標電力値以下に抑制できているため、図１５Ｂに示されるように、第Ｎ＋２フレームにおける非点灯期間はない。

【0080】

また、図１２Ｂに示されるように、第Ｎフレームにおいて、表示部７０の下端付近の画素には、上端付近の画素より小さい画素値が書き込まれる。このため、第Ｎフレームにおける本実施の形態に係る表示装置１０の複数の画素における消費電力は、比較例の表示装置の複数の画素における消費電力より少ない。したがって、図１５Ｂに示されるように、本実施の形態に係る表示装置１０の第Ｎフレームにおける非点灯期間は、比較例の表示装置の第Ｎフレームにおける非点灯期間より少ない。

【0081】

図１５Ｂの第Ｎフレームに示されるような、画素に書き込まれる画素値が大きい場合には、第Ｎ＋１フレーム及び第Ｎ＋２フレームに示されるような画素に書き込まれる画素値が小さい場合より、初期化期間後の発光量の波形の傾きが急峻である。このように、信号レベルに応じて発光量の波形の傾きが異なる。

【0082】

一方、非点灯期間終了時点における輝度の波形の傾きは、どのような信号レベルにおいても急峻である。

【0083】

以上のように、信号が書き込まれる期間における発光量の波形の傾きは、信号レベルに依存するが、非点灯期間終了後の発光量の波形の傾きは、信号レベルに依存しない。このため、図１６に示されるように、画素の発光量に対応する輝度と信号レベルとの関係は、非点灯期間の長さによって異なる。図１６に示される例では、非点灯期間がない場合には、輝度は、信号レベルの２．２乗に比例するが、非点灯期間が比較的短い場合には、輝度は、信号レベルの２．０乗に比例し、非点灯期間が比較的長い場合には、輝度は、信号レベルの１．８乗に比例する。このように、非点灯期間の長さに応じて、表示部７０の輝度特性（つまり、ガンマ特性）が変化する。つまり、非点灯期間が変動することによって表示装置１０の画質品位が低下し得る。

【0084】

このため、例えば、比較例の表示装置では、図１５Ａに示される第Ｎ＋１フレーム及び第Ｎ＋２フレームのように非点灯期間が長くなり得るため、画質品位が低下し得る。

【0085】

一方、本実施の形態に係る表示装置１０は、電流制限回路４０によって、映像信号に含まれる画素値が補正され、表示パネル６０では、画素値が補正された制限信号に基づいて映像が表示される。図１２Ｂを用いて説明したとおり、電流制限回路４０によって、制御目標電力値以下に抑えられない場合は、画素値が急激に上昇する２垂直期間程度に限定されるため、表示パネル６０における点灯制御回路６６によって、画素が非点灯状態に制御されるのは、画素値が急激に上昇する２垂直期間程度に限定される。さらに、各フレームに含まれ得る非点灯期間は、比較例の表示装置に比べて大幅に短くなる。したがって、本実施の形態に係る表示装置１０では、上述したガンマ特性の変化、つまり、画質品位の低下も抑制される。

【0086】

このように、本実施の形態に係る表示装置１０によれば、表示パネルの画質品位低下を抑制しつつ、表示パネルにおける消費電力を確実に抑制できる。

【0087】

（その他の実施の形態）
以上、本開示に係る表示装置などについて、実施の形態に基づいて説明したが、本開示に係る表示装置などは、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る処理回路などを内蔵した各種機器も本開示に含まれる。

【0088】

例えば、表示装置１０において、電流制限回路４０と、表示パネル６０とは、一体化されていてもよいし、分離されていてもよい。例えば、電流制限回路４０と、表示パネル６０とは、同一の筐体内に配置されていてもよいし、別々の筐体内に配置されていてもよい。

【0089】

また、上記実施の形態では、表示パネルが有する画素が、ＲＧＢの三色にそれぞれ対応する三つのサブ画素を含む構成を示したが、画素の構成はこれに限定されない。例えば、画素が、ＲＧＢＷの四色にそれぞれ対応する四つのサブ画素を含んでもよい。また表示パネルがモノクロ表示パネルである場合には、画素には、図５に示されるような単一の回路が含まれてもよい。

【0090】

また、上記実施の形態では、映像信号は、ＲＧＢ信号であったが、映像信号には、ＲＧＢ信号以外の信号が含まれてもよい。つまり、映像信号は、ＲＧＢ信号を含めばよい。

【0091】

また、映像信号は、ＲＧＢ信号を含む信号に限定されない。例えば、映像信号は、輝度信号を含む色差信号であってもよい。この場合、画素値として、色差信号に含まれる輝度Ｙを用いることができる。

【0092】

また、上記実施の形態においては、自発光素子として、有機ＥＬ素子を用いる例を示したが、自発光素子はこれに限定されない。例えば、自発光素子として、無機ＥＬ素子などを用いてもよい。

【産業上の利用可能性】

【0093】

本開示は、有機ＥＬフラットパネルディスプレイに有用であり、特に、消費電力が大きくなる大画面のディスプレイにおいて用いるのに最適である。

【符号の説明】

【0094】

１０ 表示装置
４０ 電流制限回路
４２ ゲイン演算回路
４３、６１ 加重平均回路
４４、６２ 水平期間データ演算回路
４６、６３ 画面データ記憶部
４８ ゲイン決定回路
５０ ゲイン乗算回路
６０ 表示パネル
６４ 点灯状態記憶部
６５ 画面電力演算回路
６６ 点灯制御回路
６７ 書き込み処理回路
６８ ソースドライバ
６９ 書き込み用シフトレジスタ
７１ 点灯用シフトレジスタ
７０ 表示部
８１、８２ ＴＦＴ
８４ コンデンサ
８５ｒ 自発光素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12A】

【図12B】

【図13】

【図14】

【図15A】

【図15B】

【図16】