知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-27
(45)【発行日】2024-12-05
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/60 20060101AFI20241128BHJP
【ＦＩ】
H01L21/60 311S
H01L21/92 602D
【請求項の数】
12
(21)【出願番号】P 2020172419
(22)【出願日】2020-10-13
(65)【公開番号】P2022063971
(43)【公開日】2022-04-25
【審査請求日】2023-09-06
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100135389
【弁理士】
【氏名又は名称】臼井 尚
(74)【代理人】
【識別番号】100200609
【弁理士】
【氏名又は名称】齊藤 智和
(72)【発明者】
【氏名】二村 羊水
(72)【発明者】
【氏名】西山 雄人
(72)【発明者】
【氏名】中村 正彦
【審査官】豊島 洋介
(56)【参考文献】
【文献】国際公開第２０１９／０９３４２７（ＷＯ，Ａ１）
【文献】特開２００６－３３９０５７（ＪＰ，Ａ）
【文献】特開２０２０－０７７７２３（ＪＰ，Ａ）
【文献】特開平０８－２２２５７２（ＪＰ，Ａ）
【文献】特開２０１５－２１６３４４（ＪＰ，Ａ）
【文献】特開２００３－２３４３６７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ２１／４４７－２１／４４９
Ｈ０１Ｌ２１／６０ －２１／６０７
(57)【特許請求の範囲】
【請求項1】
厚さ方向を向く主面を有する導電部材と、前記主面に対向する第１パッドおよび第２パッドを有する半導体素子と、
前記第１パッドから前記主面に向けて突出する第１電極と、
前記第２パッドから前記主面に向けて突出する第２電極と、
前記主面と、前記第１電極および前記第２電極の各々と、を電気的に接合する接合層と、を備え、
前記接合層は、導電性を有する第１領域と、電気絶縁性を有する第２領域と、を含み、
前記第１領域は、金属部を含み、
前記第２領域の少なくとも一部は、樹脂部を含み、
前記第１電極は、前記主面に対向する対向面と、前記対向面につながり、かつ前記厚さ方向に対して直交する方向を向く側面と、を有し、
前記側面は、前記厚さ方向に対して直交する方向に向けて膨出しており、
前記接合層は、前記主面と前記対向面との間に位置する第１部と、前記第１部につながり、かつ前記厚さ方向に視て前記側面から外方にはみ出す第２部と、を有し、
前記第１部は、前記主面および前記対向面に接しており、
前記第２部は、前記主面および前記側面に接しており、
前記第１電極は、前記対向面を含む第１主部と、前記第１主部と前記第１パッドとの間に位置しており、かつ前記第１主部につながる第２主部と、を有し、
前記厚さ方向に対して直交する方向における前記第１主部の寸法は、前記対向面から前記第１主部と前記第２主部との境界面にかけて徐々に大であり、
前記厚さ方向に対して直交する方向における前記第２主部の寸法は、前記境界面から前記第１パッドにかけて徐々に小である、半導体装置。
【請求項2】
前記金属部は、焼結体である、請求項１に記載の半導体装置。
【請求項3】
前記第２領域は、空孔を含む、請求項１または２に記載の半導体装置。
【請求項4】
前記第２領域の体積は、前記接合層の全体の体積の１５％以上３５％以下である、請求項１ないし３のいずれかに記載の半導体装置。
【請求項5】
前記第２部の前記厚さ方向に対して直交する方向に沿った断面積は、前記対向面から前記半導体素子に向かうほど徐々に小である、請求項１ないし４のいずれかに記載の半導体装置。
【請求項6】
前記第１電極は、前記対向面から前記主面に向けて突出する凸部を有し、
前記凸部は、前記第１部に接している、請求項１ないし５のいずれかに記載の半導体装置。
【請求項7】
前記凸部は、前記主面から離れている、請求項６に記載の半導体装置。
【請求項8】
前記接合層において、前記対向面から前記主面に至る第１寸法は、前記厚さ方向に視て前記側面から前記第２部の周縁に至る第２寸法よりも大である、請求項６または７に記載の半導体装置。
【請求項9】
前記金属部の組成は、銀を含む、請求項１ないし８のいずれかに記載の半導体装置。
【請求項10】
前記第１電極および前記第２電極の各々の組成は、金および銀の少なくともいずれかを含む、請求項１ないし９のいずれかに記載の半導体装置。
【請求項11】
前記第１電極は、前記第１主部および前記第２主部を覆う副部を有し、
前記第１主部および前記第２主部の各々の組成は、銅を含み、
前記副部の組成は、パラジウムを含む、請求項１ないし９のいずれかに記載の半導体装置。
【請求項12】
前記主面に接するとともに、前記半導体素子、前記第１電極および前記第２電極を覆う封止樹脂をさらに備える、請求項１ないし１１のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
従来、半導体素子がフリップ実装により導電部材（リードフレームなど）に接合された半導体装置が広く知られている。特許文献１には、そのような半導体装置の一例が開示されている。当該半導体装置においては、導電部材（特許文献１では引き出し配線）に半導体素子（特許文献１では半導体チップ）の複数の電極が接合層（特許文献１では導体バンプ）により接合されている。半導体素子の複数の電極は、導電部材に対向している。
【0003】
特許文献１に開示されている半導体装置の接合層は、ハンダからなる。このため、半導体素子に構成された回路に応じて複数の電極の数を増加させた場合、接合層を介して複数の電極を導電部材に接合させる際、溶融した接合層により複数の電極に短絡が発生するおそれがある。さらに接合層には、半導体素子から発した熱の影響により熱応力が作用する。接合層がハンダである場合、当該熱応力に起因した亀裂が発生しやすい。したがって、これらの対策を講じることが求められる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１８－８５５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本開示は上記事情に鑑み、複数の電極の短絡を防止しつつ、接合層における亀裂の発生を抑制することが可能な半導体装置およびその製造方法を提供することをその課題とする。
【課題を解決するための手段】
【0006】
本開示の第１の側面によって提供される半導体装置は、厚さ方向を向く主面を有する導電部材と、前記主面に対向する複数のパッドを有する半導体素子と、前記複数のパッドに対して個別に形成されるとともに、前記複数のパッドから前記主面に向けて突出する複数の電極と、前記主面と前記複数の電極とを電気的に接合する接合層と、を備え、前記接合層は、導電性を有する第１領域と、電気絶縁性を有する第２領域と、を含み、前記第１領域は、金属部を含み、前記第２領域の少なくとも一部は、樹脂部を含むことを特徴としている。
【0007】
本開示の第２の側面によって提供される半導体装置の製造方法は、厚さ方向の一方側に設けられた複数のパッドを有する半導体素子において、前記複数のパッドに対して複数の電極を個別に形成する工程と、前記複数の電極に接合材を塗布する工程と、前記厚さ方向を向く主面を有する導電部材に対して、前記複数の電極が前記主面に対向した状態となるように前記複数の電極を前記主面に電気的に接合する工程と、を備え、前記接合材は、金属粒子および樹脂を含む材料からなり、前記複数の電極を前記主面に接合する工程では、前記接合材を前記主面に接触させた後、大気圧下で前記接合材を焼成することによって、前記複数の電極を前記主面に電気的に接合することを特徴としている。
【発明の効果】
【0008】
本開示にかかる半導体装置およびその製造方法によれば、複数の電極の短絡を防止しつつ、接合層における亀裂の発生を抑制することが可能となる。
【0009】
本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
本開示を実施するための形態について、添付図面に基づいて説明する。添付図面の各々は模式的に描かれている。添付図面の各々は、省略された部分、および誇張された部分を含むことがある。
【0012】
〔第１実施形態〕
図１～図１６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、導電部材１０、半導体素子２０、複数の電極３１、接合層３２および封止樹脂４０を備える。図１に示すように、半導体装置Ａ１０のパッケージ形式は、ＱＦＮ（Quad Flat Non-Lead Package）である。半導体素子２０は、フリップチップ型のＬＳＩである。半導体素子２０には、その内部にスイッチング回路２１２Ａおよび制御回路２１２Ｂ（それぞれ詳細は後述）が構成されている。半導体装置Ａ１０においては、スイッチング回路２１２Ａにより直流電力（電圧）が交流電力（電圧）に変換される。半導体装置Ａ１０は、たとえばＤＣ／ＤＣコンバータの回路を構成する一要素に用いられる。ここで、図２は、理解の便宜上、封止樹脂４０を透過している。図３は、理解の便宜上、図２に対して半導体素子２０をさらに透過している。これらの図において、透過した半導体素子２０および封止樹脂４０の各々を想像線（二点鎖線）で示している。
図１～図１６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、導電部材１０、半導体素子２０、複数の電極３１、接合層３２および封止樹脂４０を備える。図１に示すように、半導体装置Ａ１０のパッケージ形式は、ＱＦＮ（Quad Flat Non-Lead Package）である。半導体素子２０は、フリップチップ型のＬＳＩである。半導体素子２０には、その内部にスイッチング回路２１２Ａおよび制御回路２１２Ｂ（それぞれ詳細は後述）が構成されている。半導体装置Ａ１０においては、スイッチング回路２１２Ａにより直流電力（電圧）が交流電力（電圧）に変換される。半導体装置Ａ１０は、たとえばＤＣ／ＤＣコンバータの回路を構成する一要素に用いられる。ここで、図２は、理解の便宜上、封止樹脂４０を透過している。図３は、理解の便宜上、図２に対して半導体素子２０をさらに透過している。これらの図において、透過した半導体素子２０および封止樹脂４０の各々を想像線（二点鎖線）で示している。
【0013】
半導体装置Ａ１０の説明においては、導電部材１０の厚さ方向ｚを「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。また、半導体装置Ａ１０の説明においては、便宜上、第２方向ｙにおいて複数の第２リード１２（詳細は後述）が位置する側を「第２方向ｙの一方側」と呼ぶ。第２方向ｙにおいて複数の第１リード１１（詳細は後述）が位置する側を「第２方向ｙの他方側」と呼ぶ。
【0014】
導電部材１０は、図２に示すように、半導体素子２０を支持するとともに、半導体装置Ａ１０を配線基板に実装するための端子をなしている。図１１～図１４に示すように、導電部材１０は、その一部が封止樹脂４０に覆われている。導電部材１０は、厚さ方向ｚにおいて互いに反対側を向く主面１０１および裏面１０２を有する。主面１０１は、厚さ方向ｚの一方側を向き、かつ半導体素子２０に対向している。半導体素子２０は、主面１０１に支持されている。主面１０１は、封止樹脂４０に覆われている。裏面１０２は、厚さ方向ｚの他方側を向く。導電部材１０は、単一のリードフレームから構成される。当該リードフレームは、たとえば、銅（Ｃｕ）または銅合金を含む材料からなる。導電部材１０は、複数の第１リード１１、複数の第２リード１２および一対の第３リード１３を含む。
【0015】
複数の第１リード１１は、図３および図４に示すように、厚さ方向ｚに沿って視て第２方向ｙに延びる帯状である。複数の第１リード１１は、第２方向ｙに沿って配列されている。半導体装置Ａ１０が示す例においては、複数の第１リード１１は、第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの３つの端子により構成される。複数の第１リード１１は、第２方向ｙの一方側から他方側に向けて第１入力端子１１Ａ、出力端子１１Ｃ、第２入力端子１１Ｂの順に配列されている。第１入力端子１１Ａおよび第２入力端子１１Ｂは、半導体装置Ａ１０において電力変換対象となる直流電力（電圧）が入力される。第１入力端子１１Ａは、正極（Ｐ端子）である。第２入力端子１１Ｂは、負極（Ｎ端子）である。出力端子１１Ｃからは、半導体素子２０に構成されたスイッチング回路２１２Ａにより電力変換された交流電力（電圧）が出力される。
【0016】
図３に示すように、第１入力端子１１Ａは、第２方向ｙにおいて複数の第２リード１２と出力端子１１Ｃとの間に位置する。出力端子１１Ｃは、第２方向ｙにおいて第１入力端子１１Ａと第２入力端子１１Ｂとの間に位置する。第１入力端子１１Ａおよび出力端子１１Ｃの各々は、主部１１１および一対の側部１１２を含む。図３および図４に示すように、主部１１１は、第１方向ｘに延びている。複数の第１リード１１において、半導体素子２０は、主部１１１の主面１０１に支持されている。一対の側部１１２は、主部１１１の第１方向ｘの両端につながっている。図３、図４、図１２および図１３に示すように、一対の側部１１２の各々は、第１端面１１２Ａを有する。第１端面１１２Ａは、第１リード１１の主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第１端面１１２Ａは、封止樹脂４０から露出している。
【0017】
図９に示すように、第１入力端子１１Ａおよび出力端子１１Ｃの一対の側部１１２の各々には、くびれ部１１２Ｂが形成されている。くびれ部１１２Ｂは、第１リード１１の主面１０１から裏面１０２に至り、かつ第２方向ｙの両側から側部１１２の内方に向けて凹んでいる。くびれ部１１２Ｂは、封止樹脂４０に接している。くびれ部１１２Ｂにより、第１入力端子１１Ａおよび出力端子１１Ｃにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。
【0018】
図３に示すように、第２入力端子１１Ｂは、出力端子１１Ｃよりも第２方向ｙの他方側に位置する。このため、第２入力端子１１Ｂは、複数の第１リード１１のうち第２方向ｙの他方側に位置する。第２入力端子１１Ｂは、主部１１１、一対の側部１１２および複数の突出部１１３を含む。複数の突出部１１３は、主部１１１の第２方向ｙの他方側から突出している。隣り合う２つの突出部１１３の間には、封止樹脂４０が充填されている。図１１に示すように、複数の突出部１１３の各々は、副端面１１３Ａを有する。副端面１１３Ａは、第２入力端子１１Ｂの主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの他方側を向く。副端面１１３Ａは、封止樹脂４０から露出している。図７に示すように、複数の副端面１１３Ａは、第１方向ｘに沿って所定の間隔で配列されている。
【0019】
図１０に示すように、第２入力端子１１Ｂの一対の側部１１２の各々には、切込部１１２Ｃが形成されている。切込部１１２Ｃは、第２入力端子１１Ｂの主面１０１から裏面１０２に至り、かつ第１端面１１２Ａから第１方向ｘに凹んでいる。これにより、第１端面１１２Ａは、第２方向ｙにおいて互いに離間した２つの領域に分断されている。切込部１１２Ｃによっても、第２入力端子１１Ｂにおいて、一対の第１端面１１２Ａの各々の第２方向ｙの寸法ｂは、主部１１１の裏面１０２の第２方向ｙの寸法Ｂよりも小となる。なお、ここでの寸法ｂは、第１端面１１２Ａの一方の領域の第２方向ｙの寸法ｂ１と、第１端面１１２Ａの他方の領域の第２方向ｙの寸法ｂ２とを足し合わせたもの（ｂ＝ｂ１＋ｂ２）である。切込部１１２Ｃには、封止樹脂４０が充填されている。
【0020】
図３および図４に示すように、複数の第１リード１１の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。半導体装置Ａ１０が示す例においては、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積は、ともに等しい。第２入力端子１１Ｂの裏面１０２の面積は、第１入力端子１１Ａおよび出力端子１１Ｃの各々の裏面１０２の面積よりも大である。
【0021】
第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、半導体素子２０が支持される主部１１１の主面１０１には、たとえば銀（Ａｇ）めっきを施してもよい。さらに、第１入力端子１１Ａ、第２入力端子１１Ｂおよび出力端子１１Ｃの各々において、封止樹脂４０から露出する裏面１０２、一対の第１端面１１２Ａおよび複数の副端面１１３Ａには、たとえば錫（Ｓｎ）めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）の順に積層された複数の金属めっきを採用してもよい。
【0022】
複数の第２リード１２は、図３に示すように、複数の第１リード１１よりも第２方向ｙの一方側に位置する。複数の第２リード１２のいずれか一つは、半導体素子２０に構成された制御回路２１２Ｂの接地端子である。その他の複数の第２リード１２の各々には、制御回路２１２Ｂを駆動させるための電力（電圧）、または制御回路２１２Ｂに伝達するための電気信号が入力される。図３、図４および図１１に示すように、複数の第２リード１２の各々は、第２端面１２１を有する。第２端面１２１は、第２リード１２の主面１０１および裏面１０２の双方につながり、かつ第２方向ｙの一方側を向く。第２端面１２１は、封止樹脂４０から露出している。図８に示すように、複数の第２端面１２１は、第１方向ｘに沿って所定の間隔で配列されている。
【0023】
図３および図４に示すように、複数の第２リード１２の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。なお、複数の第２リード１２の裏面１０２の面積は、いずれも等しい。半導体素子２０が支持される複数の第２リード１２の裏面１０２には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する複数の第２リード１２の裏面１０２および第２端面１２１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえばニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
【0024】
一対の第３リード１３は、図３に示すように、第２方向ｙにおいて第１リード１１（第１入力端子１１Ａ）と、複数の第２リード１２との間に位置する。一対の第３リード１３は、第１方向ｘにおいて互いに離間している。一対の第３リード１３の各々には、半導体素子２０に構成された制御回路２１２Ｂに伝達するための電気信号などが入力される。図３、図４および図１４に示すように、一対の第３リード１３の各々は、第３端面１３１を有する。第３端面１３１は、主面１０１および裏面１０２の双方につながり、かつ第１方向ｘを向く。第３端面１３１は、封止樹脂４０から露出している。第３端面１３１は、複数の第１リード１１の第１端面１１２Ａとともに、第２方向ｙに沿って配列されている。
【0025】
図３および図４に示すように、一対の第３リード１３の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。半導体素子２０が支持される一対の第３リード１３の主面１０１には、たとえば銀めっきを施してもよい。さらに、封止樹脂４０から露出する一対の第３リード１３の裏面１０２および第３端面１３１には、たとえば錫めっきを施してもよい。なお、錫めっきに替えて、たとえば、ニッケル、パラジウム、金の順に積層された複数の金属めっきを採用してもよい。
【0026】
半導体素子２０は、図１１～図１４に示すように、導電部材１０（複数の第１リード１１、複数の第２リード１２、および一対の第３リード１３）に、複数の電極３１、および接合層３２を介したフリップチップ接合により電気的に接合されている。複数の電極３１の各々と、接合層３２とは、接合部を構成する。半導体素子２０は、封止樹脂４０に覆われている。図１５および図１６に示すように、半導体素子２０は、素子本体２１、複数のパッド２２および表面保護膜２３を有する。
【0027】
【0028】
図１５および図１６に示すように、基板２１１は、その下方において半導体層２１２、パッシベーション膜２１３、複数の電極３１、および表面保護膜２３を支持している。基板２１１は、半導体材料からなる。当該半導体材料は、たとえばケイ素（Ｓｉ）または炭化ケイ素（ＳｉＣ）を主成分としている。基板２１１の厚さは、たとえば１００μｍ以上３００μｍ以下である。
【0029】
図１１～図１４に示すように、半導体層２１２は、厚さ方向ｚにおいて基板２１１に対して導電部材１０の主面１０１に対向する側に位置する。半導体層２１２は、基板２１１の上に積層されている。半導体層２１２は、ドープされる元素量の相違に基づく複数種類のｐ型半導体およびｎ型半導体を含む。半導体層２１２には、スイッチング回路２１２Ａと、スイッチング回路２１２Ａに導通する制御回路２１２Ｂとが構成されている。スイッチング回路２１２Ａは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などである。半導体装置Ａ１０が示す例においては、スイッチング回路２１２Ａは、高電圧領域（上アーム回路）と低電圧領域（下アーム回路）との２つの領域に区分されている。各々の領域は、１つのｎチャンネル型のＭＯＳＦＥＴにより構成されている。制御回路２１２Ｂは、スイッチング回路２１２Ａを駆動させるためのゲートドライバや、スイッチング回路２１２Ａの高電圧領域に対応するブートストラップ回路などが構成されるとともに、スイッチング回路２１２Ａを正常に駆動させるための制御を行う。なお、半導体層２１２には、配線層（図示略）が構成されている。当該配線層により、スイッチング回路２１２Ａと制御回路２１２Ｂとは、相互に導通している。
【0030】
図１５および図１６に示すように、パッシベーション膜２１３は、半導体層２１２の下面を覆っている。パッシベーション膜２１３は、電気絶縁性を有する。パッシベーション膜２１３は、たとえば、半導体層２１２の下面に接する酸化ケイ素膜（ＳｉＯ2）と、当該酸化ケイ素膜に積層された窒化ケイ素膜（Ｓｉ3Ｎ4）とにより構成される。パッシベーション膜２１３には、厚さ方向ｚに貫通する複数の開口２１３Ａが設けられている。
【0031】
図１５および図１６に示すように、複数のパッド２２は、導電部材１０の主面１０１に対向している。複数のパッド２２は、素子本体２１の半導体層２１２に接して配置されている。これにより、複数のパッド２２の各々は、半導体層２１２のスイッチング回路２１２Ａ、および半導体層２１２の制御回路２１２Ｂのいずれかに導通している。複数のパッド２２の各々は、その組成にアルミニウム（Ａｌ）または銅を含む。その他の複数のパッド２２の各々の構成として、半導体層２１２から下方に向けて銅、ニッケル、パラジウムの順に積層された複数の金属層でもよい。複数のパッド２２の各々は、素子本体２１のパッシベーション膜２１３に接している。複数のパッド２２の各々の一部は、パッシベーション膜２１３の開口２１３Ａから露出している。
【0032】
図１５および図１６に示すように、表面保護膜２３は、素子本体２１のパッシベーション膜２１３を覆っている。表面保護膜２３は、パッシベーション膜２１３、および複数のパッド２２に接している。半導体装置Ａ１０においては、複数の電極３１の各々は、表面保護膜２３から離れている。本構成と異なり、複数の電極３１の各々が、表面保護膜２３に接する構成でもよい。表面保護膜２３は、電気絶縁性を有する。表面保護膜２３は、たとえばポリイミドを含む材料からなる。
【0033】
複数の電極３１は、図１５および図１６に示すように、半導体素子２０の複数のパッド２２に対して個別に形成されるとともに、複数のパッド２２から導電部材１０の主面１０１に向けて突出している。複数の電極３１の各々は、複数のパッド２２のいずれかを介して半導体層２１２のスイッチング回路２１２Ａ、および半導体層２１２の制御回路２１２Ｂのいずれかに導通している。複数の電極３１の各々は、接合層３２を介して主面１０１に電気的に接合されている。複数の電極３１は、複数の第１電極３１Ａ、および複数の第２電極３１Ｂを含む。複数の第１電極３１Ａの各々は、半導体層２１２のスイッチング回路２１２Ａに導通し、かつ複数の第１リード１１のいずれかの主面１０１に電気的に接合されている。複数の第２電極３１Ｂの各々は、半導体層２１２の制御回路２１２Ｂに導通し、かつ複数の第２リード１２のいずれかの主面１０１、または一対の第３リード１３いずれかの主面１０１に電気的に接合されている。半導体装置Ａ１０においては、複数の電極３１の各々の組成は、金を含む。この他、複数の電極３１の各々の組成は、金および銀の少なくともいずれかを含む場合でもよい。
【0034】
図１５および図１６に示すように、複数の電極３１の各々は、対向面３１１および側面３１２を有する。対向面３１１は、導電部材１０の主面１０１に対向している。側面３１２は、対向面３１１につながり、かつ厚さ方向ｚに対して直交する方向を向く。複数の電極３１の少なくともいずれかの側面３１２は、厚さ方向ｚに対して直交する方向に向けて膨出している。
【0035】
接合層３２は、図１１～図１４に示すように、導電部材１０の主面１０１と、複数の電極３１とを電気的に接合している。図１５および図１６に示すように、接合層３２は、金属部を含む第１領域３２Ａと、第２領域３２Ｂとを含む。第１領域３２Ａは、導電性を有する。第１領域３２Ａは、焼結金属粒子の結合体、すなわち焼結体である。当該焼結体が金属部に相当する。当該焼結体の組成は、銀を含む。第２領域３２Ｂは、電気絶縁性を有する。第２領域３２Ｂは、少なくとも樹脂部を含む。当該樹脂部は、バインダとして合成樹脂を含む材料からなる。当該合成樹脂は、エポキシ樹脂などの熱硬化性樹脂である。当該樹脂部のヤング率は、第１領域３２Ａのヤング率よりも小である。第２領域３２Ｂとしては、次の場合がある。第１に、第２領域３２Ｂは樹脂部からなる。第２に、第２領域３２Ｂには、樹脂部および空孔が混在している。第２領域３２Ｂの体積は、接合層３２の全体の体積の１５％以上３５％以下である。
【0036】
図１５および図１６に示すように、接合層３２は、導電部材１０の主面１０１と、複数の電極３１の各々の対向面３１１および側面３１２に接している。接合層３２は、第１部３２１および第２部３２２を有する。第１部３２１は、主面１０１と複数の電極３１のいずれかの対向面３１１との間に位置する。第１部３２１は、主面１０１および対向面３１１に接している。第２部３２２は、第１部３２１につながり、かつ厚さ方向ｚに沿って視て複数の電極３１のいずれかの側面３１２から外方にはみ出している。第２部３２２の厚さ方向ｚに対して直交する方向に沿った断面積は、対向面３１１から半導体素子２０に向かうほど徐々に小である。
【0037】
封止樹脂４０は、図１１～図１４に示すように、導電部材１０の主面１０１に接するとともに、半導体素子２０、および複数の電極３１を覆っている。図５～図８に示すように、封止樹脂４０は、頂面４１、底面４２、一対の第１側面４３１、および一対の第２側面４３２を有する。封止樹脂４０は、たとえば、黒色のエポキシ樹脂を含む材料からなる。
【0038】
図１１～図１４に示すように、頂面４１は、厚さ方向ｚにおいて導電部材１０の主面１０１と同じ側を向く。図５～図８に示すように、底面４２は、頂面４１とは反対側を向く。図４に示すように、底面４２から、複数の第１リード１１の裏面１０２、複数の第２リード１２の裏面１０２、および一対の第３リード１３の裏面１０２が露出している。
【0039】
図７および図８に示すように、一対の第１側面４３１は、頂面４１および底面４２の双方につながり、かつ第１方向ｘを向く。一対の第１側面４３１は、第２方向ｙにおいて互いに離間している。図１２～図１４に示すように、一対の第１側面４３１の各々から、複数の第１リード１１の第１端面１１２Ａと、第３リード１３の第３端面１３１とが、第１側面４３１と面一となるように露出している。
【0040】
図５および図６に示すように、一対の第２側面４３２は、頂面４１、底面４２および一対の第１側面４３１のいずれにもつながり、かつ第２方向ｙを向く。一対の第２側面４３２は、第１方向ｘにおいて互いに離間している。図１１に示すように、第２方向ｙの一方側に位置する第２側面４３２から、複数の第２リード１２の第２端面１２１が、第２側面４３２と面一となるように露出している。第２方向ｙの他方側に位置する第２側面４３２から、第２入力端子１１Ｂ（第１リード１１）の複数の副端面１１３Ａが、第２側面４３２と面一となるように露出している。
【0041】
次に、図１７～図１９に基づき、半導体装置Ａ１０の製造方法の一例について説明する。ここで、図１７の断面位置は、図１５の断面位置と同一である。図１８および図１９の各々の断面位置は、図１１の断面位置と同一である。
【0042】
最初に、図１７に模式的に示すように、半導体素子２０の複数のパッド２２に対して複数の電極３１を個別に形成する。複数のパッド２２は、半導体素子２０の厚さ方向ｚの一方側に設けられている。複数の電極３１は、ワイヤボンディングにより形成される。すなわち、複数の電極３１の各々は、ボールボンディング部に相当する。その後、複数の電極３１に接合材８０を塗布する。接合材８０は、金属粒子および合成樹脂を含む材料からなる。当該金属粒子の組成は、銀を含む。当該合成樹脂は、エポキシ樹脂など熱硬化性樹脂である。
【0043】
次いで、図１８に示すように、厚さ方向ｚを向く主面１０１を有する導電部材１０に対して、複数の電極３１を主面１０１に電気的に接合する。本工程では、半導体素子２０を図１７に示す状態から厚さ方向ｚに反転させて、複数の電極３１が主面１０１に対向した状態になるようにする。さらに本工程では、接合材８０を主面１０１に接触させた後、大気圧下で接合材８０を焼成させる。これにより、接合材８０に含まれる金属粒子が互いに結合した焼結体となる。当該焼結体が、金属を含む金属部に相当する。接合材８０に含まれる合成樹脂は、収縮かつ熱硬化する。この収縮により、金属粒子の結合が促進される。具体的には、この収縮により、金属粒子の相互には圧縮力が作用するため、金属粒子の結合が促進される。本工程により、複数の電極３１が主面１０１に電気的に接合される。焼成された接合材８０が、半導体装置Ａ１０の接合層３２に相当する。
【0044】
次いで、図１９に示すように、導電部材１０の主面１０１に接し、かつ半導体素子２０、および複数の電極３１を覆う封止樹脂４０を形成する。封止樹脂４０は、トランスファモールド成形により形成される。その後、導電部材１０および封止樹脂４０を第１方向ｘおよび第２方向ｙの各々に沿ってダイシングブレードなどを用いて切断することによって、複数の個片が得られる。当該複数の個片の各々が、半導体装置Ａ１０となる。
【0045】
【0046】
図２０に示すように、半導体装置Ａ１１においては、複数の電極３１の構成が、半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ１１の複数の電極３１の各々は、半導体素子２０のパッド２２の上に形成された主部３１Ｃと、主部３１Ｃを覆うようにして形成された副部３１Ｄとを含む。主部３１Ｃの組成は、銅を含む。この他、主部３１Ｃの組成は、金および銀の少なくともいずれかを含む場合でもよい。主部３１Ｃは、図１７に示す工程と同様にワイヤボンディングにより形成される。副部３１Ｄの組成は、パラジウムを含む。副部３１Ｄは、電解めっきにより形成される。本変形においては、複数の電極３１の各々は、主部３１Ｄが銅バンプであり、副部３１Ｄがパラジウムめっき層である。
【0047】
次に、半導体装置Ａ１０の作用効果について説明する。
【0048】
半導体装置Ａ１０は、半導体素子２０の複数のパッド２２に対して個別に形成されるとともに、複数のパッド２２から導電部材１０の主面１０１に向けて突出する複数の電極３１と、主面１０１と複数の電極３１とを電気的に接合する接合層３２とを備える。接合層３２は、導電性を有する第１領域３２Ａと、電気絶縁性を有する第２領域３２Ｂとを含む。第１電極３１Ａは、焼結金属粒子の結合体である。第２領域３２Ｂの少なくとも一部は、合成樹脂を含む材料からなる。本構成をとることにより、第１に、半導体装置Ａ１０の製造の際、図１８に示す複数の電極３１と主面１０１に接合する工程において接合材８０が溶融しないため、複数の電極３１の短絡が防止される。第２に、同工程において接合材８０が主面１０１の面内方向（厚さ方向ｚに対して直交し、かつ第１方向ｘおよび第２方向ｙを含む方向）に沿って拡がることが抑制されるため、複数の電極３１の短絡が防止される。さらに、半導体素子２０から発した熱に起因した熱応力が接合層３２に作用すると、当該熱応力の一部は、第２領域３２Ｂにより分担される。これにより、第１領域３２Ａに作用する熱応力が低減されるため、接合層３２における亀裂の発生を抑制できる。したがって、半導体装置Ａ１０によれば、複数の電極３１の短絡を防止しつつ、接合層３２における亀裂の発生を抑制することが可能となる。
【0049】
半導体装置Ａ１０の製造工程のうち図１８に示す複数の電極３１を導電部材１０の主面１０１に電気的に接合する工程では、接合材８０を主面１０１に接触させた後、大気圧下で接合材８０を焼成することによって、複数の電極３１を主面１０１に電気的に接合する。この場合において、第１に、加圧機構を使用して外部から強制的に接合材８０を加圧した状態で焼成させる場合と比較して、接合材８０の焼成に伴って発生する接合層３２の残留応力が低減される。第２に、複数の電極３１を主面１０１に電気的に接合することによって形成された接合層３２は、複数の電極３１のいずれかの側面３１２を覆う。これにより、接合材８０の焼成に伴って発生する接合層３２の残留応力は、側面３１２を覆う部分である第１部３２１の厚さ方向ｚに対して直交する方向の両端部と、第２部３２２とにより分担される。これらにより、接合層３２における亀裂の発生を、より効果的に抑制することができる。
【0050】
接合層３２の第２領域３２Ｂは、空孔を含むことが好ましい。これにより、第２領域３２Ｂが、接合層３２の第１領域３２Ａよりも可とう性に富んだものとなるため、第１領域３２Ａに作用する熱応力がより効果的に低減される。第２領域３２Ｂの体積は、接合層３２の全体の体積の１５％以上３５％以下である。このことによって、第１領域３２Ａに作用する熱応力の低減効果が十分に発揮される。
【0051】
一方、第２領域３２Ｂの体積が接合層３２の全体の体積の１５％未満である場合においては、接合層３２における亀裂の発生を効果的に抑制できないので、好ましくない。他方、第２領域３２Ｂの体積が接合層３２の全体の体積の３５％を超える場合には、樹脂部を含む第２領域３２Ｂの体積が比較的大となる。これにより、主面１０１と複数の電極３１との間の電気抵抗が増加するので、好ましくない。
【0052】
接合層３２の第２領域３２Ｂに含まれる合成樹脂のヤング率は、第１領域３２Ａのヤング率よりも小さい。これにより、半導体装置Ａ１０に反りなどの変形が発生した場合に、接合層３２を含む各接合部が、半導体装置Ａ１０の反りに（言い換えれば導電部材１０の反りに）追従しやすい。したがって、導電部材１０の主面１０１に対する複数の電極３１の接合不良などの不具合の発生が抑制される。
【0053】
接合層３２は、第１部３２１と、第１部３２１につながる第２部３２２を有する。第１部３２１は、導電部材１０の主面１０１と、複数の電極３１のいずれかの対向面３１１との間に位置する。第２部３２２は、厚さ方向ｚに沿って視て複数の電極３１のいずれかの側面３１２から外方にはみ出している。第２部３２２は、複数の電極３１のいずれかの側面３１２に接している。これにより、複数の電極３１の各々において、接合層３２に対する接触面積がより拡大されたものとなる。これにより、導電部材１０に対する複数の電極３１の接合強度の増加を図ることができる。
【0054】
接合層３２の第２部３２２の厚さ方向ｚに対して直交する方向に沿った断面積は、複数の電極３１のいずれかの対向面３１１から半導体素子２０に向けて徐々に小である。これにより、接合層３２に作用する熱応力が分散されるため、接合層３２における亀裂の発生を、より効果的に抑制することができる。
【0055】
複数の電極３１の少なくともいずれかの側面３１２は、厚さ方向ｚに対して直交する方向に向けて膨出している。これにより、当該側面３１２と、接合層３２の第２部３２２との界面の面積が拡大されるため、当該界面に伝達する熱応力を低減することができる。このことは、接合層３２における亀裂の発生を抑制することに寄与する。
【0056】
半導体装置Ａ１１においては、複数の電極３１の各々は、半導体素子２０のパッド２２の上に形成された主部３１Ｃと、主部３１Ｃを覆うように形成された副部３１Ｄとを含む。主部３１Ｃの組成は、銅を含む。副部３１Ｄの組成は、パラジウムを含む。本構成をとることにより、半導体装置Ａ１１の製造工程のうち図１８に示す複数の電極３１と主面１０１に接合する工程において、接合材８０の焼成に起因した複数の電極３１に作用する熱衝撃が副部３１Ｄにより低減される。これにより、主部３１Ｃが保護されるとともに、半導体装置Ａ１０よりも製造コストを抑えることができる。
【0057】
複数の電極３１の各々は、ボンディングワイヤよりも長さが小であり、かつ横断面積が大である。このため、第１リード１１と、半導体素子２０の複数のパッド２２とをボンディングワイヤにより接続させた場合と比較して、第１リード１１とスイッチング回路２１２Ａとの間における寄生抵抗を低減させることができる。寄生抵抗が低減されると、スイッチング回路２１２Ａにおけるオン抵抗およびノイズが低減されるという効果が得られる。
【0058】
半導体素子２０の素子本体２１の半導体層２１２には、スイッチング回路２１２Ａが構成されている。スイッチング回路２１２Ａには、複数の電極３１の少なくともいずれかが導通している。一方、導電部材１０に含まれ、かつ複数の電極３１の少なくともいずれかが接合される複数の第１リード１１の裏面１０２は、封止樹脂４０の底面４２から露出している。これにより、半導体装置Ａ１０の使用の際、スイッチング回路２１２Ａの駆動により半導体素子２０から発生した熱を、効率よく外部に放熱させることができる。
【0059】
複数の第１リード１１の各々は、第１方向ｘに延びる主部１１１と、主部１１１の第１方向ｘの両端につながる一対の側部１１２を有する。一対の側部１１２の各々は、第１方向ｘを向き、かつ封止樹脂４０の第１側面４３１から露出する第１端面１１２Ａを有する。一対の第１端面１１２Ａの各々は、第１側面４３１と面一である。第２方向ｙにおいて、一対の第１端面１１２Ａの各々の寸法ｂは、主部１１１の裏面１０２の寸法Ｂよりも小である。これにより、一対の第１端面１１２Ａの各々の面積を、従来のＱＦＮの半導体装置におけるこれらの面積よりも小とすることができる。このため、半導体装置Ａ１０の製造において、ブレードダイシングによる個片化を行った際、一対の第１端面１１２Ａにおける金属バリの発生が抑制される。金属バリの発生が抑制されると、配線基板に対する半導体装置Ａ１０の実装性の向上を図ることができる。
【0060】
図９に示すように、複数の第１リード１１（第１入力端子１１Ａおよび出力端子１１Ｃ）の一対の側部１１２の各々には、くびれ部１１２Ｂが形成されている。これにより、第２方向ｙにおいて、一対の第１端面１１２Ａの各々の寸法ｂを、第１リード１１の主部１１１の裏面１０２の寸法Ｂよりも小とすることができる。また、くびれ部１１２Ｂは、第１方向ｘにおいて封止樹脂４０に接している。これにより、複数の第１リード１１が封止樹脂４０の一対の第１側面４３１から抜け出すことを防止できる。
【0061】
図１０に示すように、第１リード１１（第２入力端子１１Ｂ）の一対の側部１１２の各々には、切込部１１２Ｃが形成されている。これによっても、第２方向ｙにおいて、一対の第１端面１１２Ａの各々の寸法ｂを、第１リード１１の主部１１１の裏面１０２の寸法Ｂよりも小とすることができる。切込部１１２Ｃには、封止樹脂４０が充填されている。これにより、第１リード１１は、第１方向ｘにおいて封止樹脂４０に接する構成となる。したがって、第１リード１１が封止樹脂４０の一対の第１側面４３１から抜け出すことを防止できる。
【0062】
第２入力端子１１Ｂは、主部１１１の第２方向ｙの他方側から突出する複数の突出部１１３を含む。複数の突出部１１３の各々は、第２方向ｙを向く副端面１１３Ａを有する。複数の副端面１１３Ａは、第２方向ｙの他方側に位置する封止樹脂４０の第２側面４３２から露出している。これにより、第２入力端子１１Ｂは、第２方向ｙの他方側において封止樹脂４０に接する構成となる。したがって、第２入力端子１１Ｂが第２方向ｙの他方側に位置する第２側面４３２から抜け出すことを防止できる。
【0063】
複数の第１リード１１の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。これにより、複数の第１リード１１は、厚さ方向ｚの裏面１０２が向く側において封止樹脂４０に接する構成となる。したがって、複数の第１リード１１が封止樹脂４０の底面４２から抜け出すことを防止できる。さらに、複数の電極３１の少なくともいずれかが接合される複数の第１リード１１の各々の主面１０１の面積を、より広く確保することができる。これにより、複数の第１リード１１に電気的に接合される複数の電極３１の個数を、より増加させることが可能である。
【0064】
導電部材１０は、複数の電極３１の少なくともいずれかが接合される複数の第２リード１２をさらに含む。複数の第２リード１２の各々において、主面１０１の面積は、裏面１０２の面積よりも大である。したがって、先述した第１リード１１の主面１０１および裏面１０２の関係と同様に、複数の第２リード１２が封止樹脂４０の底面４２から抜け出すことを防止できる。さらに、複数の電極３１の少なくともいずれかが接合される複数の第２リード１２の各々の面積を、より確保することができる。これにより、複数の第２リード１２に電気的に接合される複数の電極３１の個数を、より増加させることが可能である。
【0065】
〔第２実施形態〕
図２１に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２１の断面位置は、図１５の断面位置と同一である。
図２１に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２１の断面位置は、図１５の断面位置と同一である。
【0066】
半導体装置Ａ２０は、複数の電極３１、および接合層３２の構成が、先述した半導体装置Ａ１０における当該構成と異なる。
【0067】
図２１に示すように、半導体装置Ａ２０においては、複数の電極３１の少なくともいずれかは、対向面３１１から導電部材１０の主面１０１に向けて突出する凸部３１３を有する。ワイヤボンディングによって形成された凸部３１３を有する電極３１は、スタッドバンプである。凸部３１３は、接合層３２の第１部３２１に接している。さらに半導体装置Ａ２０においては、凸部３１３は、主面１０１にも接している。凸部３１３は、電極３１の他の部分と同時にワイヤボンディングにより形成される。
【0068】
図２１に示すように、半導体装置Ａ２０の接合層３２においては、第１寸法ｄ１は、第２寸法ｄ２よりも大である。第１寸法ｄ１は、複数の電極３１のいずれかの対向面３１１から導電部材１０の主面１０１に至る接合層３２の第１部３２１の寸法である。第２寸法ｄ２は、厚さ方向ｚに沿って視て複数の電極３１のいずれかの側面３１２から接合層３２の第２部３２２の周縁に至る第２部３２２の寸法である。
【0069】
【0070】
図２２に示すように、半導体装置Ａ２１においては、複数の電極３１の少なくともいずれかにおいて、凸部３１３は、導電部材１０の主面１０１から離れている。
【0071】
次に、半導体装置Ａ２０の作用効果について説明する。
【0072】
半導体装置Ａ２０は、半導体素子２０の複数のパッド２２に対して個別に形成されるとともに、複数のパッド２２から導電部材１０の主面１０１に向けて突出する複数の電極３１と、主面１０１と複数の電極３１とを電気的に接合する接合層３２とを備える。接合層３２は、導電性を有する第１領域３２Ａと、電気絶縁性を有する第２領域３２Ｂとを含む。第１電極３１Ａは、焼結金属粒子の結合体である。第２領域３２Ｂの少なくとも一部は、合成樹脂を含む材料からなる。したがって、半導体装置Ａ２０によっても、複数の電極３１の短絡を防止しつつ、接合層３２における亀裂の発生を抑制することが可能となる。
【0073】
半導体装置Ａ２０においては、複数の電極３１の少なくともいずれかは、対向面３１１から導電部材１０の主面１０１に向けて突出する凸部３１３を有する。凸部３１３は、接合層３２の第１部３２１に接している。これにより、第１部３２１に対する電極３１の接触面積が拡大するため、導電部材１０に対する電極３１の接合強度がさらに増加する。さらに、電極３１には、第１部３２１に対する投錨効果（アンカー効果）が発生する。このことは、当該接合強度の増加に寄与する。
【0074】
複数の電極３１の少なくともいずれかが凸部３１３を有することによって、接合層３２において、図２０に示す第１寸法ｄ１が、図２０に示す第２寸法ｄ２よりも大である構成をとることができる。これにより、接合層３２の体積を半導体装置Ａ１０の接合層３２の体積よりも小とした場合であっても、接合層３２の第１部３２１の体積が極度に小となることが回避されるため、導電部材１０に対する電極３１の接合強度が半導体装置Ａ１０と同程度とすることができる。さらに、接合層３２の第２部３２２の体積が極度に大となることを回避することができる。第２部３２２の体積が極度に大となると、第２部３２２に熱応力の集中を来すおそれがあるため、本構成により熱応力の集中を防ぐことができる。
【0075】
半導体装置Ａ１０および半導体装置Ａ２０においては、導電部材１０は、同一のリードフレームから構成された複数のリード（複数の第１リード１１、複数の第２リード１２、および一対の第３リード１３）を対象としている。その他の導電部材１０の構成として、絶縁基板と、当該絶縁基板の上に配置され、かつ互いに離間した複数の領域を有する導電層とを備えるものでもよい。
【0076】
本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
【0077】
本開示によって提供される半導体装置、および半導体装置の製造方法の技術的構成について、以下に付記する。
［付記１］
厚さ方向を向く主面を有する導電部材と、
前記主面に対向する複数のパッドを有する半導体素子と、
前記複数のパッドに対して個別に形成されるとともに、前記複数のパッドから前記主面に向けて突出する複数の電極と、
前記主面と前記複数の電極とを電気的に接合する接合層と、を備え、
前記接合層は、導電性を有する第１領域と、電気絶縁性を有する第２領域と、を含み、
前記第１領域は、金属部を含み、
前記第２領域の少なくとも一部は、樹脂部を含むことを特徴とする、半導体装置。
［付記２］
前記金属部は、焼結体である、付記１に記載の半導体装置。
［付記３］
前記第２領域は、空孔を含む、付記１または２に記載の半導体装置。
［付記４］
前記第２領域の体積は、前記接合層の全体の体積の１５％以上３５％以下である、付記１ないし３のいずれかに記載の半導体装置。
［付記５］
前記複数の電極の各々は、前記主面に対向する対向面と、前記対向面につながり、かつ前記厚さ方向に対して直交する方向を向く側面と、を有し、
前記接合層は、前記主面および前記対向面に接している、付記１ないし４のいずれかに記載の半導体装置。
［付記６］
前記接合層は、前記主面と前記複数の電極のいずれかの前記対向面との間に位置する第１部と、前記第１部につながり、かつ前記厚さ方向に沿って視て前記複数の電極のいずれかの前記側面から外方にはみ出す第２部と、を有し、
前記第２部は、前記複数の電極のいずれかの前記側面に接している、付記５に記載の半導体装置。
［付記７］
前記第２部の前記厚さ方向に対して直交する方向に沿った断面積は、前記対向面から前記半導体素子に向かうほど徐々に小である、付記６に記載の半導体装置。
［付記８］
前記複数の電極の少なくともいずれかの前記側面は、前記厚さ方向に対して直交する方向に向けて膨出している、付記５ないし７のいずれかに記載の半導体装置。
［付記９］
前記複数の電極の少なくともいずれかは、前記対向面から前記主面に向けて突出する凸部を有し、
前記凸部は、前記第１部に接している、付記６ないし８のいずれかに記載の半導体装置。
［付記１０］
前記凸部は、前記主面から離れている、付記９に記載の半導体装置。
［付記１１］
前記接合層において、前記複数の電極のいずれかの前記対向面から前記主面に至る第１寸法は、前記厚さ方向に沿って視て前記複数の電極のいずれかの前記側面から前記第２部の周縁に至る第２寸法よりも大である、付記９または１０に記載の半導体装置。
［付記１２］
前記金属部の組成は、銀を含む、付記１ないし１１のいずれかに記載の半導体装置。
［付記１３］
前記複数の電極の各々の組成は、金および銀の少なくともいずれかを含む、付記１ないし１２のいずれかに記載の半導体装置。
［付記１４］
前記複数の電極の各々は、前記パッドの上に形成された主部と、前記主部を覆うようにして形成された副部と、を含み、
前記主部の組成は、銅を含み、
前記副部の組成は、パラジウムを含む、付記１ないし１２のいずれかに記載の半導体装置。
［付記１５］
前記主面に接するとともに、前記半導体素子、および前記複数の電極を覆う封止樹脂をさらに備える、付記１ないし１４のいずれかに記載の半導体装置。
［付記１６］
厚さ方向の一方側に設けられた複数のパッドを有する半導体素子において、前記複数のパッドに対して複数の電極を個別に形成する工程と、
前記複数の電極に接合材を塗布する工程と、
前記厚さ方向を向く主面を有する導電部材に対して、前記複数の電極が前記主面に対向した状態となるように前記複数の電極を前記主面に電気的に接合する工程と、を備え、
前記接合材は、金属粒子および樹脂を含む材料からなり、
前記複数の電極を前記主面に接合する工程では、前記接合材を前記主面に接触させた後、大気圧下で前記接合材を焼成することによって、前記複数の電極を前記主面に電気的に接合することを特徴とする、半導体装置の製造方法。
［付記１７］
前記複数の電極を形成する工程では、ワイヤボンディングにより前記複数のパッドに対して前記複数の電極を個別に形成する、付記１６に記載の半導体装置の製造方法。
［付記１］
厚さ方向を向く主面を有する導電部材と、
前記主面に対向する複数のパッドを有する半導体素子と、
前記複数のパッドに対して個別に形成されるとともに、前記複数のパッドから前記主面に向けて突出する複数の電極と、
前記主面と前記複数の電極とを電気的に接合する接合層と、を備え、
前記接合層は、導電性を有する第１領域と、電気絶縁性を有する第２領域と、を含み、
前記第１領域は、金属部を含み、
前記第２領域の少なくとも一部は、樹脂部を含むことを特徴とする、半導体装置。
［付記２］
前記金属部は、焼結体である、付記１に記載の半導体装置。
［付記３］
前記第２領域は、空孔を含む、付記１または２に記載の半導体装置。
［付記４］
前記第２領域の体積は、前記接合層の全体の体積の１５％以上３５％以下である、付記１ないし３のいずれかに記載の半導体装置。
［付記５］
前記複数の電極の各々は、前記主面に対向する対向面と、前記対向面につながり、かつ前記厚さ方向に対して直交する方向を向く側面と、を有し、
前記接合層は、前記主面および前記対向面に接している、付記１ないし４のいずれかに記載の半導体装置。
［付記６］
前記接合層は、前記主面と前記複数の電極のいずれかの前記対向面との間に位置する第１部と、前記第１部につながり、かつ前記厚さ方向に沿って視て前記複数の電極のいずれかの前記側面から外方にはみ出す第２部と、を有し、
前記第２部は、前記複数の電極のいずれかの前記側面に接している、付記５に記載の半導体装置。
［付記７］
前記第２部の前記厚さ方向に対して直交する方向に沿った断面積は、前記対向面から前記半導体素子に向かうほど徐々に小である、付記６に記載の半導体装置。
［付記８］
前記複数の電極の少なくともいずれかの前記側面は、前記厚さ方向に対して直交する方向に向けて膨出している、付記５ないし７のいずれかに記載の半導体装置。
［付記９］
前記複数の電極の少なくともいずれかは、前記対向面から前記主面に向けて突出する凸部を有し、
前記凸部は、前記第１部に接している、付記６ないし８のいずれかに記載の半導体装置。
［付記１０］
前記凸部は、前記主面から離れている、付記９に記載の半導体装置。
［付記１１］
前記接合層において、前記複数の電極のいずれかの前記対向面から前記主面に至る第１寸法は、前記厚さ方向に沿って視て前記複数の電極のいずれかの前記側面から前記第２部の周縁に至る第２寸法よりも大である、付記９または１０に記載の半導体装置。
［付記１２］
前記金属部の組成は、銀を含む、付記１ないし１１のいずれかに記載の半導体装置。
［付記１３］
前記複数の電極の各々の組成は、金および銀の少なくともいずれかを含む、付記１ないし１２のいずれかに記載の半導体装置。
［付記１４］
前記複数の電極の各々は、前記パッドの上に形成された主部と、前記主部を覆うようにして形成された副部と、を含み、
前記主部の組成は、銅を含み、
前記副部の組成は、パラジウムを含む、付記１ないし１２のいずれかに記載の半導体装置。
［付記１５］
前記主面に接するとともに、前記半導体素子、および前記複数の電極を覆う封止樹脂をさらに備える、付記１ないし１４のいずれかに記載の半導体装置。
［付記１６］
厚さ方向の一方側に設けられた複数のパッドを有する半導体素子において、前記複数のパッドに対して複数の電極を個別に形成する工程と、
前記複数の電極に接合材を塗布する工程と、
前記厚さ方向を向く主面を有する導電部材に対して、前記複数の電極が前記主面に対向した状態となるように前記複数の電極を前記主面に電気的に接合する工程と、を備え、
前記接合材は、金属粒子および樹脂を含む材料からなり、
前記複数の電極を前記主面に接合する工程では、前記接合材を前記主面に接触させた後、大気圧下で前記接合材を焼成することによって、前記複数の電極を前記主面に電気的に接合することを特徴とする、半導体装置の製造方法。
［付記１７］
前記複数の電極を形成する工程では、ワイヤボンディングにより前記複数のパッドに対して前記複数の電極を個別に形成する、付記１６に記載の半導体装置の製造方法。
【符号の説明】
【0078】
Ａ１０，Ａ２０：半導体装置
１０：導電部材
１０１：主面
１０２：裏面
１１：第１リード
１１Ａ：第１入力端子
１１Ｂ：第２入力端子
１１Ｃ：出力端子
１１１：主部
１１２：側部
１１２Ａ：第１端面
１１２Ｂ：くびれ部
１１２Ｃ：切込部
１１３：突出部
１１３Ａ：副端面
１２：第２リード
１２１：第２端面
１３：第３リード
１３１：第３端面
２０：半導体素子
２１：素子本体
２１１：基板
２１１Ａ：基面
２１２：半導体層
２１２Ａ：スイッチング回路
２１２Ｂ：制御回路
２１３：パッシベーション膜
２１３Ａ：開口
２２：パッド
２３：表面保護膜
３１：電極
３１Ａ：第１電極
３１Ｂ：第２電極
３１Ｃ：主部
３１Ｄ：副部
３１１：対向面
３１２：側面
３１３：凸部
３２：接合層
３２Ａ：第１領域
３２Ｂ：第２領域
３２１：第１部
３２２：第２部
４０：封止樹脂
４１：頂面
４２：底面
４３１：第１側面
４３２：第２側面
Ｂ：寸法
ｂ，ｂ１，ｂ２：寸法
ｄ１：第１距離
ｄ２：第２距離
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向
１０：導電部材
１０１：主面
１０２：裏面
１１：第１リード
１１Ａ：第１入力端子
１１Ｂ：第２入力端子
１１Ｃ：出力端子
１１１：主部
１１２：側部
１１２Ａ：第１端面
１１２Ｂ：くびれ部
１１２Ｃ：切込部
１１３：突出部
１１３Ａ：副端面
１２：第２リード
１２１：第２端面
１３：第３リード
１３１：第３端面
２０：半導体素子
２１：素子本体
２１１：基板
２１１Ａ：基面
２１２：半導体層
２１２Ａ：スイッチング回路
２１２Ｂ：制御回路
２１３：パッシベーション膜
２１３Ａ：開口
２２：パッド
２３：表面保護膜
３１：電極
３１Ａ：第１電極
３１Ｂ：第２電極
３１Ｃ：主部
３１Ｄ：副部
３１１：対向面
３１２：側面
３１３：凸部
３２：接合層
３２Ａ：第１領域
３２Ｂ：第２領域
３２１：第１部
３２２：第２部
４０：封止樹脂
４１：頂面
４２：底面
４３１：第１側面
４３２：第２側面
Ｂ：寸法
ｂ，ｂ１，ｂ２：寸法
ｄ１：第１距離
ｄ２：第２距離
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】