特許 7595771 半導体装置、電力変換装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-28

(45)【発行日】2024-12-06

(54)【発明の名称】半導体装置、電力変換装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/06 20060101AFI20241129BHJP

   H01L 21/329 20060101ALI20241129BHJP

   H01L 29/868 20060101ALI20241129BHJP

【ＦＩ】

H01L29/06 301S

H01L29/06 301F

H01L29/06 301G

H01L29/06 301V

H01L29/91 A

【請求項の数】 21

(21)【出願番号】P 2023537842

(86)(22)【出願日】2021-07-29

(86)【国際出願番号】 JP2021028085

(87)【国際公開番号】W WO2023007650

(87)【国際公開日】2023-02-02

【審査請求日】2023-08-21

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】海老原 洪平

【審査官】志津木 康

(56)【参考文献】

【文献】特開平６－２６８１９８（ＪＰ，Ａ）

【文献】特開２０１０－２６７６５５（ＪＰ，Ａ）

【文献】特開２０１２－１８２３０２（ＪＰ，Ａ）

【文献】国際公開第２０２０／０３５９３８（ＷＯ，Ａ１）

【文献】国際公開第２０１５／１０４９００（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１６／０３５１３８４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ２９／０６

Ｈ０１Ｌ２９／７８

Ｈ０１Ｌ２９／８６－２９／９６

Ｈ０１Ｌ２１／３２９

(57)【特許請求の範囲】

【請求項1】

第１導電型の半導体層と、
前記半導体層の表面上に形成されたフィールド絶縁膜と、
前記フィールド絶縁膜よりも内側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の内周端に乗り上げた表面電極と、
前記フィールド絶縁膜よりも外側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の外周端に乗り上げた外周電極と、
前記半導体層の表層部に形成され、前記表面電極に接続し、且つ、前記表面電極の外周端よりも外側にまで延在する第２導電型のウェル領域と、
前記表面電極の外周端、前記外周電極の内周端および前記フィールド絶縁膜を覆うように形成された耐湿絶縁膜と、
前記耐湿絶縁膜上に形成され、前記耐湿絶縁膜から露出した前記表面電極および前記外周電極に接続する半絶縁膜と、
前記半導体層の裏面側に形成された裏面電極と、
を備えた半導体装置。

【請求項2】

第１導電型の半導体層と、
前記半導体層の表面上に形成されたフィールド絶縁膜と、
前記フィールド絶縁膜よりも内側の前記半導体層の表面上に形成された層間絶縁膜と、
前記半導体層の表面上に形成され、前記層間絶縁膜に乗り上げた表面電極と、
前記表面電極よりも外側の前記層間絶縁膜上に、前記表面電極から離間して形成された制御配線電極と、
前記フィールド絶縁膜よりも外側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の外周端に乗り上げた外周電極と、
前記半導体層の表層部に形成され、前記表面電極に接続し、且つ、前記表面電極の外周端よりも外側にまで延在する第２導電型のウェル領域と、
前記表面電極の外周端、前記外周電極の内周端、前記制御配線電極の内周端および外周端、ならびに前記フィールド絶縁膜を覆うように形成された耐湿絶縁膜と、
前記耐湿絶縁膜上に形成され、前記耐湿絶縁膜から露出した前記表面電極および前記外周電極に接続する半絶縁膜と、
前記半導体層の裏面側に形成された裏面電極と、
を備えた半導体装置。

【請求項3】

前記耐湿絶縁膜は、平面視で、前記表面電極の外周端の全周および前記外周電極の内周端の全周を覆っている、
請求項１に記載の半導体装置。

【請求項4】

前記耐湿絶縁膜は、平面視で、前記表面電極の外周端の全周、前記外周電極の内周端の全周、ならびに、前記制御配線電極の内周端および外周端の全周を覆っている、
請求項２に記載の半導体装置。

【請求項5】

前記制御配線電極は、前記表面電極を囲むように形成された制御配線を含み、
前記耐湿絶縁膜は、前記制御配線の全体を覆っている、
請求項２に記載の半導体装置。

【請求項6】

前記耐湿絶縁膜が、平面視で、前記制御配線の内周端および外周端の全周を覆っている、
請求項５に記載の半導体装置。

【請求項7】

前記表面電極は、前記制御配線を含む前記制御配線電極を囲むように形成された表面配線を含み、
前記耐湿絶縁膜は、前記表面配線の内周端および外周端を覆いつつ、前記表面配線上に開口を有し、
前記半絶縁膜は、前記耐湿絶縁膜の前記開口を通して前記表面配線に接続する、
請求項５または請求項６に記載の半導体装置。

【請求項8】

前記耐湿絶縁膜は、平面視で、前記表面配線の内周端および外周端の全周を覆っている、
請求項７に記載の半導体装置。

【請求項9】

前記耐湿絶縁膜は、窒化珪素で形成されている、
請求項１から請求項８のいずれか一項に記載の半導体装置。

【請求項10】

前記耐湿絶縁膜の抵抗率は、１×１０^１２Ω・ｃｍ以上である、
請求項９に記載の半導体装置。

【請求項11】

前記耐湿絶縁膜は、前記耐湿絶縁膜の内周端と外周端との間に、前記半絶縁膜が前記表面電極または前記外周電極に接続するための開口を有している、
請求項１から請求項１０のいずれか一項に記載の半導体装置。

【請求項12】

前記ウェル領域は、複数に分割して形成されており、
複数の前記ウェル領域のそれぞれに接続し、前記フィールド絶縁膜に乗り上げた複数の補助電極を備え、
前記半絶縁膜は、前記耐湿絶縁膜に形成された開口を通して複数の前記補助電極に接続する、
請求項１から請求項１１のいずれか一項に記載の半導体装置。

【請求項13】

前記半絶縁膜は、前記フィールド絶縁膜および前記耐湿絶縁膜に形成された開口を通して、前記ウェル領域を含む前記半導体層に接続する、
請求項１から請求項１２のいずれか一項に記載の半導体装置。

【請求項14】

前記半導体層は、ワイドバンドギャップ半導体で形成されている、
請求項１から請求項１３のいずれか一項に記載の半導体装置。

【請求項15】

前記ワイドバンドギャップ半導体は、炭化珪素である、
請求項１４に記載の半導体装置。

【請求項16】

請求項１から請求項１５のいずれか一項に記載の半導体装置を有し、入力される電力を変換して出力する変換回路と、
前記半導体装置を駆動するための駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路と、
を備える電力変換装置。

【請求項17】

請求項１から請求項１５のいずれか一項に記載の半導体装置の製造方法であって、
前記表面電極、前記外周電極および前記フィールド絶縁膜を覆うように前記耐湿絶縁膜を形成する工程と、
前記耐湿絶縁膜をエッチングすることで、前記耐湿絶縁膜に、前記半絶縁膜を前記表面電極に接続させるための開口および前記半絶縁膜を前記外周電極に接続させるための開口を形成する第１のエッチング工程と、
前記第１のエッチング工程の後に、前記耐湿絶縁膜を覆うように前記半絶縁膜を形成する工程と、
同一のエッチングマスクを用いて前記耐湿絶縁膜および前記半絶縁膜の両方をエッチングすることで、前記耐湿絶縁膜および前記半絶縁膜の両方を貫通して前記表面電極の一部を露出させる開口を形成する第２のエッチング工程と、
を含む半導体装置の製造方法。

【請求項18】

請求項１７に記載の半導体装置の製造方法であって、
前記第１のエッチング工程で形成される前記半絶縁膜を前記表面電極に接続させるための前記開口と、前記第２のエッチング工程で形成される前記表面電極の一部を露出させる前記開口とが、互いに離間している
半導体装置の製造方法。

【請求項19】

請求項１７または請求項１８に記載の半導体装置の製造方法であって、
前記第２のエッチング工程において、前記耐湿絶縁膜および前記半絶縁膜の両方を貫通して前記フィールド絶縁膜の一部を露出させる開口も形成される、
半導体装置の製造方法。

【請求項20】

請求項１９に記載の半導体装置の製造方法であって、
前記第１のエッチング工程で形成される前記半絶縁膜を前記外周電極に接続させるための前記開口と、前記第２のエッチング工程で形成される前記フィールド絶縁膜の一部を露出させる前記開口とが、互いに離間している
半導体装置の製造方法。

【請求項21】

請求項１７に記載の半導体装置の製造方法であって、
前記第１のエッチング工程において、前記耐湿絶縁膜および前記フィールド絶縁膜の両方を貫通して前記半導体層の一部を露出させる開口をさらに形成する、
半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関し、特に、表面保護膜を有する半導体装置に関する。

【背景技術】

【0002】

パワーデバイス等に用いられる縦型の半導体装置において、耐圧性能を確保するために、ｎ型の半導体層の外周部のいわゆる終端領域に、ｐ型のガードリング領域（終端ウェル領域）を設ける技術が知られている。ガードリング領域を持つ半導体装置では、半導体装置の主電極に逆電圧が印加されたときに生じる電界が、ｎ型の半導体層とｐ型のガードリング領域との間のｐｎ接合が形成する空乏層によって緩和される。

【0003】

例えば下記の特許文献１には、ｐ型のガードリングの外端部上に絶縁膜を介して設けられた半絶縁膜と、当該半絶縁膜の内側の端部および外側の端部のそれぞれに接続された表面電極とを備えた構造の半導体装置が開示されている。この構造により、半導体装置の終端領域の電位勾配が一定に保たれ、より効果的に電界が緩和される。

【0004】

また、半導体装置の表面電極は、ワイヤーボンディングが行われる領域を除き、表面保護膜としてのポリイミドによって覆われたり、ゲルなどの封止材を用いて封止されたりすることがある。

【先行技術文献】

【特許文献】

【0005】

【文献】特開平６－２７５８５２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ポリイミドなどの表面保護膜およびゲルなどの封止材は、高湿度下において水分を含みやすい。この水分は表面電極へ悪影響を及ぼす可能性がある。具体的には、表面電極が水分中に溶け出したり、表面電極が水分と反応して絶縁物が析出したりする場合がある。このような場合、表面電極と表面保護膜または封止ゲルとの界面で剥離が起こりやすい。表面保護膜または封止ゲルが剥離して生じた表面電極の外周における空洞は、リークパスとして作用して、半導体装置の絶縁信頼性を損なわせる可能性がある。また、表面保護膜の有無に関わらず、表面電極上に絶縁物が析出した場合、表面電極以外の材料に応力が加わり、半導体装置の絶縁信頼性を損なわせる可能性がある。

【0007】

本開示は上記のような問題を解決するためになされたものであり、絶縁信頼性の高い半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

本開示に係る半導体装置は、第１導電型の半導体層と、前記半導体層の表面上に形成されたフィールド絶縁膜と、前記フィールド絶縁膜よりも内側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の内周端に乗り上げた表面電極と、前記フィールド絶縁膜よりも外側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の外周端に乗り上げた外周電極と、前記半導体層の表層部に形成され、前記表面電極に接続し、且つ、前記表面電極の外周端よりも外側にまで延在する第２導電型のウェル領域と、前記表面電極の外周端、前記外周電極の内周端および前記フィールド絶縁膜を覆うように形成された耐湿絶縁膜と、前記耐湿絶縁膜上に形成され、前記耐湿絶縁膜から露出した前記表面電極および前記外周電極に接続する半絶縁膜と、前記半導体層の裏面側に形成された裏面電極と、を備える。

【発明の効果】

【0009】

本開示に係る半導体装置によれば、表面電極に絶縁物が析出することを防止することができる。それにより、半導体装置の絶縁信頼性の向上に寄与できる。

【0010】

本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１に係る半導体装置の構成を示す部分断面図である。

【図2】実施の形態１に係る半導体装置の構成を示す平面図である。

【図3】実施の形態１の変形例１に係る半導体装置の構成を示す部分断面図である。

【図4】実施の形態１の変形例２に係る半導体装置の構成を示す部分断面図である。

【図5】実施の形態１の変形例３に係る半導体装置の構成を示す部分断面図である。

【図6】実施の形態１の変形例３に係る半導体装置の構成を示す部分断面図である。

【図7】実施の形態１に係る半導体装置の製造工程を示す部分断面図である。

【図8】実施の形態１に係る半導体装置の製造工程を示す部分断面図である。

【図9】実施の形態１に係る半導体装置の製造工程を示す部分断面図である。

【図10】実施の形態１に係る半導体装置の製造工程を示す部分断面図である。

【図11】実施の形態２に係る半導体装置の構成を示す部分断面図である。

【図12】実施の形態２に係る半導体装置の構成を示す平面図である。

【図13】実施の形態２に係る半導体装置のユニットセルの構成を示す部分断面図である。

【図14】実施の形態２の変形例１に係る半導体装置の構成を示す平面図である。

【図15】実施の形態２の変形例２に係る半導体装置の構成を示す部分断面図である。

【図16】実施の形態２の変形例２に係る半導体装置の構成を示す平面図である。

【図17】実施の形態３に係る電力変換装置が適用された電力変換システムの構成を示すブロック図である。

【発明を実施するための形態】

【0012】

以下、本開示に係る技術の実施の形態について説明する。本明細書において、半導体装置の「活性領域」とは、半導体装置がオン状態のときに主電流が流れる領域であり、半導体装置の「終端領域」とは、活性領域の周囲の領域であるものと定義される。また、半導体装置の「外側」とは、半導体装置の中央部から外周部へ向かう方向を意味し、半導体装置の「内側」とは「外側」とは反対の方向を意味する。また、不純物の導電型について、「第１導電型」をｎ型、「第２導電型」をｐ型と仮定して説明するが、それとは逆に、「第１導電型」をｐ型、「第２導電型」をｎ型としてもよい。

【0013】

ここで、「ＭＯＳ」という用語は、古くは金属－酸化物－半導体の積層構造を表すものとして用いられ、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかし、特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）では、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。例えば、ＭＯＳトランジスタにおいて、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜には高誘電率の材料が用いられるが、その材料は必ずしも酸化物には限定されない。

【0014】

従って、「ＭＯＳ」という用語は、必ずしも金属－酸化物－半導体の積層構造のみに限定して用いられるものではなく、それは本明細書でも同様である。すなわち、技術常識に鑑みると、「ＭＯＳ」は、Metal-Oxide-Semiconductorの略語としてのみならず、広く導電体－絶縁体－半導体の積層構造をも含むものとして定義される。

【0015】

また、以下の説明において、「～上」および「～を覆う」と記載されていても、構成要素間に介在物が存在することは妨げられない。例えば、「Ａ上に設けられたＢ」または「Ａを覆うＢ」などと記載されていても、ＡとＢとの間に他の構成要素が設けられる場合もあり得る。また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置または方向を意味する用語が用いられることがあるが、これらの用語は、説明の便宜上用いられており、実使用時の方向とは関係しない。

【0016】

以下に示す図面は模式的なものである。そのため、図面に示されている要素のサイズ、位置およびそれらの相互関係は、正確なものとは限らず、適宜変更され得る。また、異なる図面に示されている要素のサイズおよび位置の相互関係も、正確なものとは限らず、適宜変更され得る。

【0017】

各図面においては、他の図面に示したものと同様の名称および機能を持つ構成要素には、それと同じ参照符号を付している。そのため、先に他の図面を用いて説明したものと同様の要素については、冗長な説明を避けるために、説明を省略することもある。

【0018】

＜実施の形態１＞
［装置構成］
図１は、実施の形態１に係る半導体装置であるショットキーバリアダイオード（ＳＢＤ）１００の部分断面図である。図２は、ＳＢＤ１００の平面図であり、図２のＡ－Ａ線に沿った矢視断面図が図１に相当する。図１の左側部分は、ＳＢＤ１００のオン状態において主電流が流れる活性領域であり、図１の右側部分は、ＳＢＤ１００の活性領域の外側の領域である終端領域である。以下、活性領域に相当する領域を「内側領域ＲＩ」と称し、終端領域に相当する領域を「外側領域ＲＯ」と称す。

【0019】

図１のように、ＳＢＤ１００は、単結晶基板３１とその上に形成されたエピタキシャル層３２とで構成されるエピタキシャル基板３０を用いて形成されている。単結晶基板３１は、ｎ型（第１導電型）の炭化珪素（ＳｉＣ）から成る半導体基板であり、エピタキシャル層３２は、単結晶基板３１上にエピタキシャル成長させたＳｉＣから成る半導体層である。すなわち、ＳＢＤ１００は、ＳｉＣ－ＳＢＤである。本実施の形態では、４Ｈのポリタイプを有するエピタキシャル基板３０を用いた。

【0020】

ここで、図１におけるエピタキシャル基板３０の上側を「表側」、下側を「裏側」と定義し、以下、エピタキシャル基板３０の裏側の主面を「裏面Ｓ１」、表側の主面を「表面Ｓ２」と称す。また、エピタキシャル基板３０の裏面Ｓ１は、単結晶基板３１の主面でもあるため、これを「単結晶基板３１の表面Ｓ２」ということもある。同様に、エピタキシャル基板３０の表面Ｓ２は、エピタキシャル層３２の主面でもあるため、これを「エピタキシャル層３２の表面Ｓ２」ということもある。

【0021】

終端領域におけるエピタキシャル層３２の表側の表層部には、ｐ型（第２導電型）の終端ウェル領域２が選択的に形成されている。終端ウェル領域２は、平面視で活性領域を取り囲むフレーム状（リング状）の領域であり、いわゆるガードリングとして機能する。また、図１に示すように、終端ウェル領域２の内側の端部（「内周端」ともいう）が、活性領域である内側領域ＲＩと、終端領域である外側領域ＲＯとの境界として規定される。

【0022】

エピタキシャル層３２の終端ウェル領域２を除いたｎ型の領域は、ドリフトによって電流が流れるドリフト層１である。ドリフト層１の不純物濃度は、単結晶基板３１の不純物濃度よりも低い。そのため、単結晶基板３１は、ドリフト層１に比べて低い抵抗率を有している。ここでは、ドリフト層１の不純物濃度は１×１０^１４／ｃｍ^３以上１×１０^１７／ｃｍ^３以下とした。

【0023】

終端ウェル領域２は、不純物濃度の異なる複数の領域を含んでいてもよい。また、終端ウェル領域２の個数は１つに限られず、例えば、互いに離間して入れ子状に配設された複数の終端ウェル領域２が外側領域ＲＯに設けられてもよい。つまり、終端ウェル領域２は複数に分割されていてもよい。

【0024】

エピタキシャル基板３０の表面Ｓ２上には、フィールド絶縁膜３、表面電極４、外周電極５、耐湿絶縁膜７、半絶縁膜８および表面保護膜１０が設けられている。また、エピタキシャル基板３０の裏面Ｓ１上には、裏面電極１１が設けられている。なお、図２の平面図では、エピタキシャル基板３０と表面電極４のみが示されており、他の要素の図示は省略している。

【0025】

フィールド絶縁膜３は、終端ウェル領域２の一部を覆い、終端ウェル領域２の外側の端部（「外周端」ともいう）を超えて終端ウェル領域２の外側にまで延在している。ただし、フィールド絶縁膜３はエピタキシャル基板３０の外周端にまでは達しておらず、フィールド絶縁膜３の外側にエピタキシャル基板３０の表面Ｓ２が露出している。また、フィールド絶縁膜３の中央部には、エピタキシャル基板３０の活性領域の表面Ｓ２を露出する開口が形成されている。

【0026】

表面電極４は、内側領域ＲＩと外側領域ＲＯとに跨がって形成され、エピタキシャル基板３０の表面Ｓ２の少なくとも一部と接続する。本実施の形態では、表面電極４は、内側領域ＲＩの全体に渡って設けられ、外側領域ＲＯにおいて終端ウェル領域２と接続している。終端ウェル領域２は、表面電極４の外周部に接続し、表面電極４の外周端よりも外側にまで延在する。また、表面電極４の外周端は、フィールド絶縁膜３の内周端に乗り上げている。

【0027】

表面電極４の材料は、ｎ型のＳｉＣ半導体であるドリフト層１とのショットキー接合を形成する金属であればよく、例えば、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｎｉ（ニッケル）、Ａｕ（金）またはＷ（タングステン）等を用いることができる。また、表面電極４は、上記のいずれかの材料の上に、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｍｏ、Ｎｉのいずれかの金属、またはＡｌ－ＳｉのようなＡｌ合金を積層してなる積層構造であってもよい。

【0028】

外周電極５は、終端ウェル領域２よりも外側に、終端ウェル領域２から離間して設けられており、エピタキシャル基板３０の外側領域ＲＯの表面Ｓ２の少なくとも一部と接続する。本実施の形態では、外周電極５の内周端はフィールド絶縁膜３の外周端に乗り上げている。

【0029】

外周電極５の材料としては、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｎｉ（ニッケル）、Ａｕ（金）、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）のいずれの金属、またはＡｌ－ＳｉのようなＡｌ合金を用いることができる。また、外周電極５は、外周電極５をそれらの材料のうちの２つ以上からなる積層構造としてもよい。

【0030】

耐湿絶縁膜７は、外側領域ＲＯにおいてフィールド絶縁膜３の少なくとも一部の上に設けられる。耐湿絶縁膜７の内周端は表面電極４の外周端に乗り上げており、耐湿絶縁膜７の外周端は外周電極５の内周端に乗り上げている。よって、表面電極４の外周端面および外周電極５の内周端面は、耐湿絶縁膜７で覆われる。ただし、耐湿絶縁膜７は、表面電極４および外周電極５の全体を覆ってはおらず、表面電極４の外周部以外の部分および外周電極５の内周部以外の部分は、耐湿絶縁膜７から露出している。

【0031】

耐湿絶縁膜７の材料としては、ＳｉＮ、ＳｉＯＮ、ＳｉＯＣ等の耐湿性の高い絶縁膜が用いられる。本実施の形態では、耐湿絶縁膜７の材料にＳｉＮが用いられ、その抵抗率は１×１０^１２Ω・ｃｍ以上である。このＳｉＮの膜厚は、１００ｎｍ以上２０００ｎｍ以下、好ましくは３００ｎｍ以上１５００ｎｍ以下、より好ましくは５００ｎｍ以上１０００ｎｍ以下であり、例えば５００ｎｍとすることができる。

【0032】

半絶縁膜８は、半絶縁性（抵抗率が比較的高い導電性）の膜で形成され、耐湿絶縁膜７を覆うように設けられる。また、半絶縁膜８は、耐湿絶縁膜７よりも内側の領域で、耐湿絶縁膜７から露出した表面電極４に接続し、耐湿絶縁膜７よりも外側の領域で、耐湿絶縁膜７から露出した外周電極５に接続する。

【0033】

半絶縁膜８の材料としては、ＳＩｎＳｉＮ（Semi-Insulated SiN）やＳＩＰＯＳ（Semi-Insulated Polycrystalline Silicon）等を用いることができる。本実施の形態では、半絶縁膜８の材料としてＳＩｎＳｉＮが用いられ、その抵抗率は１×１０^１２Ω・ｃｍ未満である。なお、半絶縁膜８は、表面電極４および外周電極５と接する下層の部分が半絶縁性を有していればよい。よって、半絶縁膜８は、反絶縁性材料の上に、例えば耐湿性の高いＳｉＮ膜などを積層してなる積層構造であってもよい。

【0034】

表面保護膜１０は、半絶縁膜８上に形成され、表面電極４の外周端および外周電極５を覆っている。表面保護膜１０の材料は、ポリイミド、ポリベンゾオキサールなど、応力を緩和できる絶縁性の樹脂材料であることが好ましい。なお、ＳＢＤ１００がシリコーンゲルなどの弾性率の低い封止ゲルで覆われて使用される場合、表面保護膜１０は省略される場合がある。

【0035】

内側領域ＲＩにおいては、耐湿絶縁膜７、半絶縁膜８および表面保護膜１０に、表面電極４のワイヤーボンディングなどを行う領域を露出する開口が設けられている。また、外側領域ＲＯにおいては、耐湿絶縁膜７、半絶縁膜８および表面保護膜１０に、エピタキシャル基板３０のダイシングなどを行う領域を露出する開口が設けられている。

【0036】

図１は、実施の形態１に係るＳＢＤ１００の終端部の一断面（図２のＡ－Ａ線に沿った断面）を示したものであるが、ＳＢＤ１００の全周に渡って、図１と同様の断面構造を持つことが好ましい。すなわち、耐湿絶縁膜７は、平面視で、表面電極４の外周端の全周および外周電極５の内周端の全周を覆っていることが好ましい。

【0037】

本実施の形態では、エピタキシャル基板３０の材料をＳｉＣとした。ＳｉＣ半導体は、Ｓｉ半導体より広いワイドバンドギャップを有し、ＳｉＣ半導体装置は、Ｓｉ半導体装置と比較して、耐圧性に優れ、許容電流密度も高く、また耐熱性も高いため高温動作も可能である。ただし、エピタキシャル基板３０の材料はＳｉＣに限定されず、Ｓｉでもよいし、例えば窒化ガリウム（ＧａＮ）など他のワイドバンドギャップ半導体でもよい。

【0038】

また、本実施の形態に係る半導体装置は、ＳＢＤ以外のダイオード、例えば、ｐｎ接合ダイオードや、ジャンクションバリアショットキー（Junction Barrier Schottky：ＪＢＳ）ダイオードであってもよい。

【0039】

［変形例１］
図３は、実施の形態１の変形例１に係るＳＢＤ１０１の構成を示す断面図である。図３のＳＢＤ１０１においては、終端ウェル領域２が複数に分割されている。フィールド絶縁膜３は、複数の終端ウェル領域２のそれぞれの上に開口を有している。フィールド絶縁膜３の上には複数に分割された終端ウェル領域２のそれぞれに接続する複数の補助電極６が形成されている。補助電極６は、フィールド絶縁膜３の開口を通して、対応する終端ウェル領域２に接続されている。つまり、複数の補助電極６は、複数の終端ウェル領域２に接続し、且つ、フィールド絶縁膜３に乗り上げている。

【0040】

耐湿絶縁膜７は、複数の補助電極６を覆うように設けられ、複数の補助電極６のそれぞれの上に開口を有している。耐湿絶縁膜７の上に形成された半絶縁膜８は、耐湿絶縁膜７の開口を通して複数の補助電極６に接続される。

【0041】

補助電極６の材料は、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｎｉ（ニッケル）、Ａｕ（金）、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）いずれかを含む金属、または、Ａｌ－Ｓｉ（珪素）のようなＡｌ合金等を用いることができる。補助電極６は、これらの材料のうちの２つ以上からなる積層構造であってもよい。

【0042】

［変形例２］
図４は、実施の形態１の変形例２に係るＳＢＤ１０２の構成を示す断面図である。図４のＳＢＤ１０２においては、フィールド絶縁膜３および耐湿絶縁膜７が、終端ウェル領域２を含むエピタキシャル基板３０の表面Ｓ２を露出する開口を有している。半絶縁膜８は、その開口を通して、終端ウェル領域２を含むエピタキシャル基板３０と接続している。

【0043】

［変形例３］
図５は、実施の形態１の変形例３に係るＳＢＤ１０３の構成を示す断面図である。図５のＳＢＤ１０３において、耐湿絶縁膜７は、その端縁部とは別の位置に開口を有しており、半絶縁膜８は、その開口を通して、表面電極４および外周電極５に接続される。つまり、耐湿絶縁膜７は、耐湿絶縁膜７の内周端と外周端との間に、半絶縁膜８が表面電極４と接続するための開口と、半絶縁膜８が外周電極５に接続するための開口とが設けられている。

【0044】

本変形例では、耐湿絶縁膜７の外周端が、外周電極５よりも外側に位置してもよい。つまり、図６に示すＳＢＤ１０４のように、耐湿絶縁膜７は、外周電極５の内周端だけでなく外周端も覆っていてもよい。また、半絶縁膜８も、外周電極５よりも外側の耐湿絶縁膜７上にまで延在してもよい。

【0045】

［動作］
次に、図１を用いて説明した実施の形態１のＳＢＤ１００の動作について説明する。裏面電極１１に、表面電極４の電位を基準として負の電圧を印加すると、ＳＢＤ１００は、表面電極４から裏面電極１１に向けて電流が流れる状態、すなわち導通状態（オン状態）となる。反対に、裏面電極１１に、表面電極４の電位を基準として正の電圧を印加すると、ＳＢＤ１００は阻止状態（オフ状態）となる。

【0046】

ＳＢＤ１００がオフ状態にある場合、ドリフト層１の活性領域の表面、および、ドリフト層１と終端ウェル領域２とのｐｎ接合界面付近には、大きな電界がかかる。この電界が臨界電界に達してアバランシェ降伏が起こるときの裏面電極１１への電圧が、最大電圧（アバランシェ電圧）と定義される。通常、アバランシェ降伏が起こらない電圧範囲でＳＢＤ１００が使用されるように定格電圧が定められる。

【0047】

オフ状態においては、ドリフト層１の活性領域の表面、および、ドリフト層１と終端ウェル領域２とのｐｎ接合界面から、単結晶基板３１へ向かう方向（下方向）とドリフト層１の外周方向（右方向）とに空乏層が広がる。また、ドリフト層１と終端ウェル領域２とのｐｎ接合界面から、終端ウェル領域２内にも空乏層が広がり、その広がり具合は終端ウェル領域２の濃度に大きく依存する。すなわち、終端ウェル領域２の濃度が高くなると、終端ウェル領域２内では空乏層の広がりが抑制され、終端ウェル領域２の内部の空乏層の先端位置が終端ウェル領域２とドリフト層１との境界に近い位置となる。

【0048】

ここで、高湿度下でＳＢＤ１００をオフ状態とした場合を考える。表面保護膜１０がポリイミド等で構成される場合、高湿度下では表面保護膜１０が多くの水分を含有する。この水分が表面電極４および外周電極５の表面に達すると、オフ状態のＳＢＤ１００に印加される電圧により、表面電極４が陰極、外周電極５が陽極として作用する。表面保護膜１０が形成されない場合においても、封止ゲルに多くの水分が透過してＳＢＤ１００に到達し、同様に表面電極４が陰極、外周電極５が陽極として作用する。

【0049】

陰極となる表面電極４の近傍では、上記水分について、以下の化学式（１）で表される酸素の還元反応、および、化学式（２）で表される水素の生成反応が生じる。

【0050】

Ｏ_２ ＋ ２Ｈ_２Ｏ ＋ ４ｅ^－ → ４ＯＨ^－ ・・・（１）
Ｈ_２Ｏ ＋ ｅ^－ → ＯＨ^－ ＋ １／２Ｈ_２ ・・・（２）

【0051】

これに伴い、表面電極４の近傍で水酸化物イオンの濃度が増加する。水酸化物イオンは、表面電極４と化学的に反応する。例えば表面電極４がアルミニウムで構成される場合は、上記化学反応によってアルミニウムが水酸化アルミニウムとなることがある。また、水酸化アルミニウムは周囲の温度やｐＨなどにより酸化アルミニウムとなることがある。

【0052】

また、陽極となる外周電極５の近傍では、例えば表面電極４がアルミニウムで構成される場合は、アルミニウムがＡｌ^３＋となって溶けだし、周囲の水分と反応して水酸化アルミニウムまたは酸化アルミニウムとなる。

【0053】

これらの水酸化アルミニウムまたは酸化アルミニウムは表面電極４および外周電極５の表面に絶縁物として析出する。この析出によって表面電極４および外周電極５の上の膜が割れたり押し上げられたりして剥離し、剥離が進展してフィールド絶縁膜３の上部に空洞部が形成されると、空洞部に水分が入り込む。この空洞部に入り込んだ水分は、過剰なリーク電流や、空洞部での気中放電などを生じさせ、ＳＢＤの素子破壊を引き起こす原因となり得る。また、絶縁物の析出により体積膨張が生じた場合、表面電極４および外周電極５の下のフィールド絶縁膜３やエピタキシャル基板３０に応力が加わり、ＳＢＤ１００の物理的な破壊を引き起こして素子破壊を引き起こす原因となり得る。

【0054】

上記の水酸化アルミニウムまたは酸化アルミニウムの析出反応は、電界強度により加速される。特に表面電極４の外周端部や外周電極５の内周端部は高電界になりやすく、またエピタキシャル基板３０が炭化珪素からなる場合はドリフト層１が高濃度になるため電界強度がより一層高くなり、水酸化アルミニウムまたは酸化アルミニウムの析出反応が加速される。

【0055】

また、上述した特許文献１の半導体装置では、半絶縁膜８が表面電極４の外周端と外周電極５の内周端とに接続した構造となり、表面保護膜１０の水分が半絶縁膜８を通して表面電極４および外周電極５の端部に到達するとともに、半絶縁膜８を通して表面電極４と外周電極５との間で電子の交換が行われ、水酸化アルミニウムまたは酸化アルミニウムの析出反応がより一層加速される。さらに、半絶縁膜８の導電性により表面電極４の外周端部および外周電極５の内周端部の周辺で電位勾配が発生しやすく、電界強度による水酸化アルミニウムまたは酸化アルミニウムの析出反応の加速も生じる可能性がある。

【0056】

これに対し、実施の形態１のＳＢＤ１００においては、耐湿絶縁膜７が表面電極４の外側端面および外周電極５の内側端面を覆っている。これにより、特に水酸化アルミニウムまたは酸化アルミニウムが析出しやすい表面電極４の外周端部および外周電極５の内周端部に水分が到達することが防止される。その結果、表面電極４の外周端部および外周電極５の内周端部の周辺に水酸化アルミニウムまたは酸化アルミニウムが析出することを抑制することができる。

【0057】

また、実施の形態１のＳＢＤ１００では、半絶縁膜８が、耐湿絶縁膜７から露出した表面電極４および外周電極５と接続しているため、表面電極４から外周電極５にかけて緩やかな電位勾配が形成される。よって、終端ウェル領域２の周辺において過度な電界集中の発生を抑制することができる。

【0058】

以上の効果は、実施の形態１の変形例１～３で説明したＳＢＤ１０１～１０４においても得られる。

【0059】

図３に示すＳＢＤ１０１においては、電界が集中しやすい補助電極６の内周端および外周端が耐湿絶縁膜７に覆われている。このため、補助電極６の内周端部および外周端部に水分が到達しにくく、水酸化アルミニウムまたは酸化アルミニウムの析出を抑制することができる。また、耐湿絶縁膜７の開口部を通して半絶縁膜８が補助電極６と接続しているため、離間して形成された複数の終端ウェル領域２の電位を固定し、終端ウェル領域２の周辺の電界集中をより効果的に緩和することができる。

【0060】

図４に示すＳＢＤ１０２においては、半絶縁膜８が、終端ウェル領域２を含むエピタキシャル基板３０と接続している。これにより、終端ウェル領域２の周辺が高電界になった際に生じる固定電荷が半絶縁膜８を通して排出されるため、半導体装置の高電圧印加時における信頼性を高めることができる。

【0061】

図５に示すＳＢＤ１０３においては、半絶縁膜８は、耐湿絶縁膜７の端縁部とは別の位置に設けられた開口を通して、表面電極４および外周電極５に接続される。表面電極４および外周電極５の表面に絶縁膜等の端縁部が位置する場合、構造上、水分が滞留しやすく、表面電極４および外周電極５の表面上に水酸化アルミニウムまたは酸化アルミニウムの析出反応が生じやすい。特に、半絶縁膜８の端縁部が表面電極４および外周電極５の表面に位置する場合、半絶縁膜８を通して表面電極４および外周電極５との電子の交換が行われるため、表面電極４および外周電極５の表面上の水酸化アルミニウムまたは酸化アルミニウムの析出反応が加速される。ＳＢＤ１０３においては、半絶縁膜８の端縁部が表面電極４および外周電極５の表面から離れているため、表面電極４および外周電極５の表面上の水酸化アルミニウムまたは酸化アルミニウムの析出反応を抑制することができる。

【0062】

図６に示すＳＢＤ１０４においては、耐湿絶縁膜７が外周電極５の内側端面および外側端面の両方を覆っている。それにより、外周電極５の表面の全てにおいて水酸化アルミニウムまたは酸化アルミニウムの析出反応を抑制することができる。また、ＳＢＤ１０４では、外周電極５よりも外側の領域において、耐湿絶縁膜７および半絶縁膜８がフィールド絶縁膜３に乗り上げる構成となっている。よって、外周電極５よりも外側においてエピタキシャル基板３０の陽極となりうる領域がフィールド絶縁膜３および耐湿絶縁膜７に覆われることになり、エピタキシャル基板３０の陽極酸化による絶縁物析出を抑制することができる。

【0063】

［製造方法］
以下、実施の形態１に係るＳＢＤ１００の製造方法について説明する。

【0064】

はじめに、ｎ型不純物を比較的高濃度（ｎ^＋）に含む低抵抗の単結晶基板３１を準備する。ここでは、単結晶基板３１は４Ｈのポリタイプを有するＳｉＣ基板であり、４度または８度のオフ角を有しているものとする。

【0065】

次に、単結晶基板３１上でＳｉＣのエピタキシャル成長を行い、ｎ型で不純物濃度が１×１０^１４／ｃｍ^３以上１×１０^１７／ｃｍ^３以下のエピタキシャル層３２を形成する。その結果、単結晶基板３１およびエピタキシャル層３２からなるエピタキシャル基板３０が得られる。

【0066】

次に、フォトリソグラフィー工程によって、エピタキシャル層３２上に、予め定められたパターンのレジストマスクを形成し、当該レジストマスクを注入マスクとして用いてＡｌまたはＢ（ホウ素）などのｐ型不純物（アクセプタ）をイオン注入することにより、エピタキシャル層３２の上層部にｐ型の終端ウェル領域２を形成する。終端ウェル領域２のドーズ量は、０．５×１０^１３／ｃｍ^２以上５×１０^１３／ｃｍ^２以下が好ましく、例えば１．０×１０^１３／ｃｍ^２とする。

【0067】

終端ウェル領域２を形成するイオン注入の注入エネルギーは、Ａｌの場合、例えば１００ｋｅＶ以上７００ｋｅＶ以下とする。この場合、上記ドーズ量［ｃｍ^－２］から換算された不純物濃度は、１×１０^１７／ｃｍ^３以上１×１０^１９／ｃｍ^３以下となる。

【0068】

終端ウェル領域２を形成する際、複数のループ状のｐ型の不純物領域が入れ子状に形成されるように、レジストマスクをパターニングしておくことで、図３のＳＢＤ１０１のように複数に分割された終端ウェル領域２を形成することができる。また、レジストマスクのパターニングとイオン注入の工程を繰り返すことで、不純物濃度が異なる複数の領域からなる終端ウェル領域２を形成することができる。

【0069】

終端ウェル領域２の形成後、熱処理装置を用いて、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で、１３００℃以上１９００℃以下の温度で、３０秒以上１時間以下のアニールが行われる。このアニールにより、イオン注入で添加された不純物が活性化される。

【0070】

次に、例えばＣＶＤ法により、エピタキシャル基板３０の表面Ｓ２上に、フィールド絶縁膜３となる厚さ１μｍのＳｉＯ_２膜を堆積する。その後、フォトリソグラフィー工程によりＳｉＯ_２膜上に予め定められたパターンのレジストマスクを形成し、当該レジストマスクをエッチングマスクとしてＳｉＯ_２をエッチングすることにより、フィールド絶縁膜３を形成する。このエッチングでは、表面電極４および外周電極５とエピタキシャル基板３０とが接触する領域のＳｉＯ_２膜が除去される。また、図３のＳＢＤ１０１を形成する場合には、補助電極６とエピタキシャル基板３０が接触する領域のＳｉＯ_２膜も除去される。

【0071】

次に、エピタキシャル層３２上に例えばスパッタ法により、例えば、厚み１００ｎｍのＴｉ膜、厚み３μｍのＡｌ膜をこの順に形成する。その後、フォトリソグラフィー工程により、Ａｌ膜上に、予め定められたパターンのレジストマスクを形成し、当該レジストマスクをエッチングマスクとしてＡｌ膜のＲＩＥ（Reactive Ion Etching）を行うことで、表面電極４および外周電極５を形成する。図３のＳＢＤ１０１を形成する場合には、この工程で補助電極６を形成することができる。

【0072】

次に、例えばプラズマＣＶＤにより、耐湿絶縁膜７となるＳｉＮ膜を形成する。このとき、ＳｉＮ膜の原料となるシランガス（ＳｉＨ_４）とアンモニアガス（ＮＨ_３）または窒素ガス（Ｎ_２）との流量比や、成膜温度、パワー密度等を調整することで、ＳｉＮ膜の抵抗率が１×１０^１２Ω・ｃｍ以上となるようにする。ＳｉＮ膜の抵抗率は屈折率と相関があり、屈折率はおおむね２．２以下となる。その後、フォトリソグラフィー工程により、ＳｉＮ膜上に、予め定められたパターンのレジストマスクを形成し、当該レジストマスクをエッチングマスクとしてＳｉＮ膜をエッチングすることにより、耐湿絶縁膜７を形成する。このエッチングでは、半絶縁膜８と表面電極４とを接続させる領域および半絶縁膜８と外周電極５とを接続させる領域のＳｉＮ膜が除去される。また、図３のＳＢＤ１０１を形成する場合には、半絶縁膜８と補助電極６とを接続させる領域のＳｉＮ膜も除去される。

【0073】

耐湿絶縁膜７となるＳｉＮ膜は、熱ＣＶＤにより形成することもでき、この場合は化学量論的によりＳｉ_３Ｎ_４に近い組成となる。Ｓｉ_３Ｎ_４の屈折率は２．０以上２．１以下程度である。このため、熱ＣＶＤにより形成したＳｉＮ膜はより耐湿性、絶縁性に優れた膜となるが、成膜温度がプラズマＣＶＤと比べて非常に高くなる。そのため、表面電極４などの材料にＡｌを含む材料が用いられる場合は、Ａｌの融点を超える成膜温度となり、熱ＣＶＤによりＳｉＮ膜を形成することができない。表面電極４などの材料が例えばＣｕ等であり、Ａｌを含まない場合には、熱ＣＶＤによりＳｉＮ膜を形成することが可能となる。

【0074】

次に、例えばプラズマＣＶＤにより、半絶縁膜８となるＳＩｎＳｉＮ膜を形成する。このとき、原料となるシランガス（ＳｉＨ_４）などの流量を調整することで、ＳＩｎＳｉＮ膜の抵抗率が１×１０^１２Ω・ｃｍ未満となるようにする。ＳＩｎＳｉＮ膜の抵抗率は屈折率と相関があり、屈折率はおおむね２．２を超えるが、製造方法等により膜中の結合状態が変化して２．２以下となる場合がある。その後、フォトリソグラフィー工程によりＳＩｎＳｉＮ膜上に予め定められたパターンのレジストマスクを形成し、当該レジストマスクをエッチングマスクとしてＳＩｎＳｉＮ膜をエッチングすることにより、半絶縁膜８を形成する。このエッチングでは、ワイヤーボンディングおよびダイシング等を行う領域のＳＩｎＳｉＮ膜が除去される。

【0075】

半絶縁膜８の材料を形成する際、ＳＩｎＳｉＮ膜上に、耐湿性、絶縁性の高いＳｉＮ膜を形成することで、半絶縁膜８を積層構造としてもよい。

【0076】

ＳｉＮ膜およびＳＩｎＳｉＮ膜は同じ工程でエッチングすることができる。このため、耐湿絶縁膜７および半絶縁膜８をＳｉＮ膜およびＳＩｎＳｉＮ膜で形成する場合、耐湿絶縁膜７および半絶縁膜８のパターニングは以下のような手順で行ってもよい。

【0077】

まず、耐湿絶縁膜７となるＳｉＮ膜を、表面電極４、外周電極５およびフィールド絶縁膜３を覆うように形成し、図７のように、半絶縁膜８と表面電極４とを接続させる領域および半絶縁膜８と外周電極５とを接続させる領域のＳｉＮ膜を除去して、耐湿絶縁膜７に開口を形成する第１のエッチング工程を行う。第１のエッチング工程では、ワイヤーボンディングおよびダイシング等を行う領域のＳｉＮ膜を残しておく。

【0078】

その後、図８のように、耐湿絶縁膜７を覆うように、半絶縁膜８となるＳＩｎＳｉＮ膜を形成する。そして、同一のエッチングマスクを用いてＳｉＮ膜（耐湿絶縁膜７）および半絶縁膜８（ＳＩｎＳｉＮ膜）の両方をエッチングすることで、図９のように、ワイヤーボンディングおよびダイシング等を行う領域に、耐湿絶縁膜７および半絶縁膜８を貫通する開口を形成する第２のエッチング工程を行う。ワイヤーボンディングを行う領域の開口には、表面電極４の一部が露出し、ダイシングを行う領域にはフィールド絶縁膜３が露出する。

【0079】

このような手順で耐湿絶縁膜７および半絶縁膜８のパターニングを行うことで、表面電極４、外周電極５およびフィールド絶縁膜３へのオーバーエッチングの回数を少なくでき、エッチングによる表面電極４、外周電極５およびフィールド絶縁膜３のダメージが抑えられる。表面電極４および外周電極５の表面のオーバーエッチングによる変質を抑制することで、絶縁物の析出等が起こりやすい状態となることが抑制される効果も期待できる。

【0080】

なお、図７～図９に示した例では、フィールド絶縁膜３が外周電極５よりも外側の領域にも設けられており、ＳｉＮ膜およびＳＩｎＳｉＮ膜のエッチングを行う際のエピタキシャル基板３０へのダメージを抑制している。

【0081】

また、ＳｉＮ膜とＳｉＯ_２膜とは同じ工程でエッチングすることができる。そのため、図４のＳＢＤ１０２を形成する場合には、図１０のように、耐湿絶縁膜７のＳｉＮ膜をパターニングするエッチングで、ＳｉＯ_２膜からなるフィールド絶縁膜３に、半絶縁膜８と終端ウェル領域２を含むエピタキシャル基板３０とを接続させるための開口を形成してもよい。また、このエッチングは、上述した第１のエッチング工程で行ってもよい。すなわち、第１のエッチング工程において、耐湿絶縁膜７およびフィールド絶縁膜３の両方を貫通してエピタキシャル層３２の一部を露出させる開口をさらに形成してもよい。

【0082】

耐湿絶縁膜７および半絶縁膜８を形成した後は、例えば感光性ポリイミドを、表面電極４、外周電極５、フィールド絶縁膜３、耐湿絶縁膜７、半絶縁膜８およびエピタキシャル基板３０の表面Ｓ２を覆うように塗布し、フォトリソグラフィー工程により予め定められたパターンを有する表面保護膜１０を形成する。なお、ＳＢＤ１００がシリコーンゲルなどの弾性率の低い封止ゲルで覆われて使用される場合、表面保護膜１０の形成は省略してもよい。

【0083】

その後、エピタキシャル基板３０の裏面Ｓ１上に、例えばスパッタ法により、裏面電極１１を形成することで、図１に示したＳＢＤ１００の構成が得られる。

【0084】

なお、裏面電極１１の形成は、表面電極４および外周電極５を形成する工程の前または後に行われてもよい。裏面電極１１の材料としては、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕのうちの１つまたは複数を含む金属等を用いることができる。裏面電極１１の厚みは、５０ｎｍ以上２μｍ以下が好ましく、例えば、それぞれ厚み１μｍ以下のＴｉとＡｕとの２層膜（Ｔｉ／Ａｕ）で裏面電極１１を形成してもよい。

【0085】

［まとめ］
実施の形態１およびその変形例によれば、表面電極４の外周端部および外周電極５の内周端部に絶縁物が析出することが抑制される。また、終端領域の電位勾配が緩やかになり、過度な電界集中が抑制され、ＳＢＤの絶縁信頼性を高めることができる。

【0086】

＜実施の形態２＞
［装置構成］
図１１は、実施の形態２に係る半導体装置であるＭＯＳＦＥＴ２００の構成を示す部分断面図である。図１２は、ＭＯＳＦＥＴ２００の平面図であり、図１２のＢ－Ｂ線に沿った矢視断面図が図１１に相当する。また、図１３は、活性領域である内側領域ＲＩに形成されるＭＯＳＦＥＴの最小単位構造であるユニットセルＵＣの構成を示す断面図である。ＭＯＳＦＥＴ２００の内側領域ＲＩには、図１３に示すユニットセルＵＣが複数配列されている（図１１の左端部分には最外周のユニットセルＵＣが示されている）。なお、図１１～図１３においては、図１および図２に示した実施の形態１に係るＳＢＤ１００の構成要素と同一の機能を有する要素には、それと同一の符号を付しているため、ここでは実施の形態１と重複する説明は省略する。

【0087】

図１１のように、ＭＯＳＦＥＴ２００は、単結晶基板３１とその上に形成されエピタキシャル層３２とで構成されるエピタキシャル基板３０を用いて形成されている。単結晶基板３１は、ｎ型（第１導電型）の炭化珪素（ＳｉＣ）から成る半導体基板であり、エピタキシャル層３２は、単結晶基板３１上にエピタキシャル成長させたＳｉＣから成る半導体層である。すなわち、ＭＯＳＦＥＴ２００は、ＳｉＣ－ＭＯＳＦＥＴである。本実施の形態では、４Ｈのポリタイプを有するエピタキシャル基板３０を用いた。

【0088】

活性領域におけるエピタキシャル層３２の表側の表層部には、ｐ型（第２導電型）の素子ウェル領域９が選択的に形成されている。また、素子ウェル領域９の表層部には、ｎ型のソース領域１５と、素子ウェル領域９よりも不純物のピーク濃度が高いｐ型のコンタクト領域１９が、それぞれ選択的に形成されている。

【0089】

終端領域におけるエピタキシャル層３２の表側の表層部には、活性領域を取り囲むように、ｐ型の終端ウェル領域２０が選択的に形成されている。終端ウェル領域２０は、内側領域ＲＩと外側領域ＲＯとの境界に接する高濃度領域２１と、高濃度領域２１を取り囲むように高濃度領域２１から外側へ延在し、高濃度領域２１より不純物のピーク濃度が低い低濃度領域２２とを備えている。さらに、高濃度領域２１の表層部には、高濃度領域２１より不純物のピーク濃度が高い終端コンタクト領域２９が設けられている。終端コンタクト領域２９の導電型はｎ型でもよい。さらに、エピタキシャル層３２の外周部の表層部には、ｎ型の外周コンタクト領域２５が形成されている。外周コンタクト領域２５の導電型はｐ型でもよい。

【0090】

以上の不純物領域（素子ウェル領域９、ソース領域１５、コンタクト領域１９、終端ウェル領域２０および外周コンタクト領域２５）を除くエピタキシャル層３２のｎ型の領域は、ドリフトによって電流が流れるドリフト層１である。ドリフト層１の不純物濃度は、単結晶基板３１の不純物濃度よりも低い。そのため、単結晶基板３１は、ドリフト層１に比べて低い抵抗率を有している。ここでは、ドリフト層１の不純物濃度は１×１０^１４／ｃｍ^３以上１×１０^１７／ｃｍ^３以下とした。

【0091】

終端ウェル領域２０は、平面視で活性領域を取り囲むフレーム状（リング状）の領域であり、いわゆるガードリングとして機能する。また、図１１に示すように、終端ウェル領域２０の内側（内周側）の端部を境にして、それよりも内側を活性領域である内側領域ＲＩ、外側を終端領域である外側領域ＲＯと定義されている。

【0092】

活性領域におけるエピタキシャル基板３０の表面Ｓ２上には、ソース領域１５、素子ウェル領域９およびドリフト層１に跨がるようにゲート絶縁膜１２が形成されており、その上にゲート電極１３が形成されている。ゲート絶縁膜１２およびゲート電極１３で覆われた素子ウェル領域９の表層部、すなわち、素子ウェル領域９におけるソース領域１５とドリフト層１との間の部分は、ＭＯＳＦＥＴ２００がオンしたときに反転チャネルが形成されるチャネル領域である。

【0093】

活性領域において、ゲート電極１３は層間絶縁膜１４で覆われており、層間絶縁膜１４の上に、表面電極であるソース電極４１が形成されている。よって、ゲート絶縁膜１２とゲート電極１３との間は、層間絶縁膜１４によって電気的に絶縁されている。図１２のように、ソース電極４１は、内側領域ＲＩの全体に渡るように設けられている。

【0094】

ソース電極４１は、層間絶縁膜１４に形成されたコンタクトホールを通してソース領域１５およびコンタクト領域１９に接続されている。ソース電極４１とコンタクト領域１９とはオーミックコンタクトを形成している。また、エピタキシャル基板３０の裏面Ｓ１上には、ドレイン電極として機能する裏面電極１１が形成されている。

【0095】

図１１のように、ゲート絶縁膜１２、ゲート電極１３、層間絶縁膜１４およびソース電極４１の一部は、内側領域ＲＩと外側領域ＲＯとの境界を越えて、外側領域ＲＯにまで延在している。外側領域ＲＯに引き出されたソース電極４１は、層間絶縁膜１４に形成されたコンタクトホールを通して、終端ウェル領域２０内の終端コンタクト領域２９とオーミックコンタクトまたはショットキーコンタクトを形成するように接続されている。また、外側領域ＲＯに引き出されたゲート電極１３は、ゲート絶縁膜１２を介して終端ウェル領域２０の高濃度領域２１上に配設され、高濃度領域２１と同様に平面視でフレーム状に延在する。

【0096】

外側領域ＲＯに引き出されたゲート電極１３には、層間絶縁膜１４上に形成されたゲート配線電極４２が、層間絶縁膜１４に設けられた開口を通して接続している。ゲート配線電極４２は、ソース電極４１とドレイン電極である裏面電極１１との間の電気的経路を制御するためのゲート信号（制御信号）を受けるための制御配線電極であり、ソース電極４１とは離間して設けられ、電気的にもソース電極４１から絶縁されている。

【0097】

図１２に示されるように、ゲート配線電極４２は、ソース電極４１を囲むように設けられたゲート配線４２ｗと、ワイヤーボンディングが行われるゲートパッド４２ｐとを含んでいる。本実施の形態では、ソース電極４１は平面視で矩形であり、ゲートパッド４２ｐは、矩形のソース電極４１の一辺に形成された凹部に入り込むように設けられている。図１１に示されるゲート配線電極４２は、ゲート配線４２ｗに相当する。なお、図１２の平面図では、エピタキシャル基板３０、ソース電極４１およびゲート配線電極４２のみが示されており、他の要素の図示は省略している。

【0098】

図１２では、ゲート配線４２ｗとゲートパッド４２ｐとが直接接続されているが、ゲート配線４２ｗとゲートパッド４２ｐは、互いに離間し、層間絶縁膜１４の下のゲート電極１３を通して電気的に接続される構成としてもよい。

【0099】

フィールド絶縁膜３は、エピタキシャル基板３０の外側領域ＲＯの表面Ｓ２上に設けられ、高濃度領域２１の一部と低濃度領域２２の全体とを覆い、エピタキシャル基板３０の端縁部近傍まで延在する。フィールド絶縁膜３は、内側領域ＲＩには設けられていない。すなわち、フィールド絶縁膜３には、内側領域ＲＩを内包する開口が設けられている。

【0100】

図１１においては、フィールド絶縁膜３の内周端が層間絶縁膜１４の側面に接続しているが、層間絶縁膜１４の外周端がフィールド絶縁膜３の内周端に乗り上げていてもよい。また、フィールド絶縁膜３と層間絶縁膜１４は、同時に形成された一体的な膜であってもよい。

【0101】

外周電極５は、終端ウェル領域２０と離間して、エピタキシャル基板３０の表面Ｓ２上に設けられ、外周コンタクト領域２５の表面の少なくとも一部と接続している。外周電極５の内周端は、フィールド絶縁膜３の外周端に乗り上げている。

【0102】

耐湿絶縁膜７は、外側領域ＲＯにおいてフィールド絶縁膜３の少なくとも一部の上に設けられ、ソース電極４１の外周端、外周電極５の内周端、ゲート配線電極４２の内周端および外周端を覆っている。耐湿絶縁膜７には、ソース電極４１、外周電極５およびゲート配線電極４２の上に開口が設けられている。ただし、ゲート配線電極４２上の開口部は、図１１に示されていないゲートパッド４２ｐ上に設けられ、ゲート配線４２ｗは耐湿絶縁膜７に完全に覆われる。

【0103】

半絶縁膜８は、耐湿絶縁膜７を覆うように設けられ、耐湿絶縁膜７から露出したソース電極４１および外周電極５と接続している。半絶縁膜８は、ゲートパッド４２ｐとは接続しない。

【0104】

表面保護膜１０は、ソース電極４１の外周端、ゲート配線電極４２の内周端および外周端、ならびに外周電極５を覆うように設けられる。表面保護膜１０には、ソース電極４１およびゲートパッド４２ｐ上に開口が形成されている。なお、ＭＯＳＦＥＴ２００がシリコーンゲルなどの弾性率の低い封止ゲルで覆われて使用される場合、表面保護膜１０は省略される場合がある。

【0105】

耐湿絶縁膜７、半絶縁膜８および表面保護膜１０は、ソース電極４１およびゲートパッド４２ｐ上のワイヤーボンディング等を行う領域およびエピタキシャル基板３０上のダイシングなどを行う領域で開口している。

【0106】

図１１は、実施の形態２に係るＭＯＳＦＥＴ２００の終端部の一断面（図１２のＢ－Ｂ線に沿った断面）を示したものであるが、ＭＯＳＦＥＴ２００の終端部のゲート配線４２ｗが延在する部分の全ての位置で、図１１と同様の断面構造を持つことが好ましい。また、ゲートパッド４２ｐが配設された部分の全ての位置で、耐湿絶縁膜７がゲートパッド４２ｐの内周端および外周端を覆う構造であることが好ましい。すなわち、耐湿絶縁膜７は、平面視で、ソース電極４１の外周端の全周、外周電極５の内周端の全周、ならびに、ゲート配線電極４２の内周端および外周端の全周を覆っていることが好ましい。また、耐湿絶縁膜７が、平面視で、ゲート配線４２ｗの内周端および外周端の全周を覆っていることが好ましい。

【0107】

なお、本実施の形態では、エピタキシャル基板３０がＳｉＣで構成されるものとして説明した。ＳｉＣは、Ｓｉより広いワイドバンドギャップを有し、ＳｉＣを用いたＳｉＣ半導体装置は、Ｓｉを用いたＳｉ半導体装置と比較して、耐圧性に優れ、許容電流密度も高く、また耐熱性も高いため高温動作も可能である。ただし、エピタキシャル基板３０の材料は、ＳｉＣに限定されず、他のワイドバンドギャップ半導体、例えば窒化ガリウム（ＧａＮ）で構成してもよい。また、ワイドバンドギャップ半導体に代えて、例えば珪素（Ｓｉ）を用いてもよい。また、半導体装置は、ＭＯＳＦＥＴ以外のトランジスタであって良く、例えば、ＪＦＥＴ（Junction FET）またはＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

【0108】

［変形例１］
図１４は、実施の形態２の変形例１に係るＭＯＳＦＥＴ２０１の構成を示す平面図である。図１４においては、便宜的にＭＯＳＦＥＴ２０１の上面構成のうち、ソース電極４１、ゲート配線電極４２のみを示している。図１４に示すＭＯＳＦＥＴ２０１は、図１２に示すＭＯＳＦＥＴ２００と異なり、ゲート配線４２ｗがソース電極４１を取り囲まず、平面視で矩形のソース電極４１の一辺に深く形成された凹部に入り込むように設けられている。

【0109】

ＭＯＳＦＥＴ２０１においても、耐湿絶縁膜７は、ソース電極４１の外側端、外周電極５の内側端およびゲート配線電極４２の内周端および外周端を覆い、ソース電極４１、外周電極５およびゲート配線電極４２に乗り上げ、ソース電極４１、外周電極５およびゲート配線電極４２上に開口を有している。また、耐湿絶縁膜７はゲート配線４２ｗを完全に覆い、ゲート配線電極４２上の開口部はゲートパッド４２ｐに設けられる。

【0110】

また、半絶縁膜８は、耐湿絶縁膜７を覆うように設けられ、耐湿絶縁膜７から露出したソース電極４１および外周電極５と接続している。また、半絶縁膜８はゲート配線電極４２とは接続しない。

【0111】

［変形例２］
図１５は、実施の形態２の変形例２に係るＭＯＳＦＥＴ２０２の構成を示す部分断面図であり、図１６はＭＯＳＦＥＴ２０２の構成を示す平面図である。なお、図１６におけるＣ－Ｃ線での矢視断面図が図１５に対応する。図１６においては、便宜的にＭＯＳＦＥＴ２０２の上面構成のうち、ソース電極４１、ゲート配線電極４２のみを示している。

【0112】

図１６に示すＭＯＳＦＥＴ２０２において、ソース電極４１は、平面視で矩形のソースパッド４１ｐと、ゲート配線４２ｗを含むゲート配線電極４２を囲むように形成された表面配線であるソース配線４１ｗとを含んでいる。なお、図１６に示すＭＯＳＦＥＴ２０２において、平面上でゲート配線４２ｗが開口し、ソース配線４１ｗとソースパッド４１ｐはゲート配線４２ｗの開口部で直接接続されているが、ソース配線４１ｗとソースパッド４１ｐは互いに離間し、ソース電極４１、ゲート配線電極４２およびゲート電極１３以外の導電膜を設けて電気的に接続される構成としてもよく、終端コンタクト領域２９を介して電気的に接続される構成としてもよい。

【0113】

ＭＯＳＦＥＴ２０２において、耐湿絶縁膜７は、ソース電極４１、ゲート配線電極４２および外周電極５に乗り上げており、ソースパッド４１ｐの外側端、ソース配線４１ｗの内周端および外周端、ゲート配線電極４２の内周端および外周端、ならびに外周電極５の内周端を覆っている。耐湿絶縁膜７は、平面視で、ソース配線４１ｗの内周端および外周端の全周を覆っていることが好ましい。

【0114】

また、耐湿絶縁膜７には、ソース電極４１、外周電極５およびゲート配線電極４２上に開口が形成されている。ソース電極４１上の開口は、ソース配線４１ｗおよびソースパッド４１ｐの両方の上に設けられている。ゲート配線電極４２上の開口は、ゲートパッド４２ｐ上に設けられているが、ゲート配線４２ｗ上には設けられておらず、ゲート配線４２ｗは耐湿絶縁膜７で完全に覆われている。

【0115】

また、半絶縁膜８は、耐湿絶縁膜７を覆うように設けられ、耐湿絶縁膜７の開口部においてソース配線４１ｗおよび外周電極５と接続している。また、半絶縁膜８はソースパッド４１ｐおよびゲートパッド４２ｐとは接続しない。

【0116】

［動作］
図１１に示した実施の形態２に係るＭＯＳＦＥＴ２００の動作について、２つの状態に分けて説明する。

【0117】

第１の状態は、ゲート電極１３にしきい値以上の正の電圧が印加されている状態である。以下、この状態を「オン状態」と呼ぶ。オン状態では、チャネル領域に反転チャネルが形成される。反転チャネルは、キャリアである電子がソース領域１５とドリフト層１との間を流れるための経路となる。オン状態において、ソース電極４１を基準として、裏面電極１１に高い電圧を印加すると、単結晶基板３１およびドリフト層１を電流が流れる。このときのソース電極４１と裏面電極１１との間の電圧をオン電圧と呼び、ソース電極４１と裏面電極１１と間を流れる電流をオン電流と呼ぶ。オン電流は、チャネルが存在する内側領域ＲＩのみを流れ、外側領域ＲＯには流れない。

【0118】

第２の状態は、ゲート電極１３にしきい値未満の電圧が印加されている状態である。以下、この状態を「オフ状態」と呼ぶ。オフ状態では、チャネル領域に反転チャネルが形成されないため、オン電流は流れない。よって、ソース電極４１と裏面電極１１との間に高電圧が印加されると、この高電圧が維持される。このとき、ゲート電極１３とソース電極４１との間の電圧は、ソース電極４１と裏面電極１１との間の電圧に対して非常に小さいので、ゲート電極１３と裏面電極１１との間にも高電圧が印加されることになる。

【0119】

外側領域ＲＯにおいても、ゲート配線電極４２およびゲート電極１３の各々と、裏面電極１１との間に、高電圧が印加される。内側領域ＲＩに素子ウェル領域９にソース電極４１との電気的コンタクトが形成されているのと同様に、外側領域ＲＯには終端コンタクト領域２９にソース電極４１との電気的コンタクトが形成されているため、ゲート絶縁膜１２および層間絶縁膜１４に高電界が印加されることが防止される。

【0120】

オフ状態における外側領域ＲＯは、実施の形態１で説明したオフ状態のＳＢＤ１００と類似した動作を行う。つまり、ドリフト層１と終端ウェル領域２０とのｐｎ接合界面付近には高電界が印加され、裏面電極１１に臨界電界を超える電圧が印加されるとアバランシェ降伏が起こる。通常、アバランシェ降伏が起こらない範囲でＭＯＳＦＥＴ２００が使用されるように、定格電圧が定められる。

【0121】

オフ状態においては、ドリフト層１と、素子ウェル領域９および終端ウェル領域２０とのｐｎ接合界面から、単結晶基板３１に向かう方向（下方向）とドリフト層１の外周方向（右方向）とに空乏層が広がる。

【0122】

ここで、高湿度下でＭＯＳＦＥＴ２００をオフ状態とした場合を考える。表面保護膜１０がポリイミド等で構成される場合、高湿度下では多くの水分を含有する。この水分が、ソース電極４１、ゲート配線電極４２および外周電極５の表面に達すると、オフ状態のＭＯＳＦＥＴ２００に印加される電圧により、ソース電極４１およびゲート配線電極４２が陰極、外周電極５が陽極として作用する。表面保護膜１０が形成されない場合においても、封止ゲルに多くの水分が透過してＭＯＳＦＥＴ２００に到達し、同様にソース電極４１およびゲート配線電極４２が陰極、外周電極５が陽極として作用する。また、ゲート電極１３にソース電極４１以下の電圧が印可されている場合は、ゲート配線電極４２が陰極、ソース電極４１が陽極という関係も成り立つ。

【0123】

陰極となるソース電極４１およびゲート配線電極４２の近傍では、実施の形態１で説明した酸素の還元反応および水素の生成反応が生じる。これに伴い、ソース電極４１およびゲート配線電極４２の近傍で水酸化物イオンの濃度が増加する。水酸化物イオンは、ソース電極４１およびゲート配線電極４２と化学的に反応する。例えばソース電極４１およびゲート配線電極４２がアルミニウムで構成される場合は、上記化学反応によってアルミニウムが水酸化アルミニウムとなることがある。また、水酸化アルミニウムは周囲の温度やｐＨなどにより酸化アルミニウムとなることがある。

【0124】

また、陽極となる外周電極５の近傍では、例えば表面電極４がアルミニウムで構成される場合は、アルミニウムがＡｌ^３＋となって溶けだし、周囲の水分と反応して水酸化アルミニウムまたは酸化アルミニウムとなる。

【0125】

このような反応は、ゲート配線電極４２が陰極、ソース電極４１が陽極の関係となった場合、またはその逆の関係となった場合にも、その極性に応じて同様に発生する。

【0126】

これらの水酸化アルミニウムまたは酸化アルミニウムはソース電極４１、ゲート配線電極４２および外周電極５の表面に絶縁物として析出する。この析出によってソース電極４１、ゲート配線電極４２および外周電極５の上の膜が割れたり押し上げられたりして剥離し、剥離が進展してフィールド絶縁膜３および層間絶縁膜１４の上部に空洞部が形成されると、空洞部に水分が入り込む。この空洞部に入り込んだ水分は、過剰なリーク電流や、空洞部で気中放電などを生じさせ、ＭＯＳＦＥＴ２００が素子破壊を引き起こす原因となり得る。また、絶縁物の析出により体積膨張が生じた場合、ソース電極４１、ゲート配線電極４２および外周電極５の下の膜やエピタキシャル基板３０に応力が加わり、ＭＯＳＦＥＴ２００の物理的な破壊を引き起こして素子破壊を引き起こす原因となり得る。

【0127】

上記の水酸化アルミニウムまたは酸化アルミニウムの析出反応は、電界強度により加速される。特にゲート配線電極４２の外周端部や外周電極５の内周端部は高電界になりやすく、またエピタキシャル基板３０が炭化珪素からなる場合はドリフト層１が高濃度になるため電界強度がより一層高くなり、水酸化アルミニウムまたは酸化アルミニウムの析出反応が加速される。また、ソース電極４１の外周端部やゲート配線電極４２の内周端部においても、ゲート配線電極４２に印加される電圧によって高電界となり、水酸化アルミニウムまたは酸化アルミニウムの析出反応が加速される。

【0128】

また、半絶縁膜８がソース電極４１、ゲート配線電極４２および外周電極５の端部と接続している場合、半絶縁膜８を通して水分がソース電極４１、ゲート配線電極４２および外周電極５の端部に到達するとともに、半絶縁膜８を通してソース電極４１、ゲート配線電極４２および外周電極５との電子の交換が行われ、水酸化アルミニウムまたは酸化アルミニウムの析出反応がより一層加速される。さらに、半絶縁膜８の導電性によりソース電極４１、ゲート配線電極４２の端部および外周電極５の内周端部の周辺で電位勾配が発生しやすく、電界強度による水酸化アルミニウムまたは酸化アルミニウムの析出反応の加速も生じる可能性がある。

【0129】

また、ゲート配線電極４２への印加電圧はＭＯＳＦＥＴ２００の動作中に絶えず変化しており、ゲート配線電極４２はソース電極４１に対して陽極になったり負極になったりを繰り返す。このとき、電子がソース電極４１およびゲート配線電極４２の間を行き来し、その速度に応じて水酸化アルミニウムまたは酸化アルミニウムの析出反応の加速が生じる可能性がある。

【0130】

これに対し、実施の形態２のＭＯＳＦＥＴ２００においては、耐湿絶縁膜７がゲート配線４２ｗを完全に覆い、またソース電極４１の外側端面および外周電極５の内側端面を覆っている。また、耐湿絶縁膜７がゲートパッド４２ｐの外周端面および内周端面を覆っている。このため、特に水酸化アルミニウムまたは酸化アルミニウムが析出しやすいゲート配線電極４２、ソース電極４１の外周端部および外周電極５の内周端部に水分が到達することが防止される。その結果、水酸化アルミニウムまたは酸化アルミニウムの析出を抑制することができる。

【0131】

また、ＭＯＳＦＥＴ２００においては、耐湿絶縁膜７の開口部を通して半絶縁膜８がソース電極４１および外周電極５と接続しており、半絶縁膜８はゲート配線電極４２と接続していない。そのため、ソース電極４１から外周電極５にかけて、ゲート配線電極４２の電位に影響されない緩やかな電位勾配が形成される。これにより、終端ウェル領域２の周辺において過度な電界集中の発生を抑制することができる。

【0132】

以上の効果は、実施の形態２の変形例１および２で説明したＭＯＳＦＥＴ２０１および２０２においても得られる。

【0133】

図１４に示すＭＯＳＦＥＴ２０１においては、ゲート配線４２ｗがソース電極４１を取り囲まず、平面視で矩形のソース電極４１の一辺の凹部に入り込むように設けられている。このような場合においても、耐湿絶縁膜７は、ゲートパッド４２ｐの端部を覆うとともに、ゲート配線４２ｗを完全に覆い、またソース電極４１の外周端および外周電極５の内周端を覆う。このため、特に水酸化アルミニウムまたは酸化アルミニウムが析出しやすいゲート配線電極４２、ソース電極４１の外周端部および外周電極５の内周端部に水分が到達しにくく、水酸化アルミニウムまたは酸化アルミニウムの析出を抑制することができる。

【0134】

また、ＭＯＳＦＥＴ２０１においても、耐湿絶縁膜７の開口部を通して半絶縁膜８がソース電極４１および外周電極５と接続しており、半絶縁膜８はゲート配線電極４２と接続していない。そのため、ソース電極４１から外周電極５にかけて、ゲート配線電極４２の電位に影響されない緩やかな電位勾配が形成される。これにより、終端ウェル領域２の周辺において過度な電界集中の発生を抑制することができる。

【0135】

図１５に示すＭＯＳＦＥＴ２０２においては、ソース配線４１ｗがゲート配線電極４２を取り囲むように設けられている。このような場合においても、耐湿絶縁膜７がソースパッド４１ｐの外側端面、ソース配線４１ｗの内周端および外周端、外周電極５の内側端面、ゲート配線電極４２の内周端および外周端を覆う構成になっている。このため、特に水酸化アルミニウムまたは酸化アルミニウムが析出しやすいゲート配線電極４２、ソース電極４１の外周端部および外周電極５の内周端部に水分が到達しにくく、水酸化アルミニウムまたは酸化アルミニウムの析出を抑制することができる。

【0136】

また、ＭＯＳＦＥＴ２０２においては、耐湿絶縁膜７の開口部を通して半絶縁膜８がソース配線４１ｗおよび外周電極５と接続しており、半絶縁膜８はゲート配線電極４２と接続していない。そのため、ソース配線４１ｗから外周電極５にかけて、ゲート配線電極４２の電位に影響されない緩やかな電位勾配が形成される。これにより、終端ウェル領域２の周辺において過度な電界集中の発生を抑制することができる。

【0137】

［製造方法］
次に、実施の形態２のＭＯＳＦＥＴ２００の製造方法について説明する。

【0138】

まず、実施の形態１と同様に、ｎ型不純物を比較的高濃度（ｎ^＋）に含む低抵抗の単結晶基板３１を準備する。単結晶基板３１は４Ｈのポリタイプを有するＳｉＣ基板であり、４度または８度のオフ角を有している。

【0139】

次に、単結晶基板３１上において、ＳｉＣのエピタキシャル成長を行い、ｎ型で不純物濃度が１×１０^１４／ｃｍ^３以上１×１０^１７／ｃｍ^３以下のエピタキシャル層３２を形成する。その結果、単結晶基板３１およびエピタキシャル層３２からなるエピタキシャル基板３０が得られる。

【0140】

次に、フォトリソグラフィー工程によるレジストマスクの形成と、このレジストマスクを注入マスクとして用いてのイオン注入工程とを組み合わせて、エピタキシャル層３２の上層部に不純物領域を形成する工程を繰り返すことで、エピタキシャル層３２の上層部に、終端ウェル領域２０、素子ウェル領域９、コンタクト領域１９、ソース領域１５、終端コンタクト領域２９および外周コンタクト領域２５を形成する。

【0141】

これらのイオン注入において、ｎ型不純物としてはＮ（窒素）等が用いられ、ｐ型不純物としてはＡｌまたはＢ等が用いられる。素子ウェル領域９と、終端ウェル領域２０の高濃度領域２１とは、一括して形成することができる。また、コンタクト領域１９と、終端コンタクト領域２９とは、一括して形成することができる。ソース領域１５と外周コンタクト領域２５とは、一括して形成することができる。また、終端コンタクト領域２９は、ソース領域１５と一括して形成してもよい。また、外周コンタクト領域２５はコンタクト領域１９と一括して形成してもよい。

【0142】

素子ウェル領域９と、終端ウェル領域２０の高濃度領域２１との不純物濃度は、１．０×１０^１８／ｃｍ^３以上１．０×１０^２０／ｃｍ^３以下とする。ソース領域１５の不純物濃度は、１．０×１０^１９／ｃｍ^３以上１．０×１０^２１／ｃｍ^３以下とし、素子ウェル領域９の不純物濃度よりも高くする。終端ウェル領域２０低濃度領域２２のドーズ量は、０．５×１０^１３／ｃｍ^２以上５×１０^１３／ｃｍ^２以下とすることが好ましく、例えば１．０×１０^１３／ｃｍ^２とする。コンタクト領域、終端コンタクト領域２９および外周コンタクト領域２５の不純物濃度は素子ウェル領域９の不純物濃度よりも高くする。

【0143】

イオン注入の注入エネルギーは、Ａｌの場合、例えば１００ｋｅＶ以上７００ｋｅＶ以下とする。この場合、上記ドーズ量［ｃｍ^－２］から換算された低濃度領域２２の不純物濃度は、１×１０^１７／ｃｍ^３以上１×１０^１９／ｃｍ^３以下となる。また、イオン注入の注入エネルギーは、Ｎの場合、例えば２０ｋｅＶ以上３００ｋｅＶ以下とする。

【0144】

その後、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で、１３００℃以上１９００℃以下の温度で、３０秒以上１時間以下のアニールが行われる。このアニールにより、イオン注入によって添加された不純物が活性化される。

【0145】

次に、例えばＣＶＤ法により、エピタキシャル基板３０の表面上に、フィールド絶縁膜３となる厚さ１μｍのＳｉＯ_２膜を堆積する。その後、フォトリソグラフィー工程およびエッチング工程により、内側領域ＲＩ、外側領域ＲＯの高濃度領域２１上の一部の領域、外周電極５をエピタキシャル基板３０に接続させる領域のＳｉＯ_２膜を除去するように、ＳｉＯ_２膜をパターニングする。それにより、エピタキシャル基板３０の表面Ｓ２上にフィールド絶縁膜３が形成される。

【0146】

続いて、フィールド絶縁膜３に覆われていないエピタキシャル層３２の表面Ｓ２を熱酸化することによって、ゲート絶縁膜１２となるＳｉＯ_２を形成する。そして、ゲート絶縁膜１２上に、ゲート電極１３となる導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成する。さらに、フォトリソグラフィー工程とエッチング工程により、多結晶珪素膜をパターニングすることにより、ゲート電極１３を形成する。

【0147】

次に、ＣＶＤ法により層間絶縁膜１４となるＳｉＯ_２膜を形成する。そして、フォトリソグラフィー工程とエッチング工程により、ＳｉＯ_２を貫通して、コンタクト領域１９、ソース領域１５のそれぞれに到達するコンタクトホールを形成する。それと同時に、外側領域ＲＯにおいて、層間絶縁膜１４を貫通してゲート電極１３に達するコンタクトホールを形成する。また、フィールド絶縁膜３上およびエピタキシャル層３２の外周部からＳｉＯ_２膜を除去する。

【0148】

層間絶縁膜１４は、フィールド絶縁膜３の上に乗り上げる構成としてもよい。また、外周電極５をエピタキシャル基板３０に接続させるためにフィールド絶縁膜３に設けられる開口は、層間絶縁膜１４のパターニングの際に形成してもよい。また、フィールド絶縁膜３と層間絶縁膜１４の形成を同じ工程で行い、フィールド絶縁膜３と層間絶縁膜１４とを一体的な膜としてもよい。

【0149】

次に、エピタキシャル基板３０の表面Ｓ２上に、スパッタ法または蒸着法などにより、ソース電極４１、ゲート配線電極４２および外周電極５となる材料層を形成し、その材料層をフォトリソグラフィー工程とエッチング工程によりパターニングする。ソース電極４１、ゲート配線電極４２および外周電極５となる材料層としては、例えば、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕのいずれか１つまたは複数を含む金属、またはＡｌ－ＳｉのようなＡｌ合金等が用いられる。このような材料層と接するエピタキシャル基板３０の部分には、予め熱処理によってシリサイド膜を形成しておいてもよい。

【0150】

次に、例えばプラズマＣＶＤにより耐湿絶縁膜７となるＳｉＮ膜を形成する。その後、フォトリソグラフィー工程とエッチング工程により、半絶縁膜８とソース電極４１および外周電極５とを接続させる領域と、ワイヤーボンディングおよびダイシング等を行う領域のＳｉＮ膜を除去することで、それらの領域に開口を有する耐湿絶縁膜７を形成する。

【0151】

次に、例えばプラズマＣＶＤにより半絶縁膜８となるＳＩｎＳｉＮ膜を形成する。その後、フォトリソグラフィー工程とエッチング工程により、ワイヤーボンディングおよびダイシング等を行う領域のＳＩｎＳｉＮ膜を除去することで、それらの領域に開口を有する半絶縁膜８を形成する。

【0152】

ワイヤーボンディングおよびダイシング等を行う領域のＳｉＮ膜およびＳＩｎＳｉＮ膜の除去は、同じエッチング工程で行ってもよい。また、半絶縁膜８の形成において、ＳＩｎＳｉＮ膜上に、耐湿性、絶縁性の高いＳｉＮ膜を形成することで、半絶縁膜８を積層構造としてもよい。

【0153】

次に、例えば感光性ポリイミドを、ソース電極４１、ゲート配線電極４２、外周電極５、フィールド絶縁膜３、層間絶縁膜１４、耐湿絶縁膜７、半絶縁膜８上およびエピタキシャル基板３０の表面Ｓ２を覆うように塗布し、フォトリソグラフィー工程により予め定められたパターンを有する表面保護膜１０を形成する。なお、ＭＯＳＦＥＴ２００がシリコーンゲルなどの弾性率の低い封止ゲルで覆われて使用される場合、表面保護膜１０の形成は省略してもよい。

【0154】

その後、エピタキシャル基板３０の裏面Ｓ１上に、例えばスパッタ法により、裏面電極１１を形成することで、図１１に示したＭＯＳＦＥＴ２００の構成が得られる。

【0155】

なお、裏面電極１１の形成は、ソース電極４１、ゲート配線電極４２および外周電極５の形成する工程の前または後に行われてもよい。裏面電極１１の材料としては、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕのうちの１つまたは複数を含む金属等を用いることができる。裏面電極１１の厚みは、５０ｎｍ以上２μｍ以下が好ましく、例えば、それぞれ厚み１μｍ以下のＴｉとＡｕとの２層膜（Ｔｉ／Ａｕ）で裏面電極１１を形成してもよい。

【0156】

［まとめ］
実施の形態２およびその変形例の構成によれば、ソース電極４１、ゲート配線電極４２および外周電極５の端部に絶縁物が析出することが抑制される。また、終端領域の電位勾配を緩やかにして過度な電界集中を抑制し、ＭＯＳＦＥＴの絶縁信頼性を高めることができる。

【0157】

＜実施の形態３＞
実施の形態３では、上述した実施の形態１および２に係る半導体装置を電力変換装置に適用した例を示す。ここでは、電力変換装置としての三相のインバータに、実施の形態１および２に係る半導体装置を適用した場合について説明する。

【0158】

図１７は、実施の形態３に係る電力変換装置２０００を適用した電力変換システムの構成を概略的に示すブロック図である。

【0159】

図１７に示す電力変換システムは、電源１０００、電力変換装置２０００および負荷３０００を有している。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、また、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成してもよい。また、電源１０００を、直流系統から出力される直流電力を予め定められた電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。

【0160】

電力変換装置２０００は、電源１０００と負荷３０００との間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図１７に示すように、直流電力を交流電力に変換して出力する主変換回路２００１と、主変換回路２００１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２００２と、駆動回路２００２を制御する制御信号を駆動回路２００２に出力する制御回路２００３とを有している。

【0161】

負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。

【0162】

以下、電力変換装置２０００の詳細を説明する。主変換回路２００１は、スイッチング素子および還流ダイオードを有しており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２００１の具体的な回路構成には種々のものがあるが、本実施の形態に係る主変換回路２００１は、２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続された６つの還流ダイオードで構成することができる。主変換回路２００１の各スイッチング素子と各還流ダイオードとの少なくとも何れかに、上述した実施の形態１または２に係る半導体装置が適用されている。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２００１の３つの出力端子は、負荷３０００に接続される。

【0163】

駆動回路２００２は、主変換回路２００１のスイッチング素子を駆動する駆動信号を生成し、それを主変換回路２００１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２００３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧より大きい電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧より小さい電圧信号（オフ信号）である。

【0164】

制御回路２００３は、負荷３０００に所望の電力が供給されるよう主変換回路２００１のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２００１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御によって主変換回路２００１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２００２に制御指令（制御信号）を出力する。駆動回路２００２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。

【0165】

本実施の形態に係る電力変換装置では、主変換回路２００１の還流ダイオードとして実施の形態１に係る半導体装置を、スイッチング素子として実施の形態２に係る半導体装置を適用することができる。また、このように実施の形態１および２に係る半導体装置を電力変換装置２０００に適用した場合、通常はゲルまたは樹脂などに埋め込まれて使用するが、これらの材料も完全に水分を遮断できるわけではなく、実施の形態１および実施の形態２で示した構成により半導体装置の絶縁保護が維持される。これにより信頼性向上を実現することができる。

【0166】

本実施の形態では、実施の形態１および２に係る半導体装置が適用される電力変換装置を、２レベルの三相インバータとした例を説明したが、実施の形態１および２に係る半導体装置は種々の電力変換装置に適用することができる。例えば、電力変換装置は、３レベルのようなマルチレベルのものであってもよい。単相負荷に電力を供給する場合には、電力変換装置は単相のインバータでもよい。直流負荷等に電力を供給する場合には、電力変換装置はＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータでもよい。

【0167】

また、実施の形態１および２に係る半導体装置を適用した電力変換装置は、電動機を負荷とするものに限定されず、例えば、放電加工機、レーザー加工機、誘導加熱調理器、または非接触器給電システムのための電源装置に用いることもでき、さらには太陽光発電システムおよび蓄電システム等のパワーコンディショナーとして用いることも可能である。

【0168】

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

【0169】

上記した説明は、すべての態様において、例示であって、例示されていない無数の変形例が想定され得るものと解される。例えば、任意の構成要素を変形、追加または省略すること、および、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、それを他の実施の形態の構成要素と組み合わせることも想定され得る。

【0170】

また、矛盾が生じない限り、上記の各実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよい。さらに、本開示に係る技術を構成する構成要素は概念的な単位であって、１つの構成要素が複数の構造物を含んでもよく、また、１つの構成要素が、ある構造物の一部となっていてもよい。また、本開示に係る技術の構成要素には、それと同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれる。

【符号の説明】

【0171】

１ ドリフト層、２ 終端ウェル領域、３ フィールド絶縁膜、４ 表面電極、５ 外周電極、６ 補助電極、７ 耐湿絶縁膜、８ 半絶縁膜、９ 素子ウェル領域、１０ 表面保護膜、１１ 裏面電極、１２ ゲート絶縁膜、１３ ゲート電極、１４ 層間絶縁膜、１５ ソース領域、１９ コンタクト領域、２０ 終端ウェル領域、２１ 高濃度領域、２２ 低濃度領域、２５ 外周コンタクト領域、２９ 終端コンタクト領域、３０ エピタキシャル基板、３１ 単結晶基板、３２ エピタキシャル層、４１ ソース電極、４１ｐ ソースパッド、４１ｗ ソース配線、４２ ゲート配線電極、４２ｐ ゲートパッド、４２ｗ ゲート配線、１００～１０４ ＳＢＤ、２００～２０１ ＭＯＳＦＥＴ、Ｓ１ エピタキシャル基板の裏面、Ｓ２ エピタキシャル基板の表面、ＵＣ ユニットセル、ＲＩ 内側領域、ＲＯ 外側領域、１０００ 電源、２０００ 電力変換装置、２００１ 主変換回路、２００２ 駆動回路、２００３ 制御回路、３０００ 負荷。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】