ホーム > 特許ランキング > 日本電波工業株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-29
(45)【発行日】2024-12-09
(54)【発明の名称】周波数計測器
(51)【国際特許分類】
G01H 13/00 20060101AFI20241202BHJP
G01R 23/14 20060101ALI20241202BHJP
H03L 7/06 20060101ALI20241202BHJP
H03L 7/099 20060101ALI20241202BHJP
G01N 5/02 20060101ALN20241202BHJP
【ＦＩ】
G01H13/00
G01R23/14 C
H03L7/06 230
H03L7/099 110
G01N5/02 A
【請求項の数】
4
(21)【出願番号】P 2021075241
(22)【出願日】2021-04-27
(65)【公開番号】P2022169296
(43)【公開日】2022-11-09
【審査請求日】2024-03-05
(73)【特許権者】
【識別番号】000232483
【氏名又は名称】日本電波工業株式会社
(74)【代理人】
【識別番号】110002756
【氏名又は名称】弁理士法人弥生特許事務所
(72)【発明者】
【氏名】赤池 和男
(72)【発明者】
【氏名】古幡 司
【審査官】福田 裕司
(56)【参考文献】
【文献】特開２０１５－１１９３７８（ＪＰ，Ａ）
【文献】特開２０１４－００６２１１（ＪＰ，Ａ）
【文献】特開２０１８－１６３０３７（ＪＰ，Ａ）
【文献】特表２０１８－５１２８０６（ＪＰ，Ａ）
【文献】特開２０１２－２２５８５６（ＪＰ，Ａ）
【文献】実開昭６３－０３８０７５（ＪＰ，Ｕ）
【文献】米国特許第７６０９０９６（ＵＳ，Ｂ１）
【文献】米国特許出願公開第２０１０／０１４１３１４（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｈ １３／００
Ｇ０１Ｒ ２３／１４
Ｈ０３Ｌ ７／０６
Ｈ０３Ｌ ７／０９９
Ｇ０１Ｎ ５／０２
(57)【特許請求の範囲】
【請求項1】
周波数信号の周波数を計測する周波数計測器において、前記周波数信号をディジタル化して、計測対象のディジタル周波数信号を得るアナログ／ディジタル変換器と、
前記計測対象のディジタル周波数信号に対し、比較用のディジタル周波数信号を乗算して、これらのディジタル周波数信号の位相差に対応する位相差信号を出力する乗算部と、
前記乗算部から取得した前記位相差信号と、これまでに取得した前記位相差信号の積分値とを加算して、新たな積分値を出力信号として出力するループフィルタと、
前記ループフィルタの出力信号と、予め設定された周波数を示す周波数値信号とを加算して、周波数設定信号として出力する加算部と、
前記周波数設定信号に基づき、前記比較用のディジタル周波数信号を生成するＤＤＳ（Direct Digital Synthesizer）と、を含むＰＬＬ（Phase Locked Loop）回路と、
前記ループフィルタの出力信号を、前記計測対象のディジタル周波数信号の周波数に換算する周波数換算部と、を備え、
前記予め設定された周波数は、前記ＰＬＬ回路の引き込み可能周波数範囲内の周波数であることを特徴とする周波数計測器。
【請求項2】
前記予め設定された周波数は、引き込み可能周波数範囲の中心周波数であることを特徴とする請求項１に記載の周波数計測器。
【請求項3】
前記ループフィルタの出力信号の累積加算平均を行う平均化部を備え、前記周波数換算部は前記平均化部にて平均化された後の前記出力信号を前記周波数に換算することを特徴とする請求項1または２に記載の周波数計測器。
【請求項4】
前記計測対象のディジタル周波数信号は、前記アナログ／ディジタル変換器にてディジタル化されたディジタル周波数信号が逓倍または分周されてから前記乗算部に入力されるものであることを特徴とする請求項１ないし３のいずれか一つに記載の周波数計測器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、周波数信号の周波数を計測する周波数計測器に関する。
【背景技術】
【0002】
気体や液体に含まれる感知対象物を検出する検出装置においては、感知センサとなる水晶振動子に対する感知対象物の吸着に伴う発振周波数の変化を検出する周波数計測が行われる（例えば特許文献１）。
周波数計測を行うにあたっては、できるだけ簡素な論理回路にて機器コスト及び消費電力を抑えつつ、精度の高い周波数計測を行うことが要請される。
周波数計測を行うにあたっては、できるだけ簡素な論理回路にて機器コスト及び消費電力を抑えつつ、精度の高い周波数計測を行うことが要請される。
【0003】
特許文献２には、ＰＬＬ（Phase Locked Loop）回路内の発振器を制御するための制御信号に基づいてＰＬＬ回路に入力される入力信号の周波数を推定する技術が記載されている。しかしながら、特許文献２に記載のＰＬＬ回路は、入力信号と同周波数、同位相の信号を発生させ、出力するために構成されたものである。このため、外部から入力された周波数信号の周波数を計測する専用の周波数計測器に適した構成は、特許文献２には開示されていない。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００８－２４９７２９号公報
【文献】特開平０６－５８９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明はこのような事情の下になされたものであり、簡素な構成で周波数信号の周波数を高精度に計測する技術を提供する。
【課題を解決するための手段】
【0006】
本周波数計測器は、周波数信号の周波数を計測する周波数計測器において、
前記周波数信号をディジタル化して、計測対象のディジタル周波数信号を得るアナログ／ディジタル変換器と、
前記計測対象のディジタル周波数信号に対し、比較用のディジタル周波数信号を乗算して、これらのディジタル周波数信号の位相差に対応する位相差信号を出力する乗算部と、
前記乗算部から取得した前記位相差信号と、これまでに取得した前記位相差信号の積分値とを加算して、新たな積分値を出力信号として出力するループフィルタと、
前記ループフィルタの出力信号と、予め設定された周波数を示す周波数値信号とを加算して、周波数設定信号として出力する加算部と、
前記周波数設定信号に基づき、前記比較用のディジタル周波数信号を生成するＤＤＳ（Direct Digital Synthesizer）と、を含むＰＬＬ（Phase Locked Loop）回路と、
前記ループフィルタの出力信号を、前記計測対象のディジタル周波数信号の周波数に換算する周波数換算部と、を備え、
前記予め設定された周波数は、前記ＰＬＬ回路の引き込み可能周波数範囲内の周波数であることを特徴とする。
前記周波数信号をディジタル化して、計測対象のディジタル周波数信号を得るアナログ／ディジタル変換器と、
前記計測対象のディジタル周波数信号に対し、比較用のディジタル周波数信号を乗算して、これらのディジタル周波数信号の位相差に対応する位相差信号を出力する乗算部と、
前記乗算部から取得した前記位相差信号と、これまでに取得した前記位相差信号の積分値とを加算して、新たな積分値を出力信号として出力するループフィルタと、
前記ループフィルタの出力信号と、予め設定された周波数を示す周波数値信号とを加算して、周波数設定信号として出力する加算部と、
前記周波数設定信号に基づき、前記比較用のディジタル周波数信号を生成するＤＤＳ（Direct Digital Synthesizer）と、を含むＰＬＬ（Phase Locked Loop）回路と、
前記ループフィルタの出力信号を、前記計測対象のディジタル周波数信号の周波数に換算する周波数換算部と、を備え、
前記予め設定された周波数は、前記ＰＬＬ回路の引き込み可能周波数範囲内の周波数であることを特徴とする。
【0007】
前記周波数計測器は、以下の特徴を備えていてもよい。
（ａ）前記予め設定された周波数は、引き込み可能周波数範囲の中心周波数であること。
（ｂ）前記ループフィルタの出力信号の累積加算平均を行う平均化部を備え、前記周波数換算部は前記平均化部にて平均化された後の前記出力信号を前記周波数に換算すること。
（ｃ）前記計測対象のディジタル周波数信号は、前記アナログ／ディジタル変換器にてディジタル化されたディジタル周波数信号が逓倍または分周されてから前記乗算部に入力されるものであること。
（ａ）前記予め設定された周波数は、引き込み可能周波数範囲の中心周波数であること。
（ｂ）前記ループフィルタの出力信号の累積加算平均を行う平均化部を備え、前記周波数換算部は前記平均化部にて平均化された後の前記出力信号を前記周波数に換算すること。
（ｃ）前記計測対象のディジタル周波数信号は、前記アナログ／ディジタル変換器にてディジタル化されたディジタル周波数信号が逓倍または分周されてから前記乗算部に入力されるものであること。
【発明の効果】
【0008】
本周波数計測器は、ＰＬＬ回路に設けられたループフィルタからの出力信号に基づいて、当該ＰＬＬ回路に入力される周波数信号の周波数を計測するにあたり、計測対象及び比較用のディジタル周波数信号を乗算する乗算部を用いてこれらの周波数信号の位相差を示す位相差信号を取得している。ディジタル周波数信号同士の乗算のみを行う乗算部は、他のタイプの位相比較器と比べて構成が簡素であるので、複雑な論理回路を用いずに正確な周波数計測を行うことができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
図１は、本実施の形態に係る周波数計測器１の構成例を示している。本例の周波数計測器１は、ＰＬＬ回路に設けられているループフィルタ１４からの出力信号を用いて計測対象の周波数信号の周波数を計測する。
ＰＬＬ回路は、アナログ／ディジタル変換器（ＡＤＣ：Analog Digital Convertor）１１と、乗算部１２と、ＬＰＦ１３と、ループフィルタ１４と、加算部１５と、ＤＤＳ（Direct Digital Synthesizer）１６とを備えている。既述のように、水晶振動子を利用した検出装置から出力される周波数信号の周波数を計測する場合、周波数の変動範囲は、検出装置が感知対象物の濃度を測定することが可能な範囲などに応じて予め決まっている。そこで、ＰＬＬ回路の引き込み可能周波数範囲は、上述の周波数の変動範囲と一致するように、または当該周波数の変動範囲が含まれるように設定する場合を例示できる。
ＰＬＬ回路は、アナログ／ディジタル変換器（ＡＤＣ：Analog Digital Convertor）１１と、乗算部１２と、ＬＰＦ１３と、ループフィルタ１４と、加算部１５と、ＤＤＳ（Direct Digital Synthesizer）１６とを備えている。既述のように、水晶振動子を利用した検出装置から出力される周波数信号の周波数を計測する場合、周波数の変動範囲は、検出装置が感知対象物の濃度を測定することが可能な範囲などに応じて予め決まっている。そこで、ＰＬＬ回路の引き込み可能周波数範囲は、上述の周波数の変動範囲と一致するように、または当該周波数の変動範囲が含まれるように設定する場合を例示できる。
【0011】
ＡＤＣ１１は、被計測信号入力部１０１から入力される計測対象のアナログの周波数信号（例えば正弦波信号）をディジタル周波数信号に変換する。ＡＤＣ１１は、前記周波数信号をアップサンプリングにより逓倍し、またはダウンサンプリングにより分周する機能を備えていてもよい。またはＡＤＣ１１の後段に逓倍器や分周器を設けてディジタルの周波数信号の逓倍／分周を行ってもよい。
【0012】
乗算部１２は、ＡＤＣ１１側から入力される計測対象のディジタル周波数信号と、ＤＤＳ１６側から入力される比較用のディジタル周波数信号との乗算を行い、その値を位相差信号として出力する。
計測対象のディジタル周波数信号がｓｉｎ（ω１ｔ＋α）で表され、比較用のディジタル周波数信号の周波数信号をｓｉｎ（ω２ｔ＋β）で表される場合、その乗算値は下記（１）式となる。
ｓｉｎ（ω１ｔ＋α）×ｓｉｎ（ω２ｔ＋β）
＝ｃｏｓ（（ω２－ω１）ｔ＋β－α）－ｃｏｓ（（ω２＋ω１）ｔ＋β＋α）
…（１）
そして、両周波数信号の周波数差が十分に小さく、角周波数をω２≒ω１≒ωと表すことができるとき、上記（１）式は、下記（１）’式に簡略化できる。
ｃｏｓ（β－α）－ｃｏｓ（２ωｔ＋β＋α） …（１）’
計測対象のディジタル周波数信号がｓｉｎ（ω１ｔ＋α）で表され、比較用のディジタル周波数信号の周波数信号をｓｉｎ（ω２ｔ＋β）で表される場合、その乗算値は下記（１）式となる。
ｓｉｎ（ω１ｔ＋α）×ｓｉｎ（ω２ｔ＋β）
＝ｃｏｓ（（ω２－ω１）ｔ＋β－α）－ｃｏｓ（（ω２＋ω１）ｔ＋β＋α）
…（１）
そして、両周波数信号の周波数差が十分に小さく、角周波数をω２≒ω１≒ωと表すことができるとき、上記（１）式は、下記（１）’式に簡略化できる。
ｃｏｓ（β－α）－ｃｏｓ（２ωｔ＋β＋α） …（１）’
【0013】
（１）’式より、ＰＬＬ回路がロックしたとき、計測対象のディジタル周波数信号と比較用のディジタル周波数信号とは、周波数が一致し、位相が９０°ずれた直交状態となり、乗算値の直流成分の値はゼロとなる。一方、周波数差があり、位相が直交していない場合には、位相差に対応する直流成分（ｃｏｓ（β－α））が出力される。本例のＰＬＬ回路は、上述の直流成分を位相差信号として用いる。
ＬＰＦ（Low Pass Filter）１３は、（１）’式の第２項の２倍波の交流成分を減衰させ、既述の直流成分である位相差信号をループフィルタ１４に向けて出力する。
ＬＰＦ（Low Pass Filter）１３は、（１）’式の第２項の２倍波の交流成分を減衰させ、既述の直流成分である位相差信号をループフィルタ１４に向けて出力する。
【0014】
ループフィルタ１４は、乗算部１２から取得した位相差信号と、これまでに取得した位相差信号の積分値とを加算し、新たな積分値を出力信号として出力するローパスフィルタリングを行う。後述のように、ＰＬＬ回路がロックし、位相差信号の平均値がゼロとなったとき、ループフィルタ１４からは、計測対象のディジタル周波数信号の周波数に対応する平均値を有するディジタル信号が出力される。
ループフィルタ１４は、計測対象の周波数信号の変動範囲に応じ、ＰＬＬ回路のループ帯域と、過渡応答に係るダンピングの調整とを行うように、各種の設定項目が調節される。
ループフィルタ１４は、計測対象の周波数信号の変動範囲に応じ、ＰＬＬ回路のループ帯域と、過渡応答に係るダンピングの調整とを行うように、各種の設定項目が調節される。
【0015】
加算部１５は、ループフィルタ１４から出力された出力信号と、周波数値信号入力部１０２を介して入力された、予め設定された周波数を示す周波数値信号とを加算する。予め設定された周波数としては、引き込み可能周波数範囲内の周波数、例えば前記引き込み可能周波数範囲の中心周波数が設定される。ＰＬＬ回路からの周波数信号の出力を行わない本例の周波数計測器１において、引き込み可能周波数範囲とは、被計測信号入力部１０１から入力される計測対象のアナログの周波数信号について、ＰＬＬ回路をロックさせることが可能な周波数の範囲である。
加算部１５は、ループフィルタ１４の出力信号と上述の周波数値信号とを加算した結果を周波数設定信号として、ＤＤＳ１６へと出力する。
加算部１５は、ループフィルタ１４の出力信号と上述の周波数値信号とを加算した結果を周波数設定信号として、ＤＤＳ１６へと出力する。
【0016】
ＤＤＳ１６は、加算部１５より取得した周波数設定信号に基づき、当該周波数設定信号に対応した周波数を有するディジタル周波数信号（例えば正弦波信号）を生成する。例えばＤＤＳ１６は、既述の周波数値信号に対し、ループフィルタ１４から出力される出力信号の値の変動可能範囲の上限値が加算された周波数設定信号が入力された場合には、ＰＬＬ回路の引き込み可能周波数範囲の上限の周波数を有するディジタル周波数信号を生成するように設定される。また、周波数値信号に対し、ループフィルタ１４の出力信号の変動可能範囲の下限値が加算された周波数設定信号が入力された場合には、引き込み可能周波数範囲の下限の周波数を有するディジタル周波数信号を生成するように設定される。そして、周波数値信号に対し、ループフィルタ１４の出力信号の変動可能範囲の中央値が加算された周波数設定信号が入力された場合には、引き込み可能周波数範囲の中心周波数を有するディジタル周波数信号を生成するように設定される。
【0017】
本例の周波数計測器１は、以上に説明した構成を備えるＰＬＬ回路を用い、被計測信号入力部１０１から入力される周波数信号の周波数を計測する。既述のように、ループフィルタ１４の出力信号は、ＤＤＳ１６から出力される比較用のディジタル周波数信号の周波数を決定する変数である。そこで本例の周波数計測器１は、ループフィルタ１４の出力信号に基づいて、被計測信号入力部１０１から入力される計測対象の周波数信号の周波数を特定する。
【0018】
そこで図１のブロック図に示すように、ループフィルタ１４から出力された出力信号は、加算部１５への入力と並列して、周波数換算部１８側にも供給される。既述のように、ＰＬＬ回路がロックしているとき、計測対象のディジタル周波数信号と比較用のディジタル周波数信号とは、周波数が一致している。そして、ループフィルタ１４の出力信号は、比較用のディジタル周波数信号の周波数を決定する変数である。従って、加算部１５からＤＤＳ１６に入力される周波数設定信号と比較用のディジタル周波数信号の周波数との対応関係、周波数値信号入力部１０２より入力される周波数値信号の値、またディジタル周波数信号が逓倍または分周されている場合は、その逓倍値や分周値が分かっていれば、前記出力信号に基づき、計測対象の周波数信号の周波数を一意に特定することができる。
【0019】
周波数換算部１８は、上述の関係を用い、ループフィルタ１４の出力信号を計測対象のディジタル周波数信号の周波数に換算する演算を行い、周波数計測値出力部１０３を介してその換算値を出力する。当該ディジタル周波数信号の周波数は、被計測信号入力部１０１から入力されたアナログの周波数信号の周波数を示している。
【0020】
ここで図１に示すように、本例の周波数計測器１における周波数計測器１の前段には、ループフィルタ１４の出力信号の累積加算平均を行う平均化部１７が設けられている。例えば平均化部１７は、予め設定されたクロック数に対応した回数、前記出力信号を累積加算し、その平均値（移動平均値）を周波数換算部１８へ出力する。平均化部１７にて平均化された後の出力信号を周波数に換算することにより、ロック後のＰＬＬ回路におけるゆらぎの発生などに伴う出力信号の値の変動の影響を抑制して、より精度の高い周波数計測を行うことができる。
なお、周波数計測器１に平均化部１７を設けることは必須の要件ではなく、ループフィルタ１４の出力信号を直接、周波数に換算してもよい。
なお、周波数計測器１に平均化部１７を設けることは必須の要件ではなく、ループフィルタ１４の出力信号を直接、周波数に換算してもよい。
【0021】
本実施の形態に係る周波数計測器１によれば以下の効果がある。ＰＬＬ回路に設けられたループフィルタ１４からの出力信号に基づいて、当該ＰＬＬ回路に入力される周波数信号の周波数を計測するにあたり、計測対象及び比較用のディジタル周波数信号を乗算する乗算部１２を用いてこれらの周波数信号の位相差を示す位相差信号を取得している。ディジタル周波数信号同士の乗算のみを行う乗算部１２は、位相周波数型比較器など、他のタイプの位相比較器と比べて構成が簡素であるので、複雑な論理回路を用いずに正確な周波数計測を行うことができる。
【0022】
また、本例の周波数計測器１は、加算部１５にてＰＬＬ回路の引き込み可能周波数範囲の中心周波数と、前記出力信号とを加算した値を周波数設定信号としている。これにより、ループフィルタ１４の設定項目の値などを調節して、ＰＬＬ回路の引き込み周波数範囲や計測する周波数範囲を変更する場合であっても、これらの変更に応じて周波数値信号入力部１０２から入力される周波数値信号の値を変更することができる。この結果、ループフィルタ１４の出力信号をそのままＤＤＳ１６の周波数設定信号とする場合と比較して、周波数の計測範囲を変更するうえでの自由度が増す。
【0023】
なお上述の周波数計測器１は、水晶振動子を利用して感知対象物を検出する検出装置から出力される周波数信号の周波数の計測に用いる場合に限定されるものではない。他の種類の装置から出力された周波数信号の周波数の計測にあたって、本例の周波数計測器１を用いてもよいことは勿論である。
【実施例】
【0024】
（実験）
実施の形態に係る周波数計測器１を用い、計測対象の周波数信号の周波数を変化させてその周波数を計測した。
Ａ．実験条件
図１を用いて説明した構成の周波数計測器１に対し、１０．２７７７７７ＭＨｚ±０．１８ｋＨｚの範囲内で周波数を変化させた周波数信号を入力し、６２．５ｍｓ後に出力された値を計測結果とした。
実施の形態に係る周波数計測器１を用い、計測対象の周波数信号の周波数を変化させてその周波数を計測した。
Ａ．実験条件
図１を用いて説明した構成の周波数計測器１に対し、１０．２７７７７７ＭＨｚ±０．１８ｋＨｚの範囲内で周波数を変化させた周波数信号を入力し、６２．５ｍｓ後に出力された値を計測結果とした。
【0025】
Ｂ．実験結果
上記実験の結果を図２に示す。図２の横軸は、周波数計測器１に入力した周波数信号の周波数を、中心周波数（１０．２７７７７７ＭＨｚ）からの偏差で示してある。また、図２の縦軸は、周波数計測器１にて計測した周波数と、実際の周波数との差分値を示している。
図２に示す結果によれば、０．３６ｋＨｚの周波数の変動範囲に亘って、±０．０６Ｈｚ（３３３ｐｐｂ）の高精度の周波数計測結果が得られている。当該周波数の計測精度は、周波数計測器１を作動させるクロックを供給する基準発振器の安定性向上や、計測時間の延長、乗算部１２やＬＰＦ１３、ループフィルタ１４などにおける演算処理の分解能の向上により、必要に応じてさらに向上させることもできる。
上記実験の結果を図２に示す。図２の横軸は、周波数計測器１に入力した周波数信号の周波数を、中心周波数（１０．２７７７７７ＭＨｚ）からの偏差で示してある。また、図２の縦軸は、周波数計測器１にて計測した周波数と、実際の周波数との差分値を示している。
図２に示す結果によれば、０．３６ｋＨｚの周波数の変動範囲に亘って、±０．０６Ｈｚ（３３３ｐｐｂ）の高精度の周波数計測結果が得られている。当該周波数の計測精度は、周波数計測器１を作動させるクロックを供給する基準発振器の安定性向上や、計測時間の延長、乗算部１２やＬＰＦ１３、ループフィルタ１４などにおける演算処理の分解能の向上により、必要に応じてさらに向上させることもできる。
【符号の説明】
【0026】
１ 周波数計測器
１１ ＡＤＣ
１２ 乗算部
１４ ループフィルタ
１５ 加算部
１６ ＤＤＳ
１８ 周波数換算部
１１ ＡＤＣ
１２ 乗算部
１４ ループフィルタ
１５ 加算部
１６ ＤＤＳ
１８ 周波数換算部
【図1】
【図2】