IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社半導体エネルギー研究所の特許一覧

<>
  • 特許-表示装置 図1
  • 特許-表示装置 図2
  • 特許-表示装置 図3
  • 特許-表示装置 図4
  • 特許-表示装置 図5
  • 特許-表示装置 図6
  • 特許-表示装置 図7
  • 特許-表示装置 図8
  • 特許-表示装置 図9
  • 特許-表示装置 図10
  • 特許-表示装置 図11
  • 特許-表示装置 図12
  • 特許-表示装置 図13
  • 特許-表示装置 図14
  • 特許-表示装置 図15
  • 特許-表示装置 図16
  • 特許-表示装置 図17
  • 特許-表示装置 図18
  • 特許-表示装置 図19
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-29
(45)【発行日】2024-12-09
(54)【発明の名称】表示装置
(51)【国際特許分類】
   G09F 9/30 20060101AFI20241202BHJP
   H01L 29/786 20060101ALI20241202BHJP
   G02F 1/1368 20060101ALI20241202BHJP
【FI】
G09F9/30 338
G09F9/30 348A
H01L29/78 612C
G02F1/1368
【請求項の数】 4
(21)【出願番号】P 2024014605
(22)【出願日】2024-02-02
(62)【分割の表示】P 2023075379の分割
【原出願日】2016-02-11
(65)【公開番号】P2024045396
(43)【公開日】2024-04-02
【審査請求日】2024-02-28
(31)【優先権主張番号】P 2015026947
(32)【優先日】2015-02-13
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2015026867
(32)【優先日】2015-02-13
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】三宅 博之
(72)【発明者】
【氏名】楠 紘慈
【審査官】小野 博之
(56)【参考文献】
【文献】特開2010-156963(JP,A)
【文献】特開2010-177223(JP,A)
【文献】特開2014-103142(JP,A)
【文献】特開2013-084964(JP,A)
【文献】米国特許出願公開第2014/0291636(US,A1)
【文献】中国特許出願公開第103293790(CN,A)
【文献】韓国公開特許第10-2014-0064310(KR,A)
(58)【調査した分野】(Int.Cl.,DB名)
G09F 9/00-9/46
G02F 1/13-1/141
1/15-1/19
H05B 33/00-33/28
44/00
45/60
H10K 50/00-99/00
H01L 29/786
(57)【特許請求の範囲】
【請求項1】
少なくとも第1のトランジスタを有する駆動回路部と、
複数の画素を有し、前記複数の画素の少なくとも一は、第2のトランジスタと、容量素子と、を有する画素部と、を有する表示装置であって、
前記第1のトランジスタのチャネル形成領域の下方に位置する領域を有し、且つ前記第1のトランジスタのゲート電極としての機能を有する第1の導電層と、
前記第1のトランジスタのチャネル形成領域の上方に位置する領域を有し、且つ前記第1のトランジスタの第2のゲート電極としての機能を有する第2の導電層と、
第1の絶縁層の上面と接する領域を有し、且つ前記第2のトランジスタのチャネル形成領域を有する第1の金属酸化物層と、
前記第1の絶縁層の上面と接する領域を有し、且つ前記容量素子の一方の電極としての機能を有する第2の金属酸化物層と、
前記第1の金属酸化物層の上面と接する領域を有し、且つ前記第2のトランジスタのソース電極及びドレイン電極の一方としての機能を有する第3の導電層と、
前記第3の導電層と同じ材料を有し、且つ前記第2の金属酸化物層の上面と接する領域を有する第4の導電層と、
前記第3の導電層の上面と接する領域と、前記第4の導電層の上面と接する領域と、を有する第2の絶縁層と、
前記第2の導電層と同じ材料を有し、且つ前記容量素子の他方の電極としての機能を有する第5の導電層と、
前記第2の導電層の上面と接する領域と、前記第5の導電層の上面と接する領域と、を有する第3の絶縁層と、
前記第2の絶縁層の上方に位置する領域と、前記第3の絶縁層の上方に位置する領域と、を有し、且つ画素電極としての機能を有する第6の導電層と、を有し、
前記第6の導電層は、前記第4の導電層を介して前記第2の金属酸化物層と電気的に接続され、
前記第1の金属酸化物層と、前記第2の金属酸化物層とは同じ材料を有する、表示装置。
【請求項2】
少なくとも第1のトランジスタを有する駆動回路部と、
複数の画素を有し、前記複数の画素の少なくとも一は、第2のトランジスタと、容量素子と、を有する画素部と、を有する表示装置であって、
前記第1のトランジスタのチャネル形成領域の下方に位置する領域を有し、且つ前記第1のトランジスタのゲート電極としての機能を有する第1の導電層と、
前記第1のトランジスタのチャネル形成領域の上方に位置する領域を有し、且つ前記第1のトランジスタの第2のゲート電極としての機能を有する第2の導電層と、
第1の絶縁層の上面と接する領域を有し、且つ前記第2のトランジスタのチャネル形成領域を有する第1の金属酸化物層と、
前記第1の絶縁層の上面と接する領域を有し、且つ前記容量素子の一方の電極としての機能を有する第2の金属酸化物層と、
前記第1の金属酸化物層の上面と接する領域を有し、且つ前記第2のトランジスタのソース電極及びドレイン電極の一方としての機能を有する第3の導電層と、
前記第3の導電層と同じ材料を有し、且つ前記第2の金属酸化物層の上面と接する領域を有する第4の導電層と、
前記第3の導電層の上面と接する領域と、前記第4の導電層の上面と接する領域と、を有する第2の絶縁層と、
前記第2の導電層と同じ材料を有し、且つ前記容量素子の他方の電極としての機能を有する第5の導電層と、
前記第2の導電層の上面と接する領域と、前記第5の導電層の上面と接する領域と、を有する第3の絶縁層と、
前記第2の絶縁層の上方に位置する領域と、前記第3の絶縁層の上方に位置する領域と、を有し、且つ画素電極としての機能を有する第6の導電層と、を有し、
前記第6の導電層は、前記第4の導電層を介して前記第2の金属酸化物層と電気的に接続され、
前記第1の金属酸化物層と、前記第2の金属酸化物層とは同じ材料を有し、
前記第2の金属酸化物層は、前記第5の導電層と重なる領域において、前記第6の導電層との重なりを有する、表示装置。
【請求項3】
少なくとも第1のトランジスタを有する駆動回路部と、
複数の画素を有し、前記複数の画素の少なくとも一は、第2のトランジスタと、容量素子と、を有する画素部と、を有する表示装置であって、
前記第1のトランジスタのチャネル形成領域の下方に位置する領域を有し、且つ前記第1のトランジスタのゲート電極としての機能を有する第1の導電層と、
前記第1のトランジスタのチャネル形成領域の上方に位置する領域を有し、且つ前記第1のトランジスタの第2のゲート電極としての機能を有する第2の導電層と、
第1の絶縁層の上面と接する領域を有し、且つ前記第2のトランジスタのチャネル形成領域を有する第1の金属酸化物層と、
前記第1の絶縁層の上面と接する領域を有し、且つ前記容量素子の一方の電極としての機能を有する第2の金属酸化物層と、
前記第1の金属酸化物層の上面と接する領域を有し、且つ前記第2のトランジスタのソース電極及びドレイン電極の一方としての機能を有する第3の導電層と、
前記第3の導電層と同じ材料を有し、且つ前記第2の金属酸化物層の上面と接する領域を有する第4の導電層と、
前記第3の導電層の上面と接する領域と、前記第4の導電層の上面と接する領域と、を有する第2の絶縁層と、
前記第2の導電層と同じ材料を有し、且つ前記容量素子の他方の電極としての機能を有する第5の導電層と、
前記第2の導電層の上面と接する領域と、前記第5の導電層の上面と接する領域と、を有する第3の絶縁層と、
前記第2の絶縁層の上方に位置する領域と、前記第3の絶縁層の上方に位置する領域と、を有し、且つ画素電極としての機能を有する第6の導電層と、
前記第3の導電層及び前記第4の導電層と同じ材料を有し、且つ前記第5の導電層と接する領域を有する第7の導電層と、を有し、
前記第6の導電層は、前記第4の導電層を介して前記第2の金属酸化物層と電気的に接続され、
前記第1の金属酸化物層と、前記第2の金属酸化物層とは同じ材料を有し、
前記第2の絶縁層は、前記第7の導電層の上面と接する領域を有する、表示装置。
【請求項4】
少なくとも第1のトランジスタを有する駆動回路部と、
複数の画素を有し、前記複数の画素の少なくとも一は、第2のトランジスタと、容量素子と、を有する画素部と、を有する表示装置であって、
前記第1のトランジスタのチャネル形成領域の下方に位置する領域を有し、且つ前記第1のトランジスタのゲート電極としての機能を有する第1の導電層と、
前記第1のトランジスタのチャネル形成領域の上方に位置する領域を有し、且つ前記第1のトランジスタの第2のゲート電極としての機能を有する第2の導電層と、
第1の絶縁層の上面と接する領域を有し、且つ前記第2のトランジスタのチャネル形成領域を有する第1の金属酸化物層と、
前記第1の絶縁層の上面と接する領域を有し、且つ前記容量素子の一方の電極としての機能を有する第2の金属酸化物層と、
前記第1の金属酸化物層の上面と接する領域を有し、且つ前記第2のトランジスタのソース電極及びドレイン電極の一方としての機能を有する第3の導電層と、
前記第3の導電層と同じ材料を有し、且つ前記第2の金属酸化物層の上面と接する領域を有する第4の導電層と、
前記第3の導電層の上面と接する領域と、前記第4の導電層の上面と接する領域と、を有する第2の絶縁層と、
前記第2の導電層と同じ材料を有し、且つ前記容量素子の他方の電極としての機能を有する第5の導電層と、
前記第2の導電層の上面と接する領域と、前記第5の導電層の上面と接する領域と、を有する第3の絶縁層と、
前記第2の絶縁層の上方に位置する領域と、前記第3の絶縁層の上方に位置する領域と、を有し、且つ画素電極としての機能を有する第6の導電層と、
前記第3の導電層及び前記第4の導電層と同じ材料を有し、且つ前記第5の導電層と接する領域を有する第7の導電層と、を有し、
前記第6の導電層は、前記第4の導電層を介して前記第2の金属酸化物層と電気的に接続され、
前記第2の絶縁層は、前記第7の導電層の上面と接する領域を有し、
前記第1の金属酸化物層と、前記第2の金属酸化物層とは同じ材料を有し、
前記第2の金属酸化物層は、前記第5の導電層と重なる領域において、前記第6の導電層との重なりを有する、表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に
、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、
または、それらの製造方法に関する。特に、本発明は、例えば、酸化物半導体を有する半
導体装置、表示装置、または、発光装置に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【0003】
近年、液晶ディスプレイ(LCD)などのフラットパネルディスプレイが広く普及してき
ている。フラットパネルディスプレイなどの表示装置において、行方向及び列方向に配設
された画素内には、スイッチング素子であるトランジスタと、当該トランジスタと電気的
に接続された液晶素子と、当該液晶素子と並列に接続された容量素子とが設けられている
【0004】
当該トランジスタの半導体膜を構成する半導体材料としては、アモルファス(非晶質)
シリコン又はポリ(多結晶)シリコンなどのシリコン半導体が汎用されている。
【0005】
また、半導体特性を示す金属酸化物(以下、酸化物半導体と記す。)は、トランジスタ
の半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はIn-Ga-Zn系酸
化物半導体を用いて、トランジスタを作製する技術が開示されている(特許文献1及び特
許文献2及び特許文献3を参照。)。
【先行技術文献】
【特許文献】
【0006】
【文献】特開2014-63141
【文献】特開2014-199402
【文献】特開2014-199899
【発明の概要】
【発明が解決しようとする課題】
【0007】
酸化物半導体層を用いたトランジスタの応用が広がるにつれ、信頼性の要求が多様化して
いる。そこで、本発明の一態様は、酸化物半導体層を用いたトランジスタに安定した電気
特性を付与することを課題の一とする。また、当該トランジスタを有する信頼性の高い表
示装置を提供することを課題の一とする。
【0008】
または、動作速度の速い表示装置を提供することを課題の一とする。または、消費電力の
小さい表示装置を提供することを課題の一とする。または、使用するマスク数の削減や、
工程数を削減し、生産性の高い表示装置を提供することを課題の一とする。または、歩留
まりの高い表示装置を提供することを課題の一とする。
【0009】
または、新規な半導体装置を提供することを課題の一とする。または、該半導体装置を有
するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジ
ュールを有する電子機器を提供することを課題の一とする。
【0010】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0011】
絶縁表面を有する基板上に画素用トランジスタと、駆動用トランジスタを同一工程で作製
し、画素用トランジスタと電気的に接続された画素電極を一方の電極とし、もう一方の電
極を固定電位とし、一対の電極において互いに重なった領域を容量として用いる。こうす
ることにより、使用するマスク数の削減や、工程数を削減し、生産性の高い表示装置を提
供する。
【0012】
駆動用トランジスタは、第1のゲート電極と第2のゲート電極を有し、その第2のゲート
電極は固定電位である電極(コモン電極とも呼ぶ)と同一工程で形成する。
【0013】
本明細書で開示する発明の構成の一つは、絶縁表面上に第1のトランジスタと、該第1の
トランジスタと電気的に接続する第1の電極と、第2のトランジスタと、該第2のトラン
ジスタと重なる第2の電極と、固定電位の第3の電極とを有し、第2の電極と第3の電極
は同一工程で形成され、第1の電極と第3の電極は間に絶縁膜を挟んで容量を形成するこ
とを特徴とする半導体装置である。
【0014】
上記構成において、第1のトランジスタは画素部に配置されるスイッチング用素子であり
、第1のトランジスタと電気的に接続する第1の電極は画素電極である、表示装置である
。また、本発明の他の一態様は、該表示装置とタッチセンサとを有する表示モジュールで
ある。また、本発明の他の一態様は、上記各構成にいずれか一つに記載の半導体装置、上
記表示装置、または上記表示モジュールと、操作キーまたはバッテリとを有する電子機器
である。
【0015】
また、上記構成において、第2のトランジスタは駆動回路のトランジスタである。
【0016】
また、上記構成において、第1のトランジスタは、第1の酸化物半導体層と、該第1の酸
化物半導体層と接する第2の酸化物半導体層を有する。
【0017】
また、上記構成において、駆動回路のトランジスタである第2のトランジスタは、酸化物
半導体層の積層を有し、チャネル形成領域上に第1の絶縁膜と、該第1の絶縁膜上に第2
のゲート電極を有し、第2のゲート電極上に第2の絶縁膜を有している。第2のゲート電
極及びコモン電極は第1の絶縁膜上に形成され、第2のゲート電極及びコモン電極は第2
の絶縁膜でおおわれ、第2の絶縁膜上に画素電極を有する。
【0018】
また、容量を大きくするため、画素用トランジスタのチャネル形成領域と同じ工程で成膜
される酸化物半導体膜を低抵抗化、即ちN型化(N、Nなど)させた後、N型化させ
た酸化物半導体膜に接する保護絶縁層(窒化珪素膜など)を形成すると、酸化物半導体膜
が低抵抗化して電極として機能する。この電極と固定電位である電極とで2つ目の容量を
形成する。
【0019】
本明細書で開示する発明の構成の一つは、絶縁表面上に第1のトランジスタと、該第1の
トランジスタと電気的に接続する第1の電極と、第2のトランジスタと、該第2のトラン
ジスタと重なる第2の電極と、固定電位の第3の電極と、第1の電極に電気的に接続され
た第4の電極とを有し、第2の電極と第3の電極は同一工程で形成され、第1の電極と第
3の電極は間に第1の絶縁膜を挟んで第1の容量を形成し、第4の電極と第3の電極は間
に第2の絶縁膜を挟んで第2の容量を形成することを特徴とする半導体装置である。
【0020】
上記構成において、第1のトランジスタは画素部に配置されるスイッチング用素子であり
、第1のトランジスタと電気的に接続する第1の電極は画素電極である。
【0021】
また、上記構成において、第2のトランジスタは駆動回路のトランジスタである。
【0022】
また、上記構成において、第1のトランジスタは、第1の酸化物半導体層と、該第1の酸
化物半導体層と接する第2の酸化物半導体層を有する。
【0023】
また、上記構成において、前記第4の電極は、導電性を有する金属酸化物である。
【0024】
また、上記構成において、第1の容量と第2の容量は互いに一部重なる。第1の容量と第
2の容量が重なる領域も透光性を有するため、開口率を向上させることができる。
【発明の効果】
【0025】
本発明の一態様により、酸化物半導体を有するトランジスタを用いた半導体装置におい
て、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発
明の一態様により、消費電力が低減された半導体装置を提供することができる。または、
本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一
態様により、新規な半導体装置の作製方法を提供することができる。または、本発明の一
態様においては、製造工程が比較的低温であり、且つ、高い信頼性を有する半導体装置の
作製方法を提供することができる。または、本発明の一態様により、新規な表示装置を提
供することができる。
【0026】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【0027】
図1】本発明の一態様を示す上面図である。
図2】本発明の一態様を示す断面図である。
図3】半導体装置の作製工程の一例を示す断面図。
図4】半導体装置の作製工程の一例を示す断面図。
図5】半導体装置の作製工程の一例を示す断面図。
図6】半導体装置の作製工程の一例を示す断面図。
図7】半導体装置の作製工程の一例を示す断面図、半導体装置の一態様を示す上面図。
図8】半導体装置の一態様を示す上面図及び断面図。
図9】半導体装置の作製工程の一例を示す断面図。
図10】バンド構造を説明する図。
図11】表示装置を説明するブロック図及び回路図。
図12】本発明の一態様に係る、電子機器を説明する図。
図13】本発明の一態様を示す断面図である。
図14】本発明の一態様を示す断面図である。
図15】本発明の一態様を示す断面図である。
図16】本発明の一態様を示す断面図である。
図17】本発明の一態様を示す断面図である。
図18】本発明の一態様を示す上面図及び断面図である。
図19】本発明の一態様を示す断面図である。
【発明を実施するための形態】
【0028】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
【0029】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
【0030】
また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【0031】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
【0032】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイ
ン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
【0033】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
【0034】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
【0035】
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸
素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素
の含有量が多い膜を指す。
【0036】
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを
指す符号は異なる図面間でも共通して用いる。
【0037】
また、本明細書等において、「平行」とは、二つの直線が-10°以上10°以下の角
度で配置されている状態をいう。したがって、-5°以上5°以下の場合も含まれる。ま
た、「略平行」とは、二つの直線が-30°以上30°以下の角度で配置されている状態
をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されて
いる状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直
」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
【0038】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
【0039】
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によっ
ては、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
【0040】
(実施の形態1)
本実施の形態においては、トランジスタを有する表示装置の一例について、図1及び図
2を用いて以下説明を行う。
【0041】
図1は、表示装置の一例を示す上面図である。図1に示す表示装置700は、第1の基
板701上に設けられた画素部702と、第1の基板701に設けられたソースドライバ
回路部704及びゲートドライバ回路部706と、画素部702、ソースドライバ回路部
704、及びゲートドライバ回路部706を囲むように配置されるシール材712と、第
1の基板701に対向するように設けられる第2の基板705と、を有する。なお、第1
の基板701と第2の基板705は、シール材712によって封止されている。すなわち
、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706は、第
1の基板701とシール材712と第2の基板705によって封止されている。なお、図
1には図示しないが、第1の基板701と第2の基板705の間には表示素子が設けられ
る。
【0042】
また、表示装置700は、第1の基板701上のシール材712によって囲まれている
領域とは異なる領域に、画素部702、ソースドライバ回路部704、及びゲートドライ
バ回路部706とそれぞれ電気的に接続されるFPC端子部708(FPC:Flexi
ble printed circuit)が設けられる。また、FPC端子部708に
は、FPC716が接続され、FPC716によって画素部702、ソースドライバ回路
部704、及びゲートドライバ回路部706に各種信号等が供給される。また、画素部7
02、ソースドライバ回路部704、ゲートドライバ回路部706、及びFPC端子部7
08には、接続電極710が各々接続されている。FPC716により供給される各種信
号等は、接続電極710を介して、画素部702、ソースドライバ回路部704、ゲート
ドライバ回路部706、及びFPC端子部708に与えられる。
【0043】
また、表示装置700にゲートドライバ回路部706を複数設けてもよい。また、表示
装置700としては、ソースドライバ回路部704、及びゲートドライバ回路部706を
画素部702と同じ第1の基板701に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部706のみを第1の基板701に形成しても良
い、またはソースドライバ回路部704のみを第1の基板701に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板(例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を、第1の基板701に実装す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、COG(Chip On Glass)方法、ワイヤボンディング方法など
を用いることができる。
【0044】
また、表示装置700が有する画素部702、ソースドライバ回路部704及びゲート
ドライバ回路部706は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。
【0045】
また、表示装置700は、様々な素子を有することが出来る。該素子の一例としては、
液晶素子、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、
有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色L
EDなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、電子
インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイ
(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素
子、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッ
ター)、MIRASOL(登録商標)、IMOD(インターフェアレンス・モジュレーシ
ョン)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、エレ
クトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用い
た表示素子などの少なくとも一つを有している。これらの電気的または磁気的作用により
、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。E
L素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を
用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はS
ED方式平面型ディスプレイ(SED:Surface-conduction Ele
ctron-emitter Display)などがある。液晶素子を用いた表示装置
の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレ
イ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)など
がある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーな
どがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合に
は、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい
。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにす
ればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも
可能である。これにより、さらに、消費電力を低減することができる。
【0046】
なお、表示装置700における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、R
GB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、Rの画素とGの
画素とBの画素とW(白)の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、RGBのうちの2色分で一つの色要素を構成し、色要素によって、異なる2
色を選択して構成してもよい。またはRGBに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
【0047】
また、バックライト(有機EL素子、無機EL素子、LED、蛍光灯など)に白色光(
W)を用いて表示装置をフルカラー表示させるために、着色層(カラーフィルタともいう
。)を用いてもよい。着色層は、例えば、レッド(R)、グリーン(G)、ブルー(B)
、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで、
着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を
有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領
域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置
することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2割
から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光
素子を用いてフルカラー表示する場合、R、G、B、Y、ホワイト(W)を、それぞれの
発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用
いた場合よりも、さらに消費電力を低減できる場合がある。
【0048】
本実施の形態においては、表示素子として液晶素子を用いる構成について、図2を用い
て説明する。なお、図1に示す一点鎖線Q-Rにおける断面図であり、表示素子として液
晶素子を用いた構成である。
【0049】
図2に示す表示装置700は、接続部711と、画素部702と、ソースドライバ回路部
704と、FPC端子部708と、を有する。また、接続部711は、接続電極777、
接続電極710、導電膜773を有する。また、画素部702は、トランジスタ750及
び容量素子790を有する。また、ソースドライバ回路部704は、トランジスタ752
を有する。
【0050】
トランジスタ750及びトランジスタ752は、後に詳細に説明する実施の形態2に示
すトランジスタを用いることができる。
【0051】
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ状態における電流値(オフ電流値とも呼ぶ)
を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることがで
き、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度
を少なくすることができるため、消費電力を抑制する効果を奏する。
【0052】
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途、駆動回路と
して、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装
置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラ
ンジスタを用いることで、高画質な画像を提供することができる。
【0053】
容量素子790は、一対の電極間に誘電体を有する構造である。より詳しくは、容量素
子790の一方の電極としては、画素電極として機能する導電膜772を用い、容量素子
790の他方の電極としては、トランジスタ752のゲート電極と同一工程で形成された
コモン電極771を用いる。また、一対の電極間に挟持される誘電体としては、絶縁膜7
68を用いる。
【0054】
透過型の液晶表示装置とする場合には、導電膜772及びコモン電極771は可視光にお
いて透光性のある導電膜を用いることが好ましい。可視光において透光性のある導電膜と
しては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種
を含む材料を用いるとよい。
【0055】
コモン電極771は容量線709と電気的に接続されている。
【0056】
接続電極710及び容量線709は、トランジスタ750、752のソース電極及びドレ
イン電極として機能する導電膜と同じ工程で形成される。
【0057】
なお、接続電極710及び容量線709は、トランジスタ750、752のソース電極及
びドレイン電極と異なる工程で形成された導電膜、例えばゲート電極として機能する導電
膜としてもよい。接続電極710及び容量線709として、例えば、銅元素を含む材料を
用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
【0058】
また、FPC端子部708は、接続電極760、異方性導電膜780、及びFPC71
6を有する。なお、接続電極760は、トランジスタ750、752のソース電極及びド
レイン電極として機能する導電膜と同じ工程で形成される。また、接続電極760は、F
PC716が有する端子と異方性導電膜780を介して、電気的に接続される。
【0059】
また、第1の基板701及び第2の基板705としては、例えばガラス基板を用いるこ
とができる。また、第1の基板701及び第2の基板705として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
【0060】
また、第1の基板701と第2の基板705の間には、構造体778が設けられる。構
造体778は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第1の基板701と第2の基板705の間の距離(セルギャップ)を制御するために設け
られる。なお、構造体778として、球状のスペーサを用いていても良い。また、本実施
の形態においては、第2の基板705側に構造体778を設ける構成について例示したが
、これに限定されない。例えば、構造体778を第1の基板701側に設ける構成、また
は第1の基板701及び第2の基板705双方に構造体778を設ける構成としてもよい
【0061】
また、第2の基板705側には、ブラックマトリクスとして機能する遮光膜738と、
カラーフィルタとして機能する着色膜736と、遮光膜738及び着色膜736に接する
絶縁膜734が設けられる。
【0062】
図2に示す表示装置700は、液晶素子775を有する。液晶素子775は、導電膜7
72、導電膜774、及び液晶層776を有する。導電膜774は、第2の基板705側
に設けられ、対向電極としての機能を有する。図2に示す表示装置700は、導電膜77
2と導電膜774に印加される電圧によって、液晶層776の配向状態が変わることによ
って光の透過、非透過が制御され画像を表示することができる。
【0063】
また、導電膜772は、トランジスタ750が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜772は、絶縁膜768上に形成され画素電極、
すなわち表示素子の一方の電極として機能する。
【0064】
なお、図2に示す表示装置700は、透過型のカラー液晶表示装置について例示したが
、これに限定されない。例えば、導電膜772として可視光において反射性のある導電膜
を用いることで反射型の表示装置としてもよい。その場合には、外光を利用し導電膜77
2で光を反射して着色膜736を介して表示する、所謂、反射型のカラー液晶表示装置と
なる。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を
含む材料を用いるとよい。
【0065】
なお、図2において図示しないが、導電膜772、774の液晶層776と接する側に
、それぞれ配向膜を設ける構成としてもよい。また、図2において図示しないが、偏光部
材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設けてもよい。例
えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックラ
イト、サイドライトなどを用いてもよい。
【0066】
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
【0067】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む
液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくて
もよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破
壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができ
る。
【0068】
また、表示素子として液晶素子を用いる場合、TN(Twisted Nematic
)モード、IPS(In-Plane-Switching)モード、FFS(Frin
ge Field Switching)モード、ASM(Axially Symme
tric aligned Micro-cell)モード、OCB(Optical
Compensated Birefringence)モード、FLC(Ferroe
lectric Liquid Crystal)モード、AFLC(AntiFerr
oelectric Liquid Crystal)モードなどを用いることができる
【0069】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、MVA(Multi-Domain Vertical Alignment
)モード、PVA(Patterned Vertical Alignment)モー
ド、ASVモードなどを用いることができる。
【0070】
トランジスタ750及びトランジスタ752は、チャネル形成領域の膜厚が薄い構成で
あるが、特に限定されず、酸化物半導体膜の導電膜から露出した領域が薄くならない場合
もあり、その例を図13に示す。図13には、チャネル形成領域の膜厚がほぼ均一な構成
を有するトランジスタ751、トランジスタ753を図示している。なお、図13におい
ては、チャネル形成領域の膜厚以外の構成は図2と同一であるため、ここでは詳細な説明
を省略する。
【0071】
(実施の形態2)
図2に示したトランジスタ750の作製工程の一例を以下に説明する。
【0072】
以下の説明では、トランジスタ750と同一構造を有するトランジスタ100を用いて説
明する。また、図3(A)乃至図7(A)は、図7(B)に示すトランジスタ100の作
製工程を説明する断面図である。
【0073】
まず、基板102上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い、ゲート電極として機能する導電膜104を形成する。次に、導電膜104上に
ゲート絶縁膜として機能する絶縁膜106、107を形成する(図3(A)参照)。
【0074】
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用
いる場合、第6世代、第7世代、第8世代、第9世代、第10世代等の大面積基板を用い
ることで、大型の表示装置を作製することができる。このような大面積基板を用いること
で製造コストを低減させることができるため好ましい。
【0075】
また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ10
0を形成してもよい。または、基板102とトランジスタ100の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ100を耐
熱性の劣る基板や可撓性の基板にも転載できる。
【0076】
本実施の形態では、基板102としてガラス基板を用い、ゲート電極として機能する導
電膜104として厚さ100nmのタングステン膜をスパッタリング法により形成する。
また、絶縁膜106として厚さ400nmの窒化シリコン膜をPECVD法により形成し
、絶縁膜107として厚さ50nmの酸化窒化シリコン膜をPECVD法により形成する
【0077】
トランジスタ100のゲート絶縁膜として機能する絶縁膜106、107としては、プ
ラズマ化学気相堆積(PECVD:(Plasma Enhanced Chemica
l Vapor Deposition))法、スパッタリング法等により、酸化シリコ
ン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜
、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化
タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム
膜を一種以上含む絶縁層を、それぞれ用いることができる。
【0078】
なお、トランジスタ100のチャネル領域として機能する酸化物半導体膜108と接す
る絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸
素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜1
07は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域
を設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜
後の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラ
ズマ処理等を用いることができる。
【0079】
また、絶縁膜107として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁層160の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
【0080】
なお、絶縁膜106としては、窒化シリコン膜の積層構造とすることができる。具体的
には、絶縁膜106を、第1の窒化シリコン膜と、第2の窒化シリコン膜と、第3の窒化
シリコン膜との3層積層構造とすることができる。該3層積層構造の一例としては、以下
のように形成することができる。
【0081】
第1の窒化シリコン膜としては、例えば、流量200sccmのシラン、流量2000
sccmの窒素、及び流量100sccmのアンモニアガスを原料ガスとしてPE-CV
D装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高
周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すれば
よい。
【0082】
第2の窒化シリコン膜としては、流量200sccmのシラン、流量2000sccm
の窒素、及び流量2000sccmのアンモニアガスを原料ガスとしてPECVD装置の
反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源
を用いて2000Wの電力を供給して、厚さが300nmとなるように形成すればよい。
【0083】
第3の窒化シリコン膜としては、流量200sccmのシラン、及び流量5000sc
cmの窒素を原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100
Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚
さが50nmとなるように形成すればよい。
【0084】
なお、上記第1の窒化シリコン膜、第2の窒化シリコン膜、及び第3の窒化シリコン膜
形成時の基板温度は350℃以下とすることができる。
【0085】
絶縁膜106を、窒化シリコン膜の3層の積層構造とすることで、例えば、導電膜10
4に銅(Cu)を含む導電膜を用いる場合において、以下の効果を奏する。
【0086】
第1の窒化シリコン膜は、導電膜104からの銅(Cu)元素の拡散を抑制することが
できる。第2の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能
する絶縁膜の耐圧を向上させることができる。第3の窒化シリコン膜は、第3の窒化シリ
コン膜からの水素放出が少なく、且つ第2の窒化シリコン膜からの放出される水素の拡散
を抑制することができる。
【0087】
絶縁膜107としては、後に形成される酸化物半導体膜108(より具体的には、第1
の酸化物半導体膜108a)との界面特性を向上させるため、酸素を含む絶縁膜で形成さ
れると好ましい。
【0088】
次に、絶縁膜107上に、酸化物半導体膜109を第1の温度で成膜する。なお、酸化
物半導体膜109としては、第1の酸化物半導体膜109aを成膜し、引き続いて第2の
酸化物半導体膜109bを成膜する(図3(B)参照)。
【0089】
酸化物半導体膜109としては、先に示す材料を用いることができる。酸化物半導体膜
109がIn-M-Zn酸化物の場合、In-M-Zn酸化物を成膜するために用いるス
パッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好
ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:
Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、I
n:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。また、酸化物
半導体膜109がIn-M-Zn酸化物の場合、スパッタリングターゲットとしては、多
結晶のIn-M-Zn酸化物を含むターゲットを用いると好ましい。多結晶のIn-M-
Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜109を形
成しやすくなる。なお、成膜される酸化物半導体膜109の原子数比はそれぞれ、誤差と
して上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス4
0%の変動を含む。例えば、スパッタリングターゲットとして、原子数比がIn:Ga:
Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜109の原子数比は、I
n:Ga:Zn=4:2:3近傍となる場合がある。
【0090】
酸化物半導体膜109を成膜する第1の温度としては、室温以上340℃未満、好まし
くは室温以上300℃以下、より好ましくは100℃以上250℃以下、さらに好ましく
は100℃以上200℃以下である。酸化物半導体膜109を加熱して成膜することで、
酸化物半導体膜109の結晶性を高めることができる。一方で、基板102として、大型
のガラス基板(例えば、第6世代乃至第10世代)を用いる場合、第1の温度を150℃
以上340℃未満とした場合、基板102が歪む場合がある。よって、大型のガラス基板
を用いる場合においては、第1の温度を100℃以上150℃未満とすることで、ガラス
基板の歪みを抑制することができる。
【0091】
なお、第1の酸化物半導体膜109aと、第2の酸化物半導体膜109bの成膜時の基
板温度は、同じでも異なっていてもよい。ただし、第1の酸化物半導体膜109aと、第
2の酸化物半導体膜109bとの、基板温度を同じとすることで、製造コストを低減する
ことができるため好適である。
【0092】
本実施の形態では、In-Ga-Zn金属酸化物ターゲット(In:Ga:Zn=4:
2:4.1[原子数比])を用いて、スパッタリング法により第1の酸化物半導体膜10
9aを成膜し、その後真空中で連続して、In-Ga-Zn金属酸化物ターゲット(In
:Ga:Zn=1:1:1.2[原子数比])を用いて、スパッタリング法により第2の
酸化物半導体膜109bを成膜する。また、第1の酸化物半導体膜109a及び第2の酸
化物半導体膜109bの成膜時の基板温度を170℃とする。
【0093】
なお、スパッタリング法で酸化物半導体膜109を成膜する場合、スパッタリングガス
は、希ガス(代表的にはアルゴン)、酸素、希ガス及び酸素の混合ガスを適宜用いる。な
お、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパ
ッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素
ガスやアルゴンガスは、露点が-40℃以下、好ましくは-80℃以下、より好ましくは
-100℃以下、より好ましくは-120℃以下にまで高純度化したガスを用いることで
酸化物半導体膜109に水分等が取り込まれることを可能な限り防ぐことができる。
【0094】
また、スパッタリング法で酸化物半導体膜109を成膜する場合、スパッタリング装置
におけるチャンバーは、酸化物半導体膜109にとって不純物となる水等を可能な限り除
去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空(5×10-7
Paから1×10-4Pa程度まで)排気することが好ましい。または、ターボ分子ポン
プとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水
素を含む気体が逆流しないようにしておくことが好ましい。
【0095】
引き続いて、酸化物半導体膜109を加工し、島状の酸化物半導体膜108を形成する
。なお、第1の酸化物半導体膜109aは島状の第1の酸化物半導体膜108aに、第2
の酸化物半導体膜109bは島状の第2の酸化物半導体膜108bとなる(図3(C)参
照)。
【0096】
例えば、第1の酸化物半導体膜108aとしては、上述のIn:M:Zn=2:1:3
、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等のスパッタリングタ
ーゲットを用いて形成すればよい。好ましくは、第1の酸化物半導体膜108aは、In
:M:Zn=4:α1(1.5≦α1≦2.5):α2(2.5≦α2≦3.5)[原子
数比]であると好ましい。
【0097】
また、第2の酸化物半導体膜108bとしては、上述のIn:M:Zn=1:1:1、
In:M:Zn=1:1:1.2等のスパッタリングターゲットを用いて形成すればよい
。好ましくは、第2の酸化物半導体膜108bは、In:M:Zn=1:β1(0.8≦
β1≦1.2):β2(0.8≦β2≦1.2)[原子数比]であると好ましい。なお、
第2の酸化物半導体膜108bに用いるスパッタリングターゲットの金属元素の原子数比
としては、In≧M、Zn≧Mを満たす必要はなく、In≧M、Zn<Mを満たす組成で
もよい。
【0098】
また、例えば、第1の酸化物半導体膜108aとしては、In:M:Zn=1:3:2、
In:M:Zn=1:3:4、In:M:Zn=1:3:6等のスパッタリングターゲッ
トを用いて形成すればよい。
【0099】
また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5
eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。と
くに、第1の酸化物半導体膜108aには、エネルギーギャップが2eV以上、好ましく
は2eV以上3.0eV以下の酸化物半導体膜を用い、第2の酸化物半導体膜108bに
は、エネルギーギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、
好適である。また、第1の酸化物半導体膜108aよりも第2の酸化物半導体膜108b
のエネルギーギャップが大きい方が好ましい。
【0100】
また、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bの厚さは、
それぞれ3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ま
しくは3nm以上50nm以下とする。
【0101】
また、第1の酸化物半導体膜108aとしては、キャリア密度の低い酸化物半導体膜を
用いる。例えば、第1の酸化物半導体膜108aは、キャリア密度が8×1011/cm
未満、好ましくは1×1011/cm未満、さらに好ましくは1×1010/cm
未満であり、1×10-9/cm以上とすればよい。また、第2の酸化物半導体膜10
8bとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第2の酸化物半導
体膜108bは、キャリア密度が1×1017/cm以下、好ましくは1×1015
cm以下、さらに好ましくは1×1013/cm以下、より好ましくは1×1011
/cm以下とすればよい。
【0102】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効
果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、第1の酸化物半導体膜108a、及び第2の
酸化物半導体膜108bのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子
数比、原子間距離、密度等を適切なものとすることが好ましい。
【0103】
なお、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bとしては、
それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに
優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物
濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に
高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャ
リア発生源が少ないため、キャリア密度を低くすることができる。したがって、該酸化物
半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電
気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質
的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も
低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜
は、オフ電流が著しく小さく、チャネル幅が1×10μmでチャネル長Lが10μmの
素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10V
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1
×10-13A以下という特性を得ることができる。
【0104】
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、または
アルカリ土類金属等がある。
【0105】
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って
、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となり
やすい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好ま
しい。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃
度を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm
以下、より好ましくは1×1019atoms/cm以下、5×1018atoms
/cm以下、好ましくは1×1018atoms/cm以下、より好ましくは5×1
17atoms/cm以下、さらに好ましくは1×1016atoms/cm以下
とする。
【0106】
引き続いて、上記第1の温度よりも高い温度で行う工程をすることなしに、絶縁膜10
7及び酸化物半導体膜108上にソース電極及びドレイン電極となる、導電膜112をス
パッタリング法によって形成する(図4(A)参照)。
【0107】
ゲート電極として機能する導電膜104、及びソース電極として機能する導電膜112a
、及びドレイン電極として機能する導電膜112bとしては、クロム(Cr)、銅(Cu
)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo
)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッ
ケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金
属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形
成することができる。
【0108】
また、導電膜104、112a、112bは、単層構造でも、二層以上の積層構造とし
てもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜
上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上に
タングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積
層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【0109】
また、導電膜104、112a、112bには、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。
【0110】
また、導電膜104、112a、112bには、Cu-X合金膜(Xは、Mn、Ni、
Cr、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu-X合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。
【0111】
本実施の形態では、導電膜112として、厚さ50nmのタングステン膜と、厚さ40
0nmのアルミニウム膜とが順に積層された積層膜をスパッタリング法により成膜する。
なお、本実施の形態においては、導電膜112の2層の積層構造としたが、これに限定さ
れない。例えば、導電膜112として、厚さ50nmのタングステン膜と、厚さ400n
mのアルミニウム膜と、厚さ100nmのチタン膜とが順に積層された3層の積層構造と
してもよい。
【0112】
引き続いて、導電膜112上の所望の領域にマスク136a、136bを形成する(図
4(B)参照)。
【0113】
本実施の形態においては、感光性の樹脂膜を導電膜112上に塗布し、該感光性の樹脂
膜をリソグラフィ工程によりパターニングすることでマスク136a、136bを形成す
る。
【0114】
引き続いて、導電膜112上にマスク136a、136bを有している状態に対してエ
ッチャント138を用いて、導電膜112を選択的に除去することで、それぞれ互いに分
離された導電膜112a、112bを形成する(図4(C)参照)。
【0115】
なお、本実施の形態においては、ドライエッチング装置を用い、導電膜112を加工す
る。ただし、導電膜112の形成方法としては、これに限定されず、例えば、エッチャン
ト138に薬液を用いることで、ウエットエッチング装置を用いて、導電膜112を加工
してもよい。なお、ウエットエッチング装置を用いて、導電膜112を加工するよりも、
ドライエッチング装置を用いて導電膜112を加工した方が、より微細なパターンを形成
することができる。一方で、ドライエッチング装置を用いて、導電膜112を加工するよ
りも、ウエットエッチング装置を用いて導電膜112を加工した方が、製造コストを低減
することができる。
【0116】
引き続いて、第2の酸化物半導体膜108b、導電膜112a、112b、上にマスク
136a、136bを有している状態に対して、エッチャント139を用いて、第2の酸
化物半導体膜108bの表面(バックチャネル側)を洗浄する(図5(A)参照)。
【0117】
また、導電膜112a、112bの形成時、及び/または上記洗浄工程において、第2
の酸化物半導体膜108bの導電膜112a、112bから露出した領域は、第1の酸化
物半導体膜108aよりも薄くなる場合がある。
【0118】
なお、導電膜112a、112bの形成時、及び/または上記洗浄工程において、第2
の酸化物半導体膜108bの導電膜112a、112bから露出した領域が薄くならない
場合もある。
【0119】
次に、マスク136a、136bを除去することで、第2の酸化物半導体膜108b上
のソース電極として機能する導電膜112aと、第2の酸化物半導体膜108b上のドレ
イン電極として機能する導電膜112bと、が形成される。また、酸化物半導体膜108
は、第1の酸化物半導体膜108aと、第2の酸化物半導体膜108bとの積層構造とな
る(図5(B)参照)。
【0120】
また、第2の酸化物半導体膜108b、及び導電膜112a、112b上から、薬液を
塗布し、第2の酸化物半導体膜108bの表面(バックチャネル側)を洗浄してもよい。
該洗浄の方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の
薬液を用いて洗浄を行うことで、第2の酸化物半導体膜108bの表面に付着した不純物
(例えば、導電膜112a、112bに含まれる元素等)を除去することができる。なお
、該洗浄は、必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
【0121】
また、導電膜112a、112bの形成時、及び/または上記洗浄工程において、第2
の酸化物半導体膜108bは、第1の酸化物半導体膜108aよりも膜厚の薄い第2の領
域が形成される。
【0122】
次に、酸化物半導体膜108、及び導電膜112a、112b上に絶縁膜114、11
6を形成する。
【0123】
なお、絶縁膜114を形成した後、大気に曝すことなく、連続的に絶縁膜116を形成
することが好ましい。絶縁膜114を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜116を連続的に形成することで、絶
縁膜114と絶縁膜116の界面において大気成分由来の不純物濃度を低減することがで
きるとともに、絶縁膜114、116に含まれる酸素を酸化物半導体膜108に移動させ
ることが可能となり、酸化物半導体膜108の酸素欠損量を低減することが可能となる。
【0124】
例えば、絶縁膜114として、PECVD法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒
素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を20倍より大き
く100倍未満、好ましくは40倍以上80倍以下とし、処理室内の圧力を100Pa未
満、好ましくは50Pa以下とするPECVD法を用いることで、絶縁膜114が、窒素
を含み、且つ欠陥量の少ない絶縁膜となる。
【0125】
本実施の形態においては、絶縁膜114として、基板102を保持する温度を220℃
とし、流量50sccmのシラン及び流量2000sccmの一酸化二窒素を原料ガスと
し、処理室内の圧力を20Paとし、平行平板電極に供給する高周波電力を13.56M
Hz、100W(電力密度としては1.6×10-2W/cm)とするPECVD法を
用いて、酸化窒化シリコン膜を形成する。
【0126】
絶縁膜116としては、PECVD装置の真空排気された処理室内に載置された基板を
180℃以上350℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力
を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし
、処理室内に設けられる電極に0.17W/cm以上0.5W/cm以下、さらに好
ましくは0.25W/cm以上0.35W/cm以下の高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成する。
【0127】
絶縁膜116の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜116中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
【0128】
また、絶縁膜116を形成する工程は、PECVD装置にて180℃以上350℃以下
の温度で実施され、トランジスタ100の作製工程中において、絶縁膜116を形成する
工程の温度が最も高くなると好ましい。例えば、絶縁膜116を形成する温度を350℃
で実施することで、トランジスタ100を直接フレキシブル基板等への形成が可能となる
【0129】
なお、絶縁膜116の形成工程において、絶縁膜114が酸化物半導体膜108の保護
膜となる。したがって、酸化物半導体膜108へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜116を形成することができる。
【0130】
なお、絶縁膜116の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜116の欠陥量を低減することが可能である。代表的
には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現
れる信号のスピン密度が6×1017spins/cm未満、好ましくは3×1017
spins/cm以下、好ましくは1.5×1017spins/cm以下である欠
陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高
めることができる。
【0131】
また、絶縁膜114、116を成膜した後(別言すると、絶縁膜116成膜後、且つ第
1のバリア膜131成膜前)に、加熱処理を行ってもよい。該加熱処理により、絶縁膜1
14、116に含まれる窒素酸化物を低減することができる。また、上記加熱処理により
、絶縁膜114、116に含まれる酸素の一部を酸化物半導体膜108に移動させ、酸化
物半導体膜108に含まれる酸素欠損量を低減することができる。
【0132】
加熱処理を行う場合、絶縁膜114、116への加熱処理の温度は、代表的には、400
℃まで、好ましくは375℃未満、さらに好ましくは、150℃以上360℃未満、さら
に好ましくは、150℃以上350℃以下とする。加熱処理は、窒素、酸素、超乾燥空気
(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の
空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒
素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処
理には、電気炉、RTA装置等を用いることができる。
【0133】
なお、トランジスタ100を形成する工程において、絶縁膜116を形成する温度が最
も高くなればよく、絶縁膜116の形成する温度と同等の温度の加熱処理を異なる工程で
行ってもよい。
【0134】
次に、絶縁膜116上に第1のバリア膜131を形成する(図5(C)参照)。
【0135】
第1のバリア膜131は、酸素と、金属(インジウム、ガリウム、亜鉛、チタン、アル
ミニウム、タングステン、タンタル、またはモリブデンの中から選ばれる少なくとも1以
上)と、を有する。
【0136】
また、第1のバリア膜131としては、スパッタリング法を用いて形成することができる
。第1のバリア膜131が薄い場合、絶縁膜116から外部に放出されうる酸素を抑制す
るのが困難になる場合がある。一方で、第1のバリア膜131が厚い場合、絶縁膜116
中に好適に酸素を添加できない場合がある。したがって、第1のバリア膜131の厚さと
しては、1nm以上20nm以下、または2nm以上10nm以下とすると好ましい。第
1のバリア膜131の一例としては、酸化窒化タンタル膜、酸化チタン膜、インジウム錫
酸化物(以下ITOともいう)膜、酸化アルミニウム膜、酸化物半導体膜(例えば、IG
ZO膜(In:Ga:Zn=1:4:5(原子数比))等)を用いることができる。本実
施の形態では、第1のバリア膜131として、厚さ5nmの酸化シリコンを添加したイン
ジウム錫酸化物(以下ITSOと呼ぶ)を用いる。
【0137】
次に、第1のバリア膜131を介して絶縁膜114、116及び酸化物半導体膜108
に酸素140を添加する(図6(A)参照)。なお、図中において、絶縁膜114、11
6中に添加される酸素を酸素140aと模式的に表している。
【0138】
第1のバリア膜131を介して絶縁膜114、116及び酸化物半導体膜108に酸素
140を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等
がある。また、酸素140を添加する際に、基板側にバイアスを印加することで効果的に
酸素140を絶縁膜114、116及び酸化物半導体膜108に添加することができる。
上記バイアスとしては、例えば、電力密度を1W/cm以上5W/cm以下とすれば
よい。絶縁膜116上に第1のバリア膜131を設けて酸素を添加することで、第1のバ
リア膜131が絶縁膜116から酸素が脱離することを抑制する保護膜として機能する。
このため、絶縁膜114、116及び酸化物半導体膜108により多くの酸素を添加する
ことができる。
【0139】
また、第1のバリア膜131として、酸化アルミニウム、酸化ハフニウム、IGZO膜
、または酸化イットリウムをスパッタリング法にて成膜する場合、スパッタリングガスと
して、少なくとも酸素を含むと好ましい。第1のバリア膜131形成時において、スパッ
タリングガスに酸素を用いることで、当該酸素がプラズマ中で酸素ラジカルとなり、当該
酸素または当該酸素ラジカルのいずれか一方または双方が、絶縁膜116中に添加される
場合がある。よって、図6(A)に示す酸素140を添加する工程を行わなくても良い。
別言すると、第1のバリア膜131の成膜時において、酸素添加処理と、第1のバリア膜
131の成膜を同時に行うことが可能となる。なお、第1のバリア膜131は、第1のバ
リア膜の成膜時(特に成膜初期)においては、酸素を添加する機能を有するが、第1のバ
リア膜131の形成後においては、酸素をブロックする機能を有する。
【0140】
次に、エッチャント141により、第1のバリア膜131を除去する(図6(B)参照
)。
【0141】
第1のバリア膜131の除去方法としては、ドライエッチング法、ウエットエッチング
法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられ
る。なお、ドライエッチング法の場合には、エッチャント141は、エッチングガスであ
り、ウエットエッチング法の場合には、エッチャント141は、薬液である。本実施の形
態においては、ウエットエッチング法を用いて、第1のバリア膜131を除去する。
【0142】
次に、絶縁膜116上に絶縁膜118を形成する(図7(A)参照)。
【0143】
なお、絶縁膜118の形成前、または絶縁膜118の形成後に加熱処理を行って、絶縁
膜114、116に含まれる過剰酸素を酸化物半導体膜108中に拡散させ、酸化物半導
体膜108中の酸素欠損を補填することができる。あるいは、絶縁膜118を加熱成膜と
することで、絶縁膜114、116に含まれる過剰酸素を酸化物半導体膜108中に拡散
させ、酸化物半導体膜108中の酸素欠損を補填することができる。
【0144】
絶縁膜118をPECVD法で形成する場合、基板温度は180℃以上350℃以下に
することで、緻密な膜を形成できるため好ましい。
【0145】
例えば、絶縁膜118としてPECVD法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。
窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活
性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の
結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、
シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成すること
ができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び
窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗
な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに
対する窒素の流量比を5以上50以下、10以上50以下とすることが好ましい。
【0146】
本実施の形態においては、絶縁膜118として、PECVD装置を用いて、シラン、窒
素、及びアンモニアを原料として用いて、厚さ50nmの窒化シリコン膜を形成する。流
量は、シランが50sccm、窒素が5000sccmであり、アンモニアが100sc
cmである。処理室の圧力を100Pa、基板温度を350℃とし、27.12MHzの
高周波電源を用いて1000Wの高周波電力を平行平板電極に供給する。PECVD装置
は電極面積が6000cmである平行平板型のPECVD装置であり、供給した電力を
単位面積あたりの電力(電力密度)に換算すると1.7×10-1W/cmである。
【0147】
また、第2のバリア膜として機能する、絶縁膜118の形成後に加熱処理(400℃ま
での温度)を行ってもよい。なお、絶縁膜118の形成前の加熱処理、または絶縁膜11
8の形成後の加熱処理によって、絶縁膜116に含まれる過剰酸素、または酸素ラジカル
を酸化物半導体膜108中に拡散させ、酸化物半導体膜108中の酸素欠損を補填するこ
とができる。あるいは、絶縁膜118を加熱成膜とすることで、絶縁膜116に含まれる
過剰酸素、または酸素ラジカルを酸化物半導体膜108中に拡散させ、酸化物半導体膜1
08中の酸素欠損を補填することができる。
【0148】
以上の工程で図7(B)に示すトランジスタ100を形成することができる。図7(B
)は、図7(C)に示す一点鎖線X1-X2間における切断面の断面図、及び一点鎖線Y
1-Y2間における切断面の断面図に相当する。
【0149】
また、図7(C)において、煩雑になることを避けるため、トランジスタ100の構成
要素の一部(ゲート絶縁膜として機能する絶縁膜等)を省略して図示している。また、一
点鎖線X1-X2方向をチャネル長方向、一点鎖線Y1-Y2方向をチャネル幅方向と呼
称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図7
(C)と同様に、構成要素の一部を省略して図示する場合がある。
【0150】
また、トランジスタ100の酸化物半導体膜は、積層構造を有している。ここで、酸化物
半導体膜108、及び酸化物半導体膜108に接する絶縁膜のバンド構造について、図1
0を用いて説明する。
【0151】
図10は、絶縁膜107、第1の酸化物半導体膜108a、第2の酸化物半導体膜10
8b、及び絶縁膜114を有する積層構造の膜厚方向のバンド構造の一例である。なお、
バンド構造は、理解を容易にするため絶縁膜107、第1の酸化物半導体膜108a、第
2の酸化物半導体膜108b、及び絶縁膜114の伝導帯下端のエネルギー準位(Ec)
を示す。
【0152】
また、図10に示すバンド構造においては、絶縁膜107、114として酸化シリコン
膜を用い、第1の酸化物半導体膜108aとして金属元素の原子数比をIn:Ga:Zn
=4:2:4.1の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、第
2の酸化物半導体膜108bとして金属元素の原子数比をIn:Ga:Zn=1:1:1
.2の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図であ
る。
【0153】
図10に示すように、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜10
8bにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的
に変化または連続接合するともいうことができる。このようなバンド構造を有するために
は、第1の酸化物半導体膜108aと第2の酸化物半導体膜108bとの界面において、
トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする
【0154】
第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bに連続接合を形成
するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリン
グ装置)を用いて各膜を大気に触れさせることなく連続して積層すればよい。
【0155】
図10に示す構成とすることで第1の酸化物半導体膜108aがウェル(井戸)となり
、上記積層構造を用いたトランジスタにおいて、チャネル領域が第1の酸化物半導体膜1
08aに形成されることがわかる。
【0156】
なお、第2の酸化物半導体膜108bを形成しない場合、第1の酸化物半導体膜108
aには、トラップ準位が形成されうる。一方で、上記積層構造とすることで、当該トラッ
プ準位は、第2の酸化物半導体膜108bに形成されうる。したがって、第1の酸化物半
導体膜108aからトラップ準位を離すことができる。
【0157】
また、トラップ準位がチャネル領域として機能する第1の酸化物半導体膜108aの伝
導帯下端のエネルギー準位(Ec)より真空準位に遠くなることがあり、トラップ準位に
電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの
固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したが
って、トラップ準位が第1の酸化物半導体膜108aの伝導帯下端のエネルギー準位(E
c)より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラ
ップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能で
あると共に、電界効果移動度を高めることができる。
【0158】
また、図10において、第2の酸化物半導体膜108bは、第1の酸化物半導体膜10
8aよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、第1の酸化物半
導体膜108aの伝導帯下端のエネルギー準位と、第2の酸化物半導体膜108bの伝導
帯下端のエネルギー準位との差が、0.15eV以上、または0.5eV以上、かつ2e
V以下、または1eV以下である。すなわち、第2の酸化物半導体膜108bの電子親和
力と、第1の酸化物半導体膜108aの電子親和力との差が、0.15eV以上、または
0.5eV以上、かつ2eV以下、または1eV以下である。
【0159】
このような構成を有することで、第1の酸化物半導体膜108aが電流の主な経路とな
り、チャネル領域として機能する。また、第2の酸化物半導体膜108bは、チャネル領
域が形成される第1の酸化物半導体膜108aを構成する金属元素の一種以上から構成さ
れる酸化物半導体膜であるため、第1の酸化物半導体膜108aと第2の酸化物半導体膜
108bとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリ
アの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
【0160】
また、第2の酸化物半導体膜108bは、チャネル領域の一部として機能することを防
止するため、導電率が十分に低い材料を用いるものとする。または、第2の酸化物半導体
膜108bには、電子親和力(真空準位と伝導帯下端のエネルギー準位との差)が第1の
酸化物半導体膜108aよりも小さく、伝導帯下端のエネルギー準位が第1の酸化物半導
体膜108aの伝導帯下端エネルギー準位と差分(バンドオフセット)を有する材料を用
いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じること
を抑制するためには、第2の酸化物半導体膜108bの伝導帯下端のエネルギー準位が、
第1の酸化物半導体膜108aの伝導帯下端のエネルギー準位よりも真空準位に近い材料
を用いると好適である。例えば、第2の酸化物半導体膜108bの伝導帯下端のエネルギ
ー準位と、第1の酸化物半導体膜108aの伝導帯下端のエネルギー準位との差が、0.
2eV以上、好ましくは0.5eV以上とすることが好ましい。
【0161】
また、第2の酸化物半導体膜108bは、膜中にスピネル型の結晶構造が含まれないこ
とが好ましい。第2の酸化物半導体膜108bの膜中にスピネル型の結晶構造を含む場合
、該スピネル型の結晶構造と他の領域との界面において、導電膜112a、112bの構
成元素が第1の酸化物半導体膜108aへ拡散してしまう場合がある。なお、第2の酸化
物半導体膜108bが後述するCAAC-OSである場合、導電膜112a、112bの
構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
【0162】
第2の酸化物半導体膜108bの膜厚は、導電膜112a、112bの構成元素が第2
の酸化物半導体膜108bに拡散することを抑制することのできる膜厚以上であって、絶
縁膜114から酸化物半導体膜108bへの酸素の供給を抑制する膜厚未満とする。例え
ば、第2の酸化物半導体膜108bの膜厚が10nm以上であると、導電膜112a、1
12bの構成元素が第1の酸化物半導体膜108aへ拡散するのを抑制することができる
。また、第2の酸化物半導体膜108bの膜厚を100nm以下とすると、絶縁膜114
、116から第1の酸化物半導体膜108aへ効果的に酸素を供給することができる。な
お、第2の酸化物半導体膜108bの膜厚は、導電膜112a、112bを形成する際、
または導電膜112a、112bの形成後に洗浄する際に一部がエッチングされ、上記の
膜厚より薄くなる場合がある。例えば、第2の酸化物半導体膜108bの膜厚を10nm
とした場合、導電膜112a、112bが設けられていない領域の第2の酸化物半導体膜
108bの膜厚は、3nm以上10nm未満となる場合がある。
【0163】
また、図2に示したトランジスタ752の作製工程の一例を以下に説明する。トランジス
タ752は、酸化物半導体層の積層の上下にゲート電極を有する構造である。
【0164】
以下の説明では、トランジスタ752と同一構造を有するトランジスタ170を用いて説
明する。また、図9(A)乃至図9(C)は、図8(B)に示すトランジスタ170の作
製工程を説明する断面図である。トランジスタ170の工程は、トランジスタ100のゲ
ート電極上方に第2のゲート電極を設ける工程が追加されている以外ほとんど同一である
ため、詳細な説明は省略することとする。
【0165】
トランジスタ170は、基板102上の第1のゲート電極として機能する導電膜104
と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と
、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続され
るソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続さ
れるドレイン電極として機能する導電膜112bと、酸化物半導体膜108上の絶縁膜1
14と、絶縁膜114上の絶縁膜116と、絶縁膜116上の導電膜120aと、絶縁膜
116上の導電膜120bと、導電膜120a上の絶縁膜118と、を有する。絶縁膜1
14、116は、トランジスタ170の第2のゲート絶縁膜としての機能を有する。また
、導電膜120aは、絶縁膜114、116に設けられる開口部142cを介して、導電
膜112bと電気的に接続される。また、導電膜120aは、例えば、表示装置に用いる
画素電極と同一工程で形成することもできる。また、トランジスタ170において、導電
膜120bは、第2のゲート電極(バックゲート電極ともいう)として機能する。
【0166】
また、図8(B)に示すように導電膜120bは、絶縁膜106、107、114、1
16に設けられる開口部142a、142bにおいて、第1のゲート電極として機能する
導電膜104に接続される。よって、導電膜120bと導電膜104とは、同じ電位が与
えられる。
【0167】
なお、本実施の形態においては、開口部142a、142bを設け、導電膜120bと
導電膜104を接続する構成について例示したが、これに限定されない。例えば、開口部
142aまたは開口部142bのいずれか一方の開口部のみを形成し、導電膜120bと
導電膜104を接続する構成、または開口部142a及び開口部142bを設けずに、導
電膜120bと導電膜104を接続しない構成としてもよい。なお、導電膜120bと導
電膜104を接続しない構成の場合、導電膜120bと導電膜104には、それぞれ異な
る電位を与えることができる。
【0168】
また、図8(B)に示すように、酸化物半導体膜108は、第1のゲート電極として機
能する導電膜104と、第2のゲート電極として機能する導電膜120bのそれぞれと対
向するように位置し、2つのゲート電極として機能する導電膜に挟まれている。第2のゲ
ート電極として機能する導電膜120bのチャネル長方向の長さ及びチャネル幅方向の長
さは、酸化物半導体膜108のチャネル長方向の長さ及びチャネル幅方向の長さよりもそ
れぞれ長く、酸化物半導体膜108の全体は、絶縁膜114、116を介して導電膜12
0bに覆われている。また、第2のゲート電極として機能する導電膜120bと第1のゲ
ート電極として機能する導電膜104とは、絶縁膜106、107、114、116に設
けられる開口部142a、142bにおいて接続されるため、酸化物半導体膜108のチ
ャネル幅方向の側面は、絶縁膜114、116を介して第2のゲート電極として機能する
導電膜120bと対向している。
【0169】
別言すると、トランジスタ170のチャネル幅方向において、第1のゲート電極として
機能する導電膜104及び第2のゲート電極として機能する導電膜120bは、ゲート絶
縁膜として機能する絶縁膜106、107及び第2のゲート絶縁膜として機能する絶縁膜
114、116に設けられる開口部において接続すると共に、第1のゲート絶縁膜として
機能する絶縁膜106、107及び第2のゲート絶縁膜として機能する絶縁膜114、1
16を介して酸化物半導体膜108を囲む構成である。
【0170】
このような構成を有することで、トランジスタ170に含まれる酸化物半導体膜108
を、第1のゲート電極として機能する導電膜104及び第2のゲート電極として機能する
導電膜120bの電界によって電気的に囲むことができる。トランジスタ170のように
、第1のゲート電極及び第2のゲート電極の電界によって、チャネル領域が形成される酸
化物半導体膜を電気的に囲むトランジスタのデバイス構造をsurrounded ch
annel(s-channel)構造と呼ぶことができる。
【0171】
トランジスタ170は、s-channel構造を有するため、第1のゲート電極とし
て機能する導電膜104によってチャネルを誘起させるための電界を効果的に酸化物半導
体膜108に印加することができるため、トランジスタ170の電流駆動能力が向上し、
高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能である
ため、トランジスタ170を微細化することが可能となる。また、トランジスタ170は
、第1のゲート電極として機能する導電膜104及び第2のゲート電極として機能する導
電膜120bによって囲まれた構造を有するため、トランジスタ170の機械的強度を高
めることができる。
【0172】
なお、トランジスタ170のその他の構成については、先に示すトランジスタ100と
同様であり、同様の効果を奏する。
【0173】
次に、本発明の一態様であるトランジスタ170の作製方法について、図9(A)(B
)(C)を用いて詳細に説明する。なお、図9(A)(B)(C)は、半導体装置の作製
方法を説明する断面図である。
【0174】
まず、先に示すトランジスタ100の作製方法と同様の工程(図3(A)乃至図7(A
)に示す工程まで)を行う。
【0175】
次に、絶縁膜116上にリソグラフィ工程によりマスクを形成し、絶縁膜114、11
6の所望の領域に開口部142cを形成する。また、絶縁膜116上にリソグラフィ工程
によりマスクを形成し、絶縁膜106、107、114、116の所望の領域に開口部1
42a、142bを形成する。なお、開口部142cは、導電膜112bに達するように
形成される。また、開口部142a、142bは、それぞれ導電膜104に達するように
形成される(図9(A)参照)。
【0176】
なお、開口部142a、142bと開口部142cは、同じ工程で形成してもよく、異
なる工程で形成してもよい。開口部142a、142bと開口部142cを同じ工程で形
成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成するこ
とができる。また、開口部142a、142bを複数回に分けて形成してもよい。例えば
、絶縁膜106、107を加工し、その後、絶縁膜114、116を加工する。
【0177】
次に、開口部142a、142b、142cを覆うように絶縁膜116上に導電膜12
0を形成する(図9(B)参照)。
【0178】
導電膜120としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中
から選ばれた一種を含む材料を用いることができる。とくに、導電膜120としては、酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジ
ウムスズ酸化物(ITO)、インジウム亜鉛酸化物、インジウムスズシリコン酸化物(I
TSO)などの透光性を有する導電性材料を用いることができる。また、導電膜120と
しては、例えば、スパッタリング法を用いて形成することができる。本実施の形態におい
ては、膜厚110nmのITSOをスパッタリング法で形成する。
【0179】
次に、導電膜120上にリソグラフィ工程によりマスクを形成し、導電膜112を所望
の形状に加工することで、導電膜120a、120bを形成する。
【0180】
導電膜120a、120bの形成方法については、ドライエッチング法、ウエットエッ
チング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙
げられる。本実施の形態においては、ウエットエッチング法を用いて、導電膜120を導
電膜120a、120bへと加工する。
【0181】
次に、導電膜120a、120bを覆う絶縁膜118を形成する。(図9(C)参照)
【0182】
以上の工程で図8(A)(B)に示すトランジスタ170を作製することができる。
【0183】
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。例えば、図7(A)(B)に示すトランジスタ100を表示装置の
画素部のトランジスタに用い、図8(A)(B)に示すトランジスタ170を表示装置の
ゲートドライバのトランジスタに用いることができる。
【0184】
また、画素部のコモン電極771とドライバのトランジスタの導電膜120b(バックゲ
ート電極)を同一工程で作製することができるため、製造工程の短縮ができる。
【0185】
(実施の形態3)
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の構造につい
て、詳細に説明を行う。
【0186】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。ま
たは、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられ
る。
【0187】
なお、非単結晶酸化物半導体としては、CAAC-OS(C Axis Aligned
Crystalline Oxide Semiconductor)、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導
体としては、単結晶酸化物半導体、CAAC-OS、多結晶酸化物半導体、微結晶酸化物
半導体などがある。
【0188】
まずは、CAAC-OS膜について説明する。
【0189】
CAAC-OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【0190】
透過型電子顕微鏡(TEM:Transmission Electron Micro
scope)によって、CAAC-OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC-OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【0191】
試料面と略平行な方向から、CAAC-OS膜の断面の高分解能TEM像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した
形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。
【0192】
一方、試料面と略垂直な方向から、CAAC-OS膜の平面の高分解能TEM像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【0193】
CAAC-OS膜に対し、X線回折(XRD:X-Ray Diffraction)装
置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC-OS膜
のout-of-plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属される
ことから、CAAC-OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
【0194】
なお、InGaZnOの結晶を有するCAAC-OS膜のout-of-plane法
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC-OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC-OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
【0195】
CAAC-OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
【0196】
また、CAAC-OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
【0197】
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(
ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
【0198】
また、CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
【0199】
次に、微結晶酸化物半導体膜について説明する。
【0200】
微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
-OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc-OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。
【0201】
nc-OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上
3nm以下の領域)において原子配列に周期性を有する。また、nc-OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、nc-OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、nc-OS膜に対し、結晶部よりも大きい径のX線を用いるXR
D装置を用いて構造解析を行うと、out-of-plane法による解析では、結晶面
を示すピークが検出されない。また、nc-OS膜に対し、結晶部よりも大きいプローブ
径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を
行うと、ハローパターンのような回折パターンが観測される。一方、nc-OS膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、nc-OS膜に対しナノビーム電子回折を
行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、
nc-OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
【0202】
nc-OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、nc-OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc-OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-O
S膜は、CAAC-OS膜と比べて欠陥準位密度が高くなる。
【0203】
次に、非晶質酸化物半導体膜について説明する。
【0204】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【0205】
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。
【0206】
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out-of-p
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
【0207】
なお、酸化物半導体膜は、nc-OS膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体(a-like OS:amorphous-like Oxide Semi
conductor)膜と呼ぶ。
【0208】
a-like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察され
る場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。a-like OS膜は、
TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なnc-OS膜であれば、TEMによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
【0209】
なお、a-like OS膜およびnc-OS膜の結晶部の大きさの計測は、高分解能T
EM像を用いて行うことができる。例えば、InGaZnOの結晶は層状構造を有し、
In-O層の間に、Ga-Zn-O層を2層有する。InGaZnOの結晶の単位格子
は、In-O層を3層有し、またGa-Zn-O層を6層有する、計9層がc軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の
格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nm
と求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔
が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInG
aZnOの結晶のa-b面に対応する。
【0210】
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、a-
like OS膜の密度は78.6%以上92.3%未満となる。また、例えば、単結晶
の密度に対し、nc-OS膜の密度およびCAAC-OS膜の密度は92.3%以上10
0%未満となる。なお、単結晶の密度に対し密度が78%未満となる酸化物半導体膜は、
成膜すること自体が困難である。
【0211】
上記について、具体例を用いて説明する。例えば、In:Ga:Zn=1:1:1[原子
数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnO
の密度は6.357g/cmとなる。よって、例えば、In:Ga:Zn=1:1:1
[原子数比]を満たす酸化物半導体膜において、a-like OS膜の密度は5.0g
/cm以上5.9g/cm未満となる。また、例えば、In:Ga:Zn=1:1:
1[原子数比]を満たす酸化物半導体膜において、nc-OS膜の密度およびCAAC-
OS膜の密度は5.9g/cm以上6.3g/cm未満となる。
【0212】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
【0213】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a-like OS膜、微結
晶酸化物半導体膜、CAAC-OS膜のうち、二種以上を有する積層膜であってもよい。
【0214】
酸化物半導体にチャネルが形成されるトランジスタは、オフ電流が極めて小さいことが知
られている。なお、オフ電流とは、トランジスタがオフのとき(ゲート電圧がしきい値電
圧よりも十分小さいとき)のドレイン電流をいう。
【0215】
オフ電流の極めて小さいトランジスタは、表示装置に適用することができる。
【0216】
例えば、当該トランジスタを表示装置の画素回路などに用いることで、表示装置の消費電
力を低減することができる場合がある。また、当該表示装置の使用による、使用者の目の
疲労を軽減することができる場合がある。
【0217】
例えば、従来の表示装置では、静止画の表示時でも、30Hz(1秒間に30回)以上の
頻度、好ましくは60Hz(1秒間に60回)以上の頻度で画素の書き換え動作(リフレ
ッシュともいう。)をしなくてはならなかった。そのため、従来の表示装置は、表示する
内容が静止画でも消費電力を低減が困難な構成となっていた。静止画の表示とは、例えば
、1秒以上、または5秒以上同じ画像が表示されることをいう。
【0218】
つまり、従来の表示装置の消費電力が高くなる要因の一つは、静止画を表示する場合でも
、画素の書き換え動作を頻繁に行わなくてはならなかったことにある。以下に、従来の表
示装置が、静止画の表示であっても、画素の書き換え動作を頻繁に行わなくてはならなか
った理由を示す。
【0219】
例えば、液晶表示装置の場合、液晶素子の電位によって、階調を決定する。当該液晶素子
には、電荷を保持するための容量素子が接続される。なお、容量素子の容量には、寄生容
量も含まれる。
【0220】
このように、液晶表示装置の場合、階調を決定する電位の保持に容量素子が用いられる。
従って、当該容量素子に蓄えられた電荷のリークによって、表示装置の階調の変化が起こ
ることが、従来の表示装置において画素の書き換え動作を頻繁に行わなくてはならなかっ
た理由の一つである。
【0221】
また、従来の表示装置では、使用者の目の疲労が大きかった可能性がある。従来の表示装
置では、頻繁に書き換え動作を行うことで表示のちらつきの軽減を図っているが、十分と
はいえず、書き換え動作間に生じる階調の変化を無視できなかった。使用者の目の疲労は
、表示のちらつきによって生じている可能性がある。
【0222】
以上を鑑み、本発明の一態様に係る表示装置について、以下に示す。
【0223】
表示装置を使用時の使用者の目の疲労を低減するためには、表示のちらつきを軽減すれば
よい。表示のちらつきを低減するためには、1フレーム内の階調の変化を小さくすればよ
い。また、静止画を表示する際は、1フレームの期間を長くすること(書き換え動作の頻
度を低減すること)によって、消費電力を低減することができる。従って、書き換え動作
の頻度を低減しつつ、1フレーム内の階調の変化を小さくするためには、容量素子からの
電荷のリークを低減すればよいことがわかる。
【0224】
容量素子には、例えば、電荷を注入するためのトランジスタが接続されており、当該トラ
ンジスタのオフ電流が当該容量素子からの電荷のリークの一つの要因となる。従って、容
量素子と接続しているトランジスタを、オフ電流が極めて小さいトランジスタに置き換え
ることで、容量素子からの電荷のリークを極めて小さくできる場合がある。
【0225】
液晶表示装置の画素回路にオフ電流の極めて小さいトランジスタを用いた場合、容量素子
からの当該トランジスタを介した電荷のリークはほとんどなくなり、液晶素子を介した電
荷のリークが主となる。従って、液晶素子のリーク電流にもよるが、当該液晶表示装置は
、例えば、中間調を表示した場合、書き換え動作が10Hz(1秒間に10回)以上、5
Hz(1秒間に5回)以上、1Hz(1秒間に1回)以上または0.2Hz(5秒間に1
回)以上の頻度であれば、1フレーム内の階調の変化は、256階調中で1階調未満とな
る。
【0226】
以上に示したように、表示装置の画素回路などにオフ電流の極めて小さいトランジスタを
用いることで、静止画を表示する際に書き換え動作の頻度を低減することができる。静止
画を表示する際に書き換え動作の頻度を低減することができるため、従来の表示装置と比
べて消費電力の低減された表示装置とすることができる。また、1フレーム内の階調の変
化を小さくできるため、従来の表示装置と比べて表示のちらつきの軽減された、目の疲労
の少ない表示装置とすることができる。
【0227】
換言すると、本発明の一態様に係る液晶表示装置は、例えば、中間調を表示した場合、書
き換え動作が10Hz以上、5Hz以上、1Hz以上または0.2Hz以上の頻度で駆動
させたときの1フレーム内の階調の変化が、256階調中で1階調未満となる液晶表示装
置である。
【0228】
(実施の形態4)
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図11
用いて説明を行う。
【0229】
図11(A)に示す表示装置は、表示素子の画素を有する領域(以下、画素部502と
いう)と、画素部502の外側に配置され、画素を駆動するための回路を有する回路部(
以下、駆動回路部504という)と、素子の保護機能を有する回路(以下、保護回路50
6という)と、端子部507と、を有する。なお、保護回路506は、設けない構成とし
てもよい。
【0230】
駆動回路部504の一部、または全部は、画素部502と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部504
の一部、または全部が、画素部502と同一基板上に形成されていない場合には、駆動回
路部504の一部、または全部は、COGやTAB(Tape Automated B
onding)によって、実装することができる。
【0231】
画素部502は、X行(Xは2以上の自然数)Y列(Yは2以上の自然数)に配置され
た複数の表示素子を駆動するための回路(以下、画素回路501という)を有し、駆動回
路部504は、画素を選択する信号(走査信号)を出力する回路(以下、ゲートドライバ
504aという)、画素の表示素子を駆動するための信号(データ信号)を供給するため
の回路(以下、ソースドライバ504b)などの駆動回路を有する。
【0232】
ゲートドライバ504aは、シフトレジスタ等を有する。ゲートドライバ504aは、
端子部507を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ504aは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ504aは、走査信号が与えられる配線(以
下、走査線GL_1乃至GL_Xという)の電位を制御する機能を有する。なお、ゲート
ドライバ504aを複数設け、複数のゲートドライバ504aにより、走査線GL_1乃
至GL_Xを分割して制御してもよい。または、ゲートドライバ504aは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ50
4aは、別の信号を供給することも可能である。
【0233】
ソースドライバ504bは、シフトレジスタ等を有する。ソースドライバ504bは、
端子部507を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号(画像信号)が入力される。ソースドライバ504bは、画像信号を元に画素回路
501に書き込むデータ信号を生成する機能を有する。また、ソースドライバ504bは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ504bは、データ信号が与え
られる配線(以下、データ線DL_1乃至DL_Yという)の電位を制御する機能を有す
る。または、ソースドライバ504bは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ504bは、別の信号を供給することも
可能である。
【0234】
ソースドライバ504bは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ504bは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ504bを構成してもよい。
【0235】
複数の画素回路501のそれぞれは、走査信号が与えられる複数の走査線GLの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線DLの一つを介し
てデータ信号が入力される。また、複数の画素回路501のそれぞれは、ゲートドライバ
504aによりデータ信号のデータの書き込み及び保持が制御される。例えば、m行n列
目の画素回路501は、走査線GL_m(mはX以下の自然数)を介してゲートドライバ
504aからパルス信号が入力され、走査線GL_mの電位に応じてデータ線DL_n(
nはY以下の自然数)を介してソースドライバ504bからデータ信号が入力される。
【0236】
図11(A)に示す保護回路506は、例えば、ゲートドライバ504aと画素回路5
01の間の配線である走査線GLに接続される。または、保護回路506は、ソースドラ
イバ504bと画素回路501の間の配線であるデータ線DLに接続される。または、保
護回路506は、ゲートドライバ504aと端子部507との間の配線に接続することが
できる。または、保護回路506は、ソースドライバ504bと端子部507との間の配
線に接続することができる。なお、端子部507は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
【0237】
保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
【0238】
図11(A)に示すように、画素部502と駆動回路部504にそれぞれ保護回路50
6を設けることにより、ESD(Electro Static Discharge:
静電気放電)などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路506の構成はこれに限定されず、例えば、ゲートドライバ504aに
保護回路506を接続した構成、またはソースドライバ504bに保護回路506を接続
した構成とすることもできる。あるいは、端子部507に保護回路506を接続した構成
とすることもできる。
【0239】
また、図11(A)においては、ゲートドライバ504aとソースドライバ504bに
よって駆動回路部504を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ504aのみを形成し、別途用意されたソースドライバ回路が形成
された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を実
装する構成としても良い。
【0240】
また、図11(A)に示す複数の画素回路501は、例えば、図11(B)に示す構成
とすることができる。
【0241】
図11(B)に示す画素回路501は、液晶素子570と、トランジスタ550と、容
量素子560と、を有する。トランジスタ550に先の実施の形態に示すトランジスタ1
00を適用することができる。
【0242】
液晶素子570の一対の電極の一方の電位は、画素回路501の仕様に応じて適宜設定
される。液晶素子570は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路501のそれぞれが有する液晶素子570の一対の電極の一方に共通の電位
(コモン電位)を与えてもよい。また、各行の画素回路501の液晶素子570の一対の
電極の一方に異なる電位を与えてもよい。
【0243】
例えば、液晶素子570を備える表示装置の駆動方法としては、TNモード、STNモ
ード、VAモード、ASM(Axially Symmetric Aligned M
icro-cell)モード、OCB(Optically Compensated
Birefringence)モード、FLC(Ferroelectric Liqu
id Crystal)モード、AFLC(AntiFerroelectric Li
quid Crystal)モード、MVAモード、PVA(Patterned Ve
rtical Alignment)モード、IPSモード、FFSモード、又はTBA
(Transverse Bend Alignment)モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electric
ally Controlled Birefringence)モード、PDLC(P
olymer Dispersed Liquid Crystal)モード、PNLC
(Polymer Network Liquid Crystal)モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
【0244】
m行n列目の画素回路501において、トランジスタ550のソース電極またはドレイ
ン電極の一方は、データ線DL_nに電気的に接続され、他方は液晶素子570の一対の
電極の他方に電気的に接続される。また、トランジスタ550のゲート電極は、走査線G
L_mに電気的に接続される。トランジスタ550は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
【0245】
容量素子560の一対の電極の一方は、電位が供給される配線(以下、電位供給線VL
)に電気的に接続され、他方は、液晶素子570の一対の電極の他方に電気的に接続され
る。なお、電位供給線VLの電位の値は、画素回路501の仕様に応じて適宜設定される
。容量素子560は、書き込まれたデータを保持する保持容量としての機能を有する。
【0246】
例えば、図11(B)の画素回路501を有する表示装置では、例えば、図11(A)
に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ
550をオン状態にしてデータ信号のデータを書き込む。
【0247】
データが書き込まれた画素回路501は、トランジスタ550がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
【0248】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
【0249】
(実施の形態5)
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図12を用いて説明を行う。
【0250】
本発明を適用可能な電子機器の一例として、テレビジョン装置(テレビ、またはテレビ
ジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデ
オカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音楽
再生装置、遊技機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これら
の電子機器の具体例を図12に示す。
【0251】
図12(A)は、表示部を有する携帯情報端末1400を示している。携帯情報端末1
400は、筐体1401に表示部1402及び操作ボタン1403が組み込まれている。
本発明の一態様の液晶表示装置は、表示部1402に用いることができる。
【0252】
図12(B)は、携帯電話機1410を示している。携帯電話機1410は、筐体14
11に表示部1412、操作ボタン1413、スピーカー1414、及びマイク1415
が組み込まれている。本発明の一態様の液晶表示装置は、表示部1412に用いることが
できる。
【0253】
図12(C)は、音楽再生装置1420を示している。音楽再生装置1420は、筐体
1421に表示部1422、操作ボタン1423、アンテナ1424が組み込まれている
。またアンテナ1424からは、無線信号により情報を送受信することができる。本発明
の一態様の液晶表示装置は、表示部1422に用いることができる。
【0254】
表示部1402、表示部1412及び表示部1422は、タッチ入力機能を有しており
、表示部1402、表示部1412及び表示部1422に表示された表示ボタン(図示せ
ず)を指などで触れることで、画面操作や、情報を入力することができる。
【0255】
先の実施の形態に示した液晶表示装置を表示部1402、表示部1412及び表示部1
422に用いることで、表示品位の向上が図られた表示部1402、表示部1412及び
表示部1422とすることができる。
【0256】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
【0257】
(実施の形態6)
本実施の形態では、上記実施の形態3で説明したリフレッシュ動作の頻度(リフレッシ
ュレートとも呼ぶ)を低減する意義に関して説明を行う。リフレッシュレートを低減する
と消費電力の低減を図るだけでなく、目の疲労を軽減することができる。
【0258】
目の疲労には、神経系の疲労と、筋肉系の疲労の2種類がある。神経系の疲労は、長時
間液晶表示装置の発光、点滅画面を見続けることで、その明るさが眼の網膜や神経、脳を
刺激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の
筋肉を酷使することにより疲れさせるものである。
【0259】
従来の液晶表示装置の表示では、1秒間に60回の画像の書き換えが行われている。この
ような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激して眼の疲
労が引き起こされるおそれがあった。
【0260】
本発明の一態様では、フレーム周波数を1Hz以下として静止画像を表示する画素を有
し、画素は、液晶層を有し、液晶層は、誘電率の異方性が2以上3.8以下とする。その
ため、リフレッシュレートを低減した場合のフリッカーを抑制することができる。
【0261】
本発明の一態様では、液晶表示装置の画素部に、酸化物半導体を用いたトランジスタ、
例えば、CAAC-OSを用いたトランジスタを適用する。当該トランジスタのオフ電流
は、極めて小さいため、フレーム周波数を下げても、液晶表示装置の輝度の維持が可能と
なる。
【0262】
つまり、例えば、5秒間に1回の画像の書き換えが可能となるため、極力長い時間同じ
映像を見ることが可能となり、使用者に視認される画面のちらつきが低減される。これに
より、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労が軽減される。
【0263】
また、1画素のサイズが大きい場合(例えば精細度が150ppi未満の場合)、液晶
表示装置に表示された文字はぼやけてしまう。液晶表示装置に表示されたぼやけた文字を
長時間見続けると、毛様体の筋肉が、絶えずピントを合わせようと動いているにもかかわ
らず、ピントが合わせづらい状態が続くことになり、目に負担をかけてしまうおそれがあ
った。
【0264】
これに対し、本発明の一態様にかかる液晶表示装置では、1画素のサイズが小さく高精
細な表示が可能となるため、緻密で滑らかな表示とすることができる。これにより、毛様
体の筋肉が、ピントを合わせやすくなるため、使用者の筋肉系の疲労が軽減される。
【0265】
また、画像を素早く切り替えて表示すると、使用者の目の疲労を誘発する場合がある。例
えば、著しく異なる場面が切り換わる動画像や、異なる静止画を切り換える場合などが含
まれる。
【0266】
異なる画像を切り替えて表示する際には、瞬間的に表示を切り換えるのではなく、緩や
かに(静かに)、自然に画像を切り替えて表示することが好ましい。
【0267】
例えば、異なる第1の画像から第2の画像に表示を切り替える場合、第1の画像と第2
の画像の間に第1の画像がフェードアウトする画像または/及び第2の画像がフェードイ
ンする画像を挿入すると好ましい。また、第1の画像がフェードアウトすると同時に、第
2の画像がフェードインする(クロスフェードともいう)ように、両者の画像を重ね合わ
せた画像を挿入してもよく、第1の画像が第2の画像に次第に変化する様子を表示する動
画(モーフィングともいう)を挿入しても良い。
【0268】
具体的には、第1の静止画像を低いリフレッシュレートで表示し、続いて画像の切り替
えのための画像を高いリフレッシュレートで表示した後に、第2の静止画像を低いリフレ
ッシュレートで表示する。
【0269】
なお、目の疲労を定量的に測定する方法が検討されている。例えば、神経系の疲労の評
価指標としては、臨界融合周波数(CFF:Critical Flicker(Fus
ion) Frequency)などが知られている。また、筋肉系の疲労の評価指標と
しては、調節時間や調節近点距離などが知られている。
【0270】
そのほか、目の疲労を評価する方法として、脳波測定、サーモグラフィ法、瞬きの回数
の測定、涙液量の評価、瞳孔の収縮反応速度の評価や、自覚症状を調査するためのアンケ
ート等がある。
【0271】
本発明の一態様によれば、目に優しい液晶表示装置を提供することができる。
【0272】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
【0273】
(実施の形態7)
本実施の形態では、実施の形態1に示した図2の構成と一部異なる例を図14に示す。な
お、図2と同一の箇所には同じ符号を用いて説明し、詳細な説明は省略することとする。
【0274】
本実施の形態では、平坦化絶縁膜770をトランジスタ750上に設ける例である。
【0275】
平坦化絶縁膜770としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、
ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
平坦化絶縁膜770を形成してもよい。
【0276】
また、平坦化絶縁膜770上にコモン電極771が設けられ、その上に絶縁膜792を有
している。絶縁膜792上に画素電極として機能する導電膜772を有している。容量は
、導電膜772とコモン電極771と、それらの間に挟まれる絶縁膜792を誘電体とし
て形成される。
【0277】
また、図14においてはコモン電極771と、導電膜773とが異なる工程で形成される
構成である。従って、図2の構成と比べて製造工程数が増加する。また、平坦化絶縁膜7
70を形成するため、図2の構成と比べて製造工程数が増加する。
【0278】
また、平坦化絶縁膜770の膜厚を薄くすれば、導電膜773と同じ工程でコモン電極を
絶縁膜766上に形成し、平坦化絶縁膜770及び絶縁膜768を誘電体として導電膜7
72と容量を形成する構成としてもよい。なお、絶縁膜764上に絶縁膜766が積層さ
れ、絶縁膜766上に絶縁膜768が形成され、絶縁膜768上に平坦化絶縁膜770が
形成されている。図14においては、絶縁膜764と絶縁膜766の界面を点線で図示し
ているが、成膜条件が一部異なるだけであり、連続成膜するため図示しない場合もある。
図14においてトランジスタ750は、図7のトランジスタ100に相当しており、それ
ぞれ絶縁膜703は絶縁膜106に、絶縁膜764は絶縁膜114に、絶縁膜766は絶
縁膜116、絶縁膜768は絶縁膜118に相当する。
【0279】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
【0280】
(実施の形態8)
本実施の形態では、実施の形態1に示した図2の構成と一部異なる例を図15に示す。な
お、図2と同一の箇所には同じ符号を用いて説明し、詳細な説明は省略することとする。
【0281】
本実施の形態では、画素部のトランジスタ750にもバックゲートとなる導電膜793を
有し、コモン電極771と容量線709との接続構成が一部異なり、接続部711での接
続構成が異なる例である。
【0282】
導電膜793は、導電膜773と同一工程で形成することができ、工程数の増加なく設け
ることができる。
【0283】
また、導電膜794は、導電膜772と同一工程で形成され、コモン電極771と容量線
709とをコンタクトホールを介して電気的に接続する機能を有する。
【0284】
また、接続部711においては、導電膜795は、導電膜772と同一工程で形成され、
接続電極777と導電膜773とをコンタクトホールを介して電気的に接続する機能を有
する。
【0285】
マスク数を増やすことなく、導電膜772と同一工程で形成される導電膜794、795
を用いて他の配線(例えば、接続電極777、導電膜773など)と電気的に接続するこ
とができる。
【0286】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
【0287】
(実施の形態9)
本実施の形態では、実施の形態1に示した図2の構成と一部異なる例を図16に示す。な
お、図2と同一の箇所には同じ符号を用いて説明し、詳細な説明は省略することとする。
【0288】
図16は、FFS(Fringe Field Switching)モードの液晶表示
装置の例である。
【0289】
液晶に横電界が掛かるFFSモードなどの液晶パネルは、液晶に縦電界が掛かるTN(T
wisted Nematic)モードなどの液晶パネルに比べて、押圧によりセルギャ
ップが多少変化しても、液晶の配向が乱れにくい。横電界モードの液晶パネルでは、トラ
ンジスタが形成された素子基板に対向する対向基板に電極が存在しない。
【0290】
FFSモードの液晶表示装置は、画素電極として機能する導電膜772にスリット状の開
口部を有し、該開口部において画素電極及びコモン電極771で生じる電界を液晶に印加
することで、液晶分子の配向を制御する。
【0291】
FFSモードの液晶表示装置は、高開口率であり、広い視野角を得ることができると共
に画像コントラストを改善できるという効果がある。
【0292】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
【0293】
(実施の形態10)
本実施の形態では、実施の形態1に示した図2の構成と一部異なる例を図17に示す。な
お、図2と同一の箇所には同じ符号を用いて説明し、詳細な説明は省略することとする。
【0294】
容量素子790は、一つの共通電極に2つの容量形成領域が形成され、それぞれ一対の
電極間に誘電体を有する構造である。一つの共通電極に2つの容量形成領域が形成された
構成は第1の容量素子と第2の容量素子を重ねた構成とも呼べる。より詳しくは、コモン
電極771の上下に誘電体及び電極をそれぞれ設け、容量形成領域が複数積層されている
。第1の容量形成領域の一方の電極としては、画素電極として機能する導電膜772を用
い、第1の容量形成領域の他方の電極としては、トランジスタ752のゲート電極と同一
工程で形成されたコモン電極771を用いる。また、一対の電極間に挟持される誘電体と
しては、絶縁膜791を用いる。また、第2の容量形成領域の一方の電極としては、コモ
ン電極771を用い、第2の容量形成領域の他方の電極としては、低抵抗化された酸化物
膜718a、718bを用いる。また、導電膜772と低抵抗化された酸化物膜718a
、718bはドレイン電極を介して電気的に接続されており、同電位である。酸化物膜7
18bは、窒化シリコン膜などからなる絶縁膜768と接して設けられ、低抵抗化されて
導電膜として機能する。また、一対の電極間に挟持される誘電体としては、絶縁膜768
を用いる。絶縁膜768、791としては、無機絶縁膜を用い、窒化シリコン膜、窒化ア
ルミニウム膜、窒化酸化シリコン膜、酸化窒化アルミニウム膜などを用いる。
【0295】
透過型の液晶表示装置とする場合には、導電膜772及びコモン電極771は可視光にお
いて透光性のある導電膜を用いることが好ましい。可視光において透光性のある導電膜と
しては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種
を含む材料を用いるとよい。
【0296】
コモン電極771は容量線709と電気的に接続されている。
【0297】
接続電極710及び容量線709は、トランジスタ750、752のソース電極及びドレ
イン電極として機能する導電膜と同じ工程で形成される。
【0298】
なお、接続電極710及び容量線709は、トランジスタ750、752のソース電極及
びドレイン電極と異なる工程で形成された導電膜、例えばゲート電極として機能する導電
膜としてもよい。接続電極710及び容量線709として、例えば、銅元素を含む材料を
用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
【0299】
また、FPC端子部708は、接続電極760、導電膜779、異方性導電膜780、
及びFPC716を有する。なお、接続電極760は、トランジスタ750、752のソ
ース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。また、接続電
極760は、導電膜779、FPC716が有する端子と異方性導電膜780を介して、
電気的に接続される。導電膜779は、画素電極として機能する導電膜772と同一材料
、同一工程で形成することができる。
【0300】
また、第1の基板701及び第2の基板705としては、例えばガラス基板を用いるこ
とができる。また、第1の基板701及び第2の基板705として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
【0301】
(実施の形態11)
本実施の形態では、実施の形態1に示した図8図9の構成と一部異なる例を図18、図
19に示す。なお、図8図9と同一の箇所には同じ符号を用いて説明し、詳細な説明は
省略することとする。
【0302】
また、図17に示したトランジスタ752の作製工程の一例を以下に説明する。トランジ
スタ752は、酸化物半導体層の積層の上下にゲート電極を有する構造である。
【0303】
以下の説明では、トランジスタ752と同一構造を有するトランジスタ170を用いて説
明する。また、図19(A)乃至図19(C)は、図18(B)に示すトランジスタ17
0の作製工程を説明する断面図である。トランジスタ170の工程は、トランジスタ10
0のゲート電極上方に第2のゲート電極を設ける工程が追加されている以外ほとんど同一
であるため、詳細な説明は省略することとする。
【0304】
トランジスタ170は、基板102上の第1のゲート電極として機能する導電膜104
と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と
、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続され
るソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続さ
れるドレイン電極として機能する導電膜112bと、酸化物半導体膜108上の絶縁膜1
14と、絶縁膜114上の絶縁膜116と、絶縁膜116上の絶縁膜118と、絶縁膜1
18上の導電膜120aと、絶縁膜118上の導電膜120bと、を有する。絶縁膜11
4、116、118は、トランジスタ170の第2のゲート絶縁膜としての機能を有する
。また、導電膜120aは、絶縁膜114、116、118に設けられる開口部142c
を介して、導電膜112bと電気的に接続される。また、トランジスタ170において、
導電膜120aは、例えば、表示装置に用いる画素電極としての機能を有する。また、ト
ランジスタ170において、導電膜120bは、第2のゲート電極(バックゲート電極と
もいう)として機能する。
【0305】
また、図18(B)に示すように導電膜120bは、絶縁膜106、107、114、
116、118に設けられる開口部142a、142bにおいて、第1のゲート電極とし
て機能する導電膜104に接続される。よって、導電膜120bと導電膜104とは、同
じ電位が与えられる。
【0306】
なお、本実施の形態においては、開口部142a、142bを設け、導電膜120bと
導電膜104を接続する構成について例示したが、これに限定されない。例えば、開口部
142aまたは開口部142bのいずれか一方の開口部のみを形成し、導電膜120bと
導電膜104を接続する構成、または開口部142a及び開口部142bを設けずに、導
電膜120bと導電膜104を接続しない構成としてもよい。なお、導電膜120bと導
電膜104を接続しない構成の場合、導電膜120bと導電膜104には、それぞれ異な
る電位を与えることができる。
【0307】
また、図18(B)に示すように、酸化物半導体膜108は、第1のゲート電極として
機能する導電膜104と、第2のゲート電極として機能する導電膜120bのそれぞれと
対向するように位置し、2つのゲート電極として機能する導電膜に挟まれている。第2の
ゲート電極として機能する導電膜120bのチャネル長方向の長さ及びチャネル幅方向の
長さは、酸化物半導体膜108のチャネル長方向の長さ及びチャネル幅方向の長さよりも
それぞれ長く、酸化物半導体膜108の全体は、絶縁膜114、116、118を介して
導電膜120bに覆われている。また、第2のゲート電極として機能する導電膜120b
と第1のゲート電極として機能する導電膜104とは、絶縁膜106、107、114、
116、118に設けられる開口部142a、142bにおいて接続されるため、酸化物
半導体膜108のチャネル幅方向の側面は、絶縁膜114、116、118を介して第2
のゲート電極として機能する導電膜120bと対向している。
【0308】
別言すると、トランジスタ170のチャネル幅方向において、第1のゲート電極として
機能する導電膜104及び第2のゲート電極として機能する導電膜120bは、ゲート絶
縁膜として機能する絶縁膜106、107及び第2のゲート絶縁膜として機能する絶縁膜
114、116に設けられる開口部において接続すると共に、第1のゲート絶縁膜として
機能する絶縁膜106、107及び第2のゲート絶縁膜として機能する絶縁膜114、1
16を介して酸化物半導体膜108を囲む構成である。
【0309】
このような構成を有することで、トランジスタ170に含まれる酸化物半導体膜108
を、第1のゲート電極として機能する導電膜104及び第2のゲート電極として機能する
導電膜120bの電界によって電気的に囲むことができる。トランジスタ170のように
、第1のゲート電極及び第2のゲート電極の電界によって、チャネル領域が形成される酸
化物半導体膜を電気的に囲むトランジスタのデバイス構造をsurrounded ch
annel(s-channel)構造と呼ぶことができる。
【0310】
トランジスタ170は、s-channel構造を有するため、第1のゲート電極とし
て機能する導電膜104によってチャネルを誘起させるための電界を効果的に酸化物半導
体膜108に印加することができるため、トランジスタ170の電流駆動能力が向上し、
高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能である
ため、トランジスタ170を微細化することが可能となる。また、トランジスタ170は
、第1のゲート電極として機能する導電膜104及び第2のゲート電極として機能する導
電膜120bによって囲まれた構造を有するため、トランジスタ170の機械的強度を高
めることができる。
【0311】
なお、トランジスタ170のその他の構成については、先に示すトランジスタ100と
同様であり、同様の効果を奏する。
【0312】
次に、本発明の一態様であるトランジスタ170の作製方法について、図19(A)(
B)(C)を用いて詳細に説明する。なお、図19(A)(B)(C)は、半導体装置の
作製方法を説明する断面図である。
【0313】
まず、先に示すトランジスタ100の作製方法と同様の工程(図3(A)乃至図7(A
)に示す工程まで)を行う。
【0314】
次に、絶縁膜118上にリソグラフィ工程によりマスクを形成し、絶縁膜114、11
6、118の所望の領域に開口部142cを形成する。また、絶縁膜118上にリソグラ
フィ工程によりマスクを形成し、絶縁膜106、107、114、116、118の所望
の領域に開口部142a、142bを形成する。なお、開口部142cは、導電膜112
bに達するように形成される。また、開口部142a、142bは、それぞれ導電膜10
4に達するように形成される(図19(A)参照)。
【0315】
なお、開口部142a、142bと開口部142cは、同じ工程で形成してもよく、異
なる工程で形成してもよい。開口部142a、142bと開口部142cを同じ工程で形
成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成するこ
とができる。また、開口部142a、142bを複数回に分けて形成してもよい。例えば
、絶縁膜106、107を加工し、その後、絶縁膜114、116、118を加工する。
【0316】
次に、開口部142a、142b、142cを覆うように絶縁膜118上に導電膜12
0を形成する(図19(B)参照)。
【0317】
導電膜120としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中
から選ばれた一種を含む材料を用いることができる。とくに、導電膜120としては、酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジ
ウムスズ酸化物(ITO)、インジウム亜鉛酸化物、インジウムスズシリコン酸化物(I
TSO)などの透光性を有する導電性材料を用いることができる。また、導電膜120と
しては、例えば、スパッタリング法を用いて形成することができる。本実施の形態におい
ては、膜厚110nmのITSOをスパッタリング法で形成する。
【0318】
次に、導電膜120上にリソグラフィ工程によりマスクを形成し、導電膜112を所望
の形状に加工することで、導電膜120a、120bを形成する。(図19(C)参照)
【0319】
導電膜120a、120bの形成方法については、ドライエッチング法、ウエットエッ
チング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙
げられる。本実施の形態においては、ウエットエッチング法を用いて、導電膜120を導
電膜120a、120bへと加工する。
【0320】
以上の工程で図18(A)(B)に示すトランジスタ170を作製することができる。
【0321】
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。例えば、図7(A)(B)に示すトランジスタ100を表示装置の
画素部のトランジスタに用い、図18(A)(B)に示すトランジスタ170を表示装置
のゲートドライバのトランジスタに用いることができる。
【0322】
また、画素部のコモン電極771とドライバのトランジスタの導電膜120b(バックゲ
ート電極)を同一工程で作製することができるため、製造工程の短縮ができる。
【符号の説明】
【0323】
100 トランジスタ
102 基板
104 導電膜
106 絶縁膜
107 絶縁膜
108 酸化物半導体膜
108a 酸化物半導体膜
108b 酸化物半導体膜
109 酸化物半導体膜
109a 酸化物半導体膜
109b 酸化物半導体膜
112 導電膜
112a 導電膜
112b 導電膜
114 絶縁膜
116 絶縁膜
118 絶縁膜
120 導電膜
120a 導電膜
120b 導電膜
131 バリア膜
136a マスク
136b マスク
138 エッチャント
139 エッチャント
141 エッチャント
140 酸素
140a 酸素
142a 開口部
142b 開口部
142c 開口部
170 トランジスタ
700 表示装置
701 基板
702 画素部
703 絶縁膜
704 ソースドライバ回路部
705 基板
706 ゲートドライバ回路部
708 FPC端子部
709 容量線
710 接続電極
711 接続部
712 シール材
716 FPC
718a 酸化物膜
718b 酸化物膜
734 絶縁膜
736 着色膜
738 遮光膜
750 トランジスタ
751 トランジスタ
752 トランジスタ
753 トランジスタ
760 接続電極
766 絶縁膜
768 絶縁膜
771 コモン電極
772 導電膜
773 導電膜
774 導電膜
775 液晶素子
776 液晶層
777 接続電極
778 構造体
779 導電膜
780 異方性導電膜
790 容量素子
791 絶縁膜
792 絶縁膜
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19