特許 7596741 駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-02

(45)【発行日】2024-12-10

(54)【発明の名称】駆動回路

(51)【国際特許分類】

   G09G 3/36 20060101AFI20241203BHJP

   G09G 3/20 20060101ALI20241203BHJP

   G02F 1/133 20060101ALI20241203BHJP

【ＦＩ】

G09G3/36

G09G3/20 624B

G09G3/20 612U

G09G3/20 621A

G09G3/20 621B

G09G3/20 623H

G09G3/20 623D

G09G3/20 622P

G02F1/133 550

【請求項の数】 3

(21)【出願番号】P 2020194216

(22)【出願日】2020-11-24

(65)【公開番号】P2022083002

(43)【公開日】2022-06-03

【審査請求日】2023-06-30

(73)【特許権者】

【識別番号】308036402

【氏名又は名称】株式会社ＪＶＣケンウッド

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】樋口 潤

【審査官】小野 博之

(56)【参考文献】

【文献】特開２００９－２２３２８９（ＪＰ，Ａ）

【文献】特開平１０－２２８００９（ＪＰ，Ａ）

【文献】特開２０１２－０４７７７６（ＪＰ，Ａ）

【文献】特開２０１２－１１３０７２（ＪＰ，Ａ）

【文献】特開２００５－０３１５２２（ＪＰ，Ａ）

【文献】特開２０１０－１１３１００（ＪＰ，Ａ）

【文献】特開２００１－０９２４２２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／００５０１４７（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／００－３／３８

Ｇ０２Ｆ １／１３３

(57)【特許請求の範囲】

【請求項1】

容量素子を充電する駆動回路であって
ソースフォロワの定電流回路を備え、入力信号に応じて電流を出力するバッファ回路と、
前記バッファ回路と前記容量素子との間に接続されたスイッチと、を備え、
前記ソースフォロワの定電流回路は、前記スイッチが閉じた後に電流を遮断し、
２つのパルスを有する前記入力信号を、クロック信号に同期して順次伝送して、２つのパルスを有する出力信号として出力するシフトレジスタと、
前記シフトレジスタから出力される前記出力信号が供給されるクロック入力端子を有するフリップフロップ回路と、を更に備え、
前記出力信号の前記２つのパルスのうちの１つ目のパルスに応じた制御信号によって、前記スイッチが制御され、
前記出力信号の前記１つ目のパルスの立ち上がりエッジから、前記出力信号の２つ目のパルスの立ち上がりエッジまでの期間、前記定電流回路が定電流を出力する
駆動回路。

【請求項2】

前記バッファ回路は、
第１のｐ型ＭＯＳトランジスタと
第２のｐ型ＭＯＳトランジスタと、を備え、
前記第２のｐ型ＭＯＳトランジスタのゲートは前記ソースフォロワの定電流回路を駆動するためのバイアス電位に接続され、
前記第２のｐ型ＭＯＳトランジスタのドレインは前記スイッチに接続され、
前記第２のｐ型ＭＯＳトランジスタのソースは第１電位に接続され、
前記第１のｐ型ＭＯＳトランジスタのゲートは前記入力信号が供給される入力端子に接続され、
前記第１のｐ型ＭＯＳトランジスタの前記ソースが前記スイッチに接続され、
前記第１のｐ型ＭＯＳトランジスタのドレインが第２電位に接続され、
前記スイッチが閉じた後に前記バイアス電位が変化することで、前記定電流回路が電流を遮断する請求項１に記載の駆動回路。

【請求項3】

前記バッファ回路及び前記スイッチが２系統設けられており、
前記２系統の一方の前記バッファ回路が前記容量素子に正極側の電圧を印加し、
前記２系統の他方の前記バッファ回路が前記容量素子に負極側の電圧を印加し、
前記２系統の前記スイッチが交互にオンする請求項１、又は２に記載の駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、駆動回路、液晶デバイス、及びその駆動方法に関する。

【背景技術】

【0002】

特許文献１には、液晶表示装置とその駆動回路が開示されている。特許文献１では、２本のデータ線を１組として、一方のデータ線に正極性映像信号を供給し、他方のデータ線に負極性映像信号を供給している。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００９－２２３２８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

正極性の映像信号と負極性の映像信号を保持するバッファ回路が画素内に設けられている。さらに、１フレーム内において、正極性の映像信号と負極性の映像信号とを切り替えるために、画素内にスイッチが設けられている。このような液晶表示装置において、画素電極に印加される電圧に応じて輝度が変化する。よって、より安定した電圧で駆動することが望まれる。

【0005】

本開示は上記の点に鑑みなされたものであり、安定した電圧で駆動することができる駆動回路、液晶デバイス、及びその駆動方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本実施の形態にかかる駆動回路は、容量素子を充電する駆動回路であって、ソースフォロワの定電流回路を備え、入力信号に応じて電流を出力するバッファ回路と、前記バッファ回路と前記容量素子との間に接続されたスイッチと、を備え、前記ソースフォロワの定電流回路は、前記スイッチが閉じた後に電流を遮断する。

【0007】

本実施の形態にかかる液晶デバイスは、２本のデータ線を１組とする複数組のデータ線と、前記データ線と交差する複数本のゲート線と、前記ゲート線と１組の前記データ線とに接続された画素と、１組の前記データ線の一方のデータ線に正極性の映像信号を供給し、他方のデータ線に負極性の映像信号を供給することを、前記複数組のデータ線に対して組単位で順次行う複数のスイッチと、前記複数のスイッチを水平走査期間内で前記駆動する水平方向駆動回路と、前記複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う垂直方向駆動回路と、を備え、前記画素は、ソースフォロワの定電流回路を備え、前記画素の画素電極に前記正極性の映像信号をサンプリングして一定期間保持する第１サンプルホールド回路と、ソースフォロワの定電流回路を備え、前記画素電極に前記負極性の映像信号をサンプリングして一定期間保持する第２サンプルホールド回路と、前記第１サンプルホールド回路で保持された正極性の映像信号と前記第２サンプルホールド回路で保持された負極性の映像信号とを、垂直走査周波数よりも高い周波数で切替えて画素電極に交互に印加する切替スイッチと、を備え、前記ソースフォロワの定電流回路は、前記切替スイッチが閉じた後に電流を遮断する。

【0008】

本実施の形態にかかる液晶デバイスの駆動方法は、２本のデータ線を１組とする複数組のデータ線と、前記データ線と交差する複数本のゲート線と、前記ゲート線と１組の前記データ線とに接続された画素と、１組の前記データ線の一方のデータ線に正極性の映像信号を供給し、他方のデータ線に負極性の映像信号を供給することを、前記複数組のデータ線に対して組単位で順次行う複数のスイッチと、前記複数のスイッチを前記組単位で水平走査期間内に駆動する水平方向駆動回路と、前記複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う垂直方向駆動回路と、を備えた液晶デバイスの駆動方法であって、前記正極性の映像信号をサンプリングして一定期間保持する第１サンプリングステップと、前記負極性の映像信号をサンプリングして一定期間保持する第２サンプリングステップと、前記第１サンプリングステップで保持された正極性の映像信号と前記第２サンプリングステップで保持された負極性の映像信号とを、垂直走査周波数よりも高い周波数で切替えて画素電極に交互に印加するステップと、を備え、前記画素は、前記画素の画素電極に前記映像信号をサンプリングして一定期間保持するために設けられた、ソースフォロワの定電流回路を有するバッファ回路と、前記第１サンプリングステップで保持された正極性の映像信号と前記第２サンプリングステップで保持された負極性の映像信号とを、垂直走査周波数よりも高い周波数で切替えて画素電極に交互に印加する切替スイッチと、を備え、前記ソースフォロワの定電流回路は、前記切替スイッチが閉じた後に電流を遮断する。

【発明の効果】

【0009】

本開示によれば、安定した電圧で駆動することができる駆動回路、液晶デバイス、及びその駆動方法を提供することができる。

【図面の簡単な説明】

【0010】

【図1】液晶表示装置の構成を示す図である。

【図2】画素の回路構成を示す図である。

【図3】バッファ回路の構成を示す回路図である。

【図4】比較例にかかる駆動回路の信号波形を示す図である。

【図5】比較例にかかる駆動回路において、ジッタが生じた場合の信号波形を示す図である。

【図6】実施の形態１にかかる駆動回路の信号波形を示す図である。

【図7】実施の形態にかかる駆動回路において、ジッタが生じた場合の信号波形を示す図である。

【図8】実施の形態２にかかる駆動回路を示す回路図である。

【図9】実施の形態２にかかる駆動回路の信号波形を示す図である。

【発明を実施するための形態】

【0011】

以下、本発明を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。ただし、本開示が以下の実施形態に限定される訳ではない。また、説明を明確にするため、以下の記載および図面は、適宜、簡略化されている。

【0012】

実施の形態１．
本実施にかかる液晶デバイスは、例えばＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ ｏｎ Ｓｉｌｉｃｏｎ）技術を用いて構成された反射型液晶表示装置である。本実施の形態にかかる液晶表示装置について図１を用いて説明する。図１は液晶表示装置のパネル構成を示す図である。液晶表示装置１００は、水平方向駆動回路１０と、垂直方向駆動回路２０と、画素表示部３０と、コントローラ６０とを備えている。

【0013】

画素表示部３０には、複数本のデータ線６と、複数本のゲート線８と、複数の画素４２とが設けられている。複数本のデータ線６は互いに平行に配置されている。複数本のゲート線８は、互いに平行に配置されている。複数本のデータ線６と、複数本のゲート線８とは互いに交差するように配置されている。ゲート線８は行走査線となる。

【0014】

液晶表示装置１００は、２本を１組として、複数組のデータ線６を備えている。液晶表示装置１００は、１組のデータ線６を用いて画素４２を反転駆動する。以下、１組のデータ線６のうち、正極側のデータ線６をデータ線６ａとして、負極側のデータ線６をデータ線６ｂとする。また、スイッチ１及び映像信号線５についても、同様にスイッチ１ａ、スイッチ１ｂ、及び映像信号線５ａ、５ｂとして、極性を識別する。極性反転するために、２系統のデータ線６、スイッチ１、及び映像信号線５が設けられている。

【0015】

データ線６とゲート線８との交差部に画素４２が配置されている。画素４２はマトリクス状（行列状）に配置されている。各画素４２は、１組のデータ線６と１本のゲート線８とによって駆動される。例えば、ゲート線８がｎ本、データ線６が２ｍ本とすると、画素４２はｎ×ｍのマトリクス状に配列されている。なお、ｍ、ｎはそれぞれ２以上の整数である。

【0016】

さらに、画素表示部３０には、各画素４２に共通電位を供給するための共通電極線７が設けられている。共通電極線７は、画素４２に設けられた保持容量と接続される。

【0017】

垂直方向駆動回路２０は、複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う。垂直方向駆動回路２０は、複数本のゲート線８に走査信号を供給する。つまり、垂直方向駆動回路２０は、１行目からｎ行目のゲート線８を順次選択するように、走査信号を供給する。これにより、１行毎に画素４２が順次選択されていく。１垂直走査期間内に全てのゲート線８が選択される。選択された１行の画素４２では、映像信号の書き込みが可能となる。複数本のゲート線を水平走査期間毎に選択する垂直方向駆動を行う。

【0018】

水平方向駆動回路１０は、複数のスイッチ１を水平走査期間内で駆動する水平方向駆動を行う。これにより、複数本のデータ線６に映像信号が供給される。上記のように、２本のデータ線６ａ、６ｂが１組として、画素４２に接続されている。よって、１行の画素４２に対して、２本のデータ線６ａ、６ｂが共通に接続されている。

【0019】

データ線６ａは、スイッチ１ａを介して、映像信号線５ａに接続されている。データ線６ｂは、スイッチ１ｂを介して、映像信号線５ｂに接続されている。映像信号線５ａには、正極側の映像信号７１ａが供給されている。映像信号線５ｂには、負極側の映像信号７１ｂが供給されている。水平方向駆動回路１０は、スイッチ１ａ、スイッチ１ｂを制御する。

【0020】

よって、１組のデータ線６ａ、６ｂの一方のデータ線６ａには、正極性の映像信号７１ａが供給され、他方のデータ線６ｂには、負極性の映像信号７１ｂが供給される。正極性の映像信号７１ａは、共通電極線７の共通電位に対して正電圧となり、負極性の映像信号７１ｂは、共通電極線７の共通電位に対して負電圧となる。選択された１行の画素４２に対して、それぞれ正極性の映像信号７１ａ、負極性の映像信号７１ｂを供給することができる。水平方向駆動回路１０は、それぞれのスイッチ１を水平走査期間内で複数回オンオフする。

【0021】

コントローラ６０は、映像信号７１ａ、７１ｂに同期するように生成した各種クロック信号を水平方向駆動回路１０と垂直方向駆動回路２０に供給する（経路は図示せず）。水平方向駆動回路１０と垂直方向駆動回路２０が映像信号７１ａ、７１ｂと同期した形でデータ線６、ゲート線８をそれぞれ駆動することで、水平と垂直の各走査を伴った画素選択を行う。これにより、本実施の形態では、液晶の交流駆動を高速に行うことが可能になる。

【0022】

図２は、画素４２の構成を示す回路図である。画素４２は、画素選択トランジスタＱ１、Ｑ２と、保持容量Ｃ１、Ｃ２、Ｃ３と、バッファ回路４４ａ、４４ｂと、を備えている。さらに、画素４２は、画素電極ＰＥと共通電極ＣＥと液晶ＬＣとを備えている。液晶ＬＣは画素電極ＰＥと共通電極ＣＥとの間に挟持されている。つまり、画素電極ＰＥと液晶ＬＣと共通電極ＣＥとは容量素子を構成する。画素電極ＰＥに供給される映像信号に応じた電圧で液晶ＬＣが駆動する。

【0023】

画素４２は、正極性の画素回路４３ａと、負極側の画素回路４３ｂを備えている。画素回路４３ａと画素回路４３ｂは同様の回路構成を有している。画素回路４３ａは、バッファ回路４４ａと保持容量Ｃ１と画素選択トランジスタＱ１とスイッチｓ＋を備えている。画素回路４３ｂは、バッファ回路４４ｂと保持容量Ｃ２と画素選択トランジスタＱ２とスイッチｓ－とを備えている。

【0024】

ゲート線８は、画素４２において２本に分岐されている。分岐された２本のゲート線８の一方をゲート線８ａとし、他方をゲート線８ｂとする。ゲート線８ａは、画素選択トランジスタＱ１のゲートに接続されている。ゲート線８ｂは、画素選択トランジスタＱ２のゲートに接続されている。画素選択トランジスタＱ１のドレインはデータ線６ａに接続されている。画素選択トランジスタＱ２のドレインはデータ線６ｂに接続されている。

【0025】

画素選択トランジスタＱ１のソースは保持容量Ｃ１の一端に接続されている。保持容量Ｃ１の他端は共通電極線７に接続されている。画素選択トランジスタＱ２のソースは保持容量Ｃ２の一端に接続されている。保持容量Ｃ２の他端は共通電極線７に接続されている。保持容量Ｃ１、Ｃ２は、電荷を保持するキャパシタとなる。

【0026】

画素４２は、バッファ回路４４ａとバッファ回路４４ｂとを備えている。バッファ回路４４ａとバッファ回路４４ｂは同様の構成を備えている。バッファ回路４４ａとバッファ回路４４ｂを総称してバッファ回路４４ともいう。

【0027】

バッファ回路４４ａの入力端子（図中のｉｎ）は、画素選択トランジスタＱ１と保持容量Ｃ１の接続ノードに接続されている。バッファ回路４４ｂの入力端子は、画素選択トランジスタＱ２と保持容量Ｃ２の接続ノードに接続されている。バッファ回路４４ａの出力端子（図中のｏｕｔ）は、スイッチｓ＋を介して、画素電極ＰＥに接続されている。バッファ回路４４ｂの出力端子は、スイッチｓ－を介して、画素電極ＰＥに接続されている。バッファ回路４４ａ、４４ｂは、映像信号をサンプリングして、一定時間保持するサンプルホールド回路となる。

【0028】

バッファ回路４４ａは、垂直走査期間よりも短い所定周期で、正極性の映像信号をサンプリングして、保持する。バッファ回路４４ｂは、垂直走査期間よりも短い所定周期で、負極性の映像信号をサンプリングして、垂直走査期間よりも短い期間保持する。バッファ回路４４ａによるサンプリングを第１サンプリングステップとし、バッファ回路４４ｂによるサンプリングを第２サンプリングステップとする。

【0029】

さらに、スイッチｓ＋の出力端子とスイッチｓ－の出力端子との接続ノード４５にて接続されている。接続ノード４５と画素電極ＰＥとの間には、保持容量Ｃ３の一端が接続されている。保持容量Ｃ３の他端は、共通電極線７に接続されている。

【0030】

このように、１つの画素４２が、２系統のデータ線６ａ、６ｂ、バッファ回路４４ａ、４４ｂ、及びスイッチｓ＋、ｓ－等で駆動されている。バッファ回路４４ａが正極性側の映像信号をサンプリングして保持する回路となる。バッファ回路４４ｂが負極性側の映像信号をサンプリングして保持する回路となる。スイッチｓ＋とスイッチｓ－は垂直走査周波数よりも高い周波数で、映像信号の極性を切替えて、画素電極ＰＥに交互に印加する切替スイッチとなっている。

【0031】

スイッチｓ＋とスイッチｓ－が交互にオンオフ制御される。スイッチｓ－がオフした状態でスイッチｓ＋がオンすると、バッファ回路４４ａが保持している正極性の映像信号が画素電極ＰＥに書き込まれる。スイッチｓ＋がオフした状態でスイッチｓ－がオンすると、バッファ回路４４ｂが保持している負極性の映像信号が画素電極ＰＥに書き込まれる。

【0032】

データ線６ａの正極性の映像信号と、データ線６ｂの正極性の映像信号とが交互に画素電極ＰＥに供給される。１フレームに一度、映像信号が保持容量Ｃ１、Ｃ２に書き込まれて、次フレームでの書き込みまで保持される。そして、次のフレームでの書き込みまで、スイッチｓ＋とスイッチｓ－が複数回オンオフする。スイッチｓ＋とスイッチｓ－を交互にオンすることで極性反転が可能となる。例えば、垂直走査周波数（フレーム周波数）が６０Ｈｚ（６０ｆｐｓ）として、１フレームにおいて、正極性と負極性の映像信号を切替える切替回数を３０回とすると、１．８ｋＨｚで交流駆動することができる。

【0033】

本実施の形態では、１垂直走査期間内に１度保持容量Ｃ１、Ｃ２への映像信号の書き込みが行われる。１垂直走査期間内において、正電圧及び負電圧を複数回、画素電極ＰＥに印加することができる。画素４２への書き込み周波数を増加させることなく、高速に液晶を交流駆動できる。このため、画素電極ＰＥと共通電極ＣＥの間の直流分を低減させることができ、液晶の焼き付き防止など画質や信頼性を向上できる。また、本実施の形態では、極性反転可能な画素回路４３ａ、４３ｂが画素４２に設けられている。画素回路４３ａ、４３ｂを高速で制御することにより、垂直走査周波数の制約のない、高い周波数での交流駆動が可能である。

【0034】

バッファ回路４４ａとスイッチｓ＋とが保持容量Ｃ３を充電するための駆動回路として機能する。同様に、バッファ回路４４ｂとスイッチｓ－とが保持容量Ｃ３を充電するための駆動回路として機能する。バッファ回路４４ａ、４４ｂの構成について説明する。バッファ回路４４ａとバッファ回路４４は同様の回路構成であるため、以下、まとめてバッファ回路４４として説明する。図３は、バッファ回路４４の構成を示す回路図である。

【0035】

バッファ回路４４は、トランジスタＴｒ１，及びトランジスタＴｒ２を備えている。トランジスタＴｒ１，及びトランジスタＴｒ２は、ｐ型ＭＯＳトランジスタとなっている。トランジスタＴｒ１のゲートは、入力端子ｉｎに接続されている。トランジスタＴｒ１のドレインは、グランドＧＮＤに接続されている。トランジスタＴｒ１のソースは、トランジスタＴｒ２のドレインと接続されている。

【0036】

トランジスタＴｒ２のソースは、電源電位ＶＤＤに接続されている。トランジスタＴｒ２のゲートはバイアス電位に接続されている。トランジスタＴｒ２のドレインと、トランジスタＴｒ１のソースは、出力端子ｏｕｔに接続されている。

【0037】

トランジスタＴｒ２は、定電流をトランジスタＴｒ１に供給するための定電流回路４７となる。トランジスタＴｒ２のゲートにバイアス電位を供給することで、トランジスタＴｒ２がソースフォロワとして動作して、トランジスタＴｒ１に定電流を供給する。バッファ回路４４は、ソースフォロワの定電流回路４７を備えており、入力端子ｉｎに入力される入力信号に応じて電流を出力する。トランジスタＴｒ２がソースフォロワとして動作しないときは、バイアス端子を電源電位ＶＤＤにすることで、定電流を遮断することができる。

【0038】

次に、バッファ回路４４、スイッチｓ＋、及びスイッチｓ－を有する駆動回路の信号波形について説明する。図４は、駆動回路のパルス信号波形の一例を示す図である。図４では、上から順に、垂直同期信号Ｖｓｙｎｃ、バイアス電位ｂｉａｓのバイアス信号、スイッチｓ＋の制御信号、スイッチｓ－の制御信号、画素電極ＰＥの画素電圧Ｖｐｅ、共通電極ＣＥの共通電圧Ｖｃｏｍを示している。

【0039】

垂直同期信号Ｖｓｙｎｃは、垂直走査期間を示す信号である。１垂直走査期間内において、スイッチｓ＋とスイッチｓ－は複数回オンオフする。スイッチｓ＋とスイッチｓ－は、それぞれ制御信号がハイレベルのときにオンし、ローレベルの時にオフする。バイアス電位ｂｉａｓは、図３に示すように、トランジスタＴｒ２のゲートに接続されている。バイアス電位ｂｉａｓがローレベルのとき、定電流回路４７がオンとなり、電流が流れる。バイアス電位ｂｉａｓがハイレベル（電源電位ＶＤＤ）のとき、定電流回路４７がオフとなり、電流が流れなくなる。つまり、バイアス電位ｂｉａｓ電位がローレベルからハイレベルになるタイミング（例えば、図４中のタイミングＡ、Ｂ）で定電流回路４７が電流を遮断する。

【0040】

スイッチｓ＋とスイッチｓ－は交互にオンする。具体的には、スイッチｓ－がオフの状態でスイッチｓ＋がオンすると、画素電極ＰＥと保持容量Ｃ３が充電されるため、画素電圧Ｖｐｅがハイレベルとなる。充電が完了した後に、スイッチｓ＋がオフする。これにより、スイッチｓ＋とスイッチｓ－の両方がオフとなる。

【0041】

その後、スイッチｓ＋がオフの状態でスイッチｓ－がオンする。スイッチｓ－がオンするタイミングまで画素電圧Ｖｐｅがハイレベルで保持されている。スイッチｓ－がオンすると、画素電極ＰＥと保持容量Ｃ３が放電されるため、画素電圧Ｖｐｅがローレベルとなる。そして、放電が完了した後に、スイッチｓ－がオフする。これにより、スイッチｓ＋とスイッチｓ－の両方がオフとなる。また、共通電圧Ｖｃｏｍは、スイッチｓ＋がオンするタイミングとスイッチｓ－がオンするタイミングで、極性が反転している。すなわち、共通電圧Ｖｃｏｍは、スイッチｓ＋がオンするタイミングでローレベルとなり、スイッチｓ－がオンするタイミングでハイレベルとなる。

【0042】

１垂直走査期間内において、上記の処理を繰り返す。このようにすることで、１垂直走査期間内において、液晶ＬＣに印加される電圧の極性を複数回反転することができる。ここで、バイアス電位ｂｉａｓが変化するタイミングが、スイッチｓ＋及びｓ－がオフするタイミングと一致している。

【0043】

例えば、図４に示すように、バイアス電位ｂｉａｓがローレベルからハイレベルになるタイミングＡで、スイッチｓ＋がオンからオフに切り替わる。バイアス電位ｂｉａｓがローレベルからハイレベルになるタイミングＢで、スイッチｓ－がオンからオフに切り替わる。バイアス電位ｂｉａｓがローレベルからハイレベルになるタイミングＡ、Ｂで、定電流回路４７の電流が遮断される。

【0044】

ここで、バイアス電位ｂｉａｓの切替タイミングと、スイッチｓ＋又はスイッチｓ―のオフタイミングとがずれてしまった場合の問題点について、図５を用いて説明する。図５では、スイッチｓ＋のオフタイミングＥがバイアス電位ｂｉａｓの切替タイミングＤよりもΔｔだけ遅れてしまった場合の電圧波形を示している。つまり、スイッチｓ＋の制御信号に、Δｔのジッタが生じた場合を示している。

【0045】

スイッチｓ＋のオフタイミングＥよりも前に、バイアス電位ｂｉａｓがハイレベルとなった場合、トランジスタＴｒ１に電流が流れ続ける。ソースフォロワのドライブ側に電流が流れる続けるため、一定となった画素電圧Ｖｐｅが降下してしまう。画素電圧Ｖｐｅは、スイッチｓ＋がオフするまで下がってしまうため、ΔＶｐｅが生じる。つまり、切替タイミングＤからオフタイミングＥまでの期間に画素電極ＰＥの画素電圧ＶｐｅがΔＶｐｅだけ降下してしまう。したがって、画素電圧Ｖｐｅを所望の値とすることができなくなってしまう。また、スイッチｓ－についても同様に画素電圧Ｖｐｅを所望の値とすることができなくなってしまう。

【0046】

所望の画素電圧Ｖｐｅで液晶ＬＣを駆動できなくなってしまうため、表示品位が低下してしまうおそれがある。このように、スイッチｓ＋又はスイッチｓ－のオフタイミングと、バイアス電位ｂｉａｓの切替タイミングにずれが生じると、画素電圧Ｖｐｅを所望の値とすることができなくなってしまう。スイッチｓ＋又はスイッチｓ－のオフタイミングと、バイアス電位ｂｉａｓの切替タイミングとを同時とする場合、ジッタなどが生じると、所望の電圧を画素電極ＰＥ．及び保持容量Ｃ３に書き込むことができなくなってしまう。

【0047】

そこで、本実施の形態では、ソースフォロワの定電流回路４７は、スイッチｓ＋又はスイッチｓ－が閉じた後に電流を遮断するようにしている。本実施の形態でのパルス波形の一例を図６に示す。

【0048】

図６では、図４に対して、バイアス電位ｂｉａｓのパルス波形が異なっている。具体的には、バイアス電位ｂｉａｓにおいて、ローレベルとなる期間が長くなっている。図４では、バイアス電位ｂｉａｓがローレベルとなる期間が、スイッチｓ＋又はｓ－がハイレベルとなる期間が一致していたが、図６では、バイアス電位ｂｉａｓがローレベルとなる期間が、スイッチｓ＋又はｓ－がハイレベルとなる期間よりも長くなっている。なお、バイアス電位ｂｉａｓ以外は、図４と同様となっているため、適宜説明を省略する。

【0049】

定電流回路４７が電流を流す期間が、スイッチｓ＋、ｓ－がオンする期間よりも長くなっている。このようにすることで、正極側の映像信号の書き込み時において、バイアス電位ｂｉａｓ電位の切替タイミングＧが、スイッチｓ＋のオフタイミングＦよりも遅くなる。負極側の映像信号の書き込み時においても、同様にバイアス電位ｂｉａｓ電位の切替タイミングＩが、スイッチｓ－のオフタイミングＨよりも遅くなる。したがって、トランジスタＴｒ２をオンにしたまま、スイッチｓ＋又はスイッチｓ－をオフすることができる。つまり、定電流回路４７が電流を流している状態で、スイッチｓ＋又はスイッチｓ－がオフとなる。これにより、画素電圧Ｖｐｅの電圧降下を抑制することができる。

【0050】

図７を用いて、本実施の形態における効果について、詳細に説明する。図７は、スイッチｓ＋の制御信号がΔｔだけ遅れた場合の電圧波形を示している。スイッチｓ＋の制御信号にジッタが生じた場合であって、スイッチｓ＋のオフタイミングＪがバイアス電位ｂｉａｓの切替タイミングＫよりも遅れることがない。

【0051】

スイッチｓ＋のオンとともに画素電圧Ｖｐｅが上昇する。画素電圧Ｖｐｅが所望の電圧値で一定となった後に、スイッチｓ＋をオフして、画素電圧Ｖｐｅを確定する。定電流回路４７がオン状態でスイッチｓ＋がオフするため、図５のようにΔＶｐｅの電圧降下が生じることがない。したがって、ジッタが生じた場合でも、安定した電圧転送が可能となる。所望の画素電圧Ｖｐｅで液晶ＬＣを駆動できるため、表示品位の低下を抑制することができる。

【0052】

実施の形態２．
本実施の形態では、スイッチｓ＋及びスイッチの制御信号と、バイアス信号とを生成する構成の一例について説明する。実施の形態にかかる回路構成について、図８を用いて説明する。図８は、バイアス信号等を生成する生成回路８０の構成を示す回路図である。図９は、生成回路８０の信号波形を示す図である。

【0053】

生成回路８０は、シフトレジスタ８１と、フリップフロップ回路８２と、インバータ８３と、ＮＯＲ回路８４とを備えている。シフトレジスタ８１には、クロック信号ｋｓｃｋと、入力信号ｉｋ２ｐ（ｍ）とが入力されている。シフトレジスタ８１は、クロック信号ｋｓｃｋに同期して、入力信号ｉｋ２ｐ（ｍ）を順次伝送していく。シフトレジスタ８１は、例えば、図１の垂直方向駆動回路２０に設けられたシフトレジスタとすることができる。クロック信号ｋｓｃｋは、例えば、コントローラ６０から水平方向駆動回路１０や垂直方向駆動回路２０に供給されるクロック信号である。クロック信号ｋｓｃｋは、一定の繰り返し周波数で動作している。

【0054】

入力信号ｉｋ２ｐを入力すると、スイッチｓ＋が動作し、入力信号ｉｋ２ｍを入力すると、スイッチｓ－が動作する。入力信号ｉｋ２ｐ（ｍ）は、図９に示すように、パルス幅の異なる２つパルスｐ１、ｐ２を有する信号である。１つ目のパルスｐ１のパルス幅は、２つ目のパルスｐ２のパルス幅よりも長くなっている。

【0055】

シフトレジスタ８１のｊ行目の出力信号をｋ２ｐ（ｍ）とする。図９に示すように、出力信号ｋ２ｐ（ｍ）は、クロック信号ｋｓｃｋの立ち下がりエッジに同期して出力される。つまり、出力信号ｋ２ｐの値は、クロック信号ｋｓｃｋの立ち下がりエッジでの入力信号ｉｋ２ｐの値となる。出力信号ｋ２ｍの値は、クロック信号ｋｓｃｋの立ち下がりエッジでの入力信号ｉｋ２ｍの値となる。シフトレジスタ８１は、クロック信号ｋｓｃｋの立ち下がりエッジで、入力信号ｉｋ２ｐ（ｍ）のデータをサンプリングして保持する。

【0056】

したがって、出力信号ｋ２ｐ（ｍ）は、入力信号ｉｋ２ｐ（ｍ）と同様に２つのパルスを有している。出力信号ｋ２ｐ（ｍ）の２つのパルスをｐ３、ｐ４とする。パルスｐ３が入力信号の１つ目のパルスｐ１に対応し、パルスｐ４が入力信号の２つ目のパルスｐ２に対応している。パルスｐ３は、クロック信号ｋｓｃｋの２周期分のパルス幅を有している。パルスｐ３は、クロック信号ｋｓｃｋの１周期分のパルス幅を有している。

【0057】

出力信号ｋ２ｐ（ｍ）がフリップフロップ回路８２に入力される。フリップフロップ回路８２は、ｄフリップフロップである。フリップフロップ回路８２は、クロック入力端子ｃｌと、データ入力端子ｄと、出力端子ｑと、反転出力端子ｑｎと、リセット端子ｒｓｅｔと、を備えている。反転出力端子ｑｎは、出力端子ｑと逆の値を出力する。

【0058】

シフトレジスタ８１の出力信号ｋ２ｐ（ｍ）がフリップフロップ回路８２にクロック入力端子ｃｌに入力される。データ入力端子ｄは、反転出力端子ｑｎに接続されている。出力端子ｑは、バイアス電圧を生成するバイアス回路（不図示）に接続されている。出力端子ｑがバイアス電位を生成するためのバイアス回路（不図示）に接続されている。つまり、出力端子ｑから出力されるバイアス信号ｂｉａｓｂに基づいて、図示しないバイアス回路がバイアス電位ｂｉａｓを生成する。例えば、バイアス回路の反転回路が、バイアス信号ｂｉａｓｂを反転することでバイアス電位ｂｉａｓを生成する。

【0059】

フリップフロップ回路８２は、シフトレジスタ８１からの出力信号ｋ２ｐ（ｍ）に基づいて、バイアス信号ｂｉａｓｂを生成する。バイアス信号ｂｉａｓｂの極性を反転した信号が、図３のトランジスタＴｒ２に供給されるバイアス電位ｂｉａｓとなる。出力信号ｋ２ｐ（ｍ）がハイレベルになると、バイアス電位ｂｉａｓがローレベルとなる。つまり、パルスｐ３の立ち上がりエッジで、バイアス電位ｂｉａｓがローレベルとなる。出力信号ｋ２ｐ（ｍ）が次にハイレベルになると、バイアス電位ｂｉａｓがハイレベルとなる。つまり、パルスｐ４の立ち上がりエッジで、バイアス電位ｂｉａｓがハイレベルとなる。バイアス電位ｂｉａｓがローレベルとなる期間は、パルスｐ３の立ち上がりエッジからパルスｐ４の立ち上がりエッジまでの期間となる。

【0060】

また、シフトレジスタ８１の出力信号ｋ２ｐ（ｍ）はインバータ８３に入力されている。インバータ８３は、出力信号ｋ２ｐ（ｍ）を反転して出力する論理回路である。インバータ８３の出力端子は、ＮＯＲ回路８４の一方の入力端子に接続されている。反転出力端子ｑｎはＮＯＲ回路８４の他方の入力端子に接続されている。ＮＯＲ回路８４は、２つの信号のＮＯＲ（否定論理和）を出力する論理回路である。ＮＯＲ回路８４の出力がスイッチｓ＋又はｓ－の制御信号となる。フリップフロップ回路８２、インバータ８３，及びＮＯＲ回路８４は、シフトレジスタ８１からの出力信号ｋ２ｐ（ｍ）に基づいて、スイッチｓ＋又はｓ－の制御信号を生成する。

【0061】

具体的には、出力信号ｋ２ｐ（ｍ）がＨレベルになると、スイッチｓ＋又はスイッチｓ－の制御信号がＨレベルとなる。出力信号ｋ２ｐ（ｍ）がローレベルになると、スイッチｓ＋又はスイッチｓ－の制御信号がローレベルとなる。つまり。スイッチｓ＋又はスイッチｓ－がオンとなる期間は、パルスｐ３の立ち上がりエッジから立ち下がりエッジまでの期間となる。

【0062】

バイアス電位ｂｉａｓがローレベルに切り替わるタイミングと、スイッチｓ＋又はスイッチｓ―がオンに切り替わるタイミングは一致している。バイアス電位ｂｉａｓがローレベルとなる期間は、スイッチｓ＋又はスイッチｓ－がオンとなる期間よりも、クロック信号ｋｓｃｋの１クロック分長くなっている。つまり、スイッチｓ＋又はスイッチｓ－がオフに切り替わったタイミングから１クロック後に、定電流回路４７が電流を遮断する。このようにすることで、回路における微妙なばらつきによらず、安定した信号転送を実現することができる。クロック信号ｋｓｃｋの周波数を調整することで、定電流回路４７が電流を遮断するタイミングと、スイッチがオフとなるタイミングの時間差を調整することができる。クロック信号ｋｓｃｋのクロック周波数を高くすることで、時間差を小さくすることができ、クロック周波数を低くすることで、時間差を大きくすることができる。また、パルスｐ１のパルス幅を時間差と独立して制御することができるため、駆動の自由度を高くすることが可能となる。

【0063】

このように、シフトレジスタ８１には、２つのパルスを有する入力信号が入力されている。そして、シフトレジスタ８１は、クロック信号ｋｓｃｋに同期して、入力信号を順次伝送して、出力する。フリップフロップ回路８２には、シフトレジスタ８１からの出力が供給されるクロック入力端子を有している。そして、２つのパルスのうちの１つ目のパルスｐ３に応じた制御信号によって、スイッチｓ＋、ｓ－がオンオフ制御されている。１つ目のパルスｐ３のエッジから２つ目のパルスｐ４のエッジまでの期間、定電流回路４７が定電流を出力する。

【0064】

さらに、フリップフロップ回路８２としてｄフリップフロップを用いているため、容易に動作を初期状態に戻すことができる。つまり、フリップフロップ回路８２のリセット端子ｒｓｅｔにリセット信号を入力することで、初期状態に戻すことができる。例えば、図９の信号波形において、出力信号ｋ２ｐ（ｍ）の２個目のパルスｐ４が、フリップフロップ回路８２に入力されない場合、定電流回路４７に定電流が流れつづけることになる。入力信号ｉｋ２ｐ（ｍ）がシフトレジスタ７１に入力される前などに、リセット端子ｒｓｅｔにリセット信号を供給することで、毎回フリップフロップ回路８２をリセットしても良い。これにより、何らかの不具合が生じた場合でも定電流回路４７に定電流が流れつづけることを防ぐことができる。

【0065】

なお、上記実施の形態１、２にかかる液晶表示装置の仕組みは、例えば、波長多重光通信の分野で用いられる波長選択光スイッチ装置（ＷＷＳ；Ｗａｖｅｌｅｎｇｔｈ Ｓｅｌｅｃｔｉｖｅ Ｓｗｉｔｃｈ）に搭載された空間光変調器（ＳＬＭ；Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ）にも適用されることができる。空間光変調器は、例えばＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ ｏｎ Ｓｉｌｉｃｏｎ）技術を用いて構成され、入力ポートに入射された光信号を偏向して、一又は複数の出力ポートのうち選択された何れかの出力ポートから出射する。

【0066】

より具体的には、波長選択光スイッチ装置は、例えば、入力ポート、一又は複数の出力ポート、波長分散器、光学結合器、及び、空間光変調器を備える。波長分散器は、入力ポートに入射された光信号を複数の波長成分に空間的に分散させる。光学結合器は、波長分散器によって分散された複数の波長成分を集光する。空間光変調器は、例えば、波長に応じて展開されたｘ軸方向と、ｘ軸方向に垂直なｙ軸方向と、からなるｘｙ平面にマトリクス状に配置された複数の画素１２を有する。複数の画素１２は、光学結合器によって集光された光信号を、波長毎に反射方向を変化させて（即ち、偏向して）、一つ又は複数の出力ポートのうち選択された何れかの出力ポートから出射する。

【0067】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限られたものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【符号の説明】

【0068】

１００ 液晶表示装置
１ スイッチ
５ 映像信号線
６ データ線
７ 共通電極線
８ ゲート線
１０ 水平方向駆動回路
２０ 垂直方向駆動回路
３０ 画素表示部
４２ 画素
４３ａ 正極側の画素回路
４３ｂ 負極側の画素回路
４４ａ バッファ回路
４４ｂ バッファ回路
４５ 接続ノード
６０ コントローラ
７１ａ、７１ｂ 映像信号
８１ シフトレジスタ
８２ フリップフロップ回路
８３ インバータ
８４ ＮＯＲ回路
Ｃ１ 保持容量
Ｃ２ 保持容量
Ｃ３ 保持容量
ＰＥ 画素電極
ＬＣ 液晶
ＣＥ 共通電極
ｓ＋ スイッチ
ｓ－ スイッチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】