特許 7596868 半導体装置および電力増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-02

(45)【発行日】2024-12-10

(54)【発明の名称】半導体装置および電力増幅器

(51)【国際特許分類】

   H01L 21/8234 20060101AFI20241203BHJP

   H01L 27/088 20060101ALI20241203BHJP

   H01L 27/06 20060101ALI20241203BHJP

   H01L 29/786 20060101ALI20241203BHJP

   H01L 21/336 20060101ALI20241203BHJP

   H01L 29/78 20060101ALI20241203BHJP

   H01L 21/768 20060101ALI20241203BHJP

   H01L 23/532 20060101ALI20241203BHJP

   H01L 21/3205 20060101ALI20241203BHJP

   H01L 23/522 20060101ALI20241203BHJP

   H01L 21/822 20060101ALI20241203BHJP

   H01L 27/04 20060101ALI20241203BHJP

   H03F 3/60 20060101ALN20241203BHJP

【ＦＩ】

H01L27/088 D

H01L27/06 102Z

H01L29/78 613Z

H01L29/78 616T

H01L29/78 626Z

H01L29/78 301W

H01L29/78 301X

H01L29/78 301B

H01L21/90 N

H01L21/88 Z

H01L21/88 S

H01L27/04 D

H03F3/60

【請求項の数】 5

(21)【出願番号】P 2021041319

(22)【出願日】2021-03-15

(65)【公開番号】P2022141143

(43)【公開日】2022-09-29

【審査請求日】2023-09-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】濱野 皓志

【審査官】石川 雄太郎

(56)【参考文献】

【文献】特開２０１５－０３２７８６（ＪＰ，Ａ）

【文献】特開２００９－０８１１７７（ＪＰ，Ａ）

【文献】特開２００６－２７８６７７（ＪＰ，Ａ）

【文献】特開２００３－０４５９７２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０１４８７８３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／８２３４

Ｈ０１Ｌ ２７／０８８

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２３／５２２

Ｈ０１Ｌ ２３／５３２

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２７／０６

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／７８６

Ｈ０３Ｆ ３／６０

(57)【特許請求の範囲】

【請求項1】

入力端子に接続される入力配線に接続され、第１の方向に延伸されたゲート配線と、前記第１の方向に直交する第２の方向に沿って、前記ゲート配線の両側に配置された第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタの出力および前記第２のトランジスタの出力を出力端子に接続する配線合成部とを備え、
前記第１のトランジスタおよび前記第２のトランジスタは、
前記ゲート配線に接続され、前記第２の方向に延伸された複数のゲート電極と、前記複数のゲート電極の各々を挟んで前記第１の方向に沿って設けられたソース領域およびドレイン領域と、
前記ソース領域上に配置され、前記ソース領域に接続されたソース配線と、
前記ドレイン領域上に配置され、前記ドレイン領域に接続されたドレイン配線と、
第１のダミー配線および第２のダミー配線と、
を備え、
前記配線合成部は、
前記第１のトランジスタ上を前記ソース配線の少なくともいずれかおよび前記ゲート電極の少なくともいずれかを跨いで前記第１の方向に延伸し、前記第１のトランジスタの前記ドレイン配線に接続された第１の出力配線と、
前記第２のトランジスタ上を前記ソース配線の少なくともいずれかおよび前記ゲート電極の少なくともいずれかを跨いで前記第１の方向に延伸し、前記第２のトランジスタの前記ドレイン配線に接続された第２の出力配線と、
前記第１の出力配線の前記第１の方向の一端と前記第２の出力配線の前記第１の方向の一端とを相互に接続する第３の出力配線と、
前記第３の出力配線を前記出力端子に接続する第４の出力配線と、
を備え、
前記第１のダミー配線は、前記第１のトランジスタの外側であって、前記第１の出力配線の前記第１の方向の他端側に配置され、
前記第２のダミー配線は、前記第２のトランジスタの外側であって、前記第２の出力配線の前記第１の方向の他端側に配置され、
前記第１の出力配線の他端は、前記第１のトランジスタの前記外側まで延伸されて前記第１のダミー配線に接続され、
前記第２の出力配線の他端は、前記第２のトランジスタの前記外側まで延伸されて前記第２のダミー配線に接続されている
半導体装置。

【請求項2】

前記第１のトランジスタおよび前記第２のトランジスタにおいて、前記第３の出力配線と反対側の端に前記ドレイン領域が形成される
請求項１に記載の半導体装置。

【請求項3】

前記ソース配線および前記ドレイン配線は、第１金属配線層を使用して形成され、
前記第１の出力配線および前記第２の出力配線は、第１の金属配線層の上層である第２の金属配線層を使用して形成されたエアブリッジ配線構造を有する
請求項１または請求項２に記載の半導体装置。

【請求項4】

前記第１の出力配線は、前記第１のトランジスタの前記ドレイン配線において前記第２の方向の中央部に接続され、
前記第２の出力配線は、前記第２のトランジスタの前記ドレイン配線において前記第２の方向の中央部に接続された
請求項１から請求項３のいずれか１項に記載の半導体装置。

【請求項5】

請求項１から請求項４のいずれか一項に記載の半導体装置が搭載された電力増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置および電力増幅器に関する。

【背景技術】

【0002】

ＧａＡｓ基板またはＳｉＣ基板等に形成される電界効果トランジスタは、いわゆるマルチフィンガー型またはフィッシュボーン型のゲート電極を形成することで、レイアウトサイズを増やすことなくゲート幅を大きくすることができる。この際、ゲートパッドからゲート電極まで配線されるゲート伝送線路と各ドレイン電極との間にシールド電極を配置することで、高周波領域での利得が向上する（例えば、特許文献１参照）。

【0003】

また、トランジスタ領域の中央にゲートパッドを設け、ゲート電極をゲートパッドに直接接続することで、ゲート電極間での電気信号の遅れが防止される（例えば、特許文献２参照）。さらに、マルチフィンガー型のゲート電極を、ゲート電極の延在方向にずらして配置することで、ゲート電極の間隔を広げることなく放熱性が向上される（例えば、特許文献３参照）。

【0004】

ここでフィッシュボーン型のゲート電極、もしくは、フィッシュボーン型のトランジスタの説明を行う。フィッシュボーンとは、魚の骨という意味である。魚は、頭と尾ひれを繋ぐ背骨があり、その背骨にほぼ垂直に背びれ側と腹びれ側に、それぞれ互いに逆向きに延伸するろっ骨などの細い骨がある。この背骨にあたるゲート配線を中心とし、細い骨にあたるゲート電極がゲート配線を挟み両側に配置されるゲート電極構造をフィッシュボーン型のゲート電極と言う。さらに、それぞれのゲート電極を挟むように両側にそれぞれのソース領域とドレイン領域が配置され、それぞれでトランジスタセルが形成される構造をフィッシュボーン型のトランジスタと言う。フィッシュボーン型のトランジスタのゲート幅は、ゲート配線に接続されたそれぞれのゲート電極の幅を合計した値となる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開平４－１２５９４１号公報

【文献】特開平６－５８４９号公報

【文献】国際公開第２０１８／０２０５４９号

【発明の概要】

【発明が解決しようとする課題】

【0006】

例えば、ミリ波帯等の高い周波数で動作する電力増幅器では、利得よりも出力電力をいかに向上するかが求められている。出力電力を向上するためには、出力信号の損失を減らす必要がある。例えば、電力増幅器に搭載されるトランジスタにおいて、信号が出力されるドレインから出力端子への配線の引き回しを最小限にする必要がある。

【0007】

そこで、本開示は、トランジスタの出力であるドレインに接続される配線合成部を小さくすることで、出力信号の損失を低減し、出力電力を増大することを目的とする。

【課題を解決するための手段】

【0008】

本実施形態の一観点によれば、半導体装置は、入力端子に接続される入力配線に接続され、第１の方向に延伸されたゲート配線と、前記第１の方向に直交する第２の方向に沿って、前記ゲート配線の両側に配置された第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタの出力および前記第２のトランジスタの出力を出力端子に接続する配線合成部とを備え、前記第１のトランジスタおよび前記第２のトランジスタは、前記ゲート配線に接続され、前記第２の方向に延伸された複数のゲート電極と、前記複数のゲート電極の各々を挟んで前記第１の方向に沿って設けられたソース領域およびドレイン領域と、前記ソース領域上に配置され、前記ソース領域に接続されたソース配線と、前記ドレイン領域上に配置され、前記ドレイン領域に接続されたドレイン配線と、第１のダミー配線および第２のダミー配線と、を備え、前記配線合成部は、前記第１のトランジスタ上を前記ソース配線の少なくともいずれかおよび前記ゲート電極の少なくともいずれかを跨いで前記第１の方向に延伸し、前記第１のトランジスタの前記ドレイン配線に接続された第１の出力配線と、前記第２のトランジスタ上を前記ソース配線の少なくともいずれかおよび前記ゲート電極の少なくともいずれかを跨いで前記第１の方向に延伸し、前記第２のトランジスタの前記ドレイン配線に接続された第２の出力配線と、前記第１の出力配線の前記第１の方向の一端と前記第２の出力配線の前記第１の方向の一端とを相互に接続する第３の出力配線と、前記第３の出力配線を前記出力端子に接続する第４の出力配線と、を備え、前記第１のダミー配線は、前記第１のトランジスタの外側であって、前記第１の出力配線の前記第１の方向の他端側に配置され、前記第２のダミー配線は、前記第２のトランジスタの外側であって、前記第２の出力配線の前記第１の方向の他端側に配置され、前記第１の出力配線の他端は、前記第１のトランジスタの前記外側まで延伸されて前記第１のダミー配線に接続され、前記第２の出力配線の他端は、前記第２のトランジスタの前記外側まで延伸されて前記第２のダミー配線に接続されている。

【発明の効果】

【0009】

本開示によれば、トランジスタの出力であるドレインに接続される配線合成部を小さくすることで、出力信号の損失を低減し、出力電力を増大することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、第１の実施形態にかかる半導体装置の回路構成の一例を示すレイアウト図である。

【図2】図２は、図１の半導体装置のトランジスタの主要部分のみを切り出した斜視図である。

【図3】図３は、図１の半導体装置が搭載される電力増幅器と、電力増幅器を含む通信システムの一例を示すシステム構成図である。

【図4】図４は、図１の半導体装置と同様なフィンガーゲート型トランジスタ構造を持つ、他の半導体装置（比較例）の斜視図である。

【図5】図５は、第２の実施形態にかかる半導体装置の回路構成の一例を示すレイアウト図である。

【図6】図５の半導体装置のトランジスタの主要部分のみを切り出した斜視図である。

【図7】図７は、第３の実施形態にかかる半導体装置の回路構成の一例を示すレイアウト図である。

【図8】図８は、図７の半導体装置のトランジスタの主要部分のみを切り出した斜視図である。

【発明を実施するための形態】

【0011】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0012】

〔１〕本開示の一態様にかかる半導体装置は、入力端子に接続される入力配線に接続され、第１の方向に延伸されたゲート配線と、前記第１の方向に直交する第２の方向に沿って、前記ゲート配線の両側に配置された第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタの出力および前記第２のトランジスタの出力を出力端子に接続する配線合成部とを備え、前記第１のトランジスタおよび前記第２のトランジスタは、前記ゲート配線に接続され、前記第２の方向に延伸された複数のゲート電極と、前記複数のゲート電極の各々を挟んで前記第１の方向に沿って設けられたソース領域およびドレイン領域と、前記ソース領域上に配置され、前記ソース領域に接続されたソース配線と、前記ドレイン領域上に配置され、前記ドレイン領域に接続されたドレイン配線と、を備え、前記配線合成部は、前記第１のトランジスタ上を前記ソース配線の少なくともいずれかおよび前記ゲート電極の少なくともいずれかを跨いで前記第１の方向に延伸し、前記第１のトランジスタの前記ドレイン配線に接続された第１の出力配線と、前記第２のトランジスタ上を前記ソース配線の少なくともいずれかおよび前記ゲート電極の少なくともいずれかを跨いで前記第１の方向に延伸し、前記第２のトランジスタの前記ドレイン配線に接続された第２の出力配線と、前記第１の出力配線の前記第１の方向の一端と前記第２の出力配線の前記第１の方向の一端とを相互に接続する第３の出力配線と、前記第３の出力配線を前記出力端子に接続する第４の出力配線と、を備える。

【0013】

この半導体装置では、配線合成部の第１および第２の出力配線を、ソース配線およびゲート電極を跨いで第１および第２のトランジスタ上をそれぞれ延伸させ、ドレイン配線を介して第１および第２のトランジスタのドレイン領域にそれぞれ接続する。これにより、第１の出力配線の一端と第２の出力配線の一端とを相互に接続する第３の出力配線の電気長を短くすることができる。この結果、半導体装置からの出力信号の損失を低減することができ、半導体装置の出力電力を増大することができる。換言すれば、トランジスタの出力であるドレインに接続される配線合成部を小さくすることで、出力信号の損失を低減し、出力電力を増大することができる。また、出力端子に接続される整合回路の回路サイズを削減することができ、半導体装置のサイズを小さくすることができる。

【0014】

〔２〕上記〔１〕において、前記第１のトランジスタの外側であって、前記第１の出力配線の前記第１の方向の他端側に配置された第１のダミー配線と、前記第２のトランジスタの外側であって、前記第２の出力配線の前記第１の方向の他端側に配置された第２のダミー配線と、を備え、前記第１の出力配線の他端は、前記第１のトランジスタの前記外側まで延伸されて前記第１のダミー配線に接続され、前記第２の出力配線の他端は、前記第２のトランジスタの前記外側まで延伸されて前記第２のダミー配線に接続されてもよい。第１および第２の出力配線において第３の出力配線との接続部分と反対側の端を、それぞれダミー配線に接続することで、各ドレイン配線を介して各ドレイン領域に接続される第１および第２の出力配線による寄生容量の対称性を補償することができる。この補償回路は、マルチフィンガー型やフィッシュボーン型のように複数存在する、各ドレイン電極のインピーダンスを均一にし、インピーダンスミスマッチを低減する。その結果、提案のトランジスタ形状は、出力電力、および、利得を向上させることが可能となる。

【0015】

〔３〕上記〔１〕において、前記第１のトランジスタおよび前記第２のトランジスタにおいて、前記第３の出力配線と反対側の端に前記ドレイン領域が形成されてもよい。この場合、第１および第２の出力配線にダミー配線を接続することなく、ドレイン配線を介して各ドレイン領域に接続される第１および第２の出力配線による寄生容量の対称性を補償することができ、高周波特性を向上することができる。

【0016】

〔４〕上記〔１〕から〔３〕のいずれかにおいて、前記ソース配線および前記ドレイン配線は、第１金属配線層を使用して形成され、前記第１の出力配線および前記第２の出力配線は、第１の金属配線層の上層である第２の金属配線層を使用して形成されたエアブリッジ配線構造を有してもよい。この場合、第１の出力配線および第２の出力配線の下に絶縁膜を設けられないため、配線負荷を低減することができ、高周波特性を向上することができる。

【0017】

〔５〕上記〔１〕から〔４〕のいずれかにおいて、前記第１の出力配線は、前記第１のトランジスタの前記ドレイン配線において前記第２の方向の中央部に接続され、前記第２の出力配線は、前記第２のトランジスタの前記ドレイン配線において前記第２の方向の中央部に接続されてもよい。これにより、第１および第２の出力配線を第１および第２のトランジスタのゲート配線と反対側に配置する場合に比べて、第３の出力配線を短くすることができ、電気長を短くすることができる。この結果、半導体装置からの出力信号の損失を低減することができ、半導体装置の出力電力を増大することができる。

【0018】

〔６〕本開示の一態様にかかる電力増幅器は、上記〔１〕から〔５〕のいずれかの半導体装置が搭載される。電力増幅器に上記半導体装置のいずれかを搭載することで、例えば、電力増幅器が搭載される送信機から送信される無線信号の通信距離を長くすることができる。この結果、送信機と受信機との距離を長くすることができる。

【0019】

［本開示の実施形態の詳細］
本開示の半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本実施形態は、以下の説明に限定されるものではない。例えば、１つのトランジスタ領域ＴＲＡに設けられるゲート電極は、少なくとも２本あればよく、各図に示す本数に限定されない。

【0020】

〔第１の実施形態〕
〔半導体装置のレイアウト〕
図１は、第１の実施形態にかかる半導体装置の回路構成の一例を示すレイアウト図である。例えば、図１に示す半導体装置１００は、ミリ波帯（数十ＧＨｚから数百ＧＨｚ）の電力増幅器に搭載され、高周波信号の電力の増幅するために使用される。

【0021】

半導体装置１００は、共通の入力端子ＩＮに供給される高周波の入力信号を増幅し、増幅した高周波の出力信号を共通の出力端子ＯＵＴから出力するトランジスタＴＲ１、ＴＲ２を有する。トランジスタＴＲ１、ＴＲ２は、方向ＤＩＲ２に沿って並べて配置される。例えば、各トランジスタＴＲ１、ＴＲ２は、窒化ガリウム高電子移動度トランジスタ（ＧａＮ ＨＥＭＴ：Gallium Nitride High Electron Mobility Transistor）である。各トランジスタＴＲ１、ＴＲ２は、点線の矩形で示すトランジスタ領域ＴＲＡに形成される。特に、限定されないが、例えば、各トランジスタＴＲ１、ＴＲ２のゲート長は、１００ｎｍ（ナノメートル）であり、各トランジスタＴＲ１、ＴＲ２のゲート幅は、６０μｍ（ミクロン）である。

【0022】

トランジスタＴＲ１は、方向ＤＩＲ２に延伸された４本のゲート電極Ｇ１と、各ゲート電極Ｇ１において、方向ＤＩＲ２に直交する方向ＤＩＲ１に沿って交互に設けられたソース領域Ｓ１およびドレイン領域Ｄ１とを含む。方向ＤＩＲ１は、第１の方向の一例であり、方向ＤＩＲ２は、第２の方向の一例である。ゲート電極Ｇ１は、第１金属配線層Ｍ１を使用して形成される。図１に示す例では、トランジスタＴＲ１が形成されるトランジスタ領域ＴＲＡにおいて、方向ＤＩＲ１の両端側にソース領域Ｓ１が形成される。そして、トランジスタＴＲ１は、交互に設けられた３つのソース領域Ｓ１と２つのドレイン領域Ｄ１とを有する。

【0023】

ソース領域Ｓ１には、第１金属配線層Ｍ１を使用して形成されるグランド配線ＧＮＤがソース領域Ｓ１上で直接接続される。ソース領域Ｓ１上に形成されるグランド配線ＧＮＤは、ソース配線およびソース電極の一例である。ドレイン領域Ｄ１には、第１金属配線層Ｍ１を使用して形成されるドレイン配線（ドレイン電極）ＷＤ１が直接接続される。第１金属配線層Ｍ１は、半導体装置１００が形成される半導体基板に最も近い金属配線層である。

【0024】

ソース領域Ｓ１上に形成されるグランド配線ＧＮＤは、方向ＤＩＲ２の両端側において、方向ＤＩＲ１に延伸されるグランド配線ＧＮＤにそれぞれ接続される。方向ＤＩＲ１に延伸されるグランド配線ＧＮＤは、第２金属配線層Ｍ２を使用して形成される。第２金属配線層Ｍ２は、半導体装置１００において、第１金属配線層Ｍ１の上に設けられる金属配線層である。

【0025】

ドレイン領域Ｄ１上に形成され、ドレイン領域Ｄ１に直接接続され、方向ＤＩＲ２に延伸されたドレイン配線ＷＤ１は、方向ＤＩＲ１に延伸される出力配線ＷＯ１に接続される。出力配線ＷＯ１は、第２金属配線層Ｍ２を使用して形成され、各ドレイン配線ＷＤ１における方向ＤＩＲ２の中央部に接続される。出力配線ＷＯ１は、いわゆるエアブリッジ配線構造を有しており、ゲート電極Ｇ１の上方と、ソース領域Ｓ１上に設けられるグランド配線ＧＮＤの上方とに、層間絶縁膜を介することなく設けられる。出力配線ＷＯ１の出力端子ＯＵＴ側の一端は、第１金属配線層Ｍ１を使用して形成される出力配線ＷＯ３の一端に接続される。

【0026】

トランジスタＴＲ２は、方向ＤＩＲ２に延伸された４本のゲート電極Ｇ２と、各ゲート電極Ｇ２において、方向ＤＩＲ１に沿って交互に設けられたソース領域Ｓ２およびドレイン領域Ｄ２とを含む。ゲート電極Ｇ２は、第１金属配線層Ｍ１を使用して形成される。トランジスタＴＲ１と同様に、トランジスタＴＲ２が形成される別のトランジスタ領域ＴＲＡにおいて、方向ＤＩＲ１の両端側にソース領域Ｓ２が形成される。そして、トランジスタＴＲ２は、交互に設けられた３つのソース領域Ｓ２と２つのドレイン領域Ｄ２とを有する。

【0027】

ソース領域Ｓ２には、第１金属配線層Ｍ１を使用して形成されるグランド配線ＧＮＤがソース領域Ｓ２上で直接接続される。ソース領域Ｓ２上に形成されるグランド配線ＧＮＤは、ソース配線およびソース電極の一例である。ドレイン領域Ｄ２には、第１金属配線層Ｍ１を使用して形成されるドレイン配線（ドレイン電極）ＷＤ２が直接接続される。ソース領域Ｓ２上に形成されるグランド配線ＧＮＤは、方向ＤＩＲ２の両端側において、方向ＤＩＲ１に延伸されるグランド配線ＧＮＤにそれぞれ接続される。方向ＤＩＲ１に延伸されるグランド配線ＧＮＤは、第２金属配線層Ｍ２を使用して形成される。

【0028】

ドレイン領域Ｄ２上に形成され、ドレイン領域Ｄ２に直接接続され、方向ＤＩＲ２に延伸されるドレイン配線ＷＤ２は、方向ＤＩＲ１に延伸される出力配線ＷＯ２に接続される。出力配線ＷＯ２は、第２金属配線層Ｍ２を使用して形成され、各ドレイン配線ＷＤ２における方向ＤＩＲ２の中央部に接続される。出力配線ＷＯ２は、出力配線ＷＯ１と同様に、エアブリッジ配線構造を有しており、ゲート電極Ｇ２の上方とソース領域Ｓ２上に設けられるグランド配線ＧＮＤの上方とに、層間絶縁膜を介することなく設けられる。出力配線ＷＯ２の出力端子ＯＵＴ側の一端は、出力配線ＷＯ３の他端に接続される。これにより、出力配線ＷＯ１、ＷＯ２は、出力配線ＷＯ３を介して相互に接続される。

【0029】

出力配線ＷＯ３は、第１金属配線層Ｍ１を使用して形成された出力配線ＷＯ４を介して出力端子ＯＵＴに電気的に接続される。一点鎖線の枠で示す出力配線ＷＯ３、ＷＯ４は、トランジスタＴＲ１、ＴＲ２のドレイン領域Ｄ１、Ｄ２からそれぞれ出力される出力信号を合成する配線合成部ＷＯＵＴとして機能する。

【0030】

ゲート電極Ｇ１、Ｇ２は、ゲート配線ＷＧを介して相互に接続される。ゲート配線ＷＧは、入力配線ＷＩ１を介して入力端子ＩＮに電気的に接続される。つまり、半導体装置１００は、フィッシュボーン型トランジスタを構成する。また、例えば、ゲート配線ＷＧおよび入力配線ＷＩ１は、第１金属配線層Ｍ１を使用して形成される。ゲート配線ＷＧおよび入力配線ＷＩ１は、一体形成されてもよい。

【0031】

出力配線ＷＯ１を各ドレイン配線ＷＤ１における方向ＤＩＲ２の中央部に接続し、出力配線ＷＯ２を各ドレイン配線ＷＤ２における方向ＤＩＲ２の中央部に接続することで、出力配線ＷＯ３の方向ＤＩＲ２の長さを最小限にすることができる。これにより、出力配線ＷＯ３の方向ＤＩＲ２の電気長を最小限にすることができる。また、出力配線ＷＯ１、ＷＯ２に伝達される出力信号の位相ずれを小さくすることができる。

【0032】

この結果、半導体装置１００からの出力信号の損失を低減することができ、半導体装置１００の出力電力を増大することができる。換言すれば、トランジスタＴＲ１、ＴＲ２の出力であるドレインに接続される配線合成部ＷＯＵＴを小さくすることで、出力信号損失を低減し、出力電力を増大することができる。

【0033】

さらに、配線合成部ＷＯＵＴの配線長を短くでき、かつ、出力配線ＷＯ１～ＷＯ４を、方向ＤＩＲ１を軸として線対称にレイアウトすることで、ドレイン領域Ｄ１、Ｄ２からそれぞれ出力される高周波の出力信号の位相のずれを最小限にすることができる。

【0034】

〔ドレインから出力端子への信号の取り出し〕
図２は、図１の半導体装置１００のトランジスタＴＲ１の主要部分のみを切り出した斜視図である。特に、ドレイン領域Ｄ１上のドレイン配線ＷＤ１から出力配線ＷＯ３の一端に接続される第２金属配線層Ｍ２である出力配線ＷＯ１の概要と、複数のソース領域Ｓ１上のグランド配線ＧＮＤ同士を接続する第２金属配線層Ｍ２であるＧＮＤ配線の概要とを示す斜視図である。図１で説明したように、各ドレイン領域Ｄ１は、エアブリッジ配線構造を有する出力配線ＷＯ１を介して出力配線ＷＯ３に接続される。このため、出力配線ＷＯ１と、出力配線ＷＯ１と対向するゲート電極Ｇ１およびグランド配線ＧＮＤとの間には、空気による間隙が形成される。第２金属配線層Ｍ２であるＧＮＤ配線についても同様に、その下部には、空気による間隙が形成される。

【0035】

これにより、各ドレイン配線ＷＤ１の中央部を直線的に出力配線ＷＯ３に接続することができる。したがって、トランジスタＴＲ１の出力信号が伝達される出力配線ＷＯ１、ＷＯ３の配線抵抗および負荷容量を最小限にすることができ、出力信号の高周波特性の劣化を防止することができる。図１のトランジスタＴＲ２のドレイン配線ＷＤ２に接続される出力配線ＷＯ２の構造も、図２に示す出力配線ＷＯ１の構造と同様であり、同様の効果を得ることができる。

【0036】

なお、例えば、半導体装置１００は、シリコンカーバイド（ＳｉＣ）基板上に積層された窒化ガリウム（ＧａＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層および窒化ガリウム層を有する。シリコンカーバイド基板の裏面には、グランド層ＧＮＤとして金（Ａｕ）層が形成される。

【0037】

最も上の窒化ガリウム層の上には、第１金属配線層Ｍ１を使用してゲート電極Ｇ１、Ｇ２、グランド配線ＧＮＤおよびドレイン配線ＷＤ１、ＷＤ２が形成される。例えば、ゲート電極Ｇ１、Ｇ２、グランド配線ＧＮＤおよびドレイン配線ＷＤ１、ＷＤ２は、金（Ａｕ）で形成される。

【0038】

ゲート電極Ｇ１、Ｇ２は、窒化ガリウム層とショットキー接続される。なお、ゲート電極Ｇ１、Ｇ２は、リセス構造にされてもよい。トランジスタ領域ＴＲＡにおいてソース領域Ｓ１、Ｓ２上のグランド配線ＧＮＤ、およびドレイン領域Ｄ１、Ｄ２上のドレイン電極ＷＤ１、ＷＤ２は、窒化ガリウム層とオーミック接触される。

【0039】

〔半導体装置が搭載される通信システム〕
図３は、図１の半導体装置１００が搭載される電力増幅器と、電力増幅器を含む通信システムＳＹＳの一例を示すシステム構成図である。通信システムＳＹＳは、高周波信号を無線で送信する送信機１０と、送信機１０から送信される高周波信号を受信する受信機２０とを有する。例えば、送信機１０および受信機２０は、携帯電話の基地局に搭載される。

【0040】

送信機１０は、可変利得増幅器１２、電力増幅器１４および送信アンテナ１６を有する。受信機２０は、受信アンテナ２２および図示しない受信回路を有する。可変利得増幅器は、例えば、制御電圧に応じて入力信号の利得を変化させて出力信号を生成し、生成した出力信号を電力増幅器１４に出力する。

【0041】

電力増幅器１４は、可変利得増幅器１２から受信した信号の電力を増幅し、送信アンテナ１６に出力する。送信アンテナ１６は、電力増幅器１４から受信する電気信号を電波に変換し、受信機２０に向けて送信する。受信機２０は、送信機１０からの電波を受信アンテナ２２で受信して信号処理を実施する。

【0042】

携帯電話の基地局では、送信機１０が送信する信号の出力電力が大きいほど、基地局間の通信距離を長くすることができる。通信距離を長くすることで、基地局の設置間隔を大きくできる。このため、半導体装置１００の出力電力を向上させることは重要である。

【0043】

〔他の半導体装置のドレインから出力端子への信号の取り出し〕
図４は、図１の半導体装置１００と同様なフィンガーゲート型トランジスタ構造を持つ、他の半導体装置（比較例）の斜視図である。図２と同様にトランジスタＴＲ１に相当する主要部分のみを切り出した斜視図である。図４では、出力配線ＷＯ１は、エアブリッジ配線構造ではなく、ゲート配線ＷＧと同様に、第１金属配線層Ｍ１を使用して形成される。このため、出力配線ＷＯ１は、ソース領域Ｓ１上に形成されるグランド配線ＧＮＤを迂回可能な位置に形成される。

【0044】

グランド配線ＧＮＤを迂回させて出力配線ＷＯ１が形成されるため、出力配線ＷＯ３の電気長は、図２に比べて長くなり、不要なリアクタンス成分Ｌにより出力信号の帯域を狭めてしまう。また、出力配線ＷＯ３が長くなるため、出力端子ＯＵＴに接続される整合回路の回路サイズが大きくなってしまう。

【0045】

以上、この実施形態では、出力配線ＷＯ１、ＷＯ２は、エアブリッジ配線構造を有し、ソース領域Ｓ１上のグランド配線ＧＮＤおよびゲート電極Ｇ１、Ｇ２を跨いで形成され、出力配線ＷＯ３に接続される。例えば、出力配線ＷＯ１は、各ドレイン配線ＷＤ１における方向ＤＩＲ２の中央部に接続され、出力配線ＷＯ２は、各ドレイン配線ＷＤ２における方向ＤＩＲ２の中央部に接続される。

【0046】

これにより、出力配線ＷＯ３の方向ＤＩＲ２の電気長を最小限にすることができる。また、出力配線ＷＯ１、ＷＯ２に伝達される出力信号の位相ずれを小さくすることができる。この結果、半導体装置１００からの出力信号のインピーダンスおよび損失を低減することができ、半導体装置１００の出力電力を増大することができる。また、インピーダンスを低減することにより、半導体装置１００の出力端子ＯＵＴに接続される図示しない整合回路の回路サイズを削減することができ、半導体装置１００のサイズを小さくすることができる。さらに、出力配線ＷＯ１、ＷＯ２がエアブリッジ配線構造を有するため、配線負荷を低減することができ、高周波特性を向上することができる。

【0047】

通信システムＳＹＳの送信機１０の電力増幅器１４に半導体装置１００を搭載することで、受信機２０までの通信距離を長くすることができる。例えば、送信機１０および受信機２０が携帯電話の基地局にそれぞれ搭載される場合、基地局間の通信距離を長くすることができる。この結果、基地局の設置間隔を大きくすることでき、通信システムＳＹＳの設備コストを削減することができる。

【0048】

〔第２の実施形態〕
〔半導体装置のレイアウト〕
図５は、第２の実施形態にかかる半導体装置の回路構成の一例を示すレイアウト図である。図１と同様の要素については、同じ符号を付し、詳細な説明は省略する。図５に示す半導体装置１０２は、出力配線ＷＯ１、ＷＯ２が図１の出力配線ＷＯ１、ＷＯ２と相違することを除き、図１の半導体装置１００と同様の構造を有する。

【0049】

出力配線ＷＯ１において方向ＤＩＲ１の出力配線ＷＯ３と反対側の端は、トランジスタ領域ＴＲＡの外側まで延伸され、トランジスタ領域ＴＲＡの外側に配置されたダミー配線ＤＭＹ１に接続される。出力配線ＷＯ２において方向ＤＩＲ１の出力配線ＷＯ３と反対側の端は、もう一つのトランジスタ領域ＴＲＡの外側まで延伸され、もう一つのトランジスタ領域ＴＲＡの外側に配置されたダミー配線ＤＭＹ２に接続される。

【0050】

例えば、ダミー配線ＤＭＹ１、ＤＭＹ２は、第１金属配線層Ｍ１を使用して形成される。ダミー配線ＤＭＹ１は、出力配線ＷＯ１以外に電気的に接続されず、ダミー配線ＤＭＹ２は、出力配線ＷＯ２以外に電気的に接続されない。

【0051】

例えば、図５の左側のドレイン配線ＷＤ１とダミー配線ＤＭＹ１との距離は、２つのドレイン配線ＷＤ１間の距離および図５の右側のドレイン配線ＷＤ１と出力配線ＷＯ３との距離と等しい。図５の左側のドレイン配線ＷＤ２とダミー配線ＤＭＹ２との距離は、２つのドレイン配線ＷＤ２間の距離および図５の右側のドレイン配線ＷＤ２と出力配線ＷＯ３との距離と等しい。このため、各ドレイン配線ＷＤ１に対して出力配線ＷＯ１は、対称性を有し、各ドレイン配線ＷＤ２に対して出力配線ＷＯ２は、対称性を有する。

【0052】

〔出力配線の対称性〕
図６は、図５の半導体装置１０２のトランジスタＴＲ１の主要部分のみを切り出した斜視図である。特に、トランジスタＴＲ１のドレイン配線ＷＤ１に接続される出力配線ＷＯ１の概要を示す斜視図である。各ドレイン領域Ｄ１は、エアブリッジ配線構造を有する出力配線ＷＯ１を介して出力配線ＷＯ３に接続される。この際、出力配線ＷＯ１の一端は、出力配線ＷＯ３に接続され、出力配線ＷＯ１の他端は、ダミー配線ＤＭＹ１に接続される。

【0053】

このため、各ドレイン配線ＷＤ１に対して方向ＤＩＲ１の両側に向けて延伸し、隣接するドレイン配線ＷＤ１と出力配線ＷＯ３（またはダミー配線ＤＭＹ１）とに接続される出力配線ＷＯ１の部分配線に対称性を持たせることができる。各ドレイン配線ＷＤ２に対して方向ＤＩＲ２の両側に向けて延伸する出力配線ＷＯ２の部分配線も、出力配線ＷＯ１と同様に対称性を持たせることができる。

【0054】

この結果、ドレイン配線ＷＤ１を介して各ドレイン領域Ｄ１に接続される出力配線ＷＯ１による寄生容量の対称性を補償することができ、高周波特性を向上することができる。また、各ドレイン配線ＷＤ２を介して各ドレイン領域Ｄ２に接続される出力配線ＷＯ２による寄生容量の対称性を補償することができ、高周波特性を向上することができる。

【0055】

なお、ゲート電極Ｇ１の数が奇数（例えば、３本）の場合で、図６の最も左側にあるゲート電極Ｇ１とソース領域Ｓ１とが形成されない場合にも、ダミー配線ＤＭＹ１は、図６に示す位置に配置される。そして、出力配線ＷＯ１は、ダミー配線ＤＭＹ１に接続される。トランジスタＴＲ２のゲート電極Ｇ２の数が奇数の場合も同様である。これにより、ゲート電極Ｇ１、Ｇ２の数にかかわりなく、出力配線ＷＯ１、ＷＯ２による寄生容量の対称性を補償することができる。

【0056】

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、出力配線ＷＯ１、ＷＯ２において出力配線ＷＯ３との接続部分と反対側の端は、それぞれダミー配線ＤＭＹ１、ＤＭＹ２に接続される。これにより、各ドレイン配線ＷＤ１、ＷＤ２を介して各ドレイン領域Ｄ１、Ｄ２に接続される出力配線ＷＯ１、ＷＯ２による寄生容量の対称性を補償することができ、高周波特性を向上することができる。

【0057】

〔第３の実施形態〕
〔半導体装置のレイアウト〕
図７は、第３の実施形態にかかる半導体装置の回路構成の一例を示すレイアウト図である。図１と同様の要素については、同じ符号を付し、詳細な説明は省略する。図７に示す半導体装置１０４では、トランジスタＴＲ１においてソース領域Ｓ１とドレイン領域Ｄ１の並び順が図１と相違する。また、トランジスタＴＲ２においてソース領域Ｓ２とドレイン領域Ｄ２の並び順が図１と相違する。なお、図７は、ゲート電極Ｇ１の数およびゲート電極Ｇ２の数がそれぞれ偶数の場合を示す。

【0058】

トランジスタＴＲ１において、３つのドレイン領域Ｄ１は、方向ＤＩＲ１の両端と中央とにそれぞれ形成され、２つドレイン領域Ｄ１の間にソース領域Ｓ１がそれぞれ形成される。各ドレイン領域Ｄ１上に配置されるドレイン配線ＷＤ１は、各ドレイン領域Ｄ１に接続される。各ソース領域Ｓ１上に配置されるグランド配線ＧＮＤは、各ソース領域Ｓ１に接続される。ソース領域Ｓ１上のグランド配線ＧＮＤは、トランジスタ領域ＴＲＡの外部においてトランジスタＴＲ２と反対側に配置されるグランド配線ＧＮＤに接続される。

【0059】

トランジスタＴＲ２において、３つのドレイン領域Ｄ２は、方向ＤＩＲ１の両端と中央とにそれぞれ形成され、２つドレイン領域Ｄ２の間にソース領域Ｓ１がそれぞれ形成される。各ドレイン領域Ｄ２上に配置されるドレイン配線ＷＤ２は、各ドレイン領域Ｄ２に接続される。各ソース領域Ｓ２上に配置されるグランド配線ＧＮＤは、各ソース領域Ｓ２に接続される。ソース領域Ｓ２上のグランド配線ＧＮＤは、もう一つのトランジスタ領域ＴＲＡの外部においてトランジスタＴＲ１と反対側に配置されるグランド配線ＧＮＤに接続される。

【0060】

この実施形態では、出力配線ＷＯ１は、方向ＤＩＲ１の両端と中央に位置するドレイン領域Ｄ１上のドレイン配線ＷＤ１に接続される。そして、出力配線ＷＯ１は、出力配線ＷＯ３に最も近いドレイン配線ＷＤ１を介して出力配線ＷＯ３に接続される。出力配線ＷＯ２は、方向ＤＩＲ１の両端と中央に位置するドレイン領域Ｄ２上のドレイン配線ＷＤ２に接続される。そして、出力配線ＷＯ２は、出力配線ＷＯ３に最も近いドレイン配線ＷＤ２を介して出力配線ＷＯ３に接続される。

【0061】

〔出力配線の対称性〕
図８は、図７の半導体装置１０４のトランジスタＴＲ１の主要部分のみを切り出した斜視図である。特に、ドレイン配線ＷＤ１に接続される出力配線ＷＯ１の概要を示す斜視図である。図８に示すように、ゲート電極Ｇ１の数が偶数で、方向ＤＩＲ１の両端側にドレイン領域Ｄ１が形成される場合、図６に示したダミー配線ＤＭＹ１を形成することなく、ドレイン領域Ｄ１に接続される出力配線ＷＯ１による寄生容量の対称性を補償することができる。トランジスタＴＲ２の出力配線ＷＯ２も同様に、寄生容量の対称性を補償することができる。

【0062】

なお、ゲート電極Ｇ１が３本で、図８の最も左側のゲート電極Ｇ１とドレイン領域Ｄ１とが形成されない場合、図８の最も左に位置するドレイン配線ＷＤ１の代わりにダミー配線が形成されてもよい。

【0063】

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、図６に示したダミー配線ＤＭＹ１、ＤＭＹ２を形成することなく、ドレイン領域Ｄ１、Ｄ２に接続される出力配線ＷＯ１、ＷＯ２による寄生容量の対称性を補償することができ、出力信号の高周波特性を向上することができる。

【0064】

以上、本開示の実施形態などについて説明したが、本開示は上記実施形態などに限定されない。特許請求の範囲に記載された範囲内において、各種の変更、修正、置換、付加、削除、および組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。

【符号の説明】

【0065】

１０ 送信機
１２ 可変利得増幅器
１４ 電力増幅器
１６ 送信アンテナ
２０ 受信機
２２ アンテナ
１００、１０２、１０４ 半導体装置
Ｄ１、Ｄ２ ドレイン領域
ＤＩＲ１、ＤＩＲ２ 方向
ＤＭＹ１、ＤＭＹ２ ダミー配線
Ｇ１、Ｇ２ ゲート電極
ＧＮＤ グランド配線
Ｌ１ 電気長
Ｍ１ 第１金属配線層
Ｍ２ 第２金属配線層
ＯＵＴ 出力端子
Ｓ１、Ｓ２ ソース領域
ＳＹＳ 通信システム
ＴＲ１、ＴＲ２ トランジスタ
ＴＲＡ トランジスタ領域
ＷＤ１、ＷＤ２ ドレイン配線
ＷＩ１ 入力配線
ＷＯ１、ＷＯ２、ＷＯ３、ＷＯ４ 出力配線
ＷＯＵＴ 配線合成部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】