特許 7596908 半導体ウェハ、圧電素子、および半導体ウェハの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-02

(45)【発行日】2024-12-10

(54)【発明の名称】半導体ウェハ、圧電素子、および半導体ウェハの製造方法

(51)【国際特許分類】

   H10N 30/079 20230101AFI20241203BHJP

   C23C 14/06 20060101ALI20241203BHJP

   H10N 30/076 20230101ALI20241203BHJP

【ＦＩ】

H10N30/079

C23C14/06 A

H10N30/076

【請求項の数】 17

(21)【出願番号】P 2021071356

(22)【出願日】2021-04-20

(65)【公開番号】P2022165829

(43)【公開日】2022-11-01

【審査請求日】2024-01-10

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(73)【特許権者】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110001128

【氏名又は名称】弁理士法人ゆうあい特許事務所

(72)【発明者】

【氏名】櫻井 悠也

(72)【発明者】

【氏名】榎本 哲也

【審査官】黒田 久美子

(56)【参考文献】

【文献】特開２００７－３３５７７９（ＪＰ，Ａ）

【文献】特開２００８－０２６０９３（ＪＰ，Ａ）

【文献】特開２０１２－０９９６３６（ＪＰ，Ａ）

【文献】特開２０１１－２３３８１７（ＪＰ，Ａ）

【文献】特開２０１９－１４５６７７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｎ ３０／０７９

Ｈ１０Ｎ ３０／０７６

Ｃ２３Ｃ １４／０６

(57)【特許請求の範囲】

【請求項1】

基板（１１）上に圧電膜（１５、１７）が形成された構成の半導体ウェハであって、
前記圧電膜は、第１圧電膜（１５１）、および、前記第１圧電膜の一面または他面に配置された第２圧電膜（１５２）を備え、
前記第２圧電膜は、前記第１圧電膜とは異なる面内応力分布を有し、応力が面内位置に応じて前記第１圧電膜とは逆向きに変化する面内応力分布を有する半導体ウェハ。

【請求項2】

前記第１圧電膜および前記第２圧電膜の膜厚は、前記第１圧電膜の応力と前記第２圧電膜の応力とが互いに打ち消し合うように調整されている請求項１に記載の半導体ウェハ。

【請求項3】

前記圧電膜は、前記第１圧電膜と前記第２圧電膜とをそれぞれ複数備え、前記第１圧電膜と前記第２圧電膜とが交互に積層された構成とされている請求項１または２に記載の半導体ウェハ。

【請求項4】

前記圧電膜は、前記第１圧電膜と前記第２圧電膜との積層構造が、厚さ方向における中心を通り厚さ方向に垂直な面に対して対称とされている請求項３に記載の半導体ウェハ。

【請求項5】

前記圧電膜は、最下層および最上層が前記第１圧電膜で構成されるように、または、最下層および最上層が前記第２圧電膜で構成されるように、前記第１圧電膜と前記第２圧電膜とが交互に積層された構成とされている請求項４に記載の半導体ウェハ。

【請求項6】

前記第１圧電膜は、面内位置の一部において前記第２圧電膜よりも応力が大きく、他の部分において前記第２圧電膜よりも応力が小さい請求項１ないし５のいずれか１つに記載の半導体ウェハ。

【請求項7】

基板（１１）上に圧電膜（１５、１７）が形成された構成の圧電素子であって、
前記圧電膜は、第１圧電膜（１５１）、および、前記第１圧電膜の一面または他面に配置された第２圧電膜（１５２）を備え、
前記第２圧電膜は、前記第１圧電膜とは異なる面内応力分布を有し、応力が面内位置に応じて前記第１圧電膜とは逆向きに変化する面内応力分布を有する圧電素子。

【請求項8】

前記第１圧電膜および前記第２圧電膜の膜厚は、前記第１圧電膜と前記第２圧電膜との応力が互いに打ち消し合うように調整されている請求項７に記載の圧電素子。

【請求項9】

前記圧電膜は、前記第１圧電膜と前記第２圧電膜とをそれぞれ複数備え、前記第１圧電膜と前記第２圧電膜とが交互に積層された構成とされている請求項７または８に記載の圧電素子。

【請求項10】

前記圧電膜は、前記第１圧電膜と前記第２圧電膜との積層構造が、厚さ方向における中心を通り厚さ方向に垂直な面に対して対称とされている請求項９に記載の圧電素子。

【請求項11】

前記圧電膜は、最下層および最上層が前記第１圧電膜で構成されるように、または、最下層および最上層が前記第２圧電膜で構成されるように、前記第１圧電膜と前記第２圧電膜とが交互に積層された構成とされている請求項１０に記載の圧電素子。

【請求項12】

前記第１圧電膜は、面内位置の一部において前記第２圧電膜よりも応力が大きく、他の部分において前記第２圧電膜よりも応力が小さい請求項７ないし１１のいずれか１つに記載の圧電素子。

【請求項13】

基板（１１）上に圧電膜（１５、１７）が形成された構成の半導体ウェハの製造方法であって、
前記圧電膜を構成する第１圧電膜（１５１）を成膜することと、
前記第１圧電膜の一面または他面に配置され、前記圧電膜を構成する第２圧電膜（１５２）を成膜することと、を備え、
前記第２圧電膜を成膜することでは、前記第１圧電膜と前記第２圧電膜とが互いに異なる面内応力分布を有するように、前記第１圧電膜を成膜することとは異なる成膜条件で前記第２圧電膜を成膜し、前記第２圧電膜の応力が面内位置に応じて前記第１圧電膜とは逆向きに変化するように前記第２圧電膜を成膜する半導体ウェハの製造方法。

【請求項14】

前記第１圧電膜を成膜すること、および、前記第２圧電膜を成膜することでは、それぞれスパッタリングにより前記第１圧電膜および前記第２圧電膜を成膜し、
前記第２圧電膜を成膜することにおける成膜条件は、チャンバー内の圧力、ターゲットと前記基板の表面との距離、ターゲットとマグネットとの距離、ＲＦバイアス電力、ＤＣパワー、ガス流量比、および成膜温度のうち少なくとも一部が、前記第１圧電膜を成膜することにおける成膜条件と異なっている請求項１３に記載の半導体ウェハの製造方法。

【請求項15】

前記第２圧電膜を成膜することでは、前記第１圧電膜を成膜することに比べて、ＲＦバイアス電力が大きくされるとともに、ＤＣパワーが小さくされる請求項１４に記載の半導体ウェハの製造方法。

【請求項16】

基板（１１）上に圧電膜（１５、１７）が形成された構成の半導体ウェハの製造方法であって、
前記圧電膜を構成する第１圧電膜（１５１）を成膜することと、
前記第１圧電膜の一面または他面に配置され、前記圧電膜を構成する第２圧電膜（１５２）を成膜することと、を備え、
前記第２圧電膜を成膜することでは、前記第１圧電膜と前記第２圧電膜とが互いに異なる面内応力分布を有するように、前記第１圧電膜を成膜することとは異なる成膜条件で前記第２圧電膜を成膜し、
前記第１圧電膜を成膜すること、および、前記第２圧電膜を成膜することでは、それぞれスパッタリングにより前記第１圧電膜および前記第２圧電膜を成膜し、
前記第２圧電膜を成膜することにおける成膜条件は、チャンバー内の圧力、ターゲットと前記基板の表面との距離、ターゲットとマグネットとの距離、ＲＦバイアス電力、ＤＣパワー、ガス流量比、および成膜温度のうち少なくとも一部が、前記第１圧電膜を成膜することにおける成膜条件と異なっており、
前記第２圧電膜を成膜することでは、前記第１圧電膜を成膜することに比べて、ＲＦバイアス電力が大きくされるとともに、ＤＣパワーが小さくされる半導体ウェハの製造方法。

【請求項17】

前記第１圧電膜を成膜すること、および、前記第２圧電膜を成膜することでは、前記第１圧電膜は、面内位置の一部において前記第２圧電膜よりも応力が大きく、他の部分において前記第２圧電膜よりも応力が小さくなるように前記第１圧電膜および前記第２圧電膜を成膜する請求項１３ないし１６のいずれか１つに記載の半導体ウェハの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体ウェハ、圧電素子、および半導体ウェハの製造方法に関するものである。

【背景技術】

【0002】

従来、片持ち支持された圧電素子を備え、印加された電圧に応じて圧電膜が屈曲変形するとともに、電極間の容量に応じた電圧を出力するように構成されたマイクロホンが提案されている。このようなマイクロホンでは、圧電素子が応力によって反ることにより、低周波感度が低下する。

【0003】

これに対して、例えば特許文献１では、成膜装置のステージ構造によって放熱性を調整し、ウェハ面内の応力の均一化を図る技術が提案されている。

【先行技術文献】

【特許文献】

【0004】

【文献】米国特許出願公開第２０１７／０２９４２９４号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、圧電膜に例えば窒化スカンジウムアルミニウム（ＳｃＡｌＮ）を用いる場合には、圧電膜のＳｃ濃度に応じて応力分布形状が変化する。そのため、用途に応じて様々なＳｃ濃度の圧電素子を製造する場合には、特許文献１に記載の方法では、Ｓｃ濃度に応じたステージを用意する必要があり、製造コストが増加する。

【0006】

本発明は上記点に鑑みて、製造コストの増加を抑制しつつ応力を均一化することが可能な半導体ウェハ、圧電素子、および半導体ウェハの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するため、請求項１に記載の発明では、基板（１１）上に圧電膜（１５、１７）が形成された構成の半導体ウェハであって、圧電膜は、第１圧電膜（１５１）、および、第１圧電膜の一面または他面に配置された第２圧電膜（１５２）を備え、第２圧電膜は、第１圧電膜とは異なる面内応力分布を有し、応力が面内位置に応じて第１圧電膜とは逆向きに変化する面内応力分布を有する。

【0008】

このように、互いに異なる面内応力分布を有する第１圧電膜と第２圧電膜で圧電膜を構成することにより、圧電膜全体での応力が均一化される。また、面内応力分布は成膜条件によって調整することができるため、第１圧電膜と第２圧電膜を同じ装置で成膜することが可能であり、製造コストの増加を抑制することができる。

【0009】

また、請求項７に記載の発明では、基板（１１）上に圧電膜（１５、１７）が形成された構成の圧電素子であって、圧電膜は、第１圧電膜（１５１）、および、第１圧電膜の一面または他面に配置された第２圧電膜（１５２）を備え、第２圧電膜は、第１圧電膜とは異なる面内応力分布を有し、応力が面内位置に応じて第１圧電膜とは逆向きに変化する面内応力分布を有する。

【0010】

このように、互いに異なる面内応力分布を有する第１圧電膜と第２圧電膜で圧電膜を構成することにより、圧電膜全体での応力が均一化される。また、面内応力分布は成膜条件によって調整することができるため、第１圧電膜と第２圧電膜を同じ装置で成膜することが可能であり、製造コストの増加を抑制することができる。

【0011】

また、請求項１３に記載の発明では、基板（１１）上に圧電膜（１５、１７）が形成された構成の半導体ウェハの製造方法であって、圧電膜を構成する第１圧電膜（１５１）を成膜することと、第１圧電膜の一面または他面に配置され、圧電膜を構成する第２圧電膜（１５２）を成膜することと、を備え、第２圧電膜を成膜することでは、第１圧電膜と第２圧電膜とが互いに異なる面内応力分布を有するように、第１圧電膜を成膜することとは異なる成膜条件で第２圧電膜を成膜し、第２圧電膜の応力が面内位置に応じて第１圧電膜とは逆向きに変化するように第２圧電膜を成膜する。

【0012】

このように、互いに異なる面内応力分布を有する第１圧電膜と第２圧電膜で圧電膜を構成することにより、圧電膜全体での応力が均一化される。また、成膜条件によって面内応力分布を調整することにより、第１圧電膜と第２圧電膜を同じ装置で成膜することが可能となり、製造コストの増加を抑制することができる。

【0013】

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

【図面の簡単な説明】

【0014】

【図1】第１実施形態にかかる半導体ウェハの断面図である。

【図2】圧電膜の断面図である。

【図3】半導体ウェハの上面図である。

【図4】圧電膜を構成する第１圧電膜および第２圧電膜の面内応力分布を示す図である。

【図5】圧電膜全体の面内応力分布を示す図である。

【図6】半導体ウェハの製造装置の構成を示す図である。

【図7】第１圧電膜の面内応力分布を示す図である。

【図8】第２圧電膜の面内応力分布を示す図である。

【図9】第１圧電膜および第２圧電膜の膜厚の組み合わせによる面内応力分布の変化を示す図である。

【図10】第１圧電膜および第２圧電膜の膜厚と推定歩留まりとの関係を示す図である。

【図11】第２実施形態における圧電膜の断面図である。

【発明を実施するための形態】

【0015】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0016】

（第１実施形態）
第１実施形態について説明する。図１に示す半導体ウェハ１は、基板上に圧電膜が形成されたものであり、基板１１と、絶縁膜１２と、下地膜１３と、下層電極膜１４と、下層圧電膜１５と、中間電極膜１６と、上層圧電膜１７と、上層電極膜１８とを備えている。

【0017】

基板１１は、例えばシリコンで構成されている。基板１１の表面には、酸化シリコン等で構成された絶縁膜１２が形成されている。絶縁膜１２の表面には、下地膜１３が形成されている。下地膜１３は、下層電極膜１４等を成膜する際の結晶成長をし易くするためのものであり、窒化アルミニウム等で構成されている。

【0018】

下地膜１３の表面には、下層電極膜１４～上層電極膜１８が順に積層されている。すなわち、半導体ウェハ１をチップ単位に分割して得られる圧電素子は、下層圧電膜１５が下層電極膜１４と中間電極膜１６とで挟み込まれ、上層圧電膜１７が下層圧電膜１５と上層電極膜１８とで挟み込まれたバイモルフ構造とされる。

【0019】

そして、圧電素子は、下層電極膜１４と中間電極膜１６との間の電圧、および、中間電極膜１６と上層電極膜１８との間の電圧に応じて、下層圧電膜１５、上層圧電膜１７が屈曲変形する構成とされる。

【0020】

また、圧電素子は、下層電極膜１４と中間電極膜１６との間の容量、および、中間電極膜１６と上層電極膜１８との間の容量に応じた電圧を出力する。下層電極膜１４、中間電極膜１６、上層電極膜１８は、例えばモリブデンで構成されており、下層圧電膜１５、上層圧電膜１７は、本実施形態ではＳｃＡｌＮで構成されている。

【0021】

下層圧電膜１５、上層圧電膜１７の詳細な構成について説明する。図２に示すように、下層圧電膜１５は、それぞれ圧電材料で構成された２種類の膜を備えている。この２種類の膜をそれぞれ第１圧電膜１５１、第２圧電膜１５２とする。第２圧電膜１５２は、第１圧電膜１５１の一面または他面に配置されている。

【0022】

本実施形態では、第１圧電膜１５１と第２圧電膜１５２は、それぞれ複数備えられており、下層圧電膜１５は、第１圧電膜１５１と第２圧電膜１５２とが交互に積層された構成とされている。本実施形態では、下層圧電膜１５の最下層が第１圧電膜１５１で構成され、最上層が第２圧電膜１５２で構成されるように、互いに同じ数の第１圧電膜１５１と第２圧電膜１５２とが備えられている。

【0023】

第１圧電膜１５１、第２圧電膜１５２は共にＳｃＡｌＮで構成されているが、これらは互いに面内応力分布が異なる。具体的には、図３に示すように、基板１１の中央部を通る軸であって、基板１１の表面に平行な軸に沿った位置を面内位置とし、面内位置に対応する第１圧電膜１５１、第２圧電膜１５２の応力を図示すると、図４のようになる。図４において、実線、破線は、それぞれ第１圧電膜１５１、第２圧電膜１５２の応力を示している。

【0024】

図４に示すように、第１圧電膜１５１の応力は、上に凸のグラフになっている。すなわち、第１圧電膜１５１は、中央部の応力が最も大きく、外縁に近い部分ほど応力が小さくなっている。一方、第２圧電膜１５２の応力は、下に凸のグラフになっている。すなわち、第２圧電膜１５２は、中央部の応力が最も小さく、外縁に近い部分ほど応力が大きくなっている。

【0025】

このように、第１圧電膜１５１と第２圧電膜１５２は、応力が面内位置に応じて互いに逆向きに変化する面内応力分布を有している。このような面内応力分布を有する第１圧電膜１５１と第２圧電膜１５２とを積層することにより、第１圧電膜１５１の応力と第２圧電膜１５２の応力とが打ち消し合い、図５に示すように下層圧電膜１５全体での面内応力が均一化される。

【0026】

なお、図２では第１圧電膜１５１が第２圧電膜１５２よりも厚く形成されているが、第１圧電膜１５１と第２圧電膜１５２の厚さが互いに等しくてもよいし、第１圧電膜１５１が第２圧電膜１５２よりも薄く形成されていてもよい。１つの第１圧電膜１５１と１つの第２圧電膜１５２の厚さの合計は、例えば１００ｎｍとされる。

【0027】

上層圧電膜１７も下層圧電膜１５と同様の構成とされている。すなわち、上層圧電膜１７は互いに逆向きの面内応力分布を有する２種類の膜を備えており、この２種類の膜が積層されることにより、上層圧電膜１７全体での面内応力が均一化されている。

【0028】

半導体ウェハ１の製造方法について説明する。図６に示す製造装置２は、ＳｃＡｌＮで構成された薄膜をマグネトロンスパッタリングにより形成するものであり、基板１１上に下層圧電膜１５または上層圧電膜１７を成膜する際に用いられる。

【0029】

図６に示すように、製造装置２は、ステージ２１と、ＲＦバイアス電源２２と、ターゲット２３と、バッキングプレート２４と、ＤＣ電源２５と、マグネット２６と、ガス供給部２７とを備えている。ステージ２１～マグネット２６は、図示しないチャンバー内に配置されている。

【0030】

ステージ２１は、チャンバー内の下部に配置されている。ステージ２１は、成膜時に基板１１を保持するものである。ステージ２１にはヒータ２１１が備えられており、成膜時には、基板１１はヒータ２１１によって加熱される。ステージ２１には、ＲＦバイアス電源２２が接続されている。ＲＦバイアス電源２２は、ステージ２１にＲＦ電力を供給するためのものである。

【0031】

ターゲット２３は、ステージ２１および基板１１から離された状態で、チャンバー内の上部に配置されている。ターゲット２３は、ＳｃＡｌ合金で構成されている。バッキングプレート２４は、ターゲット２３の上部に配置されている。バッキングプレート２４は、成膜時にターゲット２３を冷却するとともに、ターゲット２３をＤＣ電源２５に接続するための電極としても機能するものである。

【0032】

ターゲット２３とステージ２１との間には、ＤＣ電源２５が接続されている。ＤＣ電源２５は、パルスＤＣ電力をターゲット２３に供給するためのものである。ターゲット２３およびバッキングプレート２４の上部には、ターゲット２３およびバッキングプレート２４から離された状態で、マグネット２６が配置されている。マグネット２６は、成膜時にターゲット２３の周囲にプラズマを発生させるためのものである。

【0033】

ガス供給部２７は、チャンバー内にスパッタガスを供給するものである。本実施形態では、スパッタガスは、Ｎ_２とＡｒの混合ガスとされる。ガス供給部２７は、Ｎ_２とＡｒのガス流量比、および、チャンバー内の圧力を調整できるように構成されている。

【0034】

このような構成の製造装置２では、ＤＣ電源２５によってターゲット２３にＤＣパルス電力を供給するとともに、ＲＦバイアス電源２２によってステージ２１にＲＦ電力を供給し、ガス供給部２７によってチャンバー内にスパッタガスを供給することで、マグネトロンスパッタにより基板１１上にＳｃＡｌＮで構成された層が成膜される。そして、基板１１上に絶縁膜１２～上層電極膜１８を形成したものを、ダイシングによりチップ単位に分割することで、圧電素子が形成された半導体チップが得られる。

【0035】

製造装置２によって下層圧電膜１５を成膜するときに、第１圧電膜１５１と第２圧電膜１５２の面内応力分布を調整する方法について説明する。製造装置２では、第１圧電膜１５１と第２圧電膜１５２とを交互に成膜することで下層圧電膜１５を形成する。このとき、第１圧電膜１５１とは異なる成膜条件で第２圧電膜１５２を成膜することで、第１圧電膜１５１と第２圧電膜１５２とが互いに異なる面内応力分布を有するようになる。

【0036】

第１圧電膜１５１と第２圧電膜１５２の面内応力分布は、ターゲット２３と基板１１の表面との距離Ｌ１、ターゲット２３とマグネット２６との距離Ｌ２、ＲＦバイアス電力、ＤＣパワー、チャンバー内の圧力、ガス流量比、成膜温度等の成膜条件によって調整することができる。

【0037】

なお、第１圧電膜１５１と第２圧電膜１５２の成膜時に、これらの成膜条件のすべてを変更する必要はなく、一部の成膜条件のみを変更することによっても面内応力分布を調整することができる。本発明者らの鋭意検討によれば、例えば、ＲＦバイアス電力を大きくするとともにＤＣパワーを小さくすることにより、面内応力分布のグラフが上に凸の形状から下に凸の形状へと変化する傾向があることがわかった。

【0038】

図７は、距離Ｌ１を６０ｍｍ、距離Ｌ２を４０ｍｍ、ＲＦバイアス電力を１５Ｗ、ＤＣパワーを８ｋＷ、チャンバー内の圧力を１．１８Ｐａ、ガス流量比をＡｒ３０％として成膜したＳｃ濃度２４％の第１圧電膜１５１の面内応力分布を示す。図８は、距離Ｌ１を８０ｍｍ、距離Ｌ２を４０ｍｍ、ＲＦバイアス電力を３０Ｗ、ＤＣパワーを６ｋＷ、チャンバー内の圧力を１．１８Ｐａ、ガス流量比をＡｒ１５％として成膜したＳｃ濃度２４％の第１圧電膜１５１の面内応力分布を示す。

【0039】

図７、図８に示すように、成膜条件によって互いに逆向きの２つの面内応力分布を得ることができた。このような面内応力分布を有する第１圧電膜１５１と第２圧電膜１５２とを積層して下層圧電膜１５を構成することで、下層圧電膜１５全体での応力分布が均一化される。なお、この第１圧電膜１５１、第２圧電膜１５２のＸＲＤ半値幅はそれぞれ１．５３ｄｅｇ、１．６４ｄｅｇとなり、圧電素子として利用する上で十分に高い結晶性が得られた。

【0040】

さらに、第１圧電膜１５１の応力と第２圧電膜１５２の応力とが互いに打ち消し合うように第１圧電膜１５１と第２圧電膜１５２との膜厚比を調整することで、下層圧電膜１５全体での応力分布をより均一化することができる。具体的には、第１圧電膜１５１の応力と第２圧電膜１５２の応力とに応じて、第１圧電膜１５１と第２圧電膜１５２のうち一方を他方よりも厚く形成する。これにより、第１圧電膜１５１と第２圧電膜１５２を同じ膜厚にしたときに比べて、下層圧電膜１５全体での応力分布をより均一化することができる。

【0041】

図９は、第１圧電膜１５１の膜厚と第２圧電膜１５２の膜厚との比を変えたときの下層圧電膜１５全体での平均応力の変化を示す。１１本のグラフは、下から順に、第１圧電膜１５１と第２圧電膜１５２の膜厚比を０：１０、１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、９：１、１０：０としたときの下層圧電膜１５の応力を示す。

【0042】

図１０は、第１圧電膜１５１と第２圧電膜１５２の膜厚の合計のうち第１圧電膜１５１の膜厚が占める割合と、推定歩留まりとの関係を示す。ここでは、測定範囲の面積に対する、半導体ウェハ１の中央部の応力±５０ＭＰａとなる領域の面積の割合を推定歩留まりとした。

【0043】

図９、図１０に示す実験結果では、第１圧電膜１５１と第２圧電膜１５２の膜厚比が８：２のときに、下層圧電膜１５の応力が良好に均一化され、推定歩留まりが最大となった。このように、第１圧電膜１５１と第２圧電膜１５２との膜厚比を調整することで、下層圧電膜１５の応力分布のばらつきをさらに低減することができる。また、第１圧電膜１５１と第２圧電膜１５２とを組み合わせた場合には、膜厚比を０：１０または１０：０とした場合、すなわち、第１圧電膜１５１と第２圧電膜１５２のうちいずれか一方のみで下層圧電膜１５を構成した場合に比べて、推定歩留まりが最大で約６倍に大きくなった。

【0044】

以上説明したように、本実施形態では、下層圧電膜１５、上層圧電膜１７は、互いに異なる面内応力分布を有する２種類の層を備えている。これにより、下層圧電膜１５、上層圧電膜１７全体での応力が均一化されるため、下層圧電膜１５、上層圧電膜１７の反りによる低周波感度の低下を低減することができる。また、圧電素子の特性を均一化することができる。

【0045】

また、本実施形態では、第１圧電膜１５１と第２圧電膜１５２とが互いに異なる面内応力分布を有するように、第１圧電膜１５１とは異なる成膜条件で第２圧電膜１５２を成膜する。これにより、下層圧電膜１５、上層圧電膜１７全体での応力が均一化されるため、下層圧電膜１５、上層圧電膜１７の反りによる低周波感度の低下を低減することができる。

【0046】

また、成膜条件を変更するだけで面内応力分布を調整することができるため、例えば互いにＳｃ濃度の異なる第１圧電膜１５１、第２圧電膜１５２を成膜する場合に、装置構造の変更が不要であり、半導体ウェハ１の製造コストの増加を抑制することができる。

【0047】

また、上記実施形態によれば、以下のような効果を得ることができる。

【0048】

（１）第２圧電膜１５２は、応力が面内位置に応じて第１圧電膜１５１とは逆向きに変化する面内応力分布を有する。これによれば、下層圧電膜１５全体での応力をさらに均一化することができる。

【0049】

（２）第１圧電膜１５１および第２圧電膜１５２の膜厚は、第１圧電膜１５１の応力と第２圧電膜１５２の応力とが互いに打ち消し合うように調整されている。これによれば、下層圧電膜１５全体の応力をさらに均一化することができる。

【0050】

（３）圧電膜１５は、第１圧電膜１５１と第２圧電膜１５２とをそれぞれ複数備え、第１圧電膜１５１と第２圧電膜１５２とが交互に積層された構成とされている。これによれば、下層圧電膜１５全体の応力をさらに均一化することができる。

【0051】

（４）スパッタリングにより第１圧電膜１５１および第２圧電膜１５２を成膜する。そして、第２圧電膜１５２の成膜条件は、距離Ｌ１、距離Ｌ２、ＲＦバイアス電力、ＤＣパワー、チャンバー内の圧力、ガス流量比、および成膜温度のうち少なくとも一部が、第１圧電膜１５１の成膜条件と異なっている。例えば、第２圧電膜１５２の成膜時には、第１圧電膜１５１の成膜時に比べて、ＲＦバイアス電力が大きくされるとともに、ＤＣパワーが小さくされる。これにより、第１圧電膜１５１とは異なる面内応力分布を有する第２圧電膜１５２を成膜することができる。

【0052】

（５）第２圧電膜１５２の応力が面内位置に応じて第１圧電膜１５１とは逆向きに変化するように第２圧電膜１５２を成膜する。これによれば、下層圧電膜１５全体での応力をさらに均一化することができる。

【0053】

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して下層圧電膜１５の構成を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。

【0054】

本実施形態では、第１圧電膜１５１と第２圧電膜１５２との積層構造が、下層圧電膜１５の厚さ方向における中心を通り厚さ方向に垂直な面に対して対称とされている。例えば図１１に示すように、下層圧電膜１５は、最下層および最上層が第１圧電膜１５１で構成されるように、第１圧電膜１５１と第２圧電膜１５２とが交互に積層された構成とされている。図１１の破線は、下層圧電膜１５の厚さ方向における中心を通り厚さ方向に垂直な面を示す。

【0055】

なお、図１１では下層圧電膜１５の中央の層が第１圧電膜１５１とされているが、中央の層が第２圧電膜１５２とされていてもよい。また、下層圧電膜１５が、最下層および最上層が第２圧電膜１５２で構成されるように、第１圧電膜１５１と第２圧電膜１５２とが交互に積層された構成とされていてもよい。

【0056】

本実施形態は、第１実施形態と同様の構成および作動からは第１実施形態と同様の効果を得ることができる。

【0057】

また、上記実施形態によれば、以下のような効果を得ることができる。

【0058】

（１）第１圧電膜１５１と第２圧電膜１５２との積層構造が、下層圧電膜１５の厚さ方向における中心を通り厚さ方向に垂直な面に対して対称とされている。具体的には、下層圧電膜１５は、最下層および最上層が第１圧電膜１５１で構成されるように、または、最下層および最上層が第２圧電膜１５２で構成されるように、第１圧電膜１５１と第２圧電膜１５２とが交互に積層された構成とされている。これによれば、下層圧電膜１５の応力による圧電素子の反りを低減することができる。

【0059】

（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。

【0060】

上記各実施形態では、下層圧電膜１５は２種類の膜で構成されているが、下層圧電膜１５が３種類以上の膜で構成されていてもよい。

【0061】

上記各実施形態では、第１圧電膜１５１、第２圧電膜１５２の応力のグラフがそれぞれ上に凸、下に凸となっているが、第２圧電膜１５２の応力が面内位置に応じて第１圧電膜１５１とは逆向きに変化していれば、応力のグラフが他の形状となっていてもよい。例えば、第１圧電膜１５１の応力のグラフが、上に凸のグラフが２つ連なってＭ字状となっており、第２圧電膜１５２の応力のグラフが、下に凸のグラフが２つ連なってＷ字状となっていてもよい。また、第１圧電膜１５１の応力のグラフが、上に凸のグラフが３つ以上連なった形状となっており、第２圧電膜１５２の応力のグラフが、下に凸のグラフが３つ以上連なった形状となっていてもよい。

【符号の説明】

【0062】

１１ 基板
１５ 圧電膜
１５１ 第１圧電膜
１５２ 第２圧電膜
１７ 圧電膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】