特許 7597473 コンピュータ・プロセッサ・コアの部分的遮断

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-02

(45)【発行日】2024-12-10

(54)【発明の名称】コンピュータ・プロセッサ・コアの部分的遮断

(51)【国際特許分類】

   G06F 11/34 20060101AFI20241203BHJP

   G06F 9/30 20180101ALI20241203BHJP

   G06F 11/30 20060101ALI20241203BHJP

【ＦＩ】

G06F11/34 133

G06F9/30 330A

G06F11/30 140H

【請求項の数】 20

(21)【出願番号】P 2022554427

(86)(22)【出願日】2021-02-23

(65)【公表番号】

(43)【公表日】2023-05-11

(86)【国際出願番号】 IB2021051503

(87)【国際公開番号】W WO2021198804

(87)【国際公開日】2021-10-07

【審査請求日】2023-07-21

(31)【優先権主張番号】16/836,070

(32)【優先日】2020-03-31

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(72)【発明者】

【氏名】マウラー、ティロ

(72)【発明者】

【氏名】ビューラー、マルクス

(72)【発明者】

【氏名】インギムンダーソン、アーニ

(72)【発明者】

【氏名】シュタインマッハ－ブロウ、ブルクハルト

【審査官】松平 英

(56)【参考文献】

【文献】米国特許出願公開第２０１３／００１３９１１（ＵＳ，Ａ１）

【文献】国際公開第２０１４／００２４１２（ＷＯ，Ａ１）

【文献】特開２０００－３２２２５９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ９／３０－９／３８

９／４５５－９／５４

１１／０７

１１／２８－１１／３６

(57)【特許請求の範囲】

【請求項1】

実行ユニットであって、前記実行ユニットに転送されたアプリケーションの１つまたは複数のコマンドを実行するための前記実行ユニットと、
前記実行ユニットに動作可能に結合された使用率コントローラ・ユニットであって、前記使用率コントローラ・ユニットは前記実行ユニットの使用率を制御し、前記使用率は、前記実行ユニットが前記アプリケーションの前記１つまたは複数のコマンドを実行している総観察期間の一部分に対応し、前記使用率コントローラ・ユニットは、前記実行ユニットによって送信された準備完了信号から、修正された準備完了信号を生成する、前記使用率コントローラ・ユニットと
を備える、プロセッサ・コア。

【請求項2】

前記準備完了信号は、前記実行ユニットが前記１つまたは複数のコマンドを受信するための準備を完了していることを示す、請求項１に記載のプロセッサ・コア。

【請求項3】

前記プロセッサ・コアは、前記修正された準備完了信号に基づいて前記１つまたは複数のコマンドを前記実行ユニットに転送するための発行ユニットを備える、請求項１に記載のプロセッサ・コア。

【請求項4】

前記使用率コントローラ・ユニットは、
使用率リミッタ
を更に備える、請求項１に記載のプロセッサ・コア。

【請求項5】

前記使用率リミッタは、前記実行ユニットが前記１つまたは複数のコマンドの実行を開始可能であることを前記準備完了信号が示す期間を制限する、請求項４に記載のプロセッサ・コア。

【請求項6】

前記使用率コントローラ・ユニットは、
前記実行ユニットによって生成された前記準備完了信号をサンプリングするためのシフト・レジスタと、
前記シフト・レジスタの内容に基づいて、前記修正された準備完了信号を生成するための第１の回路と
を更に備える、請求項１に記載のプロセッサ・コア。

【請求項7】

前記使用率コントローラ・ユニットは、
ランダム信号を生成するためのランダム生成器と、
前記ランダム信号に基づいて、前記修正された準備完了信号を生成するための第２の回路と
を更に備える、請求項１に記載のプロセッサ・コア。

【請求項8】

前記実行ユニットは演算ユニットである、請求項１に記載のプロセッサ・コア。

【請求項9】

前記実行ユニットは、ロード・ストア・ユニット、ベクトル・ユニット、または２進化１０進数ユニットの一部である、請求項１に記載のプロセッサ・コア。

【請求項10】

プロセッサ・コアにおけるボトルネックを検出するためのコンピュータによって実現される方法であって、前記コンピュータによって実現される方法は、
コンピュータによって、前記プロセッサ・コアの実行ユニットの使用率を制御することであって、前記実行ユニットは前記実行ユニットに転送されたアプリケーションの１つまたは複数のコマンドを実行する、前記制御することと、
前記コンピュータによって、前記使用率へのアプリケーション性能依存性を判定することであって、前記使用率は、前記実行ユニットが前記アプリケーションの前記１つまたは複数のコマンドを実行している総観察期間の一部分に対応する、前記判定することと、
前記実行ユニットによって送信された準備完了信号から、修正された準備完了信号を生成すること
を含む、コンピュータによって実現される方法。

【請求項11】

前記準備完了信号は、前記実行ユニットが前記１つまたは複数のコマンドを受信するための準備を完了していることを示す、請求項１０に記載の方法。

【請求項12】

前記修正された準備完了信号に基づいて前記１つまたは複数のコマンドを前記実行ユニットに転送するために発行ユニットを使用すること
を更に含む、請求項１０に記載の方法。

【請求項13】

前記実行ユニットが前記１つまたは複数のコマンドの実行を開始可能であることを前記準備完了信号が示す期間を制限すること
を更に含む、請求項１０に記載の方法。

【請求項14】

ランダム信号に基づいて、前記修正された準備完了信号を生成すること
を更に含む、請求項１０に記載の方法。

【請求項15】

使用率リミッタに基づいて前記使用率を制御すること
を更に含む、請求項１０に記載の方法。

【請求項16】

第２の実行ユニットの第２の使用率を制御することと、
前記実行ユニットの前記使用率および前記第２の実行ユニットの前記第２の使用率へのアプリケーション性能依存性を判定することと
を更に含む、請求項１０に記載の方法。

【請求項17】

プロセッサ・コアにおけるボトルネックを検出するためのコンピュータ・システムであって、前記コンピュータ・システムは、
１つまたは複数のプロセッサと、１つまたは複数のコンピュータ可読メモリと、１つまたは複数のコンピュータ可読有形記憶デバイスと、前記１つまたは複数のメモリのうちの少なくとも１つを介した前記１つまたは複数のプロセッサのうちの少なくとも１つによる実行のために前記１つまたは複数の記憶デバイスのうちの少なくとも１つに記憶されたプログラム命令と
を備え、
前記コンピュータ・システムは、
コンピュータによって、前記プロセッサ・コアの実行ユニットの使用率を制御することであって、前記実行ユニットは前記実行ユニットに転送されたアプリケーションの１つまたは複数のコマンドを実行する、前記制御することと、
前記コンピュータによって、前記使用率へのアプリケーション性能依存性を判定することであって、前記使用率は、前記実行ユニットが前記アプリケーションの前記１つまたは複数のコマンドを実行している総観察期間の一部分に対応する、前記判定することと、
前記実行ユニットによって送信された準備完了信号から、修正された準備完了信号を生成することであって、前記準備完了信号は、前記実行ユニットが前記１つまたは複数のコマンドを受信するための準備を完了していることを示す、前記生成すること
を含む方法を実施可能である、コンピュータ・システム。

【請求項18】

前記準備完了信号は、前記実行ユニットが前記１つまたは複数のコマンドを受信するための準備を完了していることを示す、請求項１７に記載のコンピュータ・システム。

【請求項19】

前記コンピュータ・システムは、
前記修正された準備完了信号に基づいて前記１つまたは複数のコマンドを前記実行ユニットに転送するために発行ユニットを使用すること
を含む方法を更に実施可能である、請求項１７に記載のコンピュータ・システム。

【請求項20】

前記コンピュータ・システムは、
前記実行ユニットが前記１つまたは複数のコマンドの実行を開始可能であることを前記準備完了信号が示す期間を制限すること
を含む方法を更に実施可能である、請求項１７に記載のコンピュータ・システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に、コンピュータ・システムに関し、より詳細には、プロセッサ・コアに関する。

【背景技術】

【0002】

アプリケーション性能の向上は、かなりの程度までハードウェア性能の上昇の結果である。構造体のサイズが技術的および経済的限界に到達しただけでなく、基本的な物理的限界に到達したため、ハードウェアの発展による同等の性能向上は、もはや期待されない。

【0003】

しかしながら、ソフトウェアを最適化する可能性は残っている。例えば、ソフトウェア・アルゴリズム自体が向上され得る。おそらく、更に有望であるのは、ハードウェアを意識したソフトウェアのチューニングである。従来、アプリケーション性能を実際に制限しているハードウェア・ユニットの知識を有すること、すなわち、どのハードウェア・ユニットが所与のアプリケーションのボトルネックに相当するかの知識を有することが望ましいことがある。例えば、計算ユニットが利用されている間にメモリ・ユニットがアプリケーションのボトルネックに相当することがある。すると、メモリ・ユニットの使用を減らし、計算ユニットの使用を増やすようにソフトウェアを適合させることが可能であり得る。代替的にまたは追加的に、ボトルネックの知識は、アプリケーションの要求により適合された将来のハードウェアの開発を可能とし得る。従って、向上されたプロセッサ・コアのための方法およびシステムが望まれ得る。

【発明の概要】

【0004】

本開示の態様は、少なくとも１つの実行ユニットと使用率コントローラとを含むプロセッサ・コアに関する。実行ユニットは、実行ユニットに転送されたコマンドを実行するために動作可能である。使用率コントローラは、実行ユニットに動作可能に結合される。使用率コントローラは実行ユニットの使用率を制御するために動作可能である。これは、実行ユニットがコマンドを実行している総実行期間の一部分に対応する。

【0005】

本開示の他の態様は、所与のアプリケーションのためのプロセッサ・コアにおけるボトルネックを検出または分析するための方法に関する。所与のアプリケーションの実行は、プロセッサ・コアの実行ユニットによって実行されるコマンドの所与のセットに対応する。方法は、プロセッサ・コアの少なくとも１つの実行ユニットの使用率を制御することと、結果的なアプリケーション性能を測定することとを含む。

【0006】

上記の概要は、本開示の例示的な各実施形態または全ての実施態様を記載することを意図されるものではない。

【0007】

以下の詳細な記載は、例示として与えられるものであって、本発明をもっぱらそれにのみ限定するものと意図されるものではなく、添付の図面との併用によって最も良好に理解されよう。

【図面の簡単な説明】

【0008】

【図1】本開示の実施形態に係る、例示的なコンピュータ・システムである。

【図2】本開示の実施形態に係る、第１の例示的なプロセッサ・コアを表す。

【図3】本開示の実施形態に係る、第２の例示的なプロセッサ・コアを表す。

【図4】本開示の実施形態に係る、第３の例示的なプロセッサ・コアを表す。

【図5】本開示の実施形態に係る、第４の例示的なプロセッサ・コアを表す。

【図6】本開示の実施形態に係る、第５の例示的なプロセッサ・コアを表す。

【図7】本開示の実施形態に係る、所与のアプリケーションのためのプロセッサ・コアにおけるボトルネックを検出するための例示的な方法を表すフローチャートである。

【発明を実施するための形態】

【0009】

図面は必ずしも縮尺通りではない。図面は単なる概略的表現であり、本発明の特定のパラメータを描写することを意図されるものではない。図面は、本発明の典型的な実施形態のみを表すものと意図される。図面において、類似の番号は類似の要素を表す。

【0010】

本明細書において、特許請求される構造体および方法の詳細な実施形態が開示される。しかしながら、開示される実施形態は、様々な形態において具現化され得る特許請求される構造体および方法の単なる例示であることが理解され得る。しかしながら、本発明は、多くの異なる形態において具現化され得、本明細書において述べられる例示的な実施形態に限定されるものと解釈されるべきではない。記載において、提示される実施形態を不必要に不明瞭にすることを回避するために、よく知られた特徴および技術の詳細は省略されることがある。

【0011】

本発明の実施形態は、一般に、コンピュータ・システムの分野に関し、より詳細には、プロセッサ・コアに関する。以下に記載される例示的な実施形態は、とりわけ、プロセッサ・コアの性能および性能限界を測定するためにデューティ・サイクル・コントローラを使用するシステム、方法、およびコンピュータ・プログラム製品を提供する。従って、本実施形態は、種々のパラメータの中でもとりわけ、システムのクリティカルなコンポーネントの判定、システムにおけるより多くのユニットの必要性、システムにおいて利用されているユニットの特定に基づいて、所与のアプリケーションのボトルネックを特定する手法を提供することによって、コンピュータ・システムの技術的分野を向上させる能力を有する。具体的には、本開示の実施形態は、複数の実行ユニットの使用率を制御し得、それぞれの使用率へのアプリケーション性能依存性を判定し得、このことは、アプリケーションの性能を制限しているプロセッサ・コアのボトルネックの特定を可能とし得る。

【0012】

次に図１を参照すると、本開示の実施形態を実現するために適用可能な例示的なコンピュータ・システム／サーバ１２が図示されている。コンピュータ・システム／サーバ１２は単なる例示であって、本明細書おいて記載される本発明の実施形態の使用または機能の範囲に関して何らかの限定を示唆すると意図されるものではない。

【0013】

図１において図示されるように、コンピュータ・システム／サーバ１２は、汎用コンピューティング・デバイスの形態で図示されている。コンピュータ・システム／サーバ１２のコンポーネントとしては、これらに限定されるものではないが、１つもしくは複数のプロセッサまたは処理ユニット１６、システム・メモリ２８、およびシステム・メモリ２８を含む様々なシステム・コンポーネントをプロセッサ１６に結合するバス１８などがあり得る。

【0014】

バス１８は、多様なバス・アーキテクチャのうちの任意のものを使用したメモリ・バスもしくはメモリ・コントローラ、周辺機器用バス、アクセラレイテッド・グラフィックス・ポート、およびプロセッサもしくはローカル・バスなど、いくつかのタイプのバス構造の任意のもののうちの１つまたは複数を表す。例として、これらに限定されるものではないが、このようなアーキテクチャとしては、業界標準アーキテクチャ（ＩＳＡ）バス、マイクロ・チャネル・アーキテクチャ（ＭＣＡ）バス、拡張ＩＳＡ（ＥＩＳＡ）バス、ビデオ・エレクトロニクス規格協会（ＶＥＳＡ）ローカル・バス、および周辺機器相互接続（ＰＣＩ）バスなどがある。

【0015】

コンピュータ・システム／サーバ１２は、典型的には、多様なコンピュータ・システム可読媒体を含む。このような媒体は、コンピュータ・システム／サーバ１２によってアクセス可能な任意の利用可能な媒体であり得、揮発性および不揮発性媒体、リムーバブルおよび非リムーバブル媒体の両方を含む。

【0016】

システム・メモリ２８は、ランダム・アクセス・メモリ（ＲＡＭ）３０またはキャッシュ・メモリ３２あるいはその両方などの揮発性メモリの形態のコンピュータ・システム可読媒体を含み得る。コンピュータ・システム／サーバ１２は、他のリムーバブル／非リムーバブル、揮発性／不揮発性コンピュータ・システム記憶媒体を更に含み得る。単なる例であるが、非リムーバブル、不揮発性磁気媒体（図示されていない。典型的には「ハード・ドライブ」と称される）からの読み込みおよびこれへの書き込みのための記憶システム３４が提供され得る。図示されていないが、リムーバブル、不揮発性磁気ディスク（例えば、「フロッピー（Ｒ）・ディスク」）からの読み込みおよびこれへの書き込みのための磁気ディスク・ドライブ、ならびにＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、もしくは他の光学媒体などのリムーバブル、不揮発性光ディスクからの読み込みおよびこれへの書き込みのための光ディスク・ドライブが提供され得る。このような場合、これらの各々は、１つまたは複数のデータ媒体インタフェースによって、バス１８に接続され得る。以下において更に図示および記載されるように、メモリ２８は、本発明の実施形態の機能を実行するように構成された１セット（例えば、少なくとも１つ）のプログラム・モジュールを有する少なくとも１つのプログラム製品を含み得る。

【0017】

例として、これらに限定されるものではないが、１セット（例えば、少なくとも１つ）のプログラム・モジュール４２を有するプログラム／ユーティリティ４０、オペレーティング・システム、１つまたは複数のアプリケーション・プログラム、他のプログラム・モジュール、およびプログラム・データが、メモリ２８に記憶され得る。オペレーティング・システム、１つもしく複数のアプリケーション・プログラム、他のプログラム・モジュール、およびプログラム・データ、またはこれらのいくつかの組合せは各々、ネットワーキング環境の実施態様を含み得る。プログラム・モジュール４２は、概して、本明細書において記載される本発明の実施形態の機能または方法あるいはその両方を実行する。

【0018】

また、コンピュータ・システム／サーバ１２は、キーボード、ポインティング・デバイス、ディスプレイ２４などの１つまたは複数の外部デバイス１４、ユーザがコンピュータ・システム／サーバ１２と相互作用することを可能にする１つまたは複数のデバイス、またはコンピュータ・システム／サーバ１２が１つまたは複数の他のコンピューティング・デバイスと通信することを可能とする任意のデバイス（例えば、ネットワーク・カード、モデムなど）、あるいはその組合せと通信し得る。このような通信は、入出力（Ｉ／Ｏ）インタフェース２２を介して行われ得る。なおも更に、コンピュータ・システム／サーバ１２は、ローカル・エリア・ネットワーク（ＬＡＮ）、一般的なワイド・エリア・ネットワーク（ＷＡＮ）、またはパブリック・ネットワーク（例えば、インターネット）、あるいはその組合せなどの１つまたは複数のネットワークと、ネットワーク・アダプタ２０を介して通信し得る。図示されるように、ネットワーク・アダプタ２０は、コンピュータ・システム／サーバ１２の他のコンポーネントと、バス１８を介して通信する。図示されていないが、コンピュータ・システム／サーバ１２と併せて、他のハードウェア・コンポーネントまたはソフトウェア・コンポーネントあるいはその両方が使用され得ることが理解されるべきである。例としては、これらに限定されるものではないが、マイクロコード、デバイス・ドライバ、冗長処理ユニット、外部ディスク・ドライブ・アレイ、ＲＡＩＤシステム、テープ・ドライブ、およびデータ・アーカイブ・記憶システムなどがある。

【0019】

本開示の実施形態は、図１のプログラム／ユーティリティ４０またはプログラム・モジュール４２として実現され得ることが留意されるべきである。

【0020】

次に図２を参照すると、本開示の実施形態に係る、第１の例示的なプロセッサ・コア１００が図示されている。第１の例示的なプロセッサ・コア１００は、コマンドを実行するために動作可能な実行ユニット１２０を含む。図２の実施例において、実行ユニット１２０は、ユニットＡとしても示される。第１の例示的なプロセッサ・コア１００は、２つ以上の実行ユニット１２０を含み得る。例えば、第１の例示的なプロセッサ・コア１００は、ユニットＢ、ユニットＣなど（図においては図示されていない）を追加的に含み得る。発行コマンドとも称され得る、計算を開始させるためのコマンドＣを受信するための入力部に加えて、実行ユニット１２０は更なる入力部１２１を含み得る。例えば、更なる入力部１２１は、実行ユニット１２０によって操作されるべきデータを受信するために使用され得る。所与のアプリケーションの実行は、プロセッサ・コアの実行ユニットによって実行されるコマンドの所与のセットに対応することが留意されるべきである。

【0021】

更には、第１の例示的なプロセッサ・コア１００は、１つまたは複数の使用率コントローラ１３０を含む。使用率コントローラ１３０は、準備完了ブロッカ（Ready Blocker）と称されることもある。各使用率コントローラ１３０は、１つまたは複数の実行ユニット１２０に動作可能に結合される。各使用率コントローラ１３０は、それが結合された実行ユニット１２０の使用率を制御するために動作可能であり得る。当業者には知られているように、プロセッサ・コアの実行ユニットは、観察期間Ｔのうち時間ｔ_Ａだけしかアクティブでない場合がある。比率ｔ_Ａ／Ｔは使用率と称される。

【0022】

実行ユニット１２０は、先行する計算が実施されたこと、および、実行ユニット１２０が次の計算を実行するための準備を完了していることを示す準備完了信号Ｒを送信し得る。図において示されるように、使用率コントローラ１３０は、準備完了信号Ｒから修正された準備完了信号Ｒ＊を生成するために動作可能である。

【0023】

第１の例示的なプロセッサ・コア１００は、修正された準備完了信号Ｒ＊に基づいて、計算を開始するように実行ユニットをトリガする次のコマンドＣを転送するために動作可能な発行ユニット１１０を更に含み得る。発行ユニット１１０は、更なる入力部１１１を含み得、発行ユニット１１０がコマンドＣを発行する前に、この更なる入力部１１１を通って更なる信号が受信されなければならない。

【0024】

使用率コントローラ１３０は、あるパーセンテージの時間にわたって準備完了信号Ｒをマスクし得る。それ故、必ずしも使用率コントローラ１３０が実行ユニット１２０から準備完了信号Ｒを受信するたびごとではないが、修正された準備完了信号Ｒ＊が発行ユニット１１０に送信され得る。故に、実行ユニット１２０の使用率が修正され得、特には減少され得る。準備完了信号Ｒまたは修正された準備完了信号Ｒ＊あるいはその両方は、対応するユニットの間の静的な電気接続（static electrical connection）の静的な電圧（static voltage）（すなわち、ハイまたはロー）に対応し得る。しかしながら、準備完了信号Ｒおよび修正された準備完了信号Ｒ＊をバス上のメッセージとして送信することも可能であり得る。

【0025】

個々の実行ユニットの使用率の個々の修正は、プロセッサ・コアの動作周波数を減少させることと比べて、所与のアプリケーションの性能を制限するボトルネックのより詳細な分析を可能とし得る。アプリケーション性能に対するハードウェアの影響を分析するための知られた方法における知られた副作用は、回避され得る。例えば、プロセッサ・コアの動作周波数の減少は、実行ユニットの使用率を減少させ得るだけではなく、プロセッサ・コアの電気的振る舞い、すなわち、電圧、電流、容量にも影響を与え得る。更には、本出願において提案される技術は、ハードウェア性能に影響を与える従来の方法と比べて、より細かい粒度を提供し得る。例えば、提案される方法および関連するシステムは、ソケットごとにより多くのまたはより少ないコアを単純に使用するよりも細かい粒度を提供し得る。更には、提案される使用率コントローラは、異なる実行ユニットのために使用され得るという追加的な利点を有し得る。例えば、同一のタイプの使用率コントローラが、算術計算を実施する実行ユニットおよびメモリ・アクセスを制御する実行ユニットのために使用され得る。

【0026】

これとは別に、複数の実行ユニットの使用率を制御し、それぞれの使用率へのアプリケーション性能依存性を判定することは、所与のアプリケーションの性能を制限するプロセッサ・コアのボトルネックを特定することを可能とし得る。

【0027】

使用率コントローラ１３０は、修正された準備完了信号Ｒ＊を提供するためにフィードバック・シフト・レジスタ１３２およびＡＮＤゲート１３１を含み得る。ＡＮＤゲート１３１は、準備完了信号Ｒを第１の入力部において受信し、フィードバック・シフト・レジスタ１３２によって送信されたゲート信号Ｇを第２の入力部において受信する。フィードバック・シフト・レジスタ１３２は、第１の例示的なプロセッサ・コア１００のクロック・サイクルごとにシフトし得る。フィードバック・シフト・レジスタおよびＡＮＤゲートは、集積回路に実装することが非常に容易である。特には、フィードバック・シフト・レジスタおよびＡＮＤゲートが半導体ダイ上に必要とする空間は非常に小さい。フィードバック・シフト・レジスタ１３２は、ｎビットのフィードバック・シフト・レジスタであり得る。フィードバック・シフト・レジスタ１３２には、ｊとｋとの合計がｎに等しいｊ個のゼロ（「０」）とｋ個の１（「１」）とが初期化時間に前もってロードされ得る。ｊ（またはｋ）とｎとの関係が、使用率コントローラ１３０が準備完了信号Ｒをマスクするクロック・サイクルの比率を決定し得る。フィードバック・シフト・レジスタ１３２のビット数ｎは、どのくらい細かにこの比率が選択され得るかを決定し得る。例えば、フィードバック・シフト・レジスタ１３２の長さは、１００ビットよりも短くてよく、特には５０ビットよりも短くてよく、５ビットよりも長くてよく、特には１０ビットでよい。

【0028】

次に図３を参照すると、本開示の実施形態に係る、入力部２１１を有する発行ユニット２１０と、入力部２２１を有する実行ユニット２２０と、使用率コントローラ・ユニット２３０とを含む第２の例示的なプロセッサ・コア２００が図示されている。発行ユニット２１０、入力部２１１、実行ユニット２２０、入力部２２１、および使用率コントローラ・ユニット２３０の互いに対する相互作用に関しては、図２の第１の例示的なプロセッサ・コア１００およびその対応する要素、すなわち、発行ユニット１１０、更なる入力部１１１、実行ユニット１２０、更なる入力部１２１、および使用率コントローラ１３０に関する上記の説明が参照される。

【0029】

第２の例示的なプロセッサ・コア２００は、使用率コントローラ・ユニット２３０の内部構造において第１の例示的なプロセッサ・コア１００と異なる。使用率コントローラ１３０がＡＮＤゲート１３１を含むのと同様に使用率コントローラ・ユニット２３０はＡＮＤゲート２３１を含み、ＡＮＤゲート１３１、２３１のどちらも、それぞれの実行ユニット１２０、２２０からの準備完了信号Ｒを第１の入力部において受信し、修正された準備完了信号Ｒ＊をそれぞれの発行ユニット１１０、２１０に送信する。比較器２３３は、ランダム数生成器、例えば擬似ランダム数生成器、２３５から受信されたランダム数Ｂを、リミット値レジスタ２３４に記憶されたリミット値Ａと比較する。

【0030】

ランダム数生成器２３５は、ゼロとｎ－１との間のランダム数Ｂを生成し得る。これに対応して、リミット値レジスタ２３４は、ゼロとｎ－１との間のリミット値Ａを記憶し得る。ランダム数Ｂがリミット値Ａよりも小さいときだけ、比較器２３３は、ゲート信号ＧをＡＮＤゲート２３１に送信する。ランダム数に基づいてゲート信号を生成することで、プロセッサ・コアの電気回路内に、予期せぬ副作用を有し得る規則的ビート（regular beat）を生成することを回避し得る。

【0031】

次に図４を参照すると、本開示の実施形態に係る、入力部３１１を有する発行ユニット３１０と、入力部３２１を有する実行ユニット３２０と、使用率コントローラ・ユニット３３０とを含む第３の例示的なプロセッサ・コア３００が図示されている。発行ユニット３１０、入力部３１１、実行ユニット３２０、入力部３２１、および使用率コントローラ・ユニット３３０の互いに対する相互作用に関しては、図２の第１の例示的なプロセッサ・コア１００およびその対応する要素、すなわち、発行ユニット１１０、更なる入力部１１１、実行ユニット１２０、更なる入力部１２１、および使用率コントローラ１３０に関する上記の説明が参照される。

【0032】

第３の例示的なプロセッサ・コア３００は、使用率コントローラ・ユニット３３０の内部構造において第１の例示的なプロセッサ・コア１００および第２の例示的なプロセッサ・コア２００と異なる。使用率コントローラ・ユニット２３０が、比較器２３３と、リミット値レジスタ２３４と、ランダム生成器２３５とを含むのと同様に、使用率コントローラ・ユニット３３０は、比較器３３３と、リミット値レジスタ３３４と、ランダム生成器３３５とを含む。しかしながら、比較器３３３は、ゲート信号ＧをＡＮＤゲート２３１ではなく有限状態機械（ＦＳＭ）３３６に送信する。

【0033】

有限状態機械３３６は、準備完了信号Ｒを第１の入力として、ゲート信号Ｇを第２の入力として受信し、その現在の状態、すなわち１またはゼロ、を修正された準備完了信号Ｒ＊として送信する。準備完了信号Ｒおよびゲート信号Ｇの両方が１、すなわちＲ／Ｇ＝１／１、のとき、有限状態機械３３６は、状態１、すなわち「１」、になる。準備完了信号Ｒが１、すなわちＲ／Ｇ＝１／－、である限り、有限状態機械３３６は、状態１、すなわち「１」、を維持する。準備完了信号Ｒがゼロ、すなわちＲ／Ｇ＝０／－、になったときだけ、有限状態機械３３６は、状態ゼロ、すなわち「０」になる。準備完了信号Ｒが、ゼロ、すなわちＲ／Ｇ＝０／－を維持する限り、または、ゲート信号Ｇが、ゼロ、すなわちＲ／Ｇ＝－／０を維持する限り、有限状態機械３３６は、状態ゼロ、すなわち「０」を維持し、これは発行ユニット３１０に送信される。

【0034】

有限状態機械３３６を使用した提案される使用率コントローラ・ユニット３３０は、実行ユニット３２０の使用率を増加させることだけを可能とし、ＦＳＭがいったん状態１になり、実行ユニット３２０が新たなコマンドを待っているとき、追加的なビジー・サイクルを散在させることはない。

【0035】

これは、前の２つの実施態様はどんなに長く実行ユニットが既に新たなコマンドを待つようになっていてもビジー・サイクルを散在させるという問題を、１００％解消するわけではないが改善する。更には、ランダム生成器３３５が、ビートの形成の回避を助け得る。

【0036】

使用率コントローラ・ユニット３３０の代替的な実施形態において、比較器３３３と、リミット値レジスタ３３４と、ランダム生成器３３５とを含む回路は、フィードバック・シフト・レジスタ１３２と同様のフィードバック・シフト・レジスタによって置き換えられてもよい。

【0037】

次に図５を参照すると、本開示の実施形態に係る、入力部４１１を有する発行ユニット４１０と、入力部４２１を有する実行ユニット４２０と、使用率コントローラ・ユニット４３０とを含む第４の例示的なプロセッサ・コア４００が図示されている。これらの要素、すなわち、発行ユニット４１０、入力部４１１、実行ユニット４２０、入力部４２１、および使用率コントローラ・ユニット４３０の互いに対する相互作用に関しては、図２の第１の例示的なプロセッサ・コア１００およびその対応する要素、すなわち、発行ユニット１１０、更なる入力部１１１、実行ユニット１２０、更なる入力部１２１、および使用率コントローラ１３０に関する上記の説明が参照される。

【0038】

第４の例示的なプロセッサ・コア４００は、使用率コントローラ・ユニット４３０の内部構造において前述された例示的なプロセッサ・コア１００、２００および３００と異なる。使用率コントローラ・ユニット１３０および２３０がＡＮＤゲート１３１および２３１をそれぞれ含むのと同様に、使用率コントローラ・ユニット４３０はＡＮＤゲート４３１を含む。ＡＮＤゲート１３１および２３１と同様に、ＡＮＤゲート４３１は、それぞれの実行ユニット４２０からの準備完了信号Ｒを第１の入力部において受信する。加えて、ＡＮＤゲート４３１は、使用率リミッタ４３６からのゲート信号Ｇを第２の入力部において受信する。

【0039】

使用率リミッタ４３６は、実行ユニット４２０の最近の使用率を測定する使用率回路４４０を含む。使用率回路４４０は、実行ユニット４２０からの準備完了信号を受信するシフト・レジスタ４４１と、カウンタ４４２とを含む。カウンタは、カウンタ４４２に記憶された値をデクリメントするシフト・レジスタ４４１からの信号を第１の入力部において受信し、カウンタ４４２に記憶された値をインクリメントする実行ユニット４２０からの準備完了信号Ｒを第２の入力部において受信する。カウンタ４４２は、シフト・レジスタ４４１における「１」の数をカウントし得る。代替的な実施形態において、使用率回路は、複数のＮ個の実行ユニットのために使用され得る。Ｎ個の実行ユニットは、同一の実行ユニットの複数の事例に対応し得る。この場合、使用率回路は、Ｎ個の実行ユニットからのＮ個の準備完了信号Ｒを受信し得る。本明細書において以前に記載されたように「０」および「１」をシフト・イン／加算する代わりに、「１」である準備完了信号Ｒの数がシフト・イン／加算される。

【0040】

カウンタ４４２に記憶された値は、実行ユニット４２０の使用率を表し得る。比較器４３３は、カウンタ４４２によって送信された値をリミット値レジスタ４３４に記憶されたリミット値と比較する。もしも使用率が所望の使用率よりも大きかったならば、比較器４３３はゲート信号ＧをＡＮＤゲート４３１に送信する。

【0041】

リミット値レジスタ４３４に記憶されたリミット値およびシフト・レジスタ４４１のビット数が、実行ユニットの所望の最大使用率を決定し得る。シフト・レジスタのビット数が大きいほど、使用率リミッタ４３６の粒度は細かくなり、測定ウィンドウは長くなる。例えば、シフト・レジスタのビット数は、５から１００ビットに達し、特には、１０から５０ビットである。

【0042】

実行ユニットの最近の実際の使用率を測定することは、最近の実際の使用率が既に比較的高いときにだけ、明白な使用率の拡張を可能とし得る。既に非常に使用量の多い実行ユニットの使用率を増加させることは、非常に使用量の多い実行ユニットが所与のアプリケーションの性能のボトルネックを本当に表しているかどうかをより良好に検出することを可能とし得る。

【0043】

次に図６を参照すると、本開示の実施形態に係る、入力部５１１を有する発行ユニット５１０と、入力部５２１を有する実行ユニット５２０と、使用率コントローラ・ユニット５３０とを含む第５の例示的なプロセッサ・コア５００が図示されている。これらの要素、すなわち、発行ユニット５１０、入力部５１１、実行ユニット５２０、入力部５２１、および使用率コントローラ・ユニット５３０の互いに対する相互作用に関しては、図２の第１の例示的なプロセッサ・コア１００およびその対応する要素、すなわち、発行ユニット１１０、更なる入力部１１１、実行ユニット１２０、更なる入力部１２１、および使用率コントローラ１３０に関する上記の説明が参照される。

【0044】

使用率回路５４０は、使用率回路４４０に対応し、同様にシフト・レジスタ５４１とカウンタ５４２とを含む。特には、上に記載されたように、使用率回路５４０も複数の実行ユニットのために使用されるように修正され得る。

【0045】

マルチプレクサ５５０は、使用率リミッタ５３６からの信号を受信し、その値に応じて、上限リミット値レジスタ５３８に記憶された上限リミット値または下限リミット値レジスタ５３９に記憶された下限リミット値を比較器５３３に送信する。比較器５３３は、受信された値を、ランダム数生成器５３５から受信されたランダム数と比較し、比較の結果に応じて、ゲート信号ＧをＡＮＤゲート５３１に送信する。

【0046】

提案される使用率コントローラ・ユニット５３０は、測定された使用率と所望の使用率との比較に基づいて使用率を制御することを可能とし得る。もしも測定された使用率が所望の使用率よりも大きかったならば、ゲート信号を送信するために高い可能性が選択され得る。逆に、もしも測定された使用率が所望の使用率よりも小さかったならば、ゲート信号を送信するためにより低い可能性が選択され得る。

【0047】

次に図７を参照すると、本開示の実施形態に係る、所与のアプリケーションのためのプロセッサ・コアにおけるボトルネックを検出するための方法のステップを説明するフローチャートが図示されている。ステップ７０２において、プロセッサ・コアの実行ユニットの使用率が制御され、実行ユニットは、実行ユニットに転送されたコマンドを実行する。ステップ７０４において、使用率に基づいてアプリケーション性能が測定され得る。使用率は、実行ユニットがコマンドを実行している総観察期間の一部分に対応する。

【0048】

いくつかの実施形態において、発行ユニットは、修正された準備完了信号に基づいてコマンドを実行ユニットに転送するために使用され得る。更に、いくつかの事例において、実行ユニットがコマンドの実行を開始可能であることを準備完了信号が示す期間が制限され得る。

【0049】

他の実施形態において、修正された準備完了信号はランダム信号に基づいて生成され得、使用率は（所望の）使用率リミッタに基づいて制御され得る。

【0050】

従って、本開示の実施形態は、プロセッサ・コアに関し、プロセッサ・コアは、実行ユニットであって、実行ユニットは、実行ユニットに転送されたコマンドを実行するために動作可能である、実行ユニットと、実行ユニットに動作可能に結合された使用率コントローラであって、使用率コントローラは実行ユニットの使用率を制御するために動作可能であり、使用率は、実行ユニットがコマンドを実行している総観察期間の一部分に対応する、使用率コントローラとを備える。

【0051】

実施形態によると、使用率コントローラは、実行ユニットによって送信された準備完了信号から、修正された準備完了信号を生成するために動作可能であり、準備完了信号は、実行ユニットがコマンドを受信するための準備を完了していることを示す。

【0052】

別の実施形態によると、プロセッサ・コアは、修正された準備完了信号に基づいてコマンドを実行ユニットに転送するために動作可能な発行ユニットを含む。

【0053】

別の実施形態において、使用率コントローラは、使用率リミッタを含み、使用率リミッタは、実行ユニットがコマンドの実行を開始可能であることを準備完了信号が示す期間を制限するために動作可能である。

【0054】

追加的な実施形態に従うと、使用率コントローラは、実行ユニットによって生成された準備完了信号をサンプリングするためのシフト・レジスタと、シフト・レジスタの内容に基づいて、修正された準備完了信号を生成するための回路とを含む。

【0055】

更なる実施形態によると、使用率コントローラは、ランダム信号を生成するためのランダム生成器と、ランダム信号に基づいて、修正された準備完了信号を生成するための回路とを含む。

【0056】

実施形態において、実行ユニットは、ロード・ストア・ユニットであるか、またはその一部である。実行ユニットは、ベクトル・ユニットまたは２進化１０進数ユニット（ＢＣＤユニット）あるいはその両方であってもよい。

【0057】

更なる実施形態に従うと、実行ユニットは演算ユニットである。

【0058】

更には、本開示は、所与のアプリケーションのためのプロセッサ・コアにおけるボトルネックを検出または分析するための方法に関し、方法は、プロセッサ・コアの少なくとも１つの実行ユニットの使用率を制御することと、アプリケーション性能を測定することとを含む。

【0059】

実施形態において、方法は、実行ユニットによって送信された準備完了信号から、修正された準備完了信号を生成することを含み、準備完了信号は、実行ユニットがコマンドを受信するための準備を完了していることを示す。

【0060】

更なる実施形態によると、方法は、修正された準備完了信号に基づいてコマンドを実行ユニットに転送するために発行ユニットを使用することを含む。

【0061】

追加的な実施形態に従うと、方法は、実行ユニットがコマンドの実行を開始可能であることを準備完了信号が示す期間を制限することを含む。

【0062】

別の実施形態において、方法は、ランダム信号に基づいて、修正された準備完了信号を生成することを更に含む。

【0063】

更なる実施形態によると、方法は、所望の使用率に基づいて使用率を制御することを含む。

【0064】

別の実施形態に従うと、方法は、第２の実行ユニットの第２の使用率を制御することと、１つの実行ユニットの使用率および第２の実行ユニットの第２の使用率へのアプリケーション性能依存性を判定することとを更に含む。

【0065】

本発明は、任意の考え得る統合の技術的詳細レベルにおけるシステム、方法、またはコンピュータ・プログラム製品あるいはその組合せであり得る。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令をその上に有する１つ（または複数の）コンピュータ可読記憶媒体を含み得る。

【0066】

コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持および記憶し得る有形デバイスであり得る。コンピュータ可読記憶媒体は、これらに限定されるものではないが、例えば、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または前述のものの任意の適切な組合せであり得る。コンピュータ可読記憶媒体のより具体的な例の非網羅的な一覧には、携帯型コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラム可能読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、静的ランダム・アクセス・メモリ（ＳＲＡＭ）、携帯型コンパクト・ディスク読み取り専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、パンチカードもしくは命令が記録された溝における隆起された構造などの機械的に符号化されたデバイス、ならびに前述のものの任意の適切な組合せなどがある。本明細書において使用されるとき、コンピュータ可読記憶媒体は、それ自体が、電波もしくは他の自由に伝搬する電磁波、導波路もしくは他の送信媒体を通じて伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通じて送信される電気信号などの一過性の信号であるとして解釈されるものではない。

【0067】

本明細書において記載されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスにダウンロードされ得、または、ネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワーク、あるいはその組合せを介して外部コンピュータまたは外部記憶デバイスにダウンロードされ得る。ネットワークとしては、銅送信ケーブル、光送信ファイバ、無線送信、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せなどがある。各コンピューティング／処理デバイスにおけるネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、コンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体における記憶のために転送する。

【0068】

本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための設定データ、あるいはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、ならびに「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの手続き型プログラミング言語などの１つまたは複数のプログラミング言語の任意の組合せにおいて記述されたソース・コードまたはオブジェクト・コードであり得る。コンピュータ可読プログラム命令は、全体的にユーザのコンピュータ上で、スタンドアローンのソフトウェア・パッケージとして部分的にユーザのコンピュータ上で、部分的にユーザのコンピュータ上でおよび部分的にリモート・コンピュータ上で、あるいは全体的にリモート・コンピュータまたはサーバ上で実行し得る。後者のシナリオにおいて、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）などの任意のタイプのネットワークを通じてユーザのコンピュータに接続され得、または、外部コンピュータに対する接続が（例えば、インターネット・サービス・プロバイダを使用してインターネットを通じて）なされ得る。いくつかの実施形態において、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路を個人化することによって、例えばプログラム可能論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラム可能論理アレイ（ＰＬＡ）などの電子回路がコンピュータ可読プログラム命令を実行し得る。

【0069】

本明細書において、本発明の態様は、本発明の実施形態に係る方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して記載されている。フローチャート図またはブロック図あるいはその両方の各ブロック、ならびにフローチャート図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令により実現され得ることが理解されよう。

【0070】

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに規定された機能／動作を実現する手段を作り出すように、汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されて機械を生成し得る。これらのコンピュータ可読プログラム命令は、命令を記憶したコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに規定された機能／動作の態様を実現する命令を含む製造物品を含むように、コンピュータ、プログラム可能データ処理装置、または他のデバイス、あるいはその組合せに対して特定の様態において機能するように指示し得るコンピュータ可読記憶媒体に記憶されてもよい。

【0071】

コンピュータ可読プログラム命令は、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに規定された機能／動作を実現するように、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードされて、一連の動作ステップがコンピュータ、他のプログラム可能装置、または他のデバイス上で実施されるようにし、コンピュータによって実現されるプロセスを生成するようにしてもよい。

【0072】

図におけるフローチャートおよびブロック図は、本発明の様々な実施形態に係るシステム、方法、およびコンピュータ・プログラム製品の考え得る実施態様のアーキテクチャ、機能、および動作を示す。この点に関して、フローチャートまたはブロック図における各ブロックは、規定された論理機能を実現するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、または部分を表し得る。いくつかの代替的実施態様において、ブロックに記述された機能は、図面に記述された順序とは異なる順序で発生してよい。例えば、関連する機能に応じて、連続的に示される２つのブロックが実際には実質的に同時に実行されてよく、場合によってこれらのブロックが逆の順序で実行されてよい。また、ブロック図またはフローチャート図あるいはその両方の各ブロックならびにブロック図またはフローチャート図あるいはその両方におけるブロックの組合せは、規定された機能または動作を実施するか、または専用ハードウェアおよびコンピュータ命令の組合せを実行する専用ハードウェアに基づくシステムにより実現され得ることも留意されよう。

【0073】

開示される方法のステップならびに開示されるシステムおよび環境のコンポーネントは、数字または文字を使用して順次的にまたは連続的に特定されているが、これらの数字または文字の付加は、このようなステップが記載された順序で実施されるべきであることを示すものではなく、単に方法のステップの明瞭な参照を促進するために提供されている。更には、方法のステップは、それらの記載された機能の実施と並行して実施され得る。

【0074】

本発明の様々な実施形態の記載が例示を目的として提示されたが、網羅的であること、または開示される実施形態に限定されることが意図されるものではない。当業者には、記載される実施形態の範囲から逸脱することなく、多くの修正および変形が明らかであろう。本明細書において使用される用語は、実施形態の原理、実際的な適用、または市場に見られる技術に対する技術的向上を最も良好に説明するために、または、当業者が本明細書おいて開示される実施形態を理解することを可能とするために選ばれた。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】