特許 7597752 半導体モジュールアレイ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-02

(45)【発行日】2024-12-10

(54)【発明の名称】半導体モジュールアレイ装置

(51)【国際特許分類】

   H05K 1/18 20060101AFI20241203BHJP

   H01L 23/12 20060101ALI20241203BHJP

   H01R 11/01 20060101ALN20241203BHJP

【ＦＩ】

H05K1/18 D

H05K1/18 K

H01L23/12 F

H01R11/01 501G

【請求項の数】 7

(21)【出願番号】P 2022036871

(22)【出願日】2022-03-10

(65)【公開番号】P2023131868

(43)【公開日】2023-09-22

【審査請求日】2024-03-01

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】110004026

【氏名又は名称】弁理士法人ｉＸ

(72)【発明者】

【氏名】古山 英人

【審査官】木下 直哉

(56)【参考文献】

【文献】特開２０２１－０２７０５９（ＪＰ，Ａ）

【文献】特開２０００－２６０９０４（ＪＰ，Ａ）

【文献】特開２０１２－２１６６７１（ＪＰ，Ａ）

【文献】特開２０１０－１３４０８２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ １／１８

Ｈ０１Ｌ ２３／１２－２３／１５

Ｈ０１Ｌ ２５／１０－２５／１８

Ｈ０１Ｒ １１／０１

(57)【特許請求の範囲】

【請求項1】

第１方向に並ぶ複数の位置決め領域と、前記複数の位置決め領域のうち前記第１方向において隣り合う２つの位置決め領域の間に位置する実装領域と、を含む表面を有する基板と、
前記実装領域に配置された複数の電極パッドと、
前記位置決め領域において、前記第１方向に直交する第２方向に並んで配置された第１金属パッド及び第２金属パッドと、
前記基板の前記実装領域に搭載され、前記実装領域に対向する端子配置面を有する複数の半導体モジュールと、
前記端子配置面に配置され、前記電極パッドと電気的に接続された複数のモジュール端子と、
前記基板の前記表面に対する法線方向の最外部間の距離が、前記端子配置面上の前記第１方向と前記第２方向で異なる複数且つ同一形状の位置決めチップと、
を備え、
前記複数の位置決めチップは、前記第１金属パッドに固定された第１位置決めチップと、前記第２金属パッドに固定された第２位置決めチップと、を有し、
前記第１位置決めチップと前記第２位置決めチップが前記基板の前記表面上で異なる方向を向いて配置され、
前記半導体モジュールは、前記第２方向に延び、前記第１位置決めチップに対向する第１側面部と、前記第１側面部の一部に形成され、前記第２位置決めチップの一部が位置する溝部と、を有する半導体モジュールアレイ装置。

【請求項2】

前記第１位置決めチップと、前記半導体モジュールの前記第１側面部との前記第１方向の距離は、隣り合う２つの前記モジュール端子の前記第１方向の距離よりも小さい請求項１に記載の半導体モジュールアレイ装置。

【請求項3】

前記第２位置決めチップと、前記半導体モジュールの前記溝部の側壁との前記第２方向の距離は、隣り合う２つの前記モジュール端子の前記第２方向の距離よりも小さい請求項１または２に記載の半導体モジュールアレイ装置。

【請求項4】

前記第１位置決めチップ及び前記第２位置決めチップは、それぞれ、半田接続、樹脂接着、金属直接接合の何れかにより前記第１金属パッド及び前記第２金属パッドに固定される請求項１～３のいずれか１つに記載の半導体モジュールアレイ装置。

【請求項5】

前記基板の前記実装領域と、前記半導体モジュールの前記端子配置面との間に配置され、前記電極パッドと前記モジュール端子とを電気的に接続する異方導電性部材をさらに備える請求項１～４のいずれか１つに記載の半導体モジュールアレイ装置。

【請求項6】

前記第１位置決めチップと前記第２位置決めチップは、前記基板の前記表面上から見て、長方形、三角形、菱形の何れかの形状を有し、その配置向きを互いに異ならせたものである請求項１～５のいずれか１つに記載の半導体モジュールアレイ装置。

【請求項7】

前記半導体モジュールの前記第１方向に延びる第２側面部において前記半導体モジュールに接続され、前記第２方向に延びる光ファイバをさらに備える請求項１～６のいずれか１つに記載の半導体モジュールアレイ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体モジュールアレイ装置に関する。

【背景技術】

【0002】

半導体集積回路のパッケージとして、例えば、ＬＧＡ（Land Grid array）パッケージは、ソケットなどを用いることで、半田等による固定接続を用いずに実装基板に実装可能であり、実装基板に対して取り外しと再取り付け可能なリペアラブルパッケージとして用いられている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０２１－２７０５９号公報

【文献】特開２０２０－１４５４０３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の実施形態は、ソケットを用いない小型且つ簡単な構成で、実装基板上の電極に対し半導体モジュールを正確に位置整合可能な半導体モジュールアレイ装置、特に高密度且つリペアラブルに複数の半導体モジュールを実装可能な半導体モジュールアレイ装置の提供を目的とする。

【課題を解決するための手段】

【0005】

本発明の実施形態によれば、半導体モジュールアレイ装置は、第１方向に並ぶ複数の位置決め領域と、前記複数の位置決め領域のうち前記第１方向において隣り合う２つの位置決め領域の間に位置する実装領域と、を含む表面を有する基板と、前記実装領域に配置された複数の電極パッドと、前記位置決め領域において、前記第１方向に直交する第２方向に並んで配置された第１金属パッド及び第２金属パッドと、前記基板の前記実装領域に搭載され、前記実装領域に対向する端子配置面を有する複数の半導体モジュールと、前記端子配置面に配置され、前記電極パッドと電気的に接続された複数のモジュール端子と、前記基板の前記表面に対する法線方向の最外部間の距離が、前記端子配置面上の前記第１方向と前記第２方向で異なる複数且つ同一形状の位置決めチップと、を備え、前記複数の位置決めチップは、前記第１金属パッドに固定された第１位置決めチップと、前記第２金属パッドに固定された第２位置決めチップと、を有し、前記第１位置決めチップと前記第２位置決めチップが前記基板の前記表面上で異なる方向を向いて配置され、前記半導体モジュールは、前記第２方向に延び、前記第１位置決めチップに対向する第１側面部と、前記第１側面部の一部に形成され、前記第２位置決めチップの一部が位置する溝部と、を有する。

【図面の簡単な説明】

【0006】

【図1】実施形態の半導体モジュールアレイ装置の模式平面図。

【図2】図１におけるＡ－Ａ断面図。

【図3】電極パッドとモジュール端子との電気接続部の模式拡大断面図。

【図4】実施形態の基板、電極パッド、及び金属パッドの模式平面図。

【図5】実施形態の半導体モジュールの端子配置面の模式平面図。

【発明を実施するための形態】

【0007】

以下に、各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、同一または同様の要素には、同じ符号を付している。

【0008】

ＬＧＡなどのリペアラブルパッケージにおいて、実装基板との接続電極ピッチは０．５ｍｍ程度が限界となっており、これを更に狭ピッチ化（例えば、０．３ｍｍピッチ）する技術として、例えば特許文献２などが知られており、また、その半導体パッケージの狭ピッチ電極を実装基板の接続電極と位置合せする技術として特許文献１などが知られている。

【0009】

しかしながら、半導体パッケージの接続電極を無限に狭ピッチ化することは不可能であり、大規模な情報処理機器などのように半導体チップ間の接続端子数を増やす必要がある場合には半導体パッケージサイズを大きくして端子数を確保する必要がある。ところが、半導体パッケージサイズを大きくすると、搭載する半導体チップから接続電極までの距離差が顕著となり、接続端子ごとの配線帯域が変わってくるという問題が生じ、多数の配線間に性能差が生じて結果的に最長配線の帯域に情報処理機器などの性能が制限されてしまう困難がある。

【0010】

このため、半導体チップ間の接続端子数を増やす必要がある場合には、半導体チップをある程度の規模の機能ブロックに分割し、複数のパッケージに分散搭載して実装する方が情報処理機器などの総合性能を向上させることができる。

【0011】

実施形態においては、このような同様機能の半導体チップを複数の半導体パッケージに分散搭載し、且つ、該複数の半導体パッケージを高密度アレイ実装して機器性能を大幅に向上する半導体モジュールアレイ装置の提供を目的としている。また、半導体モジュールアレイの一部が故障しても、故障部位の半導体パッケージのみを部分的に交換可能（リペアラブル）とすることで半導体モジュールアレイ装置の機能を維持可能とする。

【0012】

このような分散実装型半導体モジュールアレイ装置においては、半導体チップサイズを比較的小さく形成できるため半導体チップおよびその実装歩留りの向上が可能であるだけでなく、半導体チップ（パッケージ）を分散して配置するため、巨大な半導体チップで局所的な大電力の発熱を放熱する場合に比し、全体的な半導体チップの放熱を効率的に行うことが可能になるといった利点もある。

【0013】

図１に示すように、実施形態の半導体モジュールアレイ装置１は、基板１０と、複数の半導体モジュール５０と、複数の第１位置決めチップ６１と、複数の第２位置決めチップ６２とを有する。基板１０の表面に平行であり、互いに直交する２方向を第１方向Ｘ及び第２方向Ｙとする。第１方向Ｘ及び第２方向Ｙに直交する方向を、第３方向Ｚとする。

【0014】

基板１０は絶縁性の材料からなる。基板１０の材料として、例えば、樹脂、セラミック、ガラスなど、また、これらの複合材料などを用いることができる。図４に示すように、基板１０の表面１０ａは、第１方向Ｘに並ぶ複数の位置決め領域１２と、複数の位置決め領域１２のうち第１方向Ｘにおいて隣り合う２つの位置決め領域１２の間に位置する実装領域１１とを有する。位置決め領域１２と実装領域１１とが、第１方向Ｘにおいて交互に並んでいる。

【0015】

実施形態の半導体モジュールアレイ装置１は、実装領域１１に配置された複数の電極パッド２０と、位置決め領域１２に配置された第１金属パッド３１と、位置決め領域１２に配置された第２金属パッド３２とをさらに有する。１つの実装領域１１に複数の電極パッド２０が配置されている。１つの位置決め領域１２において、第１金属パッド３１と第２金属パッド３２とが第２方向Ｙに並んで配置されている。

【0016】

電極パッド２０は、基板１０に形成された配線と電気的に接続されている。第１金属パッド３１及び第２金属パッド３２は、電極パッド２０及び基板１０に形成された配線とは電気的に接続されない孤立パターンであり、接地電位に接続されていても構わない。

【0017】

例えば、電極パッド２０の形状は、第２方向Ｙに沿う長辺と、第１方向Ｘに沿う短辺とを有する長方形である。第１金属パッド３１の形状は、第２方向Ｙに沿う長辺と、第１方向Ｘに沿う短辺とを有する長方形である。第２金属パッド３２の形状は、第１方向Ｘに沿う長辺と、第２方向Ｙに沿う短辺とを有する長方形である。第２金属パッド３２の第１方向Ｘの幅は、第１金属パッド３１の第１方向Ｘの幅よりも大きい。第１金属パッド３１と第２金属パッド３２とは、同形及び同面積であり、配置向きが互いに異なり、例えば直交する位置関係に形成される。このため、第１金属パッド３１と第２金属パッド３２は向きが異なるものの、実装される部材が同一であれば同一の実装条件を適用可能となる。

【0018】

電極パッド２０、第１金属パッド３１、及び第２金属パッド３２は、例えば、金属のパターニングにより、基板１０の表面１０ａに同時に形成され、同じ材料、且つ同じ厚さを有する。例えば、基板１０が樹脂基板の場合、電極パッド２０、第１金属パッド３１、及び第２金属パッド３２は、樹脂基板に形成されたＣｕ箔にフォトレジストによるパターンニングを行って追加のＣｕメッキを行い、フォトレジストを除去して全面エッチングすることで追加のＣｕメッキが施されてない領域のＣｕ箔を除去することで形成できる。一般に、Ｃｕは酸化されやすいため、その表面にＡｕメッキやＡｕ／Ｎｉの２層メッキが施される。また、Ａｕメッキの代わりに、Ｓｎメッキや半田溶融固定の際に除去可能な樹脂皮膜を形成することでもよい。

【0019】

図５は、半導体モジュール５０の端子配置面５５の一例を示す模式平面図であり、図
１の半導体モジュール５０を裏側から見た状況に相当する。実施形態の半導体モジュールアレイ装置１は、端子配置面５５に配置された複数のモジュール端子４０をさらに有する。モジュール端子４０の形状は、例えば電極パッド２０の形状に対応し、第２方向Ｙに沿う長辺と、第１方向Ｘに沿う短辺とを有する長方形である。

【0020】

半導体モジュール５０は、第２方向Ｙに延びる一対の第１側面部５１と、それぞれの第１側面部５１の一部に形成された溝部５６とを有する。溝部５６は、端子配置面５５の切り欠き部であり、半導体モジュール５０の厚さ方向（第３方向Ｚ）に切り欠き形状が延びている。溝部５６には、第２位置決めチップ６２（図５において２点鎖線で示す）が位置する。したがって、溝部５６は、例えば、半導体モジュール５０の厚さ方向の途中まで延びている。例えば、溝部５６は、端子配置面５５から、第３方向Ｚにおいて少なくとも第２位置決めチップ６２の高さに半導体モジュール５０が第２位置決めチップ６２に乗り上げないためのギャップを加えた位置まで延びていればよい。また、溝部５６は、半導体モジュール５０の厚さ方向のすべてにわたって延びていてもよい。一対の溝部５６は、第１方向Ｘにおいて向かいあうように、例えば平行となるように位置する。また、一対の溝部５６は、第１方向Ｘにおいて向かいあうように位置するとともに、第２方向Ｙにオフセットを持っていてもよい。第１側面部５１とは、端子配置面５５に隣接する面の一部を指し、例えばＺ方向に延びる。半導体モジュール５０は、第１方向Ｘ及び第２方向Ｙがなす平面において、例えば略長方形の形状を有する。

【0021】

１つの溝部５６は、基板１０の実装領域１１上における半導体モジュール５０の第２方向Ｙの移動を規制する一対の内壁５６ａを有する。一対の内壁５６ａは、第２方向Ｙにおいて離れて位置し、例えば、第１方向Ｘに平行である。なお、一対の内壁５６ａは、第１方向Ｘに平行であることに限らず、第１方向Ｘ及び第２方向Ｙに対して傾斜していてもよい。

【0022】

半導体モジュール５０は、例えば、光伝送モジュールである。図１に示すように、半導体モジュール５０の第１方向Ｘに延びる一対の側面部のうちの一方の側面部（第２側面部とする）５２において、例えば複数本の光ファイバ８０が半導体モジュール５０に接続されている。光ファイバ８０は、半導体モジュール５０との接続部から第２方向Ｙに延びている。

【0023】

半導体モジュール５０は、光ファイバ８０と光接続された光素子と、光素子と電気的に接続された半導体素子とを有することができる。光素子は、光ファイバ８０からの光信号を電気信号に変換して半導体素子に伝送する受光素子である。または、光素子は、半導体素子からの電気信号を光信号に変換して光ファイバ８０に伝送する発光素子である。半導体素子は、例えば、受光素子の光電流を電圧変換し、接続する別の半導体ロジック素子の論理レベルに適合するデジタル電気信号を出力する光受信ＩＣ（Integrated Circuit）チップである。または、別の半導体ロジック素子から送られてくるデジタル電気信号に応じ、発光素子の駆動電流を変化させてデジタル光信号を生成する光送信ＩＣチップである。

【0024】

半導体モジュール５０が、例えば、光伝送モジュールの場合、光ファイバ８０を接続する面（第２側面部５２）は光ファイバ保持部材が配置され、半導体モジュール５０の外形精度が確実に確保可能とは限らなくなる。光ファイバ保持部材が第２側面部５２に配置される場合においても、溝部５６に第２位置決めチップ６２を位置させて位置決めする構成であれば、半導体モジュール５０の位置決めが有効に機能することができる。

【0025】

図１及び図２に示すように、第１金属パッド３１に第１位置決めチップ６１が固定される。第１位置決めチップ６１の材料として、例えば、シリコン、セラミック（Ａｌ_２Ｏ_３、ＡｌＮなど）、ガラス、金属などを用いることができる。例えば、第１位置決めチップ６１における第１金属パッド３１に向き合う面に金属膜６５が設けられている。金属膜６５は、例えば、最表面にＡｕ膜またはＳｎ膜を有し、Ａｕ膜の場合はＡｕ膜と第１位置決めチップ６１との間に少なくともＮｉ膜を有し、また、Ｓｎ膜の場合はＳｎ膜と第１位置決めチップ６１との間に少なくともＣｕ膜を有する。

【0026】

第１位置決めチップ６１は、金属膜６５と第１金属パッド３１との間に設けられる半田９０（例えばＳｎＡｇＣｕ）によって、第１金属パッド３１に固定される。金属膜６５の外形は、第１金属パッド３１の外形と同じである。または、図２に示すように、半田９０の溶融時の表面張力により、第１位置決めチップ６１の金属膜６５と第１金属パッド３１の外形端同士が引き合って、第１位置決めチップ６１と第１金属パッド３１の中心位置が自己整合される範囲で、パターンの寸法差を持っていても構わない。この場合、金属膜６５の外形が第１金属パッド３１の外形より大きい、または、金属膜６５の外形が第１金属パッド３１の外形より小さい、の、いずれでも構わない。望ましくは、金属膜６５の外形が第１金属パッド３１の外形より半田９０の溶融時の表面張力が有効に働く範囲で大きい方が良い。このように構成することで、第１金属パッド３１の外形が金属膜６５の外形からはみ出すことがなく、第１位置決めチップ６１の最外面が半導体モジュール５０の第１側面部５１に最近接できるように構成できる。

【0027】

第２金属パッド３２に第２位置決めチップ６２が固定される。第２位置決めチップ６２の材料として、第１位置決めチップ６１と同じ材料を用いることができる。第１位置決めチップ６１と同様、第２位置決めチップ６２は、第２金属パッド３２に向き合う面に設けられた金属膜６５と第２金属パッド３２との間に設けられる半田９０によって、第２金属パッド３２に固定される。第１位置決めチップ６１と第２位置決めチップ６２は、基板１０の表面１０ａ上で互いに異なる方向を向いて配置される。

【0028】

第２位置決めチップ６２の第１方向Ｘの幅は、第１位置決めチップ６１の第１方向Ｘの幅よりも大きい。例えば、第１位置決めチップ６１と第２位置決めチップ６２は、同種、同形、及び同サイズのチップの配置向きを互いに異ならせたものである。第２位置決めチップ６２は、第１位置決めチップ６１と同じチップを、基板１０の表面１０ａに平行な面内において例えば９０°回転させて配置したものである。第１位置決めチップ６１と第２位置決めチップ６２を同一材料、同一形状とすることで、複数種類の位置決めチップを用意する必要が無くなり、位置決めチップ全体の生産性と歩留まりが向上し、また、位置決めチップの品質、生産数などの管理が容易となる。更に、第１位置決めチップ６１と第２位置決めチップ６２の実装プロセス条件が一致するため、位置決めチップ全体の実装生産性も向上する。

【0029】

第１位置決めチップ６１及び第２位置決めチップ６２を基板１０の位置決め領域１２に固定した後、基板１０の実装領域１１に半導体モジュール５０が搭載される。１つの実装領域１１に１つの半導体モジュール５０が搭載される。一対の第１位置決めチップ６１が第１方向Ｘにおいて１つの半導体モジュール５０を挟んで位置し、一対の第２位置決めチップ６２が第１方向Ｘにおいて１つの半導体モジュール５０を挟んで位置する。

【0030】

半導体モジュール５０は、端子配置面５５を実装領域１１に向けて、実装領域１１の上方から下方に移動され、実装領域１１に搭載される。このとき、第１位置決めチップ６１及び第２位置決めチップ６２が半導体モジュール５０の実装領域１１への搭載を干渉しないように、半導体モジュール５０の第１側面部５１と第１位置決めチップ６１の側面６１ａとの間、及び溝部５６の内壁と第２位置決めチップ６２の側面６２ａとの間にわずかな隙間が確保される。なお、半導体モジュール５０の搭載後のわずかな位置ずれによっては、第１側面部５１と第１位置決めチップ６１の側面６１ａとが接する部分が生じる場合がある。同様に、溝部５６の内壁と第２位置決めチップ６２の側面６２ａとが接する部分が生じる場合がある。第１位置決めチップ６１の側面６１ａ及び第２位置決めチップ６２の側面６２ａは、基板１０の表面１０ａに対する法線方向（第３方向Ｚ）の最外部である。

【0031】

半導体モジュール５０の端子配置面５５は実装領域１１に対向する。例えば、半導体モジュール５０の端子配置面５５に配置されたモジュール端子４０は、実装領域１１に配置された電極パッド２０に直接接し、電気的に接続される。半導体モジュール５０は、押圧部材によって基板１０に押し付けられ、モジュール端子４０と電極パッド２０とのコンタクト圧力が維持される。

【0032】

または、図３に示すように、半導体モジュール５０の端子配置面５５と、基板１０の実装領域１１との間に、異方導電性部材７０が配置される。押圧部材により、半導体モジュール５０は、異方導電性部材７０を介して基板１０に押し付けられる。異方導電性部材７０は、例えば、シリコーン樹脂などの絶縁部材７１と、絶縁部材７１の上下面を貫通接続する複数の導電芯線７２とを含む。モジュール端子４０と電極パッド２０は、異方導電性部材７０の導電芯線７２を介して、電気的に接続される。モジュール端子４０と電極パッド２０との電気接続方向（第３方向Ｚ）に対し導電芯線７２を斜めに形成することで、異方導電性部材７０へのモジュール端子４０及び電極パッド２０の押圧による弾性変形の許容と電気接続性の維持を実現できる。

【0033】

モジュール端子４０と電極パッド２０とを、直接コンタクトさせた場合、または異方導電性部材７０を介して接続した場合のいずれにおいても、押圧部材による押圧力を解除することで、半導体モジュール５０を実装領域１１から取り外して、交換することができる。

【0034】

半導体モジュール５０の一対の第１側面部５１は、それぞれ、第１位置決めチップ６１の側面６１ａに対向する。半導体モジュール５０の第１側面部５１と、第１位置決めチップ６１の側面６１aとの間には、わずかな隙間がある。または、半導体モジュール５０の搭載後のわずかな位置ずれによって、半導体モジュール５０の第１側面部５１と、第１位置決めチップ６１の側面６１ａとが接する場合がある。

【0035】

１つの半導体モジュール５０を第１方向Ｘにおいて挟んで位置する一対の第１位置決めチップ６１は、半導体モジュール５０の第１方向Ｘの移動を規制する。また、１つの第１位置決めチップ６１は、この第１位置決めチップ６１を第１方向Ｘに挟んで位置する２つの半導体モジュール５０の第１方向Ｘの移動を規制する。これにより、モジュール端子４０と電極パッド２０との第１方向Ｘの位置ずれが規制される。また、第１位置決めチップ６１および第２位置決めチップ６２は、半導体モジュール５０の基板１０の表面１０ａに平行な面内における回転を規制する。

【0036】

半導体モジュール５０の一対の溝部５６のそれぞれに、第２位置決めチップ６２の一部が位置する。溝部５６の内壁に、第２位置決めチップ６２の側面６２ａが対向する。溝部５６の内壁と、第２位置決めチップ６２の側面６２ａとの間には、わずかな隙間がある。または、半導体モジュール５０の搭載後のわずかな位置ずれによって、溝部５６の内壁と、第２位置決めチップ６２の側面６２ａとが接する場合がある。

【0037】

図５に示す、溝部５６の第２方向Ｙにおいて離れて位置する一対の内壁５６ａによって、半導体モジュール５０の第２方向Ｙの移動が規制される。また、１つの第２位置決めチップ６２は、この第２位置決めチップ６２を第１方向Ｘに挟んで位置する２つの半導体モジュール５０の第２方向Ｙの移動を規制する。これにより、モジュール端子４０と電極パッド２０との第２方向Ｙの位置ずれが規制される。

【0038】

一対の第１側面部５１の間に位置する第２側面部５２から、光ファイバ８０が第２方向Ｙに延びる。半導体モジュール５０が基板１０上に実装される際、光ファイバ８０によって半導体モジュール５０の基板１０に対する姿勢が制限される。半導体モジュール５０の第２方向Ｙの位置を決める構造が一対の溝部５６のみであれば、半導体モジュール５０が第１位置決めチップ６１間に挿入されながら第２方向Ｙにスライドされ、第２位置決めチップ６２に篏合されることで、第２方向Ｙ及び第３方向Ｚがなす平面において半導体モジュール５０が基板１０に対し傾いた姿勢であっても、基板１０の実装領域１１に半導体モジュール５０を正確に位置決めできる。その後、半導体モジュール５０を押圧部材により基板１０に押し付けることで、半導体モジュール５０と基板１０が平行且つ第１方向Ｘおよび第２方向Ｙの位置が正確に位置決めされた状態で固定化され、光ファイバ８０にかかる外力で半導体モジュール５０の位置ずれが起こることはなくなる。

【0039】

第１位置決めチップ６１と第２位置決めチップ６２は、略直方体の形状を有するが、角部を面取りした形状であってもよい。半導体モジュール５０が基板１０上に実装される際に、面取りされた第１位置決めチップ６１と第２位置決めチップ６２は半導体モジュール５０に物理的に干渉しにくくなる。また、第１位置決めチップ６１と第２位置決めチップ６２は、同一形状で搭載する向きが異なるだけで図１に示すように第１方向Ｘと第２方向Ｙの位置決めを行う。このためには、位置決めチップが基板１０の表面１０ａ上で第１方向Ｘと第２方向Ｙの寸法が非対称、例えば長方形である必要がある。同一形状の第１位置決めチップ６１と第２位置決めチップ６２で同様な機能を発揮させる形状として、例えば基板１０の表面１０ａ上で三角形や菱形となる位置決めチップでも同様な構成が可能である。

【0040】

本実施形態によれば、ソケットなどを用いずに、小型且つ簡単な構成の第１位置決めチップ６１及び第２位置決めチップ６２を用いることで、基板１０の実装領域１１に半導体モジュール５０を正確に位置決めすることができ、モジュール端子４０と電極パッド２０とを高い信頼性で電気的に接続することができる。また、複数の半導体モジュール５０を微細ピッチで第１方向Ｘに並べることができる。

【0041】

第１方向Ｘにおいて隣り合う２つの第１位置決めチップ６１の側面６１ａ間の第１方向Ｘの距離と、第１方向Ｘにおいて隣り合う２つの第２位置決めチップ６２の側面６２ａ間の第１方向Ｘの距離と、第２方向Ｙにおいて隣り合う第１位置決めチップ６１の側面６１ａと第２位置決めチップ６２の側面６２ａとの間の第２方向Ｙの距離は、互いに異なる。

【0042】

第１位置決めチップ６１の側面６１ａと、半導体モジュール５０の第１側面部５１との第１方向Ｘの距離Ｌ１（図２に示す）は、第１方向Ｘにおいて隣り合う２つのモジュール端子４０の第１方向Ｘの距離Ｌ２（図５に示す）よりも小さいことが好ましい。第１方向Ｘにおいて隣り合った２つの第１位置決めチップ６１間の距離Ｌ３（図１に示す）と、溝部５６以外の部分における半導体モジュール５０第１方向Ｘの長さＬ４（図５に示す）と、の差（Ｌ３－Ｌ４）は距離Ｌ２よりも小さいことが好ましい。また、第２位置決めチップ６２の側面６２ａと、半導体モジュール５０の溝部５６の内壁５６ａとの第２方向Ｙの距離Ｌ５（図５に示す）は、第２方向Ｙにおいて隣り合う２つのモジュール端子４０の第２方向Ｘの距離Ｌ６（図５に示す）よりも小さいことが好ましい。一対の内壁５６ａ間の第２方向Ｙにおける距離Ｌ７（図５に示す）と、第２位置決めチップ６２の第２方向Ｙの長さＬ８（図１に示す）と、の差（Ｌ７－Ｌ８）は距離Ｌ６よりも小さいことが好ましい。これにより、複数のモジュール端子４０の狭ピッチ化が進んでも高い信頼性での接続が可能となる。

【0043】

第１位置決めチップ６１及び第２位置決めチップ６２は、半田接続に限らず、樹脂接着または金属直接接合により、それぞれ第１金属パッド３１と第２金属パッド３２に固定されてもよい。ただし、半田を用いた場合、半田の溶融時の表面張力によるセルフアライメント効果によって、第１位置決めチップ６１及び第２位置決めチップ６２のそれぞれを第１金属パッド３１及び第２金属パッド３２に容易且つ正確に位置決めすることができる。

【0044】

第１位置決めチップ６１と第２位置決めチップ６２は、同種、同形、及び同サイズのチップの配置向きを互いに異ならせたものである。このような第１位置決めチップ６１及び第２位置決めチップ６２として、同じウェーハから切り出されたチップ（例えばセラミックチップ）を用いることができ、形状やサイズなどが異なる第１位置決めチップ６１及び第２位置決めチップ６２を用意する場合に比べて、生産性や歩留まりの点において低コストにできる。

【0045】

また、同サイズの長方形のチップを用意することで、配置向きを変えるだけで、第１位置決めチップ６１と第２位置決めチップ６２の両方に用いることができる。この長方形チップの短辺の長さは、第１方向Ｘにおいて隣り合う半導体モジュール５０の第１側面部５１の間の第１方向Ｘの距離よりもわずかに小さくする。また、長方形チップの短辺の長さは、溝部５６の図５に示す内壁５６ａ間の第２方向Ｙの距離よりもわずかに小さくする。長方形チップの長辺の長さは、第１方向Ｘにおいて隣り合う半導体モジュール５０の溝部５６の内壁５６ａに、チップの長辺側の側面が対向可能な長さにする。

【0046】

半導体モジュール５０は、光伝送モジュールに限らない。例えば、半導体モジュール５０の第２側面部５２において複数の電気配線が半導体モジュール５０に接続する構成であってもよい。

【0047】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0048】

１…半導体モジュールアレイ装置、１０…基板、１１…実装領域、１２…位置決め領域、２０…電極パッド、３１…第１金属パッド、３２…第２金属パッド、４０…モジュール端子、５０…半導体モジュール、５１…第１側面部、５２…第２側面部、５５…端子配置面、５６…溝部、６１…第１位置決めチップ、６２…第２位置決めチップ、７０…異方導電性部材、８０…光ファイバ、９０…半田

【図1】

【図2】

【図3】

【図4】

【図5】