知財求人 - 知財ポータルサイト「IP Force」
特許7597826フラッシュメモリ内のデータのランダム化のためにセルフシード処理されたランダマイザ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-02
(45)【発行日】2024-12-10
(54)【発明の名称】フラッシュメモリ内のデータのランダム化のためにセルフシード処理されたランダマイザ
(51)【国際特許分類】
G06F 12/00 20060101AFI20241203BHJP
G11C 16/10 20060101ALI20241203BHJP
【ＦＩ】
G06F12/00 560F
G06F12/00 597U
G11C16/10 150
【請求項の数】
20
(21)【出願番号】P 2022559938
(86)(22)【出願日】2021-03-26
(65)【公表番号】
(43)【公表日】2023-05-18
(86)【国際出願番号】 US2021024338
(87)【国際公開番号】W WO2021202277
(87)【国際公開日】2021-10-07
【審査請求日】2022-11-11
(31)【優先権主張番号】16/837,315
(32)【優先日】2020-04-01
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】595168543
【氏名又は名称】マイクロン テクノロジー，インク．
(74)【代理人】
【識別番号】100121083
【弁理士】
【氏名又は名称】青木 宏義
(74)【代理人】
【識別番号】100138391
【弁理士】
【氏名又は名称】天田 昌行
(74)【代理人】
【識別番号】100074099
【弁理士】
【氏名又は名称】大菅 義之
(72)【発明者】
【氏名】チェン チェンガン
(72)【発明者】
【氏名】ホワン ジャンミン
【審査官】田名網 忠雄
(56)【参考文献】
【文献】特開２００８－１９８２９９（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１２／０００５４０９（ＵＳ，Ａ１）
【文献】特開２０１３－１９１１６９（ＪＰ，Ａ）
【文献】特開２０１５－０７０６０８（ＪＰ，Ａ）
【文献】特開２０１０－２３１７７８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ １２／００
Ｇ１１Ｃ １６／１０
(57)【特許請求の範囲】
【請求項1】
不揮発性メモリデバイスにデータを格納する方法であって、前記メモリデバイスの複数のメモリセルに書き込むためのデータを受信することであって、前記データは、ホストからのホストデータと、前記メモリデバイスのコントローラによって作成されたメタデータとを含む、ことと、
前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、
スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルし、スクランブルされたデータを生成することと、
前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することであって、前記ホストデータを知ることなく前記メタデータがスクランブル解除され得るように、前記シード値及び前記メタデータは、前記ホストデータとは別個にエンコードされ、前記エンコードされたデータは、エンコードされたシード値と、エンコードされたメタデータと、エンコードされたホストデータとを含む、ことと、
前記エンコードされたデータを前記メモリデバイスの第一ダイの第一の複数のメモリセルに書き込ませることと、
前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、
前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのうちのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることと、
を含む、前記方法。
【請求項2】
前記シード値を生成することは、乱数を取得することを含む、請求項１に記載の方法。
【請求項3】
前記乱数を取得することは、ハードウェア乱数生成器を使用することを含む、請求項２に記載の方法。
【請求項4】
前記乱数は、擬似乱数生成器から生成される擬似乱数である、請求項２に記載の方法。
【請求項5】
前記シード値は暗号鍵である、請求項１に記載の方法。
【請求項6】
前記スクランブルアルゴリズムはＸＯＲアルゴリズムであり、前記データをスクランブルすることは、前記データを前記シード値で生成された乱数列とＸＯＲ演算して、前記スクランブルされたデータを生成することを含む、請求項１に記載の方法。
【請求項7】
前記スクランブルアルゴリズムは暗号アルゴリズムであり、前記暗号アルゴリズム及び前記シード値を使用して前記データを変換することによって、前記データをスクランブルし、前記スクランブルされたデータを生成することは、前記データを前記シード値によって暗号化することを含む、請求項１に記載の方法。
【請求項8】
前記データの読み出し要求を受信することと、前記第二の複数のメモリセルから前記エンコードされたデータを読み出すことと、
前記エンコードされたデータをデコードして、前記スクランブルされたデータ及び前記シード値を生成することと、
前記スクランブルされたデータを前記シード値によってスクランブル解除して、前記データを生成することと、
をさらに含む、請求項１に記載の方法。
【請求項9】
複数のメモリセルを含む第一メモリダイと、コントローラと、
を含むメモリデバイスであって、
前記コントローラは、
前記複数のメモリセルに書き込むためのデータを受信することであって、前記データは、ホストからのホストデータと、前記メモリデバイスのコントローラによって作成されたメタデータとを含む、ことと、
前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、
スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルし、スクランブルされたデータを生成することと、
前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することであって、前記ホストデータを知ることなく前記メタデータがスクランブル解除され得るように、前記シード値及び前記メタデータは、前記ホストデータとは別個にエンコードされ、前記エンコードされたデータは、エンコードされたシード値と、エンコードされたメタデータと、エンコードされたホストデータとを含む、ことと、
前記エンコードされたデータを前記第一ダイの第一の複数のメモリセルに書き込ませることと、
前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、
前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのうちのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることと、
を含む操作を実行するように構成される、前記メモリデバイス。
【請求項10】
前記シード値を生成する前記操作は、乱数を取得することを含む、請求項９に記載のメモリデバイス。
【請求項11】
前記メモリデバイスはハードウェア乱数生成器を含み、前記乱数を取得する前記操作は、前記ハードウェア乱数生成器から前記乱数を取得することを含む、請求項１０に記載のメモリデバイス。
【請求項12】
前記乱数は、擬似乱数生成器から生成される擬似乱数である、請求項１０に記載のメモリデバイス。
【請求項13】
前記シード値は暗号鍵である、請求項９に記載のメモリデバイス。
【請求項14】
前記スクランブルアルゴリズムはＸＯＲアルゴリズムであり、前記データをスクランブルする前記操作は、前記データを前記シード値で生成された乱数列とＸＯＲ演算して、前記スクランブルされたデータを生成することを含む、請求項９に記載のメモリデバイス。
【請求項15】
前記スクランブルアルゴリズムは暗号アルゴリズムであり、前記暗号アルゴリズム及び前記シード値を使用して前記データを変換することによって、前記データをスクランブルし、前記スクランブルされたデータを生成する前記操作は、前記データを前記シード値によって暗号化することを含む、請求項９に記載のメモリデバイス。
【請求項16】
前記操作は、前記データの読み出し要求を受信することと、
前記第二の複数のメモリセルから前記エンコードされたデータを読み出すことと、
前記エンコードされたデータをデコードして、前記スクランブルされたデータ及び前記シード値を生成することと、
前記スクランブルされたデータを前記シード値によってスクランブル解除して、前記データを生成することと、
をさらに含む、請求項９に記載のメモリデバイス。
【請求項17】
命令を格納する非一時的な機械可読媒体であって、前記命令は、実行されるとき、メモリデバイスに、
前記メモリデバイスの複数のメモリセルに書き込むためのデータを受信することであって、前記データは、ホストからのホストデータと、前記メモリデバイスのコントローラによって作成されたメタデータとを含む、ことと、
前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、
スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルし、スクランブルされたデータを生成することと、
前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することであって、前記ホストデータを知ることなく前記メタデータがスクランブル解除され得るように、前記シード値及び前記メタデータは、前記ホストデータとは別個にエンコードされ、前記エンコードされたデータは、エンコードされたシード値と、エンコードされたメタデータと、エンコードされたホストデータとを含む、ことと、
前記エンコードされたデータを前記第一ダイの第一の複数のメモリセルに書き込ませることと、
前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、
前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのうちのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることと、
を含む操作を実行させる、前記非一時的な機械可読媒体。
【請求項18】
前記シード値を生成する前記操作は、乱数を取得することを含む、請求項１７に記載の非一時的な機械可読媒体。
【請求項19】
前記メモリデバイスはハードウェア乱数生成器を含み、前記乱数を取得する前記操作は、前記ハードウェア乱数生成器から前記乱数を取得することを含む、請求項１８に記載の非一時的な機械可読媒体。
【請求項20】
前記乱数は、擬似乱数生成器から生成される擬似乱数である、請求項１８に記載の非一時的な機械可読媒体。
【発明の詳細な説明】
【技術分野】
【0001】
優先権出願
本出願は、２０２０年４月１日に出願された米国出願第１６／８３７，３１５号に優先権を主張するものであり、参照によりその全体が本明細書に援用される。
本出願は、２０２０年４月１日に出願された米国出願第１６／８３７，３１５号に優先権を主張するものであり、参照によりその全体が本明細書に援用される。
【0002】
実施形態はメモリデバイスに関する。いくつかの実施形態は、データのランダム化を維持し、コピーバック操作の対象となるデータのメタデータを更新しながらも、メモリデバイス内の同じメモリダイ内の２つの異なる位置の間でデータをコピーするための効率的な内部コピーバック操作を可能にすることに関する。
【背景技術】
【0003】
コンピュータまたはその他の電子デバイス用のメモリデバイスは、揮発性メモリ及び不揮発性メモリにカテゴリ化されることができる。揮発性メモリは、そのデータを維持するために電力を必要とし、とりわけ、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、または同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）を含む。不揮発性メモリは、電力が供給されていないときに格納されたデータを保持することができ、とりわけ、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、スタティックＲＡＭ（ＳＲＡＭ）、消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ）、抵抗可変メモリ、相変化メモリ、ストレージクラスメモリ、抵抗ランダムアクセスメモリ（ＲＲＡＭ）、及び磁気抵抗型ランダムアクセスメモリ（ＭＲＡＭ）などを含む。
【0004】
フラッシュメモリは、広範囲な電子的用途のために不揮発性メモリとして利用される。フラッシュメモリデバイスは通常、高メモリ密度、高信頼性、及び低消費電力を可能にするフローティングゲートまたはチャージトラップメモリセルなどのトランジスタの１つ以上のグループを含む。
【0005】
必ずしも一定の縮尺で描かれているわけではない図面では、類似数字が異なる図中の類似構成要素を説明し得る。異なる文字接尾辞を有する類似数字は、類似構成要素の別の例を表す場合がある。図面は、概して、限定ではなく例として、本文書で論じられる様々な実施形態を示す。
【図面の簡単な説明】
【0006】
【図1】本開示のいくつかの例によるストレージデバイスなどのメモリデバイスの図を示す。
【図2】本開示のいくつかの例によるＮＡＮＤアーキテクチャ半導体メモリアレイの一部の例示的な概略図を示す。
【図3】本開示のいくつかの例による３Ｄ ＮＡＮＤアーキテクチャ半導体メモリの例示的な概略図を示す。
【図4】本開示のいくつかの例によるメモリダイの例示的なブロック図を示す。
【図5】本開示のいくつかの例による書き込み操作のデータフローを示す。
【図6】本開示のいくつかの例による読み出し操作のデータフローを示す。
【図7】本開示のいくつかの例によるメモリデバイスにデータを書き込む方法のフローチャートを示す。
【図8】本開示のいくつかの例によるメモリデバイスからデータを読み出す方法のフローチャートを示す。
【図9】メタデータ及びホストデータが別々にエンコードされる、本開示のいくつかの例による書き込み操作のデータフローを示す。
【図10】メタデータ及びホストデータが別々にエンコードされる、本開示のいくつかの例によるメタデータ更新を伴う内部コピーバック操作のデータフローを示す。
【図11】本開示のいくつかの例によるメモリデバイスにデータを書き込む方法のフローチャートを示す。
【図12】本開示のいくつかの例による内部コピーバック操作中にメモリデバイスにデータを書き込む方法のフローチャートを示す。
【図13】本開示のいくつかの例によるメモリデバイス上での内部コピーバック操作方法のフローチャートを示す。
【図14】本明細書で論じられる技法（例えば、方法論）のうちの任意の１つ以上が実行され得る例示的なマシンのブロック図を示す。
【発明を実施するための形態】
【0007】
メモリデバイスは、多くの場合、バスなどの内部通信インタフェースを介してコントローラに接続された複数の物理メモリダイから構成される。メモリデバイスのある特定の操作では、ダイ上の１つの位置のセルから同じダイ上のもう１つの位置のセルにデータをコピーする必要がある。一例は、ＳＬＣキャッシュブロックからＴＬＣ／ＱＬＣストレージブロックへのコピー操作である。多くのＴＬＣ／ＱＬＣメモリシステムは、パフォーマンス上の理由からＳＬＣブロックを書き込みキャッシュとして使用する。これらのＳＬＣキャッシュブロック内のデータがより低速（ただしより高密度）のＴＬＣ／ＱＬＣブロックに移動する必要があるとき、コピー操作が必要である。従来のアプローチでは、データは、内部通信インタフェースを介してダイからコントローラに転送されて処理されてから、内部Ｉ／Ｏバスを介してダイに戻され、異なる位置に格納されてきた。
【0008】
Ｉ／Ｏバスのトラフィックを減少させ、コントローラの使用率を低下させるために、通信インタフェースを介してデータをコントローラに転送することなく、メモリデバイスの同じメモリダイ内の１つの位置からもう１つの位置にデータを移動させる内部コピーバック操作を実行することができる。内部コピーバック操作を使用すると、コントローラリソース（例えば、処理サイクル及びワーキングメモリ）、インタフェース帯域幅が節約され、エネルギー消費が減らされ、操作を完了する際のレイテンシが短縮される。メモリダイがコントローラと同じ方法でデータを処理するためのリソースを有さないため、内部コピーバック操作は、いかなる計算量の方法でもデータを処理しない。通常、内部コピーバックは、いかなる変更または処理も行うことなくデータをコピーする。
【0009】
変更または処理を行うことなくデータを書き込むと、メモリデバイス及び書き込まれたデータの信頼性に影響する可能性がある。この処理の欠如により、内部コピーバック操作に問題が発生する可能性がある。個々のメモリダイを変更して、これらの処理ステップを実行することができるが、これにより、これらのデバイスのコスト及び複雑さが許容できないほど増加する。
【0010】
例えば、メモリセルに格納されたデータパターンが信頼性の目標を達成するために特定の要件を満たさなければならないため、ランダマイザが通常メモリデバイスで使用される。後述されるように、ＮＡＮＤ型フラッシュメモリセルは、ロウのメモリセルを接続するワードライン（ＷＬ）及びカラムのセルを接続するビットライン（ＢＬ）によって格子状に配置される。ＮＡＮＤ型メモリデバイスは、通常、各ＷＬに格納されたビットがほぼ等しい数の値０及び値１を有し、各ＢＬに格納されたビットがほぼ等しい数の値０及び値１を有することを確保する。さらに、各メモリセルがＭＬＣ／ＴＬＣ／ＱＬＣなどに１ビットより多く格納する場合、各セルには２つより多い閾値電圧状態がある。これらの例では、メモリデバイスは、各状態でのセル数が同じＷＬ内でほぼ等しいことを確保する。このデータパターン分散を確保することで、ストレージエラーが減少する。
【0011】
これらのデータパターン分散要件は、通常、スクランブラを使用することで満たされる。ユーザが書き込むために選択することができるデータパターンをメモリシステムが制御することができないが、スクランブラは、書き込まれるデータを「スクランブル」することで、平衡した数の値０／値１が媒体にプログラムされる可能性がより高い。スクランブラは、コントローラ内またはメモリダイ自体内に実装されることができる。
【0012】
ワードライン及びビットラインの両方にわたって平衡した数の値１及び値０を格納することにより、信頼性の向上が得られる。通常、ＢＬに沿った分散要件、及び同じＷＬ内の複数のページの分散要件は、適切なスクランブラのシード処理を確保することによって満たされる。この目的には、物理アドレスベースのシード処理が広く使用される。例えば、書き込まれる入力ワードは、このワードが書き込まれるページの物理アドレスによってシード処理された乱数列とＸＯＲ演算される。データを読み出す場合、読み出されるデータが物理アドレスと再びＸＯＲ演算されることで、スクランブル解除されたデータが生成される。スクランブラシードの一部または全体として物理ページアドレスを使用すると、ブロック内の各ページに同じデータパターンが書き込まれる場合でも、媒体にプログラムされたデータがビットライン全体でランダム化されることが保証される。
【0013】
物理アドレスベースのスクランブラシード処理は、内部コピーバックと互換性がない。既に説明されているように、内部コピーバックは、通常、コピーされるデータを変更しない。スクランブラが物理ページアドレスを使用してスクランブル処理を実行した場合（例えば、スクランブラが物理ページで「シード処理」される場合）、内部コピーバック操作が完了した後、ページの物理アドレスが変更される。元の物理アドレスの代わりにデータの現在の物理アドレス（例えば、内部コピーバック後の物理アドレス）を使用してデータをスクランブル解除する場合、読み出し操作中にデータをスクランブル解除しようとすることができない。デコード目的でデータの元の物理ページを追跡するメカニズムをメモリデバイスが提供することができるが、これにより、そのようなデータを格納するために必要なメモリという点から、コストが高すぎる可能性がある。
【0014】
内部コピーバック操作に関するもう１つの問題は、データが最初に書き込まれたときに作成されたメタデータを更新することである。このメタデータは、ホストから受信したデータ（ホストデータ）とともに書き込まれる。メタデータは、書き込み操作時のメモリデバイスの状態に固有のデータであり得る。例えば、データが書き込まれた時間、初期書き込み中のメモリデバイスの温度、書き込み電圧、初期書き込み検証インジケータなどである。これらのフィールドにより、メモリデバイスは、ホストデータのより信頼性のある読み出しを行うことができる。内部コピーバック操作は、データのデコード及びスクランブル解除を行わないため、このメタデータを更新することができない。メタデータを更新できなかった結果、後に信頼性及び／またはパフォーマンスの問題が発生する可能性がある（例えば、後でデータを読み出そうとするとき）。メモリダイがメタデータをデコードし、値を更新し、データをリストアすることができるが、これは、メモリダイに追加の処理及び揮発性メモリリソースを必要とする。これにより、各メモリダイのコスト及び複雑さが増す。
【0015】
いくつかの例で開示されているのは、効率的な内部コピーバック操作を可能にするメタデータをスクランブルする及び／または更新する技法を提供する方法、システム、デバイス、及び機械可読媒体である。いくつかの例では、改善されたデータ分散技法は、物理アドレスからスクランブル鍵をデカップリングすることにより、メモリデバイス全体のデータ分散要件が維持されながらコピーバック操作ができる。コントローラがシード値を生成することができ、このシード値は、ホストデータ及びメタデータをこれらのデータが書き込まれる前にスクランブルするアルゴリズムによって使用される。次に、このシード値はエンコードされ、スクランブルされたユーザデータ及びメタデータのエンコードされたバージョンと共に、ページに書き込まれる。すなわち、乱数シードをスクランブルすることなく、乱数シードが書き込まれる。データを読み出すとき、シードは、データとともに格納されるため、簡単にスクランブル解除されることができる。いくつかの例では、シード値は、乱数生成器によって生成された乱数値である。
【0016】
いくつかの例では、メタデータを更新するために、メタデータ及びホストデータが分離され、メタデータのみがコントローラに送信され、変更された内部コピーバック操作中に更新される。ホストデータはコントローラに送信されない。メタデータを送信するには、メモリダイとコントローラとの間の通信リンクのリソースが利用されるが、ホストデータも送信された場合よりも使用されるリソースがはるかに少ない。ホストデータ及びメタデータを別々に送信するために、ホストデータが存在しなくてもメタデータを別々にスクランブル解除してデコードすることができるように、メタデータ及びホストデータをスクランブルしてエンコードする。例えば、ホストデータ及びメタデータを個別にエンコードする及び／またはスクランブルすることによる。
【0017】
上記の技法を用いることにより、内部コピーバック操作に関するさまざまな問題を回避することができる。第一に、物理アドレスはスクランブラへの鍵として使用されないため、ホストデータ及びメタデータは、１つのメモリ位置から別のメモリ位置に変更されることなくコピーされ得る。したがって、データをスクランブルすることによって可能になったデータの信頼性の向上を保持し得ると同時に、内部コピーバック操作を受けたデータのスクランブル解除を可能にする。第二に、メタデータ及びホストデータは、別々にスクランブル解除されてデコードされることができるようにスクランブルされてエンコードされるため、メタデータは、内部コピーバックの完了前に更新のためにコントローラに送り返される場合がある。これにより、使用されるコントローラの通信及び処理リソース、ならびにメモリダイとコントローラとの間のインタフェース帯域幅がごくわずかでありながら、メタデータが更新される。
【0018】
メモリデバイスの概要
前述のように、フラッシュメモリは、広範囲な電子的用途のために不揮発性メモリとして利用される。フラッシュメモリは通常、高メモリ密度、高信頼性、及び低消費電力を可能にするフローティングゲートまたはチャージトラップメモリセルなどのトランジスタの１つ以上のグループを含む。フラッシュメモリアレイアーキテクチャの２つの一般的なタイプはＮＡＮＤアーキテクチャ及びＮＯＲアーキテクチャを含み、それぞれの基本メモリセル構成が配置される論理形式にちなんで名付けられている。メモリアレイのメモリセルは、通常、マトリックスに配置される。一例では、アレイのロウ内の各メモリセルのゲートをアクセスライン（例えば、ワードライン）に結合する。ＮＯＲアーキテクチャでは、アレイのカラム内の各メモリセルのドレインをデータライン（例えば、ビットライン）に結合する。ＮＡＮＤアーキテクチャでは、アレイのストリング内の各メモリセルのドレインは、ソースラインとビットラインの間で、ソースからドレインに直列に結合される。
前述のように、フラッシュメモリは、広範囲な電子的用途のために不揮発性メモリとして利用される。フラッシュメモリは通常、高メモリ密度、高信頼性、及び低消費電力を可能にするフローティングゲートまたはチャージトラップメモリセルなどのトランジスタの１つ以上のグループを含む。フラッシュメモリアレイアーキテクチャの２つの一般的なタイプはＮＡＮＤアーキテクチャ及びＮＯＲアーキテクチャを含み、それぞれの基本メモリセル構成が配置される論理形式にちなんで名付けられている。メモリアレイのメモリセルは、通常、マトリックスに配置される。一例では、アレイのロウ内の各メモリセルのゲートをアクセスライン（例えば、ワードライン）に結合する。ＮＯＲアーキテクチャでは、アレイのカラム内の各メモリセルのドレインをデータライン（例えば、ビットライン）に結合する。ＮＡＮＤアーキテクチャでは、アレイのストリング内の各メモリセルのドレインは、ソースラインとビットラインの間で、ソースからドレインに直列に結合される。
【0019】
ＮＯＲ及びＮＡＮＤアーキテクチャの両方の半導体メモリアレイは、特定のメモリセルをそれらのゲートに結合されたワードラインを選択することでアクティブにするデコーダを介して、アクセスされる。ＮＯＲアーキテクチャの半導体メモリアレイでは、アクティブになると、選択されたメモリセルがそれらのデータ値をビットラインに配置することで、特定のセルがプログラムされている状態に応じて異なる電流が流れる。ＮＡＮＤアーキテクチャの半導体メモリアレイでは、ドレイン側選択ゲート（ＳＧＤ）ラインに高バイアス電圧が印加される。各グループの選択されていないメモリセルのゲートに結合されたワードラインは、指定された通過電圧（例えば、Ｖｐａｓｓ）で駆動されて、各グループの選択されていないメモリセルをパストランジスタとして動作させる（例えば、格納されたデータ値により制限されない方法で電流を流す）。その後、電流は、各グループの選択されたメモリセルによってのみ制限される、ソースラインから各直列結合グループを介してビットラインに流れることで、選択されたメモリセルの現在のエンコードされたデータ値がビットラインに配置される。
【0020】
ＮＯＲまたはＮＡＮＤアーキテクチャの半導体メモリアレイ内のフラッシュメモリセルは、個々にまたは一括して１つまたは複数のプログラムされた状態にプログラムされることができる。例えば、シングルレベルセル（ＳＬＣ）は、１ビットのデータを表す、２つのプログラムされた状態（例えば、１または０）のうちの１つを表すことができる。しかしながら、フラッシュメモリセルは２つよりも多くのプログラムされた状態のうちの１つを表すこともでき、各セルは複数の２進数（例えば、１よりも大きなビット）を表すことができるため、メモリセルの数を増やすことなく高密度メモリを製造することが可能である。このようなセルは、多状態メモリセル、多数桁セル、またはマルチレベルセル（ＭＬＣ）と呼ばれ得る。特定の例では、ＭＬＣは、セルあたり２ビットのデータ（例えば、４つのプログラムされた状態のうちの１つ）を記憶することができるメモリセルを指すことができ、トリプルレベルセル（ＴＬＣ）は、セルあたり３ビットのデータ（例えば、８つのプログラムされた状態のうちの１つ）を記憶することができるメモリセルを指すことができ、クアッドレベルセル（ＱＬＣ）は、セルあたり４ビットのデータを記憶することができる。ＭＬＣは、本明細書では、より広い文脈で使用され、セルごとに２ビット以上のデータを記憶できる（すなわち、２つよりも多くのプログラムされた状態を表すことができる）任意のメモリセルを指し得る。
【0021】
従来のメモリアレイは、半導体基板の表面に配置された２次元（２Ｄ）構造である。所与の領域についてのメモリ容量を増やし、コストを削減するために、個々のメモリセルのサイズは小さくなっている。ただし、個々のメモリセルのサイズの縮小、したがって、２Ｄメモリアレイのメモリの密度には、技術的な限界がある。これに応じて、三次元（３Ｄ）ＮＡＮＤアーキテクチャの半導体メモリデバイスなどの３Ｄメモリ構造は、さらにメモリの密度を高め、メモリコストを下げるように開発されている。
【0022】
係る３Ｄ ＮＡＮＤデバイスには、多くの場合、ソースに近接する１つ以上のソース側選択ゲート（ＳＧＳ）と、ビットラインに近接する１つ以上のドレイン側選択ゲート（ＳＧＤ）との間に、直列に結合される（例えば、ドレインからソースに結合される）記憶セルのストリングを含む。実施例では、ＳＧＳまたはＳＧＤは、１つ以上の電界効果トランジスタ（ＦＥＴ）構造デバイスまたは金属酸化物半導体（ＭＯＳ）構造デバイス等を含み得る。いくつかの実施例では、ストリングは、各々のワードラインを含む複数の垂直にスペースがある層を通って垂直に延在する。半導体構造（例えば、ポリシリコン構造）は、ストレージセルのストリングに隣接して延在して、ストリングのストレージセルのためのチャネルを形成し得る。垂直ストリングの実施例では、ポリシリコン構造は、垂直に延在するピラーの形態であり得る。いくつかの実施例では、ストリングは「折り畳まれ」、ひいては、Ｕ字形ピラーに対して配置され得る。他の実施例では、複数の垂直構造を相互に積み重ねて、記憶セルのストリングの積み重ねられたアレイを形成し得る。
【0023】
メモリアレイまたはデバイスを互いに結合して、ソリッドステートドライブ（ＳＳＤ）などのメモリシステムのストレージボリューム、またはマネージドメモリデバイスのさまざまな形態のうちの１つを形成することができる。マネージドメモリデバイスは、認識されている業界標準に従って構成されてもよく、操作されてもよい。例えば、マネージドＮＡＮＤ型デバイスは、ユニバーサルフラッシュストレージ（ＵＦＳ（商標））デバイス、または組み込みＭＭＣデバイス（ｅＭＭＣ（商標））などであり得る（非限定的な例として）。例えば、上記の例の場合、ＵＦＳデバイスは、「ＪＥＤＥＣ ＵＦＳ Ｆｌａｓｈ Ｓｔｏｒａｇｅ ３．０」と題された、Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ（ＪＥＤＥＣ）規格、例えばＪＥＤＥＣ規格ＪＥＳＤ２２３Ｄ、及び／またはそのような規格への更新または後続のバージョンに従って構成され得る。同様に、識別されたｅＭＭＣデバイスは、「ＪＥＤＥＣ ｅＭＭＣ規格５．１」と題された、ＪＥＤＥＣ規格ＪＥＳＤ８４－Ａ５１、そのうえ、及び／またはそのような規格への更新または後続のバージョンに従って構成されることができる。
【0024】
ＳＳＤは、とりわけ、コンピュータのメインストレージデバイスとして使用でき、例えば、パフォーマンス、サイズ、重量、耐久性、動作温度範囲、及び消費電力の点で、可動部品を備えた従来のハードドライブよりも優れている。例えば、ＳＳＤは、磁気ディスクドライブ（例えば、電気機械など）に関連付けられるシーク時間、待ち時間、または他の遅延を減らすことができる。ＳＳＤは、フラッシュメモリセルなどの不揮発性メモリセルを使用して、内部バッテリ供給要件を不要にすることにより、ドライブをより多用途でコンパクトにすることを可能にする。
【0025】
ＳＳＤは、複数のダイまたは論理ユニット（例えば、論理ユニット番号またはＬＵＮ）を含む、複数のメモリデバイスを含むことができ、メモリデバイスまたはインタフェースを外部システムによって動作させるために必要な論理関数を実行する、１つまたは複数のプロセッサまたは他のコントローラを含むことができる。そのようなＳＳＤは、複数のメモリアレイ及びその上の周辺回路網を含む、１つまたは複数のフラッシュメモリダイを含み得る。フラッシュメモリアレイは、複数の物理ページに編成されたメモリセルの複数のブロックを含み得る。多くの実施例では、また、ＳＳＤはＤＲＡＭまたはＳＲＡＭ（または他の形式のメモリダイまたは他のメモリ構造）を含む。ＳＳＤは、メモリデバイスとホストとの間でデータ（例えば、エラーデータ及びアドレスデータなどの、ユーザデータ及び関連する完全性データ）を転送する読み出しもしくは書き込み動作、またはメモリデバイスからのデータを消去する消去動作などのメモリ動作に関連してホストからコマンドを受信することができる。
【0026】
メモリデバイスは、個々のメモリダイを含み、個々のメモリダイは、例えば、１つ（または複数）の選択されたストレージ技法を実装する、メモリセルの１つ以上のアレイを有するストレージ領域を含み得る。そのようなメモリダイは、多くの場合、メモリアレイ（複数可）を操作するためのサポート回路を含む。一般に「マネージドメモリデバイス」として知られていることもある他の例は、１つまたは複数のメモリダイの操作を制御するように構成されたコントローラ機能に関連する１つまたは複数のメモリダイのアセンブリを含む。そのようなコントローラ機能は、本明細書で後述されるように、「ホスト」などの外部デバイスとの相互運用性を簡素化することができる。それらのようなマネージドメモリデバイスでは、コントローラ機能は、メモリアレイをも組み込む１つ以上のダイ、または別個のダイに実装され得る。他の例では、１つ以上のメモリデバイスをコントローラ機能と組み合わせて、ソリッドステージドライブ（ＳＳＤ）ストレージボリュームを形成することができる。「メモリシステム」という用語は、本明細書では、１つまたは複数のメモリダイ、及び存在する場合、そのようなメモリダイの任意のコントローラ機能を含むものとして使用されるため、個々のメモリデバイス、マネージドメモリデバイス、及びＳＳＤを含む。
【0027】
本説明のために、例示的な実施形態は、「マネージドＮＡＮＤ」デバイスと呼ばれるＮＡＮＤ型フラッシュメモリセルを実装するマネージドメモリデバイスを含む。それらのようなマネージドＮＡＮＤ型デバイスは、一般に、説明されたＪＥＤＥＣ ＵＦＳ Ｆｌａｓｈ Ｓｔｏｒａｇｅ３．０仕様に従って構築され操作されてもよく、本明細書で説明された構造及び機能を組み込むために適宜変更されてもよい。ただし、説明された機能は、他のストレージ技術を組み込むことができる、前述のような、他のタイプのメモリデバイスで実装されてもよく、そのいくつかの非限定的な例は、本明細書で早期に説明され、上記のように、他の業界標準に従って、または非業界標準プロトコルに従って操作されるように構成されてもよい。
【0028】
電子デバイス、例えば、モバイル電子デバイス（例えば、スマートフォン、タブレットなど）、自動車用途で使用される電子デバイス（例えば、自動車センサ、制御ユニット、運転者支援システム、乗客安全または快適システムなど）、及びインターネット接続された電化製品またはデバイス（例えば、モノのインターネット（ＩｏＴ）デバイスなど）には、とりわけ、電子デバイスのタイプ、使用環境、期待性能などに応じて、様々なストレージのニーズがある。
【0029】
電子デバイスは、いくつかの主要なコンポーネント、すなわち、プロセッサ（例えば、中央処理装置（ＣＰＵ）またはその他のメインプロセッサ）、メモリ（例えば、１つまたは複数の揮発性または不揮発性ランダムアクセスメモリ（ＲＡＭ）メモリデバイス、例えば、ダイナミックＲＡＭ（ＤＲＡＭ）、モバイルまたは低電力ダブルデータレート同期ＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）など）、及びストレージデバイス（例えば、不揮発性メモリ（ＮＶＭ：ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ）デバイス、例えば、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、ＳＳＤ、ＭＭＣ、またはその他のメモリカード構造もしくはアセンブリなど）に分解することができる。特定の例では、電子デバイスは、ユーザインタフェース（例えば、ディスプレイ、タッチスクリーン、キーボード、１つ以上のボタンなど）、グラフィックス処理ユニット（ＧＰＵ）、電源管理回路、ベースバンドプロセッサまたは１つ以上のトランシーバ回路などを含むことができる。
【0030】
図１は、本開示のいくつかの例によるストレージデバイスなどのメモリデバイス１００の図を示す。メモリデバイス１００は、ホストデバイス１３５と通信するために、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）インタフェース、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）インタフェース、ユニバーサルシリアルバス（ＵＳＢ）インタフェース、ユニバーサルフラッシュストレージ（ＵＦＳ）インタフェース、ｅＭＭＣ（商標）インタフェース、または１つ以上の他のコネクタもしくはインタフェースなど、１つ以上のプロトコルを利用し得る１つ以上のホストインタフェース１２３を含み得る。ホスト１３５は、ホストインタフェース１２３を介して、読み出しコマンド、書き込みコマンド、消去コマンドなどの１つ以上のコマンドをメモリデバイス１００に送信することができる。ホストインタフェース１２３は、コントローラ１０５の一部であってもよく、または別個の回路によって実装されてもよい。
【0031】
メモリデバイス１００は、１つ以上のコントローラ１０５を含み得る。コントローラ１０５は、１つまたは複数のプロセッサ１１５を含み得る処理回路１１０を含み得る。プロセッサ１１５は、ホストインタフェース１２３及びメモリダイインタフェース１２５を実装することを含む、メモリデバイスの操作を実行するためのファームウェアまたは他のソフトウェアの命令を実行する汎用ハードウェアプロセッサであり得る。他の例では、プロセッサ（複数可）１１５は、ハードウェアロジックによって、及び／またはソフトウェア命令の実行によって、メモリデバイス１００の操作を実行するのに専用に設計されている専用ハードウェアプロセッサであってもよい。また、処理回路１１０は、様々な制御機能及びメモリ管理操作、またはその一部を実行するように構成された論理回路及び他の回路コンポーネントを含むことができ、その例が以下に説明されている。
【0032】
図示の例では、メモリデバイス１００は、ホストバス１３７を介して外部ホストデバイス１３５に通信を提供するホストインタフェース１２３を含む。ホストインタフェース１２３のコンフィグレーションは、メモリデバイス１００（「メモリシステム」と呼ばれることもある）の専用コンフィグレーションに応じて、さまざまな形式のものであり得る。例えば、メモリデバイス１００がＵＦＳデバイスである例では、ホストインタフェースは、適用可能なＵＦＳ規格に従う。
【0033】
また、メモリデバイス１００は、コントローラ１０５の処理回路１１０と、メモリデバイス１００内のメモリダイ１３０－Ａ～１３０Ｎ＋１の少なくとも一部との間に１つ以上のメモリダイインタフェース１２５を組み込む。メモリダイインタフェース１２５は、コントローラ１０５の一部であってもよく、または別個の回路によって実装されてもよい。例えば、ＵＦＳデバイスの例では、メモリダイインタフェース１２５のうちの１つ以上は、適切なメモリインタフェース、例えばオープンＮＡＮＤフラッシュインタフェース（「ＯＮＦＩ」）４．０仕様、またはそれ以降のバージョンもしくはリビジョンによって規定されるような、ＯＮＦＩなどの適切なメモリインタフェースである。
【0034】
コントローラ１０５などのメモリデバイス１００のコンポーネントは、メモリデバイス１００の操作を実行するためのランダムアクセスメモリ１２０を含み得る。ランダムアクセスメモリ１２０は、コントローラ１０５から分離されてもよく、または示されているように、コントローラ１０５に統合されてもよい。いくつかの例では、コントローラ１０５内にも、コントローラ１０５とは別個にも、ランダムアクセスメモリ１２０があってもよい。
【0035】
コントローラ１０５は、１つ以上のメモリダイ１３０－Ａ～１３０Ｎ＋１の一部であるメモリデバイスのメモリセルとインタラクトすることにより、メモリの１つ以上の機能を処理することができる。メモリダイ１３０の例示的な実装の概略図は図４に示される。コントローラ１０５は、これらのメモリダイと、メモリダイインタフェース１２５経由でＩ／Ｏバスなどの内部通信インタフェース１２７を介して通信することができる。いくつかの例では、メモリダイは、それぞれのメモリダイでの操作を制御するために、処理回路及びプロセッサを含む独自のデバイスコントローラを有することができる。それらのようなデバイスコントローラは、デバイスストレージアレイと共通のダイ上に形成されてもよく、またはデバイスストレージアレイを含むダイとは別のダイ上に形成されてもよい。どちらのコンフィグレーションも、本明細書で説明される、識別された「メモリダイ」（１３０Ａ～Ｎ＋１）によって含まれる。メモリダイは、ＮＡＮＤダイ、３次元ＮＡＮＤダイ、相変化メモリダイなどであってもよい。
【0036】
ホストデバイス１３５は、パーソナルコンピュータ、スマートフォン、タブレット、集積回路の一部、モノのインターネット（ＩｏＴ）デバイス（例えば、冷蔵庫または他の電化製品、センサ、モータまたはアクチュエータ、モバイル通信デバイス、自動車、ドローンなど）などであってもよい。
【0037】
本発明の説明の目的のために、例示的なメモリ操作及び管理機能は、ＮＡＮＤメモリの文脈で説明され得る。当業者は、不揮発性メモリの他の形態が類似のメモリ動作または管理機能を有し得ることを認識する。係るＮＡＮＤ管理機能は、ウェアレベリング（例えば、ガベージコレクションまたはリクラメーション）、エラー検出またはエラー訂正、ブロックリタイアメント、または他の１つ以上のメモリ管理機能を含む。
【0038】
メモリダイ１３０－Ａ～１３０－Ｎ＋１は、例えば、複数のプレーン、サブブロック、ブロック、またはページに配置されるいくつかのメモリセルを含むことができる。一例として、４８ＧＢのＴＬＣ ＮＡＮＤメモリデバイスは、ページあたり１８，５９２バイト（Ｂ）のデータ（１６，３８４＋２２０８バイト）、ブロックあたり１５３６ページ、プレーンあたり５４８ブロック、及びデバイスあたり４つ以上のプレーンを含むことができる。別の例として、３２ＧＢのＭＬＣメモリデバイス（セルあたり２ビットのデータを記憶する（すなわち、４つのプログラマブル状態））は、ページあたり１８，５９２バイト（Ｂ）のデータ（１６，３８４＋２２０８バイト）、ブロックあたり１０２４ページ、プレーンあたり５４８ブロック、及びデバイスあたり４プレーンを含むことができるが、対応するＴＬＣメモリデバイスと比べて、必要な書き込み時間は半分で、プログラム／消去（Ｐ／Ｅ）サイクルは２倍である。他の例は、他の数または配置を含むことができる。いくつかの実施例では、メモリデバイスまたはその一部は、ＳＬＣモードで、または所望のＭＬＣモード（ＴＬＣ、ＱＬＣなど）で選択的に動作され得る。
【0039】
動作中、データは通常、ページ単位でメモリデバイス１００に書き込まれるか、またはこのメモリデバイスから読み出され、ブロック単位で消去される。しかしながら、１つ以上のメモリ動作（例えば、読み出し、書き込み、消去など）は、必要に応じて、より大きなまたはより小さなメモリセルのグループに対して実行することができる。メモリデバイス１００のデータ転送サイズは通常ページと呼ばれ、一方でホストのデータ転送サイズは通常セクタと呼ばれる。
【0040】
１ページのデータは、幾つかのバイトのユーザデータ（例えば、幾つかのセクタのデータを含むデータペイロード）及びそれに対応するメタデータを含み得るが、ページのサイズは、多くの場合、ユーザデータを格納するために使用されるバイト数だけを指す。一例として、４ＫＢのページサイズを有するページのデータは、４ＫＢのユーザデータ（例えば、５１２Ｂのセクタサイズを想定した８セクタ）だけでなく、完全性データ、アドレスデータ（例えば、論理アドレスデータなど）またはユーザデータに関連付けられる他のメタデータなどの、ユーザデータに対応する幾つかのバイト（例えば、３２Ｂ、５４Ｂなど）のメタデータを含み得る。
【0041】
異なるタイプのメモリセルは、異なるページサイズを提供することができ、またはそれに関連した異なる量のメタデータを必要とし得る。例えば、メモリデバイスタイプが異なればビットエラーレートも異なることがあり、このことにより、データページの完全性を確保するために必要なメタデータの量が異なる可能性がある（例えば、ビットエラーレートがより高いメモリデバイスでは、ビットエラーレートがより低いメモリデバイスよりも多くのバイトのデータのエラー訂正コードが必要になる場合がある）。一例として、マルチレベルセル（ＭＬＣ）ＮＡＮＤフラッシュデバイスは、対応するシングルレベルセル（ＳＬＣ）ＮＡＮＤフラッシュデバイスよりも高いビットエラー率を有し得る。したがって、ＭＬＣデバイスは、対応するＳＬＣデバイスよりも多くのエラーデータのメタデータバイトを必要とし得る。
【0042】
図２に、本開示のいくつかの例による、ストリング（例えば、ストリング２０５～２０７）及びティア（例えば、それぞれのワードライン（ＷＬ）ＷＬ０～ＷＬ７ ２１０～２１７、ドレイン側選択ゲート（ＳＧＤ）ライン２２５、ソース側選択ゲート（ＳＧＳ）ライン２３０などとして図示）の２次元アレイに配置された複数のメモリセル２０２と、センスアンプまたはデバイス２６０と、を含むＮＡＮＤアーキテクチャ半導体メモリアレイ３００の一部の例示的な概略図を示す。例えば、メモリアレイ２００は、図１からのメモリダイ１３０のメモリセルの１つの物理ページの一部の例示的な概略図を示し得る。
【0043】
メモリセルの各ストリングは、それぞれのソース側選択ゲート（ＳＧＳ）（例えば、ＳＧＳ２３１～２３３）を使用してソースライン（ＳＲＣ）２３５に結合され、それぞれのドレイン側選択ゲート（ＳＧＤ）（例えば、ＳＧＤ２２６～２２８）を使用してそれぞれのデータライン（例えば、ビットライン（ＢＬ）ＢＬ０～ＢＬ２ ２２０～２２２）に結合される。図２の例では、８つのティア（例えば、ワードライン（ＷＬ）ＷＬ０～ＷＬ７ ２１０～２１７を使用）及び３つのデータライン（ＢＬ０～ＢＬ２ ２２６～２２８）を用いて示されているが、他の例は、要望通り、より多いまたはより少ないティアまたはデータラインを有するメモリセルのストリングを含むことができる。
【0044】
例示的なメモリアレイ２００などのＮＡＮＤアーキテクチャ半導体メモリアレイでは、選択されたメモリセルを含む特定のデータラインに関連する電流または電圧の変化を検知することによって、選択されたメモリセル２０２の状態にアクセスすることができる。メモリアレイ２００は、１つまたは複数のドライバを使用して（例えば、制御回路、１つまたは複数のプロセッサ、デジタル論理などによって）アクセスできる。一実施例では、１つまたは複数のドライバは、特定のメモリセルまたはメモリセルのセット上で実行されることが望ましい操作のタイプに応じて、１つまたは複数のデータライン（例えば、ビットラインＢＬ０～ＢＬ２）、アクセスライン（例えば、ワードラインＷＬ０～ＷＬ７）、または選択ゲートに特定の電位を駆動することによって、特定のメモリセルまたはメモリセルのセットをアクティブ化することができる。
【0045】
メモリセルをプログラムするか、またはそれにデータを書き込むために、プログラミング電圧（Ｖｐｇｍ）（例えば、１つまたは複数のプログラミングパルスなど）を、選択されたワードライン（例えば、ＷＬ４）に、ひいては選択されたワードラインに結合された各メモリセルの制御ゲート（例えば、ＷＬ４に結合されたメモリセルの制御ゲート（ＣＧ）２４１～２４３）に印加することができる。プログラミングパルスは、例えば、１５Ｖまたは１５Ｖ付近で開始することができ、特定の実施例では、各プログラミングパルスの印加中に大きさを上げることができる。プログラム電圧を選択されたワードラインに印加しながら、接地電位（例えば、Ｖｓｓ）などの電位を、プログラミングを対象にするメモリセルのデータライン（例えば、ビットライン）及び基板（このためソースとドレインとの間のチャネル）に印加し得ることで、対象にされたメモリセルのチャネルから電荷蓄積構造体までの電荷移動（例えば、直接注入またはファウラーノルドハイム（ＦＮ）トンネリングなど）という結果になる。それらのような電荷蓄積構造体は、例えば、それぞれのメモリセルのフローティングゲートまたは電荷トラップ領域を含み得る。フローティングゲートメモリセルでは、電荷は分離されたポリシリコン構造体に貯蔵されるが、電荷トラップメモリセルでは、電荷は通常、誘電体構造体に貯蔵される。
【0046】
対照的に、例えば、それらのような対象にされていないメモリセルのチャネルから電荷蓄積構造体に電荷が移動するのを妨げるなどのために、プログラミングを対象にしていないメモリセルを含む１つ以上のワードラインに通過電圧（Ｖｐａｓｓ）を印加することができる、またはプログラミングを対象にしていないメモリセルを含むデータライン（ビットラインなど）に阻止電圧（Ｖｃｃなど）を印加することができる。通過電圧は、例えば、印加された通過電圧がプログラミングの対象となるワードラインに近接しているかどうかに応じて可変にすることができる。阻止電圧は、接地電位（例えば、Ｖｓｓ）に対する電源電圧（Ｖｃｃ）、例えば、外部電源または供給源（例えば、バッテリ、ＡＣ／ＤＣコンバータなど）からの電圧を含むことができる。
【0047】
一例として、プログラミング電圧（例えば、１５Ｖ以上）がＷＬ４などの特定のワードラインに印加される場合、１０Ｖのパス電圧をＷＬ３、ＷＬ５などの他の１つまたは複数のワードラインに印加して、非対象メモリセルのプログラミングを禁止するか、またはそのようなプログラミング非対象メモリセルに記憶された値を保持することができる。印加されるプログラム電圧と非対象メモリセルとの間の距離が増加するにつれて、非対象メモリセルをプログラミングしないようにするのに必要なパス電圧を減少させることができる。例えば、１５Ｖのプログラミング電圧がＷＬ４に印加される場合、例えば、１０Ｖのパス電圧をＷＬ３及びＷＬ５に印加することができ、８Ｖのパス電圧をＷＬ２及びＷＬ６に印加することができ、７Ｖのパス電圧をＷＬ１及びＷＬ７に印加することができる。他の例では、パス電圧またはワードラインの数などは、より高くもしくはより低く、またはより多くもしくはより少なくすることができる。
【0048】
１つまたは複数のデータライン（例えば、第一、第二、または第三ビットライン（ＢＬ０～ＢＬ２）２２０～２２２）に結合されたセンスアンプ２６０は、特定のデータライン上の電圧または電流を検知することにより、それぞれのデータラインにおける各メモリセルの状態を検出することができる。
【0049】
１つまたは複数のプログラミングパルス（例えば、Ｖｐｇｍ）の印加の間に、検証動作を実行して、選択されたメモリセルがその意図したプログラム状態に達したかどうかを判定できる。選択されたメモリセルが意図されたプログラム状態に達した場合、そのメモリセルをそれ以上プログラミングすることを禁止することができる。選択されたメモリセルが意図されたプログラム状態に達していない場合は、追加のプログラミングパルスを印加することができる。選択されたメモリセルが特定の数のプログラミングパルス（例えば、最大数）の後で意図されたプログラム状態に達していない場合、選択されたメモリセル、またはそのような選択されたメモリセルに関連したストリング、ブロックもしくはページは、不良としてマークすることができる。
【0050】
シングルレベルセル（ＳＬＣ）の場合、セルにプログラムされる２つの可能な電圧レベルがあり、１つの電圧レベルはバイナリの「１」を表し、別の電圧レベルはバイナリの「０」を表す。マルチレベルセル（ＭＬＣ）の場合、セルにプログラムされる４つの可能な電圧レベルがある。４つの可能な電圧レベルは、「００」、「０１」、「１０」、及び「１１」を表す。ＭＬＣセルをプログラムするには、複数のプログラミングパルスが印加される。第一パルスは、セルの最上位ビットか最下位ビットかいずれかを表すデータの第一「ページ」をプログラムする。第二パルスは、第一パルスによってプログラムされなかったセルのもう１つのビットを表すデータの第二「ページ」をプログラムする。同様に、トリプルレベルセル（ＴＬＣ）は、８個の可能な電圧レベルを格納し、クワッドレベルセル（ＱＬＣ）は１６個の可能な電圧レベルを格納する。
【0051】
１つまたは複数のメモリセルに格納された値を読み出すために、選択されたセルのワードラインに読み出し電圧が印加される。ワードラインのセルに格納された電圧が読み出し電圧よりも大きい場合、セルは電圧をセンスアンプに渡す。ＳＬＣセルの場合、読み出し電圧は、「１」及び「０」を表す２つの電圧の間にあるように選択される。ＭＬＣ、ＴＬＣ、及びＱＬＣの場合、セルに格納されている各ビットを読み出すために複数の読み出し操作が使用され、各読み出し操作は、異なる読み出し電圧を利用する。
【0052】
メモリセルまたはメモリセルのグループを消去する（例えば、消去は、典型的には、ブロックまたはサブブロックで実行される）には、対象となるメモリセルのワードラインを接地電位（例えば、Ｖｓｓ）などの電位に保持している間に、消去電圧（Ｖｅｒｓ）を、（例えば、１つまたは複数のビットラインを使用して、ゲートを選択してなど）消去対象のメモリセルの基板（したがって、ソースとドレインの間のチャネル）に印加して、その結果、対象となるメモリセルの電荷蓄積構造体からチャネルへの電荷を移動させる（例えば、直接注入またはファウラーノルドハイム（ＦＮ）トンネリングなど）ことができる。
【0053】
図３は、ブロック（例えば、ブロックＡ３０１Ａ、ブロックＢ３０１Ｂなど）及びサブブロック（例えば、サブブロックＡ０３０１Ａ０、サブブロックＡｎ３０１Ａｎ、サブブロックＢ０３０１Ｂ０、サブブロックＢｎ３０１Ｂｎなど）に編成される、複数のメモリセルストリング（例えば、Ａ０メモリストリング３０５Ａ０～３０７Ａ０、Ａｎメモリストリング３０５Ａｎ～３０７Ａｎ、Ｂ０メモリストリング３０５Ｂ０～３０７Ｂ０、Ｂｎメモリストリング３０５Ｂｎ～３０７Ｂｎなど）を含む３Ｄ ＮＡＮＤアーキテクチャ半導体メモリアレイ３００の例示的な概略図を示す。メモリアレイ３００は、典型的にはメモリデバイスのブロック、デバイスまたは他のユニットに見られる、より多くの同様の構造の一部を表す。
【0054】
メモリセルの各ストリングは、ソースライン（ＳＲＣ）３３５またはソース側選択ゲート（ＳＧＳ）（例えば、Ａ０ＳＧＳ３３１Ａ０～３３３Ａ０、ＡｎＳＧＳ３３１Ａｎ～３３３Ａｎ、Ｂ０ＳＧＳ３３１Ｂ０～３３３Ｂ０、ＢｎＳＧＳ２３１Ｂｎ～２３３Ｂｎなど）と、ドレイン側選択ゲート（ＳＧＤ）（例えば、Ａ０ＳＧＤ３２６Ａ０～３２８Ａ０、ＡｎＳＧＤ３２６Ａｎ～３２８Ａｎ、Ｂ０ＳＧＤ３２６Ｂ０～３２８Ｂ０、ＢｎＳＧＤ３２６Ｂｎ～３２８Ｂｎなど）との間で、Ｚ方向に、ソースからドレインに積み重ねられたいくつかの層の電荷蓄積トランジスタ（例えば、フローティングゲートトランジスタ、電荷トラップ構造など）を含む。３Ｄメモリアレイ内のメモリセルの各ストリングは、Ｘ方向に沿ってデータライン（例えば、ビットライン（ＢＬ）ＢＬ０～ＢＬ２ ３２０～３２２）として配置し、Ｙ方向に沿って物理ページとして配置することができる。
【0055】
物理ページ内では、各ティアはメモリセルのロウを表し、メモリセルの各ストリングはカラムを表す。サブブロックは１つ以上の物理ページを含むことができる。ブロックには、いくつかのサブブロック（または物理ページ）（例えば、１２８、２５６、３８４など）を含むことができる。本明細書では２つのブロックを有し、各ブロックは２つのサブブロックを有し、各サブブロックは単一の物理ページを有し、各物理ページは３つのメモリセルのストリングを有し、各ストリングは８個のティアのメモリセルを有するものとして示されているが、他の実施例では、メモリアレイ３００は、より多くのまたはより少ないブロック、サブブロック、物理ページ、メモリセルのストリング、メモリセル、またはティアを含むことができる。例えば、メモリセルの各ストリングは、必要に応じて、より多くのまたはより少ないティア（例えば、１６、３２、６４、１２８など）、ならびに電荷蓄積トランジスタ（例えば、選択ゲート、データラインなど）の上または下の半導体材料の１つまたは複数の追加のティアを含むことができる。一例として、４８ＧＢのＴＬＣのＮＡＮＤメモリデバイスは、ページあたり１８，５９２バイト（Ｂ）（１６，３８４＋２２０８バイト）のデータ、ブロックあたり１５３６ページ、プレーンあたり５４８ブロック、及びデバイスあたり４つ以上のプレーンを含むことができる。
【0056】
メモリアレイ３００内の各メモリセルは、アクセスライン（例えば、ワードライン（ＷＬ）ＷＬ００～ＷＬ７０３１０Ａ～３１７Ａ、ＷＬ０１～ＷＬ７１３１０Ｂ～３１７Ｂなど）に結合された（例えば、電気的またはその他の方法で動作可能に接続された）制御ゲート（ＣＧ）を含み、アクセスラインは、必要に応じて、専用のティアまたはティアの一部にわたって制御ゲート（ＣＧ）を集合的に結合する。３Ｄメモリアレイ内の特定のティア、及びそれに応じて、ストリング内の特定のメモリセルは、それぞれのアクセスラインを使用してアクセスまたは制御できる。選択ゲートのグループには、様々な選択ラインを使用してアクセスできる。例えば、Ａ０ＳＧＤ３２６Ａ０～３２８Ａ０に、Ａ０ＳＧＤラインＳＧＤＡ０３２５Ａ０を使用してアクセスすることができ、ＡｎＳＧＤ３２６Ａｎ～３２８Ａｎに、ＳＧＤラインＳＧＤＡｎ３２５Ａｎを使用してアクセスすることができ、Ｂ０ＳＧＤ３２６Ｂ０～３２８Ｂ０に、Ｂ０ＳＧＤラインＳＧＤＢ０３２５Ｂ０を使用してアクセスすることができ、ＢｎＳＧＤ３２６Ｂｎ～３２８Ｂｎに、ＢｎＳＧＤラインＳＧＤＢｎ３２５Ｂｎを使用してアクセスすることができる。Ａ０ＳＧＳ３３１Ａ０～３３３Ａ０及びＡｎＳＧＳ３３１Ａｎ～３３３Ａｎに、ゲート選択ラインＳＧＳ０３３０Ａを使用してアクセスすることができ、Ｂ０ＳＧＳ３３１Ｂ０～３３３Ｂ０及びＢｎＳＧＳ３３１Ｂｎ～３３３Ｂｎに、ゲート選択ラインＳＧＳ１３３０Ｂを使用してアクセスすることができる。
【0057】
一例では、メモリアレイ３００は、アレイのそれぞれのティアの各メモリセルまたは選択ゲートの制御ゲート（ＣＧ）（あるいはＣＧまたは選択ゲートの一部）を結合するように構成されるいくつかのレベルの半導体材料（例えば、ポリシリコンなど）を含むことができる。アレイ内のメモリセルの特定のストリングは、ビットライン（ＢＬ）及び選択ゲートなどの組み合わせを使用してアクセスされる、選択される、または制御されることができ、特定のストリング内の１つ以上のティアでの特定のメモリセルは、１つ以上のアクセスライン（例えば、ワードライン）を使用して、アクセスされる、選択される、または制御されることができる。
【0058】
図４に、本開示のいくつかの例による、複数のメモリセル４０４を有するメモリアレイ４０２と、メモリアレイ４０２との通信を提供するか、またはそれに対して１つ以上のメモリ操作を実行する１つ以上の回路またはコンポーネントと、を含むメモリダイ４００の例示的なブロック図を示す。メモリダイ４００は、ロウデコーダ４１２、カラムデコーダ４１４、センスアンプ４２０、ページバッファ４２２、セレクタ４２４、入出力（Ｉ／Ｏ）回路４２６、及びメモリ制御ユニット４３０を含むことができる。
【0059】
メモリアレイ４０２のメモリセル４０４は、第一及び第二ブロック４０２Ａ、４０２Ｂなどのブロックに配置することができる。各ブロックはサブブロックを含むことができる。例えば、第一ブロック４０２Ａは、第一及び第二サブブロック４０２Ａ０、４０２Ａｎを含むことができ、第二ブロック４０２Ｂは、第一及び第二サブブロック４０２Ｂ０、４０２Ｂｎを含むことができる。各サブブロックはいくつかの物理ページを含むことができ、各ページはいくつかのメモリセル４０４を含む。本明細書では２つのブロックを有し、各ブロックは２つのサブブロックを有し、各サブブロックはいくつかのメモリセル４０４を有するものとして示しているが、他の例では、メモリアレイ４０２は、より多いまたはより少ないブロック、サブブロック、メモリセルなどを含むことができる。他の例では、メモリセル４０４を、いくつかのロウ、カラム、ページ、サブブロック、ブロックなどに配置し、例えば、アクセスライン４０６、第一データライン４１０、あるいは１つまたは複数の選択ゲート、ソースラインなどを使用してアクセスすることができる。
【0060】
メモリ制御ユニット４３０は、メモリコントローラによってメモリインタフェースにおいて制御ライン４３２上で受信した１つ以上の信号及び／または命令／コマンドに従ってメモリダイ４００のメモリ操作を制御することができる（図１のメモリデバイス１００のコントローラ１０５及びホストインタフェース１２３に関して説明されるように）。それらのような信号及び／または命令は、例えば、所望の操作（例えば、書き込み、読み出し、消去など）を示す１つ以上のクロック信号及び／または制御信号、または１つ以上のアドレスライン４１６上で受信したアドレス信号（Ａ０～ＡＸ）を含み得る。メモリダイ４００の外部の１つまたは複数のデバイスは、制御ライン４３２の制御信号、またはアドレスライン４１６のアドレス信号の値を制御することができる。メモリダイ４００の外部のデバイスの例は、ホスト、メモリコントローラ、プロセッサ、または図４に示していない１つもしくは複数の回路もしくはコンポーネントを含むことができるが、これらに限定されない。
【0061】
メモリダイ４００は、アクセスライン４０６及び第一データライン４１０を使用して、メモリセル４０４のうちの１つもしくは複数にデータを転送する（例えば、書き込むまたは消去する）、またはそこからデータを転送する（例えば、読み出す）ことができる。ロウデコーダ４１２及びカラムデコーダ４１４は、アドレスライン４１６からアドレス信号（Ａ０～ＡＸ）を受け取ってデコードすることができ、アクセスすべきメモリセル４０４を決定することができ、上述のように、アクセスライン４０６（例えば、複数のワードライン（ＷＬ０～ＷＬｍ）のうちの１つまたは複数）あるいは第一データライン４１０（例えば、複数のビットライン（ＢＬ０～ＢＬｎ）のうちの１つまたは複数）のうちの１つまたは複数に信号を提供することができる。
【0062】
メモリダイ４００は、第一データライン４１０を使用してメモリセル４０４のデータの値を特定する（例えば、読み出す）か、またはそこに書き込まれるデータの値を決定するように構成されるセンスアンプ４２０などのセンス回路を含むことができる。例えば、メモリセル４０４の選択されたストリングにおいて、センスアンプ４２０のうちの１つまたは複数は、メモリアレイ４０２内で選択されたストリングを介してデータライン４１０へ流れる読み出し電流に応答して、選択されたメモリセル４０４の論理レベルを読み出すことができる。
【0063】
コントローラ１０５などのメモリダイ４００の外部の１つまたは複数のデバイスは、Ｉ／Ｏライン（ＤＱ０～ＤＱＮ）４０８、アドレスライン４１６（Ａ０～ＡＸ）、または制御ライン４３２を使用してメモリダイ４００と通信することができる。入出力（Ｉ／Ｏ）回路４２６は、例えば、制御ライン４３２及びアドレスライン４１６に従って、Ｉ／Ｏライン４０８を使用して、ページバッファ４２２またはメモリアレイ４０２の内外など、メモリダイ４００の内外にデータの値を転送することができる。ページバッファ４２２は、メモリダイ４００の外部の１つまたは複数のデバイスから受信したデータを、そのデータがメモリアレイ４０２の関連部分にプログラムされる前に記憶することができ、またはメモリアレイ４０２から読み出されたデータを、そのデータがメモリダイ４００の外部の１つまたは複数のデバイスに送信される前に記憶することができる。
【0064】
カラムデコーダ４１４は、アドレス信号（Ａ０～ＡＸ）を受け取って、１つまたは複数のカラム選択信号（ＣＳＥＬ１～ＣＳＥＬｎ）にデコードすることができる。セレクタ４２４（例えば、選択回路）は、カラム選択信号（ＣＳＥＬ１～ＣＳＥＬｎ）を受け取り、メモリセル４０４から読み出されるかまたはそこにプログラムされるデータの値を表すページバッファ４２２内のデータを選択することができる。選択されたデータは、ページバッファ４２２とＩ／Ｏ回路４２６との間で第二データライン４１８を使用して転送されることができる。いくつかの例では、フラッシュ変換層（図示せず）は、ホストによって提供されたアドレスを、ロウデコーダ４１２及びカラムデコーダ４１４によって使用される物理メモリアドレスにマッピングして、メモリアレイ４０２内のデータを読み出すことができる。
【0065】
メモリ制御ユニット４３０は、外部電源または供給源（例えば、内部または外部バッテリ、ＡＣ／ＤＣコンバータなど）から、電源電圧（Ｖｃｃ）４３４及び負電源（Ｖｓｓ）４３６（例えば、接地電位）などの正及び負の電源信号を受け取ることができる。特定の例では、メモリ制御ユニット４３０は、正または負の電源信号を内部的に提供するためのレギュレータ４２８を含むことができる。
【0066】
内部コピーバック対応スクランブラ
前述のように、メモリデバイスへの書き込み時にデータパターン要件を満たすように物理ページアドレスを利用してデータをスクランブルすることは、内部コピーバック操作がデータを変更せず、その代わりにダイ上の１つの位置にあるデータをもう１つの位置に直接コピーするときには、内部コピーバック操作ができない。データが最初に書き込まれたアドレスからアドレスが変わるため、現在データが格納されているセルの物理アドレスを使用して、内部コピーバック操作後にデータをスクランブル解除することはできない。
前述のように、メモリデバイスへの書き込み時にデータパターン要件を満たすように物理ページアドレスを利用してデータをスクランブルすることは、内部コピーバック操作がデータを変更せず、その代わりにダイ上の１つの位置にあるデータをもう１つの位置に直接コピーするときには、内部コピーバック操作ができない。データが最初に書き込まれたアドレスからアドレスが変わるため、現在データが格納されているセルの物理アドレスを使用して、内部コピーバック操作後にデータをスクランブル解除することはできない。
【0067】
前述のように、本開示は、シード値を生成するためのシード生成器を提供する方法、システム、及び機械可読媒体を記載し、このシード値は、ホストデータ及びメタデータの一方または両方を共にか別々にかいずれかでスクランブルするためのスクランブラによって使用される。次いで、シードは、スクランブルされたホストデータ及びメタデータに付加され、メモリデバイスに書き込まれる。いずれかの後続の内部コピーバック操作により、シードを含むデータが書き込まれたとおりに正確にコピーされ得る。次に、読み出し操作により、最初にシード（スクランブル解除されて格納されている）が読み出され、続いてそのシードが使用されてスクランブル操作が逆にされて、ホストデータ及びメタデータが取得されることにより、メモリデバイスから読み出されたデータがスクランブル解除される。この読み出し操作は、スクランブラのシードが、スクランブル解除状態で、メモリデバイスに書き込まれたデータと共に格納されるため、内部コピーバック操作の後でも機能する。
【0068】
前述のように、スクランブラは、いくつかの例では、データのスクランブル及びスクランブル解除に同じシード値を使用するが、他の例では、データのスクランブルに使用されたものとは異なる値を使用してデータのスクランブル解除を行う。例えば、鍵ペアの第一暗号鍵を使用して、ホストデータ及びメタデータの一方または両方を（暗号化することによって）スクランブルすることができ、鍵ペアの第二暗号鍵を使用して、データをスクランブル解除することができる。これらの例では、データをスクランブル解除するためにアンスクランブラによって使用される値（例えば、第二鍵）は、データと共に格納される。
【0069】
図５は、本開示のいくつかの例による書き込み操作のデータフローを示す。ホストデータ６１５は、メモリデバイスへの書き込みのためにホストから受信される。メタデータ６１０はコントローラ１０５、メモリダイ１３０などのメモリデバイスによって作成される、またはメタデータ６１０の一部はコントローラ１０５及びメモリダイ１３０の両方によって作成されてもよい。メタデータは、ホストデータに関する情報と、書き込み温度及びその他の詳細など、ホストデータが格納された条件に関する情報とを含む場合がある。
【0070】
次に、ホストデータ６１５及びメタデータ６１０は、スクランブラ６２０に入力される。スクランブラ６２０は、１つまたは複数のシード値を使用して、ホストデータ６１５及びメタデータ６１０を異なる値に可逆的に変換することができる任意のアルゴリズムであり得る。例えば、ＸＯＲ演算、暗号化演算（例えば、ＲＳＡ、データ暗号化規格、トリプルＤＥＳ、ＲＳＡ、Ｂｌｏｗｆｉｓｈ、Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ（ＡＥＳ）など）などである。当業者は、例えば、メタデータ及びホストデータをスクランブル解除するために利用される複数の鍵または他の値を利用するスクランブラアルゴリズムに、複数のシード値が利用されてもよく、またはいくつかの例では、メタデータ及びホストデータが分割されてもよく、異なるシードでスクランブルされてもよいことを理解するであろう。複数のシードが利用される例では、データをスクランブル解除するために使用される各シードは、スクランブルされたホストデータ及びメタデータとともに格納され得る。
【0071】
シード６３０は、スクランブルされたメタデータ及びホストデータ６３５を生成するためにスクランブラによって使用され得る。シード６３０は、シード生成器６２５によって生成され得る。いくつかの例では、シード生成器６２５は乱数生成器であり得る。シード生成器６２５は、ハードウェア乱数生成器、ソフトウェア乱数生成器などであり得る。シード生成器６２５は、真の乱数生成器または疑似乱数生成器であり得る。他の例では、シード生成器６２５は、暗号鍵生成器などであり得る。シード生成器６２５は、以前に決定されたシード値のリストから選択してもよく、または新しいシード値を生成してもよい（例えば、式またはハードウェアロジックの実行に基づいて）。各シードは、特にホストデータ６１５の受信に応答して生成されることができるため、第一ホストデータの第一シードは、後に受信したホストデータの第二シードとは異なる可能性がある。
【0072】
いくつかの例では、シード生成器６２５はシード処理される必要がある場合がある。例えば、シード生成器６２５が疑似乱数生成器である場合、シード生成器は、初期に、メモリデバイスの各スタートアップ時に、定期的に及び／または同様の時などに、シード処理され得る。シード生成器６２５は、現在の時間、現在の温度、メモリデバイスまたはメモリデバイスの一部（例えば、ダイ）の最後に書き込まれたワードに対応する物理アドレス、次に書き込まれた物理アドレスなどによってシード処理されてもよい。前述のように、シード生成器は、シードを定期的に（例えば、所定の期間後に）リフレッシュさせることができる。
【0073】
メモリデバイスに書き込まれた各ページは、そのページ用に生成されたまたは選択されたシードを有し得、このシードをスクランブラが使用して、ホストデータ及び／またはメタデータをスクランブルし得る。いくつかの例では、メタデータ及びホストデータの両方に対して単一のシードが生成されるが、他の例では、メタデータ及びホストデータに対して異なるシードが生成される。いくつかの例では、シード６３０及びスクランブラ６２０は、ホストデータ及びメタデータを一方から独立してスクランブル解除し得ることで、ホストデータを知ることなくメタデータをスクランブル解除し得るように、ホストデータ及びメタデータをスクランブルするように動作可能である。
【0074】
シードは、生成されて使用されると、スクランブルされたメタデータ及びホストデータに追加される（示されるように、スクランブルされたメタデータ及びホストデータの前に追加されるが、スクランブルされたメタデータ及びホストデータの後に追加される場合もある）。次に、結合されたシードならびにスクランブルされたメタデータ及びホストデータは、誤り訂正符号エンコーダ６４０でエンコードされることで、エンコードデータ６４５が生成され、メモリデバイスのメモリセルにプログラムされる。
【0075】
図６は、本開示のいくつかの例による読み出し操作のデータフローを示す。ホストは、論理アドレスを含む読み出し要求をメモリデバイスに送信する。これを、メモリデバイスは論理から物理の（Ｌ２Ｐ）テーブルを使用して物理アドレスに変換する。次いで、コマンドは、その物理アドレスに対応する適切なメモリダイに発行される。その後、メモリセルに適切な読み出し電圧を印加することによって、その物理アドレスにあるメモリセルが読み出される。得られたエンコードデータ６４５は、ＥＣＣデコーダ６５０でデコードされる。ＥＣＣデコードが成功する場合、スクランブルされたメタデータ及びホストデータ６３５ならびにシード６３０がリカバリされる。次に、シードがアンスクランブラ６５５によって使用されて、スクランブルされたメタデータ及びホストデータ６３５が元のメタデータ６１０及びホストデータ６１５にスクランブル解除される。アンスクランブラ６５５は、スクランブラ６２０によって実行される操作とは逆操作を適用することができる。例えば、スクランブラ６２０がＸＯＲ演算を適用して、メタデータ６１０及びホストデータ６１５を、シード６３０を有する乱数列とＸＯＲ演算する場合、アンスクランブラ６５５は、ＸＯＲ演算を適用し、シードを有する乱数列と、スクランブルされたメタデータ及びホストデータ６３５とをＸＯＲ演算することで、スクランブル解除されたメタデータ６１０及びホストデータ６１５が取得される。
【0076】
図７は、本開示のいくつかの例によるメモリデバイスにデータを書き込む方法７００のフローチャートを示す。操作７１０では、メモリデバイスは、データを受信してメモリセルに書き込むことができる。例えば、ホストは、ホストデータをメモリデバイスに書き込むようにメモリデバイスに指令することができる。この命令により、ホストはホストデータを提供してメモリデバイスに書き込むことができる。
【0077】
操作７１５では、シード値が生成され得る。シード値は、書き込むデータの受信に応答して生成され得る（例えば、データが受信されると同時に生成されることによって）。シード値は整数値の場合がある。シード値は、メモリデバイスが新しいデータをメモリセルに書き込むたびに、新たに生成されてもよく、または選択されてもよい。特定のシード値は、以前に生成されたシード値とは異なる場合がある。いくつかの例では、シード値は、特定のプレーン、特定のダイ、特定のメモリデバイスなどの内で一意であってもよい。他の例では、シード値は一意でなくてもよいが、最終的には、一連の異なるシード値の後に繰り返されてもよい。シード値は、ランダムでもよく、または疑似ランダムでもよい。前述のように、シード値は、ランダムに生成された値、暗号鍵などであってもよい。
【0078】
操作７２０では、書き込まれるデータは、シード値を使用してスクランブルされ得る。例えば、操作７１０で受信されたデータは、メモリデバイスによって生成されたメタデータと組み合わされ得、シード値を使用するスクランブルアルゴリズムによって変換され得る。例えば、アルゴリズムはＸＯＲアルゴリズムであってもよく、データ及びメタデータはシードとＸＯＲｄされ得ることで、スクランブルされた値が生成されてもよい。他の例では、データ及びメタデータはシードで暗号化されることができる。スクランブルアルゴリズムは、少なくとも２つの入力（データ（例えば、組み合わされたホストデータ及びメタデータ）、及びシード値）を取り、このデータとは異なるが、関数がシード値を使用してスクランブルされたデータを元のデータに変換し得るという点で可逆的でもある出力を生成する任意のアルゴリズムであってもよい。いくつかの例では、ホストデータのナレッジがなくてもメタデータがスクランブル解除され得るように、メタデータ及びホストデータはスクランブルされ得る。いくつかの例では、これを達成するために、メタデータ及びホストデータを同じシードまたは異なるシードで別々にスクランブルすることができる。ホストデータ及びメタデータが異なるシードでスクランブルされている場合、各シードは、エンコードされスクランブルされたメタデータ及びホストデータとともに格納され得る（例えば、操作７３０）。
【0079】
操作７２５では、シード値は、スクランブルされたデータ（例えば、ホストデータ及びメタデータ）と連結され得、エンコードされ得る。例えば、誤り訂正符号化（ＥＣＣ）スキームを使用する。次いで、このエンコードされたデータを、操作７３０ではメモリデバイスのダイ（例えば、第一ダイとして示される）の第一の複数のメモリセルに書き込ませることができる。例えば、エンコードされたデータは、メモリデバイスのワードを形成する一連のメモリセルに書き込まれ得る。前述のように、複数のシード値が利用される場合、複数のシード値が連結され得、ホストデータ及びメタデータとともに格納され得る。
【0080】
操作７３５では、メモリデバイスは、データが第一ダイの第二の複数のメモリセルにコピーされることを後で識別し得、第一及び第二の複数は異なるメモリセルであり得る。例えば、第一の複数のメモリセルはＳＬＣキャッシュを含むことができ、このキャッシュから、データは出てＭＬＣ、ＴＬＣ、またはＱＬＣストレージに移動する必要がある場合がある。操作７４０では、データは第二の複数のメモリセルにコピーされ得る。いくつかの例では、メモリデバイスの内部通信インタフェースを介して（例えば、コントローラに）転送されるデータはない。いくつかの例では、以下で説明されるように、メタデータ部分は、メタデータが更新される位置に（例えば、コントローラに）、メモリデバイスの内部通信インタフェースを介して転送されてもよく、そのメタデータが内部コピーバック中の格納のためにホストデータと組み合わされる位置に、転送されて返されてもよい。これらの例では、ホストデータ部分はメモリデバイス（コントローラなど）の内部通信インタフェースを介して転送されず、メタデータのみが転送される。さらに他の例では、ホストデータ及びメタデータの両方は、メモリデバイスの内部通信インタフェースを介して（例えば、コントローラに）転送され得、その後、転送されて返され得、第二の複数のセルに格納され得る。操作７３５及び７４０は、操作７１０～７３０から独立して起こる可能性がある。つまり、操作７３５～７４０で説明されているコピーバック操作は、後で起こる場合もあれば、まったく起こらない場合もある。
【0081】
図８は、本開示のいくつかの例によるメモリデバイスからデータを読み出す方法８００のフローチャートを示す。操作８１０では、メモリデバイスは、メモリデバイスに格納されたデータを読み出す要求を受信することができる。例えば、ホストは、メモリデバイスの特定の論理アドレスに格納されたデータを要求することができる。操作８１５では、データは、指示された位置でメモリデバイスから読み出される。読み出されるデータはエンコードされる。操作８２０では、エンコードされたデータがデコードされる。デコードされたデータは、１つまたは複数のシード値と、スクランブルされたデータ（ホストデータ及びメタデータ）を含む。操作８２５では、シード値（複数可）はデコードされたデータから抽出される。例えば、シード値は、スクランブルされたデータ（例えば、ホストデータ及びメタデータ）の前、後、またはそれに隣接して格納され得る。操作８３０では、スクランブルされたデータは、アンスクランブラによってシード値でスクランブル解除され得る。アンスクランブラは、スクランブラとは逆の変換を適用する任意のアルゴリズムであり得る。次に、ホストデータは、操作８３５でホストに送信される。いくつかの例では、操作８３５でホストに送信する前に、ホストデータをさらに処理することができる。
【0082】
メタデータの更新
前述のように、従来の内部コピーバック操作は、データのデコード及びスクランブル解除を行わないため、ホストデータに関連付けられた適切なメタデータを更新しない。これにより、これらのメタデータ値がホストデータを適切に読み出すために使用され得るため、信頼性の問題が発生する可能性がある。いくつかの例では、この問題を解決するために、メタデータがホストデータから分離され得、メタデータのみが、内部Ｉ／Ｏインタフェースを介して送信され得、コントローラによって更新され得る。次に、更新されたメタデータは、メモリダイに送り返され、ホストデータ（更新されたメタデータを待機している間にメモリバッファに格納され得る）と組み合わされ、ダイ上の新しい位置に書き込まれる。メタデータの送信は内部Ｉ／Ｏインタフェースに影響するが、Ｉ／Ｏ使用量は、通常、メタデータ及びホストデータの両方をコントローラに送り返すために必要なＩ／Ｏ量の１％未満である。
前述のように、従来の内部コピーバック操作は、データのデコード及びスクランブル解除を行わないため、ホストデータに関連付けられた適切なメタデータを更新しない。これにより、これらのメタデータ値がホストデータを適切に読み出すために使用され得るため、信頼性の問題が発生する可能性がある。いくつかの例では、この問題を解決するために、メタデータがホストデータから分離され得、メタデータのみが、内部Ｉ／Ｏインタフェースを介して送信され得、コントローラによって更新され得る。次に、更新されたメタデータは、メモリダイに送り返され、ホストデータ（更新されたメタデータを待機している間にメモリバッファに格納され得る）と組み合わされ、ダイ上の新しい位置に書き込まれる。メタデータの送信は内部Ｉ／Ｏインタフェースに影響するが、Ｉ／Ｏ使用量は、通常、メタデータ及びホストデータの両方をコントローラに送り返すために必要なＩ／Ｏ量の１％未満である。
【0083】
従来の方法では、ホストデータ及びメタデータは合わせてスクランブルされ、エンコードされる。ホストデータがメタデータと共に転送されない場合、コントローラはデータと共に格納されているＥＣＣ情報（ＥＣＣパリティビットなど）を適切に更新することができない。これにより、ＥＣＣ情報がホストデータ及びメタデータの両方に基づいて計算されるため、不正確なデコードになる。いくつかの例では、この問題を解決するために、メモリデバイスは、メタデータ及びホストデータに別個のＥＣＣ情報（例えば、別個のパリティビット）を格納するとともに、メタデータ及びホストデータに別個のＥＣＣプロセスを適用することができる。メタデータが更新されてエンコードされるとき、メタデータに関連付けられたパリティビットが更新される。ホストデータが影響を受けなかったため、ホストデータのＥＣＣ情報は、影響を受けておらず、更新される必要もない。したがって、メタデータが変更されていても、ホストデータが適切にデコードされることができる。
【0084】
図９は、メタデータ及びホストデータが別々にエンコードされる、本開示のいくつかの例による書き込み操作のデータフローを示す。メタデータ９１０及びホストデータ９１５は、スクランブラ９２０に入力される。シード生成器９２５がシード９３０を生成し、このシードは、メタデータ及びホストデータをスクランブルして、スクランブルされたホストデータ９３７を生成するために使用される。メタデータ及びホストデータは、スクランブルされたホストデータが存在しなくてもメタデータのスクランブル解除を可能にすることで、ホストデータを受信しなくてもメタデータを更新することを可能にする方法でスクランブルされる必要がある場合がある。
【0085】
これは、スクランブルされたメタデータを計算する際にホストデータを利用しないスクランブルアルゴリズムを利用することによって達成され得る。例えば、シードを有する乱数列をデータとビット単位の方法でＸＯＲ演算するＸＯＲ演算は、スクランブルされたデータと同じＸＯＲ値を適用することで逆にされることができる。これらの例では、メタデータがホストデータから分離されている場合でも、スクランブル解除はまだ機能する。これらの例では、同じシード値を使用して、メタデータ及びホストデータをスクランブルすることができる。
【0086】
他の例では、メタデータ９１０及びホストデータ９１５は、異なるシード値でスクランブルされ得る。例えば、データ（例えば、スクランブル解除されたメタデータの値）をスクランブル解除する（例えば、暗号解除する）ためにメタデータ及びホストデータの両方が存在する必要がある操作（例えば、いくつかの暗号アルゴリズム）をスクランブラ９２０が実行する場合、メタデータ及びホストデータは、別々のシードで別々にスクランブルされることができる。これらの例では、両方のシードが格納されてもよく、または一方のシードが他方のシードから推定されることができる場合、１つのシードのみが格納されてもよい。他の例では、それらは同じシード値であってもよいが、メタデータのスクランブル解除にホストデータ（スクランブルされたかスクランブル解除されたかいずれか）のナレッジが不要であるように、スクランブル操作が行われる。
【0087】
スクランブルされたメタデータ９３５及びシード９３０がＥＣＣエンコーダ９４０に入力されることができると、エンコードされたメタデータ９４５が生成されることができる。別個に、スクランブルされたホストデータ９３７がＥＣＣエンコーダ９４０にフィードされることができると、エンコードされたホストデータ９４７が生成されることができる。次に、エンコードされたメタデータ９５０及びエンコードされたホストデータ９５２は（パリティビットなどのＥＣＣ情報とともに）メモリデバイスのメモリセルに書き込まれることができる。示されるように、シード９３０は、スクランブルされたメタデータ９３５と共にエンコードされるが、他の例では、シード９３０は、スクランブルされたホストデータ９３７と共に、またはスクランブルされたメタデータ９３５とスクランブルされたホストデータ９３７の両方と共にエンコードされてもよい。
【0088】
図１０は、メタデータ及びホストデータが別々にエンコードされる、本開示のいくつかの例によるメタデータ更新を伴う内部コピーバック操作のデータフロー１０００を示す。エンコードされたメタデータ１０１０及びエンコードされたホストデータ１０１５が媒体から読み出される。エンコードされたホストデータ１０１５は、ページバッファ１０２０などのメモリバッファに格納される。いくつかの例では、エンコードされたメタデータ１０１０もまたバッファに格納される（メタデータが更新される必要がない場合）。
【0089】
エンコードされたメタデータ１０１０は、通信インタフェースを介してコントローラに転送され、そこで、エンコードされたメタデータ１０１０はデコーダ１０２５によってデコードされ、アンスクランブラ１０３０によってスクランブル解除される。スクランブラ用のパリティデータなどのＥＣＣ情報及びシード（メタデータ、ホストデータ、またはその両方と共にエンコードされ得る）もまた転送されることができると、デコーダ１０２５及びアンスクランブラ１０３０で使用され得る。メタデータのＥＣＣチェックに失敗した場合、メモリデバイスは、内部コピーバック操作をアボートし、データのリカバリステップに入る場合がある。
【0090】
メタデータが読み出されることができると、１０３５では、メタデータを更新する必要があるかどうかが決定されることができる。例えば、ドライブの書き込み温度、書き込み時間などを更新する。メタデータを更新する必要がない場合には、インジケーションがメモリダイに送り返されても、送り返されなくてもよい。例えば、変更の必要がないことを指示するメッセージである。他の例では、メタデータが更新されない場合でも、メタデータは再ランダム化され、再エンコードされ、送り返される場合がある。これは、メタデータに誤りがないことを確保するという利点を有する。いくつかの例では、書き込まれたメタデータが十分に近い場合（例えば、指定された距離内）、システムはメタデータを更新しないと決定する場合がある。したがって、データが最初に書き込まれたときのドライブ温度が現在の温度に近い場合、メタデータは更新されなくてもよい。いくつかの例では、システムがメタデータを常に更新する（例えば、書き込みタイムスタンプを更新する）ように構成されている場合があるため、この決定はオプションである。いくつかの例では、すべてのメタデータが更新され、他の例では、メタデータの一部のフィールドのみが更新される。いくつかの例では、メタデータの特定のフィールドが更新されるかどうかは、特定のルールに依存する場合がある。例えば、１つの特定のフィールドは常に更新され得るが、残りのフィールドは、ルールが評価した結果、メタデータフィールドを更新する必要があることを示す場合にのみ更新され得る。例えば、ルールは、データが最初に書き込まれた温度と現在の温度の差が閾値を上回る場合、書き込み温度が更新され得、そうでない場合、書き込み温度が更新され得ないというものであってもよい。
【0091】
１０３５でメタデータを更新する必要があると決定する場合、メタデータアップデータ１０４０によってメタデータが更新される。例えば、メモリデバイスにおける様々なセンサからの様々な測定値（例えば、温度、時間など）を組み込むことによる。次いで、スクランブラ１０４５は、メタデータをスクランブルするために最初に使用されたのと同じ鍵を使用して、更新されたメタデータをスクランブルする。次に、エンコーダ１０５０は、スクランブルされ更新されたメタデータをエンコードし、新しいＥＣＣ情報を生成する。次いで、関連する更新されたＥＣＣ情報（例えば、パリティビット）を有するエンコードされたメタデータは、メモリダイに送り返され、ページバッファ１０２０ではエンコードされたホストデータと組み合わされる。次いで、この更新されたメタデータとホストデータとの組み合わせは、媒体に書き込まれる。
【0092】
図１１は、本開示のいくつかの例によるメモリデバイスにデータを書き込む方法１１００のフローチャートを示す。図１１は、図１のコントローラ１０５など、メモリデバイスのコントローラによって実行され得る。操作１１１０では、コントローラは、ホストデータを含む書き込み要求を受信することができる。操作１１１５では、コントローラは、ホストデータに対応するメタデータを決定することができる。例えば、書き込み温度、データが書き込まれた時間などである。操作１１２０では、コントローラは、ホストデータを知ることなく、メタデータがスクランブル解除され得るように、メタデータ及びホストデータをスクランブルする。別の言い方をすれば、スクランブルプロセスはホストデータを利用しないため、メタデータのスクランブル解除にホストデータのナレッジが必要ない。例えば、メタデータは、ホストデータとは別の操作で、シードまたは鍵（ホストデータをスクランブルするために使用されるのと同じシードまたは鍵か、別のシードまたは鍵かいずれか）でスクランブルされる場合がある。さらに他の例では、特定のスクランブルアルゴリズムの場合、個別の処理は必要とされない場合がある。つまり、スクランブルアルゴリズムの性質により、シードが与えられると、ビットの独立したスクランブル解除が可能になる。例えば、メタデータのスクランブル解除されたビットの値は、鍵の値を除いて、メタデータ（ホストデータなど）以外のいかなるビットの値にも依存しない。
【0093】
操作１１２５では、スクランブルされたホストデータ及びメタデータは、別々のエンコード情報で別々にエンコードされる。操作１１３０では、コントローラは、エンコードされたメタデータ及びエンコードされたホストデータをメモリデバイスに格納させることができる。例えば、コントローラは、内部通信インタフェースを介して、エンコードされたメタデータ及びエンコードされたホストデータを格納するようにメモリセルの物理ワードライン（複数可）をプログラムするようにメモリダイに指令するコマンドを送信することができる。
【0094】
図１２は、本開示のいくつかの例による内部コピーバック操作中にメモリデバイスにデータを書き込む方法１２００のフローチャートを示す。図１２は、図１のコントローラ１０５など、メモリデバイスのコントローラによって実行され得る。操作１２１０では、内部コピーバックコマンド（コントローラによって発行されたか、メモリダイ内で生成されたかいずれか）に応答して、エンコードされておりスクランブルされているメタデータを、メモリダイが送信してもよく、コントローラが受信してもよい。このメタデータは、ホストデータなしで、デコードされる及び／またはスクランブル解除されることができるように、エンコードされる及び／またはスクランブルされる。つまり、ホストデータはメモリダイによってコントローラに送信されない。
【0095】
操作１２１５では、メタデータは、エンコード情報を使用してデコードされる。前述のように、デコードに失敗した場合（例えば、メタデータに訂正不可能なＥＣＣ誤りがある場合）、メモリデバイスは内部コピーバック操作をキャンセルし、リカバリ操作によるデータのリカバリを試みる。操作１２２０では、コントローラは、操作１２１５からのデコードされたメタデータをスクランブル解除する。例えば、デコードされたメタデータに追加されたシード、またはメモリダイによって送信されたシードを使用することによる。前述のように、シードはスクランブルされない場合がある。操作１２２０は、ホストデータまたはホストデータに対応するデータのナレッジなしで、デコードされたメタデータをスクランブル解除する。すなわち、操作１２２０のスクランブル解除は、ホストデータ、エンコードされたホストデータ、スクランブルされたホストデータ、エンコードされスクランブルされたホストデータなどのナレッジを必要としない。
【0096】
次いで、操作１２２５では、スクランブル解除されデコードされたメタデータが更新される。例えば、書き込み温度の更新、書き込み時間の更新などである。前述のように、いくつかの例では、メタデータまたはメタデータのフィールドは、１つまたは複数のルールの評価結果、現在のメタデータ、現在のメモリデバイスの状態（例えば、温度、時間など）などに基づいて選択的に更新され得る。メタデータは、現在のメモリデバイスの状態で更新される場合がある。操作１２３０では、更新されたメタデータがシードでスクランブルされる。操作１２３５では、スクランブルされ更新されたメタデータがエンコードされる。操作１２４０では、エンコードされスクランブルされ更新されたメタデータは、メモリダイに送り返されることで、格納されているスクランブルされエンコードされたホストデータと組み合わされ、メモリセルに書き込まれる。
【0097】
図１３は、本開示のいくつかの例によるメモリデバイス上での内部コピーバック操作方法１３００のフローチャートを示す。図１３は、図１のメモリダイ１３０など、メモリデバイスのメモリダイによって実行され得る。メモリダイ１３０は、処理回路及びワーキングメモリ（例えば、揮発性メモリ）を有することができる。処理回路は、方法１３００を実行するように構成され得る１つまたは複数のプロセッサであり得る。操作１３１０では、メモリダイ１３０は、メモリダイ内の１つまたは複数のメモリ位置に対する内部コピーバックコマンドを識別し得る。例えば、コントローラによってコマンドが発行され得、ＳＬＣキャッシュに対応するメモリセルに格納されたデータをＭＬＣ、ＴＬＣ、またはＱＬＣストレージに移動させるためのさまざまなトリガが識別され得るなどである。さまざまなトリガは、アイドル時間、ＳＬＣキャッシュの利用、コントローラコマンドなどを含み得る。ＳＬＣキャッシュと最終的なターゲットＭＬＣ、ＴＬＣ、またはＱＬＣストレージとの両方が同じメモリダイ上にあってもよい。これらの例では（例えば、ソース及び宛先が同じメモリダイ上にあると識別される）、内部コピーバック操作を実行して、データ（ホストデータ及びメタデータ）を、コントローラとの通信インタフェースを介してデータ全体を転送することなく、ダイ上の第一位置から同じダイ上の第二位置にコピーし得る。
【0098】
操作１３１５では、メタデータ及びホストデータを取得するために、内部コピーバックのソースメモリ位置が読み出される。このメタデータ及びホストデータは、両方ともスクランブルされ、エンコードされる。操作１３２０では、ソースメモリ位置から読み出される、エンコードされスクランブルされたホストデータは、ページバッファなどのバッファにコピーされる。いくつかの例では、エンコードされスクランブルされたメタデータもまた、エンコードされスクランブルされたホストデータと同じページバッファなどのバッファにコピーされ得る。
【0099】
操作１３２５では、エンコードされスクランブルされたメタデータは、内部通信インタフェース（例えば、通信バス）を介して更新するためにコントローラに送信され得る。操作１３３０では、メモリダイは、更新されたメタデータ、またはメタデータを更新する必要がないというインジケーションを受信することができる。操作１３３５では、メモリダイは、エンコードされスクランブルされたホストデータと共に、エンコードされてスクランブルされ更新されたメタデータ（またはメタデータを更新する必要がない場合には元のメタデータ）を宛先メモリセルに書き込むことができる。
【0100】
図１４は、本明細書で論じられる技法（例えば、方法論）のうちの任意の１つ以上が実行され得る例示的なマシン１４００のブロック図を示す。例えば、メモリデバイス１００は、図１４の１つまたは複数のコンポーネントを含んでもよく、またはそれらによって実装されてもよい。ホスト１３５は、マシン１４００の１つもしくは複数のコンポーネントであってもよく、またはそれを含んでもよい。これらの例では、メモリデバイス１００はマスストレージ１４２１であってもよい。マシン１４００の１つまたは複数のコンポーネントは、図１～１３の方法または構造のうちの１つまたは複数を実装することができる。例えば、命令１４２４の操作による。
【0101】
代替の実施形態では、マシン１４００は、スタンドアロンデバイスとして動作する場合もあれば、他のマシンに接続される（例えば、ネットワーク化される）場合もある。ネットワーク化された展開では、マシン１４００は、サーバクライアントネットワーク環境においてサーバマシン、クライアントマシン、または両方の能力で動作することができる。一例では、マシン１４００は、ピアツーピア（Ｐ２Ｐ）（または他の分散型）ネットワーク環境でピアマシンとして機能することができる。マシン１４００は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、ＩｏＴデバイス、自動車システム、ホストデバイス、メモリデバイス、またはそのマシンによって実行されるアクションを指定する命令（シーケンシャルまたはその他の方法）を実行することが可能な任意のマシンであることができる。マシン１４００のコンポーネントは、メモリデバイス（例えば、プロセッサ、メインメモリ、マスストレージなど）に存在することができる。さらに単一のマシンしか示していないが、用語「マシン」は、また、クラウドコンピューティング、ソフトウェアアズアサービス（ＳａａＳ）、他のコンピュータクラスタ構成などの本明細書で説明される方法論の任意の１つ以上の方法論を実施するために命令のセット（または複数のセット）を個別にまたは共同で実行するマシンの任意の集合体を含むと解釈されるものとする。
【0102】
本明細書で説明される実施例は、論理、構成要素、デバイス、パッケージ、もしくは機構を含み得るか、またはそれらによって動作し得る。電気回路は、ハードウェア（例えば、単純な回路、ゲート、ロジックなど）を含む有形のエンティティに実装された回路の集合（例えば、セット）である。電気回路の構成要素は、時間の経過及び基礎となるハードウェアの変動性に柔軟に対応し得る。電気回路は、単独でまたは組み合わせて、動作時に特定のタスクを遂行し得る構成要素を含む。一実施例では、電気回路のハードウェアは、特定の動作（例えば、ハードワイヤード）を行うように不変に設計され得る。一実施例では、電気回路のハードウェアは、特定の動作の命令をエンコードするために、物理的に修正された（例えば、磁気的、電気的、不変質量粒子の可動配置など）コンピュータ可読媒体を含む、可変的に接続された物理的構成要素（例えば、実行ユニット、トランジスタ、単純な回路など）を含み得る。物理的構成要素を接続する際に、ハードウェア構成物の基礎となる電気的特性は、例えば、絶縁体から導体に、またはその逆に変更される。この命令により、関係するハードウェア（例えば、実行ユニットまたはロード機構）は、可変接続を介してハードウェア内に回路網の構成要素を作成して、動作中に特定のタスクの一部を実行できるようになる。したがって、コンピュータ可読媒体は、デバイスが動作しているときに、回路網の他の構成要素に通信可能に結合される。一例では、物理的構成要素のいずれも、複数の回路網の複数の要素の中で使用できる。例えば、動作中、実行ユニットは、ある時点で第一回路網の第一回路で使用され、別の時点で第一回路網の第二回路によってまたは第二回路網の第三回路によって再利用される場合がある。
【0103】
マシン（例えば、コンピュータシステム）１４００（例えば、ホストデバイス１３５、メモリデバイス１００など）は、ハードウェアプロセッサ１４０２（例えば、中央処理装置（ＣＰＵ）、グラフィックスプロセッシングユニット（ＧＰＵ）、ハードウェアプロセッサコア、またはメモリコントローラ１０５のプロセッサ１１５のようなそれらの任意の組み合わせなど）、メインメモリ１４０４及びスタティックメモリ１４０６を含むことができ、これらの一部またはすべては、インターリンク（例えば、バス）１４０８を介して互いに通信することができる。マシン１４００は、ディスプレイユニット１４１０、英数字入力デバイス１４１２（例えば、キーボード）、及びユーザインタフェース（ＵＩ）ナビゲーションデバイス１４１４（例えば、マウス）をさらに含むことができる。一例では、ディスプレイユニット１４１０、入力デバイス１４１２、及びＵＩナビゲーションデバイス１４１４は、タッチスクリーンディスプレイであることができる。マシン１４００は、センサ１４１６、信号発生デバイス１４１８（例えば、スピーカ）、及びネットワークインタフェースデバイス１４２０をさらに含むことができる。センサ１４１６は、全地球測位システム（ＧＰＳ）センサ、コンパス、加速度計、及び／または他のセンサを含んでもよい。マシン１４００は、１つ以上の周辺機器（例えば、プリンタ、カードリーダなど）と通信する、またはそれらを制御するために、シリアル（例えば、ユニバーサルシリアルバス（ＵＳＢ））、パラレル、または他の有線もしくは無線（例えば、赤外線（ＩＲ）、近距離無線通信（ＮＦＣ）など）接続などの出力コントローラ１４２８を含むことができる。
【0104】
マスストレージデバイス１４２１は、本明細書で説明される技術または機能の任意の１つ以上を組み入れるまたはそれによって利用されるデータ構造または命令１４２４（例えば、ソフトウェア）の１つ以上のセットが格納される、機械可読媒体１４２２を含み得る。命令１４２４もまた、マシン１４００によるそれらの実行中に、メインメモリ１４０４内に、スタティックメモリ１４０６内に、またはハードウェアプロセッサ１４０２内に、完全に、または少なくとも部分的に常駐することができる。一例では、ハードウェアプロセッサ１４０２、メインメモリ１４０４、スタティックメモリ１４０６、またはマスストレージデバイス１４１６の１つまたは任意の組み合わせは、機械可読媒体１４２２を構成することができる。
【0105】
機械可読媒体１４２２は、単一の媒体として示されているが、用語「機械可読媒体」は、１つ以上の命令１４２４を格納するように構成された単一の媒体または複数の媒体（例えば、集中型もしくは分散型のデータベース、または関連付けられたキャッシュ及びサーバ）を含む場合がある。
【0106】
用語「機械可読媒体」は、マシン１４００による実行のための命令を格納する、エンコードする、もしくは搬送することができ、マシン１４００に、本開示の技術のいずれか１つ以上を実行させる、またはそのような命令によって使用される、もしくはそのような命令と関連付けられるデータ構造を格納する、エンコードする、もしくは搬送することができる任意の媒体を含むことができる。非限定的な機械可読媒体の例には、ソリッドステートメモリ、ならびに光媒体及び磁気媒体が含まれ得る。いくつかの例では、機械可読媒体１４２２は非一時的な機械可読媒体である。一実施例では、大容量の（ｍａｓｓｅｄ）機械可読媒体は、不変（例えば、静止）質量を有する複数の粒子を有する機械可読媒体を含む。したがって、大容量の機械可読媒体は一時的な伝播信号ではない。大容量の機械可読媒体の具体的な実施例には、半導体メモリデバイス（例えば、電気的プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、電子的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）及びフラッシュメモリデバイスなどの不揮発性メモリ、内蔵ハードディスク及びリムーバブルディスクなどの磁気ディスク、光磁気ディスク、ならびにＣＤ－ＲＯＭ及びＤＶＤ－ＲＯＭディスクが含まれ得る。
【0107】
命令１４２４（例えば、ソフトウェア、プログラム、オペレーティングシステム（ＯＳ）等）または他のデータは、マスストレージデバイス１４２１に格納され、プロセッサ１４０２による使用のためにメモリ１４０４によってアクセスできる。メモリ１４０４（例えば、ＤＲＡＭ）は、一般的に、高速であるが揮発性であり、ひいては、「オフ」状態にある期間を含む長期記憶に適しているストレージデバイス１４２１（例えば、ＳＳＤ）とは異なるタイプのストレージである。ユーザまたはマシン１４００が使用する命令１４２４またはデータは、典型的には、プロセッサ１４０２が使用するためにメモリ１４０４にロードされる。メモリ１４０４が一杯になると、メモリ１４０４を補うために、ストレージデバイス１４２１からの仮想空間を割り当てることができるが、ストレージデバイス１４２１は、典型的には、メモリ１４０４よりも遅く、書き込み速度は、典型的には、読み出し速度の少なくとも２倍遅いので、仮想メモリの使用は、（メモリ１４０４、例えば、ＤＲＡＭとは対照的に）ストレージデバイスのレイテンシに起因するユーザエクスペリエンスを大幅に低下させる可能性がある。さらに、仮想メモリのためのストレージデバイス１４２１の使用は、ストレージデバイス１４２１の使用可能な寿命を大幅に減らす可能性がある。
【0108】
仮想メモリと対照的に、仮想メモリ圧縮（例えば、Ｌｉｎｕｘ（登録商標）カーネル特徴「ＺＲＡＭ」）は、ストレージデバイス１４２１へのページングを回避するために、メモリの一部を圧縮ブロックストレージとして使用する。ページングは、そのようなデータをストレージデバイス１４２１に書き込むことが必要であるまで圧縮ブロックで行われる。仮想メモリ圧縮は、ストレージデバイス１４２１の摩耗を減らしながら、メモリ１４０４の使用可能なサイズを増加させる。
【0109】
マスストレージ１４２１などのストレージデバイスは、ＮＡＮＤメモリデバイスなどのメモリデバイスであってもよい。ＭＭＣソリッドステートストレージデバイス（例えば、ｍｉｃｒｏ Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ（ｍｉｃｒｏＳＤ（商標））カードなど）を含む、マスストレージ１４２１などのストレージデバイスは、モバイル電子デバイスまたはモバイルストレージに最適化され得る。ＭＭＣデバイスは、ホストデバイスとの複数のパラレルインタフェース（例えば、８ビットパラレルインタフェースなど）を含み、多くの場合、ホストデバイスからコンポーネントを取り外し可能であり、分離している。対照的に、ｅＭＭＣ（商標）デバイスは回路基板に取り付けられ、ホストデバイスの構成要素と見なされ、シリアルＡＴＡ（商標）（シリアルＡＴ（アドバンストテクノロジ）アタッチメント、またはＳＡＴＡ）ベースのＳＳＤデバイスに匹敵する読み出し速度を備える。しかしながら、仮想デバイスまたは拡張現実デバイスを完全に可能にすること、増加しつつあるネットワーク速度を利用することなど、モバイルデバイスの性能に対する需要は増え続けている。この需要に応えて、ストレージデバイスは、パラレル通信インタフェースからシリアル通信インタフェースに移行してきた。コントローラ及びファームウェアを含むユニバーサルフラッシュストレージ（ＵＦＳ）デバイスは、専用の読み出し／書き込みパスを備える低電圧差動信号（ＬＶＤＳ）シリアルインタフェースを使用してホストデバイスと通信し、読み出し／書き込み速度をさらに向上させる。
【0110】
命令１４２４はさらに、いくつかの転送プロトコル（例えば、フレームリレー、インターネットプロトコル（ＩＰ）、伝送制御プロトコル（ＴＣＰ）、ユーザデータグラムプロトコル（ＵＤＰ）、ハイパーテキスト転送プロトコル（ＨＴＴＰ）など）のうちの任意の１つを利用するネットワークインタフェースデバイス１４２０を経由して伝送媒体を使用して通信ネットワーク１４２６を介して送信または受信される場合がある。通信ネットワークの例は、中でもローカルエリアネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、パケットデータネットワーク（例えば、インターネット）、携帯電話網（例えば、セルラーネットワーク）、従来型電話サービス（ＰＯＴＳ）ネットワーク、及び無線データネットワーク（例えば、Ｗｉ－Ｆｉ（登録商標）として知られる規格の電気電子技術者協会（ＩＥＥＥ）８０２．１１ファミリ、ＷｉＭａｘ（登録商標）として知られる規格のＩＥＥＥ８０２．１６ファミリ）、規格のＩＥＥＥ８０２．１５．４ファミリ、ピアツーピア（Ｐ２Ｐ）ネットワークを含む場合がある。一例では、ネットワークインタフェースデバイス１４２０は、通信ネットワーク１４２６に接続するために１つ以上の物理的なジャック（例えば、Ｅｔｈｅｒｎｅｔ、同軸ジャック、もしくは電話ジャック）または１つ以上のアンテナを含む場合がある。一例では、ネットワークインタフェースデバイス１４２０は、単一入力複数出力（ＳＩＭＯ）技術、複数入力複数出力（ＭＩＭＯ）技術、または複数入力単一出力（ＭＩＳＯ）技術のうちの少なくとも１つを使用して無線通信するために複数のアンテナを含む場合がある。用語「伝送媒体」は、マシン１４００による実行のための命令を格納する、符号化する、または搬送することができる任意の無形媒体を含み、そのようなソフトウェアの通信を容易にするためにデジタルもしくはアナログ通信信号、または他の無形媒体を含むと解釈されるものとする。
【0111】
上記の詳細な説明は、詳細な説明の一部を形成する添付図面に対する参照を含む。図面は、例示として、本発明を実施できる特定の実施形態を示す。これらの実施形態は、本明細書では「実施例」とも称される。こうした実施例は、図示または説明された要素に加えて要素を含み得る。しかしながら、本発明者らは、図示または説明されたそれらの要素のみが提供される実施例も企図する。さらに、本発明者らは、本明細書に図示または説明された特定の実施例（あるいはその１つ以上の態様）に関して、または他の実施例（あるいはその１つ以上の態様）に関して、図示または説明されたそれらの要素（あるいはその１つ以上の態様）の任意の組み合わせまたは変形を使用する実施例も企図する。
【0112】
本書では、用語「ａ」または「ａｎ」は、特許文書で一般的であるように、「少なくとも１つの（ａｔ ｌｅａｓｔ ｏｎｅ）」または「１つ以上の（ｏｎｅ ｏｒ ｍｏｒｅ）」の任意の他の例または使用法とは関係なく、１つまたは複数を含むために使用される。本書では、用語「または（ｏｒ）」は非排他的を指すために使用されるか、または別段の指示がない限り、「ＡまたはＢ（Ａ ｏｒ Ｂ）」は「ＡであるがＢではない（Ａ ｂｕｔ ｎｏｔ Ｂ）」、「ＢであるがＡではない（Ｂ ｂｕｔ ｎｏｔ Ａ）」、及び「Ａ及びＢ（Ａ ａｎｄ Ｂ）」を含み得るように使用される。添付の特許請求の範囲では、用語「含む（ｉｎｃｌｕｄｉｎｇ）」及び「～において（ｉｎ ｗｈｉｃｈ）」は、それぞれの用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」及び「そこで（ｗｈｅｒｅｉｎ）」の分かりやすい英語の均等物として使用される。また、以下の特許請求の範囲では、「含む（ｉｎｃｌｕｄｉｎｇ）」及び「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語はオープンエンド形式である。すなわち、請求項の中のそのような用語の後に示される要素に加えて要素を含むシステム、デバイス、物品、またはプロセスもその請求項の範囲に含まれると見なされる。さらに、以下の特許請求の範囲では、用語「第一」、「第二」、及び「第三」などは、単にラベルとして使用されており、その対象に対する数的な要件を課すことを意図していない。
【0113】
様々な実施例で、本明細書に記載の構成要素、コントローラ、プロセッサ、ユニット、エンジン、またはテーブルは、とりわけ、物理デバイスに格納された物理回路またはファームウェアを含むことができる。本明細書で使用される場合、「プロセッサ」は、限定されないが、マイクロプロセッサ、マイクロコントローラ、グラフィックスプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、または、プロセッサまたはマルチコアデバイスのグループを含む、任意の他のタイプのプロセッサまたは処理回路などの任意のタイプの計算回路を意味する。
【0114】
本開示による、本明細書に記載の様々な実施形態は、メモリセルの垂直構造（例えば、メモリセルのＮＡＮＤストリング）を利用するメモリを含む。本明細書で使用される、方向に関する形容詞は、メモリセルが形成される基板の表面に対するものとして解釈される（すなわち、垂直構造は基板表面から離れて延在すると解釈され、垂直構造の底端は基板表面に最も近い端と解釈され、垂直構造の上端は基板表面から最も遠い端と解釈される）。
【0115】
本明細書で使用される、水平、垂直、垂線、平行、直角などの方向に関する形容詞は、相対配向を指し得、特に明記しない限り、特定の幾何学的特性への厳密な順守を要求することを意図しない。例えば、本明細書で使用される垂直構造は、基板の表面に対し厳密に直角である必要はないが、代わりに、基板の表面に対し概して直角であり得、基板の表面と鋭角（例えば６０～１２０度など）を形成し得る。
【0116】
本明細書で説明されるいくつかの実施形態では、ソース側選択ゲート（ＳＧＳ）、制御ゲート（ＣＧ）、及びドレイン側選択ゲート（ＳＧＤ）に対し、異なるドーピング構成が適用され得、これらのそれぞれは、この実施例では、ポリシリコンから成り得、またはポリシリコンを少なくとも含み得、これにより、これらの層（例えばポリシリコンなど）は、エッチング液にさらされた時に、異なるエッチング速度を有することができる。例えば、３Ｄ半導体デバイスでモノリシックピラーを形成するプロセスでは、ＳＧＳ及びＣＧは、陥凹を形成し得、一方ＳＧＤは、少しの陥凹形態または陥凹もない形態に留まり得る。従って、これらのドーピング構成により、エッチング液（例えば水酸化テトラメチルアンモニウム（ＴＭＣＨ））を使用して３Ｄ半導体デバイスの別個の層（例えばＳＧＳ、ＣＧ、及びＳＧＤ）への選択的なエッチングが可能となり得る。
【0117】
本明細書で使用されるメモリセルを操作することには、メモリセルから読み出すこと、メモリセルへ書き込むこと、またはメモリセルを消去することが含まれる。メモリセルを意図された状態にする動作は、本明細書では「プログラミング」と呼ばれ、メモリセルへの書き込みまたはメモリセルからの消去（例えば、メモリセルは消去状態にプログラムされ得る）の両方を含むことができる。
【0118】
本開示の１つ以上の実施形態によれば、メモリデバイスの内部に、または外部に配置されるメモリコントローラ（例えば、プロセッサ、コントローラ、ファームウェアなど）は、摩耗サイクルの量、または摩耗状態（例えば、摩耗サイクルを記録すること、摩耗サイクルの発生時にメモリデバイスの動作をカウントすること、カウントを開始するメモリデバイスの動作を追跡すること、摩耗状態に対応するメモリデバイス特性を評価することなど）を決定すること（例えば、選択すること、設定すること、調整すること、計算すること、変更すること、クリアすること、通信すること、適合させること、導出すること、定義すること、利用すること、修正すること、適用することなど）ができる。
【0119】
本開示の１つ以上の実施形態によれば、メモリアクセスデバイスは、メモリ動作ごとにメモリデバイスに摩耗サイクル情報を提供するように構成され得る。メモリデバイス制御回路網（例えば、制御ロジック）は、摩耗サイクル情報に対応するメモリデバイスパフォーマンスの変化を補償するようにプログラムされ得る。メモリデバイスは、摩耗サイクル情報を受信し、この摩耗サイクル情報に応答して、１つ以上の動作パラメータ（例えば、値、特性）を決定することができる。
【0120】
要素が別の要素の「上にある（ｏｎ）」、別の要素に「接続している（ｃｏｎｎｅｃｔｅｄ ｔｏ）」、または別の要素と「結合している（ｃｏｕｐｌｅｄ ｗｉｔｈ）」と呼ばれる場合、その要素は、他の要素の上に直接あり得るか、直接接続し得るか、または直接結合し得るか、あるいは介在する要素が存在し得ることが理解されよう。対照的に、要素が別の要素の「上に直接ある（ｄｉｒｅｃｔｌｙ ｏｎ）」、別の要素に「直接接続している（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」、または別の要素と「直接結合している（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｗｉｔｈ）」と呼ばれる場合、介在する要素または層は存在しない。２つの要素がそれらを接続する線で図面に示されている場合、別段の指示がない限り、２つの要素は結合が可能であるか、または直接結合が可能であるかのいずれかである。
【0121】
本明細書で説明される方法の実施例は、少なくとも部分的に、マシンまたはコンピュータに実装することができる。一部の例は、上記の例に説明したような方法を電子デバイスが実施するように構成するように動作可能な命令でエンコードされたコンピュータ可読媒体または機械可読媒体を含み得る。このような方法の実装は、マイクロコード、アセンブリ言語コード、高水準言語コードなどのようなコードを含むことができる。このようなコードは、様々な方法を遂行するためのコンピュータ可読命令を含むことができる。コードは、コンピュータプログラム製品の一部を形成し得る。さらに、コードは、実行中または他の時間などに、１つ以上の揮発性または不揮発性の有形コンピュータ可読媒体に有形で記憶させることができる。これらの有形コンピュータ可読媒体の例は、限定的ではないが、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（例えば、コンパクトディスク及びデジタルビデオディスク）、磁気カセット、メモリカードまたはメモリスティック、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ソリッドステートドライブ（ＳＳＤ）、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイス、組み込みＭＭＣ（ｅＭＭＣ）デバイスなどを含み得る。
【0122】
上記の説明は、例示を意図したものであり、限定的なものではない。例えば、上述の例（またはその１つ以上の態様）は、互いと組み合わせて使用される場合がある。上記の説明を検討する際に当業者によってなど、他の実施形態を使用できる。これは、特許請求の範囲または意味を解釈または限定するために使用されないとの理解のもとに提供される。また、上記の発明を実施するための形態では、様々な特徴が本開示を効率化するために一緒にグループ化され得る。これは、特許請求されていない開示された特徴が任意の請求項に対して不可欠であることを意図すると解釈されるべきではない。むしろ、本発明の主題は、特定の開示されている実施形態のすべてに満たない特徴に存在する場合がある。したがって、次の特許請求の範囲は発明を実施するための形態にここで組み込まれ、各請求項は別個の実施形態として自立しており、このような実施形態は、様々な組み合わせまたは変形で相互に組み合わせることができると想到される。本発明の範囲は、特許請求の範囲、ならびにそのような特許請求の範囲に権利が与えられる均等物の全範囲を参照して決定されるべきである。
【0123】
その他の注記及び実施例
実施例１は、不揮発性メモリデバイスにデータを格納する方法であり、前記方法は、データを受信して、前記メモリデバイスの複数のメモリセルに書き込むことと、前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルして、スクランブルされたデータを生成することと、前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することと、前記エンコードされたデータを前記メモリデバイスの第一ダイの第一の複数のメモリセルに書き込ませることと、前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることとを含む。
実施例１は、不揮発性メモリデバイスにデータを格納する方法であり、前記方法は、データを受信して、前記メモリデバイスの複数のメモリセルに書き込むことと、前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルして、スクランブルされたデータを生成することと、前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することと、前記エンコードされたデータを前記メモリデバイスの第一ダイの第一の複数のメモリセルに書き込ませることと、前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることとを含む。
【0124】
実施例２では、実施例１の主題は、前記シード値を生成することが乱数を取得することを含むことを含む。
【0125】
実施例３では、実施例２の主題は、前記乱数を取得することがハードウェア乱数生成器を使用することを含むことを含む。
【0126】
実施例４では、実施例２～３の主題は、前記乱数が擬似乱数生成器から生成された擬似乱数であることを含む。
【0127】
実施例５では、実施例１～４の主題は、前記シード値が暗号鍵であることを含む。
【0128】
実施例６では、実施例１～５の主題は、前記スクランブルアルゴリズムがＸＯＲアルゴリズムであり、前記データをスクランブルすることが、前記データを前記シード値で生成された乱数列とＸＯＲ演算して、前記スクランブルされたデータを生成することを含むことを含む。
【0129】
実施例７では、実施例１～６の主題は、前記スクランブルアルゴリズムが暗号アルゴリズムであり、前記暗号アルゴリズム及び前記シード値を使用して前記データを変換することによって、前記データをスクランブルし、前記スクランブルされたデータを生成することが、前記データを前記シード値によって暗号化することを含むことを含む。
【0130】
実施例８では、実施例１～７の主題は、前記データの読み出し要求を受信することと、前記第二の複数のメモリセルから前記エンコードされたデータを読み出すことと、前記エンコードされたデータをデコードして、前記スクランブルされたデータ及び前記シード値を生成することと、前記スクランブルされたデータを前記シード値でスクランブル解除して、前記データを生成することとを含む。
【0131】
実施例９は、メモリデバイスであり、前記メモリデバイスは、複数のメモリセルを含む第一メモリダイ、コントローラを含み、前記コントローラは、データを受信して前記複数のメモリセルに書き込むことと、前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルして、スクランブルされたデータを生成することと、前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することと、前記エンコードされたデータを前記第一ダイの第一の複数のメモリセルに書き込ませることと、前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることとを含む操作を実行するように構成される。
【0132】
実施例１０では、実施例９の主題は、前記シード値を生成するという前記操作が乱数を取得することを含むことを含む。
【0133】
実施例１１では、実施例１０の主題は、前記メモリデバイスがハードウェア乱数生成器を含み、前記乱数を取得するという前記操作が、前記ハードウェア乱数生成器から前記乱数を取得することを含むことを含む。
【0134】
実施例１２では、実施例１０～１１の主題は、前記乱数が擬似乱数生成器から生成された擬似乱数であることを含む。
【0135】
実施例１３では、実施例９～１２の主題は、前記シード値が暗号鍵であることを含む。
【0136】
実施例１４では、実施例９～１３の主題は、前記スクランブルアルゴリズムがＸＯＲアルゴリズムであり、前記データをスクランブルするという前記操作が、前記データを前記シード値で生成された乱数列とＸＯＲ演算して、前記スクランブルされたデータを生成することを含むことを含む。
【0137】
実施例１５では、実施例９～１４の主題は、前記スクランブルアルゴリズムが暗号アルゴリズムであり、前記暗号アルゴリズム及び前記シード値を使用して前記データを変換することによって、前記データをスクランブルし、前記スクランブルされたデータを生成するという前記操作が、前記データを前記シード値によって暗号化することを含むことを含む。
【0138】
実施例１６では、実施例９～１５の主題は、前記操作が、前記データの読み出し要求を受信することと、前記第二の複数のメモリセルから前記エンコードされたデータを読み出すことと、前記エンコードされたデータをデコードして、前記スクランブルされたデータ及び前記シード値を生成することと、前記スクランブルされたデータを前記シード値でスクランブル解除して、前記データを生成することとをさらに含むことを含む。
【0139】
実施例１７は、命令を格納する、非一時的な機械可読媒体であり、前記命令は、実行されるとき、メモリデバイスに、データを受信して、前記メモリデバイスの複数のメモリセルに書き込むことと、前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルして、スクランブルされたデータを生成することと、前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することと、前記エンコードされたデータを前記第一ダイの第一の複数のメモリセルに書き込ませることと、前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることとを含む操作を実行させる。
【0140】
実施例１８では、実施例１７の主題は、前記シード値を生成するという前記操作が乱数を取得することを含むことを含む。
【0141】
実施例１９では、実施例１８の主題は、前記メモリデバイスがハードウェア乱数生成器を含み、前記乱数を取得するという前記操作が、前記ハードウェア乱数生成器から前記乱数を取得することを含むことを含む。
【0142】
実施例２０では、実施例１８～１９の主題は、前記乱数が擬似乱数生成器から生成された擬似乱数であることを含む。
【0143】
実施例２１では、実施例１７～２０の主題は、前記シード値が暗号鍵であることを含む。
【0144】
実施例２２では、実施例１７～２１の主題は、前記スクランブルアルゴリズムがＸＯＲアルゴリズムであり、前記データをスクランブルするという前記操作が、前記データを前記シード値で生成された乱数列とＸＯＲ演算して、前記スクランブルされたデータを生成することを有することを含む。
【0145】
実施例２３では、実施例１７～２２の主題は、前記スクランブルアルゴリズムが暗号アルゴリズムであり、前記暗号アルゴリズム及び前記シード値を使用して前記データを変換することによって、前記データをスクランブルし、前記スクランブルされたデータを生成するという前記操作が、前記データを前記シード値によって暗号化することを含むことを含む。
【0146】
実施例２４では、実施例１７～２３の主題は、前記操作が、前記データの読み出し要求を受信することと、前記第二の複数のメモリセルから前記エンコードされたデータを読み出すことと、前記エンコードされたデータをデコードして、前記スクランブルされたデータ及び前記シード値を生成することと、前記スクランブルされたデータを前記シード値でスクランブル解除して、前記データを生成することとをさらに含むことを含む。
【0147】
実施例２５は、命令を含む少なくとも１つの機械可読媒体であり、前記命令は、処理回路によって実行されるとき、実施例１～２４のいずれかを実装する操作を前記処理回路に実行させる。
【0148】
実施例２６は、実施例１～２４のいずれかを実装するための手段を含む装置である。
【0149】
実施例２７は、実施例１～２４のいずれかを実装するシステムである。
【0150】
実施例２８は、実施例１～２４のいずれかを実装する方法である。
【0151】
実施例２９は、不揮発性メモリデバイスにデータを格納する方法であり、前記方法は、データを受信して、前記メモリデバイスの複数のメモリセルに書き込むことと、前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルして、スクランブルされたデータを生成することと、前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することと、前記エンコードされたデータを前記メモリデバイスの第一ダイの第一の複数のメモリセルに書き込ませることと、前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることとを含む。
【0152】
実施例３０では、実施例２９の主題は、前記シード値を生成することが乱数を取得することを含むことを含む。
【0153】
実施例３１では、実施例３０の主題は、前記乱数を取得することがハードウェア乱数生成器を使用することを含むことを含む。
【0154】
実施例３２では、実施例３０～３１の主題は、前記乱数が擬似乱数生成器から生成された擬似乱数であることを含む。
【0155】
実施例３３では、実施例２９～３２の主題は、前記シード値が暗号鍵であることを含む。
【0156】
実施例３４では、実施例２９～３３の主題は、前記スクランブルアルゴリズムがＸＯＲアルゴリズムであり、前記データをスクランブルすることが、前記データを前記シード値で生成された乱数列とＸＯＲ演算して、前記スクランブルされたデータを生成することを有することを含む。
【0157】
実施例３５では、実施例２９～３４の主題は、前記スクランブルアルゴリズムが暗号アルゴリズムであり、前記暗号アルゴリズム及び前記シード値を使用して前記データを変換することによって、前記データをスクランブルし、前記スクランブルされたデータを生成することが、前記データを前記シード値によって暗号化することを含むことを含む。
【0158】
実施例３６では、実施例２９～３５の主題は、前記データの読み出し要求を受信することと、前記第二の複数のメモリセルから前記エンコードされたデータを読み出すことと、前記エンコードされたデータをデコードして、前記スクランブルされたデータ及び前記シード値を生成することと、前記スクランブルされたデータを前記シード値でスクランブル解除して、前記データを生成することとを含む。
【0159】
実施例３７は、メモリデバイスであり、前記メモリデバイスは、複数のメモリセルを含む第一メモリダイ、コントローラを含み、前記コントローラは、データを受信して前記複数のメモリセルに書き込むことと、前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルして、スクランブルされたデータを生成することと、前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することと、前記エンコードされたデータを前記第一ダイの第一の複数のメモリセルに書き込ませることと、前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることとを含む操作を実行するように構成される。
【0160】
実施例３８では、実施例３７の主題は、前記シード値を生成するという前記操作が乱数を取得することを含むことを含む。
【0161】
実施例３９では、実施例３８の主題は、前記メモリデバイスがハードウェア乱数生成器を含み、前記乱数を取得するという前記操作が、前記ハードウェア乱数生成器から前記乱数を取得することを含むことを含む。
【0162】
実施例４０では、実施例３８～３９の主題は、前記乱数が擬似乱数生成器から生成された擬似乱数であることを含む。
【0163】
実施例４１では、実施例３７～４０の主題は、前記シード値が暗号鍵であることを含む。
【0164】
実施例４２では、実施例３７～４１の主題は、前記スクランブルアルゴリズムがＸＯＲアルゴリズムであり、前記データをスクランブルするという前記操作が、前記データを前記シード値で生成された乱数列とＸＯＲ演算して、前記スクランブルされたデータを生成することを含むことを含む。
【0165】
実施例４３では、実施例３７～４２の主題は、前記スクランブルアルゴリズムが暗号アルゴリズムであり、前記暗号アルゴリズム及び前記シード値を使用して前記データを変換することによって、前記データをスクランブルし、前記スクランブルされたデータを生成するという前記操作が、前記データを前記シード値によって暗号化することを含むことを含む。
【0166】
実施例４４では、実施例３７～４３の主題は、前記操作が、前記データの読み出し要求を受信することと、前記第二の複数のメモリセルから前記エンコードされたデータを読み出すことと、前記エンコードされたデータをデコードして、前記スクランブルされたデータ及び前記シード値を生成することと、前記スクランブルされたデータを前記シード値でスクランブル解除して、前記データを生成することとをさらに含むことを含む。
【0167】
実施例４５は、命令を格納する、非一時的な機械可読媒体であり、前記命令は、実行されるとき、メモリデバイスに、データを受信して、前記メモリデバイスの複数のメモリセルに書き込むことと、前記データを受信することに応答して、前記データに対するスクランブラのシード値を生成することと、スクランブルアルゴリズム及び前記シード値を使用して前記データを変換することによって前記データをスクランブルして、スクランブルされたデータを生成することと、前記シード値と前記スクランブルされたデータとの両方をエンコードして、エンコードされたデータを作成することと、前記エンコードされたデータを前記第一ダイの第一の複数のメモリセルに書き込ませることと、前記エンコードされたデータが前記第一ダイ内の第二の複数のメモリセルにコピーされることを識別することと、前記エンコードされたデータが前記第二の複数のメモリセルにコピーされることを識別することに応答して、前記エンコードされたデータのホストデータ部分を前記第一ダイから前記メモリデバイスのコントローラに転送することなく、前記エンコードされたデータを前記第二の複数のメモリセルにコピーさせることとを含む操作を実行させる。
【0168】
実施例４６では、実施例４５の主題は、前記シード値を生成するという前記操作が乱数を取得することを含むことを含む。
【0169】
実施例４７では、実施例４６の主題は、前記メモリデバイスがハードウェア乱数生成器を含み、前記乱数を取得するという前記操作が、前記ハードウェア乱数生成器から前記乱数を取得することを含むことを含む。
【0170】
実施例４８では、実施例４６～４７の主題は、前記乱数が擬似乱数生成器から生成された擬似乱数であることを含む。
【0171】
実施例４９では、実施例４５～４８の主題は、前記シード値が暗号鍵であることを含む。
【0172】
実施例５０では、実施例４５～４９の主題は、前記スクランブルアルゴリズムがＸＯＲアルゴリズムであり、前記データをスクランブルするという前記操作が、前記データを前記シード値で生成された乱数列とＸＯＲ演算して、前記スクランブルされたデータを生成することを含むことを含む。
【0173】
実施例５１では、実施例４５～５０の主題は、前記スクランブルアルゴリズムが暗号アルゴリズムであり、前記暗号アルゴリズム及び前記シード値を使用して前記データを変換することによって、前記データをスクランブルし、前記スクランブルされたデータを生成するという前記操作が、前記データを前記シード値によって暗号化することを含むことを含む。
【0174】
実施例５２では、実施例４５～５１の主題は、前記操作が、前記データの読み出し要求を受信することと、前記第二の複数のメモリセルから前記エンコードされたデータを読み出すことと、前記エンコードされたデータをデコードして、前記スクランブルされたデータ及び前記シード値を生成することと、前記スクランブルされたデータを前記シード値でスクランブル解除して、前記データを生成することとをさらに含むことを含む。
【0175】
実施例５３は、命令を含む少なくとも１つの機械可読媒体であり、前記命令は、処理回路によって実行されるとき、実施例２９～５２のいずれかを実装する操作を前記処理回路に実行させる。
【0176】
実施例５４は、実施例２９～５２のいずれかを実装するための手段を含む装置である。
【0177】
実施例５５は、実施例２９～５２のいずれかを実装するシステムである。
【0178】
実施例５６は、実施例２９～５２のいずれかを実装する方法である。
【0179】
実施例５７は、メモリデバイスのコピーバック操作を実行する方法であり、前記方法は、前記メモリデバイスのメモリコントローラにおいて、前記メモリデバイスの内部通信インタフェースを介してメモリダイからエンコードされたメタデータを、コピーバック操作の開始に応答して受信することであって、前記メタデータに対応するホストデータが前記内部通信インタフェースを介して前記メモリダイによって送信されない、前記受信することと、前記エンコードされたメタデータをデコードして、デコードされたメタデータを生成することと、鍵値を使用して、前記デコードされたメタデータをスクランブル解除し、スクランブル解除されたメタデータを生成することであって、前記鍵値は前記デコードされたメタデータの一部として格納される、前記生成することと、前記スクランブル解除されたメタデータを更新して更新されたメタデータを生成することと、前記更新されたメタデータを前記鍵値でスクランブルし、スクランブルされ更新されたメタデータを生成することと、前記スクランブルされ更新されたメタデータをエンコードし、エンコードされ更新されたメタデータを生成することと、前記エンコードされ更新されたメタデータを前記メモリダイに送信することであって、前記エンコードされ更新されたメタデータはエンコードされたホストデータと組み合わされ、前記メモリダイ上の新しい位置に書き込まれる、前記送信することとを含む。
【0180】
実施例５８では、実施例５７の主題は、前記スクランブル解除されたメタデータを更新することが、書き込み温度を更新することを含むことを含む。
【0181】
実施例５９では、実施例５７～５８の主題は、前記スクランブル解除されたメタデータを更新することが、書き込み時間を更新することを含むことを含む。
【0182】
実施例６０では、実施例５７～５９の主題は、前記メモリデバイスの前記メモリダイにおいて、第一メモリ位置に対する内部コピーバックコマンドを識別することと、前記第一メモリ位置を読み出して、前記エンコードされたメタデータ及び前記エンコードされたホストデータを取得することと、前記エンコードされたホストデータを前記メモリダイ上のメモリバッファに格納することと、前記エンコードされたメタデータを前記メモリコントローラに送信することと、前記メモリコントローラから前記エンコードされ更新されたメタデータを受信することと、前記エンコードされ更新されたメタデータを、前記メモリバッファに格納された前記エンコードされたホストデータとともに、前記メモリダイ上の前記新しい位置に書き込むこととを含む。
【0183】
実施例６１では、実施例５７～６０の主題は、前記鍵値を使用して前記デコードされたメタデータをスクランブル解除してスクランブル解除されたメタデータを生成することが、前記デコードされたメタデータ及び前記鍵値にＸＯＲ演算を適用することを含むことを含む。
【0184】
実施例６２では、実施例５７～６１の主題は、前記エンコードされたメタデータが前記デコードに使用されるエンコード情報を含むことを含む。
【0185】
実施例６３では、実施例６２の主題は、前記エンコード情報が少なくとも１つのパリティビットであることを含む。
【0186】
実施例６４では、実施例６２～６３の主題は、前記エンコードされたメタデータの前記エンコード情報が、前記ホストデータに対応するエンコードされたホストデータに含まれる第二エンコード情報とは異なることを含む。
【0187】
実施例６５は、メモリコントローラを含むメモリデバイスであり、前記メモリコントローラは、前記メモリデバイスの内部通信インタフェースを介してメモリダイからエンコードされたメタデータを、コピーバック操作の開始に応答して受信することであって、前記メタデータに対応するホストデータは前記内部通信インタフェースを介して前記メモリダイによって送信されない、前記受信することと、前記エンコードされたメタデータをデコードしてデコードされたメタデータを生成することと、鍵値を使用して、前記デコードされたメタデータをスクランブル解除し、スクランブル解除されたメタデータを生成することであって、前記鍵値は前記デコードされたメタデータの一部として格納される、前記生成することと、前記スクランブル解除されたメタデータを更新して更新されたメタデータを生成することと、前記更新されたメタデータを前記鍵値でスクランブルし、スクランブルされ更新されたメタデータを生成することと、前記スクランブルされ更新されたメタデータをエンコードし、エンコードされ更新されたメタデータを生成することと、前記エンコードされ更新されたメタデータを前記メモリダイに送信することであって、前記エンコードされ更新されたメタデータはエンコードされたホストデータと組み合わされ、前記メモリダイ上の新しい位置に書き込まれる、前記送信することとを含む操作を実行するように構成される。
【0188】
実施例６６では、実施例６５の主題は、前記スクランブル解除されたメタデータを更新するという前記操作が書き込み温度を更新することを含むことを含む。
【0189】
実施例６７では、実施例６５～６６の主題は、前記スクランブル解除されたメタデータを更新するという前記操作が書き込み時間を更新することを含むことを含む。
【0190】
実施例６８では、実施例６５～６７の主題は前記メモリダイを含み、前記メモリダイはプロセッサを含み、前記プロセッサは、第一メモリ位置に対する内部コピーバックコマンドを識別することと、前記第一メモリ位置を読み出して、前記エンコードされたメタデータ及び前記エンコードされたホストデータを取得することと、前記エンコードされたホストデータを前記メモリダイ上のメモリバッファに格納することと、前記エンコードされたメタデータを前記メモリコントローラに送信することと、前記メモリコントローラから前記エンコードされ更新されたメタデータを受信することと、前記エンコードされ更新されたメタデータを、前記メモリバッファに格納された前記エンコードされたホストデータとともに、前記メモリダイ上の前記新しい位置に書き込むこととを含む操作を実行するように構成される。
【0191】
実施例６９では、実施例６５～６８の主題は、前記鍵値を使用して前記デコードされたメタデータをスクランブル解除し、スクランブル解除されたメタデータを生成するという前記操作が、前記デコードされたメタデータ及び前記鍵値にＸＯＲ演算を適用することを含むことを含む。
【0192】
実施例７０では、実施例６５～６９の主題は、前記エンコードされたメタデータが前記デコードに使用されるエンコード情報を含むことを含む。
【0193】
実施例７１では、実施例７０の主題は、前記エンコード情報が少なくとも１つのパリティビットであることを含む。
【0194】
実施例７２では、実施例７０～７１の主題は、前記エンコードされたメタデータの前記エンコード情報が、前記ホストデータに対応するエンコードされたホストデータに含まれる第二エンコード情報とは異なることを含む。
【0195】
実施例７３は、命令を格納する非一時的な機械可読媒体であり、前記命令は、メモリデバイスによって実行されるとき、前記メモリデバイスの内部通信インタフェースを介してメモリダイからエンコードされたメタデータを、コピーバック操作の開始に応答して受信することであって、前記メタデータに対応するホストデータは前記内部通信インタフェースを介して前記メモリダイによって送信されない、前記受信することと、前記エンコードされたメタデータをデコードしてデコードされたメタデータを生成することと、鍵値を使用して、前記デコードされたメタデータをスクランブル解除し、スクランブル解除されたメタデータを生成することであって、前記鍵値は前記デコードされたメタデータの一部として格納される、前記生成することと、前記スクランブル解除されたメタデータを更新して更新されたメタデータを生成することと、前記更新されたメタデータを前記鍵値でスクランブルし、スクランブルされ更新されたメタデータを生成することと、前記スクランブルされ更新されたメタデータをエンコードし、エンコードされ更新されたメタデータを生成することと、前記エンコードされ更新されたメタデータを前記メモリダイに送信することであって、前記エンコードされ更新されたメタデータはエンコードされたホストデータと組み合わされ、前記メモリダイ上の新しい位置に書き込まれる、前記送信することとを含む操作を前記メモリデバイスに実行させる。
【0196】
実施例７４では、実施例７３の主題は、前記スクランブル解除されたメタデータを更新するという前記操作が書き込み温度を更新することを含むことを含む。
【0197】
実施例７５では、実施例７３～７４の主題は、前記スクランブル解除されたメタデータを更新するという前記操作が書き込み時間を更新することを含むことを含む。
【0198】
実施例７６では、実施例７３～７５の主題は、前記操作が、前記メモリダイにおいて、第一メモリ位置に対する内部コピーバックコマンドを識別することと、前記第一メモリ位置を読み出して、前記エンコードされたメタデータ及び前記エンコードされたホストデータを取得することと、前記エンコードされたホストデータを前記メモリダイ上のメモリバッファに格納することと、前記エンコードされたメタデータを前記メモリコントローラに送信することと、前記メモリコントローラから前記エンコードされ更新されたメタデータを受信することと、前記エンコードされ更新されたメタデータを、前記メモリバッファに格納された前記エンコードされたホストデータとともに、前記メモリダイ上の前記新しい位置に書き込むこととをさらに含むことを含む。
【0199】
実施例７７は、命令を含む少なくとも１つの機械可読媒体であり、前記命令は、処理回路によって実行されるとき、実施例５７～７６のいずれかを実装する操作を前記処理回路に実行させる。
【0200】
実施例７８は、実施例５７～７６のいずれかを実装するための手段を含む装置である。
【0201】
実施例７９は、実施例５７～７６のいずれかを実装するシステムである。
【0202】
実施例８０は、実施例５７～７６のいずれかを実装する方法である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
