特許 7598022 記憶装置及び記憶装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-03

(45)【発行日】2024-12-11

(54)【発明の名称】記憶装置及び記憶装置の制御方法

(51)【国際特許分類】

   G06F 11/10 20060101AFI20241204BHJP

   H03M 13/29 20060101ALI20241204BHJP

【ＦＩ】

G06F11/10 648

H03M13/29

【請求項の数】 6

(21)【出願番号】P 2021088729

(22)【出願日】2021-05-26

(65)【公開番号】P2022181670

(43)【公開日】2022-12-08

【審査請求日】2024-02-08

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110002918

【氏名又は名称】弁理士法人扶桑国際特許事務所

(72)【発明者】

【氏名】三木 淳司

【審査官】三坂 敏夫

(56)【参考文献】

【文献】特開２０２０－０４２３２６（ＪＰ，Ａ）

【文献】特開２０１１－１８０９１１（ＪＰ，Ａ）

【文献】特開２０１６－１３４１６７（ＪＰ，Ａ）

【文献】米国特許出願公開第２００７／００５０６９５（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １１／０８－１１／１０

Ｈ０３Ｍ １３／２９

(57)【特許請求の範囲】

【請求項1】

メモリと、
前記メモリへのデータの書き込み時に、複数の種類の誤り訂正符号の相関関係に基づいて、前記データから、前記複数の種類の誤り訂正符号のそれぞれの間で共通の第１の検査符号を生成し、前記第１の検査符号を前記データに付加して前記メモリに書き込み、前記メモリからの前記データの読み出し時に、前記第１の検査符号を前記複数の種類の誤り訂正符号の何れかに基づく第２の検査符号に変換し、前記第２の検査符号を用いて誤り訂正を行うメモリ制御部と、
を有する記憶装置。

【請求項2】

前記メモリ制御部は、前記第１の検査符号を、前記複数の種類の誤り訂正符号のうちの第１の誤り訂正符号に基づく前記第２の検査符号を用いた誤り訂正により、誤りが解消しない場合、前記第１の検査符号を、前記複数の種類の誤り訂正符号のうちの第２の誤り訂正符号に基づく第３の検査符号に変換し、前記第３の検査符号を用いて誤り訂正を行う、
請求項１に記載の記憶装置。

【請求項3】

前記第２の検査符号から、前記第３の検査符号の全体を変換できる場合、前記第１の検査符号は、前記第２の検査符号である、請求項２に記載の記憶装置。

【請求項4】

前記第２の検査符号から、前記第３の検査符号の一部が変換できる場合、前記第１の検査符号は、前記第２の検査符号に前記一部以外の前記第３の検査符号を連結することで生成される、請求項２に記載の記憶装置。

【請求項5】

前記第１の誤り訂正符号または前記第２の誤り訂正符号は、ブロック訂正符号、リードソロモン符号、またはＢＣＨ符号である、請求項２乃至４の何れか一項に記載の記憶装置。

【請求項6】

メモリ制御部が、
メモリへのデータの書き込み時に、複数の種類の誤り訂正符号の相関関係に基づいて、前記データから、前記複数の種類の誤り訂正符号のそれぞれの間で共通の第１の検査符号を生成し、
前記第１の検査符号を前記データに付加して前記メモリに書き込み、
前記メモリからの前記データの読み出し時に、前記第１の検査符号を前記複数の種類の誤り訂正符号の何れかに基づく第２の検査符号に変換し、前記第２の検査符号を用いて誤り訂正を行う、
記憶装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、記憶装置及び記憶装置の制御方法に関する。

【背景技術】

【0002】

近年、コンピュータの高性能化のため、高集積化及び大規模化が進み、一方で部品に対しては高信頼性化が重要となっている。メモリにおいては外部からの中性子線やα線、内部素子の劣化などによってメモリ内部に記憶したデータが不正なものに変化してしまう現象が発生しうる。そこで、誤り訂正符号（Error-Correcting Code）（以下ＥＣＣと呼ぶ）を用いて、メモリからのデータ読み出し時に誤り情報を訂正することが行われる（たとえば、特許文献１～３参照）。誤り訂正は、検査符号（検査ビットまたは検査バイトと呼ぶ場合もある）という誤り検知用情報を生成しその検査符号をデータに付加してメモリに記憶し、読み出し時にその検査符号を用いて訂正箇所を示す情報を生成し、訂正を実行する、という流れで行われる。

【先行技術文献】

【特許文献】

【0003】

【文献】特表２０１６－５３０６５５号公報

【文献】特開２０１４－１４０１１１号公報

【文献】特開２０１３－１４３１１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＥＣＣの訂正能力には限界があり、障害傾向とＥＣＣの保護範囲が合致していなければ効果を発揮できない場合がある。しかしメモリの障害傾向が事前にわからないため最適なＥＣＣ設計ができない。そこで複数の種類のＥＣＣの検査符号をデータに付加し、運用時の障害発生傾向にあわせて使用する検査符号を切り替えればよいが、検査符号数が多くなり、データ長に対する検査符号長の割合が大きくなってしまうためデータの符号化効率が落ちてしまう。

【0005】

１つの側面では、本発明は、比較的少ない検査符号数で、複数の種類のＥＣＣに対応した誤り訂正が可能な記憶装置及び記憶装置の制御方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

１つの実施態様では、メモリと、前記メモリへのデータの書き込み時に、複数の種類の誤り訂正符号の相関関係に基づいて、前記データから、前記複数の種類の誤り訂正符号のそれぞれの間で共通の第１の検査符号を生成し、前記第１の検査符号を前記データに付加して前記メモリに書き込み、前記メモリからの前記データの読み出し時に、前記第１の検査符号を前記複数の種類の誤り訂正符号の何れかに基づく第２の検査符号に変換し、前記第２の検査符号を用いて誤り訂正を行うメモリ制御部と、を有する記憶装置が提供される。

【0007】

また、１つの実施態様では、記憶装置の制御方法が提供される。

【発明の効果】

【0008】

１つの側面では、本発明は、比較的少ない検査符号数で、複数の種類のＥＣＣに対応した誤り訂正が可能である。

【図面の簡単な説明】

【0009】

【図1】第１の実施の形態の記憶装置及び記憶装置の制御方法の一例を示す図である。

【図2】第２の実施の形態の記憶装置の一例を示す図である。

【図3】比較例の記憶装置の制御方法による書き込み処理の流れを示すフローチャートである。

【図4】比較例の記憶装置の制御方法による読み出し処理の流れを示すフローチャートである。

【図5】比較例の記憶装置の制御方法のＥＣＣによる誤り訂正の複数のケースを説明する図である。

【図6】第２の実施の形態の記憶装置の制御方法による書き込み処理の流れを示すフローチャートである。

【図7】第２の実施の形態の記憶装置の制御方法による読み出し処理の流れを示すフローチャートである。

【図8】３つの訂正論理間で共通のＰＣＢを用いる例を示す図である（その１）。

【図9】３つの訂正論理間で共通のＰＣＢを用いる例を示す図である（その２）。

【図10】訂正論理の切り替え例を示す図である。

【図11】ＰＣＢの生成処理の一例の流れを示すフローチャートである。

【図12】２種類のブロック訂正符号における検査行列の一例を示す図である。

【図13】２種類のブロック訂正符号における検査符号の算出例を示す図である。

【図14】２種類のブロック訂正符号における検査符号間の相関の例を示す図である。

【図15】２種類のブロック訂正符号における検査符号の算出例を示す図である。

【図16】２種類のブロック訂正符号における検査符号間の相関の例を示す図である。

【図17】リードソロモン符号と１ビット訂正符号を組み合わせた場合の検査行列の例と検査バイトの算出例を示す図である。

【図18】リードソロモン符号の検査行列の例と検査バイトの算出例を示す図である。

【図19】リードソロモン符号を含む２種類の訂正符号における検査符号間の相関の例を示す図である。

【発明を実施するための形態】

【0010】

以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は第１の実施の形態の記憶装置及び記憶装置の制御方法の一例を示す図である。

【0011】

第１の実施の形態の記憶装置１０は、メモリ１１とメモリ制御部１２を有する。
メモリ１１として、各種の不揮発性メモリまたは各種の揮発性メモリが用いられる。不揮発性メモリには、たとえば、フラッシュメモリ、ＭＲＡＭ（Magneto-resistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）などがあり、揮発性メモリには、たとえば、ＤＲＡＭ（Dynamic Random Access Memory）などがある。

【0012】

メモリ制御部１２は、メモリ１１へのデータの書き込みや、メモリ１１からのデータの読み出しを制御するコントローラである。メモリ制御部１２は、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）などのプロセッサに含まれるメモリアクセスコントローラであってもよい。メモリ制御部１２は、書き込み時と読み出し時にそれぞれ以下のような処理を行う。

【0013】

メモリ制御部１２は、メモリ１１へのデータの書き込み時に、複数の種類のＥＣＣの相関関係に基づいて、データから、複数の種類のＥＣＣのそれぞれの間で共通の検査符号を生成する。複数の種類のＥＣＣとして、たとえば、ブロックサイズが異なる複数の種類のブロック訂正符号、リードソロモン符号、ＢＣＨ符号などを用いることができる。

【0014】

たとえば、第１の種類のＥＣＣの検査符号から、第２の種類のＥＣＣの検査符号を全て変換可能な相関関係にある場合、第１の種類のＥＣＣの検査符号を共通の検査符号とすることができる。また、第１の種類のＥＣＣの検査符号から、第２の種類のＥＣＣの検査符号の一部を変換可能な相関関係にある場合、第１の種類のＥＣＣの検査符号と、変換できない第２の種類のＥＣＣの検査符号とを連結した共通の検査符号を用いることができる。以下、共通の検査符号を、ＰＣＢ（Pseudo Check Bit）と呼ぶ場合もある。なお、より具体的なＰＣＢの生成例については、後述の第２の実施の形態において説明する。

【0015】

メモリ制御部１２は、ＰＣＢをデータに付加してメモリ１１に書き込む。
一方、メモリ制御部１２は、メモリ１１からのデータの読み出し時に、ＰＣＢを複数の種類の誤り訂正符号の何れかに基づく検査符号に変換し、その検査符号を用いて誤り訂正を行う。

【0016】

メモリ制御部１２は、ＰＣＢの生成時の変換式などに基づいて、ＰＣＢを検査符号に変換する。たとえば、ＰＣＢが第１の種類のＥＣＣの検査符号である場合で、第１の種類のＥＣＣの検査符号から第２の種類のＥＣＣの検査符号への変換式が得られている場合、その変換式を用いて、ＰＣＢが第２の種類のＥＣＣの検査符号へ変換される。

【0017】

誤り箇所は、後述する検査行列と、読み出したデータ及び変換で得られた検査符号による列ベクトルとの行列積によって計算されるシンドロームと呼ばれる情報によって求められる。

【0018】

図１には、メモリ制御部１２の処理例（記憶装置１０の制御方法）の一例が示されている。
書き込み処理において、メモリ制御部１２は、複数の種類のＥＣＣを選定し、受信したデータからＰＣＢを生成し、データに付加し、メモリ１１に書き込む。読み出し処理において、異常なデータ（誤りを含むデータ）とＰＣＢが読み出された場合、メモリ制御部１２は、ＰＣＢを、たとえば、第１の種類のＥＣＣの検査符号に変換する。そして、メモリ制御部１２は、その検査符号を用いて誤りを検出し、検出した誤りを訂正する。

【0019】

しかし、第１の種類のＥＣＣの検査符号では、誤りが訂正できない場合、メモリ制御部１２は、ＰＣＢを、第２の種類のＥＣＣの検査符号に変換する。そして、メモリ制御部１２は、その検査符号を用いて誤りを検出し、検出した誤りを訂正する。図１の例では、第２の種類のＥＣＣの検査符号を用いた場合には、誤りが訂正され、正常なデータが得られている。

【0020】

上記のような、記憶装置１０によれば、複数の種類のＥＣＣの相関関係に基づいた共通の検査符号（ＰＣＢ）がデータに付加されて書き込まれ、読み出し時にＰＣＢが複数の種類のＥＣＣの何れかの検査符号に変換される。これにより、複数の種類のＥＣＣの検査符号をそのまま連結した形式でデータに付加しなくても、複数の種類のＥＣＣに対応した誤り訂正が可能である。つまり、比較的少ない検査符号数で、複数の種類のＥＣＣに対応した誤り訂正が可能となる。

【0021】

（第２の実施の形態）
次に、第２の実施の形態の記憶装置及びその制御方法について説明する。
図２は、第２の実施の形態の記憶装置の一例を示す図である。

【0022】

第２の実施の形態の記憶装置２０は、メモリ２１とＣＰＵ２２を有する。
メモリ２１として、たとえば、前述のような各種の不揮発性メモリまたは各種の揮発性メモリが用いられる。

【0023】

ＣＰＵ２２は、２次キャッシュ２２ａ、メモリアクセスコントローラ２２ｂを有する。ＣＰＵ２２のその他の構成要素については図示が省略されている。
２次キャッシュ２２ａには、メモリ２１に書き込むデータやメモリ２１から読み出されたデータが一時的に格納される。

【0024】

メモリアクセスコントローラ２２ｂは、メモリ２１へのデータの書き込みや、メモリ２１からのデータの読み出しを制御するとともに、ＰＣＢを生成する機能や、誤り検出及び誤り訂正を行う機能などを有する。

【0025】

メモリアクセスコントローラ２２ｂは検査符号生成部２２ｂ１、誤り訂正部２２ｂ２を有する。
検査符号生成部２２ｂ１は、メモリ２１へのデータの書き込み時に、複数の種類のＥＣＣの相関関係に基づいて、データから、複数の種類のＥＣＣのそれぞれの間で共通の検査符号である前述のＰＣＢを生成する。ＰＣＢはデータに付加されて、メモリ２１に書き込まれる。

【0026】

誤り訂正部２２ｂ２は、メモリ２１からのデータの読み出し時に、そのデータに付加されたＰＣＢを、複数の種類のＥＣＣの何れかに基づく検査符号に変換し、その検査符号を用いて誤り訂正を行う。

【0027】

図２の例では、誤り訂正部２２ｂ２は、訂正部２２ｂ２ａ，２２ｂ２ｂ，２２ｂ２ｃを有している。
訂正部２２ｂ２ａは、ＰＣＢを、第１の種類のＥＣＣに基づく検査符号に変換し、その検査符号を用いて誤り訂正を行う。訂正部２２ｂ２ｂは、訂正部２２ｂ２ａにおいて、誤り訂正が行えない場合、ＰＣＢを第２の種類のＥＣＣに基づく検査符号に変換し、その検査符号を用いて誤り訂正を行う。訂正部２２ｂ２ｃは、訂正部２２ｂ２ａ，２２ｂ２ｂにおいて、誤り訂正が行えない場合、ＰＣＢを第３の種類のＥＣＣに基づく検査符号に変換し、その検査符号を用いて誤り訂正を行う。

【0028】

なお、適応可能なＥＣＣの種類は、３種類に限らず、２種類、または４種類以上であってもよい。
次に、第２の実施の形態の記憶装置２０の制御方法及び効果を説明する前に、比較例の記憶装置の制御方法を説明する。

【0029】

（比較例）
以下に示す比較例の記憶装置の制御方法は、データに付加する検査符号数を抑えるため、データには１種類のＥＣＣに基づく検査符号を付加し、誤り訂正ができない場合には、異なる種類のＥＣＣに基づく検査符号に切り替えて再書き込みする方法である。つまり、誤り訂正ができない場合には、異なる種類の誤り訂正論理で生成された検査符号をデータに付加して再書き込みが行われる。

【0030】

図３は、比較例の記憶装置の制御方法による書き込み処理の流れを示すフローチャートである。
また、図４は、比較例の記憶装置の制御方法による読み出し処理の流れを示すフローチャートである。

【0031】

また、図５は、比較例の記憶装置の制御方法のＥＣＣによる誤り訂正の複数のケースを説明する図である。
図３のように、メモリ書き込み処理では、比較例の記憶装置は、たとえば、メモリ書き込み命令の受信などにより、メモリ書き込みが開始されたか否かを判定し（ステップＳ１０）、メモリ書き込みが開始されたと判定するまでステップＳ１０の処理を繰り返す。

【0032】

メモリ書き込みが開始されたと判定した場合、比較例の記憶装置はデータを受信し（ステップＳ１１）、１種類のＥＣＣに基づく検査符号を生成する（ステップＳ１２）。そして、比較例の記憶装置は、データにその検査符号を付加してメモリに書き込み（ステップＳ１３）、メモリ書き込み処理を終了する。

【0033】

図４のように、メモリ読み出し処理では、比較例の記憶装置は、たとえば、メモリ読み出し命令の受信などにより、メモリ読み出しが開始されたか否かを判定し（ステップＳ２０）、メモリ読み出しが開始されたと判定するまでステップＳ２０の処理を繰り返す。

【0034】

メモリ読み出しが開始されたと判定した場合、比較例の記憶装置はメモリからデータとデータに付加された検査符号を読み出す（ステップＳ２１）。そして、比較例の記憶装置は、検査符号から、シンドロームというデータの訂正場所を示す情報を生成し（ステップＳ２２）、生成したシンドロームに基づいて誤り訂正を行う（ステップＳ２３）。

【0035】

図５のＣ１では、データが誤り訂正によって正常に訂正できたケースが示されている。図５の“ＣＢ生成論理１”は、第１の種類のＥＣＣに基づいて検査符号“ＣＢ１”を生成することを示している。図５のようにメモリに記憶されている間にデータに異常が生じた場合（誤りが発生した場合）、シンドローム生成処理である“シンドローム生成１”により、“ＣＢ１”に基づいてシンドローム“Ｓｙｎ１”が生成される。そして、“Ｓｙｎ１”に基づいて“訂正論理”が適用され、誤り訂正が行われる。

【0036】

誤り訂正が、１種類のＥＣＣにしか対応していない場合、Ｃ２のケースのように誤りが訂正できなかった場合、システム停止に陥る。
そこで、Ｃ３のケースのように、第１の種類のＥＣＣに基づいた誤り訂正では誤りが訂正できない場合、比較例の記憶装置は、再書き込み要求を行う。

【0037】

図５の例では、再度受信したデータから、“ＣＢ生成論理２”により、第２の種類のＥＣＣに基づいて検査符号“ＣＢ２”が生成され、読み出し時には、“シンドローム生成２”により、“ＣＢ２”に基づいて“Ｓｙｎ２”が生成される。そして、“Ｓｙｎ２”に基づいて“訂正論理”が適用され、誤り訂正が行われる。図５の例では、第２の種類のＥＣＣに基づいた誤り訂正でも誤りが訂正できず、比較例の記憶装置は、再書き込み要求を行っている。再度受信したデータから、“ＣＢ生成論理３”により、第３の種類のＥＣＣに基づいて検査符号“ＣＢ３”が生成され、読み出し時には、“シンドローム生成３”により、“ＣＢ３”に基づいて“Ｓｙｎ３”が生成される。そして、“Ｓｙｎ３”に基づいて“訂正論理”が適用され、誤り訂正が行われる。図５の例では、第３の種類のＥＣＣに基づいた誤り訂正により誤りが訂正され、正常なデータが得られている。

【0038】

図５のＣ３のような処理を行うため、図４のように比較例の記憶装置は、ステップＳ２３の処理後、誤りが解消せず、他に適用可能な訂正論理（他の種類のＥＣＣによる訂正を意味する）があるか否かを判定する（ステップＳ２４）。

【0039】

比較例の記憶装置は、誤りが解消したと判定した場合、または、誤りが解消せず、他に適用可能な訂正論理がないと判定した場合、読み出し処理を終了する。比較例の記憶装置は、誤りが解消せず他に適用可能な訂正論理があると判定した場合、再書き込み要求を行い、図３のステップＳ１０からの処理を繰り返す。その場合、ステップＳ１２の処理では、別の訂正論理に基づいた検査符号が生成される。

【0040】

上記のような比較例の記憶装置の制御方法では、十分な訂正能力をもつ訂正論理を選定しそれらを切り替える場合、図５のように、メモリへのデータ再書き込みが必要となってしまい、システム性能へ悪影響を与える可能性がある。

【0041】

（第２の実施の形態の記憶装置の制御方法）
図６は、第２の実施の形態の記憶装置の制御方法による書き込み処理の流れを示すフローチャートである。

【0042】

メモリ書き込み処理では、記憶装置２０のメモリアクセスコントローラ２２ｂは、たとえば、メモリ書き込み命令の受信などにより、メモリ書き込みが開始されたか否かを判定し（ステップＳ３０）。メモリアクセスコントローラ２２ｂは、メモリ書き込みが開始されたと判定するまでステップＳ３０の処理を繰り返す。

【0043】

メモリ書き込みが開始されたと判定した場合、メモリアクセスコントローラ２２ｂの検査符号生成部２２ｂ１は、書き込むデータを、２次キャッシュ２２ａから受信し（ステップＳ３１）、受信したデータからＰＣＢを生成する（ステップＳ３２）。ＰＣＢの生成処理の例については後述する。

【0044】

メモリアクセスコントローラ２２ｂは、データにＰＣＢを付加してメモリ２１に書き込み（ステップＳ３３）、メモリ書き込み処理を終了する。
図７は、第２の実施の形態の記憶装置の制御方法による読み出し処理の流れを示すフローチャートである。

【0045】

メモリ読み出し処理では、メモリアクセスコントローラ２２ｂは、たとえば、メモリ読み出し命令の受信などにより、メモリ読み出しが開始されたか否かを判定し（ステップＳ４０）、メモリ読み出しが開始されたと判定するまでステップＳ４０の処理を繰り返す。

【0046】

メモリ読み出しが開始されたと判定した場合、メモリアクセスコントローラ２２ｂはメモリ２１からデータとデータに付加されたＰＣＢを読み出す（ステップＳ４１）。そしてメモリアクセスコントローラ２２ｂの誤り訂正部２２ｂ２は、ＰＣＢから複数の種類のＥＣＣ（複数の誤り訂正論理）の何れかに基づく検査符号へ変換する（ステップＳ４２）。そして、誤り訂正部２２ｂ２は、検査符号を用いてシンドロームを生成し（ステップＳ４３）、生成したシンドロームに基づいて誤り訂正を行う（ステップＳ４４）。

【0047】

誤り訂正部２２ｂ２は、誤りが解消せず、他に適用可能な訂正論理があるか否かを判定する（ステップＳ４５）。
誤り訂正部２２ｂ２は、誤りが解消したと判定した場合、または、誤りが解消せず、他に適用可能な訂正論理がないと判定した場合、読み出し処理を終了する。誤り訂正部２２ｂ２は、誤りが解消せず他に適用可能な訂正論理があると判定した場合、ステップＳ４２からの処理を繰り返す。その場合、ステップＳ４２の処理では、ＰＣＢが別の訂正論理に基づいた検査符号に変換される。

【0048】

図８及び図９は、３つの訂正論理間で共通のＰＣＢを用いる例を示す図である。
図８のように、検査符号生成部２２ｂ１は３種類の“ＣＢ生成論理１”～“ＣＢ生成論理３”により生成した検査符号である“ＣＢ１”～“ＣＢ３”を、“変換論理１”～“変換論理３”による変換で、共通のＰＣＢに変換する。ＰＣＢはデータに付加されてメモリ２１に記憶される。

【0049】

そして、読み出し時には、誤り訂正部２２ｂ２が、共通のＰＣＢを、“逆変換論理１”～“逆変換論理３”の何れかによって、“ＣＢ１”～“ＣＢ３”の何れかに変換し、“シンドローム生成１”～“シンドローム生成３”により、“Ｓｙｎ１”～“Ｓｙｎ３”を生成する。

【0050】

なお、“ＣＢ生成論理１”～“ＣＢ生成論理３”と“変換論理１”～“変換論理３”は、一体とみなして、図９のように、“ＰＣＢ生成論理”として表すことができる。また、“逆変換論理１”～“逆変換論理３”と“シンドローム生成１”～“シンドローム生成３”をそれぞれ一体とみなして、図９のように、“変換シンドローム生成１”～“変換シンドローム生成３”として表すことができる。

【0051】

図１０は、訂正論理の切り替え例を示す図である。
書き込み処理において、検査符号生成部２２ｂ１は、“ＰＣＢ生成論理”により、データから、たとえば、３つの訂正論理の間で共通のＰＣＢを生成する。ＰＣＢはデータに付加されてメモリ２１に記憶される。

【0052】

図１０のようにメモリに記憶されている間にデータに異常が生じた場合（誤りが発生した場合）、誤り訂正部２２ｂ２の訂正部２２ｂ２ａは、“変換シンドローム生成１”により、ＰＣＢを“ＣＢ１”に変換する。さらに訂正部２２ｂ２ａは、“変換シンドローム生成１”により、後述する検査行列と、読み出したデータ及び“ＣＢ１”による列ベクトルとの行列積によって“Ｓｙｎ１”を生成する。そして、訂正部２２ｂ２ａは、“Ｓｙｎ１”に基づいて“訂正論理”により誤り訂正（第１の種類のＥＣＣによる誤り訂正）を行う。

【0053】

図１０の例のように、第１の種類のＥＣＣによる誤り訂正では誤りが訂正できない場合、誤り訂正部２２ｂ２は、シンドローム生成論理を切り替え、訂正部２２ｂ２ｂは、“変換シンドローム生成２”により、ＰＣＢを“ＣＢ２”に変換する。さらに訂正部２２ｂ２ｂは、“変換シンドローム生成２”により、後述する検査行列と、読み出したデータ及び“ＣＢ２”による列ベクトルとの行列積によって“Ｓｙｎ２”を生成する。そして、訂正部２２ｂ２ｂは、“Ｓｙｎ２”に基づいて“訂正論理”により誤り訂正（第２の種類のＥＣＣによる誤り訂正）を行う。

【0054】

図１０の例のように、第２の種類のＥＣＣによる誤り訂正でも誤りが訂正できない場合、誤り訂正部２２ｂ２は、シンドローム生成論理を切り替え、訂正部２２ｂ２ｃは、“変換シンドローム生成３”により、ＰＣＢを“ＣＢ３”に変換する。さらに訂正部２２ｂ２ｃは、“変換シンドローム生成３”により、後述する検査行列と、読み出したデータ及び“ＣＢ３”による列ベクトルとの行列積によって“Ｓｙｎ３”を生成する。そして、訂正部２２ｂ２ｃは、“Ｓｙｎ３”に基づいて“訂正論理”により誤り訂正（第３の種類のＥＣＣによる誤り訂正）を行う。図１０の例では、第３の種類のＥＣＣに基づいた誤り訂正により誤りが訂正され、正常なデータが得られている。

【0055】

上記のような第２の実施の形態の記憶装置２０によれば、複数の種類のＥＣＣの相関関係に基づいた共通の検査符号（ＰＣＢ）がデータに付加されて書き込まれ、読み出し時にＰＣＢが複数の種類のＥＣＣの何れかの検査符号に変換される。これにより、複数の種類のＥＣＣの検査符号をそのまま連結した形式でデータに付加しなくても、複数の種類のＥＣＣに対応した誤り訂正が可能である。つまり、比較的少ない検査符号数で、複数の種類のＥＣＣに対応した誤り訂正が可能となる。

【0056】

また、上記の比較例のように、使用するＥＣＣの種類（訂正論理）を切り替える場合に、図１０に示したように再書き込みが不要になる。
（ＰＣＢの生成例）
以下、ＰＣＢの生成例を説明する。

【0057】

図１１は、ＰＣＢの生成処理の一例の流れを示すフローチャートである。
検査符号生成部２２ｂ１は、複数の種類のＥＣＣを選定する（ステップＳ５０）。複数の種類のＥＣＣとして、たとえば、ブロックサイズが異なる複数の種類のブロック訂正符号、リードソロモン符号、ＢＣＨ符号などがある。

【0058】

そして検査符号生成部２２ｂ１は、複数の種類のＥＣＣに基づく検査符号間が相関をもつように、生成行列を作成する（ステップＳ５１）。生成行列の例については後述する。
検査符号生成部２２ｂ１は、異なる検査符号間の相関部分を共通符号Ａに変換し（ステップＳ５２）、異なる検査符号間の非相関部分ＢをＡに連結し、ＰＣＢを生成する（ステップＳ５３）。

【0059】

（２種類のブロック訂正符号への適用例（その１））
まず、簡単のため、１２ビットのデータ（ｄａｔａ０～ｄａｔａ１１）に対して、２種類のブロック訂正符号を適用する例を示す。

【0060】

２種類のブロック訂正符号のうち、一方のブロック訂正符号の訂正論理（第１の訂正論理）は、１２ビットデータを４ビット×３ブロックに分割し、それぞれのブロック内において１ビットの誤りを訂正する、というものである。他方のブロック訂正符号の訂正論理（第２の訂正論理）は、１２ビットデータを６ビット×２ブロックに分割し、それぞれのブロック内において１ビットの誤りを訂正する、というものである。

【0061】

図１２は、２種類のブロック訂正符号における検査行列の一例を示す図である。
Ｈ１は、第１の訂正論理を用いる場合の検査行列の例であり、Ｈ２は、第２の訂正論理を用いる場合の検査行列の例である。Ｈ１、Ｈ２は、１列目から１２列目までの行列（Ａ１、Ａ２）に、１３列目から２４列までの１２行×１２列の単位行列（Ｉ）を連結した行列となっている。

【0062】

検査符号を生成するための生成行列は、Ａ１、Ａ２の転置行列を、１３列目から２４列目とし、１列目から１２列目までをＩとしたものである。ただし、検査符号は、Ａ１、Ａ２を用いて図１３のように表すこともできる。このため、Ａ１、Ａ２を生成行列（またはその一部）ということもできる。

【0063】

図１３は、２種類のブロック訂正符号における検査符号の算出例を示す図である。
ｃｂ_ａ０～ｃｂ_ａ１１はＡ１を用いて得られる検査符号であり、ｃｂ_ｂ０～ｃｂ_ｂ１１はＡ２を用いて得られる検査符号である。

【0064】

図１４は、２種類のブロック訂正符号における検査符号間の相関の例を示す図である。
ｃｂ_ａ０～ｃｂ_ａ１１の列ベクトルをｃｂ_ａと表記し、ｄａｔａ０～ｄａｔａ１１の列ベクトルをｄａｔａと表記すると、ｃｂ_ａは、ｃｂ_ａ＝Ａ１・ｄａｔａという式によって求められる。

【0065】

Ａ１は正方行列であるため、逆行列Ａ１^－１が求められる。ｃｂ_ｂ０～ｃｂ_ｂ１１の列ベクトルをｃｂ_ｂと表記すると、ｃｂ_ｂは、ｃｂ_ａに対して、ｃｂ_ｂ＝Ａ２・Ａ１^－１・Ａ１・ｄａｔａ＝Ａ２・Ａ１^－１・ｃｂ_ａ、という関係で表すことができ、ｃｂ_ａからｃｂ_ｂに変換することができる。

【0066】

このため、検査符号生成部２２ｂ１は、ｃｂ_ａだけをＰＣＢとしてデータに付加してメモリ２１に書き込むことで、読み出し時には、誤り訂正部２２ｂ２は、上記の式により、ｃｂ_ａからｃｂ_ｂに変換可能となる。

【0067】

たとえば、ｄａｔａ５とｄａｔａ６が誤りであった場合、図１２のＨ１では、同一のブロック内に２ビットの誤りをもつことになり訂正不可となる。その場合、誤り訂正部２２ｂ２は、ｃｂ_ａからｃｂ_ｂに変換して、図１２のＨ２に基づく誤り訂正を行うことで、１つのブロック内に１つの誤りをもつ状態となり、訂正可能となる。

【0068】

このように、データにｃｂ_ａを付加してメモリ２１に書き込むことで、２種類の訂正論理により保護可能となる。
また、ｃｂ_ａ（ｃｂ_ａ０～ｃｂ_ａ１１）だけをデータに付加すればよいため、ｃｂ_ａ０～ｃｂ_ａ１１とｃｂ_ｂ０～ｃｂ_ｂ１１を連結してデータに付加するよりも検査符号数（検査ビット数）を少なくできる。このため、データの符号化効率が悪化することを抑制できる。

【0069】

（２種類のブロック訂正符号への適用例（その２））
次に、２４ビットのデータ（ｄａｔａ０～ｄａｔａ２３）に対して、２種類のブロック訂正符号を適用する例を示す。

【0070】

２種類のブロック訂正符号のうち、一方のブロック訂正符号による訂正論理（第３の訂正論理）は、２４ビットデータを８ビット×３ブロックに分割し、それぞれのブロック内において１ビットの誤りを訂正する、というものである。他方のブロック訂正符号による訂正論理（第４の訂正論理）は、２４ビットデータを１２ビット×２ブロックに分割し、それぞれのブロック内において１ビットの誤りを訂正する、というものである。

【0071】

図１５は、２種類のブロック訂正符号における検査符号の算出例を示す図である。
Ａ３は、第３の訂正論理を用いる場合の検査行列から単位行列部分を除いた行列であり、Ａ４は、第４の訂正論理を用いる場合の検査行列から単位行列部分を除いた行列である。

【0072】

検査符号は、Ａ３、Ａ４を用いて図１５のように表すことができる。
ｃｂ_Ａ０～ｃｂ_Ａ１１はＡ３を用いて得られる検査符号であり、ｃｂ_Ｂ０～ｃｂ_Ｂ１１はＡ４を用いて得られる検査符号である。

【0073】

１つ目の適用例とは異なり、Ａ３、Ａ４は正方行列ではないため、逆行列を用いた変換はできない。そこで、検査符号生成部２２ｂ１は、ｃｂ_Ａ（ｃｂ_Ａ０～ｃｂ_Ａ１１の列ベクトル）とｃｂ_Ｂ（ｃｂ_Ｂ０～ｃｂ_Ｂ１１の列ベクトル）の間の相関部分と非相関部分とを連結したＰＣＢを生成する。

【0074】

図１５において、Ａ３とＡ４の類似部分から、ｃｂ_Ａとｃｂ_Ｂは、以下のような関係をもつ。
図１５のように、ｃｂ_Ｂ０はｃｂ_Ａ０とｃｂ_Ａ４の排他的論理和で表され、ｃｂ_Ｂ１はｃｂ_Ａ１とｃｂ_Ａ５の排他的論理和で表され、ｃｂ_Ｂ２はｃｂ_Ａ２とｃｂ_Ａ４の排他的論理和で表され、ｃｂ_Ｂ３はｃｂ_Ａ３とｃｂ_Ａ５の排他的論理和で表される。また、ｃｂ_Ｂ６はｃｂ_Ａ６とｃｂ_Ａ８の排他的論理和で表され、ｃｂ_Ｂ７はｃｂ_Ａ７とｃｂ_Ａ９の排他的論理和で表され、ｃｂ_Ｂ８はｃｂ_Ａ６とｃｂ_Ａ１０の排他的論理和で表され、ｃｂ_Ｂ９はｃｂ_Ａ７とｃｂ_Ａ１１の排他的論理和で表される。

【0075】

図１６は、２種類のブロック訂正符号における検査符号間の相関の例を示す図である。
上記のようにｃｂ_Ｂ０～ｃｂ_Ｂ１１のうち、上記の８ビットはｃｂ_Ａから求めることができる。そのため、ｃｂ_Ａを相関部分、ｃｂ_Ｂ０～ｃｂ_Ｂ１１のうち上記の８ビット以外（ｃｂ_Ｂ４、ｃｂ_Ｂ５、ｃｂ_Ｂ１０、ｃｂ_Ｂ１１）を非相関部分として、これらを連結したＰＣＢが生成される。

【0076】

非相関部分は、４ビットだけであるため、ｃｂ_Ａ０～ｃｂ_Ａ１１とｃｂ_Ｂ０～ｃｂ_Ｂ１１を連結してデータに付加するよりも検査符号数（検査ビット数）を少なくできる。このため、データの符号化効率が悪化することを抑制できる。

【0077】

検査符号生成部２２ｂ１は、図１６のようなＰＣＢをデータに付加してメモリ２１に書き込む。読み出し時には、誤り訂正部２２ｂ２は、ｃｂ_ｂのうち、ｃｂ_Ｂ４、ｃｂ_Ｂ５、ｃｂ_Ｂ１０、ｃｂ_Ｂ１１以外を上記の式により、ｃｂ_Ａから求めることができる。

【0078】

このように、データに図１６に示すようなＰＣＢを付加してメモリ２１に書き込むことで、２種類の訂正論理により保護可能となる。
（リードソロモン符号への適用例）
次に、組み合わせる２種類のＥＣＣとして、リードソロモン符号と１ビット訂正符号を適用する場合について説明する。

【0079】

図１７は、リードソロモン符号と１ビット訂正符号を組み合わせた場合の検査行列の例と検査バイトの算出例を示す図である。
図１７には、３行８列の検査行列の例が示されている。αは、Ｆ_２５６（２５６個の元をもつ集合）の原始元である。すなわち、２５６個の元を、α^ｘで生成できる。この検査行列と、８バイトのデータ（ｄａｔａ０～ｄａｔａ７）の行列積により、３バイトの検査バイト（ＣＢ_Ａ０～ＣＢ_Ａ２）が得られる。

【0080】

ＣＢ_Ａ１は偶数位置バイトに対する１ビット訂正符号の検査符号となっており、ＣＢ_Ａ２は奇数位置バイトに対する１ビット訂正符号の検査符号となっている。
図１８は、リードソロモン符号の検査行列の例と検査バイトの算出例を示す図である。

【0081】

図１８には、２行８列のリードソロモン符号の検査行列の例が示されている。この検査行列と、８バイトのデータ（ｄａｔａ０～ｄａｔａ７）の行列積により、２バイトの検査バイト（ＣＢ_Ｂ０～ＣＢ_Ｂ１）が得られる。

【0082】

ここで、ＣＢ_Ｂ０～ＣＢ_Ｂ１はＣＢ_Ａ０～ＣＢ_Ａ２を用いて表すことができる。すなわち、図１８のように、ＣＢ_Ｂ０＝ＣＢ_Ａ０であり、ＣＢ_Ｂ１はＣＢ_Ａ１とＣＢ_Ａ２の排他的論理和で表すことができる。

【0083】

図１９は、リードソロモン符号を含む２種類の訂正符号における検査符号間の相関の例を示す図である。
上記のようにＣＢ_Ｂ０～ＣＢ_Ｂ１はＣＢ_Ａ０～ＣＢ_Ａ２から求めることができるため、検査符号生成部２２ｂ１は、図１８のようなＣＢ_Ａ０～ＣＢ_Ａ２からなるＰＣＢをデータに付加してメモリ２１に書き込む。

【0084】

なお、図１９には、偶数位置バイトに対する１ビット訂正符号の検査符号（ｃｂ_ｘ）がＣＢ_Ａ１であること、及び、奇数位置バイトに対する１ビット訂正符号の検査符号（ｃｂ_ｙ）がＣＢ_Ａ２であることが示されている。

【0085】

このように、データに図１９に示すようなＰＣＢを付加してメモリ２１に書き込むことで、１ビット訂正符号とリードソロモン符号の２種類のＥＣＣで保護可能となる。
また、ＣＢ_Ａ０～ＣＢ_Ａ２だけをデータに付加すればよいため、ＣＢ_Ａ０～ＣＢ_Ａ２とＣＢ_Ｂ０～ＣＢ_Ｂ１を連結してデータに付加するよりも検査符号数（検査ビット数）を少なくできる。このため、データの符号化効率が悪化することを抑制できる。

【0086】

以上、実施の形態に基づき、本発明の記憶装置及び記憶装置の制御方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
たとえば、複数種類のＥＣＣの組み合せとして、ＢＣＨ符号とリードソロモン符号との組み合せを用いてもよい。

【符号の説明】

【0087】

１０ 記憶装置
１１ メモリ
１２ メモリ制御部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】