特許 7599062 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-12-04

(45)【発行日】2024-12-12

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/12 20060101AFI20241205BHJP

   H01L 23/14 20060101ALI20241205BHJP

【ＦＩ】

H01L23/12 F

H01L23/14 M

【請求項の数】 13

(21)【出願番号】P 2024560409

(86)(22)【出願日】2024-01-10

(86)【国際出願番号】 JP2024000300

【審査請求日】2024-10-11

(31)【優先権主張番号】63/440,617

(32)【優先日】2023-01-23

(33)【優先権主張国・地域又は機関】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】520133916

【氏名又は名称】ヌヴォトンテクノロジージャパン株式会社

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷 英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂 伸一

(72)【発明者】

【氏名】今村 武司

(72)【発明者】

【氏名】平子 正明

(72)【発明者】

【氏名】大橋 卓史

【審査官】ゆずりは 広行

(56)【参考文献】

【文献】特開２０２０－０４３１６４（ＪＰ，Ａ）

【文献】国際公開第２０１８／１２３７９９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２３／１４

(57)【特許請求の範囲】

【請求項1】

フェイスダウン実装が可能な半導体装置であって、
半導体基板と、
前記半導体基板の表面側に形成された低濃度不純物層と、
前記半導体基板と前記低濃度不純物層とを合わせて半導体層とすると、
前記半導体層の第１の領域に形成された第１の縦型ＭＯＳトランジスタと、
前記半導体層の平面視において、前記第１の領域に隣接した第２の領域に形成された第２の縦型ＭＯＳトランジスタと、
前記半導体層の表面側に形成された、前記第１の縦型ＭＯＳトランジスタの第１のソース電極と、
前記半導体層の表面側に形成された、前記第２の縦型ＭＯＳトランジスタの第２のソース電極と、
前記半導体基板の裏面側に、導電性接着剤を介して形成された支持体と、を備え、
前記平面視において、前記支持体は前記半導体層よりも面積が大きく、かつ前記半導体層を内包し、
前記支持体の厚さは前記半導体層の厚さよりも大きく、
前記平面視において前記半導体層の中心と前記半導体層の外周とを含む、前記半導体装置の断面視において、前記半導体装置のうち、前記支持体および前記導電性接着剤を除いた半導体チップを見たとき、前記半導体チップは前記支持体から離れる方向に凸となる湾曲形状である
半導体装置。

【請求項2】

前記平面視において、前記半導体層は正方形状であり、
前記平面視における前記半導体層の外周において、前記半導体層の直下の前記導電性接着剤の厚さは、前記平面視における前記半導体層の中心において、前記半導体層の直下における前記導電性接着剤の厚さよりも小さい
請求項１に記載の半導体装置。

【請求項3】

前記平面視において、前記半導体層は６．２［ｍｍ^２］以上の面積であり、
前記半導体層の面積をＳ［ｍｍ^２］、前記半導体層の厚さをｈ［ｍｍ］とすると
ｈ≦０．０１６×Ｓ－０．０４２の関係が成り立つ
請求項２に記載の半導体装置。

【請求項4】

前記平面視において、前記半導体層は１１．５［ｍｍ^２］以下の面積であり、
ｈ≦０．０１４×Ｓ－０．０７４の関係が成り立つ
請求項３に記載の半導体装置。

【請求項5】

前記半導体基板の裏面側には、前記半導体基板の裏面全面に接触する金属層が備わり、
前記平面視において、前記半導体層の外周から前記支持体の外周までの最近接距離のうち最小の長さをＬ［ｍｍ］とし、
前記平面視における前記半導体層の角部において、前記半導体層の直下の前記金属層と前記導電性接着剤の厚さの合計を ｈｐ［ｍｍ］とすると、
Ｌ≧（ｈ＋ｈｐ）／ｔａｎ（２０［ｄｅｇ］）の関係が成り立つ
請求項３に記載の半導体装置。

【請求項6】

前記支持体は金属から成る
請求項３に記載の半導体装置。

【請求項7】

前記半導体基板の裏面側には、前記半導体基板の裏面全面に接触する金属層が備わり、
前記金属層の厚さよりも、前記第１のソース電極の厚さおよび前記第２のソース電極の厚さの方が大きい
請求項３に記載の半導体装置。

【請求項8】

前記導電性接着剤は、前記半導体基板の裏面側の全面で直接に接合する
請求項３に記載の半導体装置。

【請求項9】

前記支持体の表面側には、前記平面視で前記半導体基板よりも面積の大きい範囲に接続する支持体金属層が備わり、
前記支持体金属層の厚さは、前記第１のソース電極の厚さおよび前記第２のソース電極の厚さよりも大きく、
前記支持体は絶縁性材料から成る
請求項１に記載の半導体装置。

【請求項10】

前記平面視において、前記支持体の表面側は、前記支持体の中心を含み前記支持体の外周を含まない第１範囲と、前記第１範囲を取り囲む第２範囲とを有し、
前記断面視において、前記第１範囲は高さが一定であり、前記第２範囲には前記第１範囲の高さよりも低くなる部分が含まれ、
前記平面視において、前記第１範囲の面積は、前記半導体基板の面積よりも小さく、
前記平面視において、前記半導体基板は前記支持体の前記第１範囲をすべて被覆するように設置される
請求項３に記載の半導体装置。

【請求項11】

前記第２範囲には、前記第２範囲の高さが前記第１範囲の高さと同じになる部分も備わる
請求項１０に記載の半導体装置。

【請求項12】

前記断面視において、前記支持体は前記半導体チップに向かう方向に凸となる湾曲形状であり、
前記支持体の湾曲量は、前記半導体チップの湾曲量よりも小さい
請求項３に記載の半導体装置。

【請求項13】

前記断面視において、前記支持体は前記半導体チップから離れる方向に凸となる湾曲形状であり、
前記支持体の湾曲量は、前記半導体チップの湾曲量よりも小さい
請求項３に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【背景技術】

【0002】

リチウムイオン電池を過充電、または／および過放電から保護する目的で、１チップで双方向の導通を制御できるデュアル構成の縦型ＭＯＳトランジスタが使用されている。

【先行技術文献】

【特許文献】

【0003】

【文献】米国特許第４６１６４１３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

デュアル構成の縦型ＭＯＳトランジスタのオン抵抗を低くするには、デュアル構成の縦型ＭＯＳトランジスタ（以下、デュアル構成の縦型ＭＯＳトランジスタのことを「半導体チップ」とも称する）は、平面視における面積が大きく、半導体基板の薄い構造が好ましい。しかしそのような構造では半導体チップの反りが大きくなり、また半導体チップの強度が低下する。特許文献１には、プリント回路基板を、導電性接着剤を介して剛性の金属板に貼り付ける構造が開示されている。

【0005】

そこで本開示は、導電性接着剤を介して剛性の金属板を貼り付ける構造において、密着度を向上することのできるデュアル構成の縦型ＭＯＳトランジスタを備える半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記の課題を解決するために、本開示に係る半導体装置は、フェイスダウン実装が可能な半導体装置であって、半導体基板と、前記半導体基板の表面側に形成された低濃度不純物層と、前記半導体基板と前記低濃度不純物層とを合わせて半導体層とすると、前記半導体層の第１の領域に形成された第１の縦型ＭＯＳトランジスタと、前記半導体層の平面視において、前記第１の領域に隣接した第２の領域に形成された第２の縦型ＭＯＳトランジスタと、前記半導体層の表面側に形成された、前記第１の縦型ＭＯＳトランジスタの第１のソース電極と、前記半導体層の表面側に形成された、前記第２の縦型ＭＯＳトランジスタの第２のソース電極と、前記半導体基板の裏面側に、導電性接着剤を介して形成された支持体と、を備え、前記平面視において、前記支持体は前記半導体層よりも面積が大きく、かつ前記半導体層を内包し、前記支持体の厚さは前記半導体層の厚さよりも大きく、前記平面視において前記半導体層の中心と前記半導体層の外周とを含む、前記半導体装置の断面視において、前記半導体装置のうち、前記支持体および前記導電性接着剤を除いた半導体チップを見たとき、前記半導体チップは前記支持体から離れる方向に凸となる湾曲形状である半導体装置であることを特徴とする。

【0007】

上記の構成によれば、デュアル構成の縦型ＭＯＳトランジスタにおいて、オン抵抗を低減しつつ、半導体チップの反りを軽減し、また半導体チップの強度を向上させることができる。

【発明の効果】

【0008】

本開示は、半導体チップのオン抵抗を低減しつつ、半導体チップの反りを軽減し、さらに半導体チップの強度を向上した、デュアル構成の縦型ＭＯＳトランジスタを備える半導体装置を提供することを目的とする。

【図面の簡単な説明】

【0009】

【図1】図１は、実施形態１に係る半導体装置の構造の一例を示す断面模式図である。

【図2A】図２Ａは、実施形態１に係る半導体装置の構造の一例を示す平面模式図である。

【図2B】図２Ｂは、実施形態１に係る半導体装置に流れる主電流を示す断面模式図である。

【図3A】図３Ａは、実施形態１に係る半導体装置の構造の一例を示す平面模式図である。

【図3B】図３Ｂは、実施形態１に係る半導体装置の構造の一例を示す斜視模式図である。

【図4A】図４Ａは、実施形態１に係る半導体装置の製造工程の一部を示すフロー図である。

【図4B】図４Ｂは、実施形態１に係る半導体装置をフェイスダウン実装する工程を示す断面模式図である。

【図5】図５は、実施形態１に係る変形例１の半導体装置の構造の一例を示す断面模式図である。

【図6】図６は、実施形態１に係る半導体装置の効果を享受することのできる半導体チップの寸法範囲を示したグラフである。

【図7A】図７Ａは、実施形態１に係る半導体装置の構造の一例を示す断面ＳＥＭ像である。

【図7B】図７Ｂは、実施形態１に係る半導体装置の構造の一例を示す断面ＳＥＭ像である。

【図7C】図７Ｃは、実施形態１に係る半導体装置の構造の一例を示す断面ＳＥＭ像である。

【図8A】図８Ａは、実施形態１に係る変形例２の半導体装置の構造の一例を示す断面模式図である。

【図8B】図８Ｂは、実施形態１に係る変形例３の半導体装置の構造の一例を示す断面模式図である。

【図9】図９は、実施形態２に係る半導体装置の構造の一例を示す断面模式図である。

【図10】図１０は、実施形態２に係る半導体装置の製造工程の一部を示すフロー図である。

【図11A】図１１Ａは、実施形態３に係る半導体装置の構造の一例を示す断面模式図である。

【図11B】図１１Ｂは、実施形態３に係る半導体装置のうち、加工支持体の構造の一例を示す平面模式図である。

【図11C】図１１Ｃは、実施形態３に係る半導体装置の構造の一例を示す平面模式図である。

【発明を実施するための形態】

【0010】

以下、本開示の一態様に係る半導体装置の具体例について、図面を参照しながら説明する。ここで示す実施形態は、いずれも本開示の一具体例を示すものである。従って、以下の実施形態で示される数値、形状、構成要素、構成要素の配置および接続形態は一例であって本開示を限定する趣旨ではない。また、各図は模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。

【0011】

（実施形態１）
［１．半導体装置の構造］
図１は半導体装置の構造の一例を示す断面図である。図２Ａはその平面図であり、半導体装置は矩形状（正方形あるいは長方形）であることを除いて、大きさおよび形状は一例である。またパッドの大きさおよび形状ならびに配置も一例である。図２Ｂは、半導体装置に流れる主電流を模式的に示す断面図である。図１および図２Ｂは、図２ＡのＩ－Ｉに沿って切断したときの切断面である。

【0012】

本開示においては、半導体装置１は、金属層３０を備えるとして説明をするが、半導体装置１は、必ずしも金属層３０を備える構成に限定されることはない。

【0013】

図１および図２Ｂに示すように、半導体装置１は、半導体基板３２と、金属層３０と、半導体基板３２上に形成された低濃度不純物層３３と、を有する。本開示では半導体基板３２と低濃度不純物層３３とを合わせて半導体層４０と称する。

【0014】

半導体基板３２は、半導体層４０の裏面側に配置され、第１導電型の不純物を含む第１導電型のシリコンからなる。低濃度不純物層３３は、半導体層４０の表面側に配置され、半導体基板３２に接触して形成され、半導体基板３２の第１導電型の不純物の濃度より低い濃度の第１導電型の不純物を含んで、第１導電型である。低濃度不純物層３３は、例えば、エピタキシャル成長により半導体基板３２上に形成されてもよい。

【0015】

図１および図２Ａに示すように、半導体装置１は、半導体層４０内の第１の領域Ａ１に形成された第１の縦型ＭＯＳトランジスタ１０（以下、「トランジスタ１０」とも称する）と、半導体層４０内の第２の領域Ａ２に形成された第２の縦型ＭＯＳトランジスタ２０（以下、「トランジスタ２０」とも称する）と、を有する。

【0016】

ここで、図２Ａに示すように、第１の領域Ａ１と第２の領域Ａ２とは、半導体層４０の平面視において互いに隣接し、面積で半導体層４０を二等分する一方と他方である。図２Ａでは第１の領域Ａ１と第２の領域Ａ２の仮想的な境界線９０を破線で示している（分かりやすさのために、境界線９０を示す破線は半導体層４０および半導体装置１の外部まで延長して示している）。なお、図２Ａにおいて、第１の領域Ａ１と第２の領域Ａ２とを示す破線は分かりやすさのため半導体層４０および境界線９０とは厳密に一致させず、若干の余白を置いて内側に示しているが、実質的に第１の領域Ａ１の外周と第２の領域Ａ２の外周は半導体層４０の外周および境界線９０と一致するものである。

【0017】

金属層３０は、半導体層４０（半導体基板３２）の裏面側に接触して形成され、例えば銀（Ａｇ）もしくは銅（Ｃｕ）からなる。なお、金属層３０には、金属材料の製造工程において不純物として混入する金属以外の元素が微量に含まれていてもよい。また、金属層３０は半導体層４０（半導体基板３２）の裏面側の全面に形成されていてもいなくてもどちらでもよい。金属層３０の厚さは１０［μｍ］以下であることが望ましく、さらには５［μｍ］以下であることが望ましい。金属層３０の厚さは例えば３［μｍ］である。

【0018】

支持体４２は導電性接着剤４１を介して、金属層３０の裏面側に間接的に接触して形成される。支持体４２は、典型的には半導体層４０の厚さの２倍以上の厚さであり、例えば面内で一様な２００［μｍ］の厚さの平板金属板である。以降では支持体４２を厚膜金属板４２と称することもある。厚膜金属板４２は、例えば銅（Ｃｕ）を主とする金属材料からなる。また導電性接着剤４１は典型的には銀ペーストである。

【0019】

図１に示すように、本開示において、半導体装置１から支持体４２と導電性接着剤４１とを除いた構造を半導体チップ２と称する。半導体チップ２は図１に示すように、支持体４２から離れる方向に凸となる湾曲形状を成している。湾曲形状とは、例えば、反りに起因して生じる形状のことである。半導体チップ２の反り量とは、半導体チップ２を断面視したときの、半導体層４０の上面または下面、あるいは金属層３０の下面の中での、Ｚ方向における最も高い位置と、最も低い位置との差異である。半導体チップ２に生じる反りが、支持体４２から離れる方向に凸となる反りである場合、最も高い位置は平面視における半導体層４０の中心であり、最も低い位置は平面視における半導体層４０の外周、特に外周にある角部である。

【0020】

なお、平面視における半導体層４０の中心とは、平面視における半導体層４０の対角線の交点をいうものとする。また、本開示でいう半導体装置１の断面視とは、平面視で半導体チップ２における半導体層４０の中心と、平面視で半導体チップ２における半導体層４０の外周とを共に含んだ面で半導体装置１の断面を見るときのことをいうものとする。このときの半導体層４０の外周は、半導体層４０の外周における任意の位置でよい。

【0021】

図１および図２Ａに示すように、半導体層４０（低濃度不純物層３３）の第１の領域Ａ１には、第１導電型と異なる第２導電型の不純物を含む第１のボディ領域１８が形成されている。第１のボディ領域１８には、第１導電型の不純物を含む第１のソース領域１４と、第１のゲート導体１５、および第１のゲート絶縁膜１６が形成されている。

【0022】

第１のゲート絶縁膜１６は、半導体層４０の上面から第１のソース領域１４および第１のボディ領域１８を貫通して低濃度不純物層３３の一部までの深さに形成された複数の第１のゲートトレンチ１７の内部に形成され、第１のゲート導体１５は第１のゲートトレンチ１７の内部で、第１のゲート絶縁膜１６上に形成されている。第１のゲート導体１５は半導体層４０の内部に埋め込まれた、埋め込みゲート電極であり、第１のゲートパッド１１９に電気的に接続される。

【0023】

第１のソース電極１１は部分１２と部分１３とからなり、部分１２は、部分１３を介して第１のソース領域１４および第１のボディ領域１８に接続されている。第１のソース電極１１の部分１２は、フェイスダウン実装におけるリフロー時にはんだと接合される層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか１つ以上を含む金属材料で構成されてもよい。部分１２の表面には、金などのめっきが施されてもよい。

【0024】

第１のソース電極１１の部分１３は、部分１２と半導体層４０とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。

【0025】

第１のソース電極１１の厚さは部分１２および部分１３を合わせて、例えば２［μｍ］以上１３［μｍ］以下である。

【0026】

低濃度不純物層３３の第２の領域Ａ２には、第２導電型の不純物を含む第２のボディ領域２８が形成されている。第２のボディ領域２８には、第１導電型の不純物を含む第２のソース領域２４と、第２のゲート導体２５、および第２のゲート絶縁膜２６が形成されている。

【0027】

第２のゲート絶縁膜２６は、半導体層４０の上面から第２のソース領域２４および第２のボディ領域２８を貫通して低濃度不純物層３３の一部までの深さに形成された複数の第２のゲートトレンチ２７の内部に形成され、第２のゲート導体２５は第２のゲートトレンチ２７の内部で、第２のゲート絶縁膜２６上に形成されている。第２のゲート導体２５は半導体層４０の内部に埋め込まれた、埋め込みゲート電極であり、第２のゲートパッド１２９に電気的に接続される。

【0028】

第２のソース電極２１は部分２２と部分２３とからなり、部分２２は、部分２３を介して第２のソース領域２４および第２のボディ領域２８に接続されている。第２のソース電極２１の部分２２は、フェイスダウン実装におけるリフロー時にはんだと接合される層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか１つ以上を含む金属材料で構成されてもよい。部分２２の表面には、金などのめっきが施されてもよい。

【0029】

第２のソース電極２１の部分２３は、部分２２と半導体層４０とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。

【0030】

第２のソース電極２１の厚さは部分２２および部分２３を合わせて、例えば２［μｍ］以上１３［μｍ］以下である。

【0031】

トランジスタ１０およびトランジスタ２０の上記構成により、半導体基板３２は、トランジスタ１０の第１のドレイン領域およびトランジスタ２０の第２のドレイン領域が共通化された、共通ドレイン領域として機能する。低濃度不純物層３３の、半導体基板３２に接する側の一部も、共通ドレイン領域として機能する場合がある。なお、低濃度不純物層３３はトランジスタ１０およびトランジスタ２０に共通するドリフト層でもあり、本明細書中ではドリフト層３３とよぶこともある。

【0032】

また金属層３０はトランジスタ１０のドレイン電極およびトランジスタ２０のドレイン電極が共通化された、共通ドレイン電極として機能する。支持体４２が厚膜金属板である場合、金属層３０だけでなく、導電性接着剤４１と厚膜金属板４２も共通ドレイン電極として機能する。

【0033】

図１に示すように、第１のボディ領域１８および第１のソース領域１４は、開口を有する層間絶縁層３４で覆われ、層間絶縁層３４の開口を通して、第１のボディ領域１８および第１のソース領域１４に接続される第１のソース電極１１の部分１３に接続されている。層間絶縁層３４および第１のソース電極１１の部分１３は、開口を有するパッシベーション層３５で覆われ、パッシベーション層３５の開口を通して第１のソース電極１１の部分１３に接続される部分１２に接続されている。

【0034】

第２のボディ領域２８および第２のソース領域２４は、開口を有する層間絶縁層３４で覆われ、層間絶縁層３４の開口を通して、第２のボディ領域２８および第２のソース領域２４に接続される第２のソース電極２１の部分２３に接続されている。層間絶縁層３４および第２のソース電極２１の部分２３は、開口を有するパッシベーション層３５で覆われ、パッシベーション層３５の開口を通して第２のソース電極２１の部分２３に接続される部分２２に接続されている。

【0035】

したがって複数の第１のソースパッド１１１および複数の第２のソースパッド１２１は、それぞれ第１のソース電極１１および第２のソース電極２１が半導体装置１の表面に部分的に露出した領域、いわゆる端子の部分を指す。同様に、１以上の第１のゲートパッド１１９および１以上の第２のゲートパッド１２９は、それぞれ第１のゲート電極１９（図１、図２Ａ、図２Ｂには図示せず）および第２のゲート電極２９（図１、図２Ａ、図２Ｂには図示せず）が半導体装置１の表面に部分的に露出した領域、いわゆる端子の部分を指す。

【0036】

ところで本開示では、平面視で、第１の領域Ａ１には第１の縦型ＭＯＳトランジスタ１０を構成するものだけが備わり、第２の領域Ａ２には第２の縦型ＭＯＳトランジスタ２０を構成するものだけが備わるとする。また境界線９０とは、第１のソース電極１１の部分１３と、第２のソース電極２１の部分２３との間隔の中央位置をたどる仮想線と捉えてよい。また、有限の幅となるが当該間隔そのものと捉えてもよい(当該間隔の場合であっても、肉眼あるいは低倍率での外観では線として認識することができる)。

【0037】

半導体装置１において、例えば、第１導電型をＮ型、第２導電型をＰ型として、第１のソース領域１４、第２のソース領域２４、半導体基板３２、および、低濃度不純物層３３はＮ型半導体であり、かつ、第１のボディ領域１８および第２のボディ領域２８はＰ型半導体であってもよい。

【0038】

また、半導体装置１において、例えば、第１導電型をＰ型、第２導電型をＮ型として、第１のソース領域１４、第２のソース領域２４、半導体基板３２、および、低濃度不純物層３３はＰ型半導体であり、かつ、第１のボディ領域１８および第２のボディ領域２８はＮ型半導体であってもよい。

【0039】

［２．デュアル構成の縦型ＭＯＳトランジスタの動作］
以下の説明では、トランジスタ１０とトランジスタ２０とが、第１導電型をＮ型、第２導電型をＰ型とした、いわゆるＮチャネル型トランジスタの場合として、半導体装置１の導通動作について説明する。

【0040】

図３Ａおよび図３Ｂは、それぞれ、半導体装置１のＸ方向およびＹ方向に繰り返し形成される、トランジスタ１０（またはトランジスタ２０）の略単位構成の、平面図および斜視図である。図３Ａおよび図３Ｂでは、分かりやすさのために半導体基板３２と金属層３０、導電性接着剤４１、厚膜金属板４２、さらにパッシベーション層３５と第１のソース電極１１（または第２のソース電極２１）、層間絶縁層３４は図示していない。

【0041】

トランジスタ１０の構造とトランジスタ２０の構造とは同様である。このため、以下では、略単位構成について、トランジスタ１０の符号を用いて説明する。

【0042】

Ｙ方向とは、半導体層４０の上面と平行し、第１のゲートトレンチ１７が延在する方向である。またＸ方向とは、半導体層４０の上面と平行し、Ｙ方向に直交する方向のことをいう。Ｚ方向とはＸ方向にもＹ方向にも直交し、半導体装置１の高さ方向を示す方向のことをいう。本開示ではＹ方向のことを第１の方向、Ｘ方向のことを第２の方向、Ｚ方向のことを第３の方向と表すこともある。

【0043】

図３Ａおよび図３Ｂに示すように、トランジスタ１０には、第１のボディ領域１８と第１のソース電極１１とを電気的に接続する第１の接続部１８ａが備わる。第１の接続部１８ａは、第１のボディ領域１８のうち、第１のソース領域１４が形成されていない領域であり、第１のボディ領域１８と同じ第２導電型の不純物を含む。第１のソース領域１４と第１の接続部１８ａとは、Ｙ方向に沿って交互に、かつ周期的に繰り返し配置される。トランジスタ２０についても同様である。

【0044】

半導体装置１において、第１のソース電極１１に高電圧および第２のソース電極２１に低電圧を印加し、第２のソース電極２１を基準として第２のゲート電極２９（第２のゲート導体２５）にしきい値以上の電圧を印加すると、第２のボディ領域２８中の第２のゲート絶縁膜２６の近傍に導通チャネルが形成される。その結果、第１のソース電極１１－第１の接続部１８ａ－第１のボディ領域１８－低濃度不純物層３３－半導体基板３２－金属層３０－導電性接着剤４１－厚膜金属板４２－導電性接着剤４１－金属層３０－半導体基板３２－低濃度不純物層３３－第２のボディ領域２８に形成された導通チャネル－第２のソース領域２４－第２のソース電極２１という経路で主電流が流れて半導体装置１が導通状態となる。この導通経路における、第２のボディ領域２８と低濃度不純物層３３との接触面にはＰＮジャンクションがあり、ボディダイオードとして機能している。

【0045】

同様に、半導体装置１において、第２のソース電極２１に高電圧および第１のソース電極１１に低電圧を印加し、第１のソース電極１１を基準として第１のゲート電極１９（第１のゲート導体１５）にしきい値以上の電圧を印加すると、第１のボディ領域１８中の第１のゲート絶縁膜１６の近傍に導通チャネルが形成される。その結果、第２のソース電極２１－第２の接続部２８ａ－第２のボディ領域２８－低濃度不純物層３３－半導体基板３２－金属層３０－導電性接着剤４１－厚膜金属板４２－導電性接着剤４１－金属層３０－半導体基板３２－低濃度不純物層３３－第１のボディ領域１８に形成された導通チャネル－第１のソース領域１４－第１のソース電極１１という経路で主電流が流れて半導体装置１が導通状態となる。この導通経路における、第１のボディ領域１８と低濃度不純物層３３との接触面にはＰＮジャンクションがあり、ボディダイオードとして機能している。

【0046】

図２Ｂに双方向の主電流の流れを模式的に矢印で示した。水平方向（Ｘ方向）の主電流の流れは、金属層３０、導電性接着剤４１、厚膜金属板４２および半導体基板３２の各層でそれぞれ生じる。金属層３０と厚膜金属板４２の抵抗率は他の層に比べて低いので、金属層３０あるいは厚膜金属板４２を厚くすることで、主電流経路の断面積が拡大し、半導体装置１のオン抵抗を低減することができる。

【0047】

［３．半導体装置の製造方法］
半導体装置１の製造方法について説明する。

【0048】

図４Ａは、本実施形態１における半導体装置１の製造工程の一部を簡易に示したものである。後に個片化される各々のデュアル構成の縦型ＭＯＳトランジスタの構造は、工程５０１までにシリコンウェーハ上にグリッド状に形成される。

【0049】

次に工程５０２において、シリコンウェーハ（後に個片化される各々のデュアル構成の縦型ＭＯＳトランジスタで見れば半導体基板３２に相当する）の裏面側が薄化加工される。工程５０２における薄化加工では、半導体層４０の厚さが１５［μｍ］以上１００［μｍ］以下となるように制御されることが望ましく、さらに望ましくは１５［μｍ］以上７５［μｍ］以下となるように制御されることが望ましい。

【0050】

次に工程５０３において、シリコンウェーハの薄化加工された裏面側に金属層３０が形成される。金属層３０は、例えば複数の金属層が含まれる多層構成であってもよい。複数の金属層は、蒸着、スパッタ、めっき、いずれの方法で個別に形成されてもよい。

【0051】

次に工程５０４でシリコンウェーハにダイシングをおこない、各々のデュアル構成の縦型ＭＯＳトランジスタが個片化される。個片化されたデュアル構成の縦型ＭＯＳトランジスタは、まだ厚膜金属板４２が接合されていない状態にあるため、先に説明した、半導体チップ２とよぶことのできる状態にある。

【0052】

次に工程５０５では、あらかじめ銀ペースト等の導電性接着剤４１が塗布された厚膜金属板４２を準備し、半導体チップ２の金属層３０の裏面側を接合する。通常は、導電性接着剤４１が押し込まれる量が、例えば５［μｍ］～１０［μｍ］で設定され、さらに硬化を経た接合後の導電性接着剤４１の厚さがねらいの値（例えば２０［μｍ］～６０［μｍ］）になるように計算して、導電性接着剤４１を厚膜金属板４２の表面に塗布しておく。

【0053】

導電性接着剤４１は、金属層３０の裏面側と厚膜金属板４２を接合するための接着剤である。導電性接着剤４１は、硬化を経て厚膜金属板４２が接合された後の状態で見るとき、金属層３０の裏面側全面が導電性接着剤４１で満遍なく被覆されることが望ましい。

【0054】

厚膜金属板４２は、平面視で、半導体基板３２の面積を上回る面積のものを選択し、接合においては、平面視で、金属層３０の外周辺から、最近接する厚膜金属板４２の外周辺まで、概ね等しい幅で余白を設けるように位置合わせをおこなう。一例としては図２Ａに示すように、厚膜金属板４２は半導体層４０の相似形状である。半導体層４０と厚膜金属板４２とが相似形状であるとは、平面視で半導体層４０と厚膜金属板４２とが同じ形状で面積だけが異なることを指す。

【0055】

また厚膜金属板４２は、巨視的には厚さが面内で一様であり、段差や凹凸形状を持たない、いわゆる平板であると、半導体層４０を接合するのに都合がよい。本実施形態１では厚膜金属板４２は平板であるとして説明する。

【0056】

接合時は、相対的に面積の大きい厚膜金属板４２を受け側として、相対的に面積の小さい半導体チップ２を合わせるようにすることが一般的である。平面視で金属層３０の裏面から、導電性接着剤４１がはみ出ていてもよい。導電性接着剤４１がはみ出る量は、平面視で、半導体層４０の外周に沿って一様であっても、そうでなくてもよい。図２Ａでは一例として、導電性接着剤４１のはみ出しが一様である場合を示している。

【0057】

工程５０５においては、銀ペースト等の導電性接着剤４１を硬化させるために、半導体チップ２を合わせた状態で、厚膜金属板４２をおよそ１７０［℃］まで高温化する熱処理をおこなう。１７０［℃］付近から導電性接着剤４１は硬化し、金属層３０と厚膜金属板４２が接合して半導体装置１となる。

【0058】

なお厚膜金属板４２を１７０［℃］へ高温化する熱処理時に、半導体チップ２は反りを生じる。上述したように、半導体層４０の厚さは望ましくは１５［μｍ］以上７５［μｍ］以下であり、第１のソース電極１１および第２のソース電極２１の厚さは２［μｍ］以上１３［μｍ］以下である。金属層３０の厚さは望ましくは５［μｍ］以下である。それぞれの膜厚を適切に選択することで、１７０［℃］における半導体チップ２の反りの向きを制御することができる。

【0059】

例えば、半導体層４０の厚さを５３［μｍ］とし、第１のソース電極１１および第２のソース電極２１の厚さを５［μｍ］とし、金属層３０の厚さを３［μｍ］とすると、１７０［℃］における半導体チップ２は、厚膜金属板４２から離れる方向（図１における断面視で＋Ｚ方向）に凸となる反りを生じる。

【0060】

図４Ｂは半導体装置１をフェイスダウン実装する際の模式図である。

【0061】

［４．考察］
以降は本実施形態１に係る半導体装置１が奏する効果について説明する。

【0062】

デュアル構成の縦型ＭＯＳトランジスタでは、導通時のオン抵抗を低減するために、半導体基板３２（半導体層４０）を薄くし、金属層３０を厚くすることが求められる。そのような構成の半導体チップ２は、高温で－Ｚ方向に凸となる反りを生じやすくなる。半導体層４０を薄くするほど、金属層３０を厚くするほど高温時に生じる反りは大きくなる。

【0063】

特に、オン抵抗の低いデュアル構成の縦型ＭＯＳトランジスタが求められる場合、チャネルの総ゲート幅を増大させる目的で、平面視での半導体チップ２の面積を大きくすることが有効である。しかし面積が大きいと、半導体チップ２に生じる反りは顕著に増大してしまう。

【0064】

半導体チップ２を実装基板にフェイスダウン実装する際は、はんだ接合材を用いて２４０［℃］程度まで高温化するリフロー処理をおこなう必要がある。半導体チップ２の２４０［℃］における反り量が４０［μｍ］を超えると、反りの向きに依らず実装不具合が生じやすくなることが分かっており、半導体チップ２の反り量は４０［μｍ］を下回るように抑制することが求められる。

【0065】

本実施形態１に係る半導体装置１の構成は、上記のような、半導体層４０の厚さが薄く、かつ面積が大きい半導体チップ２に対して特に有効である。半導体装置１では、支持体４２を厚膜金属板にして、金属層３０との間も導電性接着剤４１で接続する。このため金属層３０が薄くても、厚膜金属板４２が十分に厚ければ、厚膜金属板４２が水平方向の導通経路となるため半導体装置１のオン抵抗を低減することができる。そして半導体チップ２においては、金属層３０を薄くすることで、生じる反りを軽減することができる。

【0066】

さらに半導体チップ２を厚膜金属板４２へ接合するのは、２４０［℃］よりも低い１７０［℃］付近であるため、半導体チップ２の反り量を１７０［℃］付近で生じる程度の反り量に抑えることができる。導電性接着剤４１として例えば銀ペーストのように、再溶融しない材料を選択すれば、半導体装置１を実装基板にフェイスダウン実装するときのリフロー処理（２４０［℃］）で、厚膜金属板４２に既に接合された半導体チップ２が反りを増大することがない。

【0067】

また、厚膜金属板４２は十分に厚ければ、半導体チップ２に対する支持体の役割を果たすので、半導体層４０を薄くすることによる半導体チップ２の強度低下を補うことができる。

【0068】

したがって本実施形態１に係る半導体装置１の厚膜金属板４２は、半導体層４０の薄さを物理的に補い、金属層３０の薄さを電気的に補う効果がある。金属層３０については、極論すれば存在しなくても構わない。その場合は図５に示す、本実施形態１の変形例１のように、導電性接着剤４１が半導体基板３２（半導体層４０）の裏面側の全面で直接に接合する。

【0069】

本実施形態１に係る、厚膜金属板４２を有する半導体装置１の構造は、半導体チップ２における半導体層４０の平面視での面積が大きいほど、また半導体層４０が薄いほど有用である。逆に半導体層４０の平面視での面積が小さく、半導体層４０が厚い半導体チップ２に対しては、厚膜金属板４２を接合する意味は希薄である。そこで本実施形態１に係る、厚膜金属板４２を有する半導体装置１の構造が有用になる、半導体チップ２の寸法（面積と厚さ）を検討した。

【0070】

図６に、半導体チップ２のオン抵抗を１［ｍΩ］以下とするために必要な、平面視での半導体層４０の面積と厚さ（低濃度不純物層３３の上面から半導体基板３２の下面まで）、およびそのときに生じる半導体チップ２の反り量を算出したグラフを示す。ここで１［ｍΩ］は目安であるが、電池保護回路において近年需要が高まっている大電流通電時には、例えば１［ｍΩ］以下の低いオン抵抗が求められる。

【0071】

横軸は半導体チップ２における平面視での半導体層４０の面積Ｓ［ｍｍ^２］であり、左の縦軸は半導体チップ２における半導体層４０の厚さｈ［ｍｍ］である。半導体層４０の形状は正方形としている。例えば２．５×２．５［ｍｍ］が面積６．２［ｍｍ^２］に、３．４×３．４［ｍｍ］が面積１１．５［ｍｍ^２］に相当する。〇印でプロットされているのは半導体チップ２のオン抵抗がちょうど１．００［ｍΩ］となるときの半導体層４０の厚さである。△印でプロットされているのは半導体チップ２のオン抵抗がちょうど０．７５［ｍΩ］となるときの半導体層４０の厚さである。この半導体層４０の厚さを算出するときの半導体チップ２では、金属層３０は材料が銀（Ａｇ）であり、厚さが５０［μｍ］であることを前提としている。

【0072】

１．００［ｍΩ］以下となる低いオン抵抗を実現するためには、〇印のプロットを繋ぐ曲線を含んでそれよりも下の領域に当てはまる構造となるように半導体チップ２を構成する必要がある。半導体チップ２における平面視での半導体層４０の面積が小さければ半導体層４０の厚さは薄くせねばならないが、半導体チップ２における平面視での半導体層４０の面積が大きければ半導体層４０の厚さはある程度まで厚くすることができる。

【0073】

〇印のプロットを繋ぐ線はおよそｈ＝０．０１６×Ｓ－０．０４２の関係（図６中の破線、６．２≦Ｓ≦１１．５で精度が良好）にあり、したがってオン抵抗を１．００［ｍΩ］以下とするには、半導体チップ２における半導体層４０はｈ≦０．０１６×Ｓ－０．０４２の関係にあることが求められる。

【0074】

△印のプロットを繋ぐ線はおよそｈ＝０．０１４×Ｓ－０．０７４の関係（図６中の破線、６．２≦Ｓ≦１１．５で精度が良好）にあり、したがってオン抵抗を０．７５［ｍΩ］以下とするには、半導体チップ２における半導体層４０はｈ≦０．０１４×Ｓ－０．０７４の関係にあることが求められる。

【0075】

図６の右の縦軸は半導体チップ２が２４０［℃］の高温時に生じる反り量［μｍ］である。□印でプロットされているのは、〇印で示したそれぞれの半導体チップ２における半導体層４０の構成（面積Ｓと厚さｈ）において、金属層３０としてＡｇが５０［μｍ］の厚さで形成された場合に生じる反り量である。半導体チップ２が備える金属層３０として５０［μｍ］の厚さのＡｇを設定したのは、厚膜金属板４２を備える本実施形態１に係る半導体装置１の構造と対比できるようにするためである。金属層３０を構成する材料としては、抵抗率の良好なＡｇとし、厚さ５０［μｍ］もオン抵抗低減への寄与がほぼ飽和するところを選択した。

【0076】

なお、平面視で半導体層４０の形状を正方形としたのは、同じ構成（面積Ｓと厚さｈ）であっても反り量が最も軽減されるのが正方形状であるためである。したがって図５の□印のプロットは、本実施形態１に係る半導体装置１と電気的に対比し得る半導体チップ２の状態での、最小の反り量を示したものであるといえる。

【0077】

図６によれば、オン抵抗を１．００［ｍΩ］以下とすることが求められる場合、面積が６．２［ｍｍ^２］以上で２４０［℃］の反り量が４０［μｍ］を超えることが分かる。このため面積が６．２［ｍｍ^２］以上では、半導体チップ２のままで実装をおこなうことは難しく、反り量を軽減することのできる対策が必要になる。

【0078】

オン抵抗１．００［ｍΩ］であっても、平面視での半導体チップ２の面積が６．２［ｍｍ^２］未満である場合は、反り量が４０［μｍ］を下回るので、半導体チップ２のままで実装をおこなうことができる。また平面視での半導体チップ２の面積が同じ６．２［ｍｍ^２］であっても、オン抵抗が１．００［ｍΩ］を上回ってもよいのであれば、半導体層４０の厚さを過度に薄くする必要がないので、反り量が４０［μｍ］を下回り、半導体チップ２のままで実装をおこなうことができる。

【0079】

したがって、平面視で正方形状であり、６．２［ｍｍ^２］（２．５×２．５［ｍｍ］）以上の面積を有する半導体チップ２に対して、オン抵抗を１．００［ｍΩ］以下とすることが求められる場合、すなわち半導体チップ２における半導体層４０について、ｈ≦０．０１６×Ｓ－０．０４２の関係が成り立つとき、本実施形態１に係る半導体装置１のように、厚膜金属板４２を接合することが好ましい。

【0080】

また、例えばオン抵抗を０．７５［ｍΩ］以下とすることが求められる場合は、半導体チップ２において半導体層４０の厚さをさらに薄くする必要がある。すなわち半導体チップ２における半導体層４０について、ｈ≦０．０１４×Ｓ－０．０７４の関係が成り立つとき、本実施形態１に係る半導体装置１のように、厚膜金属板４２を接合することがさらに好ましい。

【0081】

さて本実施形態１に係る半導体装置１は、半導体層４０（半導体基板３２）、第１のソース電極１１および第２のソース電極２１、金属層３０の厚さを各々適切に選択することで、１７０［℃］における半導体チップ２の反りを、支持体４２から離れる方向（＋Ｚ方向）に凸となるように制御することができる。

【0082】

図１に示すように、厚膜金属板４２から見て金属層３０の裏面が離れる方向（＋Ｚ方向）に凸となるように反ると、導電性接着剤４１が、金属層３０と厚膜金属板４２との間で挟み込まれるようになる。特に金属層３０の端部は、半導体チップ２の湾曲によって、厚膜金属板４２へ相対的に近づく（－Ｚ方向）こととなり、導電性接着剤４１を厚膜金属板４２側へ押し込む。半導体チップ２がこのような湾曲形状となると、半導体チップ２と厚膜金属板４２との接合の密着度が高まる効果を享受できる。

【0083】

したがって半導体装置１は、半導体装置１の断面視において、半導体装置１のうち、厚膜金属板４２および導電性接着剤４１を除いた半導体チップ２を見たとき、半導体チップ２は厚膜金属板４２から離れる方向に凸となる湾曲形状であることが望ましい。言い換えると、平面視における半導体層４０の外周において、半導体層４０の直下の導電性接着剤４１の厚さは、平面視における半導体層４０の中心において、半導体層４０の直下における導電性接着剤４１の厚さよりも薄くなることが望ましい。

【0084】

図７Ａ，図７Ｂ、図７Ｃに、本実施形態１に係る半導体装置１を実装基板にフェイスダウン実装したときの断面ＳＥＭ像を示す。図７Ｂは、図７Ａの破線で囲まれた部分の拡大断面ＳＥＭ像であり、図７Ｃは、図７Ｂの破線で囲まれた部分の拡大断面ＳＥＭ像である。図７Ａ～図７Ｃに示す半導体装置１において、半導体層４０の厚さは５３［μｍ］、第１のソース電極１１および第２のソース電極２１の厚さは４［μｍ］、金属層３０の厚さは３［μｍ］であり、厚膜金属板４２の厚さは２００［μｍ］である。

【0085】

図７Ｂおよび図７Ｃにおける水平線Ａは、平面視での半導体層４０の中心における半導体層４０と金属層３０との界面位置を、平面視での半導体層４０の外周まで延長して示したものである。また図７Ｃにおける水平線Ｂは、半導体層４０の外周における半導体層４０と金属層３０との界面位置を示したものである。図７Ｃにおいて、水平線Ｂは水平線Ａよりも厚膜金属板４２に近い側（－Ｚ方向）にあり、水平線Ａと水平線ＢとのＺ方向の間隔は２［μｍ］である。

【0086】

したがって、半導体チップ２は厚膜金属板４２と離れる方向（＋Ｚ方向）を凸として反った形状を成しており、その反り量は２［μｍ］である。半導体チップ２と厚膜金属板４２とを接合する導電性接着剤４１は両者の間に挟み込まれるようにして硬化しており、半導体チップ２の裏面側全面を被覆している。導電性接着剤４１には、ボイドの発生している個所や、剥がれそうな個所は見当たらず、密着度は良好である様子が確認できる。

【0087】

発明者らが検討した結果、半導体チップ２の１７０［℃］における反り量は、２［μｍ］以上あれば密着度を向上できる効果を安定して得られることが分かった。反り量が２［μｍ］を下回る場合、あるいは反りが逆の向きに凸となる場合は、半導体チップ２と厚膜金属板４２との間で導電性接着剤４１が挟み込まれる効果が安定しては得られず、導電性接着剤４１が半導体装置１の端部で剥がれている痕跡が見られることもある。

【0088】

半導体チップ２が高温時に反るのは、半導体層４０の表面側に第１のソース電極１１および第２のソース電極２１が形成されていることに起因する。また半導体層４０の裏面側に金属層３０が備わる場合には、金属層３０が形成されていることも影響する。半導体層４０、第１のソース電極１１および第２のソース電極２１、金属層３０の、それぞれの線膨張係数やヤング率などの物性値と、それぞれの厚さとの関係で、半導体チップ２の反りの方向（湾曲の方向ともいう）と反り量（湾曲量ともいう）が決まる。

【0089】

半導体チップ２に金属層３０が備わらない場合（図５で示した本実施形態１の変形例１においては）、半導体チップ２の反りは、半導体層４０と、第１のソース電極１１および第２のソース電極２１の関係だけで決まる。線膨張係数は通常、金属種の方が大きいため、高温時に生じる反りの方向は＋Ｚ方向に凸となる。反り量は半導体層４０と、第１のソース電極１１および第２のソース電極２１の厚さの相対的な関係で決まり、半導体層４０が薄いほど、また第１のソース電極１１および第２のソース電極２１の厚さが厚いほど大きくなる。

【0090】

半導体チップ２に金属層３０が備わる場合は、主に金属層３０と、第１のソース電極１１および第２のソース電極２１の関係だけで決まる。さらには第１のソース電極１１および第２のソース電極２１を構成する金属種と、金属層３０を構成する金属種とは、線膨張係数が近い値であることが多いため、それぞれの厚さだけで反りの方向や反り量が決まることが多い。＋Ｚ方向に凸となる反りへ制御することが求められる場合、金属層３０の厚さは、第１のソース電極１１の厚さおよび第２のソース電極２１の厚さよりも薄くすることが望ましい。高温時には膜厚がより厚い方が膨張による応力を増大し、そちらの方向を凸とする湾曲形状になるためである。

【0091】

上述したように、金属層３０と厚膜金属板４２との接合の密着度を高めるには、半導体チップ２が厚膜金属板４２から離れる方向（＋Ｚ方向）に反ることが求められるが、反り量が大きすぎると、平面視における半導体層４０の中心付近で導電性接着剤４１にボイドが生じやすくなる。発明者らが検討した結果、半導体チップ２の１７０［℃］における反り量は、２０［μｍ］以下となるように調整されると、安定してボイドの発生を防げることが分かった。したがって半導体チップ２の１７０［℃］における反り量は、２［μｍ］以上２０［μｍ］以下となることが好ましい。

【0092】

半導体チップ２が厚膜金属板４２から離れる方向（＋Ｚ方向）に凸となる湾曲形状となるためには、半導体チップ２において半導体層４０の厚さは１００［μｍ］以下であることが好ましく、さらには７５［μｍ］以下であることが好ましい。なぜなら第１のソース電極１１および第２のソース電極２１を極端に厚くして製膜することは難しく、半導体層４０が薄い方が半導体チップ２を湾曲させやすいからである。また半導体層４０が薄くなることによる半導体チップ２としての強度低下は、厚膜金属板４２を接合することで補えるので、本開示では半導体層４０を薄くすることによる副作用は軽減できる。

【0093】

しかしながら半導体層４０の厚さが極端に薄くなると、例えば１５［μｍ］未満となると、個片化する際に半導体層４０（半導体基板３２）にクラックが生じやすくなる。したがって、半導体層４０の厚さは１５［μｍ］以上１００［μｍ］以下が好ましく、さらには１５［μｍ］以上７５［μｍ］以下が好ましい。

【0094】

第１のソース電極１１の厚さおよび第２のソース電極２１の厚さはそれぞれ、例えば２［μｍ］以上１３［μｍ］以下であることが望ましい。半導体チップ２に金属層３０が備わらない場合、半導体層４０が薄ければ、第１のソース電極１１の厚さおよび第２のソース電極２１の厚さが２［μｍ］から５［μｍ］であっても１７０［℃］における反り量を２［μｍ］以上にすることができる。しかし半導体層４０が厚いときは、第１のソース電極１１の厚さおよび第２のソース電極２１の厚さも１０［μｍ］から１３［μｍ］のように、応じて厚い方へ変化させることが望ましい。

【0095】

上記のような膜厚構成であれば、半導体チップ２が高温時に反る方向を、半導体チップ２が厚膜金属板４２から離れる方向に凸となる方向（＋Ｚ方向）へ制御し、さらに反り量を２［μｍ］以上２０［μｍ］以下に制御することができる。

【0096】

ところで図１に模式的に示すように、本実施形態１に係る半導体装置１では、導電性接着剤４１は半導体チップ２の側壁に一部せりあがるように、概ね三角形状のフィレットを形成することが多い。本実施形態１に係る半導体装置１では、半導体チップ２が厚膜金属板４２から離れる方向に凸となる湾曲形状を示すことに起因して、導電性接着剤４１のフィレットは、図７Ａ～図７Ｃに示すように、半導体層４０の上面に近い位置まで到達することがある。

【0097】

図７Ｃに示すように、厚膜金属板４２の上面を基準としてフィレットの角度を定義すると、本実施形態１に係る半導体装置１では、最小でも２０［ｄｅｇ］の角度を有することが分かった。したがって導電性接着剤４１は、平面視で半導体層４０の外周から、最大で（ｈ＋ｈｐ）／ｔａｎ（２０［ｄｅｇ］）［ｍｍ］だけはみ出る可能性がある。ここで、平面視で半導体層４０の角部における、直下の金属層３０と導電性接着剤４１の厚さの合計をｈｐ［ｍｍ］としている。半導体層４０の角部を指定しているのは、半導体チップ２の反りによって、導電性接着剤４１が最も押し込まれる個所だからである。またｔａｎは正接関数である。

【0098】

仮に平面視における厚膜金属板４２の面積が、半導体層４０の面積に比べて十分に大きくないと、導電性接着剤４１のはみ出しが、厚膜金属板４２の内部におさまらない懸念がある。したがって導電性接着剤４１のフィレットの底辺の長さの分だけ、導電性接着剤４１のはみ出しがあることを考慮して平面視での厚膜金属板４２の面積を準備しなければならない。

【0099】

平面視において半導体層４０の外周から厚膜金属板４２の外周までの最近接距離のうち最小の長さをＬ［ｍｍ］とし、半導体層４０の厚さをｈ［ｍｍ］とし、平面視における半導体層４０の角部において、半導体層４０の直下の金属層３０と導電性接着剤４１の厚さの合計をｈｐ［ｍｍ］とすると、導電性接着剤４１のフィレットが最小で２０［ｄｅｇ］の角度のため、Ｌ≧（ｈ＋ｈｐ）／ｔａｎ（２０［ｄｅｇ］）の関係が成り立つことが望ましい。この関係が成立すると、平面視で半導体層４０の全周において導電性接着剤４１のはみ出しが、厚膜金属板４２の外周を越えることがない。

【0100】

以下では本実施形態１に係る半導体装置１の変形例について説明する。

【0101】

図８Ａに、実施形態１に係る半導体装置１の変形例２の断面模式図を示す。変形例２に係る半導体装置１では、支持体４２が、半導体チップ２に向かう方向に凸となる湾曲形状を有している。支持体４２の湾曲形状とは、例えば、導電性接着剤４１を介して金属層３０と支持体４２を接合する際の熱処理時に支持体４２の反りに起因して生じる形状のことである。支持体４２の反り量とは、支持体４２を断面視したときの、支持体４２の上面または下面の中で、Ｚ方向における最も高い位置と、最も低い位置との差異である。支持体４２に生じる反りが、半導体チップ２に向かう方向に凸となる反りである場合、最も高い位置は平面視における支持体４２の中心であり、最も低い位置は平面視における支持体４２の外周、特に外周にある角部である。

【0102】

支持体４２の反りの方向や反り量は、１７０［℃］で生じる半導体チップ２の反り量と、支持体４２の厚さまたは／および材質、さらに導電性接着剤４１の厚さまたは／および材質、あるいは接合の条件を調整して制御することができる。最も容易な調整の仕方は、支持体４２の厚さを薄くすることである。支持体４２の厚さを薄くすると、半導体装置１が完成した時点での支持体４２の反り量を増大させることができるが、半導体装置１としての剛性が低減する。このため目安として、支持体４２の厚さは、支持体４２の反り量が、半導体チップ２の反り量よりも小さくなるように設計されることが好ましい。

【0103】

図８Ａに示すように、半導体装置１において、支持体４２の湾曲量が半導体チップ２の湾曲量よりも小さいうえで、支持体４２が、半導体チップ２に向かう方向に凸となる湾曲形状を有する場合、支持体４２が湾曲形状でない場合に比べて導電性接着剤４１の押さえつけが軽減するので、平面視で導電性接着剤４１が半導体層４０からはみ出す長さを抑制することができる。

【0104】

図８Ｂに、実施形態１に係る半導体装置１の変形例３の断面模式図を示す。変形例３に係る半導体装置１では、支持体４２が、半導体チップ２から離れる方向に凸となる湾曲形状を有している。図８Ｂに示すように、半導体装置１において、支持体４２の湾曲量が半導体チップ２の湾曲量よりも小さいうえで、支持体４２が、半導体チップ２から離れる方向に凸となる湾曲形状を有する場合、支持体４２が湾曲形状でない場合に比べて、平面視で半導体層４０の中心付近において半導体チップ２と導電性接着剤４１との間にボイドが生じることを防止することができる。

【0105】

（実施形態２）
以下、実施形態１に係る半導体装置１から、一部の構成が変更されて成る実施形態２に係る半導体装置１００について説明する。

【0106】

実施形態２に係る半導体装置１００は、実施形態１に係る厚膜金属板であった支持体４２が、絶縁性支持体４２０へ変更され、さらに絶縁性支持体４２０の表面側、すなわち半導体チップ２と接合する面の側には、支持体金属層３００が形成される構成の例となっている。

【0107】

ここでは、実施形態２に係る半導体装置１００について、実施形態１に係る半導体装置１と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、半導体装置１との相違点を中心に説明する。

【0108】

［１．半導体装置の構成］
図９に、実施形態２に係る半導体装置１００の断面模式図を示す。実施形態１に係る半導体装置１から、支持体４２が絶縁性支持体４２０へ変更され、絶縁性支持体４２０の表面側には、支持体金属層３００が形成されるところが異なる。支持体金属層３００は絶縁性支持体４２０と側面を同一にするように、絶縁性支持体４２０の表面側の全面を被覆していてもよい。また図９に示すように、絶縁性支持体４２０の表面側の一部のみを被覆していてもよい。

【0109】

［２．半導体装置の製造方法］
図１０に実施形態２に係る半導体装置１００の製造過程の一部を簡易に示した。工程５０１～５０４は実施形態１に係る半導体装置１の製造過程と同様である。工程５０６は実施形態１における工程５０５に相当する工程である。

【0110】

本実施形態２では、工程５０６において半導体チップ２が絶縁性支持体４２０へ接合される。工程５０６では、あらかじめ絶縁性支持体４２０の表面側に支持体金属層３００を形成しておき、支持体金属層３００の上面に導電性接着剤４１を塗布する。導電性接着剤４１は、例えば銀ペーストであり、１７０［℃］への高温化で硬化し、半導体チップ２と絶縁性支持体４２０または支持体金属層３００とを接合する。

【0111】

［３．考察］
本実施形態に係る半導体装置１００では、絶縁性支持体４２０を用いるため、実施形態１に係る厚膜金属板よりも剛性を向上させることができる。剛性の良好な素材として、例えばシリコン基板がある。シリコン基板を絶縁性支持体４２０として使用する場合、実施形態１に係る半導体装置１において、厚膜金属板を用いたのと同じ効果を、より薄い寸法で実現することができる。

【0112】

一方、本実施形態２に係る半導体装置１００では、絶縁性支持体４２０の表面に支持体金属層３００が備わるので、これを導通経路として十分に低いオン抵抗を実現することができる。特に本実施形態２の半導体装置１００が有用となるのは、支持体金属層３００の厚さが、半導体チップ２における第１のソース電極１１の厚さおよび第２のソース電極２１の厚さよりも大きい場合である。

【0113】

実施形態１に係る半導体装置１では、半導体チップ２において金属層３０の厚さを第１のソース電極１１の厚さおよび第２のソース電極２１の厚さよりも大きくすると、１７０［℃］において半導体チップ２に生じる反りの向きを、支持体４２から離れる方向に凸とすることができない。これに対して本実施形態２に係る半導体装置１００では、半導体チップ２における金属層３０の厚さを第１のソース電極１１の厚さおよび第２のソース電極２１の厚さよりも小さくしておけば、１７０［℃］において半導体チップ２に生じる反りの向きを、支持体４２から離れる方向に凸とすることができる。

【0114】

支持体金属層３００は、半導体チップ２の裏面側が接合する範囲すべてを被覆することが望ましい。したがって絶縁性支持体４２０の表面側には、平面視で半導体層４０よりも面積の大きい範囲に形成された支持体金属層３００が備わり、支持体金属層３００の厚さは、第１のソース電極１１の厚さおよび第２のソース電極２１の厚さよりも大きいことが望ましい。

【0115】

（実施形態３）
以下、実施形態１に係る半導体装置１から、一部の構成が変更されて成る実施形態３に係る半導体装置２００について説明する。

【0116】

実施形態３に係る半導体装置２００では、実施形態１に係る厚膜金属板であって、面内で一様な厚さの平板である支持体４２が、厚膜金属板であって表面に加工が施された加工支持体４３０へ変更される構成の例となっている。

【0117】

ここでは、実施形態３に係る半導体装置２００について、実施形態１に係る半導体装置１と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、半導体装置１との相違点を中心に説明する。

【0118】

［１．半導体装置の構成］
図１１Ａに、実施の形態３に係る半導体装置２００の断面模式図を示す。図１１Ｂに、実施の形態３に係る加工支持体４３０の平面模式図を示す。図１１Ｃに、加工支持体４３０に半導体チップ２を実装した後の半導体装置２００の平面模式図を示す。実施形態１に係る半導体装置１から、支持体４２が加工支持体４３０へ変更されるところが異なる。

【0119】

加工支持体４３０だけを見たとき、加工支持体４３０の表面（半導体チップ２と接合される面）は、図１１Ｂに示すように、平面視で加工支持体４３０の中心を含み、加工支持体４３０の外周を含まない第１範囲と、第１範囲を取り囲み、加工支持体４３０の表面の残りの範囲である第２範囲とに区分される。図１１Ａおよび図１１Ｂにおいては、第１範囲と第２範囲の仮想的な境界線を破線で示している。

【0120】

第１範囲においては加工支持体４３０の厚さは一定だが、第２範囲では、加工支持体４３０の表面の一部に溝状の加工が施され、加工支持体４３０の厚さが第１範囲よりも薄い部分が備わっている。本実施形態３では、第２範囲のうち、加工支持体４３０の外周付近で、加工支持体４３０の厚さが第１範囲における厚さと同等になるところが備わる例を示している。しかし第２範囲における加工支持体４３０の厚さは、一定であってもよいし、あるいは段階的に第１範囲における加工支持体４３０の厚さよりも薄くなる形状であってもよい。

【0121】

半導体装置２００では、加工支持体４３０の表面側に導電性接着剤４１を介して半導体チップ２が接合されるが、図１１Ａおよび図１１Ｃに示すように、平面視で半導体チップ２における半導体層４０の外周が、加工支持体４３０の第２範囲に形成された溝の幅内に内包されるように設置される。なお、図１１Ｃでは、平面視で半導体チップ２からはみ出して見えるはずの導電性接着剤４１の図示を省略している。

【0122】

したがって、本実施形態３に係る半導体装置２００は、平面視で加工支持体４３０の表面における第１範囲の面積は、半導体チップ２における半導体層４０の面積より小さく、平面視で半導体層４０は第１範囲をすべて被覆するように接合される。

【0123】

［２．考察］
上記のような構成とすることで、平面視で、導電性接着剤４１が半導体層４０から水平方向にはみ出る長さを抑制することができる。加工支持体４３０の第２範囲に溝状の加工が施されるので、押し出された導電性接着剤４１が溝内に流れ込む。溝内には、押し出された導電性接着剤４１を一定程度ためることができるので、溝の幅や深さを適宜変更することで、水平方向のはみ出し長さや、半導体チップ２の側面へせり上がる高さを抑制することができる。

【0124】

以上、本開示の一態様に係る半導体装置について、実施形態１～３および変形例１～３に基づいて説明したが、本開示は、これら実施形態および変形例に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形をこれら実施の形態に施したものや、異なる実施形態および変形例における構成要素を組み合わせて構築される形態も、本開示の１つまたは複数の態様の範囲内に含まれてもよい。

【産業上の利用可能性】

【0125】

本願発明に係る縦型ＭＯＳトランジスタを備える半導体装置は、電流経路の導通状態を制御する装置として広く利用できる。

【符号の説明】

【0126】

１、１００、２００ 半導体装置
２ 半導体チップ
１０ トランジスタ（第１の縦型ＭＯＳトランジスタ）
１１ 第１のソース電極
１２、１３ 部分
１４ 第１のソース領域
１５ 第１のゲート導体
１６ 第１のゲート絶縁膜
１７ 第１のゲートトレンチ
１８ 第１のボディ領域
１８ａ 第１の接続領域
１９ 第１のゲート電極
２０ トランジスタ（第２の縦型ＭＯＳトランジスタ）
２１ 第２のソース電極
２２、２３ 部分
２４ 第２のソース領域
２５ 第２のゲート導体
２６ 第２のゲート絶縁膜
２７ 第２のゲートトレンチ
２８ 第２のボディ領域
２８ａ 第２の接続領域
２９ 第２のゲート電極
３０ 金属層
３２ 半導体基板
３３ 低濃度不純物層（ドリフト層）
３４ 層間絶縁層
３５ パッシベーション層
４０ 半導体層
４１ 導電性接着剤
４２ 支持体（厚膜金属板）
３００ 支持体金属層
４２０ 絶縁性支持体
４３０ 加工支持体
９０ 境界線
１１１ 第１のソースパッド
１１９ 第１のゲートパッド
１２１ 第２のソースパッド
１２９ 第２のゲートパッド
Ａ１ 第１の領域
Ａ２ 第２の領域

【要約】

半導体装置（１）は、半導体層（４０）と、半導体層（４０）に形成された第１の縦型ＭＯＳトランジスタ（１０）および第２の縦型ＭＯＳトランジスタ（２０）と、半導体層（４０）の裏面側全面に接触接続する金属層（３０）と、金属層（３０）の裏面側に、導電性接着剤（４１）を介して接合された支持体（４２）とを備え、平面視において、支持体（４２）は半導体層（４０）よりも面積が大きく、かつ半導体層（４０）を内包し、支持体（４２）の厚さは半導体層（４０）の厚さよりも大きく、平面視において半導体層（４０）の中心と半導体層（４０）の外周とを含む、半導体装置（１）の断面視において、半導体装置（１）から支持体（４２）および導電性接着剤（４１）を除いた半導体チップ（２）は、支持体（４２）に離れる方向に凸となる湾曲形状である。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図8A】

【図8B】

【図9】

【図10】

【図11A】

【図11B】

【図11C】