特許 7599351 ＤＣＤＣコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-05

(45)【発行日】2024-12-13

(54)【発明の名称】ＤＣＤＣコンバータ

(51)【国際特許分類】

   H02M 3/155 20060101AFI20241206BHJP

【ＦＩ】

H02M3/155 H

【請求項の数】 3

(21)【出願番号】P 2021022504

(22)【出願日】2021-02-16

(65)【公開番号】P2022124715

(43)【公開日】2022-08-26

【審査請求日】2024-01-09

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】田中 秀明

(72)【発明者】

【氏名】河野 明大

(72)【発明者】

【氏名】後藤 克也

【審査官】安食 泰秀

(56)【参考文献】

【文献】特開２０１７－１６９３３３（ＪＰ，Ａ）

【文献】特開２０１７－１５３２０９（ＪＰ，Ａ）

【文献】特開２０１１－０９１７５９（ＪＰ，Ａ）

【文献】特開２０１３－１１８７６９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

基準電圧とフィードバック電圧を比較するコンパレータと、
パワーＦＥＴのオン時間を制御するオン時間制御回路と、
前記コンパレータの信号と前記オン時間制御回路の信号に応じて前記パワーＦＥＴを制御する信号を出力するＲ－Ｓフリップフロップ回路と、を備え、
前記オン時間制御回路は、前記パワーＦＥＴのオンしたことに基づく信号で制御されるスイッチと、前記スイッチがオンしたことで放電される一方、前記スイッチがオフしたことで第一の電流源で充電されるコンデンサと、第二の電流源と前記コンデンサの電圧でゲート電圧が制御され、前記スイッチがオフすると前記パワーＦＥＴのオン又はオフに依らず前記スイッチがオフしてから所定の時間経過後にオフからオンに遷移するように制御されるＭＯＳトランジスタで構成される検出回路と、を備え、前記検出回路は、前記ＭＯＳトランジスタのドレインの電圧レベルに対応したレベルを含む信号を前記Ｒ－Ｓフリップフロップ回路のリセット端子へ出力することを特徴とするＤＣＤＣコンバータ。

【請求項2】

前記第二の電流源は、デプレッション型のＭＯＳトランジスタで構成されることを特徴とする請求項１に記載のＤＣＤＣコンバータ。

【請求項3】

前記スイッチは、前記ＭＯＳトランジスタと同じ導電型のＭＯＳトランジスタで構成されたことを特徴とする請求項１または２に記載のＤＣＤＣコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＤＣＤＣコンバータに関する。

【背景技術】

【0002】

ＤＣＤＣコンバータなどの電源装置において、負荷応答性に優れたコンスタント・オンタイム制御がしばしば用いられる。コンスタント・オンタイム制御は、オン時間制御回路の信号に基づいた出力信号でスイッチングトランジスタを制御する制御方式である（例えば、特許文献１参照）。

【0003】

図４は、従来のオン時間制御回路を示す回路図である。従来のオン時間制御回路は、容量４２と、容量４２が電流源４１の流す電流で所望の電圧に充電されるまでの時間を計測するコンパレータ４５などで構成される。

【先行技術文献】

【特許文献】

【0004】

【文献】米国特許第８４７６８８７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来のオン時間制御回路は、コンパレータ４５が容量４２の電圧を検出してから信号を出力するまでのディレイ時間の影響により、スイッチングトランジスタを高い周波数でスイッチングすることが困難であった。特に、消費電流が低いＤＣＤＣコンバータは、コンパレータ４５の動作電流（電流源４４の電流）も少なく設定することが要求されるため、高周波化が困難であった。

【0006】

本発明は、上記課題に鑑みてなされ、消費電流が少なく、且つ高い周波数でスイッチング動作が可能なＤＣＤＣコンバータを提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明のＤＣＤＣコンバータは、基準電圧とフィードバック電圧を比較するコンパレータと、パワーＦＥＴのオン時間を制御するオン時間制御回路と、前記コンパレータの信号と前記オン時間制御回路の信号に応じて前記パワーＦＥＴを制御する信号を出力するＲ－Ｓフリップフロップ回路と、を備え、前記オン時間制御回路は、前記パワーＦＥＴのオンしたことに基づく信号で制御されるスイッチと、前記スイッチがオンしたことで放電される一方、前記スイッチがオフしたことで第一の電流源で充電されるコンデンサと、第二の電流源と前記コンデンサの電圧でゲート電圧が制御され、前記スイッチがオフすると前記パワーＦＥＴのオン又はオフに依らず前記スイッチがオフしてから所定の時間経過後にオフからオンに遷移するように制御されるＭＯＳトランジスタで構成される検出回路と、を備え、前記検出回路は、前記ＭＯＳトランジスタのドレインの電圧レベルに対応したレベルを含む信号を前記Ｒ－Ｓフリップフロップ回路のリセット端子へ出力することを特徴とする。

【発明の効果】

【0008】

本発明のＤＣＤＣコンバータによれば、消費電流が少なく、且つ高い周波数でスイッチング動作が可能となる。

【図面の簡単な説明】

【0009】

【図1】本実施形態のＤＣＤＣコンバータを示すブロック図である。

【図2】本発明の実施形態のオン時間制御回路を示す回路図である。

【図3】本実施形態のオン時間制御回路の他の例を示す回路図である。

【図4】従来のオン時間制御回路を示す回路図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施形態について、図面を参照して説明する。

【0011】

図１は、本実施形態のＤＣＤＣコンバータ１００を示すブロック図である。
本実施形態のＤＣＤＣコンバータ１００は、パワーＦＥＴ２と、インダクタ３と、ショットキーダイオード４と、コンデンサ５と、コンパレータ１０と、オン時間制御回路１１と、基準電圧回路１２と、Ｒ－Ｓフリップフロップ回路１３と、出力制御回路１４と、ドライバー回路１５と、フィードバック抵抗１７及び１８を備えている。

【0012】

フィードバック抵抗１７及び１８は、出力端子ＯＵＴとＧＮＤ端子の間に接続されている。コンパレータ１０は、反転入力端子－がフィードバック抵抗１７及び１８の出力端子に接続され、非反転入力端子＋が基準電圧回路１２に接続されている。Ｒ－Ｓフリップフロップ回路１３は、セット端子Ｓがコンパレータ１０の出力端子に接続され、リセット端子Ｒがオン時間制御回路１１の出力端子に接続され、出力端子Ｑが出力制御回路１４の入力端子に接続され、出力端子ＱＢがオン時間制御回路１１の入力端子に接続されている。ドライバー回路１５は、入力端子が出力制御回路１４の出力端子に接続され、出力端子がパワーＦＥＴ２のゲートに接続されている。パワーＦＥＴ２は、ソースが電源端子に接続され、ドレインがインダクタ３の一方の端子とショットキーダイオード４のカソードに接続されている。インダクタ３の他方の端子は、出力端子ＯＵＴとコンデンサ５の一方の端子に接続されている。ショットキーダイオード４の他方の端子は、ＧＮＤ端子に接続されている。コンデンサ５の他方の端子は、ＧＮＤ端子に接続されている。

【0013】

図２は、本実施形態のオン時間制御回路１１を示す回路図である。
本実施形態のオン時間制御回路１１は、電流源２１及び２４と、コンデンサ２２と、ＮＭＯＳトランジスタ２３及び２５と、反転回路２６を備えている。

【0014】

電流源２１は、一端が電源端子に接続され、他端がコンデンサ２２の一端に接続されている。ＮＭＯＳトランジスタ２３は、ドレインがコンデンサ２２の一端に接続され、ソースがＧＮＤ端子に接続され、ゲートがＲ－Ｓフリップフロップ回路１３の出力端子ＱＢに接続されている。コンデンサ２２の他端は、ＧＮＤ端子に接続されている。電流源２４は、一端が電源端子に接続され、他端が反転回路２６の入力端子に接続されている。ＮＭＯＳトランジスタ２５は、ドレインが電流源２４の他端に接続され、ソースがＧＮＤ端子に接続され、ゲートがコンデンサ２２の一端に接続されている。反転回路２６の出力端子は、Ｒ－Ｓフリップフロップ回路１３のリセット端子Ｒに接続されている。オン時間制御回路１１は、ＮＭＯＳトランジスタ２３のゲートが入力端子、反転回路２６の出力端子が出力端子である。電流源２４とＮＭＯＳトランジスタ２５は、コンデンサ２２の電圧を検出する検出回路を構成する。

【0015】

以下、図１及び２を参照して、本実施形態のオン時間制御回路１１及びＤＣＤＣコンバータ１００の動作を説明する。

【0016】

ＤＣＤＣコンバータ１００は、電源端子に電圧Ｖｉｎが入力されると、出力端子から出力電圧Ｖｏｕｔを出力する。フィードバック抵抗１７及び１８は、出力電圧Ｖｏｕｔに基づき帰還電圧を出力する。コンパレータ１０は、帰還電圧が基準電圧回路１２の出力する基準電圧より下回ると、Ｈレベルの信号を出力する。Ｒ－Ｓフリップフロップ回路１３は、セット端子ＳにＨレベルの信号が入力されるため、出力端子ＱがＨレベルの信号を出力し、出力端子ＱＢがＬレベルの信号を出力する。出力制御回路１４は、Ｈレベルの信号が入力されると、出力端子からＬレベルの信号を出力し、ドライバー回路１５を介してパワーＦＥＴ２をオンする。

【0017】

オン時間制御回路１１は、Ｌレベルの信号が入力されると、所定の時間経過後にＨレベルの信号を出力する。Ｒ－Ｓフリップフロップ回路１３は、リセット端子ＲにＨレベルの信号が入力されるため、出力端子ＱがＬレベルの信号を出力し、出力端子ＱＢがＨレベルの信号を出力する。出力制御回路１４は、Ｌレベルの信号が入力されると、出力端子からＨレベルの信号を出力し、ドライバー回路１５を介してパワーＦＥＴ２をオフする。

【0018】

図２のオン時間制御回路１１は、入力端子にＲ－Ｓフリップフロップ回路１３の出力端子ＱＢからＨレベルの信号が入力されていると、ＮＭＯＳトランジスタ２３がオンし、ＮＭＯＳトランジスタ２５がオフしているので、出力端子からＬレベルの信号を出力している。

【0019】

オン時間制御回路１１は、入力端子にＲ－Ｓフリップフロップ回路１３の出力端子ＱＢからＬレベルの信号が入力されると、ＮＭＯＳトランジスタ２３がオフし、電流源２１の電流によってコンデンサ２２への充電が開始される。コンデンサ２２の電圧が充電によって上昇し、ＮＭＯＳトランジスタ２５のゲート電圧が所定の電圧になると、反転回路２６の入力端子の電圧がＬレベルになるため、オン時間制御回路１１は出力端子からＨレベルの信号を出力する。

【0020】

ここで、電流源２４は、デプレッショントランジスタで構成することによって、反転回路２６の入力端子の電圧がＨレベルからＬレベルになるためのＮＭＯＳトランジスタ２５のゲート電圧を電圧特性、温度特性に対して一定にすることが可能である。即ち、オン時間制御回路１１は、電源電圧や温度に対して一定のオン時間を保証することが可能である。

【0021】

以上説明したように、本実施形態のＤＣＤＣコンバータ１００は、オン時間制御回路１１にコンパレータを用いないため、消費電流が少なく、且つ高い周波数でスイッチング動作が可能となる。また、電源電圧や温度に対して一定のオン時間を保証することが可能である。更に、オン時間制御回路１１にコンパレータを用いないため、回路の面積削減に有効である。

【0022】

図３は、本実施形態のオン時間制御回路１１の他の例を示す回路図である。
図３のオン時間制御回路１１は、電流源３１及び３４と、コンデンサ３２と、ＰＭＯＳトランジスタ３３及び３５を備えている。

【0023】

電流源３１は、一端がＧＮＤ端子に接続され、他端がコンデンサ３２の一端に接続されている。ＰＭＯＳトランジスタ３３は、ドレインがコンデンサ３２の一端に接続され、ソースが電源端子に接続され、ゲートがＲ－Ｓフリップフロップ回路１３の出力端子Ｑに接続されている。コンデンサ３２の他端は、電源端子に接続されている。電流源３４は、一端がＧＮＤ端子に接続され、他端がＲ－Ｓフリップフロップ回路１３のリセット端子Ｒに接続されている。ＰＭＯＳトランジスタ３５は、ドレインが電流源３４の他端に接続され、ソースが電源端子に接続され、ゲートがコンデンサ３２の一端に接続されている。オン時間制御回路１１は、ＰＭＯＳトランジスタ３３のゲートが入力端子、電流源３４の他端が出力端子である。電流源３４とＰＭＯＳトランジスタ３５は、コンデンサ３２の電圧を検出する検出回路を構成する。

【0024】

図３のオン時間制御回路１１の動作は、図２のオン時間制御回路１１とは信号のレベルが反転しただけの動作になるため、詳細な説明は省略する。従って、オン時間制御回路１１を図３のように構成しても、図２のオン時間制御回路１１と同様の効果を得ることが出来る。

【0025】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。例えば、ＮＭＯＳトランジスタ２３やＰＭＯＳトランジスタ３３は、スイッチの機能があればよくＭＯＳトランジスタに限定されない。また例えば、オン時間制御回路１１は、Ｒ－Ｓフリップフロップ回路１３の出力信号によって動作を開始する構成としたが、パワーＦＥＴ２がオンしたことを示す信号であればよく、この信号に限定されない。

【符号の説明】

【0026】

２ パワーＦＥＴ
３ インダクタ
４ ショットキーダイオード
５ コンデンサ
１０ コンパレータ
１１ オン時間制御回路
１２ 基準電圧回路
１３ Ｒ－Ｓフリップフロップ回路
１４ 出力制御回路
１５ ドライバー回路
１７、１８ フィードバック抵抗
２１、２４、３１、３４ 電流源
２２、３２ コンデンサ
２３、２５ ＮＭＯＳトランジスタ
２６ 反転回路
３３、３５ ＰＭＯＳトランジスタ
１００ ＤＣＤＣコンバータ

【図1】

【図2】

【図3】

【図4】