知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-05
(45)【発行日】2024-12-13
(54)【発明の名称】表示パネル
(51)【国際特許分類】
H01L 33/38 20100101AFI20241206BHJP
H01L 33/44 20100101ALI20241206BHJP
H01L 33/08 20100101ALI20241206BHJP
【ＦＩ】
H01L33/38
H01L33/44
H01L33/08
【請求項の数】
14
(21)【出願番号】P 2021566347
(86)(22)【出願日】2020-05-08
(65)【公表番号】
(43)【公表日】2022-07-14
(86)【国際出願番号】 KR2020006115
(87)【国際公開番号】W WO2020231108
(87)【国際公開日】2020-11-19
【審査請求日】2023-04-27
(31)【優先権主張番号】62/847,852
(32)【優先日】2019-05-14
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/869,972
(32)【優先日】2019-07-02
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】16/852,522
(32)【優先日】2020-04-19
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】506029004
【氏名又は名称】ソウル バイオシス カンパニー リミテッド
【氏名又は名称原語表記】ＳＥＯＵＬ ＶＩＯＳＹＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】６５－１６，Ｓａｎｄａｎ－ｒｏ １６３ Ｂｅｏｎ－ｇｉｌ，Ｄａｎｗｏｎ－ｇｕ，Ａｎｓａｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】ジャン， ジョン ミン
(72)【発明者】
【氏名】キム， チャン ヨン
(72)【発明者】
【氏名】ヤン， ミョン ハク
【審査官】百瀬 正之
(56)【参考文献】
【文献】特開２０１１－１３４８５４（ＪＰ，Ａ）
【文献】国際公開第２０１９／００４５０８（ＷＯ，Ａ１）
【文献】特開２０１１－１８７６７９（ＪＰ，Ａ）
【文献】特開２０１７－０５５０３８（ＪＰ，Ａ）
【文献】特開２００６－３１９０９９（ＪＰ，Ａ）
【文献】特開２００４－２６０１１１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３３／００ － ３３／６４
(57)【特許請求の範囲】
【請求項1】
電気配線を含む回路基板と、第１ＬＥＤサブユニットと、
前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニットと、
前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットと、
前記第３ＬＥＤサブユニット上に配置されたパッシベーション層と、
前記第１、第２及び第３ＬＥＤサブユニットのそれぞれに電気的に接続された第１接続電極と、
前記第１ＬＥＤサブユニットに電気的に接続される第２接続電極と、
前記第２ＬＥＤサブユニットに電気的に接続される第３接続電極と、
前記第３ＬＥＤサブユニットに電気的に接続される第４接続電極と、
を含み、
前記第１接続電極と前記第３ＬＥＤサブユニットとは、前記第３ＬＥＤサブユニットの上面と前記第１接続電極の内面との間で定義された、８０°以下の第１角度を形成し、
前記第３ＬＥＤサブユニットの上面に垂直な方向において、前記パッシベーション層の上面から前記第３ＬＥＤサブユニットの上面までの距離は、前記パッシベーション層の上面から前記第２ＬＥＤサブユニットの上面のうち前記第３ＬＥＤサブユニットと重畳しない部分までの距離よりも短く、
前記パッシベーション層は、前記第３ＬＥＤサブユニットから遠ざかる方向を向いた上面と、前記上面と交差する側面とを有し、
前記第１接続電極、前記第２接続電極、前記第３接続電極、及び前記第４接続電極のそれぞれは、前記パッシベーション層の上面及び側面に接触すると共に、前記パッシベーション層の上面において互いに対向する、表示パネル。
【請求項2】
前記第１角度は、６０°よりも大きく、７０°よりも小さい、請求項１に記載の表示パネル。
【請求項3】
前記パッシベーション層と前記第３ＬＥＤサブユニットとは、前記第３ＬＥＤサブユニットの上面と前記パッシベーション層の内面との間で定義された、８０°未満の第２角度を形成する、請求項１に記載の表示パネル。
【請求項4】
前記第１接続電極は、湾曲した形状を有する少なくとも１つの表面を有する、請求項１に記載の表示パネル。
【請求項5】
前記第１接続電極は、前記第１ＬＥＤサブユニットの上面の少なくとも一部に電気的に接続する、請求項１に記載の表示パネル。
【請求項6】
前記第１接続電極は、平面視で前記第１、第２、第３ＬＥＤサブユニットのそれぞれの少なくとも一部と重なっている、請求項１に記載の表示パネル。
【請求項7】
前記パッシベーション層の少なくとも一部は、前記第１接続電極によって露出している、請求項１に記載の表示パネル。
【請求項8】
前記パッシベーション層は、前記第１ＬＥＤサブユニットの側面の少なくとも一部を露出させる、請求項１に記載の表示パネル。
【請求項9】
前記パッシベーション層は、前記第２及び第３ＬＥＤサブユニットの側面を覆う、請求項１に記載の表示パネル。
【請求項10】
前記パッシベーション層は、前記第１ＬＥＤサブユニットの上面の少なくとも一部を露出させる、請求項１に記載の表示パネル。
【請求項11】
前記第１、第２、第３及び第４接続電極のそれぞれは、湾曲した形状を有している、請求項１に記載の表示パネル。
【請求項12】
前記第１、第２、第３及び第４接続電極のそれぞれは、前記パッシベーション層の上面に配置された第１部分を有し、前記パッシベーション層は、前記第１、第２、第３及び第４接続電極の少なくとも１つの前記第１部分の間に配置されていない、請求項１１に記載の表示パネル。
【請求項13】
基板をさらに含み、前記第１ＬＥＤサブユニットは、第１ＬＥＤ発光積層体を含み、
前記第２ＬＥＤサブユニットは、第２ＬＥＤ発光積層体を含み、
前記第３ＬＥＤサブユニットは、第３ＬＥＤ発光積層体を含み、
前記第１、第２及び第３ＬＥＤ発光積層体は、前記基板と重なる領域が順次小さくなる、請求項１に記載の表示パネル。
【請求項14】
前記発光積層体の少なくとも１つは、１０，０００平方μｍ未満の表面積を有するマイクロＬＥＤを含む、請求項１３に記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の例示的な実施形態は、ディスプレイ用の発光チップ及びその製造方法に関し、より具体的には、積層構造を有するマイクロ発光チップ及びその製造方法に関するものである。
【背景技術】
【0002】
無機質な光源である発光ダイオード（ＬＥＤ）は，ディスプレイ，車載用ランプ，一般照明など，さまざまな技術分野で利用されている。発光ダイオードは、長寿命、低消費電力、高応答性などの特長を持ち、既存の光源に代わって急速に普及している。
【0003】
発光ダイオードは、主にディスプレイ装置のバックライト用光源として使用されてきた。しかし、最近では、発光ダイオードを用いて直接画像を表示できるマイクロＬＥＤディスプレイが開発されている。
【0004】
一般的に、表示装置は、青、緑、赤の光の混合色を用いて様々な色を実現する。表示装置は、青、緑、赤の各色に対応するサブピクセルを有する画素を含み、ある画素の色は、そのサブピクセルの色に基づいて決定され、画素の組み合わせによって画像を表示することができる。
【0005】
ＬＥＤは、その構成材料によって様々な色を発光することができるため、表示装置は通常、青、緑、赤の光を発する個々のＬＥＤチップを２次元平面上に配置することができる。しかし、サブピクセルごとに１つのＬＥＤチップを設けると、表示装置を形成するために実装が必要なＬＥＤチップの数が、例えば数十万個以上、数百万個以上と非常に多くなり、実装作業に多大な時間と手間がかかる場合がある。さらに、サブピクセルは表示装置の２次元平面上に配置されるため、青、緑、赤の光に対するサブピクセルを含めて１つの画素に比較的大きな面積が必要となり、各サブピクセルの発光面積を小さくすると、サブピクセルの輝度が劣化してしまうという問題がある。
【0006】
また、マイクロＬＥＤは一般的に表面積が約１０，０００平方μｍ以下と非常に小さいため、この小ささに起因する様々な技術的問題が生じている。例えば、基板上にマイクロＬＥＤのアレイを形成し、基板を切断することにより、マイクロＬＥＤを個々のマイクロＬＥＤチップに個片化することがある。その後、プリント基板などの別の基板にマイクロＬＥＤチップを実装し、その際に様々な転写技術を用いることがある。しかし、これらの転送ステップにおいて、各マイクロＬＥＤチップは、その小さなサイズと脆弱な構造のために、一般的に取り扱いが困難である。
【0007】
この背景の章で開示されている上記の情報は、あくまでも本発明の概念の背景を理解するためのものであり、したがって、先行技術に該当しない情報が含まれている可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の原理及びいくつかの例示的な実施例に従って構成された発光チップは、様々な転写プロセスの間、発光積層構造を保護することができる。
【0009】
本発明の原理及びいくつかの例示的な実施例に従って構成された発光チップ、例えばマイクロＬＥＤ、及びそれを用いたディスプレイは、構造が単純化されており、製造時の実装プロセスの時間を短縮することができる。
【0010】
本発明の概念の追加の特徴は、以下の説明に記載され、部分的には説明から明らかになり又は本発明の概念の実践によって知ることができる。
【課題を解決するための手段】
【0011】
例示的な実施形態による発光チップは、第１ＬＥＤサブユニットと、前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニットと、前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットと、前記第３ＬＥＤユニット上に配置されたパッシベーション層と、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つに電気的に接続された第１接続電極と、を含み、前記第１接続電極と前記第３ＬＥＤサブユニットとは、前記第３ＬＥＤサブユニットの上面と前記第１接続電極の内面との間で定義された、約８０°以下の第１角度を形成する。
【0012】
前記第１角度は、約６０°よりも大きく、約７０°よりも小さくてもよい。
【0013】
前記パッシベーション層と前記第３ＬＥＤサブユニットとは、前記第３ＬＥＤサブユニットの上面と前記パッシベーション層の内面との間で定義された、約８０°未満の第２角度を形成してもよい。
【0014】
前記第１接続電極は、湾曲した形状を有する少なくとも１つの表面を有していてもよい。
【0015】
前記パッシベーション層は、前記第３ＬＥＤサブユニットから遠ざかる方向を向いた上面と、前記上面と交差する側面とを有してもよい。前記第１接続電極は、前記パッシベーション層の上面及び側面のそれぞれの少なくとも一部に接触してもよい。
【0016】
前記第１接続電極は、前記第１ＬＥＤサブユニットの上面の少なくとも一部に接触してもよい。
【0017】
前記第１接続電極は、平面視で前記第１、第２、第３ＬＥＤサブユニットのそれぞれの少なくとも一部と重なっていてもよい。
【0018】
前記パッシベーション層の少なくとも一部は、前記第１接続電極によって露出していてもよい。
【0019】
前記パッシベーション層は、前記第１ＬＥＤサブユニットの側面の少なくとも一部を露出させてもよい。
【0020】
前記パッシベーション層は、前記第２及び第３ＬＥＤサブユニットの側面を覆っていてもよい。
【0021】
前記パッシベーション層は、前記第１ＬＥＤサブユニットの上面の少なくとも一部を露出させてもよい。
【0022】
発光チップは、前記第１ＬＥＤサブユニットに電気的に接続される第２接続電極と、前記第２ＬＥＤサブユニットに電気的に接続される第３接続電極と、前記第３ＬＥＤサブユニットに電気的に接続される第４接続電極と、をさらに含んでいてもよく、この場合、前記第１接続電極は、前記第１、第２及び第３ＬＥＤサブユニットのそれぞれに電気的に接続されていてもよく、前記第１、第２、第３及び第４接続電極のそれぞれは、湾曲した形状を有していてもよい。
【0023】
前記第１、第２、第３及び第４接続電極のそれぞれは、前記パッシベーション層の上面に配置された第１部分を有していてもよい。前記パッシベーション層は、前記第１、第２、第３及び第４接続電極の少なくとも１つの前記第１部分の間に配置されていなくてもよい。
【0024】
発光チップは、基板をさらに含んでもよい。前記第１ＬＥＤサブユニットは、第１ＬＥＤ発光積層体を含んでもよい。前記第２ＬＥＤサブユニットは、第２ＬＥＤ発光積層体を含んでもよい。前記第３ＬＥＤサブユニットは、第３ＬＥＤ発光積層体を含んでもよい。前記第１、第２及び第３ＬＥＤ発光積層体は、前記基板と重なる領域が順次小さくなっていてもよい。
【0025】
前記発光積層体の少なくとも１つは、約１０，０００平方μm未満の表面積を有するマイクロＬＥＤを含んでいてもよい。
【0026】
前記パッシベーション層は実質的に黒色であってもよく、感光性材料を含んでいてもよい。
【0027】
別の例示的な実施形態による発光チップは、実質的に長方形の基板と、前記基板上に配置された第１ＬＥＤサブユニットと、前記第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニットと、前記第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットと、前記第３ＬＥＤサブユニット上に配置されたパッシベーション層と、前記第１、第２及び第３ＬＥＤサブユニットの少なくとも１つに電気的に接続された第１接続電極と、を含み、前記パッシベーション層が、前記基板の少なくとも１つの角部に配置された前記第３ＬＥＤサブユニットの一部を露出させる。
【0028】
前記第１接続電極は、前記第１ＬＥＤサブユニットの少なくとも一部に接触する第１部分と、前記パッシベーション層の上面の少なくとも一部に接触する第２部分とを有していてもよい。
【0029】
前記第１接続電極と前記基板とは、前記第３ＬＥＤサブユニットの上面と前記第１接続電極の内面との間で定義された、約８０°以下の角度を形成してもよい。
【0030】
前記第１接続電極は、前記パッシベーション層によって露出した前記基板の一角で、前記第１、第２、第３ＬＥＤサブユニットのそれぞれに接続されていてもよい。
【0031】
前述の一般的な説明と以下の詳細な説明の両方は例示的かつ説明的であり、請求項に記載された本発明のさらなる説明を提供することを意図していることを理解されたい。
【図面の簡単な説明】
【0032】
本発明のさらなる理解を提供するために含まれ、本明細書に組み込まれてその一部を構成する添付図面は、本発明の例示的な実施形態を示しており、説明と合わせて本発明の概念を説明する役割を果たしている。
【0033】
【図1A】本発明の例示的な実施形態に従って構成された発光チップの模式的な透視図である。
【図2】例示的な実施形態に従って構成された発光積層構造の模式的な断面図である。
【図11】別の例示的な実施形態に従って構成された発光チップの断面図である。
【図12】さらに別の例示的な実施形態に従って構成された発光チップの断面図である。
【図13】例示的な実施形態による発光パッケージの製造工程を示す断面図である。
【図14】例示的な実施形態による発光パッケージの製造工程を示す断面図である。
【図15】例示的な実施形態による発光パッケージの製造工程を示す断面図である。
【図16】別の例示的な実施形態による発光パッケージの製造プロセスを模式的に示す断面図である。
【図17】別の例示的な実施形態による発光パッケージの製造プロセスを模式的に示す断面図である。
【発明を実施するための形態】
【0034】
以下の記載では、説明のために、本発明の様々な例示的な実施形態又は実装の完全な理解を提供するために、多数の具体的な詳細が記載されている。本明細書で使用される「実施形態」（ｅｍｂｏｄｉｍｅｎｔｓ）及び「実装」（ｉｍｐｌｅｍｅｎｔａｔｉｏｎｓ）は、本明細書で開示される発明的概念の１つ以上を採用する装置又は方法の非限定的な例である交換可能な言葉である。しかしながら、様々な例示的な実施形態は、これらの特定の詳細なしに又は１つ以上の同等の配置で実施することができることは明らかである。他の例では、様々な例示的な実施形態を不必要に不明瞭にすることを避けるために、よく知られた構造や装置をブロック図の形で示している。さらに、様々な例示的な実施形態は異なっていてもよいが、排他的である必要はない。例えば、例示的な実施形態の特定の形状、構成及び特性は、本発明の概念から逸脱することなく、別の例示的な実施形態で使用又は実装することができる。
【0035】
特に明記しない限り、図示された例示的な実施形態は、本発明の概念を実際に実施することができるいくつかの方法の様々な詳細の例示的な特徴を提供するものとして理解されるべきである。したがって、特に指定しない限り、様々な実施形態の特徴、構成要素、モジュール、層、フィルム、パネル、領域及び／又は側面など（以下、個別に又はまとめて「要素」と呼ぶ）は、本発明の概念から逸脱することなく、別の方法で組み合わせ、分離し、交換し及び／又は再配置することができる。
【0036】
添付図面のクロスハッチング及び／又はシェーディングの使用は、一般に、隣接する要素間の境界を明確にするためのものである。そのため、クロスハッチングや陰影の有無にかかわらず、特定の材料、材料特性、寸法、比率、図示された要素間の共通性及び／又は要素のその他の特性、属性、性質などについて、指定されない限り、好みや要求を伝えたり示したりするものではない。さらに、添付の図面では、要素のサイズ及び相対的なサイズは、明確化及び／又は説明目的のために誇張されている場合がある。例示的な実施形態が異なって実施される可能性がある場合、特定の処理順序が記載された順序とは異なって実行される可能性がある。例えば、連続して記述された２つのプロセスは、実質的に同時に実行されてもよいし、記述された順序とは逆の順序で実行されてもよい。また、同様の参照数字は同様の要素を示す。
【0037】
層などの要素が他の要素や層の「上」にある、「接続されている」、「結合されている」とした場合、他の要素や層の上に直接あるか、接続されているか、結合されているか、あるいは介在する要素や層が存在している可能性がある。しかし、ある要素や層が、他の要素や層の「直上」にある、「直接接続されている」、「直接結合されている」とした場合、介在する要素や層は存在しない。このため、「接続されている」という用語は、介在する要素の有無にかかわらず、物理的、電気的及び／又は流体的な接続を指すことがある。さらに、Ｄ１軸、Ｄ２軸、Ｄ３軸は、ｘ、ｙ、ｚ－軸のような直交座標系の３軸に限定されず、より広い意味で解釈されてもよい。例えば、Ｄ１軸、Ｄ２軸、Ｄ３軸は、互いに直交していてもよいし、互いに直交しない異なる方向を表していてもよい。本開示の目的のために、「Ｘ、Ｙ及びＺのうちの少なくとも１つ」及び「Ｘ、Ｙ及びＺからなる群から選択される少なくとも１つ」は、Ｘのみ、Ｙのみ、Ｚのみ又はＸ、Ｙ及びＺのうちの２つ以上の任意の組み合わせ、例えば、ＸＹＺ、ＸＹＹ、ＹＺ及びＺＺなどと解釈されてもよい。本明細書では、「及び／又は」という用語は、関連する記載された項目の１つ又は複数の任意及びすべての組み合わせを含む。
【0038】
本明細書では、様々なタイプの要素を説明するために「第１」、「第２」などの用語を使用することがあるが、これらの要素はこれらの用語によって限定されるべきではない。これらの用語は、ある要素を別の要素から区別するために使用される。したがって、以下で説明する第１要素は、本開示の教示から逸脱することなく、第２要素と呼ぶことができる。
【0039】
本明細書では、説明の目的で、図面に示されたある要素と他の要素との関係を説明するために、下に（ｂｅｎｅａｔｈ）、下方に（ｂｅｌｏｗ）、真下に（ｕｎｄｅｒ）、より低い（ｌｏｗｅｒ）、上方に（ａｂｏｖｅ）、上の方の（ｕｐｐｅｒ）、真上に（ｏｖｅｒ）、より高い（ｈｉｇｈｅｒ）、側方の（ｓｉｄｅ）（例えば、側壁（ｓｉｄｅｗａｌｌ）のように）などの空間的に相対的な用語を使用することができる。空間的に相対的な用語は、図面に描かれている向きに加えて、使用、操作及び製造における装置の異なる向きを包含することを意図している。例えば、図面の装置を裏返した場合、他の要素又は特徴の「下方」（ｂｅｌｏｗ）又は「下」（ｂｅｎｅａｔｈ）として記述された要素は、他の要素又は特徴の「上方」（ａｂｏｖｅ）に向けられることになる。したがって、「下方」（ｂｅｌｏｗ）という例示的な用語は、上と下の両方の向きを包含することができる。さらに、本装置は、他の向き（例えば、９０度回転させたり、他の向きにしたり）であってもよく、そのような場合、本明細書で使用される空間的に相対的な記述子は、それに応じて解釈される。
【0040】
本明細書で使用されている用語は、特定の実施形態を説明するためのものであり、限定することを意図したものではない。本明細書で使用される単数形、「ａ」、「ａｎ」及び「ｔｈｅ」は、文脈が明確に他を示さない限り、複数形も含むことを意図している。さらに、本明細書で使用される用語「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、記載された特徴、整数、ステップ、操作、要素（ｅｌｅｍｅｎｔｓ）、構成要素（ｃｏｍｐｏｎｅｎｔｓ）及び／又はそれらのグループの存在を特定するが、１つ又は複数の他の特徴、整数、ステップ、操作、要素、構成要素及び／又はそれらのグループの存在又は追加を排除するものではない。また、本明細書では、「実質的に」、「約」及びその他の類似した用語は、程度を表す用語ではなく、近似性を表す用語として使用されており、当業者であれば認識できるであろう、測定値、計算値及び提供された値の固有の偏差を考慮するために利用されていることにも留意されたい。
【0041】
本明細書では、様々な例示的な実施形態を、理想化された例示的な実施形態及び／又は中間構造の概略図である断面図及び／又は分解図を参照して説明している。そのため、例えば、製造技術及び／又は公差の結果として、図の形状からの変動が予想される。したがって、ここで開示されている例示的な実施形態は、必ずしも特定の図示された領域の形状に限定して解釈されるべきではなく、例えば、製造に起因する形状の偏差を含むものである。このように、図面に図示された領域は、本質的に概略的であり、これらの領域の形状は、デバイスの領域の実際の形状を反映していない可能性があり、そのような場合、必ずしも限定を意図するものではない。
【0042】
特に定義されていない限り、本明細書で使用されているすべての用語（技術的及び科学的用語を含む）は、本開示が一部をなす技術分野の通常の技術者によって一般的に理解されているのと同じ意味を持つ。一般的に使用されている辞書で定義されているような用語は、本明細書で明示的にそのように定義されていない限り、関連する技術の文脈での意味と一致する意味を持つと解釈されるべきであり、理想化された又は過度に形式的な意味で解釈されるべきではない。
【0043】
以下、本開示の例示的な実施形態について、添付の図面を参照して詳細に説明する。本明細書で使用されるように、例示的な実施形態による発光積層構造、発光チップ又は発光パッケージは、当技術分野で知られているように、約１０，０００平方μｍ未満の表面積を有するマイクロＬＥＤを含んでもよい。他の例示的な実施形態では、マイクロＬＥＤは、特定のアプリケーションに応じて、約４，０００平方μｍ未満の表面積又は約２，５００平方μｍ未満の表面積を有してもよい。
【0044】
図１Ａは、本発明の例示的な実施形態に従って構成された発光チップの概略図である。図１Ｂは、例示的な実施形態による図１Ａの発光チップの透視平面図であり、図１Ｃ及び図１Ｄは、例示的な実施形態による図１Ｂの発光チップの線Ａ－Ａ’及び線Ｂ－Ｂ’に沿ってそれぞれ取った断面図であり、図１Ｅは、例示的な実施形態による図１Ａの発光チップのＳＥＭ画像である。
【0045】
図１Ａ及び図１Ｂを参照すると、例示的な実施形態による発光チップ１００は、発光積層構造と、発光積層構造上に形成された第１接続電極２０ｃｅ、第２接続電極３０ｃｅ、第３接続電極４０ｃｅ及び第４接続電極５０ｃｅと、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅを囲むパッシベーション層９０とを含む。発光チップ１００のアレイは、基板１１上に形成されていてもよく、図１Ａに示す発光チップ１００は、例示的にアレイから単数化されたものを示しているが、これについては以下で詳細に説明することとする。いくつかの例示的な実施形態では、発光積層構造を含む発光チップ１００は、さらに処理されて発光パッケージとして形成されてもよく、これについては後にさらに詳しく説明する。
【0046】
図１Ａ～図１Ｄを参照すると、図示された例示的な実施形態による発光チップ１００は、発光積層構造を含み、この発光積層構造は、基板１１上に配置された第１ＬＥＤサブユニット、第２ＬＥＤサブユニット及び第３ＬＥＤサブユニットを含んでもよい。第１ＬＥＤサブユニットは、第１ＬＥＤ発光積層体（以下、第１発光積層体という）２０を含んでいてもよく、第２ＬＥＤサブユニットは、第２ＬＥＤ発光積層体（以下、第２発光積層体という）３０を含んでいてもよく、第３ＬＥＤサブユニットは、第３ＬＥＤ発光積層体（以下、第３発光積層体という）４０を含んでいてもよい。図面では、３つの発光積層体２０、３０及び４０を含む発光積層構造が示されているが、本発明の概念は、発光積層構造に形成される特定の数の発光積層体に限定されるものではない。例えば、いくつかの例示的な実施形態では、発光積層構造は、その中に２つ以上の発光積層を含んでもよい。以下、例示的な実施形態による３つの発光積層体２０、３０及び４０を含む発光積層構造を参照して、発光チップ１００を説明する。
【0047】
基板１１は、光を透過させるための光透過性の絶縁材料を含んでいてもよい。しかし、いくつかの例示的な実施形態では、基板１１は、特定の波長を有する光のみを透過する半透明に形成されてもよく又は、特定の波長を有する光の一部のみを透過する部分透明に形成されてもよい。また、基板１１は、その上に第３発光積層体４０をエピタキシャル成長させることが可能な成長基板であってもよく、例えば、サファイア基板などであってもよい。しかし、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態において、基板１１は、他の様々な透明な絶縁材料を含んでもよい。例えば、基板１１は、ガラス、石英、シリコン、有機ポリマー又は有機無機複合材料、例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化ガリウム（Ｇａ2Ｏ3）又はシリコン基板などを含んでいてもよい。別の例として、いくつかの例示的な実施形態における基板１１は、その上に形成された発光積層体のそれぞれに発光信号及び共通電圧を提供するために、その中に電気配線を含むプリント回路基板又は複合基板であってもよい。
【0048】
第１、第２及び第３発光積層体２０、３０及び４０のそれぞれは、基板１１に向けて光を発するように構成されている。そのため、例えば第１発光積層体２０から発せられた光は、第２及び第３発光積層体３０及び４０を通過してもよい。例示的な実施形態によれば、第１、第２及び第３発光積層体２０、３０及び４０のそれぞれから放出された光は、互いに異なる波長帯域を有してもよく、基板１１からより遠くに配置されている発光積層体は、より長い波長帯域を有する光を放出してもよい。例えば、第１、第２、第３発光積層体２０、３０及び４０は、それぞれ、赤色光、緑色光、青色光を発光してもよい。しかし、本発明の概念はこれに限定されるものではない。別の例として、第１、第２及び第３発光積層体２０、３０及び４０は、それぞれ赤色光、青色光及び緑色光を発光してもよい。さらに別の例として、別の例示的な実施形態では、１つ以上の発光積層体は、実質的に同じ波長帯域を有する光を放出してもよい。さらに別の例として、発光積層構造が、当該技術分野で知られているように約１０，０００平方μｍ未満又は他の例示的な実施形態では約４，０００平方μｍ又は２，５００平方μｍ未満の表面積を有するマイクロＬＥＤを含む場合、マイクロＬＥＤの小さなフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）により、動作に悪影響を及ぼすことなく、基板１１から遠くに配置された発光積層体が、基板１１に近くに配置されたものから放出された光よりも短い波長帯域を有する光を放出してもよい。この場合、マイクロＬＥＤは低い動作電圧で動作させることができるため、発光積層体間に別のカラーフィルタを設ける必要がない場合もある。以下、第１、第２及び第３発光積層体２０、３０及び４０は、例示的な実施形態に従って、それぞれ赤色光、緑色光及び青色光を放出するものとして例示的に説明する。
【0049】
第１発光積層体２０は、第１型半導体層２１、活性層２３及び第２型半導体層２５を含む。例示的な実施形態によれば、第１発光積層体２０は、これに限定されることなく、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、ガリウムヒ素リン化物（ＧａＡｓＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）及びガリウムリン化物（ＧａＰ）などの赤色光を放出する半導体材料を含んでもよい。
【0050】
第１上部コンタクト電極２１ｎは、第１型半導体層２１上に配置され、第１型半導体層２１とオーミック接触を形成し、第１下部コンタクト電極２５ｐは、第１発光積層体２０の第２型半導体層２５の下に配置されてもよい。例示的な実施形態によると、第１型半導体層２１の一部がパターニングされてもよく、第１上部コンタクト電極２１ｎは、第１型半導体層２１のパターニングされた領域に配置されて、その間のオーミック接触のレベルを高めてもよい。第１上部コンタクト電極２１ｎは、単層構造を有していてもよいし、多層構造を有していてもよく、これに限定されることなく、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、Ｃｕ又はこれらの合金、例えばＡｕ－Ｔｅ合金やＡｕ－Ｇｅ合金などを含んでいてもよい。例示的な実施形態では、第１上部コンタクト電極２１ｎは、約１００ｎｍの厚さを有し、基板１１に向かう下方向の発光効率を高めるために、高い反射率を有する金属を含んでいてもよい。
【0051】
第２発光積層体３０は、第１型半導体層３１、活性層３３及び第２型半導体層３５を含む。例示的な実施形態によれば、第２発光積層体３０は、これに限定されることなく、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化アルミニウムガリウム（ＡｌＧａＰ）など、緑色に発光する半導体材料を含んでいてもよい。第２発光積層体３０の第２型半導体層３５の下には、第２下部コンタクト電極３５ｐが配置されている。
【0052】
第３発光積層体４０は、第１種半導体層４１と、活性層４３と、第２種半導体層４５とを含む。例示的な実施形態によれば、第３発光積層体４０は、これに限定されることなく、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、セレン化亜鉛（ＺｎＳｅ）など、青色に発光する半導体材料を含んでいてもよい。第３発光積層体４０の第２型半導体層４５上には、第３下部コンタクト電極４５ｐが配置されている。
【0053】
例示的な実施形態によれば、第１、第２及び第３発光積層体２０、３０及び４０の第１型半導体層２１、３１及び４１のそれぞれと、第２型半導体層２５、３５及び４５のそれぞれは、単層構造又は多層構造を有していてもよく、いくつかの例示的な実施形態では、超格子層を含んでいてもよい。さらに、第１、第２及び第３発光積層体２０、３０及び４０の活性層２３、３３及び４３は、単一量子井戸構造又は多重量子井戸構造を有していてもよい。
【0054】
第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐのそれぞれは、光を透過させるための透明導電材料を含んでいてもよい。例えば、下部コンタクト電極２５ｐ、３５ｐ、４５ｐは、これに限らず、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ2）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などの透明導電性酸化物（ＴＣＯ）を含んでいてもよい。
【0055】
第１発光積層体２０と第２発光積層体３０との間には、第１接着層６１が配置されており、第２発光積層体３０と第３発光積層体４０との間には、第２接着層６３が配置されている。第１接着層６１及び第２接着層６３は、光を透過する非導電性材料を含んでいてもよい。例えば、第１接着層６１及び第２接着層６３は、それぞれＯＣＡ（Ｏｐｔｉｃａｌ Ｃｌｅａｒ Ａｄｈｅｓｉｖｅ）を含んでいてもよく、これに限定されることなく、エポキシ、ポリイミド、ＳＵ８、ＳＯＧ（Ｓｐｉｎ－ｏｎ Ｇｌａｓｓ）、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）などを含んでいてもよい。
【0056】
図示した例示的な実施形態によれば、第１、第２及び第３発光積層体２０、３０及び４０の側面の少なくとも一部に、第１絶縁層８１及び第２絶縁層８３が配置されている。第１絶縁層８１及び第２絶縁層８３の少なくとも一方は、ポリイミド、ＳｉＯ2、ＳｉＮｘ、Ａｌ2Ｏ3などの様々な有機又は無機の絶縁材料を含んでいてもよい。例えば、第１絶縁層８１及び第２絶縁層８３の少なくとも一方は、分布型ブラッグ反射器（ＤＢＲ）を含んでいてもよい。別の例として、第１及び第２絶縁層８１及び８３の少なくとも１つは、黒色に着色された有機ポリマーを含んでもよい。いくつかの例示的な実施形態では、発光積層体２０、３０及び４０から放出された光を基板１１に向けて反射するために、第１及び第２絶縁層８１、８３上に、電気的にフローティングの金属反射層がさらに配置されてもよい。いくつかの例示的な実施形態では、第１及び第２絶縁層８１、８３の少なくとも一方は、互いに異なる屈折率を有する２つ以上の絶縁層で形成された単層構造又は多層構造を有していてもよい。
【0057】
例示的な実施形態によれば、第１、第２及び第３発光積層体２０、３０及び４０のそれぞれが独立して駆動されてもよい。より詳細には、各発光積層体の第１及び第２型半導体層の一方には共通の電圧が印加され、各発光積層体の第１及び第２型半導体層の他方にはそれぞれの発光信号が印加されてもよい。例えば、図示の例示的な実施形態によれば、各発光積層体の第１型半導体層２１、３１、４１がｎ型であり、各発光積層体の第２型半導体層２５、３５、４５がｐ型であってもよい。この場合、第３発光積層体４０は、第１発光積層体２０及び第２発光積層体３０と比較して、製造工程を簡略化するために、ｐ型半導体層４５が活性層４３の上に配置されるように、積層順序が逆になっていてもよい。以下、図示された例示的な実施形態にしたがって、第１型半導体層及び第２型半導体層を、交換可能にそれぞれｐ型及びｎ型と呼ぶことがある。
【0058】
また、発光積層体のｐ型半導体層２５、３５、４５にそれぞれ接続された第１、第２、第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐのそれぞれが、第４コンタクト部５０Ｃに接続され、第４コンタクト部５０Ｃが第４接続電極５０ｃｅに接続されて、外部から共通電圧を受けてもよい。一方、発光積層体のｎ型半導体層２１、３１、４１は、それぞれ第１コンタクト部２０ｃ、第２コンタクト部３０ｃ、第３コンタクト部４０ｃに接続され、それぞれ第１、第２、第３接続電極２０ｃｅ、３０ｃｅ及び４０ｃｅを介して対応する発光信号を受けてもよい。このようにして、第１、第２、第３発光積層体２０、３０及び４０のそれぞれは、共通のｐ型発光積層構造を有しながら、独立して駆動することができる。
【0059】
図示した例示的な実施形態による発光チップ１００は、共通のｐ型構造を有するが、本発明の概念はこれに限定されない。例えば、いくつかの例示的な実施形態では、各発光積層体の第１型半導体層２１、３１及び４１がｐ型であり、各発光積層体の第２型半導体層２５、３５及び４５がｎ型であって、共通のｎ型発光積層構造を形成してもよい。さらに、いくつかの例示的な実施形態において、各発光積層体の積層順序は、図面に示されたものに限定されることなく、様々に変更されてもよい。以下、図示した例示的な実施形態に係る発光チップ１００について、共通のｐ型発光積層構造を参照して説明する。
【0060】
図示の例示的な実施形態に依れば、第１コンタクト部２０ｃは、第１パッド２０ｐｄと、第１パッド２０ｐｄに電気的に接続された第１バンプ電極２０ｂｐとを含む。第１パッド２０ｐｄは、第１発光積層体２０の第１上部コンタクト電極２１ｎ上に配置され、第１絶縁層８１を貫通して規定された第１コンタクトホール２０ＣＨを介して、第１上部コンタクト電極２１ｎに接続されている。また、第１バンプ電極２０ｂｐの少なくとも一部は、第１パッド２０ｐｄと重なっていてもよく、第１バンプ電極２０ｂｐと第１パッド２０ｐｄとの重なり部分には、その間に第２絶縁層８３が介在した状態で、第１スルーホール２０ｃｔを介して第１バンプ電極２０ｂｐが第１パッド２０ｐｄに接続されている。この場合、第１パッド２０ｐｄと第１バンプ電極２０ｂｐとは、それに限定されることなく、互いに重なり合うように実質的に同じ形状を有していてもよい。
【0061】
第２コンタクト部３０ｃは、第２パッド３０ｐｄと、第２パッド３０ｐｄに電気的に接続された第２バンプ電極３０ｂｐとを含む。第２パッド３０ｐｄは、第２発光積層体３０の第１型半導体層３１上に配置されており、第１絶縁層８１を貫通して規定された第２コンタクトホール３０ＣＨを介して第１型半導体層３１に接続されている。なお、第２バンプ電極３０ｂｐの少なくとも一部は、第２パッド３０ｐｄと重なっていてもよい。第２バンプ電極３０ｂｐは、第２バンプ電極３０ｂｐと第２パッド３０ｐｄとの重なり部分において、その間に第２絶縁層８３を介在させた状態で、第２貫通孔３０ｃｔを介して第２パッド３０ｐｄに接続されていてもよい。
【0062】
第３コンタクト部４０Ｃは、第３パッド４０ｐｄと、第３パッド４０ｐｄに電気的に接続された第３バンプ電極４０ｂｐとを含む。第３パッド４０ｐｄは、第３発光積層体４０の第１型半導体層４１上に配置されており、第１絶縁層８１を貫通して規定された第３コンタクトホール４０ＣＨを介して第１型半導体層４１に接続されている。なお、第３バンプ電極４０ｂｐの少なくとも一部は、第３パッド４０ｐｄと重なっていてもよい。第３バンプ電極４０ｂｐは、第３バンプ電極４０ｂｐと第３パッド４０ｐｄとの重なり部分において、その間に第２絶縁層８３を介在させた状態で、第３貫通孔４０ｃｔを介して第３パッド４０ｐｄに接続されていてもよい。
【0063】
第４コンタクト部５０ｃは、第４パッド５０ｐｄと、第４パッド５０ｐｄに電気的に接続された第４バンプ電極５０ｂｐとを含む。第４パッド５０ｐｄは、第１、第２、第３発光積層体２０、３０及び４０の第１、第２、第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐに規定された第１サブコンタクトホール５０ＣＨａ及び第２サブコンタクトホール５０ＣＨｂを介して、第１、第２、第３発光積層体２０、３０及び４０の第２型半導体層２５、３５、４５に接続されている。特に、第４パッド５０ｐｄは、第２サブコンタクトホール５０ＣＨｂを介して第１下部コンタクト電極２５ｐに接続され、第１サブコンタクトホール５０ＣＨａを介して第２及び第３下部コンタクト電極３５ｐ、４５ｐに接続されている。このように、第４パッド５０ｐｄが１つの第１サブコンタクトホール５０ＣＨａを介して第２及び第３下部コンタクト電極３５ｐ、４５ｐに接続されるので、発光チップ１００の製造工程が簡略化され、発光チップ１００のコンタクトホールが占める面積が縮小させることができる。また、第４バンプ電極５０ｂｐの少なくとも一部は、第４パッド５０ｐｄと重なっていてもよい。第４バンプ電極５０ｂｐは、第４バンプ電極５０ｂｐと第４パッド５０ｐｄとの重なり部分において、その間に第２絶縁層８３が介在した状態で、第４貫通孔５０ｃｔを介して第４パッド５０ｐｄに接続されていてもよい。
【0064】
例示的な実施形態によれば、第１、第２、第３及び第４接触部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃは、様々な位置に形成されてもよい。例えば、発光チップ１００が図面に示すように実質的に四角形の形状を有する場合、第１、第２、第３及び第４接触部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃは、実質的に四角形の形状の各角を囲むように配置されてもよい。しかし、本発明の概念はこれに限定されず、いくつかの例示的な実施形態において、発光チップ１００は様々な形状を有するように形成されてもよく、第１、第２、第３及び第４接触部２０Ｃ、３０Ｃ、４０Ｃ及び５０Ｃは、発光チップ１００の形状に応じて他の場所に形成されてもよい。
【0065】
第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、互いに間隔を空けて絶縁されている。さらに、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐは、互いに間隔を空けて絶縁されている。例示的な実施形態によれば、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐのそれぞれは、第１、第２及び第３発光積層体２０、３０及び４０の側面の少なくとも一部を覆っていてもよく、これにより、第１、第２及び第３発光積層体２０、３０及び４０から発生する熱のその場での放散が容易になる。
【0066】
図示された例示的な実施形態によれば、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、基板１１から離れて突出する曲線（上から見たときに凸）形状を有していてもよい。より詳細には、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの間にパッシベーション層９０を露出させつつ、発光積層構造の少なくとも側面を実質的に覆っていてもよい。接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、これに限定されることなく、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ａｇ又はこれらの合金などの金属を含んでいてもよい。例えば、いくつかの例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、２つ以上の金属又は複数の異なる金属層を含み、それにかかる応力を低減してもよい。別の例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがＣｕを含む場合、Ｃｕの酸化を抑制するために、追加の金属をその上に堆積又はめっきしてもよい。いくつかの例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがＣｕ／Ｎｉ／Ｓｎを含む場合、Ｃｕは、発光積層構造にＳｎが浸入するのを防止してもよい。いくつかの例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、以下でより詳細に説明する、めっきプロセス中に金属層を形成するためのシード層を含んでもよい。
【0067】
図面に示すように、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、発光積層構造と後述する外部の配線又は電極との間の電気的接続を容易にするために、実質的に平坦な上面を有していてもよい。例示的な実施形態によれば、発光チップ１００が、当技術分野で知られているように約１０，０００平方μｍ未満又は他の例示的な実施形態では約４，０００平方μｍ又は２，５００平方μｍ未満の表面積を有するマイクロＬＥＤを含む場合、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、図面に示すように、第１、第２及び第３発光積層体２０、３０及び４０のうちの少なくとも１つの部分と重なっていてもよい。より詳細には、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光積層構造の側面に形成された少なくとも１つの段差に重なっていてもよい。このようにすることで、発光積層構造体から発生する熱をより効率的に外部に逃がすことができる。
【0068】
接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光積層体２０、３０及び４０のそれぞれの側面と重なっていてもよく、少なくとも１つ以上の発光積層体２０、３０及び４０から発せられた光を反射して、光効率を向上させることができる。また、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光積層構造の少なくとも側面を実質的に覆っているため、発光チップ１００を外部からの衝撃から保護することができる。図示の例示的な実施形態によれば、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの側面は、発光チップ１００と後に詳細に説明するモールディング層（ｍｏｌｄｉｎｇ ｌａｙｅｒ）９１との間の接着性を向上させるために、基板１１に対して傾斜角Ｇ、Ｇ’を形成してもよい。例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのうちの少なくとも１つと基板１１との間に形成される角度Ｇ及びＧ’、すなわち、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの内面と第３発光積層体４０の上面との間に規定される角度Ｇ及びＧ’は、基板１１に対して約８０°未満であってもよく、いくつかの例示的な実施形態では、傾斜角度Ｇ及びＧ’は、基板１１に対して約６０°乃至約７０°であってもよい。
【0069】
一般に、製造時には、複数の発光チップのアレイが基板上に形成される。その後、基板をスクライブ線に沿って切断して各発光チップを個片化（分離）し、様々な転写技術を用いて発光チップを別の基板やテープに転写して、パッケージなどの発光チップのさらなる加工を行うことがある。この場合、発光チップが発光構造から外部に突出する金属バンプやピラーなどの接続電極を含む場合、剥き出しの発光チップが接続電極を外部に露出させる構造のため、転写のステップなど、その後の工程で様々な問題が発生する可能性がある。さらに、発光チップが、用途によっては表面積が約１０，０００平方μｍ未満、約４，０００平方μｍ未満、約２，５００平方μｍ未満のマイクロＬＥＤを含む場合には、その小さなフォームファクタのために、発光チップの取り扱いが困難になることがある。
【0070】
例えば、接続電極が棒状などの実質的に細長い形状をしている場合、接続電極の突出した構造により、発光チップの吸着面積が十分に確保できないことがあるため、従来の真空方式での搬送が困難になる。さらに、露出した接続電極は、接続電極が製造装置に接触するなど、その後の工程で様々なストレスが直接かかり、発光チップの構造にダメージを与える可能性がある。他の例として、従来のピックアンドプレース（ｐｉｃｋ－ａｎｄ－ｐｌａｃｅ）方式で発光チップを搬送する場合、排出ピン（ｅｊｅｃｔｉｏｎ ｐｉｎ）が接続電極間に配置された発光チップの一部に直接接触し、発光チップの上部構造を損傷することがある。特に、排出ピンが発光チップの中央部に衝突し、発光チップの最上部の発光積層体に物理的なダメージを与える可能性がある。このような排出ピンによる発光チップへの衝撃は、図１Ｅに示されており、発光チップ１００の中心部が排出ピンによって凹んでいる。
【0071】
図示された例示的な実施形態によれば、第３及び第４接続電極４０ｃｅ及び５０ｃｅは、第１及び第２接続電極２０ｃｅ及び３０ｃｅに対して非対称であるように示されている。より詳細には、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、パッシベーション層９０と重ならない部分を有していてもよく、例えば図１Ｃ及び図１Ｄでは、第３及び第４接続電極４０ｃｅ及び５０ｃｅのそれらは、基板１１の対向する２つの端部付近において、第１及び第２接続電極２０ｃｅ及び３０ｃｅのそれらよりも面積が大きいことが示されている。しかしながら、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態において、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、互いに対称であってもよい。例えば、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれのうち、パッシベーション層９０と重ならない部分は、互いに同じ面積を有していてもよい。
【0072】
例示的な実施形態によれば、パッシベーション層９０は、発光積層構造上に形成されてもよい。より詳細には、図１Ａに示すように、パッシベーション層９０は、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの間に形成され、発光積層構造の少なくとも側面を覆っていてもよい。図示の例示的な実施形態によれば、パッシベーション層９０は、基板１１、第１及び第２絶縁層８１、８３及び第３発光積層体４０の側面を露出してもよい。パッシベーション層９０は、黒や透明など様々な色に形成されたエポキシモールドコンパウンド（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ：ＥＭＣ）を含んでいてもよい。しかしながら、本発明の概念はこれに限定されるものではない。例えば、いくつかの例示的な実施形態において、パッシベーション層９０は、ポリイミド（ＰＩＤ）を含んでもよく、この場合、ＰＩＤは、発光積層構造に適用されたときの平坦性のレベルを高めるために、液体タイプではなく、ドライフィルムとして提供されてもよい。いくつかの例示的な実施形態では、パッシベーション層９０は、感光性を有する材料を含んでもよい。このようにして、パッシベーション層９０は、後続の工程で加わる可能性のある外部からの衝撃から発光構造体を保護するとともに、発光チップ１００に十分な接触面積を与えて、後続の転写工程での取り扱いを容易にすることができる。さらに、パッシベーション層９０は、発光チップ１００の側面に向かって光が漏れるのを防ぎ、隣接する発光チップ１００から放出される光の干渉を防止又は少なくとも抑制することができる。例示的な実施形態によれば、パッシベーション層９０の側面は、その上に形成された接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがそれぞれ湾曲した形状を有するように、傾斜していてもよい。
【0073】
図２は、例示的な実施形態による発光積層構造の模式的な断面図である。図示した例示的な実施形態による発光積層構造は、上述した発光チップ１００に含まれるものと実質的に同じであるため、発光積層構造を形成する実質的に同じ要素については、冗長性を避けるために繰り返しの説明を省略する。
【0074】
図２を参照すると、例示的な実施形態による第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐは、共通電圧Ｓｃが印加される共通線に接続されてもよい。発光信号線ＳR、ＳG、ＳBは、それぞれ、第１、第２、第３発光積層体２０、３０及び４０の第１型半導体層２１、３１、４１に接続されてもよい。この場合、発光信号線は、第１上部コンタクト電極２１ｎを介して、第１発光積層体２０の第１型半導体層２１に接続される。また、図示の例示的な実施形態では、共通線を介して第１、第２、第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐに共通電圧Ｓｃが印加され、発光信号線を介して第１、第２、第３発光積層体２０、３０及び４０の第１型半導体層２１、３１、４１にそれぞれ発光信号が印加されるようになっている。このようにして、第１、第２、第３発光積層体２０、３０及び４０を個別に制御して、選択的に発光させることができる。
【0075】
なお、図２では、ｐ－共通構造を有する発光積層体を示しているが、本発明の概念はこれに限定されるものではない。例えば、いくつかの例示的な実施形態では、共通電圧Ｓｃは、第１、第２及び第３発光積層体２０、３０及び４０の第１型（又はｎ型）半導体層２１、３１及び４１に印加され、発光信号は、第１、第２及び第３発光積層体２０、３０及び４０の第２型（又はｐ型）半導体層２５、３５及び４５に印加されてもよい。
【0076】
例示的な実施形態による発光積層構造は、各発光積層体２０、３０及び４０の動作状態に応じて様々な色の光を表示することができるが、従来の発光装置は、単一色の光を発する複数の発光セルの組み合わせによって様々な色を表示することができる。より詳細には、従来の発光装置は、一般的に、フルカラーディスプレイを実現するために、２次元平面に沿って互いに間隔を空けて配置された異なる色の光、例えば、赤、緑及び青をそれぞれ発光する発光セルを含む。そのため、従来の発光セルでは、比較的大きな面積が占有されることがあった。しかし、例示的な実施形態による発光積層構造は、複数の発光積層体２０、３０及び４０を積層することによって、異なる色の光を放出することができ、それによって、高レベルの統合を提供し、従来の発光装置におけるものよりもかなり小さい面積を通じてフルカラーを実装することができる。
【0077】
また、発光チップ１００を他の基板に実装して表示装置を製造する場合、例えば、その積層構造により、従来の発光装置と比較して、実装するチップの数を大幅に削減することができる。このように、発光チップ１００を採用した表示装置の製造は、特に１つの表示装置に数十万又は数百万の画素が形成される場合には、実質的に簡略化され得る。
【0078】
例示的な実施形態によれば、発光積層構造は、そこから放出される光の純度及び効率を向上させるための様々な追加の構成要素をさらに含んでもよい。例えば、いくつかの例示的な実施形態では、より短い波長を有する光が、より長い波長を発する発光積層体に向かって移動するのを防ぐ又は少なくとも抑制するために、隣接する発光積層体の間に波長通過フィルタを形成してもよい。さらに、いくつかの例示的な実施形態では、発光積層体間で光の明るさのバランスをとるために、少なくとも１つの発光積層体の発光面に凹凸部が形成されてもよい。例えば、一般的に緑色の光は赤色の光や青色の光よりも視認性が高いため、いくつかの例示的な実施形態では、赤色の光や青色の光を発する発光積層体に凹凸部を形成してその光効率を向上させ、発光積層体から発せられる光の間の視認性のバランスを取ってもよい。
【0079】
以下、例示的な実施形態に基づいて、発光チップ１００の形成方法を、図面を参照しながら説明する。
【0080】
図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ及び図１０Ａは、例示的な実施形態による、図１Ａの発光チップの製造工程を示す平面図である。図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ及び図１０Ｂは、例示的な実施形態による、図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ及び図１０Ａに示すその対応する平面図の線Ａ－Ａ’に沿って取った断面図である。
【0081】
図２に戻って、第３発光積層体４０の第１型半導体層４１、第３活性層４３及び第２型半導体層４５は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法によって、基板１１上に順次成長させてもよい。第３下部コンタクト電極４５ｐは、例えば、化学的気相成長法によって第２型半導体層４５上に形成されてもよく、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ2）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などの透明導電性酸化物（ＴＣＯ）を含んでいてもよい。例示的な実施形態により第３発光積層体４０が青色光を発光する場合、基板１１は、Ａｌ2Ｏ3（例えば、サファイア基板）を含み、第３下部コンタクト電極４５ｐは、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ2）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウムスズ亜鉛（ＩＴＺＯ）などの透明導電性酸化物（ＴＣＯ）を含んでいてもよい。また、第１発光積層体２０及び第２発光積層体３０も同様に、仮基板上に第１型半導体層、活性層及び第２型半導体層をそれぞれ順次成長させて形成し、第２型半導体層上に透明導電性酸化物（ＴＣＯ）を含む下部コンタクト電極を、例えば化学気相成長法などによりそれぞれ形成してもよい。その後、第１及び第２発光積層体２０及び３０は、その間に第１接着層６１を介在させて互いに隣接してもよく、第１及び第２発光積層体２０及び３０の仮基板の少なくとも一方は、例えば、レーザーリフトオフ工程、化学的工程、機械的工程などによって除去されてもよい。この場合、いくつかの例示的な実施形態では、光効率（ｌｉｇｈｔ ｅｆｆｉｃｉｅｎｃｙ）を向上させるために、露出した発光積層体に凹凸部を形成してもよい。その後、第１及び第２発光積層体２０及び３０を、その間に第２接着層６３を介在させて第３発光積層体４０と隣接させ、第１及び第２発光積層体２０及び３０の仮基板の残りの一方を、例えば、レーザーリフトオフ工程、化学的工程、機械的工程などによって除去してもよい。この場合、いくつかの例示的な実施形態では、光効率を向上させるために、露出した残りの発光積層体に凹凸部を形成してもよい。このようにして、図２に示すような発光積層構造を形成してもよい。
【0082】
図３Ａ及び図３Ｂを参照すると、第１、第２及び第３発光積層体２０、３０及び４０の各々の様々な部分は、第１型半導体層２１、第１下部コンタクト電極２５ｐ、第１型半導体層３１、第２下部コンタクト電極３５ｐ、第３下部コンタクト電極４５ｐ及び第１型半導体層４１の一部を露出させるために、エッチング処理などを介してパターニングされてもよい。図示の例示的な実施形態によれば、第１発光積層体２０は、発光積層体２０、３０及び４０の中で最も小さい面積を有する。しかし、本発明の概念は、発光積層体２０、３０及び４０の相対的な大きさに限定されない。
【0083】
図４Ａ及び図４Ｂを参照すると、第１発光積層体２０の第１型半導体層２１の上面の一部が、例えばウェットエッチングを介してパターニングされ、そこに第１上部コンタクト電極２１ｎが形成されていてもよい。上述したように、第１上部コンタクト電極２１ｎは、第１型半導体層２１のパターニングされた領域に、その間のオーミック接触を向上させるために、例えば１００ｎｍ程度の厚さで形成されてもよい。
【0084】
図５Ａ及び図５Ｂを参照すると、発光積層体２０、３０及び４０を覆うように第１絶縁層８１を形成し、第１絶縁層８１の一部を除去して、第１、第２、第３及び第４コンタクトホール２０ＣＨ、３０ＣＨ、４０ＣＨ及び５０ＣＨを形成してもよい。第１コンタクトホール２０ＣＨは、第１ｎ型コンタクト電極２１ｎの一部を露出させるように、第１ｎ型コンタクト電極２１ｎ上に規定されている。
【0085】
また、第２コンタクトホール３０ＣＨは、第２発光積層体３０の第１型半導体層３１の一部を露出させてもよい。第３コンタクトホール４０ＣＨは、第３発光積層体４０の第１型半導体層４１の一部を露出させてもよい。第４コンタクトホール５０ＣＨは、第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐの一部を露出させてもよい。第４コンタクトホール５０ＣＨは、第１下部コンタクト電極２５ｐの一部を露出させる第２サブコンタクトホール５０ＣＨｂと、第２及び第３下部コンタクト電極３５ｐ及び４５ｐを露出させる第１サブコンタクトホール５０ＣＨａとを含んでもよい。しかし、いくつかの例示的な実施形態では、単一の第１サブコンタクトホール５０ＣＨが、第１、第２及び第３下部コンタクト電極２５ｐ、３５ｐ及び４５ｐのそれぞれを露出させてもよい。
【0086】
図６Ａ及び図６Ｂを参照すると、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、第１、第２、第３及び第４コンタクトホール２０ＣＨ、３０ＣＨ、４０ＣＨ及び５０ＣＨが形成された第１絶縁層８１上に形成されている。なお、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄは、例えば、基板１１の実質的な全面に導電層を形成し、フォトリソグラフィプロセスなどを用いて導電層をパターニングすることで形成することができる。
【0087】
第１パッド２０ｐｄは、第１コンタクトホール２０ＣＨが形成された領域に重なるように形成されており、第１パッド２０ｐｄが第１コンタクトホール２０ＣＨを介して第１発光積層体２０の第１上部コンタクト電極２１ｎに接続され得るようになっている。第２パッド３０ｐｄは、第２コンタクトホール３０ＣＨが形成された領域と重なるように形成されており、第２パッド３０ｐｄが第２コンタクトホール３０ＣＨを介して第２発光積層体３０の第１型半導体層３１に接続され得るようになっている。第３パッド４０ｐｄは、第３コンタクトホール４０ＣＨが形成された領域と重なるように形成されており、第３パッド４０ｐｄが第３コンタクトホール４０ＣＨを介して第３発光積層体４０の第１型半導体層４１と接続され得るようになっている。また、第４パッド５０ｐｄは、第４コンタクトホール５０ＣＨが形成された領域、より詳細には、第１サブコンタクトホール５０ＣＨａ及び第２サブコンタクトホール５０ＣＨｂが形成された領域と重なるように形成されており、第４パッド５０ｐｄが第１サブコンタクトホール５０ＣＨａ及び第２サブコンタクトホール５０ＣＨｂを介して第１、第２、第３発光積層体２０、３０及び４０の第１、第２、第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐに接続されてもよいようになっている。
【0088】
図７Ａ及び図７Ｂを参照すると、第２絶縁層８３は、第１絶縁層８１上に形成されてもよい。第２絶縁層８３は、酸化シリコン及び／又は窒化シリコンを含んでもよい。しかし、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態において、第１絶縁層８１及び第２絶縁層８３は、無機材料を含んでいてもよい。次に、第２絶縁層８３をパターニングして、その中に第１、第２、第３及び第４貫通孔２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔを形成する。
【0089】
第１パッド２０ｐｄに形成された第１貫通孔２０ｃｔは、第１パッド２０ｐｄの一部を露出させる。第２パッド３０ｐｄに形成された第２貫通孔３０ｃｔは、第２パッド３０ｐｄの一部を露出させる。第３パッド４０ｐｄに形成された第３貫通孔４０ｃｔは、第３パッド４０ｐｄの一部を露出させる。第４パッド５０ｐｄに形成された第４貫通孔５０ｃｔは、第４パッド５０ｐｄの一部を露出させる。図示された例示的な実施形態では、第１、第２、第３及び第４貫通孔２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔは、第１、第２、第３及び第４パッド２０ｐｄ、３０ｐｄ、４０ｐｄ及び５０ｐｄが形成される領域にそれぞれ定義されてもよい。
【0090】
図８Ａ及び図８Ｂを参照すると、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐは、第１、第２、第３及び第４スルーホール２０ｃｔ、３０ｃｔ、４０ｃｔ及び５０ｃｔが形成された第２絶縁層８３上に形成されている。第１バンプ電極２０ｂｐは、第１貫通孔２０ｃｔが形成されている領域と重なるように形成されており、第１バンプ電極２０ｂｐが第１貫通孔２０ｃｔを介して第１パッド２０ｐｄと接続されるようになっている。第２バンプ電極３０ｂｐは、第２貫通孔３０ｃｔが形成された領域と重なるように形成されており、第２バンプ電極３０ｂｐが第２貫通孔３０ｃｔを介して第２パッド３０ｐｄに接続されるようになっていてもよい。第３バンプ電極４０ｂｐは、第３貫通孔４０ｃｔが形成されている領域と重なるように形成されており、第３バンプ電極４０ｂｐが第３貫通孔４０ｃｔを介して第３パッド４０ｐｄと接続されるようになっていてもよい。また、第４バンプ電極５０ｂｐは、第４貫通孔５０ｃｔが形成されている領域と重なるように形成されており、第４バンプ電極５０ｂｐが第４貫通孔５０ｃｔを介して第４パッド５０ｐｄに接続されるようになっている。なお、第１、第２、第３及び第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐは、例えば、Ｎｉ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｒなどのうちの少なくとも１つを含む導電層を、基板１１上に成膜し、パターニングすることによって形成してもよい。
【0091】
図９Ａ及び図９Ｂを参照すると、パッシベーション層９０は、発光積層構造上に形成されている。上述したように、例示的な実施形態によるパッシベーション層９０は、エポキシモールディングコンパウンド（ＥＭＣ）を含んでもよく、黒や透明などの様々な色で形成されていてもよい。しかし、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態では、パッシベーション層９０はポリイミド（ＰＩＤ）を含んでもよく、この場合、ＰＩＤは発光積層構造体に適用されたときの平坦度を高めるために、液状タイプではなくドライフィルムとして提供されてもよい。いくつかの例示的な実施形態では、パッシベーション層９０は、感光性を有する材料を含んでもよい。
【0092】
例示的な実施形態によれば、ＰＩＤを含むようなパッシベーション層９０を形成する層を、発光積層構造の実質的に外側の表面全体に堆積させてもよい。その後、この層は、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがそれぞれ接続された第１バンプ電極２０ｂｐ、第２バンプ電極３０ｂｐ、第３バンプ電極４０ｂｐ及び第４バンプ電極５０ｂｐのそれぞれの少なくとも一部を露出させるように、リソグラフィプロセスなどを介してパターニングされてもよい。なお、図面では、パッシベーション層９０が発光チップ１００の各角部を平面的に露出させているが、本発明の概念はこれに限定されるものではない。例えば、パッシベーション層９０は、実質的に長方形の形状を有する基板１１の少なくとも１つの角の周りに配置された第３発光積層体４０の部分を露出させてもよい。例えば、パッシベーション層９０によって、第１バンプ電極２０ｂｐ、第２バンプ電極３０ｂｐ、第３バンプ電極４０ｂｐ及び第４バンプ電極５０ｂｐの少なくとも一部が露出していれば、発光チップ１００の他の様々な部分が露出していてもよい。
【0093】
パッシベーション層９０は、発光積層構造の上面を覆ってもよく、これにより、発光積層構造、特にその上部に配置された第１発光積層体２０が、製造時の外部応力から保護されてもよい。図示された例示的な実施形態によれば、パッシベーション層９０は、基板１１に対して傾斜した角度Ｇ及びＧ’（図１Ｃ及び図１Ｄ参照）を形成してもよく、すなわち、パッシベーション層９０の内面と第３発光積層体４０の上面との間に角度Ｇ及びＧ’が規定されてもよい。例えば、パッシベーション層９０と基板との間に形成される角度Ｇ及びＧ’は、約８０°以下であってもよい。傾斜角Ｇ及びＧ’が約８０°よりも大きい場合、パッシベーション層９０は、発光積層構造の側面に形成された段差を十分に覆うことができない場合がある。いくつかの例示的な実施形態では、パッシベーション層９０と基板１１との間の傾斜Ｇ及びＧ’は、約６０°よりも大きく、約７０°よりも小さくてもよい。このようにして、パッシベーション層９０上に形成される接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅも、発光積層構造上に安定して形成されてもよい。さらに、パッシベーション層９０は、第３発光積層体４０とは反対側を向く上面と、上面と交差する側面とを有していてもよい。パッシベーション層９０の上面と側面との間のエッジが滑らかな角度を形成してもよく、その上に形成される接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅが実質的に均一な厚さを有するようにしてもよい。しかしながら、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態では、パッシベーション層９０の上面と側面との間に実質的に鋭利なエッジが形成されてもよい。
【0094】
図１０Ａ及び図１０Ｂを参照すると、パッシベーション層９０上には、互いに間隔をあけて配置された第１、第２、第３、第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅが形成されている。図１Ｂ～図１Ｄに戻って、発光積層構造上には、互いに間隔を空けて第１、第２、第３、第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅが形成されている。第１、第２、第３、第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、それぞれ第１、第２、第３、第４バンプ電極２０ｂｐ、３０ｂｐ、４０ｂｐ及び５０ｂｐと電気的に接続されて、発光積層体２０、３０及び４０のそれぞれに外部信号を伝達してもよい。より詳細には、図示の例示的な実施形態によれば、第１接続電極２０ｃｅは、第１パッド２０ｐｄを介して第１上部コンタクト電極２１ｎに接続された第１バンプ電極２０ｂｐに接続されて、第１発光積層体２０の第１型半導体層２１に電気的に接続されていてもよい。また、第２接続電極３０ｃｅは、第２パッド３０ｐｄを介して第２バンプ電極３０ｂｐに接続され、第２発光積層体３０の第１型半導体層３１に電気的に接続されていてもよい。また、第３接続電極４０ｃｅは、第３パッド４０ｐｄに接続された第３バンプ電極４０ｂｐに接続されて、第３発光積層体４０の第１型半導体層４１に電気的に接続されていてもよい。また、第４接続電極５０ｃｅは、第４パッド５０ｐｄに接続された第４バンプ電極５０ｂｐに接続されて、第１、第２、第３下部コンタクト電極２５ｐ、３５ｐ、４５ｐを介して、発光積層体２０、３０及び４０の第２型半導体層２５、３５、４５にそれぞれ電気的に接続されていてもよい。
【0095】
第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの形成方法は特に限定されない。例えば、例示的な実施形態によれば、第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅとして形成する導電層をパッシベーション層９０上に成膜し、各導電層がそれぞれパッシベーション層９０によって露出した第１バンプ電極２０ｂｐ、第２バンプ電極３０ｂｐ、第３バンプ電極４０ｂｐ及び第４バンプ電極５０ｂｐの一部と重なるように、フォトリソグラフィなどを用いて導電層をパターニングしてもよい。例示的な実施形態による導電層（例えば、接続電極）は、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｂ、Ｚｎ、Ｍｏ、Ｃｏ、Ｓｎ、Ａｇ又はそれらの合金などの金属を含んでいてもよい。この場合、別のめっき工程を省略してもよい。いくつかの例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの酸化を防止又は少なくとも抑制するために、無電解ニッケル浸漬金（ＥＮＩＧ）などにより、導電層上に追加の金属を析出させてもよい。
【0096】
図示された例示的な実施形態によれば、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、発光積層構造及びパッシベーション層９０を実質的に覆うように、基板１１から離れるように突出する湾曲した形状を有していてもよい。図面に示すように、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、発光積層構造と外部の配線又は電極との間の電気的接続を容易にするとともに、その後の接合及び転写ステップ中に発光チップ１００とＰＣＢなどの他の要素との接着性を高めるために、実質的に平坦な上面を有していてもよい。また、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、各発光積層体２０、３０及び４０の少なくとも一部を取り囲んで発光積層構造を保護してもよく、これにより、発光チップ１００は、パッシベーション層９０とともに、その後の様々な工程に耐えうる、より安定した構造を有することになる。例えば、例示的な実施形態による後続の工程で基板１１が発光チップ１００から取り外されるとき、発光積層構造を実質的に取り囲む接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、発光積層構造に直接印加されるはずの応力の少なくとも一部を吸収し、それによって製造中の発光チップ１００を保護することができる。
【0097】
なお、図面では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのうち、パッシベーション層９０の上面に配置された部分の間にはパッシベーション層９０が形成されていないが、本発明の概念はこれに限定されるものではない。例えば、図１１を参照すると、別の例示的な実施形態による発光チップ２００において、パッシベーション層９０は、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのうちパッシベーション層９０の上面に配置される部分の間に形成され、パッシベーション層９０の上面が接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの上面と実質的に同一平面になるようにしてもよい。このようにすることで、後の工程において、発光チップ２００とプリント基板等との密着性をさらに強化することができる。なお、パッシベーション層９０のうち、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの間に配置される部分は、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅを形成する前に形成してもよいし、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅを形成した後に形成してもよい。なお、図示した例示的な実施形態による発光チップ２００の構成要素は、上述した発光チップ１００の構成要素と実質的に同じであるため、実質的に同じ要素についての繰り返しの説明は、冗長性を避けるために省略する。
【0098】
図１２を参照すると、さらに別の例示的な実施形態による発光チップ３００は、実質的に湾曲した形状を有する接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅを含む。図示された例示的な実施形態によれば、発光積層構造上に形成されたパッシベーション層９０は、実質的に丸みを帯びた角部を有してもよく、その上に形成された接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅもその角部が実質的に丸みを帯びてもよい。このようにすれば、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅがパッシベーション層９０上に安定して配置され、その界面が滑らかな角を形成するため、両者の面接触が向上する。なお、図示した例示的な実施形態による発光チップ３００の構成要素は、上述した発光チップ１００の構成要素と実質的に同じであるため、実質的に同じ要素についての繰り返しの説明は、冗長性を避けるために省略する。
【0099】
図示した例示的な実施形態によれば、第３の接続電極４０ｃｅは、第１の接続電極２０ｃｅに対して非対称であることが示されている。より詳細には、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、パッシベーション層９０と重ならない部分を有していてもよく、例えば図１１及び図１２では、基板１１の対向する２つの端部付近において、第３接続電極４０ｃｅのそれらが第１接続電極２０ｃｅのそれらよりも面積が大きいことが示されている。しかし、本発明の概念はこれに限定されるものではなく、いくつかの例示的な実施形態では、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれは、互いに対称であってもよい。例えば、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれのうち、パッシベーション層９０と重ならない部分は、互いに同じ面積を有していてもよい。
【0100】
【0101】
上述した発光チップ１００のアレイは、基板１１を切断することで個片化され、各発光チップ１００は、当技術分野で知られている様々な方法で移送され、パッケージ化されてもよい。
【0102】
図１３を参照すると、発光チップ１００は、回路基板１１ｐに実装されていてもよい。例示的な実施形態によれば、回路基板１１ｐは、互いに電気的に接続された上部回路電極１１ｐａ、下部回路電極１１ｐｃ及びそれらの間に配置された中間回路電極１１ｐｂを含んでもよい。上部回路電極１１ｐａは、第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅのそれぞれに対応していてもよい。例示的な実施形態によれば、発光チップ１００の下部回路電極１１ｐｃは、所定のピッチで互いに離間していてもよく、このピッチは、ディスプレイ装置など、発光チップ１００が実装される最終ターゲット装置の電極のピッチに対応していてもよい。いくつかの例示的な実施形態において、上部回路電極１１ｐａは、高温で部分的に溶融されることにより、発光チップ１００の接続電極との電気的な接続を容易にするために、ＥＮＩＧにより表面処理されてもよい。
【0103】
例示的な実施形態によれば、発光チップ１００の第１、第２、第３及び第４接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは、例えば、異方性導電膜（ＡＣＦ）接合によって、それぞれ回路基板１１ｐの上部回路電極１１ｐａに接合されてもよい。他の接合方法に比べて低温で行うことができるＡＣＦ接合によって発光チップ１００を回路基板１１ｐに接合する場合、接合時に発光チップ１００が高温に曝されることを防ぐことができる。しかしながら、本発明の概念は、特定の接合方法に限定されるものではない。例えば、いくつかの例示的な実施形態では、発光チップ１００は、異方性導電ペースト（ＡＣＰ）、はんだ、ボールグリッドエリア（ｂａｌｌ ｇｒｉｄ ａｒｅａ：ＢＧＡ）又は、Ｃｕ及びＳｎの少なくとも一方を含むマイクロバンプを用いて回路基板１１ｐに接合されてもよい。この場合、接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅの上面は、その湾曲形状から接触面積が広くなるため、発光チップ１００と異方性導電膜との密着性が高まり、回路基板１１ｐに接合した際に、より安定した構造を形成することができ、製造時の工程マージンを確保することができる。
【0104】
図１４を参照すると、発光チップ１００の間には、モールディング層９１が形成されている。例示的な実施形態によれば、モールディング層９１は、発光チップ１００から放出された光の一部を透過させてもよく、また、外部の光の一部を反射、回折及び／又は吸収して、外部の光が発光チップ１００によってユーザに視認され得る方向に向かって反射されるのを防止してもよい。また、モールディング層９１は、発光チップ１００の少なくとも一部を覆って、例えば、外部の湿気やストレスから発光チップ１００を保護してもよい。このように、発光チップ１００上に形成されたパッシベーション層９０とともに、モールディング層９１は、発光パッケージの構造をさらに強化することで、発光パッケージにさらなる保護を提供してもよい。
【0105】
例示的な実施形態によれば、モールディング層９１が回路基板１１ｐから離れる方向を向いた基板１１の上面を覆うとき、モールディング層９１は、発光チップ１００から発せられる光の５０％を少なくとも透過させるために、約１００μｍ未満の厚さを有してもよい。例示的な実施形態では、モールディング層９１は、有機ポリマー又は無機ポリマーを含んでもよい。いくつかの例示的な実施形態では、モールディング層９１は、シリカ又はアルミナなどのピラーをさらに含んでもよい。いくつかの例示的な実施形態では、モールディング層９１は、パッシベーション層９０と同じ材料を含んでもよい。モールディング層９１は、積層法、めっき法及び／又は印刷法など、当技術分野で知られている様々な方法によって形成されてもよい。例えば、モールディング層９１は、発光パッケージの実質的に平面的な上面を提供することによって光の均一性を向上させるために、発光チップ１００上に有機ポリマーシートを配置し、真空中で高温及び圧力を印加する真空ラミネートプロセスによって形成されてもよい。
【0106】
図１５を参照すると、回路基板１１ｐ上に形成され、モールディング層９１で覆われた発光チップ１００は、所望の形状に切断されて、発光パッケージ１１０として形成されてもよい。例えば、発光パッケージ１１０は、その中に単一の発光チップ１００を含んでいてもよいし、２×２配列のように、その中に複数の発光チップを含んでいてもよい。しかし、本発明の概念は、発光パッケージ１１０に形成される発光チップの数が特定の数であることに限定されない。例えば、いくつかの例示的な実施形態では、発光パッケージ１１０は、回路基板１１ｐ上に形成された１つ以上の発光チップ１００を含んでいてもよい。また、本発明の概念は、発光パッケージ１１０における１つ又は複数の発光チップ１００の特定の配置に限定されない。例えば、発光パッケージ１１０内の１つ以上の発光チップ１００は、ｎ×ｍ配列であってもよく、ｎ及びｍはゼロよりも大きい自然数である。例示的な実施形態によれば、回路基板１１ｐは、発光パッケージ１１０に含まれる発光チップ１００のそれぞれを独立的に駆動するためのスキャン線及びデータ線を含んでもよい。
【0107】
図１６を参照すると、発光パッケージ１１０は、表示装置などの最終装置のターゲット基板１１ｄに実装されてもよい。ターゲット基板１１ｄは、発光パッケージ１１０の下部回路電極１１ｐｃにそれぞれ対応するターゲット電極を含んでもよい。例示的な実施形態によれば、表示装置は、複数の画素を含んでもよく、発光チップ１００の各々は、各画素に対応するように配置されてもよい。より詳細には、例示的な実施形態による発光チップ１００の発光積層体のそれぞれは、１つのピクセルの各サブピクセルに対応してもよい。発光チップ１００は、垂直方向に積層された発光積層体２０、３０及び４０を含むので、各サブピクセルのために転写する必要があるチップの数は、従来の発光装置におけるそれよりも大幅に減少し得る。また、例示的な実施形態による接続電極２０ｃｅ、３０ｃｅ、４０ｃｅ及び５０ｃｅは湾曲しており、発光積層構造を覆うパッシベーション層９０を実質的に取り囲んでいるため、発光チップ１００を外部応力から保護することができる。以上、発光チップ１００は、回路基板１１ｐに実装された後、パッケージ化されて、表示パネルなどの最終デバイスに実装されるものとして説明したが、本発明の概念はこれに限定されない。例えば、いくつかの例示的な実施形態では、発光チップ１００は、モールディング層９１で覆われていてもよいし、モールディング層９１がなくてもよく、表示パネルなどの最終デバイスに直接実装されてもよい。
【0108】
【0109】
図１３に戻って、別の例示的な実施形態によれば、図１６に示すように、発光チップ１００上に接着した基板１１を、レーザーリフトオフ（ＬＬＯ）工程、化学工程、機械工程などによって除去してもよい。この場合、本発明の原理に従って構成された発光チップ１００は、上述したように内部構造が強化されているので、基板１１が除去されても、発光チップ１００に含まれる発光積層構造は、外部応力から保護されていてもよい。
【0110】
例示的な実施形態によれば、基板１１がパターン化されたサファイア基板である場合、光効率を向上させるために、基板１１に接触した第３発光積層体４０の第１型半導体層４１に凹凸部を形成してもよい。別の例示的な実施形態では、当技術分野で知られているように、エッチング又はパターニングによって、第３発光積層体４０の第１型半導体層４１に凹凸部を形成してもよい。
【0111】
図１７を参照すると、発光チップ１００の間にモールディング層９１’が形成されており、発光チップ１００を所望の構成で切断して、発光パッケージ１２０を提供してもよい。例示的な実施形態によれば、モールディング層９１’は、発光チップ１００を覆ってもよい。モールディング層９１’は、上述したモールディング層９１と実質的に同じであり、また、発光パッケージ１２０における発光チップ１００の配置は、上述した発光パッケージ１１０と実質的に同じであるため、冗長性を避けるために、その繰り返しの説明は省略する。
【0112】
本明細書では、特定の例示的な実施形態及び実装を説明してきたが、他の実施形態及び修正がこの説明から明らかであろう。したがって、本発明の概念は、そのような実施形態に限定されるものではなく、添付の特許請求の範囲のより広い範囲と、当業者には明らかな、様々な自明な変更や均等物にも適用されるものである。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】