特許 7599586 表示パネル及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-05

(45)【発行日】2024-12-13

(54)【発明の名称】表示パネル及び表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20241206BHJP

   H10K 59/123 20230101ALI20241206BHJP

   H10K 59/131 20230101ALI20241206BHJP

   H10K 59/88 20230101ALI20241206BHJP

   H10K 59/65 20230101ALI20241206BHJP

   H10K 59/35 20230101ALI20241206BHJP

【ＦＩ】

G09F9/30 338

H10K59/123

H10K59/131

H10K59/88

H10K59/65

H10K59/35

【請求項の数】 9

(21)【出願番号】P 2023566880

(86)(22)【出願日】2022-07-27

(65)【公表番号】

(43)【公表日】2024-04-12

(86)【国際出願番号】 CN2022108255

(87)【国際公開番号】W WO2023159868

(87)【国際公開日】2023-08-31

【審査請求日】2023-10-30

(31)【優先権主張番号】202210193420.0

(32)【優先日】2022-02-28

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】515179325

【氏名又は名称】昆山国顕光電有限公司

【氏名又は名称原語表記】ＫＵＮＳＨＡＮ ＧＯ－ＶＩＳＩＯＮＯＸ ＯＰＴＯ－ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｂｕｉｌｄｉｎｇ ４， Ｎｏ． １， Ｌｏｎｇｔｅｎｇ Ｒｏａｄ， Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ Ｋｕｎｓｈａｎ， Ｊｉａｎｇｓｕ， Ｐｅｏｐｌｅ’ｓ Ｒｅｐｕｂｌｉｃ ｏｆ Ｃｈｉｎａ

(74)【代理人】

【識別番号】100112656

【弁理士】

【氏名又は名称】宮田 英毅

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(72)【発明者】

【氏名】楼均輝

(72)【発明者】

【氏名】呉勇

(72)【発明者】

【氏名】葛林

(72)【発明者】

【氏名】何澤尚

【審査官】小野 博之

(56)【参考文献】

【文献】特表２０２１－５０１９０１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２１／０２２５２６９（ＵＳ，Ａ１）

【文献】中国特許出願公開第１１３８２３６４４（ＣＮ，Ａ）

【文献】中国特許出願公開第１１３４２１８９６（ＣＮ，Ａ）

【文献】中国特許出願公開第１１２０３８３７３（ＣＮ，Ａ）

【文献】中国特許出願公開第１１３７６４４６０（ＣＮ，Ａ）

【文献】中国特許出願公開第１１３９０３７６９（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ ９／００－９／４６

Ｈ０５Ｂ ３３／００－３３／２８

４４／００

４５／６０

Ｈ１０Ｋ ５０／００－９９／００

(57)【特許請求の範囲】

【請求項1】

第１の表示領域と第２の表示領域とを有する表示パネルであって、
前記第１の表示領域に位置する第１のサブ画素と、前記第２の表示領域に位置する第２のサブ画素とを含むサブ画素と、
前記第２の表示領域に位置し、前記第１のサブ画素を駆動するための第１の回路と、前記第２のサブ画素を駆動するための第２の回路とを含む画素駆動回路と、
前記第１の回路と前記第１のサブ画素とを接続するための第１の接続線を含む接続線と、を備え、
少なくとも一部の前記第１の接続線は、第１の方向に沿って延び且つ前記第１の回路の一方側に位置し、
前記画素駆動回路は、仮想領域をさらに含み、前記仮想領域とａ個の前記第２の回路は、第２の回路ブロックを形成し、
少なくとも一部の前記第２の回路ブロックの第２の方向における一方側には、前記第１の方向に沿って延びて成形する仮想導線が設けられ、前記第１の方向は、前記第２の方向と交差する、表示パネル。

【請求項2】

前記表示パネルは、第１の信号線を含む第１の信号線層をさらに備え、少なくとも一部の前記第１の接続線は、前記第１の信号線層に位置し、前記第１の信号線は、データ線、走査線、電源線、電圧基準線及び接地線のうちの少なくとも１つを含む、請求項１に記載の表示パネル。

【請求項3】

前記表示パネルは、透光信号線層をさらに備え、前記第１の接続線は、前記第１の表示領域に位置する第１のセグメントと、前記第２の表示領域に位置する第２のセグメントとを含み、前記第１のセグメントは、前記透光信号線層に位置し、前記第２のセグメントは、前記第１の信号線層及び／又は前記透光信号線層に位置する、請求項２に記載の表示パネル。

【請求項4】

前記第１の回路及びａ個の前記第２の回路は、第１の回路ブロックを形成し、ａは１よりも大きい整数であり、前記第１の方向に沿って延びる前記少なくとも一部の第１の接続線は、それに接続される前記第１の回路が位置する前記第１の回路ブロックの一方側に位置する、請求項１に記載の表示パネル。

【請求項5】

ａ個の隣接する前記第２のサブ画素は、画素ブロックを形成し、前記第１の回路ブロック内のａ個の前記第２の回路は、同一の前記画素ブロック内のａ個の前記第２のサブ画素を駆動するために用いられ、前記第１の回路ブロックは、複数であり、且つ、各前記第１の回路ブロックと、当該第１の回路ブロックによって駆動される前記画素ブロックとの相対位置が同じである、請求項４に記載の表示パネル。

【請求項6】

前記第２の回路ブロック内のａ個の前記第２の回路は、同一の画素ブロック内のａ個の前記第２のサブ画素を駆動するために用いられ、前記第２の回路ブロックは、複数であり、各前記第２の回路ブロックと、当該第２の回路ブロックによって駆動される前記画素ブロックとの相対位置は同じであり、及び／又は、
前記表示パネルの厚さ方向に沿って、前記第１の回路の正投影サイズと前記仮想領域のサイズとは同じであり、第１の回路ブロックの正投影サイズと前記第２の回路ブロックの正投影サイズとは同じであり、及び／又は、
前記第１の回路ブロック内の前記第１の回路の数と前記第２の回路ブロック内の前記仮想領域の数とは同じであり、及び／又は、
前記第１の回路ブロック内における前記第１の回路と前記第２の回路との相対的な位置関係は、前記第２の回路ブロック内における前記仮想領域と前記第２の回路との相対的な位置関係と同じであり、及び／又は、
前記仮想領域内には、仮想回路が設けられ、前記仮想回路の構造は、前記第１の回路の構造と同じである、請求項１に記載の表示パネル。

【請求項7】

前記仮想導線は、前記第２の回路ブロックの前記第２の方向における少なくとも一方側に位置する第１の仮想導線を含み、前記第２の回路ブロックとそれに対応する前記第１の仮想導線との相対位置は、第１の回路ブロックとそれに対応する前記第１の接続線との相対位置と同じであり、及び／又は、
前記第１の回路ブロックは、前記第２の方向における少なくとも一方側に複数行の前記第２の回路ブロックが設けられ、各行の前記第２の回路ブロックの前記第２の方向における同じ側に前記第１の仮想導線が設けられ、及び／又は、
前記仮想導線は、前記第１の接続線の前記第１の方向における少なくとも一方側に位置する第２の仮想導線を含む、請求項１に記載の表示パネル。

【請求項8】

前記第１の方向に沿って延びる前記少なくとも一部の第１の接続線は、前記第１の回路の第２の方向における一方側に位置し、前記第１の方向は、前記第２の方向と交差し、及び／又は、
前記第１のサブ画素と前記第２のサブ画素とは、行及び列をなして配列され、前記第１の回路と前記第２の回路とは、行及び列をなして配列され、少なくとも一部の前記第１の回路と前記第２の回路とは、前記第１の方向に沿って並設されて同じ行に位置し、且つ同じ行に位置する前記第１の回路と前記第２の回路とは、同じ行の前記第１のサブ画素と前記第２のサブ画素とを駆動し、及び／又は、
前記第２の表示領域は、主表示領域と遷移領域とを含み、前記遷移領域は前記主表示領域と前記第１の表示領域との間に位置し、前記第１の回路は前記遷移領域に位置する、請求項１に記載の表示パネル。

【請求項9】

請求項１から８のいずれか１項に記載の表示パネルを備える表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０２２年０２月２８日に提出された名称が「表示パネル及び表示装置」の中国特許出願番号２０２２１０１９３４２０．０の優先権を主張し、該出願の全ての内容は、引用により本願に組み込まれている。

【0002】

本願は、表示パネル及び表示装置に関する。

【背景技術】

【0003】

電子機器の急速な発展に伴い、ユーザの画面占有率に対する要求がますます高くなり、電子機器のフルスクリーン表示が業界でますます注目されている。

【0004】

感光アセンブリのアンダーディスプレー集積を実現するために、又は狭フレームを実現するために、フレーム表示領域又は透光表示領域内のサブ画素を駆動するための画素回路を他の領域に設置することは、表示パネルの表示効果が不均一になる等の問題を引き起こす。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本願の実施例は、表示パネルの表示効果を向上させることを目的とする表示パネル及び表示装置を提供する。

【課題を解決するための手段】

【0006】

本願の第１の態様の実施例は、表示パネルを提供し、表示パネルは、第１の表示領域と第２の表示領域とを有し、表示パネルは、第１の表示領域に位置する第１のサブ画素と、第２の表示領域に位置する第２のサブ画素とを含むサブ画素と、第２の表示領域に位置し、第１のサブ画素を駆動するための第１の回路と、第２のサブ画素を駆動するための第２の回路とを含む画素駆動回路と、第１の回路と第１のサブ画素とを接続するための第１の接続線を含む接続線と、を備え、少なくとも一部の第１の接続線は、第１の方向に沿って延び且つ第１の回路の一方側に位置する。

【0007】

本願の第２の態様の実施例は、上記いずれか１つの第１の側面の実施例に係る表示パネルを含む表示装置を提供する。

【0008】

本願の第１の態様の実施例に係る表示パネルにおいて、表示パネルは、サブ画素と、画素駆動回路と、接続線とを含む。サブ画素は、第１の表示領域に位置する第１のサブ画素と、第２の表示領域に位置する第２のサブ画素とを含み、第１のサブ画素は、第１の表示領域の表示を実現するために用いられ、第２のサブ画素は、第２の表示領域の表示を実現するために用いられる。画素駆動回路は、第２の表示領域に位置する第１の回路と第２の回路とを含む。第１の回路は、第１の表示領域に位置する第１のサブ画素を駆動するために用いられるため、第１の表示領域のサブ画素を駆動するための画素駆動回路は、第２の表示領域に位置する。第１の表示領域がフレーム表示領域である場合、第１の表示領域内に他の駆動回路を配置し、表示パネルの狭フレーム配置を実現することができる。第１の表示領域が透光表示領域である場合、第１の表示領域の光透過率を向上させることができ、感光アセンブリが第１の表示領域を透過して光線情報を取得することができ、感光アセンブリのアンダーディスプレー集積に有利である。接続線は、第１の回路と第１のサブ画素とを接続するための第１の接続線を含み、少なくとも一部の第１の接続線は、第１の方向に沿って延び且つ第１の回路の一方側に位置することで、第１の接続線が第１の回路によって確保された空間内に位置し、少なくとも一部の第１の接続線が第１の回路と重ならず、第１の接続線と第１の回路との相互の影響を低減し、表示パネルの表示効果を向上させることができる。

【図面の簡単な説明】

【0009】

本願の他の特徴、目的、及び利点は、添付の図面を参照して、以下の非限定的な実施例の詳細な説明を読むことによってより明らかになる。図面において、同一又は類似の符号は、同一又は類似の特徴を示し、図面は、実際の縮尺で描かれていない。

【0010】

【図1】本願の第１の態様の実施例による表示パネルの概略構造図である。

【図2】図１におけるＱ領域表示パネルのサブ画素の配列構造の一部拡大図である。

【図3】図１におけるＱ領域表示パネルの一部の画素駆動回路の一部拡大図である。

【図4】図２におけるＢ－Ｂ箇所での断面図である。

【図5】図３の一部拡大構造模式図である。

【図6】図２におけるＢ－Ｂ箇所での別の実施例の断面図である。

【図7】別の実施例における図１のＱ領域表示パネルの一部の画素駆動回路の一部拡大図である。

【図8】別の実施例における図１のＱ領域表示パネルのサブ画素の配列構造の一部拡大図である。

【図9】本願の第２の態様の実施例による表示装置の概略構造図である。

【図10】図９におけるＣ－Ｃ箇所での断面図である。

【発明を実施するための形態】

【0011】

以下、本願の各態様の特徴及び例示的な実施例を詳細に説明し、本願の目的、技術案及び利点をより明確にするために、以下、図面及び具体的な実施例を参照して、本願をさらに詳しく説明する。ここで説明される具体的な実施例は、本願を解釈するためのものであり、本願を限定するものではないと理解されたい。当業者にとって、本願は、これらの具体的な詳細のいくつかの詳細を必要とせずに実施することができる。以下、実施例の説明は、本願の例示を示すことによって本願をより良く理解するに過ぎない。

【0012】

携帯電話やタブレットなどの電子機器において、表示パネルの片側にフロントカメラ、赤外光センサ、近接光センサなどの感光アセンブリを集積する必要がある。いくつかの実施例において、前記電子機器に透光表示領域を設け、感光アセンブリを透光表示領域の背面に設置することで、感光アセンブリが正常に作動することを確保した場合、電子機器のフルスクリーン表示を実現することができる。

【0013】

透光表示領域の光透過率を向上させるために、透光領域の駆動回路を非透光領域に設けることが多く、従来技術において、駆動回路とサブ画素との間の接続線は、通常、駆動回路層の上方に位置することで、駆動回路と接続線との間に寄生容量が存在し、寄生容量が接続線又は駆動回路内の信号の伝送に対し影響を与える。

【0014】

いくつかの関連する実施例において、表示装置の狭フレームデザインを実現するために、パッケージ領域の幅及び回路のサイズをできるだけ小さくする必要があり、パッケージの信頼性、耐破損性、回路の駆動能力に対し悪影響を与えている。いくつかの関連技術において、表示パネルのフレーム表示領域内にシフトレジスタが設けられ、フレーム表示領域内のサブ画素を駆動するための画素回路が他の領域に設けられることにより、表示パネルの表示効果が不均一になるという問題がある。

【0015】

上記問題を解決するために、本願の実施例は、表示パネル及び表示装置を提供し、以下、図面を参照して表示パネル及び表示装置の各実施例について説明する。

【0016】

本願の実施例は、表示パネルを提供し、当該表示パネルは、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示パネルであってもよい。

【0017】

図１は、本願の第１の態様の実施例による表示パネルの概略平面図である。

【0018】

図１に示すように、表示パネル１００は、第１の表示領域ＡＡ１と、第２の表示領域ＡＡ２と、第１の表示領域ＡＡ１及び第２の表示領域ＡＡ２を囲む非表示領域ＮＡとを有する。好ましくは、第１の表示領域ＡＡ１の光透過率は、第２の表示領域ＡＡ２の光透過率よりも大きい。好ましくは、第２の表示領域ＡＡ２は、少なくとも一部の第１の表示領域ＡＡ１を取り囲んで設けられる。他のいくつかの実施例において、第１の表示領域ＡＡ１は、少なくとも一部の第２の表示領域ＡＡ２を取り囲むように設けられてもよい。

【0019】

ここで、第２の表示領域ＡＡ２が少なくとも一部の第１の表示領域ＡＡ１を取り囲んで設けられ、第１の表示領域ＡＡ１が透光表示領域である場合、第１の表示領域ＡＡ１の光透過率は１５％以上であることが好ましい。第１の表示領域ＡＡ１の光透過率が１５％よりも大きく、さらには４０％よりも大きく、さらに高い光透過率を有することを確保するために、本実施例における表示パネル１００の一部の機能膜層の光透過率はいずれも８０％よりも大きく、さらに少なくとも一部の機能膜層の光透過率は何れも９０％よりも大きい。

【0020】

本願の実施例に係る表示パネル１００によれば、第１の表示領域ＡＡ１の光透過率は、第２の表示領域ＡＡ２の光透過率よりも大きく、表示パネル１００は、第１の表示領域ＡＡ１の背面に感光アセンブリを集積し、例えば、カメラの感光アセンブリのアンダーディスプレー集積を実現すると共に、第１の表示領域ＡＡ１に、画面を表示し、表示パネル１００の表示面積を向上させ、表示装置のフルスクリーンデザインを実現することができる。

【0021】

第１の表示領域ＡＡ１が透光表示領域である場合、第１の表示領域ＡＡ１及び第２の表示領域ＡＡ２の数の設定方式は複数あり、例えば、第１の表示領域ＡＡ１及び第２の表示領域ＡＡ２の数は１つであり、感光アセンブリのアンダーディスプレー集積を実現する又は指紋認識を実現するために用いられる。あるいは、他のいくつかの選択可能な実施例において、第１の表示領域ＡＡ１の数は２つであり、そのうちの１つの第１の表示領域ＡＡ１は感光アセンブリのアンダーディスプレー集積を実現するために用いられ、もう１つの第１の表示領域ＡＡ１は指紋認識を実現するために用いられる。

【0022】

好ましくは、第１の表示領域ＡＡ１が少なくとも一部の第２の表示領域ＡＡ２を取り囲むように設けられ、即ち、第１の表示領域ＡＡ１がフレーム表示領域である場合、第１の表示領域ＡＡ１内にシフトレジスタなどの駆動部材をさらに設けることができ、さらに表示パネル１００のフレームサイズを小さくし、狭フレームのデザインを実現することができる。

【0023】

好ましくは、第１の表示領域ＡＡ１は、透光表示領域もフレーム表示領域も含むことができることで、感光アセンブリのアンダーディスプレー集積を実現すると共に、狭フレームのデザインを実現することができる。

【0024】

図１～図３を参照すると、図２は、図１におけるＱ領域のサブ画素１０１の配列構造の一部拡大模式図であり、図３は、図１におけるＱ領域部分の画素駆動回路の一部拡大模式図である。

【0025】

図１～図３に示すように、本願の実施例に係る表示パネル１００は、サブ画素１０１、画素駆動回路１０２及び接続線１０３を含む。サブ画素１０１は、第１の表示領域ＡＡ１に位置する第１のサブ画素１１０と、第２の表示領域ＡＡ２に位置する第２のサブ画素１２０とを含み、画素駆動回路１０２は、第２の表示領域ＡＡ２に位置し、画素駆動回路１０２は、第１のサブ画素１１０を駆動するための第１の回路２１０と、第２のサブ画素１２０を駆動するための第２の回路２２０とを含み、接続線１０３は、第１の回路２１０と第１のサブ画素１１０とを接続するための第１の接続線３１０を含む。少なくとも一部の第１の接続線３１０は、第１の方向Ｘに沿って延び且つ第１の回路２１０の第２の方向Ｙにおける一方側に位置する。

【0026】

第１の表示領域ＡＡ１は、透光表示領域又はフレーム表示領域であってもよく、本願の実施例は、第１の表示領域ＡＡ１が透光表示領域であり、即ち、第２の表示領域ＡＡ２が少なくとも一部の第１の表示領域ＡＡ１を囲むことを例として説明する。

【0027】

第１の回路２１０と第１のサブ画素１１０との接続関係をより良く示すために、図３には、第１の表示領域ＡＡ１の第１のサブ画素１１０が残されている。図３には、Ｑ領域の一部の画素駆動回路１０２のみが示されている。

【0028】

本願の第１の態様の実施例に係る表示パネル１００において、表示パネル１００は、サブ画素１０１と、画素駆動回路１０２と、接続線１０３とを含む。サブ画素１０１は、第１の表示領域ＡＡ１に位置する第１のサブ画素１１０と、第２の表示領域ＡＡ２に位置する第２のサブ画素１２０とを含み、第１のサブ画素１１０は、第１の表示領域ＡＡ１の表示を実現するために用いられ、第２のサブ画素１２０は、第２の表示領域ＡＡ２の表示を実現するために用いられる。画素駆動回路１０２は、第２の表示領域ＡＡ２に位置する第１の回路２１０及び第２の回路２２０を含む。第１の回路２１０は、第１の表示領域ＡＡ１に位置する第１のサブ画素１１０を発光させるよう駆動するため、第１の表示領域ＡＡ１のサブ画素１０１を駆動するための画素駆動回路１０２は、第２の表示領域ＡＡ２に位置し、第１の表示領域ＡＡ１の光透過率を向上させ、感光アセンブリ２００は、第１の表示領域ＡＡ１を透過して光線情報を取得することができ、感光アセンブリ２００のアンダーディスプレー集積に有利である。

【0029】

接続線１０３は、第１の回路２１０と第１のサブ画素１１０とを接続するための第１の接続線３１０を含み、第１の接続線３１０は、第１の方向Ｘに沿って延びて成形され、少なくとも一部の第１の接続線３１０は、第１の回路２１０の第２の方向Ｙにおける一方側に位置することで、第１の接続線３１０は、第１の回路２１０の間に確保された空間内に位置する一方、第１の接続線３１０と第１の回路２１０との重なり面積を減少させ、第１の接続線３１０と第１の回路２１０との相互の影響を改善することができる。したがって、本願の実施例は、感光モジュールのアンダーディスプレー集積を実現するだけでなく、第１の接続線３１０と第１の回路２１０との相互の影響を改善することができる。

【0030】

また、本願の実施例に係る表示パネル１００において、第２の方向Ｙにおいて第１の回路２１０を短縮することで、第１の回路２１０の空間サイズを小さくすることができると共に、第１の接続線３１０の配置に十分なスペースを残し、第１の接続線３１０と第１の回路２１０との重なり面積を小さくすることができる。

【0031】

図４を参照すると、図４は、図２におけるＢ－Ｂ箇所での断面図である。

【0032】

いくつかの選択可能な実施例において、表示パネル１００は、第１の信号線層１０５をさらに含み、第１の信号線層１０５は、第１の信号線５１０を含み、少なくとも一部の第１の接続線３１０は、第１の信号線層１０５に位置し、第１の信号線５１０は、データ線、走査線、電源線、電圧基準線及び接地線のうちの少なくとも１つを含む。

【0033】

好ましくは、第１の信号線５１０は、フォトエッチングの製造プロセスを選択して製造することができる。フォトエッチングプロセスを用いて第１の信号線５１０を製造する場合、成膜、塗布、露光、現像、エッチング及び剥離などの工程を順次行う必要があり、露光工程において、さらにマスク板を用いてフォトレジスト層に対して露光処理を行う必要がある。

【0034】

これらの選択可能な実施例において、少なくとも一部の第１の接続線３１０は、第１の信号線層１０５に位置し、第１の信号線５１０は、データ線、走査線、電源線、電圧基準線及び接地線のうちの少なくとも１つを含み、これにより、少なくとも一部の第１の接続線３１０は、データ線、走査線、電源線、電圧基準線及び接地線のうちの少なくとも１つと同期して製造することができ、製造工程を増加させて第１の接続線３１０を製造する必要とせず、マスク板の数及びプロセスを増加させることなく、表示パネル１００の製造工程を簡略化し、表示パネル１００の製造効率を向上させることができる。

【0035】

引き続き図３及び図４を参照すると、表示パネル１００は、下層１１、下層に設けられたアレイ基板層１２及び画素定義層１３をさらに含んでもよい。画素駆動回路１０２は、アレイ基板層１２に設けられてよい。第１の回路２１０及び第２の回路２２０は、いずれも薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を含んでもよい。アレイ基板層１２は、容量などの構造をさらに含んでもよい。画素定義層１３は、第１の表示領域ＡＡ１に位置する第１の画素開口Ｋ１と、第２の表示領域ＡＡ２に位置する第２の画素開口Ｋ２とを含む画素開口を有する。第１のサブ画素１１０は、第１の電極１１１と、第２の電極１１２と、第１の電極１１１と第２の電極１１２との間に位置する第１の発光構造１１３とを含み、第１の発光構造１１３は、第１の画素開口Ｋ１に位置する。第１の電極１１１は、第１の接続線３１０を介して第１の回路２１０のＴＦＴに接続されている。第２のサブ画素１２０は、第３の電極１２１と、第４の電極１２２と、第３の電極１２１と第４の電極１２２との間に位置する第２の発光構造１２３とを含み、第２の発光構造１２３は、第２の画素開口Ｋ２に位置する。画素定義層１３には支持柱１４がさらに設けられてもよい。第１の電極１１１及び第３の電極１２１は画素電極であってもよく、第２の電極１１２及び第４の電極１２２は全面電極で互いに接続されてもよい。

【0036】

図４～図６を参照すると、図５は図３の一部拡大構造模式図であり、図６は図２におけるＢ－Ｂ箇所での別の実施例の一部拡大構造模式図である。

【0037】

いくつかの選択可能な実施例において、表示パネル１００は、透光信号線層１０６をさらに含み、第１の接続線３１０は、第１の表示領域ＡＡ１に位置する第１のセグメント３１１と、第２の表示領域ＡＡ２に位置する第２のセグメント３１２とを含み、第１のセグメント３１１は、透光信号線層１０６に位置し、第２のセグメント３１２は、第１の信号線層１０５及び／又は透光信号線層１０６に位置する。

【0038】

これらの選択可能な実施例において、第１の接続線３１０の第１のセグメント３１１は、透光信号線層１０６に位置することで、第１の表示領域ＡＡ１の光透過率をさらに向上させることができる。第２のセグメント３１２が第２の表示領域ＡＡ２の第１の信号線層１０５に位置すると、第２のセグメント３１２は、第１の信号線５１０と同期して製造されてもよい。第２のセグメント３１１が第１の表示領域ＡＡ１の透光信号線層１０６に位置すると、第２のセグメント３１２は、透光信号線層１０６と同期して製造され、製造工程を増加させて第１の接続線３１０を製造する必要とせず、マスク板の数及び工程を増加させることもない。また、第１のセグメント３１１及び第２のセグメント３１２がいずれも透光信号線層１０６に位置する場合、第１のセグメント３１１及び第２のセグメント３１２がビアを介して接続する必要とせず、第１の接続線３１０の形状を簡素化し、第１の接続線３１０における信号伝送の安定性を向上させることができる。

【0039】

好ましくは、図４に示すように、接続線１０３は、第２の回路２２０と第２のサブ画素１２０とを接続するための第２の接続線３２０をさらに含む。

【0040】

図７を参照すると、図７は、他の例における図１のＱ領域の一部拡大構造模式図である。図７に示すように、いくつかの選択可能な実施例において、第１の回路２１０及びａ個の第２の回路２２０は、第１の回路ブロック２００ａを形成し、ａは１よりも大きい整数であり、第１の方向Ｘに沿って延びる少なくとも一部の第１の接続線３１０は、それに接続される第１の回路２１０が位置する第１の回路ブロック２００ａの第２の方向Ｙにおける一方側に位置する。図７において、点線枠で第１の回路ブロック２００ａを示しており、同一の点線枠２００ａ内に位置する第１の回路２１０及び第２の回路２２０は同一の第１の回路ブロック２００ａに属し、点線枠は本願の表示パネル１００の構造を限定するものではない。

【0041】

これらの選択可能な実施例において、第１の接続線３１０は、それに接続される第１の回路２１０が位置する第１の回路ブロック２００ａの第２の方向Ｙにおける一方側に位置することで、第１の接続線３１０が第１の回路ブロック２００ａによって確保された空間内に位置し、少なくとも一部の第１の接続線３１０が第１の回路ブロック２００ａと重ならず、第１の接続線３１０と第１の回路ブロック２００ａとの間に寄生容量が形成されて信号伝送に影響を与えることを回避できる。

【0042】

引き続き図７及び図８を参照すると、幾つかの選択可能な実施例において、ａ個の隣接する第２のサブ画素１２０が画素ブロック１００ａを形成し、第１の回路ブロック２００ａ内のａ個の第２の回路２２０が同一の画素ブロック１００ａ内のａ個の第２のサブ画素１２０を駆動し、第１の回路ブロック２００ａの個数が複数であり、且つ各第１の回路ブロック２００ａと当該第１の回路ブロック２００ａによって駆動される画素ブロック１００ａとの相対位置が同じである。

【0043】

第１の回路ブロック２００ａによって駆動される画素ブロック１００ａは、第１の回路ブロック２００ａ内のａ個の第２の回路２２０によって駆動されるａ個の隣接する第２のサブ画素１２０が位置する画素ブロック１００ａである。

【0044】

図８において、点線枠で画素ブロック１００ａを示しており、点線枠内で面積の自体面積における割合が５０％を超える第２のサブ画素１２０は、当該点線枠で示される画素ブロック１００ａに含まれる第２のサブ画素１２０である。点線枠は、本願の実施例の表示パネルの構造を限定するものではない。

【0045】

各第１の回路ブロック２００ａと当該第１の回路ブロック２００ａによって駆動される画素ブロック１００ａとの間の相対位置が同じであるとは、例えば、表示パネル１００が複数の第１の回路ブロック２００ａを含み、各第１の回路ブロック２００ａとそれにより駆動される画素ブロック１００ａとが厚さ方向において位置ずれし、各第１の回路ブロック２００ａと当該第１の回路ブロック２００ａによって駆動される画素ブロック１００ａとの位置ずれ寸法及び位置ずれ方向が同じであることを指す。

【0046】

これらの選択可能な実施例において、各第１の回路ブロック２００ａと当該第１の回路ブロック２００ａによって駆動される画素ブロック１００ａとの間の相対位置が同じであるため、第１の回路ブロック２００ａ内の第２の回路２２０とそれにより駆動される第２のサブ画素１２０との間のピッチを小さくし、第２の回路２２０とそれにより駆動される第２のサブ画素１２０との間の配線の長さを小さくし、信号伝送の安定性を向上させると共に、第１の回路２１０が第１の回路ブロック２００ａに設けられることによる第２の回路２２０への影響を小さくすることができる。

【0047】

好ましくは、各第２の回路２２０とそれにより駆動される第２のサブ画素１２０との間の相対位置が同じであり、それにより、第２の回路２２０と第２のサブ画素１２０とを接続する配線長がいずれも同じになる。したがって、第２の表示領域ＡＡ２における複数組の第２の回路２２０と第２のサブ画素１２０との間の信号伝送の速度が一致する傾向にあり、第２の表示領域ＡＡ２の表示する均一性をさらに向上させることができる。

【0048】

また、各第２の回路２２０とそれによって駆動される第２のサブ画素１２０との間の相対位置が同じであることで、各第２の回路２２０とそれによって駆動される第２のサブ画素１２０との相互影響が一致する傾向にあり、複数の第２のサブ画素１２０が位置する環境が一致する傾向にあり、第２の表示領域ＡＡ２の表示する均一性をさらに向上させることができる。

【0049】

第１の回路ブロック２００ａに第１の回路２１０が設けられる場合、第１の回路ブロック２００ａと当該第１の回路ブロック２００ａによって駆動される画素ブロック１００ａとの相対位置が同じになるように、第１の回路２１０及び第２の回路２２０のサイズを小さくすることができる。

【0050】

画素駆動回路１０２の配列方式は複数あり、いくつかの選択可能な実施例において、引き続き図７を参照すると、画素駆動回路１０２は、仮想領域２３０をさらに含み、仮想領域２３０とａ個の第２の回路２２０とは第２の回路ブロック２００ｂを形成する。

【0051】

これらの実施例において、仮想領域２３０を設けることにより、第２の回路ブロック２００ｂの配置と第１の回路ブロック２００ａの配置とをできるだけ一致させ、表示差を改善し、第２の表示領域ＡＡ２の表示する均一性をさらに改善することができる。

【0052】

いくつかの選択可能な実施例において、図７を引き続き参照すると、少なくとも一部の第２の回路ブロック２００ｂの第２の方向Ｙにおける一方側に仮想導線１０４が設けられ、仮想導線１０４は、第１の方向Ｘに沿って延びて成形される。図７には、仮想導線が破線で示されている。

【0053】

これらの選択可能な実施例において、仮想導線１０４を設けることにより、第１の接続線３１０を設けることによる第２の表示領域ＡＡ２の表示ムラを改善することができる。また、仮想導線１０４は、第２の回路ブロック２００ｂの第２の方向Ｙにおける一方側に位置し、仮想導線１０４が第２の回路ブロック２００ｂと重なることを回避することができる。

【0054】

仮想導線１０４の設置方式は、複数あり、異なる位置の第２の回路ブロック２００ｂは異なる仮想導線１０４に対応して設置されてもよい。

【0055】

いくつかの実施例において、複数の第２の回路ブロック２００ｂは、第１の回路ブロック２００ａの第２の方向Ｙにおける一方側に位置する第２の回路ブロック２００ｂ（例えば、図７における第１の回路ブロック２００ａの下方に位置する第２の回路ブロック２００ｂ）を含み、仮想導線１０４は、第１の仮想導線４１０を含み、第１の仮想導線４１０は、第１の接続線３１０の第２の方向Ｙにおける一方側（例えば、図７における第１の仮想導線４１０が第１の接続線３１０の下方に位置する）に位置し、即ち、第１の仮想導線４１０は、第１の回路ブロック２００ａの第２の方向Ｙにおける少なくとも一方側に位置し、且つ、第２の回路ブロック２００ｂとそれに対応する第１の仮想導線４１０との相対位置は、第１の回路ブロック２００ａとそれに対応する第１の接続線との相対位置と同じである。

【0056】

第２の回路ブロック２００ｂに対応する第１の仮想導線４１０は、第２の回路ブロック２００ｂの第２の方向Ｙにおける一方側に位置する第１の仮想導線４１０である。第１の回路ブロック２００ａに対応する第１の接続線３１０は、第１の回路ブロック２００ａ内の第１の回路２１０に接続される第１の接続線３１０であり、且つ第１の接続線３１０は、第１の回路ブロック２００ａの第２の方向Ｙにおける一方側に位置する。

【0057】

これらの選択可能な実施例において、第２の回路ブロック２００ｂの第２の方向Ｙにおける一方側に第１の仮想導線４１０を設けることにより、第２の方向Ｙにおける配線密度の均一性を向上させ、第２の表示領域ＡＡ２の第２の方向Ｙにおける表示の均一性を向上させることができる。第２の回路ブロック２００ｂとそれに対応する第１の仮想導線４１０との相対位置は、第１の回路ブロック２００ａとそれに対応する第１の接続線３１０との相対位置と同じであり、例えば図７に示すように、第１の接続線３１０がその対応する第１の回路ブロック２００ａの下方に位置する場合、第２の回路ブロック２００ｂに対応する第１の仮想導線４１０も当該第２の回路ブロック２００ｂの下方に位置し、第２の回路ブロック２００ｂと第１の回路ブロック２００ａとの間に第１の仮想導線４１０と第１の接続線３１０とが同時に存在することによる配線密度のムラの問題を回避することができる。

【0058】

好ましくは、第１の回路ブロック２００ａの第２の方向Ｙにおける少なくとも一方側に複数行の第２の回路ブロック２００ｂが設けられ、各行の第２の回路ブロック２００ｂの第２の方向Ｙにおける同じ側に第１の接続線３１０が設けられる。ここで、行方向は第１の方向Ｘであり、複数行の第２の回路ブロック２００ｂは第２の方向Ｙに沿って配列されている。

【0059】

これらの選択可能な実施例において、各行の第２の回路ブロック２００ｂの一方側に何れも第１の仮想導線４１０が設置されることで、第２の方向Ｙにおける配線密度の一致性をさらに向上させ、第２の表示領域ＡＡ２の表示する均一性を向上させることができる。
好ましくは、仮想導線１０４は第２の仮想導線４２０を含み、第２の仮想導線４２０は第１の接続線３１０の第１の方向Ｘにおける少なくとも一方側に位置する。第２の表示領域ＡＡ２内の第１の方向Ｘにおける配線密度の均一性を改善し、第２の表示領域ＡＡ２の表示する均一性を向上させることができる。

【0060】

好ましくは、第２の回路ブロック２００ｂ内のａ個の第２の回路２２０は、同一の画素ブロック１００ａ内のａ個の第２のサブ画素１２０を駆動し、各第２の回路ブロック２００ｂと当該第２の回路ブロック２００ｂによって駆動される画素ブロック１００ａとの間の相対位置が同じであることで、第２の回路ブロック２００ｂ内に仮想領域２３０が設けされることによる第２の回路２２０と第２のサブ画素１２０との間の接続への影響を低減し、第２の回路ブロック２００ｂとそれによって駆動される画素ブロック１００ａとの間の間隔を小さくし、即ち、第２の回路ブロック２００ｂ内の第２の回路２２０とそれによって駆動される第２のサブ画素１２０との間の間隔を小さくし、配線の長さを小さくし、信号伝送の安定性を向上させることができる。

【0061】

好ましくは、表示パネルの厚さ方向Ｚに沿って、第１の回路２１０の正投影サイズと仮想領域２３０のサイズとが同じであることで、第２の表示領域ＡＡ２の表示する均一性をさらに改善することができる。

【0062】

好ましくは、表示パネル１００の第１の信号線５１０は、第１の方向Ｘに沿って延びる第１の導線と、第２の方向Ｙに沿って延びる第２の導線とを含む。第１の導線は、例えば、走査線、発光制御信号線、電圧基準線等である。第２の導線は、例えば、データ信号線、電源線等である。

【0063】

２つの第１の回路２１０が第２の方向Ｙにおいて隣接して設けられると仮定すると、第２の方向Ｙにおいて隣接する２つの第１の回路２１０において、上の第１の回路２１０に接続される第１の導線から下の第１の回路２１０に接続される第１の導線までの距離は、第１の回路２１０の第２の方向Ｙにおける寸法Ｌであってもよい。例えば、上の第１の回路２１０に接続される第１の導線の第２の方向Ｙにおける中心から下の第１の回路２１０に接続される第１の導線の第２の方向Ｙにおける中心までの距離は、第１の回路２１０の第２の方向Ｙにおける寸法Ｌであってもよい。

【0064】

２つの第１の回路２１０が第１の方向Ｘにおいて隣接して設けられると仮定すると、第１の方向Ｘにおいて隣接する２つの第１の回路２１０のうち、前の第１の回路２１０に接続される第２の導線から後の第１の回路２１０に接続される第２の導線までの距離は、第１の回路２１０の第１の方向Ｘにおける寸法Ｈであってもよい。例えば、前の第１の回路２１０に接続される第２の導線の第１の方向Ｘにおける中心から後の第１の回路２１０に接続される第２の導線の第１の方向Ｘにおける中心までの距離は、第１の回路２１０の第１の方向Ｘにおける寸法Ｈである。

【0065】

第１の回路２１０と第２の回路２２０とが第２の方向Ｙにおいて隣接して設けられ、且つ第１の回路２１０が第１の回路２１０に接続される第１の導線と第２の回路２２０に接続される第１の導線との間に位置する場合、第２の方向Ｙにおいて隣接する第１の回路２１０及び第２の回路２２０では、第１の回路２１０に接続される第１の導線の第２の方向Ｙにおける中心から第２の回路２２０に接続される第１の導線の第２の方向Ｙにおける中心までの距離は、第１の回路２１０の第２の方向における寸法Ｌであってもよい。

【0066】

第１の回路２１０と第２の回路２２０とが第１の方向Ｘにおいて隣接して設けられ、且つ第１の回路２１０が第１の回路２１０に接続される第２の導線と第２の回路２２０に接続される第２の導線との間に位置する場合、第１の方向Ｘにおいて隣接する第１の回路２１０及び第２の回路２２０では、第１の回路２１０に接続される第２の導線から第２の回路２２０に接続される第２の導線までの距離は、第１の回路２１０の第１の方向Ｘにおける寸法Ｈであってもよい。

【0067】

表示パネルの厚さ方向Ｚに沿って、第１の回路２１０の正投影サイズは、Ｈ×Ｌであってもよい。

【0068】

好ましくは、第１の回路ブロック２００ａ内の第１の回路２１０の数と第２の回路ブロック２００ｂ内の仮想領域２３０の数とが同じであることで、仮想領域２３０と第１の回路２１０が位置する領域の表示効果を同じにし、第２の表示領域ＡＡ２の表示する均一性をさらに改善することができる。

【0069】

好ましくは、表示パネルの厚さ方向Ｚに沿って、第１の回路ブロック２００ａの正投影サイズと第２の回路ブロック２００ｂの正投影サイズとが同じであれば、第１の回路ブロック２００ａと第２の回路ブロック２００ｂにおけるａ個の第２の回路２２０のサイズが同じであり、第２の表示領域ＡＡ２の表示する均一性をさらに改善することができる。

【0070】

第１の回路ブロック２００ａの正投影サイズは、第１の回路ブロック２００ａ内の第１の回路２１０とａ個の第２の回路２２０の正投影サイズの和である。第２の回路ブロック２００ｂの正投影サイズは、第２の回路ブロック２００ｂ内の仮想領域２３０とａ個の第２の回路２２０の正投影サイズの和である。

【0071】

第１の回路２１０と第２の回路２２０とが第２の方向Ｙにおいて隣接して設けられ、且つ第２の回路２２０が第１の回路２１０に接続される第１の導線と第２の回路２２０に接続される第１の導線との間に位置する場合、第２の方向Ｙにおいて隣接する第１の回路２１０及び第２の回路２２０では、第１の回路２１０に接続される第１の導線の第２の方向Ｙにおける中心から第２の回路２２０に接続される第１の導線の第２の方向Ｙにおける中心までの距離は、第２の回路２２０の第２の方向Ｙにおける寸法Ｌ’であってもよい。

【0072】

第１の回路２１０と第２の回路２２０とが第１の方向Ｘにおいて隣接して設けられ、且つ第２の回路２２０が第１の回路２１０に接続される第２の導線と第２の回路２２０に接続される第２の導線との間に位置する場合、第１の方向Ｘにおいて隣接する第１の回路２１０と第２の回路２２０とでは、第１の回路２１０に接続される第２の導線から第２の回路２２０に接続される第２の導線までの距離は、第２の回路２２０の第１の方向Ｘにおける寸法Ｈ’であってもよい。

【0073】

表示パネルの厚さ方向Ｚに沿って、第２の回路２２０の正投影サイズはＬ’×Ｈ’である。

【0074】

好ましくは、第１の回路ブロック２００ａ内の第１の回路２１０と第２の回路２２０との相対的な位置関係は、第２の回路ブロック２００ｂ内の仮想領域２３０と第２の回路２２０との相対的な位置関係と同じであることで、画素駆動回路１０２のレイアウト及び製造をさらに簡素化し、第２の表示領域ＡＡ２の表示する均一性をさらに改善することができる。

【0075】

好ましくは、仮想領域２３０内に仮想回路が設けられ、仮想回路の構造が第１の回路２１０の構造と同じであることにより、仮想領域２３０と第１の回路２１０が位置する領域の表示効果を同じにし、第２の表示領域ＡＡ２の表示する均一性をさらに改善することができる。

【0076】

好ましくは、第２の表示領域ＡＡ２は、主表示領域と遷移領域とを含み、遷移領域は、主表示領域と第１の表示領域ＡＡ１との間に位置し、第１の回路２１０は遷移領域に位置し、仮想領域２３０は主表示領域に位置することで、第１の回路２１０と第１の表示領域ＡＡ１との間の間隔が小さくなり、第１の回路２１０と第１のサブ画素１１０との間の配線長を短くすることができる。

【0077】

いくつかの選択可能な実施例において、同じ色のサブ画素１０１に接続される接続線１０３は、同じ材料を用いて製造して成形される。

【0078】

これらの選択可能な実施例において、同種の色のサブ画素１０１が同種材料の接続線１０３を採用することにより、接続線１０３の抵抗が異なることによる画素の輝度の差異を低減することができ、第２の表示領域ＡＡ２の表示する均一性をさらに改善することができる。

【0079】

いくつかの選択可能な実施例において、第１のサブ画素１１０及び第２のサブ画素１２０は、第１の方向Ｘ及び第２の方向Ｙに沿って行及び列を成して配列され、第１の回路２１０及び第２の回路２２０は、第１の方向Ｘ及び第２の方向Ｙに沿って行及び列を成して配列され、少なくとも一部の第１の回路２１０及び第２の回路２２０は、第１の方向Ｘに沿って並設されて同じ行に位置し、且つ同じ行に位置する第１の回路２１０及び第２の回路２２０は、同じ行の第１のサブ画素１１０及び第２のサブ画素１２０を駆動するために用いられる。

【0080】

これらの選択可能な実施例において、第１の回路２１０は第１の接続線３１０を介して第１のサブ画素１１０に接続され、第２の回路２２０は第２の接続線３２０を介して第２のサブ画素１２０に接続され、同じ行の第１の回路２１０及び第２の回路２２０とそれによって駆動される第１のサブ画素１１０及び第２のサブ画素１２０とが同じ行に設けられる場合、走査線の形状を簡素化することができ、走査線が同じ行の第１のサブ画素と第２のサブ画素を駆動しやすく、信号伝送の安定性を向上させることができる。

【0081】

いくつかの選択可能な実施例において、第１の表示領域ＡＡ１は第１の対称軸線Ｍに関して対称に設けられ、第１の対称軸線Ｍは第２の方向Ｙに沿って延び、且つ第１の対称軸線Ｍは第１の表示領域ＡＡ１の中心を通過し、複数の第１の回路２１０は第１の対称軸線Ｍに関して対称的に分布し、且つ第１の回路２１０とそれによって駆動される第１のサブ画素１１０とは第１の対称軸線Ｍの同じ側に位置することで、第１の回路２１０とそれによって駆動される第１のサブ画素１１０との間の距離をさらに小さくし、配線距離を減少させることができる。

【0082】

図９及び図１０を参照すると、図９は、本願の実施例に係る表示装置の構造模式図であり、図１０は、図９におけるＣ－Ｃ箇所での断面図である。

【0083】

本願の第２の態様の実施例に係る表示装置は、上記のいずれかの実施例の表示パネル１００を含んでもよい。本実施例の表示装置において、表示パネル１００は、上記の１つの実施例の表示パネル１００であってもよく、表示パネル１００は、第１の表示領域ＡＡ１及び第２の表示領域ＡＡ２を有する。

【0084】

好ましくは、第１の表示領域ＡＡ１の光透過率は、第２の表示領域ＡＡ２の光透過率よりも大きい。即ち、第１の表示領域ＡＡ１が透光表示領域である場合、表示装置は、第１の表示領域ＡＡ１に位置する感光アセンブリ２００をさらに含む。

【0085】

表示パネル１００は、対向する第１の面Ｓ１及び第２の面Ｓ２を含み、第１の面Ｓ１は表示面である。表示装置は、表示パネル１００の第２の面Ｓ２側に位置する感光アセンブリ２００をさらに含み、感光アセンブリ２００は、第１の表示領域ＡＡ１の位置に対応する。

【0086】

本発明の実施例に係る表示装置によれば、第１の表示領域ＡＡ１の光透過率は、第２の表示領域ＡＡ２の光透過率よりも大きいことで、表示パネル１００は、第１の表示領域ＡＡ１の背面に感光アセンブリ２００を集積し、例えば、画像収集装置の感光アセンブリ２００のアンダーディスプレー集積を実現し、同時に、第１の表示領域ＡＡ１が、画面を表示でき、表示パネル１００の表示面積を向上させ、表示装置のフルスクリーンデザインを実現することができる。

【0087】

感光アセンブリ２００は、外部画像情報を収集するための画像収集装置であってもよい。本実施例において、感光アセンブリ２００は、相補型金属酸化物半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ ＳｅｍｉｃｏｎｄｕｃｔｏｒＣＭＯＳ）画像収集装置であり、他のいくつかの実施例において、感光アセンブリ２００は、電荷結合素子（Ｃｈａｒｇｅ－ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ、ＣＣＤ）画像収集装置などの他の形式の画像収集装置であってもよい。感光アセンブリ２００は、画像収集装置であることに限定されなくてもよく、例えば、いくつかの実施例において、感光アセンブリ２００は、赤外線センサ、近接センサ、赤外線レンズ、一般光感知素子、環境光センサ及びドットマトリックス投影器などの光センサであってもよいと理解できる。また、表示装置は、表示パネル１００の第２の面Ｓ２に他の部材、例えば、受話器、スピーカなどを集積してもよい。

【0088】

他のいくつかの実施例において、第１の表示領域ＡＡ１が少なくとも一部の第２の表示領域ＡＡ２を取り囲むように設けられ、即ち、第１の表示領域ＡＡ１がフレーム表示領域である場合、第１の表示領域ＡＡ１内にシフトレジスタなどの駆動部材をさらに設け、更に表示パネル１００のフレームサイズを小さくし、表示装置の狭フレームデザインを実現することができる。

【0089】

いくつかの実施例において、第１の表示領域ＡＡ１は、透光表示領域もフレーム表示領域も含むことができるため、感光アセンブリのアンダーディスプレー集積を実現することができると共に、狭フレームのデザインを実現することができる。

【0090】

本願の上記の実施例によれば、これらの実施例は、すべての詳細を詳述するものではなく、本発明の特定の実施例のみを限定するものでもない。上記の説明に応じて、多くの修正および変更が可能であることは明らかである。本明細書は、本願の原理および実際の応用をよりよく説明するために、これらの実施例を選択し、具体的に説明し、それによって、当業者が本願および本願に基づく修正を十分に利用できるようにする。本願は、特許請求の範囲及びその全ての範囲及び均等物によってのみ限定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】