知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-06
(45)【発行日】2024-12-16
(54)【発明の名称】量子装置
(51)【国際特許分類】
H01L 29/06 20060101AFI20241209BHJP
【ＦＩ】
H01L29/06 601D
H01L29/06 601N
【請求項の数】
10
(21)【出願番号】P 2020102530
(22)【出願日】2020-06-12
(65)【公開番号】P2021197436
(43)【公開日】2021-12-27
【審査請求日】2023-06-05
(73)【特許権者】
【識別番号】399086263
【氏名又は名称】学校法人帝京大学
(74)【代理人】
【識別番号】100106909
【弁理士】
【氏名又は名称】棚井 澄雄
(74)【代理人】
【識別番号】100188558
【弁理士】
【氏名又は名称】飯田 雅人
(74)【代理人】
【識別番号】100165179
【弁理士】
【氏名又は名称】田▲崎▼ 聡
(74)【代理人】
【識別番号】100206999
【弁理士】
【氏名又は名称】萩原 綾夏
(72)【発明者】
【氏名】棚本 哲史
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特表２０１９－５３７２３９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／０６
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２１／３３６
(57)【特許請求の範囲】
【請求項1】
ソースとドレインとゲートとを有し、ソース・ドレイン間の複数本のチャネル構造部を有するトランジスタ構造部と、１つ以上の量子ドット構造部とを備え、
前記量子ドット構造部は、前記複数本のチャネル構造部によって挟まれており、
前記量子ドット構造部内には、電子もしくはホールが蓄積可能であり、
前記電子もしくは前記ホールのスピン状態を制御する磁場を発生させる量子ビット制御電流が流れる量子ビット制御電流ラインを備える量子装置。
【請求項2】
上記量子ドット構造部を挟む前記複数本のチャネル構造部を有する前記トランジスタ構造部が、マルチゲート型トランジスタである、請求項１に記載の量子装置。
【請求項3】
前記ゲートは、前記チャネル構造部の上部、横側および下側のいずれかに配置されている、請求項１に記載の量子装置。
【請求項4】
前記トランジスタ構造部が、前記ゲートとして、２つ以上のゲートを有する、請求項１に記載の量子装置。
【請求項5】
前記トランジスタ構造部は、基板部を有し、前記量子ビット制御電流ラインが、前記量子ドット構造部より前記基板部に近い位置に配置されている、
請求項１に記載の量子装置。
【請求項6】
前記量子装置が、前記量子ドット構造部として、少なくとも第１量子ドット構造部と、第２量子ドット構造部とを備え、前記複数本のチャネル構造部には、前記第１量子ドット構造部と前記第２量子ドット構造部との間に配置された第１チャネル構造部が含まれ、
前記量子ビット制御電流ラインに量子ビット制御電流を流すことにより発生する磁場を利用することによって、前記第１量子ドット構造部内の電荷スピンの量子状態を変化させ、前記第１量子ドット構造部内の電荷スピンと前記第２量子ドット構造部内の電荷スピンとの間の相互作用を、前記第１チャネル構造部内の電荷を介した間接相互作用とする、
請求項１に記載の量子装置。
【請求項7】
前記量子装置が操作モードを有し、前記操作モードでは、前記量子ビット制御電流ラインの電流がゼロではない値に設定され、前記ゲートの電圧がゼロより大きい値に設定され、前記ソースの電圧がゼロではない値に設定され、前記ドレインの電圧がゼロではない値に設定され、少なくとも前記量子ビット制御電流ラインによって発生させられる磁場がゼロではない値に設定され、ＲＫＫＹ（Ruderman-Kittel- Kasuya-Yosida）相互作用が利用される、
請求項６に記載の量子装置。
【請求項8】
前記量子装置が測定モードを有し、前記測定モードでは、前記ゲートの電圧がゼロより大きい値に設定され、前記ソースの電圧が前記ドレインの電圧より低い値に設定され、ソース・ドレイン間の電流に基づいて、前記量子ドット構造部内の電荷スピンの状態が推定される、
請求項７に記載の量子装置。
【請求項9】
前記量子ドット構造部内の電荷スピンが、前記量子ドット構造部内の電荷の状態に応じて異なったエネルギー準位を有することを利用し、前記複数本のチャネル構造部に含まれる第１チャネル構造部と第２チャネル構造部とによって挟まれている前記量子ドット構造部内の電荷スピンの状態を、前記第１チャネル構造部に流れるソース・ドレイン間の電流の測定値に基づいて推定する、
請求項１に記載の量子装置。
【請求項10】
前記量子ドット構造部が自然もしくは人工的に作成されたものであり、前記量子ドット構造部のエネルギー準位がトラップ準位である、
請求項１に記載の量子装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子装置に関する。
【背景技術】
【0002】
量子コンピュータと量子アニーリング機械に関する研究開発が進んでいる。例えば、非特許文献１、２では、超伝導体を用いた量子ビットを５０個以上作成した例が報告されている。また、非特許文献３は、量子アニーリング機械の実験例であり、この技術はすでに商用化されている。
量子コンピュータに関する技術としては、この例のように超伝導体を用いた関連技術の発展が進んでいる。これは量子状態を保つのに必要な時間（コヒーレンス時間）を抵抗のない超電導状態が実験的に比較的に実現しやすいからである。ただし、超伝導デバイスでは従来集積化が難しい。
量子コンピュータに関する技術としては、この例のように超伝導体を用いた関連技術の発展が進んでいる。これは量子状態を保つのに必要な時間（コヒーレンス時間）を抵抗のない超電導状態が実験的に比較的に実現しやすいからである。ただし、超伝導デバイスでは従来集積化が難しい。
【0003】
一方、現在のコンピュータはシリコンなどの半導体でできている。現在のスマートフォンなどに使われているトランジスタのゲート長はすでに１５ｎｍ以下であり、今後５ｎｍ以下まで技術ロードマップが作られつつある。量子ビットを半導体技術で作ることができれば、これまで何十年にもわたって蓄積されてきた集積化に関する技術を利用できるので、高い信頼性と汎用性を兼ね備えた量子コンピュータ関連技術が実現できることが期待されている。
具体的に量子ビットを半導体で作成するには、電子やホールのスピンを使う方法（非特許文献４）と電荷量そのものを使う方法（非特許文献５）が提案されている。
図２２に簡単なスピン量子ビットの模式図を記す。スピン量子ビットは外部磁場に対して、上向きスピン状態｜↑＞と下向きスピン状態｜↓＞が決まり、この軸も周りの任意の回転で、一般の量子重ね合わせ状態｜Ψ＞＝ａ｜↑＞＋ｂ｜↓＞を実現する（ａ，ｂは任意の複素数）。ただし、スピンや電荷状態のコヒーレンスを保つのは一般的には難しいため、この分野の技術は超伝導に比べてこれからの進展が望まれている。
具体的に量子ビットを半導体で作成するには、電子やホールのスピンを使う方法（非特許文献４）と電荷量そのものを使う方法（非特許文献５）が提案されている。
図２２に簡単なスピン量子ビットの模式図を記す。スピン量子ビットは外部磁場に対して、上向きスピン状態｜↑＞と下向きスピン状態｜↓＞が決まり、この軸も周りの任意の回転で、一般の量子重ね合わせ状態｜Ψ＞＝ａ｜↑＞＋ｂ｜↓＞を実現する（ａ，ｂは任意の複素数）。ただし、スピンや電荷状態のコヒーレンスを保つのは一般的には難しいため、この分野の技術は超伝導に比べてこれからの進展が望まれている。
【先行技術文献】
【特許文献】
【0004】
【文献】米国特許出願公開第２０１９／０３９３３２８号明細書
【文献】特表２０１１－５１２５２５号公報
【非特許文献】
【0005】
【文献】M. Veldhorst, C. H. Yang, J. C. C. Hwang, W. Huang, J. P. Dehollain, J. T. Muhonen, S. Simmons, A. Laucht, F. E. Hudson, K. M. Itoh, A. Morello & A. S. Dzurak “A two-qubit logic gate in silicon” Nature volume 526, pages410-414(2015)
【文献】Frank Arute, Kunal Arya他 “Quantum supremacy using a programmable superconducting processor” Nature volume 574, pages505-510(2019)
【文献】M. W. Johnson他 “Quantum annealing with manufactured spins” Nature vol 473, pp.194-198 (2011).
【文献】Guido Burkard, Daniel Loss, and, David P. DiVincenzo “Coupled quantum dots as quantum gates” Physical Review B59, p.2070 (1999).
【文献】T Tanamoto, Y Higashi, J Deguchi “Calculation of a capacitively-coupled floating gate array toward quantum annealing machine” Journal of Applied Physics Vol.124, 154301（2018）
【文献】Ruoyu Li, Luca Petit1, David P. Franke, Juan Pablo Dehollain1, Jonas Helsen, Mark Steudtner, Nicole K. Thomas, Zachary R. Yoscovits, Kanwal J. Singh, Stephanie Wehner, Lieven M. K. Vandersypen, James S. Clarke and Menno Veldhorst “A crossbar network for silicon quantum dot qubits” Science Advances 06 Jul 2018: Vol. 4, no. 7, eaar3960:DOI: 10.1126/sciadv.aar3960
【文献】R. Xia, T. Bian, and Sabre Kais “Electronic Structure Calculations and the Ising Hamiltonian” arXiv:1706.00271
【文献】Yoshiaki Rikitake and Hiroshi Imamura “Decoherence of localized spins interacting via RKKY interaction” Phys. Rev. B 72, 033308 (2005)
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、従来トランジスタを拡張して量子コンピュータもしくは量子アニーリング機械の基礎構成単位となる量子装置を提供することを目的とする。
詳細には、本発明は、従来トランジスタ構造をできる限り利用しつつ現状の工場施設で製造可能であって、簡便に測定を行うことができる量子装置を提供することを目的とする。
詳細には、本発明は、従来トランジスタ構造をできる限り利用しつつ現状の工場施設で製造可能であって、簡便に測定を行うことができる量子装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様は、ソースとドレインとゲートとを有するトランジスタ構造部と、電荷が局在できる１つ以上の量子ドット構造部と、前記量子ドット構造部内の電荷の状態を変化させることができる量子ビット制御電流ラインとを備え、前記ゲートの長さが３０ｎｍ以下である量子装置である。
【0008】
本発明の一態様は、ソースとドレインとゲートとを有し、ソース・ドレイン間の複数本のチャネル構造部を有するトランジスタ構造部と、１つ以上の量子ドット構造部とを備え、前記量子ドット構造部は、前記複数本のチャネル構造部によって挟まれており、前記量子ドット構造部内には、電子もしくはホールが蓄積可能であり、前記電子もしくは前記ホールのスピン状態を制御する磁場を発生させる量子ビット制御電流が流れる量子ビット制御電流ラインを備える量子装置である。
【0009】
本発明の一態様の量子装置では、上記量子ドット構造部を挟む前記複数本のチャネル構造部を有する前記トランジスタ構造部が、マルチゲート型トランジスタであってもよい。
【0010】
本発明の一態様の量子装置では、前記ゲートは、前記チャネル構造部の上部、横側および下側のいずれかに配置されていてもよい。
【0011】
本発明の一態様の量子装置では、前記トランジスタ構造部が、前記ゲートとして、２つ以上のゲートを有してもよい。
【0012】
本発明の一態様の量子装置では、前記トランジスタ構造部は、基板部を有し、前記量子ビット制御電流ラインが、前記量子ドット構造部より前記基板部に近い位置に配置されていてもよい。
【0013】
本発明の一態様の量子装置では、前記量子装置が、前記量子ドット構造部として、少なくとも第１量子ドット構造部と、第２量子ドット構造部とを備え、前記複数本のチャネル構造部には、前記第１量子ドット構造部と前記第２量子ドット構造部との間に配置された第１チャネル構造部が含まれ、前記量子ビット制御電流ラインに量子ビット制御電流を流すことにより発生する磁場を利用することによって、前記第１量子ドット構造部内の電荷スピンの量子状態を変化させ、前記第１量子ドット構造部内の電荷スピンと前記第２量子ドット構造部内の電荷スピンとの間の相互作用を、前記第１チャネル構造部内の電荷を介した間接相互作用としてもよい。
【0014】
本発明の一態様の量子装置では、前記量子装置が操作モードを有し、前記操作モードでは、前記量子ビット制御電流ラインの電流がゼロではない値に設定され、前記ゲートの電圧がゼロより大きい値に設定され、前記ソースの電圧がゼロではない値に設定され、前記ドレインの電圧がゼロではない値に設定され、少なくとも前記量子ビット制御電流ラインによって発生させられる磁場がゼロではない値に設定され、ＲＫＫＹ（Ruderman-Kittel- Kasuya-Yosida）相互作用が利用されてもよい。
【0015】
本発明の一態様の量子装置では、前記量子装置が測定モードを有し、前記測定モードでは、前記量子ビット制御電流ラインの主に電流がゼロに設定され、前記ゲートの電圧がゼロより大きい値に設定され、前記ソースの電圧が前記ドレインの電圧より低い値に設定され、ソース・ドレイン間の電流に基づいて、前記量子ドット構造部内の電荷スピンの状態が推定されてもよい。なお、高周波をかけ続けるときなどは前記量子ビット制御電流ラインの主に電流がゼロでない値を取っても構わない。
【0016】
本発明の一態様の量子装置では、前記量子ドット構造部内の電荷スピンが、前記量子ドット構造部内の電荷の状態に応じて異なったエネルギー準位を有することを利用し、前記複数本のチャネル構造部に含まれる第１チャネル構造部と第２チャネル構造部とによって挟まれている前記量子ドット構造部内の電荷スピンの状態を、前記第１チャネル構造部に流れるソース・ドレイン間の電流の測定値に基づいて推定してもよい。
【0017】
本発明の一態様の量子装置では、前記量子ドット構造部が自然もしくは人工的に作成されたものであり、前記量子ドット構造部のエネルギー準位がトラップ準位であってもよい。
【発明の効果】
【0018】
本発明によれば、従来トランジスタ構造をできる限り利用しつつ現状の工場施設で製造可能であって、簡便に測定を行うことができる量子装置を提供することができる。
【図面の簡単な説明】
【0019】
【図1】第１実施形態の量子装置の基本構造の一例を示す図である。
【図2】従来のＦＩＮＦＥＴ構造と第１実施形態の量子装置１との違いを示すための断面図である。
【図3】第２実施形態の量子装置の一部の一例を示す図である。
【図4】第３実施形態の量子装置の一例を説明するための図である。
【図5】量子ビットのメモリーモードの一例を説明するための図である。
【図6】ＲＫＫＹ相互作用とデコヒーレンスの関係の一例を示す図である。
【図7】スピンフィルター効果の原理を示す図である。
【図8】シミュレーション結果などを示す図である。
【図9】多数の伝導チャネルがある場合の測定方法の一例を示す図である。
【図10】６つの量子ビット（Ｎ＝５）を制御する場合の一例を示す図である。
【図11】第８実施形態の量子装置の第１例を示す図である。
【図12】第８実施形態の量子装置の第２例を示す図である。
【図13】第９実施形態の量子装置の第１例を示す図である。
【図14】第９実施形態の量子装置の第２例を示す図である。
【図15】第９実施形態の量子装置の第３例を示す図である。
【図16】第１０実施形態の量子装置の一例を示す図である。
【図17】第１１実施形態の量子装置の第１例などを示す図である。
【図18】第１１実施形態の量子装置の第３例などを示す図である。
【図19】第１２実施形態の量子装置の一例を示す図である。
【図20】第１３実施形態の量子装置の適用例を示す図である。
【図21】第１４実施形態の量子装置の適用例を示す図である。
【図22】簡単なスピン量子ビットの模式図である。
【図23】本発明の量子装置を適用可能なナノワイヤー型のトランジスタの一例を示す図である。
【図24】第１５実施形態の量子装置の一例を示す図である。
【図25】第１６の実施形態の等価回路の一例を示す図である。
【発明を実施するための形態】
【0020】
本発明の量子装置の実施形態を説明する前に、量子装置の構造、測定などに関する従来技術について説明する。
【0021】
（構造に関する従来技術）
電子スピンもしくはホールスピンを用いた量子ビットについては進展が遅れている。これはスピン間の相互作用が短距離なため、スピン間の距離を近づける必要がある。一方、スピンの状態を変化させるのに必要な磁場を発生する構造は極端に近づけることはできない。したがって、量子ビットが二つまでの実験は可能であったが、３つ以上の量子ビットについては実験が進んでこなかった。例えば非特許文献１の構造では３つ以上を近づけることは困難である。これは多数の量子ビットを集積化する上で障害となる。
電子スピンもしくはホールスピンを用いた量子ビットについては進展が遅れている。これはスピン間の相互作用が短距離なため、スピン間の距離を近づける必要がある。一方、スピンの状態を変化させるのに必要な磁場を発生する構造は極端に近づけることはできない。したがって、量子ビットが二つまでの実験は可能であったが、３つ以上の量子ビットについては実験が進んでこなかった。例えば非特許文献１の構造では３つ以上を近づけることは困難である。これは多数の量子ビットを集積化する上で障害となる。
【0022】
（測定に関する従来技術）
また、スピンを用いた量子装置には、スピン状態の測定過程にも難しい課題があった。スピン状態を測定するには電子回路が必要となるが、スピンは磁気的な性質であるが、通常の電子回路には直接、磁化に関する量を測定する機構がないため、磁気的性質を電荷状態に変換する必要があった。
具体的には、スピンブロッケイドと言われている方法などがある。これは量子ドットを一つ追加して、中の電子スピンの向きを固定すると、量子ビットから入ってくるスピンが上向き下向きかで、電子がブロックされたり流れたりすることを利用する方法である。ここにはスピンが同じ向きの電子が二つ同じエネルギー準位を占有できないというパウリの排他原理がもとになっている。
従来の方法では、このスピンブロッケイドの測定のために余分な電極と電流ラインが必要となる。例えば非特許文献１では、二つの量子ビットの測定に５個以上の電極が必要となっており、これは量子ビットを集積化する上で、やはり好ましくない。
また、スピンを用いた量子装置には、スピン状態の測定過程にも難しい課題があった。スピン状態を測定するには電子回路が必要となるが、スピンは磁気的な性質であるが、通常の電子回路には直接、磁化に関する量を測定する機構がないため、磁気的性質を電荷状態に変換する必要があった。
具体的には、スピンブロッケイドと言われている方法などがある。これは量子ドットを一つ追加して、中の電子スピンの向きを固定すると、量子ビットから入ってくるスピンが上向き下向きかで、電子がブロックされたり流れたりすることを利用する方法である。ここにはスピンが同じ向きの電子が二つ同じエネルギー準位を占有できないというパウリの排他原理がもとになっている。
従来の方法では、このスピンブロッケイドの測定のために余分な電極と電流ラインが必要となる。例えば非特許文献１では、二つの量子ビットの測定に５個以上の電極が必要となっており、これは量子ビットを集積化する上で、やはり好ましくない。
【0023】
（製造費用）
さらに新規のデバイス構造は作成上に大きな課題が残る。非特許文献１、または非特許文献６などでは、新規の超微細構造が必要となる。現在のスマートフォンに用いられているシリコントランジスタのゲート長は１６ｎｍ以下であり、チップ作成に１兆円を超えている。４０ｎｍでも４０００憶円程度必要である。新しい微細構造である量子ビットには、巨額の開発費が必要となることが予想されるので、産業化には大きな障害である。従って、できるだけ従来の構造を用いることが望ましい。
さらに新規のデバイス構造は作成上に大きな課題が残る。非特許文献１、または非特許文献６などでは、新規の超微細構造が必要となる。現在のスマートフォンに用いられているシリコントランジスタのゲート長は１６ｎｍ以下であり、チップ作成に１兆円を超えている。４０ｎｍでも４０００憶円程度必要である。新しい微細構造である量子ビットには、巨額の開発費が必要となることが予想されるので、産業化には大きな障害である。従って、できるだけ従来の構造を用いることが望ましい。
【0024】
（量子アニーリング技術）
量子アニーリング技術は人工知能に関連して、最適化問題を解く手段として研究が進展している。まず、西森らが物理的な理論を展開し、カナダのD-waveの開発・販売で研究が加速した（非特許文献３）。量子アニーリングは、古典的なアニーリング計算手法を量子的に拡張したものであり、トラベルセールスマン問題などのいわゆるNP-hardの問題で、計算時間が短縮することが期待されている。まず問題をイジングハミルトニアンにマッピングする。この時点では古典的なイジングハミルトニアンとして次の式（１）のように表される。
量子アニーリング技術は人工知能に関連して、最適化問題を解く手段として研究が進展している。まず、西森らが物理的な理論を展開し、カナダのD-waveの開発・販売で研究が加速した（非特許文献３）。量子アニーリングは、古典的なアニーリング計算手法を量子的に拡張したものであり、トラベルセールスマン問題などのいわゆるNP-hardの問題で、計算時間が短縮することが期待されている。まず問題をイジングハミルトニアンにマッピングする。この時点では古典的なイジングハミルトニアンとして次の式（１）のように表される。
【0025】
【数1】
【0026】
（１）式において、最初の項がスピン間の相互作用の項であり、二番目の項は磁場の項（ゼーマン項）である。変数ｓｉは二値である（ｓｉ＝±１）。
量子アニーリング機械のモデルでは、式（２）のように、トンネリング項が加わる。
量子アニーリング機械のモデルでは、式（２）のように、トンネリング項が加わる。
【0027】
【数2】
【0028】
量子アニーリング機械の場合、変数は二値ではなく、パウリ行列σＸ，σＺで表されている。最後のトンネリングの項はスケジュールにより、△（ｔ→∞）→０となる様に調整し、計算結果を得る。ハミルトニアンの式（２）は、簡単な形をしているので様々な物理系で議論されてきたが、量子アニーリング機械として利用するためには、このハミルトニアンを自由に加工できることが必要である。つまり、相互作用のＪｉｊと磁場の項ｈｊを自由に変化させることができる構成にする必要がある。
また、ハミルトニアンの相互作用部分が式（２）のようなイジング型ではなく、式（３）のようにハイゼンベルグ型の場合であるが、非特許文献７にあるように、通常のイジングハミルトニアンにマッピングすることができる。非特許文献７にあるように量子化学計算にも使うことができる。
また、ハミルトニアンの相互作用部分が式（２）のようなイジング型ではなく、式（３）のようにハイゼンベルグ型の場合であるが、非特許文献７にあるように、通常のイジングハミルトニアンにマッピングすることができる。非特許文献７にあるように量子化学計算にも使うことができる。
【0029】
【数3】
【0030】
以下、本発明の量子装置の実施形態について説明する。
【0031】
［第１実施形態］
図１は第１実施形態の量子装置１の基本構造の一例を示す図である。
図１に示す例では、第１実施形態の量子装置１が、基本構造として、例えばＦＩＮＦＥＴ（Fin Field-Effect Transistor）構造を用いる。量子装置１は、トランジスタ構造部１１（例えば通常のＦＩＮＦＥＴ構造と同様に構成されたＦＩＮＦＥＴ構造）と、電荷が局在できる量子ドット構造部１２と、量子ビット制御電流ライン１３とを備えている。
トランジスタ構造部１１は、基板部１Ｔと、基板部１Ｔから図１の上向きに延びているＦＩＮ形状部分とを有する。また、トランジスタ構造部１１は、ソース１Ｓとドレイン１Ｄとゲート１Ｇとを有する。トランジスタ構造部１１は、図１に矢印で示す向きの電流が流れるソース・ドレイン間のチャネル構造部１Ｃを有する。ゲート１Ｇの長さは３０ｎｍ以下である。
図１に示す例では、６本のチャネル構造部１Ｃ－０、１Ｃ－１、１Ｃ－２、１Ｃ－３、１Ｃ－４、１Ｃ－５が、チャネル構造部１Ｃに含まれている。
他の例では、６以外の任意の数（ただし複数）のチャネル構造部が、チャネル構造部１Ｃに含まれていてもよい。
図１は第１実施形態の量子装置１の基本構造の一例を示す図である。
図１に示す例では、第１実施形態の量子装置１が、基本構造として、例えばＦＩＮＦＥＴ（Fin Field-Effect Transistor）構造を用いる。量子装置１は、トランジスタ構造部１１（例えば通常のＦＩＮＦＥＴ構造と同様に構成されたＦＩＮＦＥＴ構造）と、電荷が局在できる量子ドット構造部１２と、量子ビット制御電流ライン１３とを備えている。
トランジスタ構造部１１は、基板部１Ｔと、基板部１Ｔから図１の上向きに延びているＦＩＮ形状部分とを有する。また、トランジスタ構造部１１は、ソース１Ｓとドレイン１Ｄとゲート１Ｇとを有する。トランジスタ構造部１１は、図１に矢印で示す向きの電流が流れるソース・ドレイン間のチャネル構造部１Ｃを有する。ゲート１Ｇの長さは３０ｎｍ以下である。
図１に示す例では、６本のチャネル構造部１Ｃ－０、１Ｃ－１、１Ｃ－２、１Ｃ－３、１Ｃ－４、１Ｃ－５が、チャネル構造部１Ｃに含まれている。
他の例では、６以外の任意の数（ただし複数）のチャネル構造部が、チャネル構造部１Ｃに含まれていてもよい。
【0032】
図１に示す例では、量子ドット構造部１２内には、電子もしくはホールが蓄積可能である。量子ドット構造部１２の材料としては、例えばポリシリコンなどの電荷を蓄積することができるものが用いられる。また、量子ドット構造部１２は、人工的に作成されたものであっても、欠陥などの自然に作成されたものであってもよく、量子ドット構造部１２のエネルギー準位がトラップ準位であってもよい。
図１に示す例では、５つの量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５が、量子ドット構造部１２に含まれている。
他の例では、５以外の任意の数の量子ドット構造部が、量子ドット構造部１２に含まれていてもよい。
図１に示す例では、５つの量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５が、量子ドット構造部１２に含まれている。
他の例では、５以外の任意の数の量子ドット構造部が、量子ドット構造部１２に含まれていてもよい。
【0033】
図１に示す例では、量子ドット構造部１２－１がチャネル構造部１Ｃ－０、１Ｃ－１によって挟まれ、量子ドット構造部１２－２がチャネル構造部１Ｃ－１、１Ｃ－２によって挟まれ、量子ドット構造部１２－３がチャネル構造部１Ｃ－２、１Ｃ－３によって挟まれ、量子ドット構造部１２－４がチャネル構造部１Ｃ－３、１Ｃ－４によって挟まれ、量子ドット構造部１２－５がチャネル構造部１Ｃ－４、１Ｃ－５によって挟まれている。
量子ビット制御電流ライン１３は、例えばＣｕなどによって形成されており、量子ドット構造部１２内の電荷の状態を変化させることができる。具体的には、量子ビット制御電流ライン１３には、電子もしくはホールを制御する磁場を発生させる量子ビット制御電流が流れる。
図１に示す例では、５つの量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５に対応する５本の量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５が、量子ビット制御電流ライン１３に含まれている。量子ビット制御電流ライン１３－１が主に量子ドット構造部１２－１内の電荷の状態を変化させ、量子ビット制御電流ライン１３－２が主に量子ドット構造部１２－２内の電荷の状態を変化させ、量子ビット制御電流ライン１３－３が主に量子ドット構造部１２－３内の電荷の状態を変化させ、量子ビット制御電流ライン１３－４が主に量子ドット構造部１２－４内の電荷の状態を変化させ、量子ビット制御電流ライン１３－５が主に量子ドット構造部１２－５内の電荷の状態を変化させる。
他の例では、２本のチャネル構造部１Ｃによって複数の量子ドット構造部１２が挟まれ、２本のチャネル構造部１Ｃに挟まれている複数の量子ドット構造部１２内の電荷の状態が、１本の量子ビット制御電流ライン１３によって変化させられてもよい（図１９参照）。
量子ビット制御電流ライン１３は、例えばＣｕなどによって形成されており、量子ドット構造部１２内の電荷の状態を変化させることができる。具体的には、量子ビット制御電流ライン１３には、電子もしくはホールを制御する磁場を発生させる量子ビット制御電流が流れる。
図１に示す例では、５つの量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５に対応する５本の量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５が、量子ビット制御電流ライン１３に含まれている。量子ビット制御電流ライン１３－１が主に量子ドット構造部１２－１内の電荷の状態を変化させ、量子ビット制御電流ライン１３－２が主に量子ドット構造部１２－２内の電荷の状態を変化させ、量子ビット制御電流ライン１３－３が主に量子ドット構造部１２－３内の電荷の状態を変化させ、量子ビット制御電流ライン１３－４が主に量子ドット構造部１２－４内の電荷の状態を変化させ、量子ビット制御電流ライン１３－５が主に量子ドット構造部１２－５内の電荷の状態を変化させる。
他の例では、２本のチャネル構造部１Ｃによって複数の量子ドット構造部１２が挟まれ、２本のチャネル構造部１Ｃに挟まれている複数の量子ドット構造部１２内の電荷の状態が、１本の量子ビット制御電流ライン１３によって変化させられてもよい（図１９参照）。
【0034】
図１に示す例では、図１中に構成要素が記載されていない部分（つまり、図１中の空間部分）が、例えばＳｉＯ２などの絶縁体によって構成されている。
図１に示す例では、ゲート１Ｇが、チャネル構造部１Ｃの上部に配置されているが、他の例では、ゲート１Ｇが、チャネル構造部１Ｃの横側および下側のいずれかに配置されていてもよい。
図１に示す例では、ゲート１Ｇが、チャネル構造部１Ｃの上部に配置されているが、他の例では、ゲート１Ｇが、チャネル構造部１Ｃの横側および下側のいずれかに配置されていてもよい。
【0035】
図１に示す例では、量子ビットである電荷スピンを入れる量子ビットもしくは、チャネル構造を挟んで設けられる。この量子ドット内に蓄積されたカウント可能な電子またはホールのスピンを量子装置１の基本ユニットである量子ビットとして用いる。ソースとドレイン間の伝導チャネルには絶縁膜を介してゲート電極（ゲート１Ｇ）が設置される。このゲート電極構造の上部に絶縁膜を介して、各量子ビットを制御する配線ライン（量子ビット制御電流ライン１３）を設ける。また電荷は電子またはホールを意味する。ホールの場合、加える電極の極性が電子と逆になるなどするが説明としては同じなので、以下、主に電荷として記述する。
【0036】
量子ビットとなるのは電荷のスピンである。電荷のスピンの向きが量子状態（｜↑＞と｜↓＞）に対応する。電荷スピンの量子状態を変えるのは、外部磁場である。外部磁場は量子装置１の全体にかける静的な磁場と量子ビット制御電流ライン１３に電流を流すことのより生じる動的な磁場の二種類を用いる。静的な外部磁場をかけると、スピンは向きによってゼーマン分離を起こす。例えば上向きの磁場がかけられているとき、スピンは磁場に沿って上向きに並びやすい。従って、上向きスピンのエネルギーが低く、下向きスピンのエネルギーは高くなる。これによりスピン状態を区別することができる。実験的には例えば１Ｔ（テスラ）から数Ｔ程度の磁場が用いられる。動的な磁場の大きさはアンペールの法則を用いて見積もることができる。
【0037】
図１に示す例では、ＦＩＮＦＥＴ構造（トランジスタ構造部１１）のチャネル構造部１Ｃの間（チャネル構造部１Ｃ－０、１Ｃ－１の間、チャネル構造部１Ｃ－１、１Ｃ－２の間、チャネル構造部１Ｃ－２、１Ｃ－３の間、チャネル構造部１Ｃ－３、１Ｃ－４の間、およびチャネル構造部１Ｃ－４、１Ｃ－５の間）に、量子ドット構造部１２（量子ドットもしくはトラップ準位）が埋めこまれる。
図１に示す量子装置１の作成方法としては、量子ドット構造部１２が量子ドットである場合、従来のＦＩＮ構造（ＦＩＮ形状部分）がシリコンなどの基板（基板部１Ｔ）上に生成された後、ポリシリコンなどの埋め込みエッチングによって、量子ドット構造部１２が生成される。これらの生成には、例えばＳｉｄｅ－ｗａｌｌを用いたパターニング技術が用いられる。
量子ドット構造部１２としてトラップ準位を利用する場合、従来のＦＩＮ構造（ＦＩＮ形状部分）がシリコンなどの基板（基板部１Ｔ）上に生成された後、ＦＩＮ構造（ＦＩＮ形状部分）の間にゲート１Ｇ用のゲート電極材料が注入される前に、層間絶縁膜層が生成され、自然発生的にできるトラップが、量子ドット構造部１２として利用される。
または直接Ｐ（リン）、Ｂ（ボロン）などをＦＩＮ構造（ＦＩＮ形状部分）の間に直接、イオン注入することによって、量子ドット構造部１２が生成される。ゲート絶縁膜の生成後、ＦＩＮ構造（ＦＩＮ形状部分）に共通のゲート電極（ゲート１Ｇ）が生成される。層間絶縁膜層の生成後、動的磁場を制御する量子ビット制御電流ライン１３（電流ライン構造）が形成される。これ以降は通常のＦＩＮＦＥＴ構造作成プロセスと同じとなる。
図１に示す量子装置１の作成方法としては、量子ドット構造部１２が量子ドットである場合、従来のＦＩＮ構造（ＦＩＮ形状部分）がシリコンなどの基板（基板部１Ｔ）上に生成された後、ポリシリコンなどの埋め込みエッチングによって、量子ドット構造部１２が生成される。これらの生成には、例えばＳｉｄｅ－ｗａｌｌを用いたパターニング技術が用いられる。
量子ドット構造部１２としてトラップ準位を利用する場合、従来のＦＩＮ構造（ＦＩＮ形状部分）がシリコンなどの基板（基板部１Ｔ）上に生成された後、ＦＩＮ構造（ＦＩＮ形状部分）の間にゲート１Ｇ用のゲート電極材料が注入される前に、層間絶縁膜層が生成され、自然発生的にできるトラップが、量子ドット構造部１２として利用される。
または直接Ｐ（リン）、Ｂ（ボロン）などをＦＩＮ構造（ＦＩＮ形状部分）の間に直接、イオン注入することによって、量子ドット構造部１２が生成される。ゲート絶縁膜の生成後、ＦＩＮ構造（ＦＩＮ形状部分）に共通のゲート電極（ゲート１Ｇ）が生成される。層間絶縁膜層の生成後、動的磁場を制御する量子ビット制御電流ライン１３（電流ライン構造）が形成される。これ以降は通常のＦＩＮＦＥＴ構造作成プロセスと同じとなる。
【0038】
図２は従来のＦＩＮＦＥＴ構造と第１実施形態の量子装置１との違いを示すための断面図である。図２（Ａ）が従来のＦＩＮＦＥＴ構造の断面図である。ここではＦＩＮ（ＦＩＮ形状部分）の数を６としているが、ＦＩＮの数はこれより多くても構わないし、少なくても構わない。図２（Ｂ）に第１実施形態の量子装置１の断面図を示す。図２（Ａ）（従来例）との違いはＦＩＮ（ＦＩＮ形状部分）（チャネル構造部１Ｃ）の間に量子ビットとなる電荷スピンを保持する量子ドット構造部１２（トラップ準位でも可能）と共通電極（ゲート１Ｇ）の上部に磁場を発生させる量子ビット制御電流ライン１３を用いていることである。量子ビット制御電流ライン１３は量子ドット構造部１２内の電荷スピン状態を変化させるため、量子ドット構造部１２の数と等しいことが望ましいが、多少少なくても構わない。以下、トラップ準位を含めて量子ドット構造部１２という表現を使う。
図２（Ｂ）に示す例では、ゲート１Ｇがチャネル構造部１Ｃの上側および横側（左側および右側）に位置するため、トランジスタ構造部１１が、トライゲート型（マルチゲート型）トランジスタである。
図２（Ｂ）に示す例では、ゲート１Ｇがチャネル構造部１Ｃの上側および横側（左側および右側）に位置するため、トランジスタ構造部１１が、トライゲート型（マルチゲート型）トランジスタである。
【0039】
本発明は、主にＦＩＮ構造がある程度の高さを持った場合について示すが、図２３に示すようなナノワイヤー型のトランジスタにも当てはまる。
図２３は本発明の量子装置１を適用可能なナノワイヤー型のトランジスタの一例を示す図である。
図２３に示す例では、量子装置１が、ソース１Ｓとドレイン１Ｄとゲート１Ｇとを有するトランジスタ構造部１１と、電荷が局在できる１つ以上の量子ドット構造部（図２３には図示せず）と、量子ドット構造部内の電荷の状態を変化させることができる量子ビット制御電流ライン（図２３には図示せず）とを備えている。
詳細には、図２３に示す例では、量子装置１が、ソース１Ｓとドレイン１Ｄとゲート１Ｇとを有し、ソース・ドレイン間の複数本のチャネル構造部１Ｃ－１、１Ｃ－２を有するトランジスタ構造部１１と、チャネル構造部１Ｃ－１、１Ｃ－２に挟まれている量子ドット構造部（図２３には図示せず）とを備えている。量子ドット構造部内には、電子もしくはホールが蓄積可能である。量子装置１は、電子もしくはホールを制御する磁場を発生させる量子ビット制御電流が流れる量子ビット制御電流ライン（図２３には図示せず）を更に備えている。
図２３に示す例では、ゲート１Ｇがナノワイヤーのすべての面を囲むことができるので、トランジスタ構造部１１が、全周型トランジスタである。
図２３は本発明の量子装置１を適用可能なナノワイヤー型のトランジスタの一例を示す図である。
図２３に示す例では、量子装置１が、ソース１Ｓとドレイン１Ｄとゲート１Ｇとを有するトランジスタ構造部１１と、電荷が局在できる１つ以上の量子ドット構造部（図２３には図示せず）と、量子ドット構造部内の電荷の状態を変化させることができる量子ビット制御電流ライン（図２３には図示せず）とを備えている。
詳細には、図２３に示す例では、量子装置１が、ソース１Ｓとドレイン１Ｄとゲート１Ｇとを有し、ソース・ドレイン間の複数本のチャネル構造部１Ｃ－１、１Ｃ－２を有するトランジスタ構造部１１と、チャネル構造部１Ｃ－１、１Ｃ－２に挟まれている量子ドット構造部（図２３には図示せず）とを備えている。量子ドット構造部内には、電子もしくはホールが蓄積可能である。量子装置１は、電子もしくはホールを制御する磁場を発生させる量子ビット制御電流が流れる量子ビット制御電流ライン（図２３には図示せず）を更に備えている。
図２３に示す例では、ゲート１Ｇがナノワイヤーのすべての面を囲むことができるので、トランジスタ構造部１１が、全周型トランジスタである。
【0040】
［第２実施形態］
以下、本発明の量子装置の第２実施形態について説明する。
第２実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第２実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第２実施形態について説明する。
第２実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第２実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0041】
図３は第２実施形態の量子装置１の一部の一例を示す図である。
図３に示す例では、量子装置１が、量子ドット構造部１２として、少なくとも量子ドット構造部１２－１、１２－２とを備えている。また、チャネル構造部１Ｃには、量子ドット構造部１２－１、１２－２の間に配置されたチャネル構造部１Ｃ－１が含まれている。
ＦＩＮＦＥＴ構造では、ゲート１Ｇに電圧をかけるとソース・ドレイン間のチャネル構造部１Ｃ－１（電荷の伝導路）にゲート１Ｇの電界効果により電荷が集まり反転層を形成する。量子ビット間の相互作用（量子ドット構造部１２－１、１２－２間の相互作用）では、ＦＩＮＦＥＴ構造のチャネル構造部１Ｃ－１のうちのゲート１Ｇの近くの部分に電荷が集まり反転層を形成する。
量子ビット間の相互作用（量子ドット構造部１２－１、１２－２間の相互作用）はこのチャネル内の表面近くに集まってきた電荷を利用する。量子ドット構造部１２－１とチャネル構造部１Ｃ－１との間の絶縁体、および、量子ドット構造部１２－２とチャネル構造部１Ｃ－１との間の絶縁体は十分薄くする。例えば、絶縁体がシリコン酸化膜の場合、絶縁体の厚さは２ｎｍ以下とする。この場合、量子ドット構造部１２－１とチャネル構造部１Ｃ－１との間、および、量子ドット構造部１２－２とチャネル構造部１Ｃ－１との間には量子力学的なトンネリングが発生する。トンネリング現象を介して、チャネル構造部１Ｃ－１の両側にある二つの量子ドット構造部１２－１、１２－２内の電荷スピンは相互作用を形成する。これはＲＫＫＹ（Ruderman Kittel Kasuya Yosida）相互作用といわれるものである。ＲＫＫＹ相互作用ＨＲＫＫＹと、量子ドット構造部１２－１のスピン演算子Ｓ１と、量子ドット構造部１２－２のスピン演算子Ｓ２との関係は、次の式（４）のように表される。
図３に示す例では、量子装置１が、量子ドット構造部１２として、少なくとも量子ドット構造部１２－１、１２－２とを備えている。また、チャネル構造部１Ｃには、量子ドット構造部１２－１、１２－２の間に配置されたチャネル構造部１Ｃ－１が含まれている。
ＦＩＮＦＥＴ構造では、ゲート１Ｇに電圧をかけるとソース・ドレイン間のチャネル構造部１Ｃ－１（電荷の伝導路）にゲート１Ｇの電界効果により電荷が集まり反転層を形成する。量子ビット間の相互作用（量子ドット構造部１２－１、１２－２間の相互作用）では、ＦＩＮＦＥＴ構造のチャネル構造部１Ｃ－１のうちのゲート１Ｇの近くの部分に電荷が集まり反転層を形成する。
量子ビット間の相互作用（量子ドット構造部１２－１、１２－２間の相互作用）はこのチャネル内の表面近くに集まってきた電荷を利用する。量子ドット構造部１２－１とチャネル構造部１Ｃ－１との間の絶縁体、および、量子ドット構造部１２－２とチャネル構造部１Ｃ－１との間の絶縁体は十分薄くする。例えば、絶縁体がシリコン酸化膜の場合、絶縁体の厚さは２ｎｍ以下とする。この場合、量子ドット構造部１２－１とチャネル構造部１Ｃ－１との間、および、量子ドット構造部１２－２とチャネル構造部１Ｃ－１との間には量子力学的なトンネリングが発生する。トンネリング現象を介して、チャネル構造部１Ｃ－１の両側にある二つの量子ドット構造部１２－１、１２－２内の電荷スピンは相互作用を形成する。これはＲＫＫＹ（Ruderman Kittel Kasuya Yosida）相互作用といわれるものである。ＲＫＫＹ相互作用ＨＲＫＫＹと、量子ドット構造部１２－１のスピン演算子Ｓ１と、量子ドット構造部１２－２のスピン演算子Ｓ２との関係は、次の式（４）のように表される。
【0042】
【数4】
【0043】
量子ドット構造部１２－１内のスピンと伝導チャネル（チャネル構造部１Ｃ－１）の電荷との間には、薄膜を通したトンネリングが起きる。また、量子ドット構造部１２－２内のスピンと伝導チャネル（チャネル構造部１Ｃ－１）の電荷との間にも、薄膜を通したトンネリングが起きる。量子ドット構造部１２－１内の電荷はこのトンネリングを介して、伝導チャネル（チャネル構造部１Ｃ－１）内電荷と相互作用し、伝導チャネル（チャネル構造部１Ｃ－１）内で伝導電荷は移動できるので、チャネル構造部１Ｃ－１の反対側にたどり着く。ここでまたトンネリングを介して別の量子ドット構造部１２－２内のスピンと相互作用する。
このように伝導チャネル（チャネル構造部１Ｃ－１）内の電荷の移動を介した量子ドット構造部１２－１、１２－２内の電荷、つまり量子ビットの相互作用がＲＫＫＹ相互作用の具体的な説明となる。ここで相互作用の強さは非特許文献８に示されている。
表２にそのパラメータ依存性を示す。
このように伝導チャネル（チャネル構造部１Ｃ－１）内の電荷の移動を介した量子ドット構造部１２－１、１２－２内の電荷、つまり量子ビットの相互作用がＲＫＫＹ相互作用の具体的な説明となる。ここで相互作用の強さは非特許文献８に示されている。
表２にそのパラメータ依存性を示す。
【0044】
【表2】
【0045】
表２においるＪｄ
ＲＫＫＹが上記式（４）のＲＫＫＹ相互作用の強さであり、ｄ＝１は伝導チャネル（チャネル構造部）が図２３に示すナノワイヤーなどの一元電子状態、ｄ＝２は通常のＦＩＮＦＥＴ構造（図１などに示すＦＩＮＦＥＴ構造）のように二次元電子状態の場合を示す。非特許文献８に示されているように量子ビットとしてのコヒーレンスが十分に保たれることが示されている。
【0046】
図６はＲＫＫＹ相互作用とデコヒーレンスの関係の一例を示す図である。詳細には、図６は２次元のＲＫＫＹ相互作用の強さをデコヒーレンスの強さで割ったものをゲート幅Ｗと電子密度ｎ平方根の関数でプロットしたものである。縦軸がログなので、図６より、例えばＷ＝１０ｎｍ、電子数１０１８個／ｃｍ３で１０００回以上の演算ができることを示す。また、ＲＫＫＹ相互作用は近藤効果と競合することもあるが設計値を選べばＲＫＫＹ相互作用を利用することができる。
【0047】
つまり、第２実施形態の量子装置１では、図３に示すように、量子ビット制御電流ライン１３（図１および図２（Ｂ）参照）に量子ビット制御電流を流すことにより発生する磁場を利用することによって、量子ドット構造部１２－１内の電荷スピンの量子状態を変化させる。また、量子ドット構造部１２－１内の電荷スピンと量子ドット構造部１２－２内の電荷スピンとの間の相互作用を、チャネル構造部１Ｃ－１内の電荷を介した間接相互作用とする。
【0048】
［第３実施形態］
以下、本発明の量子装置の第３実施形態について説明する。
第３実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第３実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第３実施形態について説明する。
第３実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第３実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0049】
図４は第３実施形態の量子装置１の一例を説明するための図である。詳細には、図４（Ａ）は二つの量子ドット構造部１２－１、１２－２の間のＦＩＮ構造（チャネル構造部１Ｃ－１）を表している。図４（Ｂ）および図４（Ｃ）はエネルギーバンドを用いた図４（Ａ）に示す量子装置１の動作の一例を示す。詳細には、図４（Ｂ）は操作モード（manipulation mode）（ＲＫＫＹ相互作用がＯＮの状態）を示しており、図４（Ｃ）は測定モード（measurement mode）を示している。
表１は図４（Ｂ）の操作モード、図４（Ｃ）の測定モード等に対応する操作（operation）（モード）の一例を示している。
表１は図４（Ｂ）の操作モード、図４（Ｃ）の測定モード等に対応する操作（operation）（モード）の一例を示している。
【0050】
【表1】
【0051】
表１に示す例では、量子ビット（量子ドット構造部１２－１、１２－２）の操作モード（manipulation mode）において、量子ビット制御電流ライン１３－１、１３－２（図１参照）の電流Ｉｃｔｒｌがゼロではない値に設定され、ゲート１Ｇ（図１参照）の電圧ＶＧがゼロより大きい値に設定され、ソース１Ｓ（図１参照）の電圧ＶＳがゼロではない値に設定され、ドレイン１Ｄ（図１参照）の電圧ＶＤがゼロではない値に設定され、量子ビット制御電流ライン１３－１、１３－２などによって発生させられる横磁場がゼロではない値に設定される。また、量子ビット制御電流ライン１３以外の磁場発生手段（図示せず）によって発生させられる磁場（magnetic field）ＢＺがゼロではない値に設定される。
量子ビット（量子ドット構造部１２－１、１２－２）の測定モード（measurement mode）では、量子ビット制御電流ライン１３－１、１３－２の電流Ｉｃｔｒｌがゼロに設定され、ゲート１Ｇの電圧ＶＧがゼロより大きい値に設定され、ソース１Ｓの電圧ＶＳが、ドレイン１Ｄの電圧ＶＤより低い値に設定される。その結果、ソース・ドレイン間に電流が流れる。また、ソース・ドレイン間の電流に基づいて、量子ドット構造部１２内の電荷スピンの状態が推定される。なお回路の対称性によっては電圧ＶＳが電圧ＶＤよりも高くても構わない。また、量子ビット制御電流ライン１３以外の磁場発生手段（図示せず）によって発生させられる磁場（magnetic field）ＢＺがゼロではない値に設定される。
量子ビット（量子ドット構造部１２－１、１２－２）のメモリーモード（memory mode）では、量子ビット制御電流ライン１３－１、１３－２の電流Ｉｃｔｒｌがゼロに設定され、ゲート１Ｇの電圧ＶＧがゼロより大きい値に設定され、ソース１Ｓの電圧ＶＳがゼロではない値に設定され、ドレイン１Ｄの電圧ＶＤがゼロではない値に設定される。また、量子ビット制御電流ライン１３以外の磁場発生手段（図示せず）によって発生させられる磁場（magnetic field）ＢＺがゼロではない値に設定される。
量子ビット（量子ドット構造部１２－１、１２－２）の測定モード（measurement mode）では、量子ビット制御電流ライン１３－１、１３－２の電流Ｉｃｔｒｌがゼロに設定され、ゲート１Ｇの電圧ＶＧがゼロより大きい値に設定され、ソース１Ｓの電圧ＶＳが、ドレイン１Ｄの電圧ＶＤより低い値に設定される。その結果、ソース・ドレイン間に電流が流れる。また、ソース・ドレイン間の電流に基づいて、量子ドット構造部１２内の電荷スピンの状態が推定される。なお回路の対称性によっては電圧ＶＳが電圧ＶＤよりも高くても構わない。また、量子ビット制御電流ライン１３以外の磁場発生手段（図示せず）によって発生させられる磁場（magnetic field）ＢＺがゼロではない値に設定される。
量子ビット（量子ドット構造部１２－１、１２－２）のメモリーモード（memory mode）では、量子ビット制御電流ライン１３－１、１３－２の電流Ｉｃｔｒｌがゼロに設定され、ゲート１Ｇの電圧ＶＧがゼロより大きい値に設定され、ソース１Ｓの電圧ＶＳがゼロではない値に設定され、ドレイン１Ｄの電圧ＶＤがゼロではない値に設定される。また、量子ビット制御電流ライン１３以外の磁場発生手段（図示せず）によって発生させられる磁場（magnetic field）ＢＺがゼロではない値に設定される。
【0052】
図４に示すように、静的な磁場をかけた状態で電子スピンは上向きと下向きで異なったエネルギー準位を取る。図４に示す例では、例としてゲート長は３０ｎｍ以下、量子ドット（量子ドット構造部１２－１、１２－２）のサイズも２０ｎｍ以下を想定する。このように微細化された量子ドットでは電子が余計に量子ドットに入ろうとすると電荷同士のクーロン力が無視できない。図４（Ｂ）および図４（Ｃ）において、「Ｕ」はクーロンエネルギーの大きさを示している。量子ドットに二つ目の電子は量子ビットのエネルギー準位からＵ上のエネルギー準位を持つ。
【0053】
図４に示す例では、量子装置１の動作モードとして、表１に示したように、代表的には量子ビット（量子ドット構造部１２－１、１２－２）の操作モード（manipulation mode）と、量子ビットの量子状態を測定するモード（measurement mode）と、量子ビットに何もしないモード（メモリーモード）（memory mode）とがある。モードの違いは使用する量子ドット内のエネルギー準位の位置で区別される。
まず、量子ビットの状態を制御する場合は、チャネルのＦｅｒｍｉ面が下の量子ビットのエネルギー準位の近くにあるとする。このようにすれば、チャネル反転層の電子を介した上述したＲＫＫＹ相互作用を利用することができる（図４（Ｂ）に示す操作モード）。
図４（Ｃ）に示す測定モードでは、ゲート電圧をさらにかけ、チャネル内の電荷量を増やすことによりＦｅｒｍｉ面の位置を上昇させ、量子ドット内の上の電位を利用する。量子ドット内の上の二つの準位はスピン状態により異なって現れるので、量子ビットのスピン状態を測定することができる。
まず、量子ビットの状態を制御する場合は、チャネルのＦｅｒｍｉ面が下の量子ビットのエネルギー準位の近くにあるとする。このようにすれば、チャネル反転層の電子を介した上述したＲＫＫＹ相互作用を利用することができる（図４（Ｂ）に示す操作モード）。
図４（Ｃ）に示す測定モードでは、ゲート電圧をさらにかけ、チャネル内の電荷量を増やすことによりＦｅｒｍｉ面の位置を上昇させ、量子ドット内の上の電位を利用する。量子ドット内の上の二つの準位はスピン状態により異なって現れるので、量子ビットのスピン状態を測定することができる。
【0054】
図４などにおいて、△Ｚは磁場によるゼーマンエネルギーの違いを示している。図４（Ｂ）および図４（Ｃ）における量子ドット構造部１２－１、１２－２の間の部分は、ＦＩＮ構造（チャネル構造部１Ｃ－１）を示している。図４（Ｂ）において、ＱＤ１（量子ドット構造部１２－１）は上向きのスピン状態であり、ＱＤ２（量子ドット構造部１２－２）は上向きのスピン状態である。
図４（Ｂ）に示す例では、ＱＤ１（量子ドット構造部１２－１）用の制御電極（量子ビット制御電流ライン１３－１）の電流と、ＱＤ２（量子ドット構造部１２－２）用の制御電極（量子ビット制御電流ライン１３－２）の電流とは互いに反対向きである。
図４（Ｂ）に示す例では、ＱＤ１とＱＤ２との間のＦＩＮの部分でＶＳ＝ＶＤの制御が行われているのみならず、ＱＤ１の左側のＦＩＮの部分（図４（Ｂ）には図示せず）でＶＳ＝ＶＤの制御が行われ、ＱＤ２の右側のＦＩＮの部分（図４（Ｂ）には図示せず）でＶＳ＝ＶＤの制御が行われている。
図４（Ｃ）に示す例では、ＱＤ１とＱＤ２との間のＦＩＮの部分でＶＳ＜ＶＤの制御が行われている。
図４に示す例では、測定モードと相互作用モードでＦｅｒｍｉ準位が異なる。また、測定のときは、量子ビットの有するエネルギー準位とは違う量子準位を利用する。
図４（Ｂ）に示す例では、ＱＤ１（量子ドット構造部１２－１）用の制御電極（量子ビット制御電流ライン１３－１）の電流と、ＱＤ２（量子ドット構造部１２－２）用の制御電極（量子ビット制御電流ライン１３－２）の電流とは互いに反対向きである。
図４（Ｂ）に示す例では、ＱＤ１とＱＤ２との間のＦＩＮの部分でＶＳ＝ＶＤの制御が行われているのみならず、ＱＤ１の左側のＦＩＮの部分（図４（Ｂ）には図示せず）でＶＳ＝ＶＤの制御が行われ、ＱＤ２の右側のＦＩＮの部分（図４（Ｂ）には図示せず）でＶＳ＝ＶＤの制御が行われている。
図４（Ｃ）に示す例では、ＱＤ１とＱＤ２との間のＦＩＮの部分でＶＳ＜ＶＤの制御が行われている。
図４に示す例では、測定モードと相互作用モードでＦｅｒｍｉ準位が異なる。また、測定のときは、量子ビットの有するエネルギー準位とは違う量子準位を利用する。
【0055】
図５は量子ビットのメモリーモードの一例を説明するための図である。
ゲート電圧ＶＧをかけたチャネル（チャネル構造部１Ｃ（図１参照））の両側には、量子ビットが形成されるが、両側の量子ビットは常に相互作用しあう形となる。量子ビットを単独で保持したい場合の例を図５に示す。
図５に示す例では、保持する量子ビットはＱＤ１とＱＤ４となる。量子ビット間を独立に保持するためには間にＱＤ２，ＱＤ３のような量子ドットを置く必要がある。
チャネルを通した量子ビット間のＲＫＫＹ相互作用は同時にコヒーレンスを劣化させる。非特許文献８の式に基づき、ＲＫＫＹ相互作用の大きさをデコヒーレンス割合の大きさで割った関係を計算したのが、上述した図６である。上述したように、図６において、Ｗはゲート幅を示しており、ｎは反転層の電子数である。この割合が、一度のコヒーレンスが保たれている間の計算できる回数を示す。
量子ビットの向きを変えるのには磁場コントロールラインを用いる。例えば量子ビットから磁場コントロールラインまでの距離が２０ｎｍとして、量子ビットの位置に１ｍＴ（テスラ）の磁場を発生させるためには、式（６）に示す電流Ｉを流せばよい。式（６）において、μＢ＝１．２５６５６３＊１０－６ｍｋｇｓ－２Ａ－２はシリコンの透磁率である。
ゲート電圧ＶＧをかけたチャネル（チャネル構造部１Ｃ（図１参照））の両側には、量子ビットが形成されるが、両側の量子ビットは常に相互作用しあう形となる。量子ビットを単独で保持したい場合の例を図５に示す。
図５に示す例では、保持する量子ビットはＱＤ１とＱＤ４となる。量子ビット間を独立に保持するためには間にＱＤ２，ＱＤ３のような量子ドットを置く必要がある。
チャネルを通した量子ビット間のＲＫＫＹ相互作用は同時にコヒーレンスを劣化させる。非特許文献８の式に基づき、ＲＫＫＹ相互作用の大きさをデコヒーレンス割合の大きさで割った関係を計算したのが、上述した図６である。上述したように、図６において、Ｗはゲート幅を示しており、ｎは反転層の電子数である。この割合が、一度のコヒーレンスが保たれている間の計算できる回数を示す。
量子ビットの向きを変えるのには磁場コントロールラインを用いる。例えば量子ビットから磁場コントロールラインまでの距離が２０ｎｍとして、量子ビットの位置に１ｍＴ（テスラ）の磁場を発生させるためには、式（６）に示す電流Ｉを流せばよい。式（６）において、μＢ＝１．２５６５６３＊１０－６ｍｋｇｓ－２Ａ－２はシリコンの透磁率である。
【0056】
【数6】
【0057】
［第４実施形態］
以下、本発明の量子装置の第４実施形態について説明する。
第４実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第４実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第４実施形態について説明する。
第４実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第４実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0058】
（量子アニーリング機械の操作）
量子アニーリング機械の操作は以下のようになる。まず量子アニーリング機械の場合は、量子コンピュータとして使うよりも強磁場（例えば１０Ｔ（テスラ））で利用する。この時、ＲＫＫＹ相互作用は、式（３）に示すようにｘ，ｙ，ｚの３方向に成分を持っている。非特許文献７に示すような変換を行うことによって式（３）のようなイジングハミルトニアンにマップすることで、組み合わせ最適化問題を解くことが可能になる。ここでＪｉｊは各問題に合わせて値を変化させる必要がある。Ｊｉｊの大きさは表２に示すように各チャネルのＦｅｒｍｉエネルギーでコントロールすることができる。各チャネルを独立して制御できるようにしているので、ゲート電極が共通でも、ソース・ドレインの電位を下げれば、それにつれて、電子のＦｅｒｍｉエネルギーの位置も変化させることができる。つまり、表２に示すようにＦｅｒｍｉエネルギーの位置の変化によりベッセル関数の中にＦｅｒｍｉ波数ｋＦが入っているが、これはＦｅｒｍｉエネルギーＥＦと式（５）に示す関係で結ばれている。
量子アニーリング機械の操作は以下のようになる。まず量子アニーリング機械の場合は、量子コンピュータとして使うよりも強磁場（例えば１０Ｔ（テスラ））で利用する。この時、ＲＫＫＹ相互作用は、式（３）に示すようにｘ，ｙ，ｚの３方向に成分を持っている。非特許文献７に示すような変換を行うことによって式（３）のようなイジングハミルトニアンにマップすることで、組み合わせ最適化問題を解くことが可能になる。ここでＪｉｊは各問題に合わせて値を変化させる必要がある。Ｊｉｊの大きさは表２に示すように各チャネルのＦｅｒｍｉエネルギーでコントロールすることができる。各チャネルを独立して制御できるようにしているので、ゲート電極が共通でも、ソース・ドレインの電位を下げれば、それにつれて、電子のＦｅｒｍｉエネルギーの位置も変化させることができる。つまり、表２に示すようにＦｅｒｍｉエネルギーの位置の変化によりベッセル関数の中にＦｅｒｍｉ波数ｋＦが入っているが、これはＦｅｒｍｉエネルギーＥＦと式（５）に示す関係で結ばれている。
【0059】
【数5】
【0060】
式（２）の横磁場はコントロール電流ライン（量子ビット制御電流ライン１３）に電流を流して生成した磁場で制御する。つまり電流を流している間は量子トンネリングが行われ、電流がゼロになった場合に式（３）のハミルトニアンになるので、答えを得ることができる。
【0061】
［第５実施形態］
以下、本発明の量子装置の第５実施形態について説明する。
第５実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第５実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第５実施形態について説明する。
第５実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第５実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0062】
（測定過程１）
最後に電子スピンが上向きか下向きかを読み出す必要がある。本発明ではこれをＦＩＮＦＥＴ構造の通常のチャネル電流で読み出す。本発明では量子ドット（量子ドット構造部１２）がチャネル（チャネル構造部１Ｃ）と量子トンネリングを介して接続されている。チャネル（チャネル構造部１Ｃ）のソース１Ｓから入った電荷は、量子ドット（量子ドット構造部１２）内の準位と電気的に結合するために、量子ドット（量子ドット構造部１２）内のエネルギー準位の影響を受ける。量子ドット（量子ドット構造部１２）内のエネルギー準位は磁場によって、スピンの向きによって異なったものとなるため、チャネル（チャネル構造部１Ｃ）の電流（ソース・ドレイン間の電流）によって、量子ドット（量子ドット構造部１２）内のスピンの向きを測定できることになる。これをここではスピンフィルター効果と呼ぶ。
最後に電子スピンが上向きか下向きかを読み出す必要がある。本発明ではこれをＦＩＮＦＥＴ構造の通常のチャネル電流で読み出す。本発明では量子ドット（量子ドット構造部１２）がチャネル（チャネル構造部１Ｃ）と量子トンネリングを介して接続されている。チャネル（チャネル構造部１Ｃ）のソース１Ｓから入った電荷は、量子ドット（量子ドット構造部１２）内の準位と電気的に結合するために、量子ドット（量子ドット構造部１２）内のエネルギー準位の影響を受ける。量子ドット（量子ドット構造部１２）内のエネルギー準位は磁場によって、スピンの向きによって異なったものとなるため、チャネル（チャネル構造部１Ｃ）の電流（ソース・ドレイン間の電流）によって、量子ドット（量子ドット構造部１２）内のスピンの向きを測定できることになる。これをここではスピンフィルター効果と呼ぶ。
【0063】
図７はスピンフィルター効果の原理を示す図である。
図７（Ａ）、図７（Ｂ）、図７（Ｃ）および（Ｄ）において、左側は量子ドットＱＤ（量子ドット構造部１２）を示しており、右側がチャネル（チャネル構造部１Ｃ）を示している。この場合、量子ビットを表すスピンのエネルギー準位よりクーロンエネルギー分だけ上のエネルギー準位を利用する。このことにより、測定による量子ビット状態の直接変化を和らげることができる。量子ビットのスピン状態によりチャネルを流れる電流を変化させるためには図７に示したようにチャネルのＦｅｒｍｉ準位ＥＦが量子ドット（量子ドット構造部１２）内の磁場のより分離した電荷準位の間にあるのが好ましい。
図７（Ａ）、図７（Ｂ）、図７（Ｃ）および（Ｄ）において、左側は量子ドットＱＤ（量子ドット構造部１２）を示しており、右側がチャネル（チャネル構造部１Ｃ）を示している。この場合、量子ビットを表すスピンのエネルギー準位よりクーロンエネルギー分だけ上のエネルギー準位を利用する。このことにより、測定による量子ビット状態の直接変化を和らげることができる。量子ビットのスピン状態によりチャネルを流れる電流を変化させるためには図７に示したようにチャネルのＦｅｒｍｉ準位ＥＦが量子ドット（量子ドット構造部１２）内の磁場のより分離した電荷準位の間にあるのが好ましい。
【0064】
図７（Ａ）および図７（Ｂ）はスピン量子ビットが上向き状態｜↑＞のときの状態を示す。チャネル（チャネル構造部１Ｃ）内の電荷は上向きスピンと下向きスピンをもっていて、図７（Ａ）はチャネルの電荷が上向きの場合を示す。この場合、量子ドット（量子ドット構造部１２）内にある電荷からＵだけ上にあるエネルギー準位ＥＳ↓はチャネルのＦｅｒｍｉ準位ＥＦよりも下にあるので、チャネルの下向きスピンをもった電荷は量子ドットに入りやすい。一方、図７（Ｂ）に示すように上向きスピンが量子ドットに入るためには、量子ドットの上の方の準位にはいるしかない。しかしこの準位はチャネルのＦｅｒｍｉ準位より上位にあるので、この電荷は量子ドットに入りにくい。
図７（Ｂ）および図７（Ｃ）は量子ドット内の量子ビットの状態が下向き状態｜↓＞の場合を示す。この場合、これらの準位はチャネルのＦｅｒｍｉ準位より上位にあるので、これらの図に示したようにチャネル内の電荷はスピンが上向きでも下向きでも入りにくい。以上図７（Ａ）～図７（Ｄ）から量子ビットの状態が上向き状態｜↑＞か下向き｜↓＞かで電流（ソース・ドレイン間の電流）が変化することになる。
図７（Ｂ）および図７（Ｃ）は量子ドット内の量子ビットの状態が下向き状態｜↓＞の場合を示す。この場合、これらの準位はチャネルのＦｅｒｍｉ準位より上位にあるので、これらの図に示したようにチャネル内の電荷はスピンが上向きでも下向きでも入りにくい。以上図７（Ａ）～図７（Ｄ）から量子ビットの状態が上向き状態｜↑＞か下向き｜↓＞かで電流（ソース・ドレイン間の電流）が変化することになる。
【0065】
図８はこのようすと線形応答の理論である久保公式から電気伝導度を導き、シミュレーションしたものである。詳細には、図８（Ａ）はシミュレーション結果を示す図である。モデルとしては一般的なトンネリングハミルトニアンを用いており、式（７）のように記述される（ｙはチャネル方向を示す）。式（７）において、Ｅ２とＥ４が量子ドットのエネルギー準位、Ｅｋｉ（ｉ＝１，３，５）が３つのチャネルを示す。
【0066】
【数7】
【0067】
久保公式により導かれる電気伝導の式は、式（８）のように表される。
【0068】
【数8】
【0069】
式８において、ｋ１＝１，ｋ２＝πｎＷ２はそれぞれチャネルの伝導が１次元と２次元の場合を示す（ｎは電子数）。ｅ１，ｅ３，ｅ５はチャネル内の実効電子エネルギー、ｓｉｊは自己エネルギー、Γｉは量子ドットとチャネルのトンネリングの強さを示す。図８（Ａ）からわかるようにＥ２とＥ４の差が大きくなるに従い、コンダクタンスσｙｙが増加することがわかる。これはＦＩＮＦＥＴを測定装置に使う場合、二つの量子ドット（量子ドット構造部１２－１、１２－２）がちょうど浮遊ゲートとなり、その二つの浮遊ゲートの差動増幅回路と似た形なっているからである。上記は伝導チャネルが三つの場合であるが、伝導チャネルが多くても同じ原理が成り立つ。
【0070】
つまり、第５実施形態の量子装置１では、量子ドット構造部１２内の電荷スピンが、量子ドット構造部１２内の電荷の状態に応じて異なったエネルギー準位を有することが利用される。複数本のチャネル構造部１Ｃに含まれる例えばチャネル構造部１Ｃ－１とチャネル構造部１Ｃ－２とによって挟まれている量子ドット構造部１２内の電荷スピンの状態が、例えばチャネル構造部１Ｃ－１に流れるソース・ドレイン間の電流の測定値に基づいて推定される。
【0071】
［第６実施形態］
以下、本発明の量子装置の第６実施形態について説明する。
第６実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第６実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第６実施形態について説明する。
第６実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第６実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0072】
（測定過程２）
図９は多数の伝導チャネルがある場合の測定方法の一例を述べたものである。伝導チャネル（チャネル構造部１Ｃ）に電流を流すためにはソース・ドレイン間に電位差を与えればよい（表１）。多数の伝導チャネル（チャネル構造部１Ｃ－０、１Ｃ－１、１Ｃ－２、…）がある場合、一本一本測定し、隣り合った量子ドット（量子ドット構造部１２）内のエネルギー差を図８に示すように測定してもいいが、この図９に示すように、同時に一つ隔てた伝導チャネルを同時に測定する（ＶＳ＜ＶＤ）とすることで、測定の効率化を図ることができる。もちろん、二つおきに諮っても良いし、それ以上の間隔をおいた伝導チャネルを同時にはかってよい。また一つの伝導チャネルの測定が終わる前に数ナノ秒などの間隔を置いて、連続して伝導チャネルを次から次へと測定してもよい。
二つの特定の量子ビットだけを測定したい場合、この量子ビットの間の伝導チャネルをＯＮした電流とどちらの外側の伝導チャネルをＯＮした場合の電流を比較するなど多様な測定方法を実現することができる。
図９は多数の伝導チャネルがある場合の測定方法の一例を述べたものである。伝導チャネル（チャネル構造部１Ｃ）に電流を流すためにはソース・ドレイン間に電位差を与えればよい（表１）。多数の伝導チャネル（チャネル構造部１Ｃ－０、１Ｃ－１、１Ｃ－２、…）がある場合、一本一本測定し、隣り合った量子ドット（量子ドット構造部１２）内のエネルギー差を図８に示すように測定してもいいが、この図９に示すように、同時に一つ隔てた伝導チャネルを同時に測定する（ＶＳ＜ＶＤ）とすることで、測定の効率化を図ることができる。もちろん、二つおきに諮っても良いし、それ以上の間隔をおいた伝導チャネルを同時にはかってよい。また一つの伝導チャネルの測定が終わる前に数ナノ秒などの間隔を置いて、連続して伝導チャネルを次から次へと測定してもよい。
二つの特定の量子ビットだけを測定したい場合、この量子ビットの間の伝導チャネルをＯＮした電流とどちらの外側の伝導チャネルをＯＮした場合の電流を比較するなど多様な測定方法を実現することができる。
【0073】
［第７実施形態］
以下、本発明の量子装置の第７実施形態について説明する。
第７実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第７実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第７実施形態について説明する。
第７実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第７実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0074】
（クロストーク）
量子ビット間の距離（例えば量子ドット構造部１２－１、１２－２間の距離）が近いので、問題となるのは量子ビット間のクロストークが発生する可能性がある。これを防ぐためには非特許文献６に示されているように、隣り合った電流ラインに流す電流の向きを反対方向にするという手法がある。Ｎ＋１本の磁場コントロールライン（量子ビット制御電流ライン１３－１、１３－２、…）があり、それぞれに電流Ｉｉ（０≦ｉ≦Ｎ）場合、基板（基板部１Ｔ）に対してｒの距離にある量子ビットには、式（９）に示す磁場を発生させることができる。式（９）において、ｐ＝ｒ／（ｒ２＋Ｗ２）１／２である。
量子ビット間の距離（例えば量子ドット構造部１２－１、１２－２間の距離）が近いので、問題となるのは量子ビット間のクロストークが発生する可能性がある。これを防ぐためには非特許文献６に示されているように、隣り合った電流ラインに流す電流の向きを反対方向にするという手法がある。Ｎ＋１本の磁場コントロールライン（量子ビット制御電流ライン１３－１、１３－２、…）があり、それぞれに電流Ｉｉ（０≦ｉ≦Ｎ）場合、基板（基板部１Ｔ）に対してｒの距離にある量子ビットには、式（９）に示す磁場を発生させることができる。式（９）において、ｐ＝ｒ／（ｒ２＋Ｗ２）１／２である。
【0075】
【数9】
【0076】
ｎ番目の量子ビットへの磁場だけを発生させたい場合、磁場に関して、式（１０）に示す関係である必要があるが、この条件は、式（１１）に示す電流条件で実現できる。
【0077】
【数10】
【0078】
【数11】
【0079】
図１０は６つの量子ビット（Ｎ＝５）（量子ドット構造部１２－１～１２－６）を制御する場合の一例を示す図である。
図１０に示す例において、４番目の量子ビットにだけ磁場を発生されるためには、式（１２）に示す電流を流せばよいことになる。
図１０に示す例において、４番目の量子ビットにだけ磁場を発生されるためには、式（１２）に示す電流を流せばよいことになる。
【0080】
【数12】
【0081】
この場合、４番目の量子ビットが受ける磁場の大きさは、式（１３）に示す大きさとなる。一般にｎｐ２≠１（ｎ＝１，２，…）とＬ≠ｒ（ｎ－１）１／２である必要がある。
【0082】
【数13】
【0083】
［第８実施形態］
以下、本発明の量子装置の第８実施形態について説明する。
第８実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第８実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第８実施形態について説明する。
第８実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第８実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0084】
図１１は第８実施形態の量子装置１の第１例を示す図である。
図１１に示す例では、量子ビット制御ライン（量子ビット制御電流ライン１３－１、１３－２、１３－３）は、通常のＦＩＮＦＥＴ構造に追加する構造となる。従って、従来のソース・ドレインのビアなどの構造を避けて設置する必要がある。
図１１に示す例では、量子装置１が、トランジスタ構造部１１（例えば通常のＦＩＮＦＥＴ構造と同様に構成されたＦＩＮＦＥＴ構造）と、電荷が局在できる量子ドット構造部（図１１には図示せず）と、量子ビット制御電流ライン１３－１、１３－２、１３－３とを備えている。
トランジスタ構造部１１は、基板部（図１１には図示せず）と、ＦＩＮ形状部分とを有する。また、トランジスタ構造部１１は、ソース１Ｓ－１、１Ｓ－２、１Ｓ－３とソース電極１ＳＣ－１、１ＳＣ－２、１ＳＣ－３とドレイン１Ｄ－１、１Ｄ－２、１Ｄ－３とゲート１Ｇとを有する。トランジスタ構造部１１は、ソース１Ｓ－１とドレイン１Ｄ－１との間のチャネル構造部と、ソース１Ｓ－２とドレイン１Ｄ－２との間のチャネル構造部と、ソース１Ｓ－３とドレイン１Ｄ－３との間のチャネル構造部とを有する。
図１１に示す例では、３本のチャネル構造部が量子装置１に含まれている。また、量子ビット制御電流ライン１３－１に対応する量子ドット構造部と、量子ビット制御電流ライン１３－２に対応する量子ドット構造部と、量子ビット制御電流ライン１３－３に対応する量子ドット構造部とが、量子装置１に含まれている。
図１１に示す例では、量子ビット制御ライン（量子ビット制御電流ライン１３－１、１３－２、１３－３）は、通常のＦＩＮＦＥＴ構造に追加する構造となる。従って、従来のソース・ドレインのビアなどの構造を避けて設置する必要がある。
図１１に示す例では、量子装置１が、トランジスタ構造部１１（例えば通常のＦＩＮＦＥＴ構造と同様に構成されたＦＩＮＦＥＴ構造）と、電荷が局在できる量子ドット構造部（図１１には図示せず）と、量子ビット制御電流ライン１３－１、１３－２、１３－３とを備えている。
トランジスタ構造部１１は、基板部（図１１には図示せず）と、ＦＩＮ形状部分とを有する。また、トランジスタ構造部１１は、ソース１Ｓ－１、１Ｓ－２、１Ｓ－３とソース電極１ＳＣ－１、１ＳＣ－２、１ＳＣ－３とドレイン１Ｄ－１、１Ｄ－２、１Ｄ－３とゲート１Ｇとを有する。トランジスタ構造部１１は、ソース１Ｓ－１とドレイン１Ｄ－１との間のチャネル構造部と、ソース１Ｓ－２とドレイン１Ｄ－２との間のチャネル構造部と、ソース１Ｓ－３とドレイン１Ｄ－３との間のチャネル構造部とを有する。
図１１に示す例では、３本のチャネル構造部が量子装置１に含まれている。また、量子ビット制御電流ライン１３－１に対応する量子ドット構造部と、量子ビット制御電流ライン１３－２に対応する量子ドット構造部と、量子ビット制御電流ライン１３－３に対応する量子ドット構造部とが、量子装置１に含まれている。
【0085】
図１１に示す例では、量子ビット制御電流ライン１３－１に対応する量子ドット構造部が、ソース１Ｓ－１とドレイン１Ｄ－１との間のチャネル構造部と、ソース１Ｓ－２とドレイン１Ｄ－２との間のチャネル構造部とによって挟まれている。
量子ビット制御電流ライン１３－２に対応する量子ドット構造部は、ソース１Ｓ－２とドレイン１Ｄ－２との間のチャネル構造部と、ソース１Ｓ－３とドレイン１Ｄ－３との間のチャネル構造部とによって挟まれている。
図１１に示す例では、ソース１Ｓ－１とドレイン１Ｄ－１との間に流れる電流と、ソース１Ｓ－２とドレイン１Ｄ－２との間に流れる電流と、ソース１Ｓ－３とドレイン１Ｄ－３との間に流れる電流とを互いに異ならせることができる。
量子ビット制御電流ライン１３－２に対応する量子ドット構造部は、ソース１Ｓ－２とドレイン１Ｄ－２との間のチャネル構造部と、ソース１Ｓ－３とドレイン１Ｄ－３との間のチャネル構造部とによって挟まれている。
図１１に示す例では、ソース１Ｓ－１とドレイン１Ｄ－１との間に流れる電流と、ソース１Ｓ－２とドレイン１Ｄ－２との間に流れる電流と、ソース１Ｓ－３とドレイン１Ｄ－３との間に流れる電流とを互いに異ならせることができる。
【0086】
図１２は第８実施形態の量子装置１の第２例を示す図である。
図１２に示す例では、図１１に示す例と同様に、量子ビット制御ライン（量子ビット制御電流ライン１３－１、１３－２、１３－３）は、通常のＦＩＮＦＥＴ構造に追加する構造となる。従って、従来のソース・ドレインのビアなどの構造を避けて設置する必要がある。
図１２に示す例では、量子ビット制御電流ライン１３－１、１３－２、１３－３が、屈曲させられているため、ソース電極１ＳＣ－１、１ＳＣ－２、１ＳＣ－３との干渉などを避けることができる。
図１２に示す例では、図１１に示す例と同様に、量子装置１が、トランジスタ構造部１１（例えば通常のＦＩＮＦＥＴ構造と同様に構成されたＦＩＮＦＥＴ構造）と、電荷が局在できる量子ドット構造部（図１２には図示せず）と、量子ビット制御電流ライン１３－１、１３－２、１３－３とを備えている。
トランジスタ構造部１１は、図１１に示すトランジスタ構造部１１と同様に構成されている。
図１２に示す例では、図１１に示す例と同様に、量子ビット制御ライン（量子ビット制御電流ライン１３－１、１３－２、１３－３）は、通常のＦＩＮＦＥＴ構造に追加する構造となる。従って、従来のソース・ドレインのビアなどの構造を避けて設置する必要がある。
図１２に示す例では、量子ビット制御電流ライン１３－１、１３－２、１３－３が、屈曲させられているため、ソース電極１ＳＣ－１、１ＳＣ－２、１ＳＣ－３との干渉などを避けることができる。
図１２に示す例では、図１１に示す例と同様に、量子装置１が、トランジスタ構造部１１（例えば通常のＦＩＮＦＥＴ構造と同様に構成されたＦＩＮＦＥＴ構造）と、電荷が局在できる量子ドット構造部（図１２には図示せず）と、量子ビット制御電流ライン１３－１、１３－２、１３－３とを備えている。
トランジスタ構造部１１は、図１１に示すトランジスタ構造部１１と同様に構成されている。
【0087】
図１２に示す例では、量子ビット制御電流ライン１３－１に対応する量子ドット構造部と、量子ビット制御電流ライン１３－２に対応する量子ドット構造部とが、図１１に示す例と同様に構成されている。
図１２に示す例では、図１１に示す例と同様に、ソース１Ｓ－１とドレイン１Ｄ－１との間に流れる電流と、ソース１Ｓ－２とドレイン１Ｄ－２との間に流れる電流と、ソース１Ｓ－３とドレイン１Ｄ－３との間に流れる電流とを互いに異ならせることができる。
図１２に示す例では、図１１に示す例と同様に、ソース１Ｓ－１とドレイン１Ｄ－１との間に流れる電流と、ソース１Ｓ－２とドレイン１Ｄ－２との間に流れる電流と、ソース１Ｓ－３とドレイン１Ｄ－３との間に流れる電流とを互いに異ならせることができる。
【0088】
［第９実施形態］
以下、本発明の量子装置の第９実施形態について説明する。
第９実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第９実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第９実施形態について説明する。
第９実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第９実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0089】
図１３は第９実施形態の量子装置１の第１例を示す図である。
上部電極への接続部分のビアのソース・ドレインとゲート電極（ゲート１Ｇ）の間には、図１３に示す部分Ｐ（空間）および部分Ｑ（空間）が存在する。この部分と磁場をコントロールする電極（量子ビット制御電流ライン１３－１、１３－２）との間は電気的には寄生キャパシタンスが存在する。従って、磁場をコントロールする電極（量子ビット制御電流ライン１３－１、１３－２）の電位を上下させると、それにつれて、チャネル（ソース・ドレイン間のチャネル構造部１Ｃ）の電位も上下することになる。チャネル（チャネル構造部１Ｃ）にはドレイン１Ｄの電位を下げることで電流が流れるので、この部分Ｑの電位を上げれば、電流が流れないことになる。このようにして、磁場をコントロールする電極（量子ビット制御電流ライン１３－１、１３－２）の電位の上下で、チャネルの電流をＯＮ／ＯＦＦが可能となることから、図１３に示す例では、図１１および図１２に示す例と違い、ソース１Ｓとドレイン１Ｄを共通化している。これにより、量子装置１の作成コストを大きく削減することができる。
図１３に示す例では、ソース電極１ＳＣがソース１Ｓに接続され、ドレイン電極１ＤＣがドレイン１Ｄに接続されている。
上部電極への接続部分のビアのソース・ドレインとゲート電極（ゲート１Ｇ）の間には、図１３に示す部分Ｐ（空間）および部分Ｑ（空間）が存在する。この部分と磁場をコントロールする電極（量子ビット制御電流ライン１３－１、１３－２）との間は電気的には寄生キャパシタンスが存在する。従って、磁場をコントロールする電極（量子ビット制御電流ライン１３－１、１３－２）の電位を上下させると、それにつれて、チャネル（ソース・ドレイン間のチャネル構造部１Ｃ）の電位も上下することになる。チャネル（チャネル構造部１Ｃ）にはドレイン１Ｄの電位を下げることで電流が流れるので、この部分Ｑの電位を上げれば、電流が流れないことになる。このようにして、磁場をコントロールする電極（量子ビット制御電流ライン１３－１、１３－２）の電位の上下で、チャネルの電流をＯＮ／ＯＦＦが可能となることから、図１３に示す例では、図１１および図１２に示す例と違い、ソース１Ｓとドレイン１Ｄを共通化している。これにより、量子装置１の作成コストを大きく削減することができる。
図１３に示す例では、ソース電極１ＳＣがソース１Ｓに接続され、ドレイン電極１ＤＣがドレイン１Ｄに接続されている。
【0090】
図１４は第９実施形態の量子装置１の第２例を示す図である。
図１４に示す例では、量子ビット制御電流ライン１３－１とチャネル構造部１Ｃ－０との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－１とチャネル構造部１Ｃ－１との間の寄生キャパシタンスとが利用され、量子ビット制御電流ライン１３－２とチャネル構造部１Ｃ－１との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－２とチャネル構造部１Ｃ－２との間の寄生キャパシタンスとが利用され、量子ビット制御電流ライン１３－３とチャネル構造部１Ｃ－２との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－３とチャネル構造部１Ｃ－３との間の寄生キャパシタンスとが利用され、量子ビット制御電流ライン１３－４とチャネル構造部１Ｃ－３との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－４とチャネル構造部１Ｃ－４との間の寄生キャパシタンスとが利用され、量子ビット制御電流ライン１３－５とチャネル構造部１Ｃ－４との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－５とチャネル構造部１Ｃ－５との間の寄生キャパシタンスとが利用される。
図１４に示す例では、量子ビット制御電流ライン１３－１、１３－２、１３－５がｌｏｗに設定され、量子ビット制御電流ライン１３－３、１３－４がｈｉｇｈに設定される。また、チャネル構造部１Ｃ－０、１Ｃ－１、１Ｃ－４、１Ｃ－５がｏｆｆに設定され、チャネル構造部１Ｃ－２、１Ｃ－３がｏｎに設定される。
図１４に示す例では、量子ビット制御電流ライン１３－１とチャネル構造部１Ｃ－０との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－１とチャネル構造部１Ｃ－１との間の寄生キャパシタンスとが利用され、量子ビット制御電流ライン１３－２とチャネル構造部１Ｃ－１との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－２とチャネル構造部１Ｃ－２との間の寄生キャパシタンスとが利用され、量子ビット制御電流ライン１３－３とチャネル構造部１Ｃ－２との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－３とチャネル構造部１Ｃ－３との間の寄生キャパシタンスとが利用され、量子ビット制御電流ライン１３－４とチャネル構造部１Ｃ－３との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－４とチャネル構造部１Ｃ－４との間の寄生キャパシタンスとが利用され、量子ビット制御電流ライン１３－５とチャネル構造部１Ｃ－４との間の寄生キャパシタンスと、量子ビット制御電流ライン１３－５とチャネル構造部１Ｃ－５との間の寄生キャパシタンスとが利用される。
図１４に示す例では、量子ビット制御電流ライン１３－１、１３－２、１３－５がｌｏｗに設定され、量子ビット制御電流ライン１３－３、１３－４がｈｉｇｈに設定される。また、チャネル構造部１Ｃ－０、１Ｃ－１、１Ｃ－４、１Ｃ－５がｏｆｆに設定され、チャネル構造部１Ｃ－２、１Ｃ－３がｏｎに設定される。
【0091】
図１５は第９実施形態の量子装置１の第３例を示す図である。
図１３に示す例では、量子ビット制御電流ライン１３－１、１３－２、１３－３が直線状であるが、図１５に示す例では、量子ビット制御電流ライン１３－１、１３－２、１３－３が屈曲させられている。図１５に示す例においても、磁場発生電極（量子ビット制御電流ライン１３－１、１３－２、１３－３）を利用して、ＦＩＮ（トランジスタ構造部１１のチャネル構造部）の電位を上げ、電流を遮断することができる。
図１３に示す例では、量子ビット制御電流ライン１３－１、１３－２、１３－３が直線状であるが、図１５に示す例では、量子ビット制御電流ライン１３－１、１３－２、１３－３が屈曲させられている。図１５に示す例においても、磁場発生電極（量子ビット制御電流ライン１３－１、１３－２、１３－３）を利用して、ＦＩＮ（トランジスタ構造部１１のチャネル構造部）の電位を上げ、電流を遮断することができる。
【0092】
［第１０実施形態］
以下、本発明の量子装置の第１０実施形態について説明する。
第１０実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１０実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第１０実施形態について説明する。
第１０実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１０実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0093】
図１６は第１０実施形態の量子装置１の一例を示す図である。詳細には、図１６は図１に示すような量子装置１を複数用いて構成されるものの一例の平面図（二次元配置図）である。
量子ビット間の相互作用をＲＫＫＹ相互作用で行うために、量子ビット間の位置を近くする必要がある。二次元的に量子ビット間を配置するためには、上述した共通ゲートの下に量子ビットを配置する以外に、図１６に示す例のように、異なったゲート間に共通のチャネルを設置し、縦方向の量子ビット間を接続する。量子ビット間が共通のチャネルで接続されれば、この例の限りでなく、二つ以上の量子ビットを接続し、量子演算を行うことができる。また、３次元構造としてもよい。
図１６に示す例では、量子ドット構造部１２を挟む複数本のチャネル構造部１Ｃを有するトランジスタ構造部１１が、マルチゲート型トランジスタである。
つまり、図１６に示す例では、トランジスタ構造部１１が、ゲート１Ｇとして、２つ以上のゲートを有する。
量子ビット間の相互作用をＲＫＫＹ相互作用で行うために、量子ビット間の位置を近くする必要がある。二次元的に量子ビット間を配置するためには、上述した共通ゲートの下に量子ビットを配置する以外に、図１６に示す例のように、異なったゲート間に共通のチャネルを設置し、縦方向の量子ビット間を接続する。量子ビット間が共通のチャネルで接続されれば、この例の限りでなく、二つ以上の量子ビットを接続し、量子演算を行うことができる。また、３次元構造としてもよい。
図１６に示す例では、量子ドット構造部１２を挟む複数本のチャネル構造部１Ｃを有するトランジスタ構造部１１が、マルチゲート型トランジスタである。
つまり、図１６に示す例では、トランジスタ構造部１１が、ゲート１Ｇとして、２つ以上のゲートを有する。
【0094】
［第１１実施形態］
以下、本発明の量子装置の第１１実施形態について説明する。
第１１実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１１実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第１１実施形態について説明する。
第１１実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１１実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0095】
図１７は第１１実施形態の量子装置１の第１例などを示す図である。詳細には、図１７（Ａ）は第１実施形態の量子装置１の一例（図２（Ｂ）に示す例と同様のもの）を示しており、図１７（Ｂ）は第１１実施形態の量子装置１の第１例を示しており、図１７（Ｃ）は第１１実施形態の量子装置１の第２例を示している。
量子装置１の電極構造（量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５）は共通ゲート（ゲート１Ｇ）の上に設置する図１７（Ａ）が基本系であるが、図１７（Ｂ）に示すように量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）の下に埋め込むことができる。この場合、量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５による量子ビットの制御がより容易になる。また図１７（Ｃ）にように量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５を量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）の上に埋め込むことができる。この場合ゲート電極（ゲート１Ｇ）の量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）への影響を減らせる代わりに、チャネル（チャネル構造部１Ｃ－１、１Ｃ－２、１Ｃ－３、１Ｃ－４）の反転層の電子と量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）のトンネリングの強さがやや弱くなる。
量子装置１の電極構造（量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５）は共通ゲート（ゲート１Ｇ）の上に設置する図１７（Ａ）が基本系であるが、図１７（Ｂ）に示すように量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）の下に埋め込むことができる。この場合、量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５による量子ビットの制御がより容易になる。また図１７（Ｃ）にように量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５を量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）の上に埋め込むことができる。この場合ゲート電極（ゲート１Ｇ）の量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）への影響を減らせる代わりに、チャネル（チャネル構造部１Ｃ－１、１Ｃ－２、１Ｃ－３、１Ｃ－４）の反転層の電子と量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）のトンネリングの強さがやや弱くなる。
【0096】
図１７（Ｂ）に示す例では、量子ビット制御電流ライン１３（１３－１、１３－２、１３－３、１３－４、１３－５）が、量子ドット構造部１２（１２－１、１２－２、１２－３、１２－４、１２－５）より基板部１Ｔに近い位置に配置されている。
【0097】
図１８は第１１実施形態の量子装置１の第３例などを示す図である。詳細には、図１８（Ａ）は第１１実施形態の量子装置１の第３例を示しており、図１８（Ｂ）は第１１実施形態の量子装置１の第４例を示しており、図１８（Ｃ）は第１１実施形態の量子装置１の第５例を示している。
図１８は、ＦＩＮＦＥＴ構造の発展形として使われているナノワイヤー構造に適用した場合の実施例である。ここでは二段のナノワイヤー構造を記述しているが３つ以上のナノワイヤー構造でも同じである。
つまり、図１８（Ａ）～図１８（Ｃ）に示す例では、チャネル構造部１Ｃ－０が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－１が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－２が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－３が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－４が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－５が二段のナノワイヤー構造によって構成されている。
図１８（Ａ）に示す例では、二段のナノワイヤー構造の一部（上段）が量子ビットと結合させられる。図１８（Ｂ）に示す例では、電流ライン（量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５）が下段のナノワイヤー構造の横に設置される。図１８（Ｃ）に示す例では、磁場コントロールライン（量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５）の配線が上段のナノワイヤー構造と同じ層（図１８（Ｃ）の同じ高さ）に設置され、量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）が主に下段のナノワイヤー構造の間に埋め込まれている。
図１８は、ＦＩＮＦＥＴ構造の発展形として使われているナノワイヤー構造に適用した場合の実施例である。ここでは二段のナノワイヤー構造を記述しているが３つ以上のナノワイヤー構造でも同じである。
つまり、図１８（Ａ）～図１８（Ｃ）に示す例では、チャネル構造部１Ｃ－０が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－１が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－２が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－３が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－４が二段のナノワイヤー構造によって構成され、チャネル構造部１Ｃ－５が二段のナノワイヤー構造によって構成されている。
図１８（Ａ）に示す例では、二段のナノワイヤー構造の一部（上段）が量子ビットと結合させられる。図１８（Ｂ）に示す例では、電流ライン（量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５）が下段のナノワイヤー構造の横に設置される。図１８（Ｃ）に示す例では、磁場コントロールライン（量子ビット制御電流ライン１３－１、１３－２、１３－３、１３－４、１３－５）の配線が上段のナノワイヤー構造と同じ層（図１８（Ｃ）の同じ高さ）に設置され、量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）が主に下段のナノワイヤー構造の間に埋め込まれている。
【0098】
［第１２実施形態］
以下、本発明の量子装置の第１２実施形態について説明する。
第１２実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１２実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第１２実施形態について説明する。
第１２実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１２実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0099】
図１９は第１２実施形態の量子装置１の一例を示す図である。
図１に示す例では、１つの量子ドット構造部１２－１がチャネル構造部１Ｃ－０、１Ｃ－１によって挟まれ、１つの量子ドット構造部１２－２がチャネル構造部１Ｃ－１、１Ｃ－２によって挟まれ、１つの量子ドット構造部１２－３がチャネル構造部１Ｃ－２、１Ｃ－３によって挟まれ、１つの量子ドット構造部１２－４がチャネル構造部１Ｃ－３、１Ｃ－４によって挟まれ、１つの量子ドット構造部１２－５がチャネル構造部１Ｃ－４、１Ｃ－５によって挟まれている。
一方、図１９に示す例では、２つの量子ドット構造部１２－１がチャネル構造部１Ｃ－０、１Ｃ－１によって挟まれ、２つの量子ドット構造部１２－２がチャネル構造部１Ｃ－１、１Ｃ－２によって挟まれ、２つの量子ドット構造部１２－３がチャネル構造部１Ｃ－２、１Ｃ－３によって挟まれ、２つの量子ドット構造部１２－４がチャネル構造部１Ｃ－３、１Ｃ－４によって挟まれ、２つの量子ドット構造部１２－５がチャネル構造部１Ｃ－４、１Ｃ－５によって挟まれている。
図１９に示す例では、量子ビットの部分の量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）がチャネル（チャネル構造部１Ｃ－０、１Ｃ－１、１Ｃ－２、１Ｃ－３、１Ｃ－４、１Ｃ－５）に沿って二つずつ並べられている。量子ドットが二つ並ぶと二つの量子ドットの間のエネルギー準位は二つの元素からなる分子のように結合軌道と反結合軌道を取る。この場合、上記の外部磁場とかけなくて済むこともあるので、より制御が容易な量子コンピュータを完成させることができる。
図１に示す例では、１つの量子ドット構造部１２－１がチャネル構造部１Ｃ－０、１Ｃ－１によって挟まれ、１つの量子ドット構造部１２－２がチャネル構造部１Ｃ－１、１Ｃ－２によって挟まれ、１つの量子ドット構造部１２－３がチャネル構造部１Ｃ－２、１Ｃ－３によって挟まれ、１つの量子ドット構造部１２－４がチャネル構造部１Ｃ－３、１Ｃ－４によって挟まれ、１つの量子ドット構造部１２－５がチャネル構造部１Ｃ－４、１Ｃ－５によって挟まれている。
一方、図１９に示す例では、２つの量子ドット構造部１２－１がチャネル構造部１Ｃ－０、１Ｃ－１によって挟まれ、２つの量子ドット構造部１２－２がチャネル構造部１Ｃ－１、１Ｃ－２によって挟まれ、２つの量子ドット構造部１２－３がチャネル構造部１Ｃ－２、１Ｃ－３によって挟まれ、２つの量子ドット構造部１２－４がチャネル構造部１Ｃ－３、１Ｃ－４によって挟まれ、２つの量子ドット構造部１２－５がチャネル構造部１Ｃ－４、１Ｃ－５によって挟まれている。
図１９に示す例では、量子ビットの部分の量子ドット（量子ドット構造部１２－１、１２－２、１２－３、１２－４、１２－５）がチャネル（チャネル構造部１Ｃ－０、１Ｃ－１、１Ｃ－２、１Ｃ－３、１Ｃ－４、１Ｃ－５）に沿って二つずつ並べられている。量子ドットが二つ並ぶと二つの量子ドットの間のエネルギー準位は二つの元素からなる分子のように結合軌道と反結合軌道を取る。この場合、上記の外部磁場とかけなくて済むこともあるので、より制御が容易な量子コンピュータを完成させることができる。
【0100】
［第１３実施形態］
以下、本発明の量子装置の第１３実施形態について説明する。
第１３実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１３実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第１３実施形態について説明する。
第１３実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１３実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0101】
図２０は第１３実施形態の量子装置１の適用例を示す図である。
図２０に示す例では、第１３実施形態の量子装置１としての量子ビットチップ（量子ビット部分）が極低温の冷凍機に入れられている。図２０に示す例は、最終的に室温のコンピュータ（通常ＬＳＩ）で動かす場合の例であり、中間の低温のＬＳＩ部分（中間ＬＳＩ）は量子ビット部分（量子ビットチップ）と通常コンピュータ部分（通常ＬＳＩ）の橋渡しをする役目をもつＬＳＩである。ここで低温とは例えば４Kから77Kぐらいを指す。
図２０に示す例では、第１３実施形態の量子装置１としての量子ビットチップ（量子ビット部分）が極低温の冷凍機に入れられている。図２０に示す例は、最終的に室温のコンピュータ（通常ＬＳＩ）で動かす場合の例であり、中間の低温のＬＳＩ部分（中間ＬＳＩ）は量子ビット部分（量子ビットチップ）と通常コンピュータ部分（通常ＬＳＩ）の橋渡しをする役目をもつＬＳＩである。ここで低温とは例えば４Kから77Kぐらいを指す。
【0102】
［第１４実施形態］
以下、本発明の量子装置の第１４実施形態について説明する。
第１４実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１４実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第１４実施形態について説明する。
第１４実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１４実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0103】
図２１は第１４実施形態の量子装置１の適用例を示す図である。
図２１に示す例では、第１４実施形態の量子装置１としての量子コンピュータの部分と制御回路ＬＳＩ部分（制御用ＬＳＩ）がバスラインで結ばれている。本発明の量子ビット（量子装置１）はＦＩＮＦＥＴなどのスマートフォンなどで使われている通常のトランジスタを利用している。従って、図２１に示すように、一般のＬＳＩとの混載が可能であり、また量子コンピュータ部分（量子装置１）の制御を通常のＬＳＩ回路で行うことが多いので、バスで回路同士を接続する。
図２１に示す例では、第１４実施形態の量子装置１としての量子コンピュータの部分と制御回路ＬＳＩ部分（制御用ＬＳＩ）がバスラインで結ばれている。本発明の量子ビット（量子装置１）はＦＩＮＦＥＴなどのスマートフォンなどで使われている通常のトランジスタを利用している。従って、図２１に示すように、一般のＬＳＩとの混載が可能であり、また量子コンピュータ部分（量子装置１）の制御を通常のＬＳＩ回路で行うことが多いので、バスで回路同士を接続する。
【0104】
上述した各例において、複数のＦＩＮの部分と、それらの間の絶縁体および量子ドット（ポリシリコン）とが作られる手法（順序）としては、例えば、複数のＦＩＮの部分の全体を作った後に絶縁体および量子ドット（ポリシリコン）を作る手法、複数のＦＩＮの部分を作りながら（つまり、ＦＩＮを長くしていきながら）絶縁体および量子ドット（ポリシリコン）を並行して作る手法、それらの組み合わせの手法などがある。
【0105】
［第１５実施形態］
以下、本発明の量子装置の第１５実施形態について説明する。
第１５実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１５実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第１５実施形態について説明する。
第１５実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１５実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0106】
図２４は第１５実施形態の量子装置１の一例を示す図である。
図２４に示す例では、量子装置１が、図１に示す例の量子装置１よりも更に小型化されている。詳細には、図１に示す例では、通常のＦＩＮＦＥＴが量子装置１に用いられているのに対し、図２４に示す例では、通常のＦＩＮＦＥＴの伝導チャネル部分が新たな量子装置として用いられている。
つまり、図２４に示す例では、伝導チャネルＩＣが通常のＦＩＮＦＥＴよりさらに小さくなり、チャネルのソースとドレインに囲まれた部分も量子ドットとなる。
図２４には、２つの量子ドットと、２つの量子ドットを囲む３つの伝導チャネルとが示されている。
図２４に示す例では、図２３に示すナノワイヤー型よりもさらに微細化が進められている。
図２４では、（source1、量子ドット１,drain1）, （source3、量子ドット3,drain3）, （source5、量子ドット5,drain5）が、それぞれ、通常のFINFETが小さくなった状態を表している。
図２４に示す例では、量子装置１が、図１に示す例の量子装置１よりも更に小型化されている。詳細には、図１に示す例では、通常のＦＩＮＦＥＴが量子装置１に用いられているのに対し、図２４に示す例では、通常のＦＩＮＦＥＴの伝導チャネル部分が新たな量子装置として用いられている。
つまり、図２４に示す例では、伝導チャネルＩＣが通常のＦＩＮＦＥＴよりさらに小さくなり、チャネルのソースとドレインに囲まれた部分も量子ドットとなる。
図２４には、２つの量子ドットと、２つの量子ドットを囲む３つの伝導チャネルとが示されている。
図２４に示す例では、図２３に示すナノワイヤー型よりもさらに微細化が進められている。
図２４では、（source1、量子ドット１,drain1）, （source3、量子ドット3,drain3）, （source5、量子ドット5,drain5）が、それぞれ、通常のFINFETが小さくなった状態を表している。
【0107】
［第１６実施形態］
以下、本発明の量子装置の第１６実施形態について説明する。
第１６実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１６実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
以下、本発明の量子装置の第１６実施形態について説明する。
第１６実施形態の量子装置１は、後述する点を除き、上述した第１実施形態の量子装置１と同様に構成されている。従って、第１６実施形態の量子装置１によれば、後述する点を除き、上述した第１実施形態の量子装置１と同様の効果を奏することができる。
【0108】
図２５は第１６実施形態の量子装置１の一例を示す図である。
図２５に示す例では、図４に示すようなチャネル部分と２つの量子ドット部分とが回路シミュレータとして記述されている。具体的には、量子ドット部分がフローティングゲートとして記述され、チャネル部分が２つのトランジスタとして記述されている。
図２５に示す例では、図４に示すようなチャネル部分と２つの量子ドット部分とが回路シミュレータとして記述されている。具体的には、量子ドット部分がフローティングゲートとして記述され、チャネル部分が２つのトランジスタとして記述されている。
【0109】
以上、本発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。上述した各実施形態および各例に記載の構成を組み合わせてもよい。
【符号の説明】
【0110】
１…量子装置、１１…トランジスタ構造部、１Ｓ、１Ｓ－１、１Ｓ－２、１Ｓ－３…ソース、１ＳＣ、１ＳＣ－１、１ＳＣ－２、１ＳＣ－３…ソース電極、１Ｄ、１Ｄ－１、１Ｄ－２、１Ｄ－３…ドレイン、１ＤＣ…ドレイン電極、１Ｇ…ゲート、１Ｃ、１Ｃ－０、１Ｃ－１、１Ｃ－２、１Ｃ－３、１Ｃ－４、１Ｃ－５、１Ｃ－６…チャネル構造部、１Ｔ…基板部、１２、１２－１、１２－２、１２－３、１２－４、１２－５、１２－６…量子ドット構造部、１３、１３－１、１３－２、１３－３、１３－４、１３－５、１３－６…量子ビット制御電流ライン
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】