特許 7599871 バンドギャップ電圧装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-06

(45)【発行日】2024-12-16

(54)【発明の名称】バンドギャップ電圧装置

(51)【国際特許分類】

   G05F 3/30 20060101AFI20241209BHJP

【ＦＩ】

G05F3/30

【請求項の数】 10

【外国語出願】

(21)【出願番号】P 2020147751

(22)【出願日】2020-09-02

(65)【公開番号】P2021039759

(43)【公開日】2021-03-11

【審査請求日】2023-07-03

(31)【優先権主張番号】62/895,365

(32)【優先日】2019-09-03

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/006,541

(32)【優先日】2020-08-28

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】518364964

【氏名又は名称】ルネサス エレクトロニクス アメリカ インコーポレイテッド

【氏名又は名称原語表記】ＲＥＮＥＳＡＳ ＥＬＥＣＴＲＯＮＩＣＳ ＡＭＥＲＩＣＡ ＩＮＣ．

【住所又は居所原語表記】１００１ Ｍｕｒｐｈｙ Ｒａｎｃｈ Ｒｏａｄ， Ｍｉｌｐｉｔａｓ， Ｃａｌｉｆｏｒｎｉａ ９５０３５， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】アヌラグ カプリッシュ

【審査官】尾家 英樹

(56)【参考文献】

【文献】米国特許出願公開第２００８／０１９７９１２（ＵＳ，Ａ１）

【文献】特開２００８－２８８２９０（ＪＰ，Ａ）

【文献】特開２０１６－０７５５９４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ １／００－ ７／００

(57)【特許請求の範囲】

【請求項1】

バンドギャップ入力ノードおよびバンドギャップ出力ノードに動作可能に接続され、第１の比例絶対温度（ＰＴＡＴ）電流を出力可能な第１の電流源と、
第１のバンドギャップトランジスタおよび第２のバンドギャップトランジスタを含み、前記バンドギャップ出力ノードに動作可能に接続されたカレントミラーと、
前記カレントミラーに動作可能に接続され、第２のＰＴＡＴ電流を出力可能な第２の電流源と、
前記バンドギャップ出力ノードおよび前記カレントミラーに動作可能に接続された第３のバンドギャップトランジスタと、を有する、
バンドギャップ電圧装置。

【請求項2】

前記第３のバンドギャップトランジスタは、前記第２の電流源を前記カレントミラーに動作可能に接続する、
請求項１に記載のバンドギャップ電圧装置。

【請求項3】

バンドギャップ入力ノードおよびバンドギャップ出力ノードに動作可能に接続され、第１の比例絶対温度（ＰＴＡＴ）電流を出力可能な第１の電流源と、
第１のバンドギャップトランジスタおよび第２のバンドギャップトランジスタを含み、前記バンドギャップ出力ノードに動作可能に接続されたカレントミラーと、
前記カレントミラーに動作可能に接続され、第２のＰＴＡＴ電流を出力可能な第２の電流源と、
前記第１のバンドギャップトランジスタ及び前記第２のバンドギャップトランジスタに動作可能に接続された分圧器と、を有する、
バンドギャップ電圧装置。

【請求項4】

バンドギャップ入力ノードおよびバンドギャップ出力ノードに動作可能に接続され、第１の比例絶対温度（ＰＴＡＴ）電流を出力可能な第１の電流源と、
第１のバンドギャップトランジスタおよび第２のバンドギャップトランジスタを含み、前記バンドギャップ出力ノードに動作可能に接続されたカレントミラーと、
前記カレントミラーに動作可能に接続され、第２のＰＴＡＴ電流を出力可能な第２の電流源と、
前記バンドギャップ入力ノードと、前記第１の電流源と、前記カレントミラーと、前記バンドギャップ出力ノードとに動作可能に接続された第１のバイアストランジスタと、を有する、
バンドギャップ電圧装置。

【請求項5】

前記第１の電流源と、前記第２の電流源と、前記第１のバイアストランジスタに動作可能に接続された第２のバイアストランジスタを更に有する、
請求項４に記載のバンドギャップ電圧装置。

【請求項6】

前記第１の電流源および前記第２の電流源は、少なくともＰＴＡＴ電流発生器を備える、
請求項１に記載のバンドギャップ電圧装置。

【請求項7】

前記第１のバンドギャップトランジスタと前記第２のバンドギャップトランジスタと前記第３のバンドギャップトランジスタのそれぞれは、バイポーラ接合トランジスタを有する、
請求項１に記載のバンドギャップ電圧装置。

【請求項8】

前記バイポーラ接合トランジスタは、前記バイポーラ接合トランジスタの形成領域を平面視した場合の中心に近接する第１のＰ＋層を有する、
請求項７に記載のバンドギャップ電圧装置。

【請求項9】

前記バイポーラ接合トランジスタは、複数のエミッタ層を少なくとも部分的に囲む第１のＮ＋層と、前記第１のＮ＋層を少なくとも部分的に囲む第２のＰ＋層とを更に有する、
請求項８に記載のバンドギャップ電圧装置。

【請求項10】

前記バイポーラ接合トランジスタは、前記第２のＰ＋層を少なくとも部分的に取り囲む第２のＮ＋層と、前記第２のＮ＋層を少なくとも部分的に取り囲む第３のＰ＋層とを更に
有する、
請求項９に記載のバンドギャップ電圧装置。

【発明の詳細な説明】

【技術分野】

【0001】

関連特許出願に対する相互参照
本出願は2019年9月3日に出願された米国仮特許出願第62/895,365号、発明の名称「低電圧コレクタ自由バンドギャップ電圧リファレンス(Low Voltage Collector Free Bandgap Voltage Reference)」の優先権を主張し、そのような出願の内容は、参照によりその全体が本明細書に組み込まれ、あたかも完全かつ完全に記載されているかのようなすべての目的のために本明細書に組み込まれる。

【0002】

本実施の形態は概して、電力変換に関し、より詳細には、低電圧コレクタフリーバンドギャップ電圧生成装置に関する。

【背景技術】

【0003】

電気または電子システムに安定した電圧リファレンスを供給することは、電圧レギュレータおよびデータコンバータを含む、ほとんどのアナログおよび混合信号集積回路において重要な構築ブロックである。

【発明の概要】

【発明が解決しようとする課題】

【0004】

電圧リファレンスは、プロセス、電圧、温度の変動に対して安定していることが望ましい。電気または電子システムの低圧動作は特に、埋め込み型、移動型、および同様の装置のために望ましい。しかし、従来のシステムでは、十分に低い電圧で安定した電圧リファレンスを効果的に生成できない場合がある。このように、低圧で安定した基準電圧を発生させる技術的解決策が望まれている。

【課題を解決するための手段】

【0005】

実施例は、バンドギャップ入力ノードおよびバンドギャップ出力ノードに動作可能に結合され、第1の比例絶対温度(PTAT)電流を出力するように動作可能な第1の電流源と、第1のバンドギャップトランジスタおよび第2のバンドギャップトランジスタを含むカレントミラーと、バンドギャップ出力ノードに動作可能に結合され、カレントミラーに動作可能に結合され、第2のPTAT電流を出力するように動作可能な第2の電流源とを有するバンドギャップ電圧装置を含む。

【0006】

実施例は、また、比例絶対温度(PTAT)電流発生器と、PTAT電流発生器に動作可能に結合されるバンドギャップ電圧装置と、バンドギャップ入力ノードおよびバンドギャップ出力ノードと、第1のバンドギャップトランジスタおよび第2のバンドギャップトランジスタを含むカレントミラーと、PTAT電流発生器およびバンドギャップ出力ノードに動作可能に結合されるカレントミラーとを含むシステムを含む。

【0007】

実施例は、また、トランジスタ装置の平面表面の中心に近接する第1のP+層と、平面表面に沿って第1のP+層を少なくとも部分的に取り囲む第1のN+層と、平面表面に沿って第1のN+層を少なくとも部分的に取り囲む第2のP+層と、平面表面に沿って第2のP+層を少なくとも部分的に取り囲む第2のN+層と、平面表面に沿って第2のN+層を少なくとも部分的に取り囲む第3のP+層とを有するバンドギャップトランジスタ装置を含む。

【0008】

本実施の形態のこれらおよび他の態様および特徴は添付の図面と併せて以下の具体的な実施例の記載を検討することにより、当業者には明らかになるのであろう。

【図面の簡単な説明】

【0009】

【図1】図１は本実施形態による例示的なシステムを示す。

【図2】図２は本実施形態による、絶対温度に比例する例示的な電流発生装置を示す図である。

【図3】図３は本実施形態による例示的なバンドギャップ電圧発生装置を示す図である。

【図4】図４は本実施形態による例示的なサーマルシャットダウンコントローラ装置を示す図である。

【図5A】図５Ａは図１のシステムおよび図２～４の装置の１つに従って動作可能な例示的なトランジスタ装置の平面図を示す図である。

【図5B】図５Ｂは図5Ａの例示的なトランジスタ装置の断面図を示す図である。

【発明を実施するための形態】

【0010】

ここで、本実施の形態を、当業者が当業者に明らかな実施例および代替物を実施することを可能にするように、本実施例の例示的な例として提供される図面に関連して詳細に説明する。特に、以下の図面および実施例は、本実施の形態の範囲を単一の実施例に限定することを意味するものではなく、説明または図示された素子の一部または全部を交換することによって他の実施例を行うことができる。さらに、本実施の形態のいくつかの要素が既知の構成要素を使用して部分的にまたは完全に実装され得る場合、本実施の形態を理解するために必須であるそのような既知の構成要素の部分のみが説明され、そのような既知の構成要素の他の部分の発明を実施するための形態は、本実施の形態を曖昧にしないように省略される。ソフトウェアで実装されるものとして説明される実施例はそれに限定されるべきではなく、本明細書で特に指定されない限り、当業者には明らかなように、ハードウェアで実装される実施例、またはソフトウェアとハードウェアの組合せを含むことができ、その逆も同様である。本明細書では単数形の構成要素を示す実施例が限定的であると見なされるべきではなく、むしろ、本明細書で特に明記しない限り、本発明は複数の同じ構成要素を含む他の実施例を包含することが意図され、その逆もまた同様である。さらに、出願人は明細書又はクレーム中のいかなる用語も、そのように明示的に記載されていない限り、珍しい又は特別な意味に起因することを意図していない。さらに、本実施の形態は、例示として本明細書で言及される既知の構成要素に対する現在および将来の既知の同等物を包含する。

【0011】

実装は、低電圧バンドギャップ電圧発生器に向けられる。幾つかの実装形態では、バイアストランジスタバイアス電圧と組み合わされたバンドギャップ電圧で、低い電源電圧動作が達成される。幾つかの実装形態では、低電源電圧動作は1.3V以上で達成され、有利には低い動作電圧で安定なバンドギャップを可能にする。いくつかの実装形態では、バンドギャップ発生装置が電流を供給することができる例示的なシステムがセルフバッファ出力を提供する。このようにして、追加のバッファは必要とされず、追加のまたは外部のバッファは、所望のバンドギャップ電圧の精度を低下させる可能性がある。いくつかの実装形態では、例示的なシステムが自己起動型であり、したがって、専用の起動回路を必要としない。いくつかの実装形態では、例示的なシステムが低電流動作を可能にし、コレクタのない設計を有する。例示的なコレクタを使用しない設計では、1つまたは複数のnウェルまたはN埋込み層ポケットが電源に接続される。この例示的な実施において、例示的なシステムまたは装置は、所望のバンドギャップ電位の精度をさらに低下させることができる少数キャリア注入に対する耐性がある。コレクタフリートランジスタ装置、装置構成等に関するコレクタ端子へのいかなる言及も、トランジスタ図、表現等の簡潔な言及であり、コレクタ領域、レイヤ等への端子コネクタを必要とするいかなるトランジスタにも限定されないことを理解されたい。

【0012】

［実施の形態１］
（半導体装置の構成）
図１は、本実施形態による例示的なシステムを示す。図１に示すように、例示的なシステム100は、入力電圧（Voltage Input）110と、電流発生器（Current Generator）120と、バンドギャップ発生器（Bandgap Generator）130と、バンドギャップ電圧出力（Bandgap Voltage Output）140と、熱シャットダウン（TSD）コントローラ（Thermal Shutdown Controller）150と、TSD制御出力（TSD Control Output）160とを含む。いくつかの実装形態では、例示的なシステム100が?40℃～+175℃の間で動作可能である。入力電圧110は、電流発生器120、バンドギャップ発生器130、およびTSDコントローラ150のうちの1つまたは複数に入力電力を供給するように動作可能である。一部の実装では、入力電圧110が例示的なシステム100に少なくとも1つのDC電圧を含むか、または供給する。幾つかの実装形態では、入力電圧110が1.5V～5.5Vの範囲である。電流発生器120はバンドギャップ発生器130およびTSDコントローラ150のうちの1つまたは複数に、少なくとも1つの定電流源または実質的に定電流源を生成するように動作可能である。いくつかの実装形態では、電流発生器120が電流発生器によって生成された電流に等しいかまたは比例する供給電流を供給する。いくつかの実装形態では、バンドギャップ発生器130およびTSDコントローラ150のうちの1つまたは複数が供給電流を受け取る。バンドギャップ発生器130は、少なくとも1つの定数または実質的に一定のバンドギャップ電圧を発生するように動作可能である。幾つかの実装形態では、例示的なシステム100がバンドギャップ出力電圧140を、所定のバンドギャップ電圧の1パーセント(±1%)以内に実質的に定数に生成する。いくつかの実装形態では、バンドギャップ発生器130が少なくとも10μAの出力を生成するように動作可能である。TSDコントローラ150は、例示的なシステム100の動作が所定のシャットダウン範囲外である場合、TSD制御出力160を生成するように動作可能である。いくつかの実装形態では、TSDコントローラが151℃～165℃のシャットダウン範囲を有する。いくつかの実装部品では、TSD制御出力160がTSDコントローラ150から生成された論理ハイまたは論理ローコンポーネントを含む。いくつかの実装形態では、TSD制御出力がTSD制御出力160の論理ロー状態中のシャットダウン起動制御出力と、TSD制御出力の論理ハイ状態中の通常動作とを示す反転論理値である。

【0013】

図２は、本実施形態による、絶対温度に比例する例示的な電流発生装置を示す図である。図２に図示されるように、例示的な回路200は電流発生器120に対応し、入力部分、カレントミラー部分、電流源部分、および電流出力部分を含む。

【0014】

入力部分は、入力ノード202および抵抗器204および206を含む。幾つかの実装形態では、入力ノード202が少なくとも入力電圧を電圧入力110から受け取り、入力電圧を抵抗器204および206に供給するように動作可能である。いくつかの実装形態では、抵抗器204および206が互いに並列に入力ノード202に動作可能に結合される。いくつかの実装形態では、抵抗器204および206のそれぞれはカレントミラー部分および電流出力部分に動作可能に結合される。

【0015】

カレントミラー部は、トランジスタ210および212を含む。幾つかの実装形態では、トランジスタ210及び212の各々が抵抗器204及び抵抗器206にそれぞれ動作可能に結合されている。幾つかの実装形態では、トランジスタ210及び212がPNPトランジスタである。幾つかの実装形態では、トランジスタ210及び212が図5A及び5Bの例示的なトランジスタに対応する。幾つかの実装形態では、抵抗器204及び206が各々、トランジスタ210及び212のそれぞれのエミッタ端子に動作可能に結合されている。いくつかの実装形態では、トランジスタ210および212のそれぞれのベース端子が互いに動作可能に結合される。幾つかの実装形態では、トランジスタ210及び212のうちの少なくとも1つのコレクタ端子がトランジスタ210及び212のそれぞれのベース端子に動作可能に結合される。いくつかの実装形態では、トランジスタ210および212が電流源部分に動作可能に結合される。電流源部分は、電流源216および218を含む。いくつかの実装形態では、電流源216および218が一定の直流電流および交流電流のうちの1つまたは複数を含む所定の定電流を提供する1つまたは複数の電気、電子、または同様の装置を含む。いくつかの実装形態では、電流源216および218のそれぞれはトランジスタ210および212のそれぞれの対応するコレクタ端子にそれぞれ動作可能に結合される。

【0016】

電流出力部分は、トランジスタ214および電流出力ノード222を含む。幾つかの実装形態では、トランジスタ214はPNPトランジスタである。幾つかの実装形態では、トランジスタ214が図5A及び5Bの例示的なトランジスタに対応する。幾つかの実装形態では、トランジスタ214のエミッタ端子がトランジスタ210及び212のうちの少なくとも1つのエミッタノードに動作可能に結合される。幾つかの実装形態では、トランジスタ214のベース端子がトランジスタ210及び212のうちの少なくとも1つのコレクタノードに動作可能に結合される。いくつかの実装形態では、トランジスタ214のコレクタノードが電流出力ノード222に動作可能に結合される。いくつかの実装形態では、電流出力ノード222が比例絶対温度(PTAT)電流を電流出力220として出力するように動作可能である。

【0017】

図３は、本実施形態による例示的なバンドギャップ電圧発生装置を示す図である。図３に示すように、例示的な回路300は、入力部、カレントミラー部、バイアス部、および出力部を含む。

【0018】

入力部分は、バンドギャップ入力ノード302、トランジスタ304、電流源330、キャパシタ334、および抵抗器336を含む。幾つかの実装形態では、バンドギャップ入力ノード302が少なくとも入力電圧を電圧入力110から受け取り、入力電圧をトランジスタ304および電流源330に供給するように動作可能である。幾つかの実装形態では、トランジスタ304が電界効果トランジスタ(FET)である。いくつかの実装形態では、トランジスタ304のソース端子がバンドギャップ入力ノード302および電流源330のうちの1つまたは複数に動作可能に結合される。いくつかの実装形態では、トランジスタ304のゲート端子が電流源330に動作可能に結合される。幾つかの実装形態では、トランジスタ304のドレイン端子がカレントミラー部、バイアス部、および出力部のうちの1つ以上に動作可能に結合される。いくつかの実装形態では、電流源300が例示的な回路200によって出力される比例絶対温度(PTAT)電流に等しい、実質的に等しい、または対応する電流を出力するように動作可能である。幾つかの実装形態では、キャパシタ334及び抵抗器336が互いに直列に且つ電流源330と並列に動作可能に結合されている。幾つかの実装形態では、キャパシタ334及び抵抗器336は補償回路を含む。

【0019】

カレントミラー部は、トランジスタ310および312、ならびに抵抗器320、322、324および326を含む。幾つかの実装形態では、トランジスタ310及び312の各々がトランジスタ304、電流源330、バイアス部、及び出力部に動作可能に結合される。幾つかの実装形態では、トランジスタ310及び312がPNPトランジスタである。幾つかの実装形態では、トランジスタ310及び312が図5A及び5Bの例示的なトランジスタに対応する。幾つかの実装形態では、抵抗器320及び324が各々、トランジスタ310及び312の各々のそれぞれのコレクタ端子に動作可能に結合されている。幾つかの実装形態では、トランジスタ310のコレクタ端子がトランジスタ312のベース端子に動作可能に結合される。幾つかの実装形態では、トランジスタ312のベース端子がトランジスタ310のコレクタ端子に動作可能に結合される。いくつかの実装では抵抗器320および322がトランジスタ310のコレクタ端子と直列に配置され、トランジスタ310のベース端子は抵抗器320および322の間に配置されたノードに動作可能に結合される。幾つかの実装形態では、抵抗器320及び322が分圧器を含む。幾つかの実装形態では、抵抗器322、324及び326は互いに動作可能に結合され、抵抗器322及び324は互いに並列で、抵抗器326と直列である。いくつかの実装形態では、抵抗器326は可変抵抗器である。幾つかの実装形態では、抵抗器326が所定のバンドギャップ出力電圧を出力するように、例示的な回路300を構成する、較正する、または類似のものに動作可能である。いくつかの実装形態では、抵抗器326が例示的な回路300の1つまたは複数の部品の電気特性を補償することによって、例示的な回路300を構成する、較正するなどするように動作可能である。

【0020】

バイアス部分は、トランジスタ306、トランジスタ314、および電流源332を含む。幾つかの実装形態では、トランジスタ306は電界効果トランジスタ(FET)である。幾つかの実装形態では、トランジスタ306がバイアスノード308に動作可能に結合され、そこからバイアス電圧を受け取るように動作可能である。いくつかの実装形態では、トランジスタ306のソース端子が電流源332およびトランジスタ314に動作可能に結合される。一部の実装では、トランジスタ306のドレイン端子が電流源330の出力およびトランジスタ304のゲート端子のうちの1つまたは複数に動作可能に結合される。いくつかの実装形態では、トランジスタ314がPNPトランジスタである。幾つかの実施形態では、トランジスタ314が図5Aおよび5Bの例示的なトランジスタに対応する。いくつかの実装形態では、トランジスタ314のコレクタ端子が電流源332の入力およびトランジスタ306の送信元端末装置のうちの1つまたは複数に動作可能に結合される。一部の実装では、トランジスタ314のベース端子がトランジスタ312および抵抗器324のコレクタ端子のうちの1つまたは複数に動作可能に結合される。いくつかの実装形態では、トランジスタ314のエミッタノードがトランジスタ310および312のうちの1つまたは複数のエミッタノードと、出力部分とに動作可能に結合される。出力部分は、バンドギャップ電圧出力140を供給するように動作可能なバンドギャップ電圧出力ノード340を含む。いくつかの実装形態では、電流源332が例示的な回路200によって出力される比例絶対温度(PTAT)電流の2倍または実質的に2倍の電流を出力するように動作可能である。

【0021】

いくつかの実装形態では、電流源330および332のうちの1つまたは複数が電流出力220に従って電流を生成し、供給し、または同様のものを行うように動作可能である。いくつかの実装形態では、電流源330および332のうちの1つまたは複数が電流出力220を受け取り、電流出力220を例示的な回路300に与えるように動作可能な1つまたは複数の電子、電子、または同様の装置を含む。あるいは、いくつかの実装形態では電流源330および332のうちの1つまたは複数が電流出力220の1つまたは複数の特性に基づいて電流を生成し、生成された電流を例示的な回路300に供給するように動作可能な1つまたは複数の電気、電子、または同様の装置を含む。

【0022】

図４は本実施形態による例示的なサーマルシャットダウンコントローラ装置を示す図である。図４に示すように、例示的な回路400は、TSD入力部分と、TSD信号発生器部分と、TSD出力部分とを含む。TSD入力部分は、TSD入力ノード402および電流源420を含む。いくつかの実装形態では、TSD入力ノード402が電圧入力110を受信するように動作可能である。いくつかの実装形態では、電流源420がその入力でTSD入力ノード402に動作可能に結合され、その入力で電圧入力110を受け取るように動作可能である。

【0023】

TSD信号発生器部分は、バンドギャップ電圧入力ノード404、抵抗器412および414、トランジスタ410、および電流源416を含む。幾つかの実装形態では、バンドギャップ電圧入力ノードがバンドギャップ電圧出力140を受信するように動作可能である。幾つかの実装形態では、バンドギャップ電圧入力ノード404が例示的な回路300のバンドギャップ電圧出力ノード340に動作可能に結合される。幾つかの実装形態では、バンドギャップ電圧入力ノード404が抵抗器412およびトランジスタ410のうちの1つ以上に動作可能に結合される。幾つかの実装形態では、トランジスタ410がPNPトランジスタである。幾つかの実施形態では、トランジスタ410が図５Ａおよび５Ｂの例示的なトランジスタに対応する。一部の実装では、トランジスタ410のエミッタ端子がバンドギャップ電圧入力ノード404および抵抗器412に動作可能に結合される。いくつかの実装形態では、トランジスタ410のコレクタ端子が電流源416に動作可能に結合される。いくつかの実装形態では、電流源416が例示的な回路200によって出力される比例絶対温度(PTAT)電流に等しい、実質的に等しい、または対応する電流を出力するように動作可能である。幾つかの実装形態では、トランジスタ410のベース端子が抵抗器412及び414に動作可能に結合される。幾つかの実装形態では、抵抗器412及び414が分圧回路を含む。

【0024】

TSD出力部は、トランジスタ422およびTSD出力ノード406を含む。いくつかの実装形態では、トランジスタ422が電界効果トランジスタ(FET)である。幾つかの実装形態では、トランジスタ422のゲート端子がトランジスタ410のコレクタ端子および電流源416の入力端子に動作可能に結合される。一部の実装では、トランジスタ422のソース端子が電流源416および抵抗器414の出力に動作可能に結合される。いくつかの実装形態では、TSD出力ノード406が電流源420の出力ノードおよびトランジスタ422のドレイン端子のうちの1つまたは複数に動作可能に結合される。いくつかの実装形態では、TSD出力ノード406がTSD制御出力160を供給する。

【0025】

いくつかの実装形態では、電流源416および420のうちの1つまたは複数が電流出力220に従って電流を生成し、供給し、または同様のものを行うように動作可能である。いくつかの実装形態では、電流源416および420のうちの1つまたは複数が電流出力220を受け取り、電流出力220を例示的な回路400に与えるように動作可能な1つまたは複数の電子、電子、または同様の装置を含む。あるいは、いくつかの実装形態では電流源416および420のうちの1つまたは複数が電流出力220の1つまたは複数の特性に基づいて電流を生成し、生成された電流を例示的な回路400に供給するように動作可能な1つまたは複数の電気、電子、または同様の装置を含む。

【0026】

図５Ａは、図１のシステムおよび図２～４の装置の1つに従って動作可能な例示的なトランジスタ装置の平面図を示す図である。図５Ａの平面図500Aに図示されるように、例示的なトランジスタ装置は、エミッタ領域、ベース領域、コレクタ領域、外側N型の領域、外側P型の領域、および装置壁領域を含む。幾つかの実装形態では、例示的なトランジスタ装置がPNPトランジスタである。幾つかの実装形態では、例示的なトランジスタがバイポーラ接合トランジスタ等である。幾つかの実装形態では、例示的なトランジスタが1つ以上の導電層、絶縁層、半導電層、または同様の層を含む1つ以上の電極パッドに接続可能である。幾つかの実装形態では、1つ以上のバンドギャップトランジスタが図５Ａおよび５Ｂの例示的なトランジスタに従って構成される。したがって、例示的なトランジスタは、電流発生器120、バンドギャップ発生器130、およびTSDコントローラ150のうちの少なくとも1つ以上に含まれ得る。いくつかの実装形態では電流発生器120、バンドギャップ発生器130、およびTSDコントローラ150のうちの1つまたは複数の1つまたは複数のトランジスタは図５Ａおよび図５Ｂの例示的なトランジスタに従って構成される。したがって、いくつかの実装形態では、本実装形態の利点が図５Ａおよび図５Ｂの例示的なトランジスタを、システム100および装置200、300、および400のうちの1つまたは複数と一体化することによって達成される。

【0027】

エミッタ領域は、1つ以上のエミッタ層510を含むことができる。いくつかの実施態様では、エミッタ層が1つ以上の半導体層またはポリマー層によって半導体基板上またはその上に形成される。幾つかの実装形態では、エミッタ領域がトランジスタ装置の平面の中心又はその近傍に位置する。一例として、半導体装置の平坦面は、そのスライスに続いて、半導体ウェハの面またはその一部を含むことができる。幾つかの実装形態では、エミッタ層が平面を含む例示的な半導体装置の上面上に形成される。幾つかの実施形態では、エミッタ領域510が半導体装置の放出器電極端子を備えるように、少なくとも1つの放出器電極パッド、リード等と接触可能である。

【0028】

ベース領域はベース層512を含むことができ、第1の浅いトレンチ(ST)層520によって少なくとも部分的に取り囲まれる。いくつかの実装形態では、ベース領域512が少なくとも1つのN+ドープ半導体層材料を含む。いくつかの実装形態では、ベース領域512が平面に沿ってエミッタ層510を少なくとも部分的に取り囲む。いくつかの実施態様では、ベース層512が例示的な装置の平坦面に沿ってエミッタ層510に近接している。いくつかの実施態様では、ベース領域512が半導体装置のベース電極端子を構成するために、少なくとも1つのベース電極パッド、リードなどと接触可能である。いくつかの実装形態では、第1のST層520がベース層512を部分的に囲み、それに近接する1つ以上の層からベース層512を少なくとも部分的に電気的に絶縁する。

【0029】

コレクタ領域はコレクタ層514を含むことができ、第2のST層520によって少なくとも部分的に取り囲まれる。いくつかの実装形態では、コレクタ層514が少なくとも1つのP+ドープ半導体層材料を含む。いくつかの実装形態では、コレクタ層514が平坦面に沿ってベース層512および第1のST層520を少なくとも部分的に取り囲む。いくつかの実装形態では、第1のST層520がベース層512をコレクタ層514から少なくとも部分的に電気的に絶縁する。いくつかの実施形態では、コレクタ層514が例示的な装置の平面に沿って第1のST層520に近接している。幾つかの実装形態では、コレクタ層514が半導体装置のコレクタ電極端子を備えるように、少なくとも1つのコレクタ電極パッド、リード等と接触可能である。いくつかの実装形態では、第2のST層520がコレクタ層514を部分的に囲み、コレクタ層514を、それに近接する1つ以上の層から少なくとも部分的に電気的に絶縁する。

【0030】

外側のN型の領域は外側のN型ドープ層516を含むことができ、第3のST層520によって少なくとも部分的に取り囲まれる。いくつかの実装形態では、外側のＮ型ドープ層516が少なくとも1つのN+ドープ半導体層材料を含む。幾つかの実装形態では、外側のＮ型ドープ層516が少なくとも部分的に、平面表面に沿ってコレクタ層514および第2のST層520を取り囲む。幾つかの実装形態では、第2のST層520が少なくとも部分的に、コレクタ層514を外側のＮ型ドープ層516から電気的に絶縁する。幾つかの実装形態では、外側のＮ型ドープ層516が例示的装置の平面に沿って第2のST層520に隣接する。いくつかの実装形態では、外側のＮ型ドープ層516が半導体装置のN型電極端子を構成するために、少なくとも1つのN型電極パッド、リードなどと接触可能である。いくつかの実装形態では、1つまたは複数のN型電極パッドがエミッタ層510、ベース層512、およびコレクタ層516のうちの1つまたは複数に動作可能に結合される。幾つかの実装形態では、第3のST層520が外側のＮ型ドープ層516を部分的に囲み、外側のＮ型ドープ層516を、それに近接する1つ以上の層から少なくとも部分的に電気的に絶縁する。

【0031】

外部P型の領域は、外部Ｐ型ドープ層518を含んでもよく、第4のST層520によって少なくとも部分的に囲まれる。いくつかの実装形態では、外側Ｐ型ドープ層518が少なくとも1つのP+ドープ半導体層材料を含む。いくつかの実装形態では、外側Ｐ型ドープ層518が平坦面に沿って外側のＮ型ドープ層516および第3ST層520を少なくとも部分的に取り囲む。幾つかの実装形態では、第3のST層520が外側のＮ型ドープ層516を外部のＰ型ドープ層518から少なくとも部分的に電気的に絶縁する。幾つかの実装形態では、外部Ｐ型ドープ層518が例示的装置の平面に沿って第3のST層520に隣接する。いくつかの実装形態では、外側Ｐ型ドープ層518が半導体装置のP型電極端子を構成するために、少なくとも1つのP型電極パッド、リードなどと接触可能である。いくつかの実装形態では、1つまたは複数のP型電極パッドがエミッタ層510、ベース層512、およびコレクタ層516のうちの1つまたは複数に動作可能に結合される。幾つかの実装形態では、第4のST層520が外部Ｐ型ドープ層518を部分的に囲み、外部Ｐ型ドープ層518を、装置壁領域を含む1つ以上の装置境界から少なくとも部分的に電気的に絶縁する。

【0032】

装置壁領域は、基板材料522を含むことができる。幾つかの実装形態では、基板材料522が少なくとも1つのエピタキシャルウェハ(epi)半導体層材料を含む。いくつかの実施態様では、基板材料が半導体ウェハとして形成され、例示的な半導体装置の平面に並行する500Aの平面に垂直な基板材料を通る平面を通る複数の半導体装置な長い平面にスライスされるか、さもなければ分離される。

【0033】

図５Ｂは、図５Ａの例示的なトランジスタ装置の断面図を示す図である。図５Ｂの断面図500Bに図示されるように、例示的なトランジスタ装置は、エミッタ領域、ベース領域、コレクタ領域、外部N型の領域、外部P型の領域、装置壁領域、および基板領域を含む。

【0034】

エミッタ領域は、エミッタ層510を含む複数のコンタクト部分をさらに含むことができる。幾つかの実装形態では、エミッタ層510の複数の接触部が埋め込みエミッタ層及びエミッタ層構造を含む。いくつかの実装形態では、埋め込みエミッタ層が少なくとも1つのP+ドープ半導体層材料を含む。幾つかの実装形態では、埋め込まれたエミッタ層がトランジスタ装置の平面の中心又はその近傍に配置される。いくつかの実施態様では、エミッタ層構造が少なくとも1つのポリマーまたは半導体層材料を含む。いくつかの実施態様では、エミッタ層構造が平坦な表面に沿って埋め込まれたエミッタを少なくとも部分的に取り囲む。幾つかの実装形態では、エミッタ層構造が半導体装置及び埋め込みエミッタ層の平面上に実質的に配置される。いくつかの実装形態では、埋め込みエミッタ層およびエミッタ層構造が知られているように、または知られるようになり得るように、1つまたは複数の相互依存または独立した半導体製造工程によって形成される。

【0035】

ベース領域は、高電圧N型拡散ドレイン(HVNDD)層560をさらに含むことができる。幾つかの実装形態ではHVNDD層560が半導体装置内に配置され、少なくとも部分的にはエミッタ層510及びベース層512の下に配置される。いくつかの実装形態では、エミッタ層510の埋め込みエミッタ層およびベース層512のうちの1つまたは複数がHVNDD層560内に少なくとも部分的に埋め込まれる。幾つかの実装形態では、エミッタ層510のエミッタ層構造がHVNDD層560の少なくとも部分的な上方に配置され、これと接触する。HVNDD層560は、その中に追加の材料を含むことができることを理解されたい。HVNDD層560は、少なくとも1つの高電圧N型の拡散ドレイン特性、特性等を有する任意の材料または材料を含むことができることをさらに理解されたい。

【0036】

コレクタ領域は、第1のpウェル層540をさらに含むことができる。いくつかの実施態様では、第1のpウェル層540が半導体装置内に配置され、少なくとも部分的にコレクタ層514の下に配置される。いくつかの実施態様では、コレクタ層514が第1のpウェル層540内に少なくとも部分的に埋め込まれる。いくつかの実装形態では、第1のST層520はさらに、HVNDD層560を第1のpウェル層540から少なくとも部分的に電気的に絶縁する。第1のpウェル層540は、その中に追加の材料を含むことができることを理解されたい。さらに、第1のpウェル層540は、少なくとも1つのpウェル特性、特性などを有する任意の材料または複数の材料を含むことができることを理解されたい。

【0037】

外部N型領域は、nウェル層550および高電圧nウェル(HVNW)層552をさらに含むことができる。いくつかの実施態様では、nウェル層550が半導体装置内に、少なくとも部分的に外側のＮ型ドープ層516の下に配置される。いくつかの実施態様では、外側のＮ型ドープ層516がnウェル層550内に少なくとも部分的に埋め込まれる。いくつかの実装形態では、第2のST層520はさらに、第1のpウェル層540をnウェル層550から少なくとも部分的に電気的に絶縁する。nウェル層550は、その中に追加の材料を含むことができることを理解されたい。さらに、nウェル層550は、少なくとも1つのnウェル特性、特性などを有する任意の材料または複数の材料を含むことができることを理解されたい。いくつかの実装形態では、HVNW層552が半導体装置内に、かつ少なくとも部分的にnウェル層550の下に配置される。いくつかの実装形態では、nウェル層550がHVNW層552内に少なくとも部分的に埋め込まれる。HVNW層552は、その中に追加の材料を含むことができることを理解されたい。さらに、HVNW層552は、少なくとも1つのnウェル特性、特性などを有する任意の材料または複数の材料を含むことができることを理解されたい。

【0038】

外側のP型領域は、第2のp型ウェル層540および外側の高電圧p型ウェル(HVPW)層542をさらに含むことができる。幾つかの実装形態では、第2のpウェル層540が半導体装置内に、及び少なくとも部分的に外側のHVPW層542より上に配置される。いくつかの実装形態では、第2のpウェル層540が外側HVPW層542内に少なくとも部分的に埋め込まれる。いくつかの実装形態では、第3のST層520はさらに、nウェル層550を第2のpウェル層540から少なくとも部分的に電気的に絶縁する。第2のpウェル層540は、その中に追加の材料を含むことができることを理解されたい。さらに、第2のpウェル層540は、少なくとも1つのpウェル特性、特性などを有する任意の材料または複数の材料を含むことができることを理解されたい。幾つかの実装形態では、外側HVPW層542が半導体装置内に、及び少なくとも部分的に第2のpウェル層540の下に配置される。いくつかの実装形態では、第2のpウェル層540が外側HVPW層542内に少なくとも部分的に埋め込まれる。外側HVPW層542は、その中に追加の材料を含むことができることを理解されたい。さらに、外側HVPW層542は、少なくとも1つのpウェル特性、特性などを有する任意の材料または複数の材料を含むことができることを理解されたい。

【0039】

基板領域は、装置壁領域の基板材料522と、内部高電圧pウェル(HVPW)層542と、N埋め込み層(NBL)530とを含むことができる。幾つかの実装形態では、基板材料522が図500Aおよび500Bの例示的トランジスタ装置の高さに沿って延在する装置壁を含む。いくつかの実施態様では、インナーHVPW層542が外側ドープ領域542と同時に形成されたドープ領域を含む。いくつかの実装形態では、HVNW層552がインナーHVPW層および外側HVPW層542を含む中間HVPW層内に形成され、その後、別個のインナーおよび外側HVPW層542を形成する。インナーHVPW層542は、その中に追加の材料を含むことができることを理解されたい。さらに、インナーHVPW層542は、少なくとも1つのpウェル特性、特性などを有する任意の材料または複数の材料を含むことができることを理解されたい。いくつかの実装形態では、NBL530が基板材料522、インナーHVPW層542、およびHVNW層552のうちの1つまたは複数に一体化される。NBL530は、少なくとも1つのN+、N?、または同様の型に従ってドープすることができる。しかしながら、NBL530は、その中に追加の材料を含むことができることを理解されたい。さらに、NBL530は、少なくとも1つのn型特性、特性などを有する任意の材料または複数の材料を含むことができることを理解されたい。

【0040】

本明細書で説明される主題は、異なる他の成分内に含まれるか、または異なる他の成分と接続された異なる構成要素を示すことがある。このように描かれたアーキテクチャは例示的なものであり、実際には、同じ機能を実現する多くの他のアーキテクチャを実装できることが理解されるべきである。概念的な意味では、同じ機能性を達成するための構成要素の任意の配置が所望の機能性が達成されるように、効果的に「関連付けられる」したがって、特定の機能性を達成するために本明細書で組み合わされる任意の2つの構成要素はアーキテクチャまたは中間構成要素に関係なく、所望の機能性が達成されるように、互いに「関連付けられる」と見なすことができる。同様に、そのように関連付けられる任意の2つの構成要素は所望の機能性を達成するために、互いに「動作可能に接続される」または「動作可能に結合される」と見なすこともでき、そのように関連付けられることができる任意の2つの構成要素は所望の機能性を達成するために、互いに「動作可能に結合可能である」。動作可能に結合可能な特定の例には物理的に結合可能および/または物理的に相互作用する部品、および/または無線で相互作用可能および/または無線で相互作用する部品、および/または論理的に相互作用可能および/または論理的に相互作用可能な部品が含まれるが、これらに限定されない。

【0041】

本明細書における複数および/または単数の用語の使用に関して、当業者は文脈および/または用途に適切であるように、複数から単数へ、および/または単数から複数へと翻訳することができる。種々単数/複数の置換は明確にするために、本明細書に明確に記載されてもよい。

【0042】

当業者であれば、一般に、本明細書で使用される項、特に添付の特許請求の範囲(例えば、添付の特許請求の範囲の本体)は一般に、「開いた」項として意図されることを理解するのであろう(例えば、「含む」という項は「含むがこれに限定されない」と解釈されるべきであり、「有する」という項は「少なくとも有する」と解釈されるべきであり、「含む」という項は、「含むがこれに限定されない」などと解釈されるべき)。

【0043】

図および説明は方法ステップの特定の順序を示すことができるが、そのようなステップの順序は上で異なるように指定されない限り、示され、説明されるものとは異なることができる。また、2つ以上の工程は上記で異なるように指定されない限り、同時に、または部分的に同時に実行されてもよい。このようなバリエーションは例えば、選択されたソフトウェア及びハードウェアシステム、並びに設計者の選択に依存し得る。全てのそのような変形は、本開示の範囲内である。同様に、記述された方法のソフトウェア実装は様々な接続ステップ、処理工程、比較ステップ、および決定ステップを達成するために、ルールベースの論理および他の論理をもつ標準プログラミング技術によって達成することができる。

【0044】

特定の数の導入されたクレームの列挙が意図される場合、そのような意図はクレームに明示的に列挙され、そのような列挙がない場合、そのような意図は存在しないことが、当業者によってさらに理解されるのであろう。例えば、理解の助けとして、以下の添付の請求項は請求項の記載を導入するための導入語句「少なくとも1つ」及び「1つ以上」の使用を含むことができるが、そのような語句の使用は、同じ請求項が「１つ以上」または「少なくとも1つ」という導入語句、及び不定冠詞「a」または「an」を含む場合であっても、不定冠詞「a」または「an」によるクレームの引用の導入が、そのような導入されたクレームの引用を含む特定のクレームを、そのような引用を1つだけ含む発明に限定することを意味すると解釈してはなりません。(例えば、「a」及び/又は「an」は典型的には「少なくとも1つ」又は「1つ以上」を意味すると解釈。さらに、たとえ導入された請求項引用の具体的な数が明示的に引用されたとしても、当業者はそのような引用が典型的には少なくとも引用された数を意味すると解釈されるべきであることを認識するのであろう(例えば、「2つの引用」の裸の引用、他の修飾語なし、典型的には少なくとも2つの引用を手段する、または2つ以上の引用)。

【0045】

さらに、「A、B、およびCなどのうちの少なくとも1つ」に類似する規約が使用される場合、一般に、そのような構成は当業者がその規約を理解することを意図する(例えば、「A、B、およびCのうちの少なくとも1つを有するシステム」はA単独、B単独、C単独、AおよびB単独、AおよびB単独、AおよびC単独、AおよびC単独、BおよびC単独、ならびに/またはA、BおよびC単独などを有するシステムを含むが、それらに限定されない)。「A、B、またはCなどのうちの少なくとも1つ」に類似する規約が使用される場合、一般に、そのような構造は当業者がその規約を理解するのであろうという意味で意図される(例えば、「A、B、またはCのうちの少なくとも1つを有するシステム」はA単独、B単独、C単独、AおよびB同士、AおよびC同士、BおよびC同士、および/またはA、BおよびC同士などを有するシステムを含むが、それらに限定されない)。さらに、説明、特許請求の範囲、または図面のいずれかにおいて、2つ以上の代替用語を提示する実質的に任意の離接的な単語および/または句は用語のうちの1つ、用語のうちのいずれか、または用語の両方を含む可能性を企図すると理解されるべきであることが、当業者によってさらに理解されるのであろう。例えば、語句「AまたはB」は、「A」または「B」または「AおよびB」の可能性を含むと理解される。

【0046】

さらに、特に断らない限り、「おおよそ」、「約」、「約」、「実質的に」などの用語の使用は、プラスまたはマイナス10パーセントを意味する。

【0047】

図示的な実施例の前述の説明は、図示および説明の目的のために提示されている。これは、開示された正確な形態に関して網羅的または限定的であることを意図するものではなく、上記の教示に照らして修正および変形が可能であり、または開示された実施例の実施から獲得され得る。本発明の範囲は、添付の特許請求の範囲およびその均等物によって定義されることが意図される。

【符号の説明】

【0048】

１００ システム
１１０ 入力電圧
１２０ 電流発生器
１３０ バンドギャップ発生器
１４０ バンドギャップ電圧出力
１５０ 熱シャットダウンコントローラ
１６０ ＴＳＤ制御出力
２０２ 入力ノード
２０４、２０６ 抵抗器
２１０、２１２、２１４ トランジスタ
２１６、２１８ 電流源
２２０ 電流出力
２２２ 電流出力ノード
３３０、３３２ 電流源
３０２ バンドギャップ入力ノード
３０４、３０６、３１０、３１２、３１４ トランジスタ
３０８ バイアスノード
３２０、３２２、３２４、３２６、３３６ 抵抗器
３３４ キャパシタ
３４０ バンドギャップ電圧出力ノード
４０２ ＴＳＤ入力ノード
４０４ バンドギャップ電圧入力ノード
４０６ ＴＳＤ出力ノード
４１０、４２２ トランジスタ
４１２、４１４ 抵抗器
４１６、４２０ 電流源
５１０ エミッタ層
５１２ ベース層
５１４ コレクタ層
５１６ Ｎ型ドープ層
５１８ Ｐ型ドープ層
５２０ トレンチ層
５２２ 基板材料
５３０ Ｎ埋め込み層
５４０ ｐウェル層
５４２ 高電圧ｐウェル層
５５０ ｎウェル層
５５２ 高電圧ｎウェル層
５６０ 高電圧Ｎ型拡散ドレイン層

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】