特許7600580IP Force 特許公報全文掲載

技術分野

集積回路、及び半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ところで、2つのMOSトランジスタのスイッチングが繰り返されると、2つのMOSトランジスタが故障してしまうことがある。特許文献1では、2つのMOSトランジスタが接続された所定のノードに印加する電圧を変化させ、2つのMOSトランジスタの故障を検出している。しかしながら、このような技術を用いる場合、所定のノードの電圧の変化を検出する必要があるため、検出回路が複雑になってしまうという問題があった。

課題を解決するための手段[発明の詳細な説明]から抜粋

前述した課題を解決する主たる本発明の集積回路は、電源電圧が印加される第1端子にソース電極が接続された第1MOSトランジスタのドレイン電極と、負荷が接続される第2端子にソース電極が接続された第2MOSトランジスタのドレイン電極と、に接続される第1ラインと、前記電源電圧より低い第1電圧が印加される第2ラインと、前記第1ラインがフローティング状態とならないよう、前記第1ラインと、前記第2ラインとを・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、複雑な構成を用いることなくスイッチの故障を検出できる集積回路を提供することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 モータ制御装置10の一例を示す図である。
【図2】 IPS21の一例を示す図である。
【図3】 電圧生成回路70の一例を示す図である。
【図4】 電圧生成回路71の一例を示す図である。
【図5】 放電回路77の一例を示す図である。
【図6】 検出回路78の動作を説明するための図である。
【図7】 NMOSトランジスタM1に電源電圧Vccの供給が停止された状態を示す図である。
【図8】 OUT端子からコイル12が外れた場合の状態を示す図である。

代表図 図1本件の代表的な図

10 モータ制御装置 11 バッテリー 12 コイル 13 ECU 20 マイコン 21 IPS 50,51 IC 60,61,83,101,102,112,116,117 ダイオード 70,71 電圧生成回路 72 制御回路 73 チャージポンプ回路 74,75,80~82,103,113,204,213 抵抗 76,130,201,202,210,211,M1,M2、M10,M11 NMOSトランジスタ 77 放電回路 100,110,111,115 ツェナーダイオード 104,118,203,212 PMOSトランジスタ 114 スイッチ 131 第1回路 132 第2回路 La~Lf ライン IN,ST,VCC,OUT,GND 端子

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります