特許 7601261 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-09

(45)【発行日】2024-12-17

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 23/36 20060101AFI20241210BHJP

【ＦＩ】

H01L23/36 C

【請求項の数】 10

(21)【出願番号】P 2023570606

(86)(22)【出願日】2021-12-28

(86)【国際出願番号】 JP2021048880

(87)【国際公開番号】W WO2023127130

(87)【国際公開日】2023-07-06

【審査請求日】2023-12-11

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110003199

【氏名又は名称】弁理士法人高田・高橋国際特許事務所

(72)【発明者】

【氏名】山口 義弘

(72)【発明者】

【氏名】東畠 猛

【審査官】豊島 洋介

(56)【参考文献】

【文献】特開２００３－２９７９８８（ＪＰ，Ａ）

【文献】特開平０８－１９１１２０（ＪＰ，Ａ）

【文献】国際公開第２０１６／０１７６８９（ＷＯ，Ａ１）

【文献】特開２０２１－００４６６８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ２３／１２ －２３／１５

Ｈ０１Ｌ２３／２９

Ｈ０１Ｌ２３／３４ －２３／３６

Ｈ０１Ｌ２３／３７３－２３／４２７

Ｈ０１Ｌ２３／４４

Ｈ０１Ｌ２３／４６７－２３／４７３

(57)【特許請求の範囲】

【請求項1】

Ａｌを主成分とする金属を含侵させた多孔質ＳｉＣと、
セラミック基板と、
前記セラミック基板の上に設けられた回路パターンと、
前記回路パターンに接合された半導体チップとを備え、
前記多孔質ＳｉＣは、前記セラミック基板を保持する保持部を有し、
前記保持部は鍵状であることを特徴とする半導体装置。

【請求項2】

前記保持部は、前記セラミック基板の外周全体を囲んで前記セラミック基板を保持することを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記保持部は、３箇所以上で前記セラミック基板の側面に接して前記セラミック基板を保持することを特徴とする請求項１に記載の半導体装置。

【請求項4】

前記セラミック基板は平面視で四角形であり、
前記保持部は前記セラミック基板の異なる３辺をそれぞれ保持することを特徴とする請求項３に記載の半導体装置。

【請求項5】

前記セラミック基板は２枚以上に分割されていることを特徴とする請求項１～４の何れか１項に記載の半導体装置。

【請求項6】

前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～５の何れか１項に記載の半導体装置。

【請求項7】

保持部を有する多孔質ＳｉＣを形成する工程と、
セラミック基板を前記保持部に保持させる工程と、
Ａｌを主成分とする金属を前記多孔質ＳｉＣに含侵させる工程と、
前記多孔質ＳｉＣに前記金属を含侵させた後に、前記セラミック基板の上面の残った前記金属をエッチングして回路パターンを形成する工程と、
前記回路パターンに半導体チップを接合する工程とを備え、
前記多孔質ＳｉＣに前記金属を含侵させる際に無加圧含侵を用いることを特徴とする半導体装置の製造方法。

【請求項8】

保持部を有する多孔質ＳｉＣを形成する工程と、
セラミック基板を前記保持部に保持させる工程と、
Ａｌを主成分とする金属を前記多孔質ＳｉＣに含侵させる工程と、
前記多孔質ＳｉＣに前記金属を含侵させた後に、前記セラミック基板の上面の残った前記金属をエッチングして回路パターンを形成する工程と、
前記回路パターンに半導体チップを接合する工程とを備え、
前記保持部が設けられていない前記セラミック基板の１辺側を、含侵時に前記金属を供給する湯口側とすることを特徴とする半導体装置の製造方法。

【請求項9】

前記多孔質ＳｉＣを切削加工して前記保持部を形成することを特徴とする請求項７又は８に記載の半導体装置の製造方法。

【請求項10】

前記保持部を有する前記多孔質ＳｉＣと３Ｄプリンターにより形成することを特徴とする請求項７又は８に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

半導体チップの高温動作化により、モジュール全体の温度が上昇し、温度変化に対する寿命への影響が懸念されている。特に、はんだ接合部については、その影響を受けやすく、モジュールの寿命の大きな制約となっている。近年、はんだよりも耐ヒートサイクル性が高い、Ａｇ系及びＣｕ系の接合材の開発が進んでいる。しかし、チップ等の小面積接合の適用は進んでいるが、絶縁基板等の大面積接合については、接合信頼性の確保が難しい状態である。また、Ａｇ系及びＣｕ系接合材ははんだに比べて高価であり、大面積に使用するには適当ではない。これに対して、多孔質ＳｉＣに加圧によりＡｌ含侵させて絶縁基板と一体成形したベース板が提案されている（例えば、特許文献１参照）が、実用化には至っていない。

【先行技術文献】

【特許文献】

【0003】

【文献】日本特開２００３－２９７９８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１では、セラミック基板の上面と多孔質ＳｉＣの上面の高さを同じにして、両者を覆うようにアルミニウム箔を設けてセラミック基板を保持している。しかし、アルミニウム箔を設ける必要があるため、製造コストが増す。また、セラミック基板の上面と多孔質ＳｉＣの上面の高さを同じにする必要があるため、設計自由度が小さい。

【0005】

本開示は、上述のような課題を解決するためになされたもので、その目的は設計自由度が高く、製造コストを低減することができる半導体装置及びその製造方法を得るものである。

【課題を解決するための手段】

【0006】

本開示に係る半導体装置は、Ａｌを主成分とする金属を含侵させた多孔質ＳｉＣと、セラミック基板と、前記セラミック基板の上に設けられた回路パターンと、前記回路パターンに接合された半導体チップとを備え、前記多孔質ＳｉＣは、前記セラミック基板を保持する保持部を有し、前記保持部は鍵状であることを特徴とする。

【発明の効果】

【0007】

本開示では、多孔質ＳｉＣの形状を工夫してセラミック基板を保持する保持部を設けている。従って、セラミック基板を保持するためのアルミニウム箔を設ける必要が無いため、製造コストを低減することができる。また、セラミック基板の上面と多孔質ＳｉＣの上面の高さを同じにする必要が無いため、設計自由度が大きい。

【図面の簡単な説明】

【0008】

【図1】実施の形態１に係る半導体装置を示す断面図である。

【図2】実施の形態１に係る半導体装置を示す上面図である。

【図3】実施の形態１に係る半導体装置の製造方法を説明するための図である。

【図4】実施の形態２に係る半導体装置を示す上面図である。

【図5】実施の形態３に係る半導体装置を示す断面図である。

【図6】実施の形態４に係る半導体装置を示す断面図である。

【図7】実施の形態５に係る半導体装置を示す上面図である。

【発明を実施するための形態】

【0009】

実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

【0010】

実施の形態１．
図１は、実施の形態１に係る半導体装置を示す断面図である。図２は、実施の形態１に係る半導体装置を示す上面図である。この半導体装置はパワーモジュールである。一体型ベース板１は、Ａｌを主成分とする金属を含侵させた多孔質ＳｉＣ２と、セラミック基板３と、セラミック基板３の上に設けられた回路パターン４とを有する。多孔質ＳｉＣ２は、セラミック基板３を保持する保持部７を有する。保持部７は、セラミック基板３の外周全体を囲んでセラミック基板３を保持する。

【0011】

一体型ベース板１の厚みは例えば３ｍｍ以上８ｍｍ以下である。一体型ベース板１は高い放熱性を有しているが、その放熱性は主にセラミック基板３に因る。セラミック基板３は、例えば、アルミナ（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（ＳｉＮ）などからなる。

【0012】

半導体チップ５が回路パターン４にはんだ材、Ａｇ焼結材又はＣｕ焼結材などの接合材６により接合されている。半導体チップ５は例えばＳｉのＩＧＢＴ及びダイオード、ＳｉＣのＭＯＳＦＥＴ及びＳＢＤなどである。半導体チップ５の上面電極はワイヤ（不図示）により端子（不図示）に電気的に接続されている。なお、一体型ベース板１に外装ケースを取り付けてもよい。さらに、その外装ケース内を封止樹脂で封止してもよい。

【0013】

続いて、本実施の形態の半導体装置の製造方法について説明する。図３は、実施の形態１に係る半導体装置の製造方法を説明するための図である。まず、ＳｉＣ（スラリ）を鋳造し、焼結して形成した多孔質ＳｉＣ２を切削加工して保持部７を形成する。または、３Ｄプリンターを用いて、保持部７を有する多孔質ＳｉＣ２を形成してもよい。次に、成形された多孔質ＳｉＣ２の保持部７にセラミック基板３を保持させる。

【0014】

次に、セラミック基板３を装着した多孔質ＳｉＣ２を、一体型ベース板１の形状をなす金型８の中に配置する。例えば無加圧含侵、加圧含侵、又はダイカストなどによりＡｌを主成分とする金属９を多孔質ＳｉＣ２に含侵させる。次に、セラミック基板３の上面に残った金属９をエッチングして回路パターン４を形成する。その後、半導体チップ５を回路パターン４に接合材６により接合し、ワイヤボンディング等を行う。

【0015】

従来は、セラミック基板の上面と多孔質ＳｉＣの上面の高さを同じにして、両者を覆うようにアルミニウム箔を設けてセラミック基板を保持していた。これに対して、本実施の形態では、多孔質ＳｉＣ２の形状を工夫してセラミック基板３を保持する保持部７を設けている。従って、セラミック基板３を保持するためのアルミニウム箔を設ける必要が無いため、製造コストを低減することができる。また、セラミック基板３の上面と多孔質ＳｉＣ２の上面の高さを同じにする必要が無いため、設計自由度が大きい。

【0016】

また、はんだ接合なしにセラミック基板３とベース板の一体化を実現している。一体型ベース板１は高い放熱性を有しているため、耐ヒートサイクル性と高放熱化を実現することができる。

【0017】

また、多孔質ＳｉＣ２に金属を含侵させる際に無加圧含侵を用いることが好ましい。無加圧含侵であれば加圧による含侵に比べてプロセスを簡略化できる。また、多孔質ＳｉＣ２に金属９を含侵させた後にセラミック基板３の上の金属９をエッチングして回路パターン４を形成する。これによりプロセスが簡略化されて製造コストを低減できる。

【0018】

実施の形態２．
図４は、実施の形態２に係る半導体装置を示す上面図である。セラミック基板３は平面視で四角形である。多孔質ＳｉＣ２は、３箇所以上でセラミック基板３の側面に接してセラミック基板３を保持する保持部７を有する。保持部７は、四角形のセラミック基板３の異なる３辺をそれぞれ保持する。保持部７が設けられていない部分からセラミック基板３を保持部７の内側に挿入する。

【0019】

３箇所以上の保持部７によりセラミック基板３の位置が決定される。また、セラミック基板３に対する応力を緩和することができる。また、多孔質ＳｉＣ２がセラミック基板の側面全面に接する実施の形態１に比べ原材料の削減が可能となり、特に３Ｄプロリンターで多孔質ＳｉＣ２を形成する場合に特に製造コストを低減できる。その他の構成及び効果は実施の形態１と同様である。

【0020】

実施の形態３．
図５は、実施の形態３に係る半導体装置を示す断面図である。多孔質ＳｉＣ２はセラミック基板３を保持する鍵状の保持部７を有する。鍵状の保持部７はセラミック基板３の側面と上面を抱き込むように設けられている。これにより、セラミック基板３が含侵時にずれるのを防ぐことができる。従って、含侵時のプロセスマージンを確保し、生産性を向上させることができる。その他の構成及び効果は実施の形態２と同様である。

【0021】

実施の形態４．
図６は、実施の形態４に係る半導体装置を示す断面図である。保持部７はセラミック基板３の異なる３辺をそれぞれ保持するように設けられている。保持部７が設けられていないセラミック基板３の１辺側を、含侵時に金属９を供給する湯口側とする。これにより、湯口側からの金属９の流動性を確保しつつ、セラミック基板３の位置決めと保持を実現することができる。その他の構成及び効果は実施の形態３と同様である。

【0022】

実施の形態５．
図７は、実施の形態５に係る半導体装置を示す上面図である。実施の形態１では大判のセラミック基板３を１枚だけ用いていたが、本実施の形態ではセラミック基板３は２枚以上に分割されている。多孔質ＳｉＣ２は、分割された２枚以上のセラミック基板３を保持する。大判のセラミック基板よりも安価な個片のセラミック基板を使用することで、製造コストを低減することができる。また、セラミック基板３に対する応力を緩和することができる。その他の構成及び効果は実施の形態１と同様である。

【0023】

なお、半導体チップ５は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。

【符号の説明】

【0024】

２ 多孔質ＳｉＣ、３ セラミック基板、４ 回路パターン、５ 半導体チップ、７ 保持部、９ 金属

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】