特許 7601477 印刷回路基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-09

(45)【発行日】2024-12-17

(54)【発明の名称】印刷回路基板及びその製造方法

(51)【国際特許分類】

   H05K 1/14 20060101AFI20241210BHJP

   H05K 3/46 20060101ALI20241210BHJP

   H01L 23/12 20060101ALI20241210BHJP

【ＦＩ】

H05K1/14 B

H05K3/46 B

H05K3/46 G

H01L23/12 N

H01L23/12 Q

【請求項の数】 16

(21)【出願番号】P 2020197133

(22)【出願日】2020-11-27

(65)【公開番号】P2022027393

(43)【公開日】2022-02-10

【審査請求日】2023-09-07

(31)【優先権主張番号】10-2020-0095724

(32)【優先日】2020-07-31

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】チョ、ジュン ヒュン

(72)【発明者】

【氏名】コ、キョン ホワン

(72)【発明者】

【氏名】ファン、チ ウォン

【審査官】内田 勝久

(56)【参考文献】

【文献】特開２０１７－１８３７１４（ＪＰ，Ａ）

【文献】特開２０２０－０４３３２０（ＪＰ，Ａ）

【文献】特開２０１６－０５８４７２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１０／００８１２３６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ １／１４

Ｈ０５Ｋ ３／３６

Ｈ０５Ｋ ３／４６

Ｈ０１Ｌ ２３／１２ － ２３／１５

(57)【特許請求の範囲】

【請求項1】

リセス部を有し、第１回路層を含む基板部と、
前記リセス部に配置され、絶縁層及びブリッジ回路層を含むブリッジと、
前記リセス部の少なくとも一部を満たし、前記ブリッジの少なくとも一部を覆う絶縁材と、
前記絶縁材上に配置される第２回路層と、
前記絶縁材及び前記ブリッジの一部を貫通し、前記第２回路層と前記ブリッジ回路層を連結する第１ビアと、を含む、印刷回路基板。

【請求項2】

前記ブリッジ回路層は前記第１回路層よりも密度が高い、請求項１に記載の印刷回路基板。

【請求項3】

前記印刷回路基板は、前記絶縁材及び前記ブリッジを貫通し、前記第２回路層と前記第１回路層を連結する第２ビアをさらに含む、請求項１または２に記載の印刷回路基板。

【請求項4】

前記ブリッジ回路層は前記第２ビアの側面と接するブリッジ回路パターンを含む、請求項３に記載の印刷回路基板。

【請求項5】

前記ブリッジ回路パターンは、前記第２ビアの側面と接する領域において前記第２ビアの側面を囲む、請求項４に記載の印刷回路基板。

【請求項6】

前記第１回路層は、前記リセス部の底面の少なくとも一部の領域に配置される回路パッドを含む、請求項１から５のいずれか一項に記載の印刷回路基板。

【請求項7】

前記回路パッドは複数であり、
複数の前記回路パッドはそれぞれ互いに離隔されて配置される、請求項６に記載の印刷回路基板。

【請求項8】

前記回路パッドは少なくとも一つ以上のホールを有する、請求項６または７に記載の印刷回路基板。

【請求項9】

前記印刷回路基板は、前記リセス部の底面と前記ブリッジとの間に配置される接着層をさらに含む、請求項１から８のいずれか一項に記載の印刷回路基板。

【請求項10】

前記第２ビアは、第１金属層、及び前記第１金属層上に配置される第２金属層を含み、
前記第１ビア及び前記第２回路層はそれぞれ、第３金属層、及び前記第３金属層上に配置される第４金属層を含み、
前記第１ビア及び前記第２回路層は互いに一体化される、請求項３から５のいずれか一項に記載の印刷回路基板。

【請求項11】

第１回路層を含む基板部にリセス部を形成する段階と、
前記リセス部に絶縁層及びブリッジ回路層を含むブリッジを配置する段階と、
前記リセス部の少なくとも一部を満たし、前記ブリッジの少なくとも一部を覆う絶縁材を形成する段階と、
前記絶縁材及び前記ブリッジの一部を貫通して前記ブリッジ回路層と連結される第１ビアを形成する段階と、を含む、印刷回路基板の製造方法。

【請求項12】

前記絶縁材及び前記ブリッジを貫通して前記第１回路層と連結される第２ビアを形成する段階をさらに含む、請求項１１に記載の印刷回路基板の製造方法。

【請求項13】

前記第２ビアを形成する段階はビアホールを形成する段階を含み、
前記ビアホールは前記ブリッジ回路層に含まれるブリッジ回路パターンの側面の少なくとも一部を露出させる、請求項１２に記載の印刷回路基板の製造方法。

【請求項14】

前記ブリッジ回路パターンはホールを有する領域を含み、
前記ビアホールは、前記ホールに対応する領域を貫通して前記ブリッジ回路パターンの側面の少なくとも一部を露出させる、請求項１３に記載の印刷回路基板の製造方法。

【請求項15】

前記リセス部を形成する段階において、前記リセス部は前記第１回路層に含まれる回路パッドの少なくとも一部を露出させる、請求項１１から１４のいずれか一項に記載の印刷回路基板の製造方法。

【請求項16】

前記ブリッジを配置する段階において、前記ブリッジは接着層を介して前記リセス部に配置される、請求項１１から１５のいずれか一項に記載の印刷回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、印刷回路基板及びその製造方法に関するものである。

【背景技術】

【0002】

最近、人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ、ＡＩ）技術などの発達に伴い、幾何級数的に増加したデータを処理するためのＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリチップ及びＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのプロセッサチップなどを含むマルチチップパッケージが用いられている。

【0003】

一方、マルチチップパッケージに用いられる印刷回路基板内に微細回路を含むブリッジを内蔵して基板上に実装された半導体チップを互いに電気的に連結する技術も開発されつつある。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明のいくつかの目的のうちの一つは、高密度回路層を含むブリッジが内蔵された印刷回路基板及びその製造方法を提供することである。

【0005】

本発明のいくつかの目的のうちの他の一つは、印刷回路基板の回路層と印刷回路基板に内蔵されたブリッジのブリッジ回路層を直接連結して電気的連結経路を最小限に抑えることができる印刷回路基板及びその製造方法を提供することである。

【課題を解決するための手段】

【0006】

本発明で提供される一例による印刷回路基板は、リセス部を有し、第１回路層を含む基板部と、上記リセス部に配置され、絶縁層及びブリッジ回路層を含むブリッジと、上記リセス部の少なくとも一部を満たし、上記ブリッジの少なくとも一部を覆う絶縁材と、上記絶縁材上に配置される第２回路層と、上記絶縁材及び上記ブリッジの一部を貫通し、上記第２回路層と上記ブリッジ回路層を連結する第１ビアと、を含む印刷回路基板であることができる。

【0007】

本発明で提供される一例による印刷回路基板の製造方法は、第１回路層を含む基板部にリセス部を形成する段階と、上記リセス部に絶縁層及びブリッジ回路層を含むブリッジを配置する段階と、上記リセス部の少なくとも一部を満たし、上記ブリッジの少なくとも一部を覆う絶縁材を形成する段階と、上記絶縁材及び上記ブリッジの一部を貫通して上記ブリッジ回路層と連結される第１ビアを形成する段階と、を含む印刷回路基板の製造方法であることができる。

【発明の効果】

【0008】

本発明のいくつかの効果のうちの一効果は、高密度回路層を含むブリッジが内蔵された印刷回路基板及びその製造方法を提供することができることである。

【0009】

本発明のいくつかの効果のうちの他の効果は、印刷回路基板の回路層と印刷回路基板に内蔵されたブリッジのブリッジ回路層を直接連結して電気的連結経路を最小限に抑えることができる印刷回路基板及びその製造方法を提供することができることである。

【図面の簡単な説明】

【0010】

【図1】電子機器システムの例を概略的に示すブロック図である。

【図2】電子機器の一例を概略的に示す斜視図である。

【図3】本発明による印刷回路基板の一例を概略的に示す断面図である。

【図4】（ａ）、（ｃ）、（ｅ）は本発明による印刷回路基板のブリッジ回路層及び第１ビア領域を概略的に示す拡大断面図、（ｂ）、（ｄ）、（ｆ）は本発明による印刷回路基板のブリッジ回路層及び第１ビア領域を概略的に示す拡大平面図である。

【図5】（ａ）、（ｃ）、（ｅ）は本発明による印刷回路基板のブリッジ回路層及び第１ビア領域を概略的に示す拡大断面図、（ｂ）、（ｄ）、（ｆ）は本発明による印刷回路基板のブリッジ回路層及び第１ビア領域を概略的に示す拡大平面図である。

【図6】（ａ）、（ｃ）、（ｅ）は本発明による印刷回路基板のブリッジ回路層及び第１ビア領域を概略的に示す拡大断面図、（ｂ）、（ｄ）、（ｆ）は本発明による印刷回路基板のブリッジ回路層及び第１ビア領域を概略的に示す拡大平面図である。

【図7】（ａ）～（ｄ）は本発明による印刷回路基板のリセス部の底面に配置される第１回路層領域の変形例を概略的に示す拡大平面図である。

【図8】（ａ）～（ｄ）は本発明による印刷回路基板のリセス部の底面に配置される第１回路層領域の変形例を概略的に示す拡大平面図である。

【図9a】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図9b】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図9c】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図9d】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図9e】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図9f】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図9g】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図9h】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図9i】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図9j】本発明による印刷回路基板の製造工程を概略的に示す図である。

【図10a】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の一例を概略的に示す図である。

【図10b】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の一例を概略的に示す図である。

【図10c】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の一例を概略的に示す図である。

【図10d】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の一例を概略的に示す図である。

【図11a】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の他の一例を概略的に示す図である。

【図11b】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の他の一例を概略的に示す図である。

【図11c】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の他の一例を概略的に示す図である。

【図11d】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の他の一例を概略的に示す図である。

【図11e】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の他の一例を概略的に示す図である。

【図11f】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の他の一例を概略的に示す図である。

【図11g】本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の他の一例を概略的に示す図である。

【図12】本発明による印刷回路基板の他の一例を概略的に示す断面図である。

【図13】本発明による印刷回路基板のさらに他の一例を概略的に示す断面図である。

【図14】本発明による印刷回路基板のさらに他の一例を概略的に示す断面図である。

【図15】本発明による印刷回路基板のさらに他の一例を概略的に示す断面図である。

【図16】本発明による印刷回路基板上に複数の半導体チップが実装されたマルチチップパッケージの一例を概略的に示す断面図である。

【発明を実施するための形態】

【0011】

以下、添付の図面を参照し、本発明について詳細に説明する。図面における要素の形状及びサイズなどは、より明確な説明のために誇張又は縮小されることができる。

【0012】

電子機器
図１は電子機器システムの例を概略的に示すブロック図である。

【0013】

図１を参照すると、電子機器１０００は、メインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０が物理的及び／又は電気的に連結されている。これらは、後述する他の電子部品とも結合されて、様々な信号ライン１０９０を形成する。

【0014】

チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップ；アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることは言うまでもない。また、これらチップ関連部品１０２０が互いに組み合わされてもよいことは言うまでもない。チップ関連部品１０２０は、上述のチップ又は電子部品を含むパッケージの形態であってもよい。

【0015】

ネットワーク関連部品１０３０としては、Ｗｉ－Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の多数の無線又は有線標準やプロトコルのうち任意のものが含まれ得る。また、ネットワーク関連部品１０３０が、チップ関連部品１０２０とともに互いに組み合わされてもよいことは言うまでもない。

【0016】

その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これらに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられるチップ部品の形態の受動部品などが含まれ得る。また、その他の部品１０４０が、チップ関連部品１０２０及び／又はネットワーク関連部品１０３０とともに互いに組み合わされてもよいことは言うまでもない。

【0017】

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／または電気的に連結されているか、又は連結されていない他の電子部品を含むことができる。他の電子部品としては、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、電池１０８０が挙げられる。但し、これらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、羅針盤、加速度計、ジャイロスコープ、スピーカー、大容量記憶装置（例えば、ハードディスクドライブ）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）などであってもよい。また、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることは言うまでもない。

【0018】

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。

【0019】

図２は電子機器の一例を概略的に示す斜視図である。
図２を参照すると、電子機器は、例えば、スマートフォン１１００であってもよい。スマートフォン１１００の内部には、メインボード１１１０が収容されており、かかるメインボード１１１０には、様々な電子部品１１２０が物理的及び／又は電気的に連結されている。また、カメラモジュール１１３０及び／又はスピーカー１１４０のように、メインボード１１１０に物理的及び／又は電気的に連結されているか、又は連結されていない他の電子部品が内部に収容されている。電子部品１１２０の一部は、上述したチップ関連部品であることができ、例えば、半導体パッケージ１１２１であってもよいが、これに限定されるものではない。半導体パッケージ１１２１は、多層電子部品内蔵基板の形態のパッケージ基板上に半導体チップや受動部品などが表面実装された形態であることができるが、これに限定されるものではない。一方、電子機器は、必ずしもスマートフォン１１００に限定されるものではなく、上述のように、他の電子機器であってもよいことは言うまでもない。

【0020】

印刷回路基板
図３は本発明による印刷回路基板の一例を概略的に示す断面図である。

【0021】

図３を参照すると、一例による印刷回路基板１００Ａは、コア基板部１１０、第１基板部１２０Ａ、第２基板部１２０Ｂ、ブリッジ１３０、絶縁材１５１、第３回路層１５２、第１ビア１５３Ａ、第２ビア１５３Ｂ、及び第３ビア１５３Ｃを含む。但し、一例による印刷回路基板１００Ａは、第１ビア１５３Ａ、第２ビア１５３Ｂ、及び第３ビア１５３Ｃのうち一部だけを含むこともできる。また、後述する他の一例による印刷回路基板のように、コア基板部１１０及び第２基板部１２０Ｂは、省略可能な付加的な構成であることを事前に明らかにしておく。

【0022】

コア基板部１１０は、コア層１１１、コア層１１１の両面に配置されるコア回路層１１２、及びコア層１１１を貫通してコア層１１１の両面に配置されるコア回路層１１２のそれぞれを互いに連結する貫通ビア１１３を含むことができる。図面上において、コア層１１１を単数の層で示したが、印刷回路基板は、設計に応じて、複数のコア層１１１が積層される多層コア基板の構造を有することもできる。

【0023】

コア層１１１は、基板の剛性を図ることで基板の反りを抑えるなどの役割を果たすことができる。コア層１１１は、第１絶縁層１２１Ａ及び第２絶縁層１２１Ｂのそれぞれよりも厚い厚さを有することができる。コア層１１１の形成材料は、特に限定されるものではないが、絶縁性を有する材料であれば、いかなるものであっても用いることができる。例えば、銅箔積層板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ；ＣＣＬ）又はアンクラッド 銅箔積層板（Ｕｎｃｌａｄ ＣＣＬ）を用いることができる。或いは、ガラス基板やセラミック基板などのような他の種類の材料で構成されることもできるが、これらに制限されるものではない。

【0024】

コア回路層１１２は、設計に応じて、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。コア回路層１１２の形成材料としては、導電性材料を用いることができ、例えば、回路層に使用可能な公知の金属材料を用いることができる。

【0025】

貫通ビア１１３の形成材料として導電性材料を用いることもできる。貫通ビア１１３は、導電性材料で完全に充填されたものであってもよく、導電性材料がビアホールの壁に沿って形成されたものであってもよい。貫通ビア１１３が、導電性材料がビアホールの壁に沿って形成されたものである場合、ビアホールの内部は絶縁性物質で充填されたものであってもよい。

【0026】

第１基板部１２０Ａは、リセス部１２１ｈを有し、第１絶縁層１２１Ａ、第１絶縁層１２１Ａに埋め込まれた第１回路層１２２Ａ、及び第１絶縁層１２１Ａに埋め込まれ、互いに異なる層に配置される第１回路層１２２Ａを連結する第１ビア層１２３Ａを含むことができる。このとき、第１基板部１２０Ａに含まれる第１絶縁層１２１Ａ、第１回路層１２２Ａ、及び第１ビア層１２３Ａのそれぞれの数は特に制限されない。

【0027】

図面に示すように、第１基板部１２０Ａは、コア基板部１１０の一面上に配置されることができ、リセス部１２１ｈが形成された面の反対面がコア基板部１１０を向くように配置されることができる。

【0028】

リセス部１２１ｈは第１絶縁層１２１Ａの少なくとも一部を貫通する。図面に示すように、リセス部１２１ｈは、第１絶縁層１２１Ａを貫通する方向に沿って幅が狭くなる形状を有してもよく、第１絶縁層１２１Ａを貫通する方向に沿って幅が一定の形状を有してもよい。リセス部１２１ｈの底面の少なくとも一部の領域には、第１回路層１２２Ａに含まれる回路パッドが配置されることができる。これについては後述する。

【0029】

第１絶縁層１２１Ａは、複数の絶縁層が積層されて形成されたものであってもよい。このとき、複数の絶縁層間の境界が区別されてもよく、複数の絶縁層が一体化されて複数の絶縁層間の境界が明確でなくてもよい。第１絶縁層１２１Ａの形成材料としては、絶縁材料、例えば、プリプレグ（ＰＰＧ）などを用いることができる。

【0030】

第１回路層１２２Ａは、他の層に配置される第１回路層１２２Ａ、コア回路層１１２、及び第３回路層１５２のうち少なくともいずれか一つと連結されることができる。第１回路層１２２Ａは、設計デザインに応じて、様々な機能を行うことができる。例えば、第１回路層１２２Ａは、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。第１回路層１２２Ａの形成材料としては、導電性材料を用いることができ、例えば、回路層に使用可能な公知の金属材料を用いることができる。第１回路層１２２Ａは、リセス部１２１ｈの底面の少なくとも一部の領域に配置される回路パッドを含むことができる。

【0031】

第１ビア層１２３Ａは、第１絶縁層１２１Ａの一部を貫通して第１回路層１２２Ａを他の層に配置される第１回路層１２２Ａ及び／又はコア回路層１１２と互いに連結することができる。第１ビア層１２３Ａの形成材料としても導電性材料を用いることができ、テーパー状や円筒状などの公知の形状が適用されることができる。

【0032】

第２基板部１２０Ｂは、第２絶縁層１２１Ｂ、第２絶縁層１２１Ｂに埋め込まれた第２回路層１２２Ｂ、及び第２絶縁層１２１Ｂに埋め込まれ、互いに異なる層に配置される第２回路層１２２Ｂを連結する第２ビア層１２３Ｂを含むことができる。

【0033】

第２基板部１２０Ｂは、コア基板部１１０の第１基板部１２０Ａが配置された一面の反対面である他面上に配置されることができる。

【0034】

一方、第２基板部１２０Ｂには、第１基板部１２０Ａとは異なり、リセス部が形成されなくてもよく、第２基板部１２０Ｂ側にはブリッジ１３０が配置されなくてもよい。

【0035】

第２絶縁層１２１Ｂ、第２回路層１２２Ｂ、及び第２ビア層１２３Ｂのそれぞれに対しては、第１絶縁層１２１Ａ、第１回路層１２２Ａ、及び第１ビア層１２３Ａのそれぞれの説明が実質的に同一に適用することができる。

【0036】

ブリッジ１３０は、第１基板部１２０Ａ上に配置され、図面に示すように、リセス部１２１ｈに配置されることができる。ブリッジ１３０は、絶縁層１３１及びブリッジ回路層１３２を含むことができる。ブリッジ回路層１３２は複数であってもよく、絶縁層１３１も複数であってもよい。ブリッジ１３０は、基板上に実装される複数の半導体チップを互いに電気的に連結する役割を果たす。

【0037】

絶縁層１３１は有機絶縁層であってもよいが、これに制限されるものではなく、ガラス、シリコン、セラミックなどの絶縁材料で形成されることができる。絶縁層１３１が有機絶縁層である場合には、複数の絶縁層を積層する公知の印刷回路基板の製造工程を介してブリッジ１３０を製造することができる。

【0038】

ブリッジ回路層１３２は、高密度の回路層であってもよく、第１回路層１２２Ａよりも密度が高い。また、第２回路層１２２Ｂよりも密度が高くてもよい。これにより、ブリッジ回路層１３２は、第１回路層１２２Ａ及び／又は第２回路層１２２Ｂよりも微細な回路を有することができる。ブリッジ回路層１３２は、第１ビア１５３Ａと接することができ、第１ビア１５３Ａを介して第３回路層１５２及び第１回路層１２２Ａのそれぞれと連結されることができる。また、ブリッジ回路層１３２は、第２ビア１５３Ｂを介して第３回路層１５２と連結されることもできる。

【0039】

一方、一例による印刷回路基板１００Ａは、リセス部１２１ｈの底面とブリッジ１３０との間に配置される接着層１４０をさらに含むことができる。接着層１４０は、ブリッジ１３０をリセス部１２１ｈの底面に固定する役割を果たすことができる。このとき、第１ビア１５３Ａは、絶縁材１５１及びブリッジ１３０を貫通して接着層１４０をさらに貫通することができる。接着層１４０の形成材料としては、公知のテープなどを用いることができる。

【0040】

絶縁材１５１は、リセス部１２１ｈの少なくとも一部を満たし、ブリッジ１３０の少なくとも一部を覆うことができる。例えば、絶縁材１５１は、リセス部１２１ｈとブリッジ１３０との間の空間を満たし、リセス部１２１ｈ及びブリッジ１３０上にそれぞれ延長されてリセス部１２１ｈ及びブリッジ１３０のそれぞれの一面を覆うことができる。絶縁材１５１の形成材料としては、絶縁材料を用いることができ、例えば、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）を用いることができるが、これに限定されるものではない。

【0041】

第３回路層１５２は、絶縁材１５１上に配置され、第１回路層１２２Ａ及びブリッジ回路層１３２のうち少なくともいずれか一つと連結されることができる。第３回路層１５２は、設計に応じて、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。第３回路層１５２の形成材料としては、導電性材料を用いることができ、例えば、回路層に使用可能な公知の金属材料を用いることができる。

【0042】

一方、一例による印刷回路基板１００Ａは、第１ビア１５３Ａ、第２ビア１５３Ｂ、及び第３ビア１５３Ｃのうち少なくとも一つを含むことができる。

【0043】

第１ビア１５３Ａは、絶縁材１５１及びブリッジ１３０を貫通し、第３回路層１５２と第１回路層１２２Ａを連結することができる。このとき、第１ビア１５３Ａは、第３回路層１５２及び第１回路層１２２Ａのそれぞれと接して第３回路層１５２と第１回路層１２２Ａを直接連結することができる。一例による印刷回路基板１００Ａが接着層１４０をさらに含む場合、第１ビア１５３Ａは、接着層１４０をさらに貫通することができる。第１ビア１５３Ａ及び第３回路層１５２は、一体化されてもよく、互いに境界を有して区別されてもよい。

【0044】

一例による印刷回路基板１００Ａは、第１ビア１５３Ａを介して第３回路層１５２と第１回路層１２２Ａを直接連結することができる。これにより、第３回路層１５２と第１回路層１２２Ａとの間の電気的連結経路を最小限に抑えることができる。

【0045】

第２ビア１５３Ｂは、絶縁材１５１を貫通して第３回路層１５２とブリッジ回路層１３２を互いに連結することができる。図１５に示すように、第２ビア１５３Ｂがブリッジ１３０の内側に埋め込まれたブリッジ回路層１３２と連結される場合、第２ビア１５３Ｂは、絶縁材１５１及びブリッジ１３０の一部を貫通することができる。このとき、第２ビア１５３Ｂは、絶縁材１５１及び絶縁層１３１の一部を貫通することができる。第２ビア１５３Ｂ及び第３回路層１５２は一体化されることができる。但し、これに制限されるものではなく、第２ビア１５３Ｂ及び第３回路層１５２は互いに境界を有して区別されることもできる。

【0046】

第３ビア１５３Ｃは、絶縁材１５１及び第１絶縁層１２１Ａを貫通し、第３回路層１５２と第１回路層１２２Ａを互いに連結することができる。図面に示すものとは異なり、第１回路層１２２Ａの一部は、第１絶縁層１２１Ａ上に露出して絶縁材１５１で覆われることができる。このとき、第３ビア１５３Ｃは、絶縁材１５１だけを貫通することもできる。第３ビア１５３Ｃ及び第３回路層１５２は一体化されることができる。但し、これに制限されるものではなく、第３ビア１５３Ｃ及び第３回路層１５２は互いに境界を有して区別されることもできる。

【0047】

第１ビア１５３Ａ、第２ビア１５３Ｂ、及び第３ビア１５３Ｃのそれぞれの形成材料としても導電性材料を用いることができ、テーパー状、円筒状などの公知の形状が適用されることができる。

【0048】

一方、一例による印刷回路基板１００Ａは、絶縁材１５１上に配置され、第３回路層１５２の少なくとも一部を露出させる開口部を有する保護層１６０をさらに含むことができる。保護層１６０の形成材料としては、絶縁材料、例えば、ソルダーレジスト（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）を用いることができる。

【0049】

また、一例による印刷回路基板１００Ａは、保護層１６０上に配置され、第３回路層１５２と連結される連結導体１７０をさらに含むこともできる。連結導体１７０の形成材料としては、導電性材料、例えば、導電性ポスト（ｐｏｓｔ）及び／又はソルダーボール（ｓｏｌｄｅｒ ｂａｌｌ）を用いることができる。

【0050】

一方、図面に示すように、第２基板部１２０Ｂ上にも絶縁材１５１、第３回路層１５２、第３ビア１５３ｃ、及び保護層１６０のうち少なくとも一つ以上が配置されることができる。このとき、第２基板部１２０Ｂはリセス部を有さないため、絶縁材１５１は、第２基板部１２０Ｂの一面を覆うように形成されることができる。但し、設計に応じて、第２基板部１２０Ｂ上に絶縁材１５１が配置されなくてもよく、第３回路層１５２が第２絶縁層１２１Ｂ上に直接配置されてもよい。

【0051】

図４～図６（ａ）、（ｃ）、（ｅ）は本発明による印刷回路基板のブリッジ回路層及び第１ビア領域を概略的に示す拡大断面図、図４～図６（ｂ）、（ｄ）、（ｆ）は本発明による印刷回路基板のブリッジ回路層及び第１ビア領域を概略的に示す拡大平面図である。

【0052】

図４（ａ）及び図４（ｂ）はそれぞれ一例による印刷回路基板１００Ａによるブリッジ回路層１３２及び第１ビア１５３Ａの領域を示す断面図及び平面図である。

【0053】

図面を参照すると、ブリッジ回路層１３２は、第１ビア１５３Ａの側面と接するブリッジ回路パターンを含むことができる。

【0054】

ブリッジ回路パターンは、ホール（ｈｏｌｅ）を有する領域を含むことができる。例えば、ブリッジ回路パターンは、リング（ｒｉｎｇ）状を有することができる。このとき、第１ビア１５３Ａを形成するためのビアホール形成時に、ビアホールは、ブリッジ回路パターンのホール（ｈｏｌｅ）に対応する領域を貫通することができ、ブリッジ回路パターンの側面の少なくとも一部を露出させることができる。これにより、第１ビア１５３Ａはブリッジ回路パターンのホール（ｈｏｌｅ）を満たすことができ、ブリッジ回路パターンは第１ビア１５３Ａの側面と接する領域における第１ビア１５３Ａの側面を囲むことができる。

【0055】

図４（ｃ）及び図４（ｄ）はそれぞれ一実施例の変形例によるブリッジ回路層１３２及び第１ビア１５３Ａの領域を示す断面図及び平面図である。

【0056】

上述した第１ビア１５３Ａを形成するためのビアホール加工時にビアホールの直径がブリッジ回路パターンのホールの直径よりも大きく加工される場合、ビアホールが形成される領域におけるブリッジ回路パターンの一面は加工されずに残ることができる。これにより、ブリッジ回路パターンの一面の少なくとも一部はビアホールを介して露出することができ、ビアホールを満たす第１ビア１５３Ａはブリッジ回路パターンの露出した面を覆うことができる。このとき、ブリッジ回路パターンの露出した一面は第３回路層１５２と向かい合う面であることができる。

【0057】

また、ビアホールは、ブリッジ回路パターンのホールの周囲に沿ってさらに加工されることができる。このとき、ブリッジ回路パターンは加工されないため、さらに加工される下部ビアホール領域はブリッジ回路パターンを露出させる上部ビアホール領域よりも狭い幅を有することができる。

【0058】

図４（ｅ）及び図４（ｆ）はそれぞれ一実施例の変形例によるブリッジ回路層１３２及び第１ビア１５３Ａの領域を示す断面図及び平面図である。

【0059】

上述のように、ビアホールは、ブリッジ回路パターンのホールの周囲に沿ってさらに加工されることができ、この際にさらに加工される下部ビアホール領域はブリッジ回路パターンのホール（ｈｏｌｅ）よりも大きい直径を有することができる。これにより、第１ビア１５３Ａの側面と接するブリッジ回路パターンの少なくとも一部は、ビアホールの領域に突出することができる。

【0060】

図５（ａ）及び図５（ｂ）はそれぞれ他の実施例によるブリッジ回路層１３２及び第１ビア１５３Ａの領域を示す断面図及び平面図である。

【0061】

図面を参照すると、他の実施例の場合、図４（ａ）及び図４（ｂ）に示す構造におけるブリッジ回路層１３２は、絶縁層１３１に埋め込まれず、絶縁層１３１の一面上に配置される。

【0062】

図５（ｃ）及び図５（ｄ）はそれぞれ他の実施例の変形例によるブリッジ回路層１３２及び第１ビア１５３Ａの領域を示す断面図及び平面図である。

【0063】

図面を参照すると、図４（ｃ）及び図４（ｄ）についての説明で上述したように、第１ビア１５３Ａを形成するためのビアホール加工時にビアホールの直径がブリッジ回路パターンのホールの直径よりも大きく加工される場合、ビアホールが形成される領域におけるブリッジ回路パターンの一面は加工されずに残ることができる。これにより、ブリッジ回路パターンの一面の少なくとも一部はビアホールを介して露出することができ、ビアホールを満たす第１ビア１５３Ａはブリッジ回路パターンの露出した面を覆うことができる。このとき、ブリッジ回路パターンの露出した一面は、第３回路層１５２と向かい合う面であることができる。

【0064】

図５（ｅ）及び図５（ｆ）はそれぞれ他の実施例の変形例によるブリッジ回路層１３２及び第１ビア１５３Ａの領域を示す断面図及び平面図である。

【0065】

上述のように、ビアホールはブリッジ回路パターンのホールの周囲に沿ってさらに加工されることができ、この際にさらに加工される下部ビアホール領域はブリッジ回路パターンのホール（ｈｏｌｅ）よりも大きい直径を有することができる。これにより、第１ビア１５３Ａの側面と接するブリッジ回路パターンの少なくとも一部は、ビアホールの領域に突出することができる。

【0066】

図６（ａ）及び図６（ｂ）はそれぞれ他の実施例によるブリッジ回路層１３２及び第１ビア１５３Ａの領域を示す断面図及び平面図である。

【0067】

図面を参照すると、他の実施例の場合、図４（ａ）及び図４（ｂ）に示す構造におけるブリッジ回路パターンは、ホール（ｈｏｌｅ）を有する領域を含まず、ブリッジ回路パターンの端部が第１ビア１５３Ａの側面と接する。

【0068】

一方、第１ビア１５３Ａを形成するためのビアホール加工時に、ブリッジ回路パターンの端部と隣接するようにビアホールを形成することができる。このようにビアホールを形成する場合、ビアホールは、ブリッジ回路パターンの側面を露出させることができる。これにより、ビアホールを満たす第１ビア１５３Ａは、露出したブリッジ回路パターンの側面と接することができる。

【0069】

図６（ｃ）及び図６（ｄ）はそれぞれ他の実施例の変形例によるブリッジ回路層１３２及び第１ビア１５３Ａの領域を示す断面図及び平面図である。

【0070】

図面を参照すると、第１ビア１５３Ａを形成するためのビアホール加工時に、ビアホールが形成される領域におけるブリッジ回路パターンの一面は加工されずに残ることができる。これにより、ブリッジ回路パターンの一面の少なくとも一部はビアホールを介して露出することができ、ビアホールを満たす第１ビア１５３Ａはブリッジ回路パターンの露出した面を覆うことができる。このとき、ブリッジ回路パターンの露出した一面は、第３回路層１５２と向かい合う面であることができる。

【0071】

図６（ｅ）及び図６（ｆ）はそれぞれ他の実施例の変形例によるブリッジ回路層１３２及び第１ビア１５３Ａの領域を示す断面図及び平面図である。

【0072】

上述のように、ビアホールは、ブリッジ回路パターンのホールの周囲に沿ってさらに加工されることができ、この際にさらに加工される下部ビアホール領域はブリッジ回路パターンの側部に配置されたビアホール領域よりも大きな直径を有することができる。これにより、第１ビア１５３Ａの側面と接するブリッジ回路パターンの少なくとも一部は、ビアホールの領域に突出することができる。

【0073】

図７及び図８（ａ）～（ｄ）は本発明による印刷回路基板のリセス部の底面に配置される第１回路層領域の変形例を概略的に示す拡大平面図である。

【0074】

一例による印刷回路基板１００Ａの第１回路層１２２Ａは、リセス部１２１ｈの底面の少なくとも一部の領域に配置される回路パッドを含む。このとき、第１ビア１５３Ａは、回路パッドと接して回路パッドと第３回路層１５２を連結することができる。

【0075】

図７（ａ）を参照すると、第１回路層１２２Ａの回路パッドは、単一のパッドであることができ、リセス部１２１ｈの底面全体を覆うように配置されることができる。

【0076】

図７（ｂ）、図７（ｃ）、図８（ａ）、及び図８（ｂ）を参照すると、第１回路層１２２Ａの回路パッドは複数の回路パッドであることができ、複数の回路パッドはそれぞれ互いに離隔されて配置されることができる。このとき、複数の回路パッドはそれぞれ、四角形や円形などの様々な形状を有することができる。

【0077】

図８（ｃ）及び図８（ｄ）を参照すると、第１回路層１２２Ａの回路パッドは少なくとも一つ以上のホールを有することができ、第１絶縁層１２１Ａの一部の領域はホールを介して露出することができる。このとき、回路パッドに形成されるホールは、ガス抜き（ｄｅｇａｓｓｉｎｇ）の役割を果たすことができる。

【0078】

一方、第１回路層１２２Ａに含まれる回路パッドは様々な形状を有することができる。これにより、設計に応じて、様々な役割を果たすことができる。例えば、回路パッドはそれぞれ、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パッド、パワー（ＰｏＷｅＲ：ＰＷＲ）パッド、信号（Ｓｉｇｎａｌ：Ｓ）パッドなどの役割を果たすことができ、様々な目的のために、電気的経路を提供することができる。

【0079】

図９ａ～図９ｊは本発明による印刷回路基板の製造工程を概略的に示す図である。

【0080】

図９ａを参照すると、先ずコア層１１１を設ける。コア層１１１は、両面に金属箔１１１ｍが付着した金属箔積層板であることができる。

【0081】

次に、図９ｂを参照すると、コア層１１１の両面にコア回路層１１２を形成し、コア層１１１を貫通してコア層１１１の両面に配置されるコア回路層１１２のそれぞれを互いに連結する貫通ビア１１３を形成する。コア回路層１１２及び貫通ビア１１３は、レーザードリルや機械ドリルなどを用いてビアホールを形成した後、公知のめっき工程を介して形成することができる。このとき、金属箔１１１ｍはシード（ｓｅｅｄ）層の役割を果たすことができる。

【0082】

次に、図９ｃを参照すると、コア基板部１１０の一面及び他面上にそれぞれ第１絶縁層１２１Ａ、第１回路層１２２Ａ、及び第１ビア層１２３Ａを含む第１基板部１２０Ａと、第２絶縁層１２１Ｂ、第２回路層１２２Ｂ、及び第２ビア層１２３Ｂを含む第２基板部１２０Ｂとを形成する。

【0083】

第１絶縁層１２１Ａ及び第２絶縁層１２１Ｂはそれぞれ、複数の絶縁層を積層する方法で形成することができる。例えば、未硬化状態のプリプレグを積層した後、硬化する方法で形成することができるが、これに制限されるものではない。

【0084】

第１回路層１２２Ａ、第２回路層１２２Ｂ、第１ビア層１２３Ａ、及び第２ビア層１２３Ｂもそれぞれ、レーザードリルや機械ドリルなどを用いてビアホールを形成した後、公知のめっき工程を介して形成することができる。

【0085】

次に、図９ｄを参照すると、第１基板部１２０Ａにリセス部１２１ｈを形成する。リセス部１２１ｈの形成方法は、特に制限されず、レーザードリルや機械ドリルなどの公知の方法を用いることができる。リセス部１２１ｈは、第１基板部１２０Ａの一部だけを貫通するように形成することができる。このとき、第１回路層１２２Ａに含まれる回路パッドが加工停止層の役割を果たすことができる。これにより、リセス部１２１ｈは回路パッドの少なくとも一部を露出させることができ、リセス部１２１ｈの底面の少なくとも一部の領域には回路パッドが配置されることができる。このとき、回路パッドが配置されない領域において第１絶縁層１２１Ａがさらに深く加工されることができる。そのため、リセス部１２１ｈの底面は、リセス部１２１ｈを介して露出する第１回路層１２２Ａの回路パッドの一面と段差を有することができる。また、リセス部１２１ｈの底面は平坦ではない構造を有することができる。例えば、リセス部１２１ｈの一領域における底面は、他の領域における底面よりも高いか又は低い位置に位置することができる。

【0086】

次に、図９ｅを参照すると、リセス部１２１ｈにブリッジ１３０を配置する。このとき、ブリッジ１３０は、接着層１４０を介してリセス部１２１ｈの底面に固定する方法を用いて配置することができる。

【0087】

次に、図９ｆを参照すると、第１基板部１２０Ａ上に絶縁材１５１を形成する。このとき、第２基板部１２０Ｂ上にも絶縁材１５１を形成することができる。絶縁材１５１は、リセス部１２１ｈの少なくとも一部を満たし、ブリッジ１３０の少なくとも一部を覆うように形成することができる。絶縁材１５１は、ＡＢＦなどを積層した後、硬化する方法で形成することができる。

【0088】

次に、図９ｇを参照すると、第１ビアホール１５３Ａｈ、第２ビアホール１５３Ｂｈ、及び第３ビアホール１５３Ｃｈをそれぞれ形成する。第１ビアホール１５３Ａｈ、第２ビアホール１５３Ｂｈ、及び第３ビアホール１５３Ｃｈはそれぞれ、レーザードリルや機械ドリルなどを用いて形成することができる。第１ビアホール１５３Ａｈは絶縁材１５１及びブリッジ１３０を貫通して接着層１４０をさらに貫通するように形成することができる。第２ビアホール１５３Ｂｈは絶縁材１５１を貫通するように形成することができ、ブリッジ１３０の一部をさらに貫通するように形成することもできる。第３ビアホール１５３Ｃｈは絶縁材１５１及び第１絶縁層１２１Ａを貫通するように形成することができ、絶縁材１５１だけを貫通するように形成することもできる。第１ビアホール１５３Ａｈ、第２ビアホール１５３Ｂｈ、及び第３ビアホール１５３Ｃｈはそれぞれ、レーザードリルや機械ドリルなどを用いて形成することができる。

【0089】

次に、図９ｈを参照すると、第１ビアホール１５３Ａｈ、第２ビアホール１５３Ｂｈ、及び第３ビアホール１５３Ｃｈをそれぞれ満たすことで第１ビア１５３Ａ、第２ビア１５３Ｂ、及び第３ビア１５３Ｃをそれぞれ形成し、且つ第３回路層１５２を形成する。第１ビア１５３Ａ、第２ビア１５３Ｂ、及び第３ビア１５３Ｃ、及び第３回路層１５２はそれぞれ、公知のめっき工程を介して形成することができ、これについては図１０ａ～図１１ｇの説明で詳述する。

【0090】

次に、図９ｉを参照すると、絶縁材１５１上に保護層１６０を形成する。保護層１６０は、ソルダーレジスト（ｓｏｌｄｅｒ ｒｅｓｉｓｔ）などの絶縁材料を積層した後、硬化する方法などで形成することができる。また、保護層１６０に第３回路層１５２の少なくとも一部を露出させる開口部を形成する。

【0091】

次に、図９ｊを参照すると、保護層１６０上に連結導体１７０を形成する。連結導体１７０は、公知のめっき工程を介して形成することができ、保護層１６０に形成される開口部を満たすように形成され、第３回路層１５２と連結されることができる。

【0092】

図１０ａ～図１０ｄは本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の一例を概略的に示す図である。

【0093】

図１０ａを参照すると、絶縁材１５１、ブリッジ１３０、及び接着層１４０を貫通する第１ビアホール１５３Ａｈ、絶縁材１５１を貫通する第２ビアホール１５３Ｂｈ、及び絶縁材１５１及び第１絶縁層１２１Ａを貫通する第３ビアホール１５３Ｃｈをそれぞれ形成する。また、絶縁材１５１の表面、及び第１ビアホール１５３Ａｈ、第２ビアホール１５３Ｂｈ、及び第３ビアホール１５３Ｃｈのそれぞれの壁面に沿って第１金属層２１１を形成する。第１金属層２１１は、無電解めっきを介して形成することができ、シード層の役割を果たすことができる。

【0094】

次に、図１０ｂを参照すると、絶縁材１５１上にフォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００を形成する。このとき、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００には、露光及び現像工程を介して第１ビア１５３Ａ、第２ビア１５３Ｂ、第３ビア１５３Ｃ、及び第３回路層１５２が形成される領域に開口部が形成されることができる。

【0095】

次に、図１０ｃを参照すると、第１ビア１５３Ａ、第２ビア１５３Ｂ、第３ビア１５３Ｃ、及び第３回路層１５２が形成される領域における第１金属層２１１上に第２金属層２１２を形成する。第２金属層２１２は、電解めっきを介して形成することができる。

【0096】

次に、図１０ｄを参照すると、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００、及びフォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００で覆われる第１金属層２１１を除去する。フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００は剥離する方法で除去することができ、第１金属層２１１はエッチング方法で除去することができる。

【0097】

一例による製造工程によると、第１ビア１５３Ａ、第２ビア１５３Ｂ、第３ビア１５３Ｃ、及び第３回路層１５２はそれぞれ、第１金属層２１１及び第２金属層２１２を含む。第１ビア１５３Ａ、第２ビア１５３Ｂ、及び第３ビア１５３Ｃはそれぞれ、第３回路層１５２とともに形成されて第３回路層１５２と一体化されるように形成されることができる。

【0098】

図１１ａ～図１１ｇは本発明による印刷回路基板の第１～第３ビア及び第３回路層の製造工程の他の一例を概略的に示す図である。

【0099】

図１１ａを参照すると、絶縁材１５１、ブリッジ１３０、及び接着層１４０を貫通する第１ビアホール１５３Ａｈを形成し、絶縁材１５１の表面、及び第１ビアホール１５３Ａｈの壁面に沿って第１金属層２１１を形成する。第１金属層２１１は、無電解めっきを介して形成することができ、シード層の役割を果たすことができる。

【0100】

次に、図１１ｂを参照すると、第１金属層２１１上に第２金属層２１２を形成する。第２金属層２１２は電解めっきを介して形成することができる。

【0101】

次に、図１１ｃを参照すると、絶縁材１５１の一面上に配置される第１金属層２１１及び第２金属層２１２を除去する。第１金属層２１１及び第２金属層２１２は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程などを介して除去することができる。これにより、第１ビア１５３Ａが形成される。

【0102】

次に、図１１ｄを参照すると、絶縁材１５１を貫通する第２ビアホール１５３Ｂｈ、及び絶縁材１５１及び第１絶縁層１２１Ａを貫通する第３ビアホール１５３Ｃｈをそれぞれ形成する。また、絶縁材１５１及び第１ビア１５３Ａの表面、及び第２ビアホール１５３Ｂｈ及び第３ビアホール１５３Ｃｈの壁面に沿って第３金属層２１３を形成する。第３金属層２１３は、無電解めっきを介して形成することができ、シード層の役割を果たすことができる。

【0103】

次に、図１１ｅを参照すると、絶縁材１５１上にフォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００を形成する。このとき、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００には、露光及び現像工程を介して第１ビア１５３Ａ、第２ビア１５３Ｂ、第３ビア１５３Ｃ、及び第３回路層１５２が形成される領域に開口部が形成されることができる。

【0104】

次に、図１１ｆを参照すると、第２ビア１５３Ｂ、第３ビア１５３Ｃ、及び第３回路層１５２が形成される領域における第３金属層２１３上に第４金属層２１４を形成する。第４金属層２１４は電解めっきを介して形成することができる。

【0105】

次に、図１１ｇを参照すると、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００、及びフォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００で覆われる第３金属層２１３を除去する。フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ）層３００は剥離する方法で除去することができ、第３金属層２１３はエッチング方法で除去することができる。

【0106】

他の一例による製造工程によると、第１ビア１５３Ａは、第１金属層２１１、及び第１金属層２１１上に配置される第２金属層２１２を含む。また、第３回路層１５２、第２ビア１５３Ｂ、及び第３ビア１５３Ｃはそれぞれ、第３金属層２１３、及び第３金属層２１３上に配置される第４金属層２１４を含む。第２ビア１５３Ｂ及び第３ビア１５３Ｃはそれぞれ、第３回路層１５２とともに形成されて第３回路層１５２と一体化されるように形成されることができる。

【0107】

図１２は本発明による印刷回路基板の他の一例を概略的に示す断面図である。

【0108】

図１２を参照すると、他の一例による印刷回路基板１００Ｂにおけるブリッジ回路層１３２は、異なる形状を有するブリッジ回路パターンを含むことができる。

【0109】

例えば、ブリッジ回路層１３２は、図４～図６で上述したホール（ｈｏｌｅ）を有する領域を含み、且つリング状を有するブリッジ回路パターン、及び端部が第１ビア１５３Ａの側面と接するブリッジ回路パターンをともに含むことができる。但し、これは、ブリッジ回路層１３２に含まれるブリッジ回路パターンが多様な形状を有することができることを示すための例示に過ぎず、本発明が上述した例示に制限されるものではない。

【0110】

図１３は本発明による印刷回路基板の他の一例を概略的に示す断面図である。

【0111】

図１３を参照すると、他の一例による印刷回路基板１００Ｃは、リセス部１２１ｈの底面がリセス部１２１ｈを介して露出する第１回路層１２２Ａの回路パッドの一面と段差を有する。図面上において、リセス部１２１ｈの底面がリセス部１２１ｈを介して露出する回路パッドの一面と他面との間のレベルに位置することを示したが、これに制限されるものではなく、例えば、リセス部１２１ｈの底面は、リセス部１２１ｈを介して露出する回路パッドの他面よりも低いレベルに位置することもできる。

【0112】

一方、接着層１４０は、リセス部の底面に配置され、リセス部１２１ｈを介して露出する回路パッドの少なくとも一部を覆うことができる。例えば、接着層１４０は、リセス部の底面に配置され、リセス部１２１ｈを介して露出する回路パッドの一面及び側面のそれぞれの一部を覆うことができる。

【0113】

上述のように、リセス部１２１ｈの形成時に、第１回路層１２２Ａに含まれる回路パッドが加工停止層の役割を果たすことができる。このとき、回路パッドが配置されない領域において第１絶縁層１２１Ａがさらに深く加工されることができる。これにより、他の一例による印刷回路基板１００Ｃのように、リセス部１２１ｈの底面がリセス部１２１ｈを介して露出する第１回路層１２２Ａの回路パッドの一面と段差を有することができる。また、リセス部１２１ｈの底面は平坦ではない構造を有することができ、例えば、リセス部１２１ｈの一領域における底面は、他の領域における底面よりも高いか又は低い位置に位置することができる。

【0114】

図１４は本発明による印刷回路基板の他の一例を概略的に示す断面図である。

【0115】

図１４を参照すると、他の一例による印刷回路基板１００Ｄは、コア基板部１１０及び第２基板部１２０Ｂを含まない。

【0116】

これにより、他の一例による印刷回路基板１００Ｄは、リセス部１２１ｈを有する第１基板部１２０Ａ、ブリッジ１３０、絶縁材１５１、第３回路層１５２、第１ビア１５３Ａ、第２ビア１５３Ｂ、及び第３ビア１５３Ｃを含む。

【0117】

その他の内容は一例による印刷回路基板１００Ａの説明で上述したものと実質的に同一であるため詳細な説明を省略する。

【0118】

図１５は本発明による印刷回路基板の他の一例を概略的に示す断面図である。

【0119】

図１５を参照すると、他の一例による印刷回路基板１００Ｅの第２ビア１５３Ｂは、絶縁材１５１及びブリッジ１３０の一部を貫通してブリッジ１３０の内側に埋め込まれたブリッジ回路層１３２と連結される。このとき、図１５に示すように、第２ビア１５３Ｂは、絶縁材１５１及び絶縁層１３１の一部を貫通することができる。

【0120】

その他の内容は一例による印刷回路基板１００Ａの説明で上述したものと実質的に同一であるため詳細な説明を省略する。

【0121】

図１６は本発明による印刷回路基板上に複数の半導体チップが実装されたマルチチップパッケージの一例を概略的に示す断面図である。

【0122】

図１６を参照すると、一例による印刷回路基板１００Ａ上に複数の半導体チップ４１０Ａ、４１０Ｂ、４１０Ｃが配置されることができ、複数の半導体チップ４１０Ａ、４１０Ｂ、４１０Ｃは成形材４２０によって固定することができる。

【0123】

複数の半導体チップは、第１半導体チップ４１０Ａ、第２半導体チップ４１０Ｂ、及び第３半導体チップ４１０Ｃを含むことができる。但し、半導体チップの数は、特に制限されず、例えば、２つであってもよく、４つ以上であってもよい。

【0124】

第１半導体チップ４１０Ａ、第２半導体チップ４１０Ｂ、及び第３半導体チップ４１０Ｃはそれぞれ、連結導体１７０との連結のためのパッドを含むことができる。

【0125】

一方、ブリッジ１３０は、複数の半導体チップのうち少なくとも２以上を互いに連結する役割を果たすことができる。例えば、ブリッジ１３０は、複数であってもよく、第１半導体チップ４１０Ａと第２半導体チップ４１０Ｂを互いに連結するブリッジ、及び第２半導体チップ４１０Ｂと第３半導体チップ４１０Ｃを互いに連結するブリッジを含むことができる。

【0126】

第１半導体チップ４１０Ａ及び第３半導体チップ４１０Ｃはそれぞれ、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）であることができ、第２半導体チップ４１０Ｂは、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、及びＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のいずれかを含むものであることができる。

【0127】

或いは、第１半導体チップ４１０Ａ及び第３半導体チップ４１０Ｃはそれぞれ、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）であることができ、第２半導体チップ４１０Ｂは、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、及びＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のいずれかを含むものであることができる。

【0128】

或いは、第１半導体チップ４１０Ａ、第２半導体チップ４１０Ｂ、及び第３半導体チップ４１０Ｃはそれぞれ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であることができる。

【0129】

但し、第１半導体チップ４１０Ａ、第２半導体チップ４１０Ｂ、及び第３半導体チップ４１０Ｃの種類がそれぞれ上述した例に制限されるものではない。

【0130】

本発明において、「連結される」というのは、直接的に連結された場合だけでなく、接着剤層などを介して間接的に連結された場合を含む概念である。また、「電気的に連結される」というのは、物理的に連結された場合と、連結されていない場合をともに含む概念である。

【0131】

また、本発明において、第１、第２などの表現は、一つの構成要素と他の構成要素を区分するために用いられるもので、該当する構成要素の順序及び／又は重要度などを限定しない。場合によっては、本発明の範囲を外れずに、第１構成要素は第２構成要素と命名されることもでき、類似して第２構成要素は第１構成要素と命名されることもできる。

【0132】

本発明で用いられた「一例」又は「他の一例」という表現は、互いに同一の実施例を意味せず、それぞれ互いに異なる固有の特徴を強調して説明するために提供されるものである。しかし、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が他の一例で説明されていなくても、他の一例でその事項と反対であるか矛盾する説明がない限り、他の一例に関連する説明であると理解されることができる。

【0133】

尚、本発明で用いられた用語は、一例を説明するために説明されたものであるだけで、本発明を限定しようとする意図ではない。このとき、単数の表現は文脈上明確に異なる意味でない限り、複数を含む。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9a】

【図9b】

【図9c】

【図9d】

【図9e】

【図9f】

【図9g】

【図9h】

【図9i】

【図9j】

【図10a】

【図10b】

【図10c】

【図10d】

【図11a】

【図11b】

【図11c】

【図11d】

【図11e】

【図11f】

【図11g】

【図12】

【図13】

【図14】

【図15】

【図16】