2026年 特許公開件数ランキング 69位 249件(※)
2026年 特許取得件数ランキング 147位 126件(※)
公報発行日 2024年12月17
公報URL https://ipforce.jp/patent-jp-P_B1-7601483 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
本発明の一実施形態によると、メモリ装置は、周辺回路領域と、その上部に配置されるセル領域と、を含み、セル領域は、チャネル構造体が配置されるセルアレイ領域、及びワードラインに連結されるセルコンタクトが配置されるコンタクト領域を有することができる。コンタクト領域は、セル領域が形成される基板の上面に平行な方向に沿ってセルアレイ領域から延長され、基板の上面に平行な方向のうち少なくとも一つにおいて互いに異なる長さを有することができる。また、セルコンタクトのうち少なくとも一部が、周辺回路領域に形成されるパス素子を共有することができる。これにより、メモリ装置の集積度を向上させることができる。
本発明の多様でありながら有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより簡単に理解することができる。
知財ポータルサイト IP Force にログインして確認する (無料)
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります