ホーム > 特許ランキング > 泉州三安半導体科技有限公司
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-09
(45)【発行日】2024-12-17
(54)【発明の名称】発光ダイオードパッケージアセンブリ
(51)【国際特許分類】
H01L 33/48 20100101AFI20241210BHJP
G09F 9/33 20060101ALI20241210BHJP
H01L 23/28 20060101ALI20241210BHJP
H01L 23/29 20060101ALI20241210BHJP
H01L 23/31 20060101ALI20241210BHJP
H01L 33/62 20100101ALI20241210BHJP
【ＦＩ】
H01L33/48
G09F9/33
H01L23/28 D
H01L23/30 B
H01L33/62
【請求項の数】
28
(21)【出願番号】P 2021542363
(86)(22)【出願日】2020-06-28
(65)【公表番号】
(43)【公表日】2022-08-17
(86)【国際出願番号】 CN2020098502
(87)【国際公開番号】W WO2021051924
(87)【国際公開日】2021-03-25
【審査請求日】2021-09-27
【審判番号】
【審判請求日】2023-11-07
(31)【優先権主張番号】201921554474.5
(32)【優先日】2019-09-18
(33)【優先権主張国・地域又は機関】CN
(31)【優先権主張番号】201921554475.X
(32)【優先日】2019-09-18
(33)【優先権主張国・地域又は機関】CN
(31)【優先権主張番号】202020278177.9
(32)【優先日】2020-03-09
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】520374807
【氏名又は名称】泉州三安半導体科技有限公司
(74)【代理人】
【識別番号】110000796
【氏名又は名称】弁理士法人三枝国際特許事務所
(72)【発明者】
【氏名】辛 舒寧
(72)【発明者】
【氏名】林 振端
(72)【発明者】
【氏名】廖 燕秋
(72)【発明者】
【氏名】時 軍朋
(72)【発明者】
【氏名】曹 愛華
(72)【発明者】
【氏名】余 長治
(72)【発明者】
【氏名】徐 宸科
(72)【発明者】
【氏名】廖 啓維
(72)【発明者】
【氏名】李 佳恩
(72)【発明者】
【氏名】呉 政
【合議体】
【審判長】藤田 年彦
【審判官】芝沼 隆太
【審判官】波多江 進
(56)【参考文献】
【文献】中国特許出願公開第１０９９５２６４１（ＣＮ，Ａ）
【文献】国際公開第２０１９／０６６４９１（ＷＯ，Ａ１）
【文献】特開２０１０－１７１１７０（ＪＰ，Ａ）
【文献】特開２０１３－３８２１２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
H01L 33/00-33/64
(57)【特許請求の範囲】
【請求項1】
ｍとｎが整数であり且つｍ×ｎ≧４であるｍ×ｎマトリックス配置の複数個の発光ユニットと、パッケージ層と、配線層とを備えており、各前記発光ユニットは、いずれも１つの第１のＬＥＤチップと１つの第２のＬＥＤチップと１つの第３のＬＥＤチップとを有し、各ＬＥＤチップは、反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、前記第２の表面に形成された第１の電極と第２の電極とからなる電極セットとをそれぞれ有し、且つ、前記第１の表面を光射出面とし、各発光ユニットの各ＬＥＤチップは第１の方向に沿って一列に並び、各ＬＥＤチップの第１、第２の電極は第２の方向に沿って並列に配置されており、
前記パッケージ層は前記ＬＥＤチップの間の隙間に充填されると共に、前記ＬＥＤチップの側壁を覆っており、
前記配線層は前記複数のＬＥＤチップの第２の表面に形成され、第３の方向において隣接する２つもしくは複数の発光ユニットの第１のＬＥＤチップの第１の電極同士、第２のＬＥＤチップの第１の電極同士、第３のＬＥＤチップの第１の電極同士を接続することにより、該複数の発光ユニットを電気的に接続して１つの複数個一体式の発光モジュールを形成し、第３の方向は第２の方向と同一であり、
前記配線層は複数層のリードラインを有し、各層のリードラインの最小のライン幅Ｗと該層の厚さＴとの関係はＷ≦Ｔ≦２Ｗである、ことを特徴とする発光ダイオードパッケージアセンブリ。
【請求項2】
隣接する発光ユニットの間の距離は０.８ｍｍ以下であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項3】
前記パッケージアセンブリ全体の厚さは１００～５００μｍの範囲内であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項4】
前記パッケージアセンブリ全体の厚さは１２０～２００μｍの範囲内、もしくは３２０～５００μｍの範囲内であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項5】
前記ＬＥＤチップの厚さをＴＡと定義し、前記パッケージ層の厚さをＴＢと定義し、前記パッケージアセンブリ全体の厚さをＴと定義すると、Ｔ、ＴＡ、ＴＢは、ＴＢ／ＴＡ≧１
１０≧Ｔ／ＴＡ≧１.４
１２０μｍ≧ＴＡ≧５０μｍ
の条件を満たすことを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項6】
前記ＬＥＤチップの厚さをＴＡと定義し、前記パッケージ層の厚さをＴＢと定義し、前記パッケージアセンブリ全体の厚さをＴと定義すると、Ｔ、ＴＡ、ＴＢは、ＴＢ／ＴＡ≧１
６０≧Ｔ／ＴＡ≧１０
１０μｍ≧ＴＡ≧５μｍ
の条件に満たすことを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項7】
前記各セットの発光ユニットにおける複数のＬＥＤチップの第１の表面の間の高低差は１０μｍ以下であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項8】
前記パッケージ層は有色層であり、前記発光ユニットの第１の表面を透過率が前記パッケージ層の透過率より大である光透過層がカバーしていることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項9】
前記光透過層の厚さは２０μｍ以下であることを特徴とする請求項８に記載の発光ダイオードパッケージアセンブリ。
【請求項10】
前記光透過層の透過率は４０～８０％であることを特徴とする請求項８に記載の発光ダイオードパッケージアセンブリ。
【請求項11】
前記光透過層の透過率は７０％以上であることを特徴とする請求項８に記載の発光ダイオードパッケージアセンブリ。
【請求項12】
前記パッケージ層の透過率は０～３０％であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項13】
前記配線層は、第１の配線層と、スルーホール層と、第２の配線層とを有し、前記第１の配線層は前記複数のＬＥＤチップの第２の表面に形成されて前記複数のＬＥＤチップの第１の電極及び第２の電極を接続し、前記スルーホール層は前記第１の配線層上に形成されて前記第１の配線層に電気的に接続し、前記第２の配線層は前記スルーホール層上に形成されて前記スルーホール層に電気的に接続することを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項14】
前記第１の配線層は同一の行にある２つもしくは複数の同じタイプのＬＥＤチップの第１の電極に接続し、前記第２の配線層は同一の列にある２つもしくは複数の発光ユニットの第１、第２、第３のＬＥＤチップの第２の電極に接続することを特徴とする請求項１３に記載の発光ダイオードパッケージアセンブリ。
【請求項15】
前記第１の配線層は共有配線と第１の配線とを有し、前記共有配線は共有的に第２の方向において隣接する２セットの発光ユニットの複数のＬＥＤチップに接続し、第１の配線は第１の方向において隣接する２セットの発光ユニットの第１のＬＥＤチップに並列接続し、前記第２の配線層は第２の方向において隣接する２セットの発光ユニットの第２、第３のＬＥＤチップにそれぞれ並列接続することを特徴とする請求項１３に記載の発光ダイオードパッケージアセンブリ。
【請求項16】
第２の配線層は接続ラインと接続部とを有し、前記接続ラインは異なる発光ユニットにおける同じタイプのＬＥＤチップを並列接続し、前記接続部は外部接続入力電極とすることを特徴とする請求項１３に記載の発光ダイオードパッケージアセンブリ。
【請求項17】
前記接続部の数はｎ＋ｍ×ａであり、ここでａは各前記発光ユニットのＬＥＤチップの数であり、そしてｎ≧ｍであることを特徴とする請求項１６に記載の発光ダイオードパッケージアセンブリ。
【請求項18】
前記スルーホール層の厚さは２０～８０μｍであることを特徴とする請求項１３に記載の発光ダイオードパッケージアセンブリ。
【請求項19】
前記複数層のリードラインは、互いに電気的に絶縁し、該リードラインの層数は４層以下であることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項20】
該複数層のリードラインにおける少なくとも１層の厚さは５０μｍ以下であることを特徴とする請求項１９に記載の発光ダイオードパッケージアセンブリ。
【請求項21】
該複数層のリードラインにおける少なくとも１層の厚さは６０μｍ以上であることを特徴とする請求項１９に記載の発光ダイオードパッケージアセンブリ。
【請求項22】
前記パッケージ層の表面に形成される絶縁層を更に有し、該絶縁層は前記配線層を密封するようにカバーすることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【請求項23】
前記絶縁層は１層または多層構造を有し、そのうち少なくとも１層の硬度は前記配線層の硬度より高いことを特徴とする請求項２２に記載の発光ダイオードパッケージアセンブリ。
【請求項24】
前記絶縁層は１層または多層構造を有し、そのうち少なくとも１層の硬度はＤ６０以上であることを特徴とする請求項２２に記載の発光ダイオードパッケージアセンブリ。
【請求項25】
前記絶縁層は１層または多層構造を有し、そのうち少なくとも１層は前記パッケージ層と同じ材料を採用することを特徴とする請求項２２に記載の発光ダイオードパッケージアセンブリ。
【請求項26】
前記絶縁層は１層または多層構造を有し、そのうち少なくとも１層は硬化した感光性材料によりなったものであることを特徴とする請求項２２に記載の発光ダイオードパッケージアセンブリ。
【請求項27】
前記絶縁層は１層または多層構造を有し、そのうち少なくとも１層は透明層であることを特徴とする請求項２２に記載の発光ダイオードパッケージアセンブリ。
【請求項28】
パッドを更に有し、前記パッドの数Ｐはｎ＋ｍ×ａであり、そのうちａは各前記発光ユニットのＬＥＤチップの数であり、そしてｎ≧ｍであることを特徴とする請求項１に記載の発光ダイオードパッケージアセンブリ。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、２０１９年９月１８日に出願された「発光ダイオードパッケージアセンブリ」と題された中国実用新案登録出願第２０１９２１５５４４７４.５号と、２０１９年９月１８日に出願された「発光ダイオードパッケージアセンブリ」と題された中国実用新案出願第２０１９２１５５４４７５.Ｘ号と、２０２０年３月９日に出願された「発光ダイオードパッケージアセンブリ」と題された中国実用新案出願第２０２０２０２７８１７７.９号との優先権を主張するものであり、上記各出願の全ての内容が参照により本出願に組み込まれる。
【0002】
本発明はパッケージアセンブリに関し、特に、発光ダイオードパッケージアセンブリ、及び該発光ダイオードパッケージアセンブリを含む発光装置に関する。
【背景技術】
【0003】
発光ダイオード（ライトエミッティングダイオード、ＬＥＤ）は現下最も注目される光源技術の一つであり、照明装置や、各種の電子製品の光源として利用されている。ＬＥＤ装置のサイズを小さくすることにより、表示の解像度を向上することができ、そしてＬＥＤを携帯電話、車用パネル、テレヴィジョン、ＰＣ、ビデオ会議などに応用できる。現在、主流のモニターに用いられるパッケージサイズは２１２１及び１０１０であるが、０８０８もしくはそれよりも小さいパッケージサイズも登場している。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一つの目的は、超小ピッチの発光ダイオード（ライトエミッティングダイオード、ＬＥＤ）パッケージアセンブリを提供することである。該ＬＥＤパッケージアセンブリは、ｍ×ｎマトリックス配置の複数個のピクセルエリアＰＸを有し、ここでｍとｎは１より大の整数であり、各ピクセルエリアＰＸをピクセルと呼ぶことが可能である。
【課題を解決するための手段】
【0005】
一部の実施形態において、該ＬＥＤパッケージアセンブリは、ｍとｎが整数であり且つｍ×ｎ≧４であるｍ×ｎマトリックス配置の複数個の発光ユニットと、パッケージ層と、配線層とを備えており、各前記発光ユニットはいずれも１つの第１のＬＥＤチップと１つの第２のＬＥＤチップと１つの第３のＬＥＤチップとを有し、各ＬＥＤチップは、反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、前記第２の表面に形成された第１の電極と第２の電極とからなる電極セットとをそれぞれ有し、且つ、前記第１の表面を光射出面としており、前記パッケージ層は前記ＬＥＤチップの間の隙間に充填されると共に、前記ＬＥＤチップの側壁を覆っており、前記配線層は前記複数のＬＥＤチップの第２の表面に形成されている。
【0006】
一部の実施形態において、各発光ユニットの各ＬＥＤチップは第１の方向に沿って一列に並び、各ＬＥＤチップの第１、第２の電極は第２の方向に沿って並列に配置されている。
【0007】
一部の実施形態において、前記配線層は第３の方向から隣接する２つもしくは複数の発光ユニットの第１、第２、第３のＬＥＤチップの第１の電極を並列接続し、そして第４の方向から隣接する２つもしくは複数の発光ユニットの第１、第２、第３のＬＥＤチップの第２の電極を並列接続することにより、該複数の発光ユニットを電気的に接続して１つの複数個一体式の発光モジュールを形成し、ここにおける第３の方向は第１の方向と同一であり、第４の方向は第２の方向と同一であり、もしくは第３の方向は第２の方向と同一であり、第４の方向は第１の方向と同一である。
【0008】
一部の実施形態において、該パッケージアセンブリは前記ＬＥＤチップを支持するためのパッケージ基板を有さずに、前記パッケージ層で前記ＬＥＤチップの位置を固定する。
【0009】
更に、該Ｎ個一体式の発光モジュールを有するパッケージアセンブリにおいて、Ｎ＝ｍ×ｎであり、隣接する発光ユニットの間の距離Ｄ１は０.８ｍｍ以下が好ましく、ここでＮとしては４以上の整数を取ることが可能であり、例えば４、６、８、９、１６、３２もしくは６４など、Ｎとして取る数値が大きければ大きいほどＤ１として取る数値は小さくなり、例えばＮが４～９である場合、Ｄ１は０.４～０.８であることができ、そしてＮが８以上である場合、Ｄは０.１～０.４であることができる。
【0010】
一部の実施形態において、該パッケージアセンブリは更に外部と接続するのに用いられるパッドを備え、前記パッドの数Ｐはｎ＋ｍ×ａであり、ここでのａは各前記発光ユニットにおけるＬＥＤチップの数であり、ｎ≧ｍである。このような設計により、パッドの数を最低限に減らすことができ、配線に便利であるだけでなく、クライアント側での貼り付け作業に有利となり、ショートが発生するリスクを下げることができる。
【0011】
一部の実施形態において、該ＬＥＤパッケージアセンブリは、ｍとｎが整数であり且つｍ×ｎ≧２であるｍ×ｎマトリックス配置の複数の発光ユニットと、パッケージ層と、配線層とを備え、各該発光ユニットは１つの第１のＬＥＤチップと１つの第２のＬＥＤチップと１つの第３のＬＥＤチップとを有し、各ＬＥＤチップは、反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、前記第２の表面に形成された第１の電極と第２の電極とからなる電極セットとをそれぞれ有し、且つ、前記第１の表面を光射出面としており、各発光ユニットの各ＬＥＤチップは第１の方向に沿って一列に並び、各ＬＥＤチップの第１、第２の電極は第２の方向に沿って並列に配置され、隣接する２つの列のＬＥＤチップの第１の電極と第２の電極との位置は反対であり、前記パッケージ層は前記ＬＥＤチップの間の隙間に充填されると共に、前記ＬＥＤチップの側壁を覆っており、前記配線層は前記複数のＬＥＤチップの第２の表面に形成されて該複数の発光ユニットを電気的に接続して１つの複数個一体式の発光モジュールを形成する。
【0012】
一部の実施形態において、前記配線層は第１の方向から隣接する２つもしくは複数の発光ユニットの第１、第２、第３のＬＥＤチップの第１の電極を並列接続し、第２の方向から隣接する２つもしくは複数の発光ユニットの第１、第２、第３のＬＥＤチップの第２の電極を並列接続して該複数の発光ユニットを電気的に接続して１つの複数個一体式の発光モジュールを形成する。
【0013】
本発明の効果は、本発明は基板なしのパッケージ形式を採用し、パッケージ層により複数の発光ユニット的ＬＥＤチップを固定し、且つ、該多層発光ユニットの背面に多層配線層を形成して該複数の発光ユニットのＬＥＤチップを直並列に接続し、ここでの第１の配線層は複数のピクセルエリアのＬＥＤチップを直並列に接続し、且つ、スルーホール層及び第２の配線層を介して、再配線し、集積式の薄型小ピッチ発光ダイオードパッケージアセンブリを形成する。また、合理的な配線層の設計により、パッケージアセンブリの外部接続パッドの数量を減らし、これによりクライアント側での貼り付け難易度を下げ、また製品の信頼性を高めることができる。更に、配線層の層数を４セット以下にすることで、製品の薄型化が保証でき、最終製品の薄型化に寄与する。
【0014】
本発明の更にもう１つの目的は、高い信頼性の小ピッチ発光ダイオードパッケージアセンブリを提供することにある。
【0015】
前記発光ダイオードパッケージアセンブリは、互いに間を開けて配置され、いずれも反対する第１の表面と第２の表面と、該第１の表面と第２の表面との間に接続されている側面と、前記第２の表面に形成された第１の電極と第２の電極とからなる電極セットとをそれぞれ有し、且つ、前記第１の表面を光射出面とする複数のＬＥＤチップと、前記ＬＥＤチップの間の隙間に充填されて前記ＬＥＤチップの側壁を覆うと共に、前記ＬＥＤチップの第１の電極と第２の電極を露出させる光吸収層であるパッケージ層と、前記ＬＥＤチップの第２の表面に形成される配線層と、を備える。
【0016】
前記配線層は複数層のリードラインを有し、ここで第１の層のリードラインは前記ＬＥＤチップの電極セットに接続され、各層のラインの最小のライン幅Ｗと該層の厚さＴとの関係はＷ≦Ｔ≦２Ｗである。
【0017】
上記発光ダイオードパッケージアセンブリにおいて、該パッケージアセンブリは前記ＬＥＤチップを支持するのに用いられるパッケージ基板を有しないため、前記ＬＥＤチップの位置は前記パッケージ層により固定され、且つ、前記配線層とパッケージ層により十分な強度の物理的支持が提供されるので、前記配線層の各層のリードラインの厚さＴと最小ライン幅Ｗの設計は該パッケージアセンブリの信頼性を直接的に決定する。ここでパッケージアセンブリのサイズ及びチップの間の距離はリードラインの最小ライン幅Ｗを決定し、通常各層のリードラインの最小ライン幅Ｗは完全に一致しないため、各層のラインの最小ライン幅Ｗと該層の厚さＴの関係をＷ≦Ｔ≦２Ｗに設計することにより、パッケージ全体が要求するライン厚さを満足してデバイスに十分な機械的強度を提供すると共に、リードラインの露出及び厚い電極メッキ膜の歩留まりを確保する。
【0018】
前記複数層のリードラインの各層の厚さが異なることが好ましい。一部の実施形態において、該複数層のリードラインの少なくとも１層の厚さは５０μｍ以下であり、少なくとも１層の厚さは６０μｍ以上である。
【0019】
前記複数層のリードラインの融点は４００℃以上が好ましい。該複数層のリードラインに導電性の優れた単一の金属材、例えばＡｇ、Ｃｕ、Ｎｉ、Ａｌなどの材料を採用することが更に好ましい。一部の実施形態では前記金属材料は電気めっき、化学めっき、印刷などの技術でＬＥＤチップの電極と金属結合を形成することができる。
【0020】
一部の実施形態において、前記複数層のリードラインにおける少なくとも１層の表面に保護層を有する。該保護層は一つのとても薄くて且つ高温において安定性が優れた材料であり、エレクトロマイグレーションへの対抗性、腐食への対抗性、そして酸化への対抗性を持つ材料を採用することが好ましく、前記保護層の厚さは５０～２００ｎｍである。
【0021】
前記複数層のリードラインの各層の最小ライン幅Ｗは１０μｍ以上であり、例えば１０～６０μｍとすることができる。
【0022】
一部の実施形態において、前記パッケージ層として有色材料層を採用し、その透過率は３０％未満が好ましく、前記複数のＬＥＤチップの間の隙間に充填されて前記ＬＥＤチップの側壁を覆うことにより、ＬＥＤチップの間の光学的干渉を防止することができる。更に、該複数のＬＥＤチップの光射出面に透明もしくは半透明の光透過層を形成することにより、ＬＥＤチップの光射出面を保護できると共に、光散乱効果を生成してＬＥＤパッケージアセンブリが最終的にディスプレイパネルに応用される際、グレア感を効果的に抑えることができる。更に、前記光透過層の中に光散乱粒子などの光散乱材料を有することができる。異なる需要に応じて光透過層の透過率を調整して表示効果を最適化することができる。例えば、室内における表示に応用される場合、半透明材料を光透過層として選択することができ、その透過率を４０％～８０％にすることにより更にグレア感を抑えてることができて好ましく、そして室外における表示に応用される場合、光透過層として透過率が７０％以上の透明層を選択することが好ましい。該光透過層の厚さは２０μｍ以下が好ましく、そして１０μｍ以下が更に好ましく、例えば１０μｍにして、各ＬＥＤチップの光射出面を基本的に同一の高さ（高低差が１０μｍ以下）にすることと合わせることで該パッケージアセンブリのピクセルエリアを大幅に増やす際においても、光射出面の統一に有利で、側壁の間の光干渉の影響を抑えることができる。
【0023】
更に、該パッケージアセンブリは前記パッケージ層上に形成されて前記配線層の１層もしくは複数層のリードラインを覆う絶縁層を有することができる。前記絶縁層は１層もしくは複数層を有することが好ましく、その内少なくとも１層の硬度は前記リードラインの硬度より大である。
【0024】
一部の実施形態では、前記複数のＬＥＤチップは、ｍ×ｎマトリックス配置の複数の発光ユニットにより形成される１つのＮ個一体式の発光モジュールを構成し、その内ｎ、ｍは１より大きい整数であり、各該発光ユニットはいずれも１つの第１のＬＥＤチップと１つの第２のＬＥＤチップと１つの第３のＬＥＤチップとを有し、各発光ユニットの間の距離は１ｍｍ以下である。隣接する発光ユニットの間の距離Ｄ１は更に０.８ｍｍ以下であることが好ましく、ここでＮとしては４以上の整数を取ることが可能であり、例えば４、６、８、９、１６、３２もしくは６４など、Ｎとして取る数値が大きければ大きいほどＤ１として取る数値は小さくなり、例えばＮが４～９である場合、Ｄ１は０.４～０.８であることができ、そしてＮが８以上である場合、Ｄは０.１～０.４であることができる。
【0025】
該パッケージアセンブリは更に外部と接続するのに用いられるパッドを備え、前記パッドの数Ｐはｎ＋ｍ×ａであり、ここでのａは各前記発光ユニットにおけるＬＥＤチップの数であり、ｎ≧ｍである。このような設計により、パッドの数を最低限に減らすことができ、配線に便利でありパッケージアセンブリの厚みを減らせるだけでなく、クライアント側での貼り付け作業に有利となり、製品の信頼性を向上することができる。
【0026】
本発明の他の特徴及び利点は、以下の説明において説明され、部分的には説明から明らかとなるか、又は本発明を実施することによって理解される。本発明の目的及び他の利点は、明細書、特許請求の範囲及び図面に具体的に指摘された構造によって実現及び達成することができる。
【図面の簡単な説明】
【0027】
本願発明の技術手段の実施形態をより明確に説明するために、以下では、本願発明の実施形態に使用する添付図面について簡単に説明する。
【図1】本発明の一実施形態の発光ダイオード（ＬＥＤ）パッケージアセンブリの構造が示される斜視図である。
【図2】本発明の一実施形態のＬＥＤパッケージアセンブリの構造が示される側面断面模式図である。
【図3】本発明の一実施形態のＬＥＤパッケージアセンブリのＬＥＤチップの配置状況が示される上面模式図である。
【図4】該実施形態のＬＥＤパッケージアセンブリのＬＥＤチップが一種の通常のＬＥＤチップであることが示される側面断面模式図である。
【図5】該実施形態のＬＥＤパッケージアセンブリのＬＥＤチップの固定方法が示される側面断面模式図である。
【図6】該実施形態のＬＥＤパッケージアセンブリの第１の配線層が示される側面断面模式図である。
【図7】該実施形態のＬＥＤパッケージアセンブリの第１の配線層が示される上面模式図である。
【図8】該実施形態のＬＥＤパッケージアセンブリのスルーホール層が示される側面断面模式図である。
【図9】本発明の発光ダイオードパッケージアセンブリのスルーホール層が示される上面模式図である。
【図10】該実施形態のＬＥＤパッケージアセンブリの第２の配線層が示される側面断面模式図である。
【図11】該実施形態のＬＥＤパッケージアセンブリの第２の配線層が示される上面模式図である。
【図12】該実施形態のＬＥＤパッケージアセンブリの第１の配線層、スルーホール層、第２の配線層が示される上面模式図である。
【図13】該実施形態のＬＥＤパッケージアセンブリの回路接続が示される回路図である。
【図14】本発明の一実施形態のＬＥＤパッケージアセンブリのＬＥＤチップの配置状態及び第１の配線層が示される上面模式図である。
【図15】本発明の該実施形態のＬＥＤパッケージアセンブリの第２の配線層が示される上面模式図である。
【図16】本発明の該実施形態のＬＥＤパッケージアセンブリの第１の配線層、スルーホール層、第２の配線層が示される上面模式図である。
【図17】該実施形態のＬＥＤパッケージアセンブリの回路接続が示される回路図である。
【図18】本発明の更に一実施形態のＬＥＤパッケージアセンブリの配線接続が示される回路接続模式図である。
【図19】本発明の更に一実施形態のＬＥＤパッケージアセンブリの配線接続が示される回路接続模式図である。
【図20】本発明の更に一実施形態のＬＥＤパッケージアセンブリの第１の配線層が示される上面模式図である。
【図21】本発明の該実施形態のＬＥＤパッケージアセンブリの第２の配線層が示される上面模式図である。
【図22】本発明の該実施形態のＬＥＤパッケージアセンブリの第３の配線層が示される上面模式図である。
【図23】本発明の一実施形態のＬＥＤパッケージアセンブリの構造が示される側面断面模式図である。
【図24】本発明の一実施形態のＬＥＤパッケージアセンブリの構造が示される側面断面模式図である。
【図25】本発明の一実施形態のＬＥＤパッケージアセンブリの構造が示される側面断面模式図である。
【発明を実施するための形態】
【0028】
以下、本発明を詳細に説明するにあたって、類似の構成要件は同じ符号で表示されることに留意されたい。
【0029】
図１と図２に示されるように、本発明の発光ダイオード（ＬＥＤ）パッケージアセンブリのこの実施形態は、基板を有しないＬＥＤパッケージアセンブリであり、該ＬＥＤパッケージアセンブリは複数のＬＥＤチップによりｍ×ｎマトリックスを有する複数の発光ユニットを備えることができる。ここで、ｍとｎはいずれも１より大である整数である。各発光ユニットはいずれも波長が異なる複数のＬＥＤチップを有し、例えば、それぞれ赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）を発する少なくとも３つのＬＥＤチップを有する上、更に白色光（Ｗ）を発するＬＥＤチップ（波長変換層を含む）を有することによりＲＧＢＷの組み合わせを構成することができ、このようにすればスクリーンの輝度を上げることができるため、室外での表示に適していて好ましい。また、各発光ユニットはそれぞれ１つのピクセルエリアＰｘに該当し、ピクセルと呼ばれることもある。１つの実施形態において、該ＬＥＤパッケージアセンブリは２×２のピクセルエリアを有する。各ピクセルエリアＰｘは互いに間を開けて配置された複数のＬＥＤチップ１００を備え、各ＬＥＤチップ１００はいずれも光射出面Ｓ２１を有する。該パッケージアセンブリは更に複数のＬＥＤチップ１００の間の隙間に充填されるパッケージ層２００と、該パッケージ層の上にある多層配線層と、を備える。該多層配線層は第１の配線層３１０と、スルーホール層３２０と、第２の配線層３３０とを有し、各層はそれらの間にある絶縁層５００により互いに電気的に絶縁している。そのうち、第１の配線層３１０は前記複数のＬＥＤチップの下表面に形成されると共に、複数のＬＥＤチップを直列的もしくは並列的に接続しており、該スルーホール層３２０は前記第１の配線層３１０上に形成され、前記第１の配線層３１０に電気的に接続し、第２の配線層３３０は前記スルーホール層３２０上に形成され、前記スルーホール層３２０に電気的に接続する。
【0030】
図３に該パッケージアセンブリのＬＥＤチップ配列状態が簡単に示されている。図３に示されるように、該パッケージアセンブリは４つのピクセルエリアＰｘ１～Ｐｘ４を有し、各ピクセルエリアＰｘはそれぞれ例えば、第１のＬＥＤチップ１００Ｌ１と第２のＬＥＤチップ１００Ｌ２と第３のＬＥＤチップ１００Ｌ３とを含む複数のＬＥＤチップ１００を有する。他の実施形態では、各ピクセルエリアがそれぞれ２つだけ、もしくは３つ以上のＬＥＤチップ、例えば４つのＬＥＤチップを有することもできる。該３つのＬＥＤチップ１００Ｌ１、１００Ｌ２、１００Ｌ３は波長の異なる光を発することができ、例えばそれぞれ赤色光、緑色光、青色光を発することができる。
【0031】
更に図４に示されるように、１つの上記ＬＥＤチップ１００Ｌ１～１００Ｌ３において、各上記ＬＥＤチップ１００Ｌ１～１００Ｌ３は同じ側にある一対の電極を有し、反対する第１の表面Ｓ２１と第２の表面Ｓ２２と、該第１の表面Ｓ２１と第２の表面Ｓ２２との間にある側表面Ｓ２４と、電極表面Ｓ２３とを有する。この中で、該第１の表面Ｓ２１は光射出面Ｓ２１であり、該第２の表面Ｓ２２の上に該一対の電極１１０が配置されている。更に、該ＬＥＤチップは基板１０１と、第１のタイプの半導体層１２１と、発光層１２２と、第２のタイプの半導体層１２３と、を有する。該第１のタイプの半導体層１２１と該第２のタイプの半導体層１２３はｐタイプの半導体層とｎタイプの半導体層とに分けることができる。該ＬＥＤチップは更に該第１のタイプの半導体層１２１に配置される透明基板１０１を有する。該ＬＥＤチップの電極セット１１０は該第１のタイプの半導体層１２１に電気的に接続する第１の電極１１１と、該第２のタイプの半導体層１２３に電気的に接続する第２の電極１１２とからなる。他の一部の実施形態では、各ＬＥＤチップの電極セット１１０は更に導電材料により構成された厚さ増加層を有することができる。これら厚さ増加層は該第１の電極１１１と第１の配線層との間、及び該第２の電極１１２と該第１の配線層３１０との間にそれぞれ配置され、電気メッキ、化学メッキ、またはプリントなどの方法で形成することができ、その材料としては、Ｃｕ、ＣｕｘＷ、もしくは他の導電材料を使用することができる。電極の厚さを増大することにより、前記ＬＥＤチップの側面Ｓ２４の該パッケージ層２００と接触する面積を増やすことができ、これにより前記ＬＥＤチップの該パッケージ層２００との接着力を高めることができる。各ＬＥＤチップの電極セットの厚さとしては５～２００μｍが好ましく、例えば５μｍ～３０μｍ、３０μｍ～５０μｍ、もしくは８０μｍ～１２０μｍなど、需要に応じて選択することができる。前記ＬＥＤチップ１００は通常サイズのＬＥＤチップ（通常ではチップの１辺のサイズが２００μｍを超えるものを指す）もしくはミニＬＥＤチップ（通常ではチップサイズが１００～２００μｍのものを指す）、もしくはマイクロＬＥＤチップ（通常ではチップサイズが１００μｍ未満のものを指す）であることができ、この実施形態ではミニＬＥＤチップもしくはマイクロＬＥＤチップを選択することが好ましい。
【0032】
更に図３を参照し、該パッケージアセンブリにおける各ピクセルエリアＰｘにおける第１、第２、第３のＬＥＤチップ１００Ｌ１～１００Ｌ３は「一」の字状に並べられており、具体的に言うと、各発光ユニットにおける各ＬＥＤチップは、第１の方向に沿って一列に並べられ、各ＬＥＤチップにおける第１の電極と第２の電極は第２の方向に沿って並べられており、そして第１の方向と第２の方向とは基本的に直交している。この実施形態において、第１の電極１１１と第２の電極１１２とは左右に配置され、隣接する２列のＬＥＤチップの電極の極性は相反しており、すなわち、隣接する列のチップの電極は対称性を呈し、これにより配線が便利になり、そしてチップの間の間隔を短くすることができる。図３に示されるパッケージアセンブリを例として、１つ目のピクセルエリアＰｘ１における３つのＬＥＤチップ１００Ｌ１～１００Ｌ３の電極の極性は、２つ目のピクセルエリアＰｘ２の３つのＬＥＤチップ１００Ｌ１～Ｌ３の電極の極性と相反している。各ピクセルエリアを１つのピクセルと見なすと、各ピクセルのドットピッチＤ１は１ｍｍが好ましく、そして０.８ｍｍ以下であると更に好ましく、例えば、０.１～０.３ｍｍ、０.３～０.５ｍｍ、もしくは０.５～０.８ｍｍなどであり得る。同一のピクセルエリアＰｘにおいて、チップの間の間隔Ｄ２は１００μｍ以下が好ましく、例えば、５０～１００μｍ、もしくは５０μｍ以下などである。一部のディスプレイパネルの応用において、同一のピクセルエリアにおけるＬＥＤチップの間の間隔は５０μｍ以下であることが好ましく、例えば４０～５０μｍ、もしくは３０～４０μｍ、もしくは２０～３０μｍ、もしくは１０～２０μｍなどである。この間隔が小さければ小さいほど、該ＬＥＤパッケージアセンブリのサイズの小型化に有利となり、ディスプレイパネルの解像度を高くすることができる。
【0033】
更に図２を参照し、該複数の第１、第２、第３のＬＥＤチップ１００Ｌ１～Ｌ３の周囲に第１のパッケージ層２００が充填され、該パッケージ層２００は透過率が３０％未満が好ましく、該パッケージ層２００の透過率が５％～２０％の範囲内にあると更に好ましく、そして該パッケージ層２００は不透明で光が通過できないものを選択することができ、具体的には光吸収成分（図示せず）を有し、光吸収成分は少なくともＬＥＤチップの側壁周辺もしくは隣接するＬＥＤチップの間に配置され、もしくは更に少なくともＬＥＤ半導体の発光積層の周囲もしくは隣接する半導体の発光積層の周囲に配置される。光吸収成分に関して具体的にはパッケージ層に用いられるエポキシ樹脂もしくはシリコーン内に散布された光吸収粒子、例えば黒い粉末、カーボン粉末、もしくは前記光吸収成分として黒色の樹脂を使用することもできる。該パッケージ層２００の光吸収成分が少なくともＬＥＤ側壁の周囲に配置されることで光がＬＥＤチップの側面から射出することを防止し、これによりＬＥＤチップの発光の大部分もしくは全部をＬＥＤチップの光射出面から射出することを実現し、異なるＬＥＤチップの光の側面方向におけるクロストークや混合現象を抑えることができる。一つの具体的な実施形態では、該パッケージ層２００は黒色着色剤が添加されたエポキシ樹脂もしくはシリコーンであり、これにより全部のＬＥＤパッケージアセンブリではＬＥＤチップ１００の光射出面Ｓ２１を除いて他のエリアはすべて黒色となるので、ディスプレイパネルのコントラストを高めることができると共に、各ＬＥＤチップ１００の間を該黒色パッケージ材料により仕切るので各ＬＥＤチップの間の光学的干渉を抑えることができる。一部の実施形態では、該パッケージ層２００の硬度はＤ６０以上が好ましく、そしてＤ８５以上であると更に好ましい。
【0034】
更に、パッケージ層２００上に、透明または半透明の材料の層を形成して別のパッケージ層４００として、複数の第１、第２、第３のＬＥＤチップの第１の面Ｓ２１を覆うようにすることができ、これによりＬＥＤチップが露出しないようにすることができる。パッケージ層４００は、光散乱レンズとして光散乱効果をもたらすことができ、これにより、最終的にＬＥＤパッケージアセンブリがディスプレイパネルに応用された際にグレア感を効果的に低減することができる。また、パッケージ層４００は、散乱ｇ粒子などの光散乱材料を含むことができる。パッケージ層４００の厚さは、５μｍ～２０μｍであることが好ましく、例えば１０μｍである。これにより、ＬＥＤチップの光射出面を保護することができるだけでなく、パッケージ層２００に光吸収材料を用いることと合わせて、各ＬＥＤチップ間の光学的干渉を低減することができる。光透過率は４０％以上であることが好ましい。一部の実施形態では、ＬＥＤパッケージアセンブリは、屋内ディスプレイに応用され、その際、パッケージ層４００は半透明層であるとよく、好ましくは４０％～８０％、より好ましくは７０％～８０％の透過率を有し、これによりＬＥＤチップの輝度を低下させることができ、したがって、光射出のグレアを低減することができる。一部の実施形態では、該パッケージアセンブリは屋外ディスプレイに応用され、この場合、パッケージ層４００は透明層であるとよく、透過率が８０％以上が好ましく、８０％がより好ましい。
【0035】
この実施形態において、該複数の第１、第２、第３のＬＥＤチップ１００Ｌ１～Ｌ３はまずＬＥＤチップ１００の光射出面Ｓ２１をチップ固定面として、例えばテープなどのサポート手段６００に一時的に接着しておいてから、電極面Ｓ２４を上向きにしてチップの間に流動性のある絶縁材料をパッケージ層２００として充填して硬化させると共に、ＬＥＤチップの電極面Ｓ２３を図５に示されるように露出させる。この実施形態において、テープ６００の厚さを５～２０μｍに制御することが好ましく、これによりパッケージ層が充填される際にＬＥＤチップが移動しないことを確保できると共に、第１、第２、第３のＬＥＤチップ１００Ｌ１～Ｌ３の第１の表面Ｓ２１を基本的に同一の水平面に確保することで、それらの高低差を基本的に１０μｍ以下に維持し、これにより該パッケージアセンブリにおいてピクセルエリアを大幅に増やす場合においても、光射出面を統一して側壁の間の光干渉による影響を抑えることができる。
【0036】
配線層は該複数のＬＥＤチップ１００の第２の表面に形成され、複数層のリードラインを有する。この実施形態において、該複数層のリードラインは具体的には第１の配線層３１０と、スルーホール層３２０と、第２の配線層３３０と、を有し、第１の配線層３１０はＬＥＤチップの電極１１０に接続し、スルーホール層３２０は該第１の配線層３１０上に形成され、第２の配線層３３０はスルーホール層３２０上に形成されると共にスルーホール層３２０を経由して第１の配線層３１０に接続される。該複数層のリードラインとしては融点が４００℃を超える金属材料、例えばＡｇ、Ｃｕ、Ｎｉ、Ａｌなどを選択することが好ましく、そして各層の材料は同一でもいいし、異なっても構わない。電気メッキ、化学メッキ、またはプリントなどの方法で形成することができる。各層の厚さとしては１００μｍ以下が好ましく、例えば２０～８０μｍであることができる。この実施形態において、該ＬＥＤパッケージアセンブリは前記ＬＥＤチップを支持するためのパッケージ基板を有さずに、パッケージ層２００でＬＥＤチップ１００の位置を固定し、配線層３００とパッケージ層とにより十分な物理的支持を提供するので、配線層３００には機械的強度を提供するのに十分な厚さが必要となる。いずれか１層のリードラインの厚さを増やすことにより、該配線層の機械強度を上げることができるが、リードラインの露出及び厚い電極メッキ膜の歩留まりを考えると、各層リードラインの厚さは大きくすべきではない。この本実施形態においては、配線層の各層のリードラインの厚さＴと該層のリードラインの最小ライン幅Ｗとの関係を設定することにより、該配線層の信頼性を確保することができる。ここでの最小ライン幅Ｗはパッケージアセンブリのサイズ及びチップの間の距離により決められるが、３０μｍ以上が好ましい。各層のラインの最小ライン幅Ｗと該層の厚さＴとの関係をＷ≦Ｔ≦２Ｗに設計することにより、各リードラインの厚さは該層の最小ライン幅未満にならずに、該配線層３００はデバイスに機械的強度を提供するのに必要な厚さを有することができると共に、各層のリードラインの厚さＴ≦２Ｗにすることで、各層のリードラインの厚さが過大であることにより引き起こされる歩留まりの低下を回避できる。
【0037】
図６を参照されたい。第１の配線層３１０は、パッケージ層２００の表面に形成され、各ＬＥＤチップの電極１１０と電気的に接続されている。第１の配線層３１０のライン間の隙間には絶縁層５１０が充填され、第１の配線層３１０のＬＥＤチップから離れた表面は露出している。なお、絶縁層５１０の材料は、パッケージ層２００の材料と同じであってもよいし、異なっていてもよい。同じ材料を使用した場合、絶縁層５１０とパッケージ層２００は一体になり、区別しがたい。例えば、ＬＥＤパッケージアセンブリがディスプレイ装置に使用される実施形態において、絶縁層５１０およびパッケージ層２００はいずれも、着色剤が添加されたエポキシ樹脂またはシリコーンである。一部の実施形態において、絶縁層５１０は、第１の配線層３１０の表面Ｓ３１０を露出させるための研削が容易になるように、第１の配線層３１０の硬度よりも低くない硬度、例えばＤ６０以上を有し、より好ましくはＤ８５以上である。
【0038】
第１の配線層３１０は複数の第１の配線と少なくとも２つの共有配線を有し、これにより複数のピクセルエリアＰｘにおけるＬＥＤチップを電気的に接続してｎ個一体式のピクセルエリアを構成する。図７を参照されたい。図７には４個一体式のパッケージアセンブリが示され、すなわち、４個のピクセルエリアのＬＥＤチップに対して直列並列接続する。他の実施形態では、４個一体式の構成に限らず、９個一体式、１６個一体式なども可能である。図７に示されるパッケージアセンブリでは、該第１の配線層３１０は２つの共有配線３１４ａ、３１４ｄと１０個の第１の配線とを有し、その中で第１の配線３１１ａ～３１１ｄはそれぞれ各ピクセルエリアＰｘの第１のチップ１００－Ｌ１の第１の電極１１１に接続され、配線３１３ａ～３１３ｄはそれぞれ各Ｐｘの第３のチップ１００－Ｌ３の第１の電極１１１に接続され、配線３１２ａはＰｘ１とＰｘ４の第２のＬＥＤチップ１００－Ｌ２の第１の電極に接続され、配線３１２ｂはＰｘ２とＰｘ３の第２のＬＥＤチップ１００－Ｌ２の第１の電極に接続され、共有配線３１４ａはＰｘ１とＰｘ２の第１、第２、第３のＬＥＤチップの第２の電極１１２に接続され、共有配線３１４ｄはＰｘ３とＰｘ４の第１、第２、第３のＬＥＤチップの第２の電極１１２に接続される。該第１の配線層３１０の厚さＴ３１０は該第１の配線層の最小ライン幅Ｗ１の１～２倍であることが好ましく、そして１.２～１.８倍の範囲内であることが更に好ましい。
【0039】
図８及び図９を参照されたい。スルーホール層３２０は、第１の配線層３１０の表面Ｓ３１０上に位置し、絶縁層５２０に一連のスルーホール３２０を形成するものであり、スルーホールの数や位置は第１の配線層の各配線に対応しており、図９において実線の斜線で塗りつぶされたパターンが即ちスルーホールであり、各ＬＥＤチップからできるだけ引き離されている。ここで、スルーホール層５２０の材料としては絶縁層５１０の材料を参考にできる。また、スルーホール層５２０の厚さＴ３２０は、好ましくは１００μｍ以下であり、該スルーホール層の最少ライン幅Ｗ２の１～２倍とすることが好ましく、例えば需要に応じて１～１．２倍、１．２～１．５倍とすることができ、本実施例において、該層のスルーホールの直径は該層の最少ライン幅Ｗ２であり、該スルーホールの直径は２０μｍ～６０μｍであるとよい。実施形態によっては、パッケージアセンブリはより薄型構造を有し、この場合にはスルーホール層の厚さが２０μｍ～５０μｍであるとよく、例えば２５μｍ～３０μｍとすることができる。このようにすれば、スルーホール層が厚すぎて応力や熱抵抗が過大になることを避けることができ、パッケージ構造体の強度を確保しながらも、パッケージ構造体の総厚さを低く抑えることができ、ひいてはこれが応用される製品の厚さをより薄くすることができるようになる。他の実施形態としては、スルーホール層の厚さは５０μｍ～８０μｍであってもよく、例えば６０μｍとすることができ、これによりパッケージアセンブリの厚みを適度に増やし、デバイスの側壁からのピックアップを容易にすることができる。
【0040】
図１０を参照されたい。第２の配線層３３０は、スルーホール層３２０上に位置し、スルーホール層３２０の各スルーホールを介して第１の配線層３１０と電気的に接続されている。第３の配線層３３０の各ライン間の隙間には絶縁層５３０が充填され、第３の配線層３３０のＬＥＤチップから離れた表面は露出しており、また絶縁層５３０の材料は、絶縁層５１０の材料を参考にして設計することができる。
【0041】
図１１を参照されたい。第３の配線層３３０の回路は、複数のライン３３１ａｃ、３３１ｂｄ、３３３ａｃ、３３３ｂｄと、複数の接続部３３１ａ、３３１ｂ、３３２ａ、３３２ｂ、３３３ｃ、３３３ｄ、３３４ａ、３３４ｄと、を有している。この中で、ラインは同じタイプのＬＥＤチップの同じ極性の電極の接続に用いられ、例えば、ライン３３１ａｃはＰｘ１とＰｘ３の第１のＬＥＤチップ１００－Ｌ１の第１の電極１１１を接続し、ライン３３３ａｃは、Ｐｘ１とＰｘ３の第３のＬＥＤチップ１００－Ｌ３の第１の電極１１１を接続する。接続部は外部に接続する電極パッドとして用いられて電源と接続する。好ましい実施形態では、接続部に対応するエリアにパッドを作成する上、パッド以外のエリアをインク、もしくはエポキシ樹脂もしくは他の絶縁材料で覆うことにより、第２の配線層３３０のラインを保護する。１つの好ましい実施形態では、該第２の配線層３３０の接続部はスルーホール層の各スルーホールを完全にカバーすることで、第２の配線層のスルーホールと接触する面積を増やすと共に、製作する過程においては、スルーホール層と第２の配線層を同一のプロセスで電気伝導材料により作成できるので、電気伝導材料の形成及び研磨するプロセスを省くことにより、コストを節約すると共に、製品の安定性を高めることができる。該第３の配線層３３０の厚さＴ３３０は該第３の配線層の最小ライン幅Ｗ３の１～２倍であることが好ましく、そして１.２～１.８倍の範囲内であることが更に好ましい。
【0042】
絶縁層５１０～５３０としては同一の材料を選択することができ、異なる材料を選択することも可能であり、具体的には、エポキシ樹脂、シリコーン、ポリイミド、ベンゾシクロブテンもしくはＰＢＯ（ポリパラフェニレンベンゾビスオキサゾール）を選択できる。同一の材料で作成する場合、該絶縁層５１０～５３０は一つの層体５００を構成するので、区別しにくい。一部の具体的実施形態では、絶縁層５１０～５３０として光が通過しないもしくは通過しにくい材料を選択し、例えば黒色の着色剤が添加されたエポキシ樹脂もしくはシリコーンを選択することにより、ＬＥＤチップからの光が配線層から射出して干渉を引き起こす状況を回避もしくは抑えることができる。光が通過しないもしくは通過しにくい材料を絶縁層とする場合、まずは配線層における金属ラインのパターンを形成してから絶縁層を充填し、最後に研磨により配線層における金属ラインの表面を露出させる。他の一部の実施形態では、パッケージ層２００として光が通過しないもしくは通過しにくい材料を採用する場合、絶縁層５１０～５３０は部分的もしくは全体的に光透過性材料を採用することができ、これにより絶縁層の透過率がパッケージ層２００の透過率より高くなる。該光透過層としては例えばカーボン粉末や染料などの着色剤が添加されていない材料もしくは光吸収材料、を使用する必要はなく、例えばシリコーンやエポキシ樹脂が好ましく、特に、マイクロメートルレベルの粒子（通常では粒子の直径が１マイクロメートル以上の粒子を指し、例えばカーボン粉末粒子）が含まれていないので、着色剤の添加による不均一や界面の欠陥による信頼性の低下（例えば絶縁性能の低下）の可能性を回避し、絶縁層の配線層に対するカバーの信頼性を確保できる。他の一部の実施形態では、感光性材料により硬化されて絶縁層を形成することにより、制作の工程数を簡単化すると共に、チップ周辺及び電極面の非金属部分が光吸収材料からなるパッケージ層２００により覆われるので、チップの側面における光の干渉を回避できる。
【0043】
図１２と図１３を参照されたい。図１２には３層の配線層の接続関係が示されており、図１３は該４個一体式の発光ユニットの等価回路図である。該４個一体式発光ユニットは接続部３３１ａ、３３１ｂ、３３２ａ、３３２ｂ、３３３ｃ、３３３ｄ、３３４ａ、３３４ｄとの８つの接続部から出力し、その中で第１のＬＥＤチップ１００－Ｌ１の第１の電極は接続部３３１ａ、３３１ｂから出力し、第２のＬＥＤチップ１００－Ｌ２の第１の電極は接続部３３２ａ、３３２ｂから出力し、第３のＬＥＤチップ１００－Ｌ２の第１の電極は接続部３３３ｃ、３３３ｄから出力し、接続部３３４ａと３３４ｄは共有電極として、それぞれＰＸ１～ＰＸ４のすべてのＬＥＤチップの第２の電極１１２に接続している。
【0044】
この実施形態において、まずはＬＥＤチップの配置に対し、すべてのＰｘにおけるＬＥＤチップを「一」の字に沿って配列し、具体的には、すべての発光ユニットの各ＬＥＤチップを第１の方向に沿って一列に配列し、すべてのＬＥＤチップの第１、第２の電極を第２の方向に沿って並列に配列し、そして第１の方向と第２の方向は基本的に直交するので、隣接する２列のＬＥＤチップの電極の極性は相反する。第１の配線層３１０において、左右に隣接するＰｘのＬＥＤチップの共有電極は１つの共有電極として接続するようになり、上下に隣接する２つのＰｘの第２のＬＥＤチップ１００－Ｌ２(３つのチップの中間に位置する)は並列接続し（すなわち、Ｐｘ１とＰｘ３の第２のＬＥＤチップの第１の電極は並列接続、Ｐｘ１とＰｘ４の第２のＬＥＤチップの第１の電極は並列接続）、Ｐｘ１～Ｐｘ４の第１のＬＥＤチップ１００－Ｌ１、第３のＬＥＤチップ１００－Ｌ３はそれぞれ個別にワイヤリングすることにより、該４個一体式の発光ユニットの電極端子を１０個に減らし、第２の配線層では、上下に隣接する２つのＰｘの第１、第２のＬＥＤチップはそれぞれ更にラインにより並列（すなわち、Ｐｘ１とＰｘ３の第１のＬＥＤチップの第１の電極は並列接続して１つの電極端子３３１ａを形成し、Ｐｘ２とＰｘ４の第１のＬＥＤチップの第１の電極は並列接続して１つの電極端子３３１ｂを形成し、Ｐｘ１のＰｘ３の第３のＬＥＤチップの第１の電極は並列接続して１つの電極端子３３４ｃを形成し、Ｐｘ２とＰｘ４の第３のＬＥＤチップの第１の電極は並列接続して１つの電極端子３３４ｄを形成する）、となって合わせて８つの電極端子（即ち８個の接続部）を出力することにより、該パッケージアセンブリの電極パッドの数を効果的に減らして貼り付けが便利になる。
【0045】
以上に示される実施形態のパッケージアセンブリは、前記ＬＥＤチップを載せるパッケージ基板もしくはフレームを使用せず、該ｍ×ｎマトリックス配置の発光ユニットは主に絶縁材料層（２００、４００、５００を含む）及び配線層により固定、支持されるようになり、該パッケージアセンブリの厚さＴはほぼＬＥＤチップの厚さＴＡと配線層の厚さＴＣにより決められる。一部の具体的実施形態では、ミニＬＥＤチップを採用し、チップ厚さＴＡは４０～１５０μｍ、多層配線層の厚さＴＣは２０～２００μｍ、そして更に好ましくは前記配線層の厚さＴＣを５０～１５０μｍの間にあるように選択することにより、ＴとＴＡは１.４≦Ｔ／ＴＡ≦１０の数式を満足し、これにより厚すぎた回路層による応力の過大及び熱抵抗の過大を回避でき、パッケージの構造的強度を確保すると共に、パッケージ構造全体の厚さを減らすことができる。例えば、１つの実施形態では、ＬＥＤチップの厚さＴＡは約８０μｍ、前記パッケージアセンブリの厚さは１２０μｍ～５００μｍ、例えば１２０～２００μｍであることができ、この際すべての配線層のサブ層の厚さは１０～５０μｍであることができ、例えば４０μｍである。例えば、他の１つの実施形態では、該パッケージアセンブリのサイズが比較的に小さい場合（例えば０.４ｍｍ×０.４ｍｍもしくはもっと小さいサイズ）、パッケージアセンブリの上表面からピックアップしにくいので、パッケージアセンブリの厚さＴを適切に増やすことにより、パッケージアセンブリの側壁の面積を比較に広くしてピックアップ設備がピックアップしやすいようにすることができ、この際、パッケージアセンブリの厚さは１５０～５００μｍであることができ、例えば１８０～３６０μｍであり、ＬＥＤチップの厚さ及び／または配線層の厚さを増大させることによりパッケージアセンブリの厚さを増大させることができ、例えばＬＥＤチップの電極の厚さを増やすと共に、すべての配線層の厚さを適切に増やし、この際スルーホール層の厚さは３０～８０μｍが好ましく、他の配線層の厚さは５０～１００μｍが好ましい。一部の具体的な実施形態において、マイクロＬＥＤチップを採用し、チップ厚さＴＡは５～１０μｍ、多層配線層の厚さＴＣは２０～２００μｍであり、更に好ましくは前記配線層の厚さＴＣを５０～１５０μｍに選択することにより、前記ＴとＴＡは１０≦Ｔ／ＴＡ≦６０の数式を満足し、例えばパッケージアセンブリの厚さは５０～１００μｍ、もしくは１００～２００μｍになり得る。
【0046】
図１４～図１７に本発明のＬＥＤパッケージアセンブリの他の１つの実施形態が示されている。図１４を参照されたい。該パッケージアセンブリは同じくｍ×ｎマトリックス配置の複数のピクセルエリアＰｘ１～Ｐｘ４を有し、図３に示されるパッケージアセンブリとの相違点は、すべてのピクセルエリアのＬＥＤチップの電極の方向がすべて同一であり、これによりチップ配列の効率及び精度を高めるのに有利である。この実施形態において、第１の配線層は第１の配線３１１ａ、３１３ｃと共有配線３１４ａ、３１４ｄとを有し、この中で３１１ａは横方向に隣接する２つのピクセルエリアＰｘ１とＰｘ２の第１のＬＥＤチップ１００－Ｌ１を接続し、３１３ｃは横方向に隣接する２つのピクセルエリアＰｘ３とＰｘ４の第３のＬＥＤチップ１００－Ｌ３を接続し、３１４ａは縦方向に隣接するピクセルエリアＰｘ１とＰｘ４のすべてのＬＥＤチップを共有的に接続し、３１４ｄは縦方向に隣接するピクセルエリアＰｘ２とＰｘ３のすべてのＬＥＤチップを共有的に接続する。図１５と１６を参照されたい。第２の配線層は接続部３３１ａ、３３１ｃ、３３２ｂ、３３２ｃ、３３３ｂ、３３３ｃ、３３４ａ、３３４ｄと、ライン３３１ｃｄ、３３２ａｂ、３３２ｃｄ、３３３ａｂと、を有し、この中で３３１ｃｄは横方向に隣接するピクセルエリアＰｘ３とＰｘ４の第１のＬＥＤチップ１００－Ｌ１を接続し、３３２ａｂは横方向に隣接するピクセルエリアＰｘ１とＰｘ２の第２のＬＥＤチップ１００－Ｌ２を接続し、３３２ａｂは横方向に隣接するピクセルエリアＰｘ１とＰｘ２の第２のＬＥＤチップ１００－Ｌ２を接続し、３３３ｃｄは横方向に隣接するピクセルエリアＰｘ３とＰｘ４の第３のＬＥＤチップ１００－Ｌ３を接続する。図１７に４個一体式のパッケージアセンブリの等価回路図が示されており、この中で３３４ａと３３４ｄはそれぞれ同一の列に位置する発光ユニットのすべてのＬＥＤチップに縦方向に接続し、３３１ａ、３３１ｃ、３３２ｂ、３３２ｃ、３３３ｂ、３３３ｃはそれぞれ同一の行に位置する発光ユニットの同一のタイプのＬＥＤチップに横方向に接続する。
【0047】
図１８に本発明のＬＥＤパッケージアセンブリの更に他の１つの実施形態が示されている。該ＬＥＤデバイスは同じく２×２マトリックス配置の４つのピクセルエリアＰｘ１～Ｐｘ４を有し、すべてのピクセルエリアはそれぞれ１つの発光ユニットに対応し、すべてのピクセルエリアのＬＥＤチップは同じ電極方向に沿って配列されている。図１４～１７に示されるＬＥＤパッケージアセンブリとの異なる点として、第１の配線層３３０が有する電気伝導路線３１４ａと３１４ｂは、それぞれ同一の列にあるすべてのＬＥＤチップの第２の電極１１２に接続し、第２の配線層が有する電気伝導路線３３１ａ～３３３ａ、３３１ｂ～３３３ｂ、は、それぞれ同一の行に位置する同じタイプのＬＥＤチップの第１の電極１１１に接続している。例えば、ライン３３１ａは第１の行の第１のタイプのＬＥＤチップの第１の電極１１１―Ｌ１に接続し、ライン３３２ａは第１の行の第２のタイプのＬＥＤチップの第１の電極１１１―Ｌ２に接続し、ライン３３１ｂは第２の行的第１のタイプのＬＥＤチップの第１の電極１１１―Ｌ１に接続する。第１の配線層と第２の配線層とはそれらの間にある絶縁層により仕切られ、且つスルーホール層により電気的に接続されている。第１の配線層と第２の配線層との路線の接続方法は、入れ替えることができる。
【0048】
図１９に本発明のＬＥＤパッケージアセンブリの更に１つの実施形態が示されている。該ＬＥＤデバイスは同じく４つのピクセルエリアＰｘ１～Ｐｘ４を有し、４×１のマトリックス配置となっている。まず、該ＬＥＤパッケージアセンブリは長方形もしくは長方形に類する形状になっているので、ディスプレイデバイスに応用される際の組み込みは簡単である上、配線のデザインにより外接パッドの数を最小にすることができる。具体的には、第１の配線層が有するライン３１４ａ～３１４ｄは、それぞれ縦方向からピクセルエリアＰｘ１～Ｐｘ４の各発光ユニットの第２の電極に並列接続して４つの外部接続電極端子を形成し、第２の配線層が有する３３１ａ～３３３ａはそれぞれピクセルエリアＰｘ１～Ｐｘ４における同じの第１、第２と第３のＬＥＤチップに接続して３つの外部接続電極子を形成し、これにより該ピクセルエリアＰｘ１～Ｐｘ４を１つの４個一体式発光モジュールに形成することができる。
【0049】
この実施形態において、該４個一体式のＬＥＤパッケージアセンブリは発光ユニットの配列方法を変更して４×１のマトリックス配置にすることにより、外部接続パッドの数Ｐ＝４+ａとなり、ここでａは１つの発光ユニットにおけるチップの数である。１つの具体的な実施形態において、すべての発光ユニットは赤色光ＬＥＤチップ１００－Ｌ１と、緑色光ＬＥＤチップ１００－Ｌ２と、青色光ＬＥＤチップ１００－Ｌ３との３個のチップを有するので、必要なパッドの数は僅か７となり、パッドの数を最小化してパッケージアセンブリのサイズを小さくすることができる上、配線にも有利で応用側の貼り付けも便利となり、ショートが発生するリスクをも抑える。
【0050】
図２０～２２に本発明のＬＥＤパッケージアセンブリの更にもう１つの実施形態が示されている。図２０には該ＬＥＤパッケージアセンブリのＬＥＤチップの配列状態及び第１の配線層が示されており、該ＬＥＤデバイスは同じく１６のピクセルエリアＰｘ１～Ｐｘ４を有し、４×４のマトリックス配置となっている。該１６個一体式のＬＥＤパッケージアセンブリにおいて、各発光ユニット間の間隔Ｄ１は０.１～０.５ｍｍが好ましく、例えば０.２～０.５ｍｍであることができる。まずは各発光ユニットの各ＬＥＤチップを第１の方向に沿って一列に配置し、すべてのＬＥＤチップの第１、第２の電極を第２の方向に沿って並列に配置し、この中で第１の方向と第２の方向とは基本的に直交し、第１の方向において、同一の列に位置するすべてのＬＥＤチップの第２の電極を並列接続し、第２の方向において、同一の行に位置する同一タイプのＬＥＤチップの第１の電極を並列接続し、更に、隣接する列のＬＥＤチップの第１の電極と第２の電極の位置を相反にすることで、同一の行に位置する同一のＬＥＤチップの第１の電極に対する並列接続がしやすくなり、これにより配線層のラインを単純化することができる。具体的には、第１の配線層が有する共有配線３１４ａ～３１４ｄは、それぞれ共有的にＮＸ１～ＮＸ４の列の発光ユニットのＬＥＤチップの第２の電極に接続し、第１のラインが有する３１１～３１３において、３１１はＮＸ２とＮＸ３の列において同一の行に位置する第１のＬＥＤチップＬ１の第１の電極を接続し、３１２はＮＸ２とＮＸ３の列において同一の行に位置する第２のＬＥＤチップＬ２の第１の電極を接続し、３１３はＮＸ２とＮＸ３の列において同一の行にある第３のＬＥＤチップＬ３に位置する第１の電極を接続する。第１のラインは更にライン３１１ａ～３１３ａを有し、３１１ａ～３１３ａはそれぞれＮＸ１とＮＸ４の行にある第１、第２、第３のＬＥＤチップの第１の電極に接続する。図２１にスルーホール層のパターンが示され、この一連のスルーホールにおいて、スルーホール３２４は第１の配線層の共有配線３１４ａ～ｄに接続し、スルーホール３２１～３２３はそれぞれ第１の配線層の第１のラインに接続する。図２２に第２の配線層のパターンが示され、第２の配線層はライン３３１～３３３と接続部３３１ａ～３３３、３３４とを有し、この中でライン３３１は同一の行に位置する第１のＬＥＤチップの第１の電極を並列接続し、ライン３３２は同一の行（例えばＮＹ１～ＮＹ４の行）に位置する第２のＬＥＤチップの第１の電極を並列接続し、ライン３３３は同一の行に位置する第３のＬＥＤチップの第１の電極を並列接続し、接続部は外部接続端子として、その中の３３１ａ～３３３ａはそれぞれライン３３１～３３３に接続し、３３４は３２４と接続する。１つの好ましい実施形態において、接続部に対応するエリアにパッドを作成する上、パッド以外のエリアをインク、もしくはエポキシ樹脂もしくは他の絶縁材料で覆うことにより、第２の配線層のラインを保護する。
【0051】
この実施形態において、ＬＥＤチップの配列及び配線層の設計を合理化することにより、配線層のラインの接続を簡単化できる上、製品の信頼性を向上し、更に、配線層の層数（外部接続パッド層を含む）を４層以下にすることにより、製品の厚さの薄型化を確保し、最終製品の薄型化にも寄与する。
【0052】
図２３は基板を有しないＬＥＤパッケージアセンブリである。パッケージ層２００がＬＥＤチップの側壁と第１の配線層３１０の側壁Ｓ３１１を同時に覆う点において、図２に示されるパッケージアセンブリと異なる。このパッケージ層２００としては、光が通過しないもしくは通過しにくい材料が好ましく、例えば透過率３０％未満、例えば５～２０％が好ましく、更に、該パッケージ層として黒色の材料を選択し、例えば黒色の着色剤が添加されたエポキシ樹脂もしくはシリコーンを選択することが好ましい。絶縁層５２０と５３０としては、光が通過するもしくは通過しない材料を選択できる。
【0053】
上記のように、本発明のＬＥＤパッケージアセンブリは、該パッケージ層を用いてマトリックス配置のピクセルドットを固定し、且つ、多層配線層を設計して各ピクセルのＬＥＤチップを直列に接続する。従って、本発明にはワイヤボンディングや精密配線を有する回路板を必要としないので、信頼性及びコントラストを向上している。この他、前記ＬＥＤチップの電極セットは該回路板に半田付けする必要はなく、チップの半田不良の問題を回避する上、ＬＥＤの電子装置の整合性を改善するので、本願発明の目的を確実に達成している。
【0054】
図２４に本発明の他の１つの実施形態のＬＥＤパッケージアセンブリの構造が示されている。図２に示されるパッケージアセンブリとの相違点については、この実施形態において、配線層における１つもしくは複数の層のリードラインの表面に金属保護層７００が形成され、これによりリードラインの金属が拡散することを防止できると共に、腐食や酸化に対抗する効果を発揮することもできる。該保護層の厚さについては２０～５００ｎｍが好ましく、その材料についてはチタン（Ｔi）、窒化チタン（ＴiＮ）、タングステン（Ｗ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、そしてプラチナ（Ｐｔ）などから選択できる。
【0055】
図２５に本発明の更に他の１つの実施形態のＬＥＤパッケージアセンブリの構造が示されている。図１４に示されるパッケージアセンブリとの相違点については、この実施形態に示されるパッケージデバイスにおいて、保護層７００はリードラインの表面及及び側壁の両方を覆っているところにある。この本実施形態において、該保護層はリードラインを更に良好に保護できる上、配線層と絶縁層５００との接着力を向上させることもできる。
【0056】
以上、本発明の好ましい実施形態を説明したが、本発明はこれらに限定されるものではなく、最も広い解釈の精神および範囲内に含まれる様々な構成として、全ての修飾および均等な構成を包含するものとする。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】