特許 7602177 無線通信回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-10

(45)【発行日】2024-12-18

(54)【発明の名称】無線通信回路

(51)【国際特許分類】

   H03F 1/08 20060101AFI20241211BHJP

   H03F 1/02 20060101ALI20241211BHJP

   H03F 3/189 20060101ALI20241211BHJP

   H04B 1/525 20150101ALI20241211BHJP

【ＦＩ】

H03F1/08

H03F1/02

H03F3/189

H04B1/525

【請求項の数】 4

(21)【出願番号】P 2023500188

(86)(22)【出願日】2021-02-17

(86)【国際出願番号】 JP2021005944

(87)【国際公開番号】W WO2022176067

(87)【国際公開日】2022-08-25

【審査請求日】2024-01-19

(73)【特許権者】

【識別番号】514315159

【氏名又は名称】株式会社ソシオネクスト

(74)【代理人】

【識別番号】110001427

【氏名又は名称】弁理士法人前田特許事務所

(72)【発明者】

【氏名】渡邉 剛章

【審査官】柳下 勝幸

(56)【参考文献】

【文献】特開２０１８－８８７０７（ＪＰ，Ａ）

【文献】特開２０１９－５７７５８（ＪＰ，Ａ）

【文献】国際公開第２０１５／１１４８３６（ＷＯ，Ａ１）

【文献】特表２０１６－５１４９２６（ＪＰ，Ａ）

【文献】特表２０１８－５１８８８９（ＪＰ，Ａ）

【文献】米国特許出願公開第２００８／０２３１３６９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１５／００３８０９３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ １／０８

Ｈ０３Ｆ １／０２

Ｈ０３Ｆ ３／１８９

Ｈ０４Ｂ １／５２５

(57)【特許請求の範囲】

【請求項1】

アンテナと、
前記アンテナに送信信号を出力する出力アンプを備えた送信回路と、
前記アンテナからの受信信号が入力されるＬＮＡ（Low Noise Amplifier）を備えた受信回路と、
前記アンテナと前記ＬＮＡの入力との間に設けられた整合回路とを備え、
前記ＬＮＡは、前記アンテナから前記整合回路を介して受信された受信信号をゲートに受けるＭＯＳ型の入力トランジスタを有し、
前記入力トランジスタのゲートとソースとの間に、前記送信信号が出力される送信時と前記受信信号が受信される受信時とで容量値が変更される可変容量を備える、
ことを特徴とする無線通信回路。

【請求項2】

請求項１に記載の無線通信回路において、
前記可変容量の容量値は、前記受信時にゼロに設定される、
ことを特徴とする無線通信回路。

【請求項3】

請求項１に記載の無線通信回路において、
前記可変容量の容量値は、前記送信時における送信信号の送信周波数に応じて変更される、
ことを特徴とする無線通信回路。

【請求項4】

請求項１に記載の無線通信回路において、
前記可変容量は、容量とスイッチの直列回路が複数並列に接続された回路を含む、
ことを特徴とする無線通信回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＣＭＯＳプロセスを用いた無線通信回路に関する。

【背景技術】

【0002】

無線通信回路において、コストメリットの観点からＣＭＯＳプロセスを用いるニーズがある。無線通信回路では、アンテナに対して送信回路と受信回路を接続する場合に、送信時における送信回路から受信回路への信号漏れによる損失が発生する。特に、ＣＭＯＳプロセスを用いた場合に受信回路に設けられたＬＮＡ(Low Noise Amplifier：低ノイズ増幅器)の寄生容量が大きくなる傾向があるため、損失が大きくなる。これを防止するために、送信回路と受信回路の間にアンテナスイッチを設けることがあるが、回路素子数が増大し、それによりコストが増大する。

【0003】

これに対し、特許文献１には、λ／４ストリップラインとスイッチングダイオードを用いて、信号送信時にスイッチングダイオードをオン制御し、受信側を高インピーダンスにすることで、送信出力の減衰を抑制する技術が示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００８－７２４７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１では、アンテナスイッチを設けないで送信回路からの受信回路への損失を抑制しているが、ストリップラインを設けるためのコストが増大するという問題がある。例えば、例えば比誘電率４．９のプリント基板で１［ＧＨｚ］の信号を伝送する場合、３．４［ｃｍ］程度の伝送線路が必要であり、基板サイズが大きくなる。

【0006】

本開示は、上記課題を解決し、スイッチやストリップラインを設けることなく、送信信号及び受信信号の減衰を抑制することができる無線通信回路を提供することを目的とする。

【課題を解決するための手段】

【0007】

本開示の一態様における無線通信回路は、アンテナと、前記アンテナに送信信号を出力する出力アンプを備えた送信回路と、前記アンテナからの受信信号が入力されるＬＮＡ（Low Noise Amplifier）を備えた受信回路と、前記アンテナと前記ＬＮＡの入力との間に設けられた整合回路とを備え、前記ＬＮＡは、前記アンテナから前記整合回路を介して受信された受信信号をゲートに受けるＭＯＳ型の入力トランジスタを有し、前記入力トランジスタのゲートとソースとの間に、前記送信信号が出力される送信時と前記受信信号が受信される受信時とで容量値が変更される可変容量を備える。

【発明の効果】

【0008】

本開示では、送信時と受信時とで容量値が変更される可変容量を受信回路側に設けることで、スイッチやストリップラインを設ける場合よりも少ない回路量で送信信号及び受信信号の減衰を抑制することができる。

【図面の簡単な説明】

【0009】

【図1】実施形態に係る無線通信回路の概略構成図

【図2】可変容量の構成例を示す回路図

【図3】実施形態に係る無線通信回路の概略構成図

【図4】ＬＮＡの構成例を示す回路図

【図5】可変容量の容量値と送信信号の強度との関係を示す図

【発明を実施するための形態】

【0010】

以下、実施の形態について説明する。なお、以下の実施形態において示される具体的な数値等は、発明の理解を容易にするための例示にすぎず、発明の範囲を限定する意図はない。

【0011】

図１に示すように、無線通信回路１は、無線信号の送受信をするためのアンテナ１０と、アンテナ１０に送信信号ＳＴｘを出力する送信回路２と、アンテナ１０からの受信信号ＳＲｘが入力される受信回路６とを備える。すなわち、アンテナ１０は、送信回路２の出力及び受信回路６の入力に対して共通の信号線Ｎ１で接続される。受信回路６は、アンテナ１０に接続された整合回路７と、整合回路７を介して受信信号が入力されるＬＮＡ（Low Noise Amplifier）とを備える。図１において、例えば、送信処理回路３、出力アンプ４、ＬＮＡ８及び受信処理回路９が、ＩＣ（Integrated Circuit）に内蔵され、それ以外の回路は、ＩＣの外（例えば基板上）に実装される。

【0012】

本開示の無線通信回路１は、後述するＬＮＡ８の入力トランジスタ８１（図４参照）のゲートとソースと間に、アンテナ１０から送信信号が送出される送信時（以下、単に「送信時」という）と、アンテナ１０から受信信号が受信される受信時（以下、単に「受信時」という）とで容量値が変更される可変容量Ｃ２を設ける点に特徴がある。より詳しくは、可変容量Ｃ２は、送信時には、可変容量Ｃ２と整合回路７とにより、送信信号の周波数で並列共振する並列共振回路１１が構成されるような容量値に設定される。これにより、送信時には、後述する送信回路２の出力アンプ４に対する受信回路６側の負荷を軽くすることができる。すなわち、可変容量Ｃ２を設けることで送信信号の減衰が抑制されるように作用する。一方で、可変容量Ｃ２は、受信時には、容量値が実質的に０（ゼロ）になるように設定される。これにより、受信時には、可変容量Ｃ２に起因して受信信号が減衰しないように作用するという特徴がある。

【0013】

以下、具体的な回路構成例を示して詳細に説明する。

【0014】

＜送信回路＞
図１に示すように、送信回路２は、送信処理回路３と、送信処理回路３の出力を増幅する出力アンプ４と、出力アンプ４とアンテナ１０との間に設けられた負荷回路５とを備える。

【0015】

送信処理回路３は、アンテナ１０から送出される送信信号ＳＴｘを所望のフォーマットに従って送信するために必要な回路をすべて備える。送信処理回路３は、送信信号として送信される信号のフォーマットや周波数帯域、準拠するインターフェースの規格等に応じて、設計の変更がされ得る回路である。具体的な回路構成は、従来から知られている構成を採用することができるので、ここではその詳細説明を省略する。

【0016】

出力アンプ４は、例えばＥ級アンプである。Ｅ級アンプの構成は、特に限定されず、従来から知られている回路構成を幅広く適用できる。出力アンプ４としてＥ級アンプを用いることで、出力アンプ４内部のスイッチ（図示省略）の駆動周波数と負荷回路５の回路定数とにより送信信号ＳＴｘの周波数帯の設定や変更ができる。

【0017】

図３には、無線通信回路１のより詳しい構成例を示している。図３の例では、図１の構成に加えて、負荷回路５とアンテナ１０との間に、高調波抑制回路１３を設けている例を示している。以下では、出力アンプ４と負荷回路５とを接続する信号線にＮ２１、負荷回路５と高調波抑制回路１３とを接続する信号線にＮ２２の符号を付して説明する。

【0018】

負荷回路５は、負荷インダクタＬ５１，Ｌ５２と、負荷容量Ｃ５１，Ｃ５２とを備える。負荷インダクタＬ５１は、電源ＶＤＤと信号線Ｎ２１との間に設けられる。負荷容量Ｃ５１は、信号線Ｎ２１とグランドとの間に設けられる。負荷インダクタＬ５２と負荷容量Ｃ５２とは、直列接続され、信号線Ｎ２１と信号線Ｎ２２との間に設けられる。前述のとおり、負荷インダクタＬ５１，Ｌ５２と負荷容量Ｃ５１，Ｃ５２の回路定数により送信信号ＳＴｘの周波数帯の設定や変更ができる。

【0019】

なお、出力アンプ４として、Ｅ級アンプ以外の構成（例えば、線形アンプ）を用いてもよい。その場合、負荷回路５の構成も、出力アンプ４の構成にあわせて変更される。

【0020】

高調波抑制回路１３は、送信回路２及び受信回路６とアンテナ１０との間に設けられ、送信時に、送信信号ＳＴｘの基本波以外の成分を除去するための回路である。図３では、高調波抑制回路１３として、π型のＬＣ回路とＬ型のＬＣ回路とを組み合わせた構成例を示している。なお、高調波抑制回路１３は、他の構成としてもよい。また、図１に示すように高調波抑制回路１３を設けなくてもよい。

【0021】

＜受信回路＞
受信回路６は、整合回路７と、カップリング容量Ｃ１と、ＬＮＡ８と、受信処理回路９とを備える。

【0022】

整合回路７は、アンテナ１０のインピーダンス５０［Ω］を変換して、ＬＮＡ８の入力インピーダンスの複素共役にすることで、受信信号ＳＲｘのパワーを無駄なくＬＮＡ８に伝えるための回路である。

【0023】

図１に示すように、整合回路７は、容量Ｃ７１とインダクタＬ７１とを備える。信号線Ｎ１とＬＮＡ８の入力との間に、容量Ｃ７１とカップリング容量Ｃ１とが直列接続される。インダクタＬ７１は、容量Ｃ７１とカップリング容量Ｃ１とを接続する信号線Ｎ７１とグランドとの間に設けられる。これにより、アンテナ１０で受信された受信信号ＳＲｘは、信号線Ｎ１、容量Ｃ７１及びカップリング容量Ｃ１を介してＬＮＡ８に入力される。カップリング容量Ｃ１は、受信信号ＳＲｘのＤＣ成分をカットするための容量である。

【0024】

－ＬＮＡ回路－
図４には、ＬＮＡ８の回路構成例を示す。

【0025】

ＬＮＡ８は、アンテナ１０から整合回路７を介して受信された受信信号ＳＲｘをゲートに受けるＭＯＳ型の入力トランジスタ８１を備える。

【0026】

図４の例では、入力トランジスタ８１は、Ｎ型のトランジスタであり、ゲートがＬＮＡ８の入力端子Ｐ８１に接続され、ソースがグランドに接続される。以下では、ＬＮＡ８の入力端子Ｐ８１と入力トランジスタ８１のゲートとを接続する信号線にＮ８１の符号を付して説明する。

【0027】

入力トランジスタ８１のドレインは、カスコードトランジスタ８２を介してＬＮＡ８の出力端子Ｐ８２に接続される。電源と出力端子Ｐ８２との間には、抵抗８３が接続される。カスコードトランジスタ８２のゲートには、バイアス電圧Ｖｂが与えられる。信号線Ｎ８１とグランドとの間には、抵抗とバイアス電源とが直列接続された入力バイアス回路８４が設けられる。

【0028】

図１及び図３では、入力端子Ｐ８１とグランドとの間に形成される入力トランジスタ８１の入力容量を破線で示し、Ｃ３の符号を付している。

【0029】

さらに、入力トランジスタ８１のゲートとソースとの間には、可変容量Ｃ２が設けられる。換言すると、可変容量Ｃ２は、入力端子Ｐ８１とグランドとの間において、入力トランジスタ８１の入力容量Ｃ３と並列になるように設けられる。可変容量Ｃ２は、送信時と受信時で容量値が変更される。

【0030】

（送信時）
前述のとおり、送信時には、可変容量Ｃ２の容量値は、可変容量Ｃ２と整合回路７とにより、送信信号ＳＴｘの送信周波数ｆｔｘで並列共振する並列共振回路１１が構成されるような容量値に設定される。

【0031】

図２には、可変容量Ｃ２の回路構成例を示している。図２の例では、容量Ｃ２１とスイッチとしてのＭＯＳトランジスタＴ２１とが直列接続された回路パーツが、信号線Ｎ８１とグランドとの間に複数並列に接続されている。そして、可変容量制御信号によってＭＯＳトランジスタＴ２１のオンオフが制御されることで、容量値が段階的に変更されるようになっている。このように、可変容量Ｃ２の容量値を段階的に変更できるようにすることで、互いに異なる送信周波数ｆｔｘの送信信号ＳＴｘに対応することができる。

【0032】

ここで、並列共振回路１１の共振周波数が、送信周波数ｆｔｘに設定されると、送信周波数は、以下の式（１）で示される。なお、以下の式では、容量の符号と容量値に同じ符号を付し、インダクタの符号とインダクタンス値に同じ符号を付している。例えば、式中のＣ１は、カップリング容量Ｃ１の容量値である。

【0033】

【数1】

【0034】

ここで、容量値Ｃ１が、容量値Ｃ２及びＣ３に対して十分に大きければ、可変容量Ｃ２の容量値Ｃ２は、以下の式（２）で示される。

【0035】

【数2】

【0036】

この式に示される容量値Ｃ２となるように可変容量制御信号を設定することにより、ＬＮＡの入力インピーダンスを高めて受信回路側の負荷を軽くすることができ、出力負荷の損失が抑制されるので、送信出力を最大化することができる。

【0037】

図５には、図３の回路において可変容量Ｃ２の容量値を変化させて、アンテナ１０から送出される送信信号ＳＴｘの変化をプロットしたシミュレーション結果を示す。図５では、送信周波数を９２０［ＭＨｚ］、カップリング容量Ｃ１の容量値を１０００［ｐＦ］に設定して、可変容量Ｃ２の容量値を変化させている。

【0038】

図５に示すように、可変容量制御信号により可変容量Ｃ２の容量値が０．４［ｐＦ］に設定された場合に、受信回路６のＬＮＡ８の入力容量Ｃ３による損失が最小となり、その結果として送信信号ＳＴｘの送信出力が最大となっている（図５の「共振点」と記載した矢印参照）。より具体的には、可変容量Ｃ２を設けない場合（可変容量Ｃ２の容量値が０（ゼロ））と比較して、送信信号ＳＴｘの送信出力が０．６［ｄＢ］アップしている。

【0039】

（受信時）
前述のとおり、受信時には、可変容量Ｃ２の容量値は、容量値が実質的に０（ゼロ）になるように設定される。図２のように可変容量Ｃ２を構成した場合には、可変容量制御信号により、すべてのＭＯＳトランジスタＴ２１がオフ制御（Ｎ型の場合Ｌｏｗ信号が印加）される。これにより、受信時には、受信信号ＳＲｘが可変容量Ｃ２を加えたことにより減衰することを防ぐようになっている。なお、可変容量Ｃ２の容量値は、受信時には、実質的に０（ゼロ）にされるのが好ましいが、送信時よりも小さい他の容量値に設定されてもよい。

【0040】

以上のように、本実施形態の無線通信回路１は、アンテナ１０と、アンテナ１０に送信信号ＳＴｘを出力する出力アンプ４を備えた送信回路２と、アンテナ１０からの受信信号ＳＲｘが入力されるＬＮＡ８を備えた受信回路６と、アンテナ１０とＬＮＡ８の入力との間に設けられた整合回路７とを備える。ＬＮＡ８は、アンテナ１０から整合回路７を介して受信された受信信号ＳＲｘをゲートに受けるＭＯＳ型の入力トランジスタ８１を有し、入力トランジスタ８１のゲートとソースとの間に、送信信号ＳＴｘが出力される送信時と受信信号が受信される受信時とで容量値が変更される可変容量Ｃ２を備える。

【0041】

可変容量Ｃ２は、送信時に、受信時より大きい容量値に設定されるのが好ましい。また、可変容量Ｃ２は、送信時に、可変容量Ｃ２と整合回路７とにより、送信信号ＳＴｘの送信周波数ｆｔｘで並列共振する並列共振回路１１が構成されるように設定され、受信時に実質的にゼロ実質的に０（ゼロ）になるように設定されるのがより好ましい。

【0042】

これにより、送信回路と受信回路の間にスイッチや先行例にあるようなストリップラインを設けることなく、送信時には、ＬＮＡの入力インピーダンスを高め送信回路２の出力アンプ４に対する受信回路６側の負荷を軽くし、受信時には、受信信号ＳＲｘが減衰することを防ぐことができる。すなわち、アンテナ１０からスイッチやストリップラインを介することなく、共通の信号線Ｎ１で送信回路２と受信回路６を接続した場合においても、送信信号ＳＴｘ及び受信信号ＳＲｘの減衰を抑制することができる。すなわち、スイッチやストリップラインを設けることなく、スイッチやストリップラインを設けるよりも少ない回路量で所望の特性を実現することができる。

【産業上の利用可能性】

【0043】

本開示の無線通信回路は、スイッチやストリップラインを設けることなく、送信信号及び受信信号の減衰を抑制することができるので極めて有用である。

【符号の説明】

【0044】

１ 無線通信回路
２ 送信回路
４ 出力アンプ
６ 受信回路
７ 整合回路
８ ＬＮＡ
１０ アンテナ
８１ 入力トランジスタ
ＳＴｘ 送信信号
ＳＲｘ 受信信号

【図1】

【図2】

【図3】

【図4】

【図5】