特許 7602917 画素回路、その駆動方法及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-11

(45)【発行日】2024-12-19

(54)【発明の名称】画素回路、その駆動方法及び表示装置

(51)【国際特許分類】

   G09G 3/32 20160101AFI20241212BHJP

   G09G 3/20 20060101ALI20241212BHJP

【ＦＩ】

G09G3/32 A

G09G3/20 611H

G09G3/20 624B

G09G3/20 641A

G09G3/20 642A

【請求項の数】 19

(21)【出願番号】P 2020572484

(86)(22)【出願日】2019-11-01

(65)【公表番号】

(43)【公表日】2022-08-26

(86)【国際出願番号】 CN2019115093

(87)【国際公開番号】W WO2020253029

(87)【国際公開日】2020-12-24

【審査請求日】2022-10-26

(31)【優先権主張番号】201910522133.8

(32)【優先日】2019-06-17

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】ヤン ミン

(72)【発明者】

【氏名】コン ニン

(72)【発明者】

【氏名】ユエ ハン

(72)【発明者】

【氏名】ジャン カン

(72)【発明者】

【氏名】ワン カン

(72)【発明者】

【氏名】ザオ ジャオ

(72)【発明者】

【氏名】ジャン アングラン

(72)【発明者】

【氏名】スアン ミンフア

(72)【発明者】

【氏名】チェン シャオチュアン

【審査官】西島 篤宏

(56)【参考文献】

【文献】特開２００２－２９７０９７（ＪＰ，Ａ）

【文献】特開２０１１－０２８２１４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／００ － ３／３８

(57)【特許請求の範囲】

【請求項1】

画素回路であって、
第１端子及び第２端子を有する発光素子と、
前記発光素子の第１端子に電気的に接続され、前記発光素子に電力を供給する駆動回路であって、前記駆動回路の制御端子の電位の制御により、電源電圧端子とスイッチ制御回路の第１端子との間の導通を制御するように構成される駆動回路と、
電圧比較器であって、前記電圧比較器の第２入力端子は、基準電圧を供給する基準電圧端子に電気的に接続され、前記電圧比較器の出力端子は、前記スイッチ制御回路の制御端子に電気的に接続され、前記電圧比較器は、前記電圧比較器の第１入力端子に供給されるデータ電圧と前記基準電圧とに基づいてパルス幅変調信号を生成する電圧比較器と、
前記電圧比較器の出力端子に電気的に接続され、前記電圧比較器の入力オフセット電圧を検出するオフセット電圧検出回路と、
前記スイッチ制御回路の制御端子の電位の制御により、前記スイッチ制御回路の第１端子と前記スイッチ制御回路の第２端子との間の導通を制御するように構成されるスイッチ制御回路と、
前記発光素子に電気的に接続された発光制御回路であって、発光制御線から入力される発光制御信号の制御により、前記スイッチ制御回路の第２端子と前記発光素子との間の導通を制御し、前記駆動回路の制御端子と前記電圧比較器の第１入力端子との間の導通を制御するように構成される発光制御回路と、を備え、
前記画素回路の前記オフセット電圧検出回路は、データ電圧補償回路に電気的に接続され、前記データ電圧補償回路は、検出された入力オフセット電圧に基づいて前記データ電圧を補償する、
画素回路。

【請求項2】

前記オフセット電圧検出回路は、
前記電圧比較器の第１入力端子に電気的に接続され、前記電圧比較器の第１入力端子にテスト電圧を供給するテスト電圧供給回路と、
前記電圧比較器の出力端子に電気的に接続され、前記電圧比較器の第１入力端子に前記テスト電圧を供給し、前記電圧比較器の第２入力端子に前記基準電圧を供給するときに、前記電圧比較器の出力電圧を検出して、前記電圧比較器の入力オフセット電圧を取得する検出回路と、を備える、
請求項１に記載の画素回路。

【請求項3】

前記テスト電圧供給回路は、テスト制御端子から入力されるテスト制御信号の制御により、テスト電圧端子と前記電圧比較器の第１入力端子との間の導通を制御する電圧供給スイッチングサブ回路を有する、
請求項２に記載の画素回路。

【請求項4】

前記電圧供給スイッチングサブ回路は、電圧供給スイッチングトランジスタを有し、前記電圧供給スイッチングトランジスタの制御電極は前記テスト制御端子に電気的に接続され、前記電圧供給スイッチングトランジスタの第１電極は前記テスト電圧端子に電気的に接続され、前記電圧供給スイッチングトランジスタの第２電極は前記電圧比較器の第１入力端子に電気的に接続される、
請求項３に記載の画素回路。

【請求項5】

前記テスト電圧供給回路は、前記テスト電圧端子にテスト電圧を供給する電圧供給サブ回路をさらに有する、
請求項３に記載の画素回路。

【請求項6】

前記検出回路は、検出スイッチング制御端子から入力される検出スイッチング制御信号の制御により、前記電圧比較器の出力端子と読出し線との間の導通を制御する検出スイッチングサブ回路を有する、
請求項２に記載の画素回路。

【請求項7】

前記検出スイッチングサブ回路は、検出スイッチングトランジスタを有し、前記検出スイッチングトランジスタの制御電極は、前記検出スイッチング制御端子に電気的に接続され、前記検出スイッチングトランジスタの第１電極は、前記読出し線に電気的に接続され、前記検出スイッチングトランジスタの第２電極は、前記電圧比較器の出力端子に電気的に接続される、
請求項６に記載の画素回路。

【請求項8】

前記検出回路は、前記読出し線に接続され、前記電圧比較器の出力電圧に基づいて前記電圧比較器の入力オフセット電圧を取得する検出サブ回路をさらに有する、
請求項６に記載の画素回路。

【請求項9】

前記データ電圧補償回路は、前記入力オフセット電圧と前記データ電圧とを加算することにより、補償されたデータ電圧を取得するように構成される、
請求項１～８のいずれか１項に記載の画素回路。

【請求項10】

データ線および前記駆動回路に電気的に接続されたデータ書込回路をさらに有し、
前記データ書込回路は、ゲート線から入力されるゲート駆動信号の制御により、前記データ線から供給される前記データ電圧の前記駆動回路の制御端子への書込みを制御し、前記駆動回路の制御端子の電位を制御するように構成される、
請求項１に記載の画素回路。

【請求項11】

前記スイッチ制御回路は、スイッチ制御トランジスタを有し、前記発光制御回路は、第１発光制御トランジスタと、第２発光制御トランジスタとを有し、
前記スイッチ制御トランジスタの制御電極は、前記電圧比較器の出力端子に電気的に接続され、前記スイッチ制御トランジスタの第１電極は、前記駆動回路に電気的に接続され、前記スイッチ制御トランジスタの第２電極は、前記第２発光制御トランジスタの第１電極に電気的に接続され、
前記第１発光制御トランジスタの制御電極は、前記発光制御線に電気的に接続され、前記第１発光制御トランジスタの第１電極は、前記駆動回路の制御端子に電気的に接続され、前記第１発光制御トランジスタの第２電極は、前記電圧比較器の第１入力端子に電気的に接続され、
前記第２発光制御トランジスタの制御電極は、前記発光制御線に電気的に接続され、前記第２発光制御トランジスタの第２電極は、前記発光素子に電気的に接続される、
請求項１０に記載の画素回路。

【請求項12】

前記データ書込回路は、データ書込トランジスタおよび蓄積容量を有し、前記駆動回路は、駆動トランジスタを有し、
前記データ書込トランジスタの制御電極は、前記ゲート線に電気的に接続され、前記データ書込トランジスタの第１電極は、前記データ線に電気的に接続され、前記データ書込トランジスタの第２電極は、前記駆動トランジスタの制御電極に電気的に接続され、
前記蓄積容量の第１端子は、前記駆動トランジスタの制御電極に電気的に接続され、前記蓄積容量の第２端子は、第１電圧端子に電気的に接続され、
前記駆動トランジスタの制御電極は、前記駆動回路の制御端子であり、前記駆動トランジスタの第１電極は、電源電圧端子に電気的に接続され、前記駆動トランジスタの第２電極は、前記スイッチ制御回路の第１端子に電気的に接続される、
請求項１０又は１１に記載の画素回路。

【請求項13】

第１端子及び第２端子を有する発光素子と、前記発光素子の第１端子に電気的に接続され、前記発光素子に電力を供給する駆動回路であって、前記駆動回路の制御端子の電位の制御により、電源電圧端子とスイッチ制御回路の第１端子との間の導通を制御するように構成される駆動回路と、電圧比較器であって、前記電圧比較器の第２入力端子は、基準電圧を供給する基準電圧端子に電気的に接続され、前記電圧比較器の出力端子は、前記スイッチ制御回路の制御端子に電気的に接続され、前記電圧比較器は、前記電圧比較器の第１入力端子に供給されるデータ電圧と前記基準電圧とに基づいてパルス幅変調信号を生成する電圧比較器と、前記電圧比較器の出力端子に電気的に接続され、前記電圧比較器の入力オフセット電圧を検出するオフセット電圧検出回路と、前記スイッチ制御回路の制御端子の電位の制御により、前記スイッチ制御回路の第１端子と前記スイッチ制御回路の第２端子との間の導通を制御するように構成されるスイッチ制御回路と、前記発光素子に電気的に接続された発光制御回路であって、発光制御線から入力される発光制御信号の制御により、前記スイッチ制御回路の第２端子と前記発光素子との間の導通を制御し、前記駆動回路の制御端子と前記電圧比較器の第１入力端子との間の導通を制御するように構成される発光制御回路と、を備える画素回路において、前記画素回路の前記オフセット電圧検出回路は、データ電圧補償回路に電気的に接続され、前記データ電圧補償回路は、検出された入力オフセット電圧に基づいて前記データ電圧を補償する画素回路の駆動方法であって、
検出期間において、前記電圧比較器の入力オフセット電圧を検出することと、
表示期間において、前記入力オフセット電圧に基づいて前記データ電圧を補償することにより、補償されたデータ電圧を取得することと、を含む、
画素回路の駆動方法。

【請求項14】

前記検出期間において、前記電圧比較器の前記入力オフセット電圧を検出することは、 前記電圧比較器の第１入力端子にテスト電圧を供給することと、
前記電圧比較器の第２入力端子に前記基準電圧を供給することと、
前記電圧比較器の出力電圧を検出することと、
前記出力電圧に基づいて、前記電圧比較器の前記入力オフセット電圧を取得することと、を含む、
請求項１３に記載の駆動方法。

【請求項15】

前記検出期間において、前記電圧比較器の前記入力オフセット電圧を検出することは、
前記電圧比較器の前記出力電圧が所定電圧である場合、前記電圧比較器の第１入力端子と前記電圧比較器の第２入力端子との間の電圧差を前記電圧比較器の前記入力オフセット電圧として決定することをさらに含み、
ここで、前記所定電圧は、（ＶＨ＋ＶＬ）／２であり、ＶＨは前記電圧比較器から出力される高電圧であり、ＶＬは前記電圧比較器から出力される低電圧である、
請求項１４に記載の駆動方法。

【請求項16】

前記表示期間において、前記入力オフセット電圧に基づいて前記データ電圧を補償することは、
前記入力オフセット電圧と前記データ電圧とを加算して前記補償されたデータ電圧を取得することを含む、
請求項１３に記載の駆動方法。

【請求項17】

検出期間において、前記電圧比較器の入力オフセット電圧を検出することと、
表示期間において、前記入力オフセット電圧に基づいて前記データ電圧を補償することにより、補償されたデータ電圧を取得することと、を含み、
検出期間において、前記データ線は、前記ゲート駆動信号の制御により、前記駆動回路の制御端子から遮断され、前記スイッチ制御回路の第２端子は、前記発光制御信号の制御により、前記発光素子から遮断され、前記駆動回路の制御端子は、前記発光制御信号の制御により、前記電圧比較器の第１入力端子から遮断される、
請求項１０に記載の画素回路の駆動方法。

【請求項18】

請求項１～１２のいずれか１項に記載の画素回路を有する表示パネル。

【請求項19】

請求項１８に記載の表示パネルを有する表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、画素回路、その駆動方法及び表示装置に関する。

【背景技術】

【0002】

マイクロ発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）は、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）より高い効率、低い消費電力、及び高い信頼性を有し、将来の新しい表示製品になる可能性がある。

【0003】

マイクロＬＥＤは、電流駆動装置の一種であり、その輝度は、マイクロＬＥＤに流れる電流と発光時間（ｉｌｌｕｍｉｎａｔｉｏｎ ｔｉｍｅ）又は発光持続時間（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｕｒａｔｉｏｎ）に関係している。電圧比較器は、非反転入力電圧と反転入力電圧との間の相対的な電圧関係を調整することによって、マイクロＬＥＤに出力される方形波信号（例えば、パルス幅変調信号）のデューティ比を制御し、これにより、マイクロＬＥＤの発光持続時間を制御する。入力オフセット電圧は、電圧比較器の重要なパラメータである。入力オフセット電圧が存在する（即ち、入力オフセット電圧がゼロでない）と、電圧比較器の非反転入力電圧が電圧比較器の反転入力電圧から一定値（０でない）ずれる場合、電圧比較器出力は、一方の論理レベルから他方の論理レベルに変化する。電圧比較器における入力オフセット電圧の存在やバラツキにより、同じグレースケールを表示するときに、表示パネルの異なる位置における各画素回路の発光持続時間が異なるため、表示パネルの輝度均一性が悪く、表示に影響を与えるという問題を招く恐れがある。ここで、非反転入力電圧とは、電圧比較器の非反転入力端子に入力される電圧を指し、反転入力電圧とは、電圧比較器の反転入力端子に入力される電圧を指す。

【発明の概要】

【課題を解決するための手段】

【0004】

本開示の実施例は、画素回路、その駆動方法及び表示装置を提供する。

【0005】

本開示の第１の側面によれば、第１端子及び第２端子を有する発光素子と、前記発光素子の第１端子に電気的に接続され、前記発光素子に電力を供給する駆動回路と、データ電圧及び基準電圧に基づいてデューティ比を有するパルス幅変調信号を生成する電圧比較器と、前記電圧比較器の出力端子に電気的に接続され、前記電圧比較器の入力オフセット電圧を検出するオフセット電圧検出回路と、前記オフセット電圧検出回路に電気的に接続され、検出された入力オフセット電圧に基づいて前記データ電圧を補償するデータ電圧補償回路と、を備える画素回路が提供される。

【0006】

本開示の第２の側面によれば、第１端子及び第２端子を有する発光素子と、前記発光素子の第１端子に電気的に接続され、前記発光素子に電力を供給する駆動回路と、データ電圧及び基準電圧に基づいてデューティ比を有するパルス幅変調信号を生成する電圧比較器と、前記電圧比較器の出力端子に電気的に接続され、前記電圧比較器の入力オフセット電圧を検出するオフセット電圧検出回路と、前記オフセット電圧検出回路に電気的に接続され、検出された入力オフセット電圧に基づいて前記データ電圧を補償するデータ電圧補償回路とを備えた画素回路の駆動方法であって、検出期間において、前記電圧比較器の入力オフセット電圧を検出することと、表示期間において、前記入力オフセット電圧に基づいて前記データ電圧を補償することにより、補償されたデータ電圧を取得することとを含む駆動方法が提供される。

【図面の簡単な説明】

【0007】

以下に添付図面に示された具体的な実施例を参照しながら、実施例についてより具体的に説明する。なお、これらの添付図面は、いくつかの実施例を示すものに過ぎず、その範囲を限定するものではないと解されるべきである。添付図面を使用して付加的な特徴および詳細を用いて実施例について説明、解釈する。

【0008】

【図1】本開示の一実施例に係る画素回路の構成図である。

【0009】

【図2】本開示の一実施例に係る画素回路の構成図である。

【0010】

【図3】本開示の一実施例に係る画素回路の構成図である。

【0011】

【図4】本開示の一実施例に係る画素回路の構成図である。

【0012】

【図5】本開示の一実施例に係る画素回路の動作タイミング図である。

【0013】

【図6】電圧比較器ＶＣの概略図である。

【0014】

【図7】図６の電圧比較器ＶＣの入出力関係を示す図である。

【0015】

【図8a】ガラス基板上の一つの位置における電圧比較器の電圧伝達曲線である。

【0016】

【図8b】同じガラス基板上の別の位置における電圧比較器の電圧伝達曲線である。

【0017】

【図9a】電圧比較器の入力オフセット電圧を示す概略図であり、該電圧比較器の電圧伝達曲線は図８ａに示される。

【0018】

【図9b】電圧比較器の入力オフセット電圧を示す概略図であり、該電圧比較器の電圧伝達曲線は図８ｂに示される。

【0019】

【図10a】電圧比較器を利用してデータ電圧補償を行うときの動作タイミング図であり、該電圧比較器の電圧伝達曲線は図８ａに示される。

【0020】

【図10b】電圧比較器を利用してデータ電圧補償を行うときの動作タイミング図であり、該電圧比較器の電圧伝達曲線は図８ｂに示される。

【0021】

【図11】本開示の一実施例に係る画素回路の構成図である。

【0022】

【図12】本開示の一実施例に係る画素回路の構成図である。

【0023】

【図13】本開示の一実施例に係る画素回路の駆動方法を示すフローチャートである。

【発明を実施するための形態】

【0024】

以下、本開示の実施例を示す図面を参照しながら、本開示について説明する。なお、これらの実施例は、すべての実施例ではなく、本開示を例示するものにすぎない。本開示における実施例に基づいて、当業者は、創造的な労力なしに他の変形を導き出すことができ、それらの変形はすべて本開示の範囲内である。

【0025】

本開示内容全体において使用される「一つの実施例」、「一実施例」、「一つの例」、「いくつかの実施例」、又は類似表現は、その実施例に関連して説明される特定の特徴、構造、又は特性が、少なくとも１つの実施例に含まれることを意味する。したがって、本開示において、「一つの実施例において」、「一実施例において」、「いくつかの実施例において」及び類似表現が現れる場合、同じ実施例を指すことができるが、必ずしも全てが同じ実施例を指すとは限らず、「１つまたは複数の実施例」を指す。これらは、開示された全ての実施例を含んでもよいし、含まなくてもよい。したがって、特に断らない限り、いくつかの実施例の特徴又は要素は、いくつかの他の実施例に使用可能である。

【0026】

特に定義しない限り、本開示の実施例で使用される技術的又は科学的用語は、当業者によって理解される通常の意味で解釈されるべきである。

【0027】

本開示で使用される「第１」、「第２」及び類似の用語は、任意の順序、量、又は重要性を表しない。これらは、ただ関連する装置、構成要素、プロセス、ステップ等の参照として使用される。特に明記しない限り、これらの用語は、いかなる空間的又は時間的順序も暗示するものではない。例えば、「第１装置」及び「第２装置」は、別個に形成された２つの装置、又は同じ装置の２つの部分もしくは構成要素を指してもよい。場合によって、例えば、「第１装置」及び「第２装置」は、同じであってもよく、且つ任意に命名してもよい。同様に、方法又はプロセスの「第１ステップ」は、「第２ステップ」の前、後、又はそれと同時に実行され得る。

【0028】

特に明記しない限り、「備える」、「含む」、「有する」、及びこれらの変形用語は、「含むが、これらに限定されない」ことを意味する。

【0029】

特に明記しない限り、列挙された項目のリストは、任意の項目又は全ての項目が相互に排他的であることを暗示するものではない。特に明記しない限り、「一」、「１つ」、及び「該」という用語は、「１つ又は複数」も意味する。

【0030】

「接続」又は「導通」などの用語は、物理的又は機械的な接続に限定されず、直接的又は間接的な電気的接続を含み得る。

【0031】

図面のフローチャートに示されるステップは、コンピュータ実行可能命令のセットなどのコンピュータシステムによって実行され得る。論理シーケンスがフローチャートに示されているが、場合によっては、示された又は説明されたステップは、本明細書に記載された順序とは異なる順序で実行され得る。

【0032】

本開示の図面は、本開示に係る構造のみに関し、他の構造は、従来の設計を参照し得る。

【0033】

本開示の実施例で用いられるトランジスタの各々は、三極管、薄膜トランジスタ、電界効果トランジスタ、又は同じ特性を有する他のデバイスであってもよい。実施例では、トランジスタの制御電極以外の２つの電極を区別するために、一方の電極を第１電極、他方の電極を第２電極と呼ぶ。

【0034】

実際の動作において、トランジスタが三極である場合、制御電極はベースであり得、第１電極はコレクタであり得、第２電極はエミッタであり得、又は、制御電極はベースであり得、第１電極はエミッタであり得、第２電極はコレクタであり得る。

【0035】

実際の動作において、トランジスタが薄膜トランジスタ又は電界効果トランジスタである場合、制御電極はゲートであり得、第１電極はドレインであり得、第２電極はソースであり得、又は、制御電極はゲート電極であり得、第１電極はソース電極であり得、第２電極はドレイン電極であり得る。

【0036】

本開示の一実施例に係る画素回路は、発光素子と、発光素子に電力を供給する駆動回路と、データ電圧及び基準電圧に基づいてデューティ比を有するパルス幅変調信号を生成する電圧比較器と、電圧比較器の入力オフセット電圧を検出するオフセット電圧検出回路と、検出された入力オフセット電圧に基づいてデータ電圧を補償するデータ電圧補償回路と、を備える。

【0037】

本開示の一実施例に係る画素回路は、データ書込回路と、スイッチ制御回路と、発光制御回路とをさらに備えてもよい。

【0038】

データ書込回路は、ゲート線から入力されるゲート駆動信号の制御により、データ線から供給されるデータ電圧の駆動回路の制御端子への書き込みを制御し、駆動回路の制御端子の電位を制御するように構成される。

【0039】

発光制御回路は、発光制御線から入力される発光制御信号の制御により、スイッチ制御回路の第２端子と発光素子との間の導通を制御し、駆動回路の制御端子と電圧比較器の第１入力端子（例えば、非反転入力端子）との間の導通を制御するように構成される。

【0040】

スイッチ制御回路は、その制御端子の電位の制御により、スイッチ制御回路の第１端子とスイッチ制御回路の第２端子との間の導通を制御するように構成される。

【0041】

駆動回路は、駆動回路の制御端子の電位の制御により、電源電圧端子とスイッチ制御回路の第１端子との間の導通を制御するように構成される。

【0042】

電圧比較器の第２入力端子（例えば、反転入力端子）は、基準電圧端子に電気的に接続され、電圧比較器の出力端子は、スイッチ制御回路の制御端子に電気的に接続され、電圧比較器は、第１入力端子に入力される電圧と第２入力端子に入力される基準電圧に基づいて制御電圧信号（例えば、パルス幅変調信号）を出力するように構成される。

【0043】

本開示の一実施例に係る画素回路は、表示期間の前に検出期間が設定され、表示期間はデータ書き込み段階を含む。検出期間において、オフセット電圧検出回路は、電圧比較器の入力オフセット電圧を検出する。データ書き込み段階において、データ電圧補償回路は、入力オフセット電圧に基づいてデータ電圧を補償することにより、補償されたデータ電圧を取得する。これにより、本開示の実施例に係る画素回路は、電圧比較器を介してスイッチ制御回路のオンオフを正確に制御することができ、発光素子の発光時間を正確に調節することができる。

【0044】

本開示の実施例において、画素回路の各々に含まれる電圧比較器の入力オフセット電圧を検出し、対応する入力オフセット電圧に基づいて画素回路の各々にデータ電圧補償を行った後、同じグレースケールを表示するとき、異なる位置における画素回路の各々の発光持続時間は同じである。これにより、表示パネルの輝度均一性が向上し、表示効果が向上する。

【0045】

発光素子は、マイクロ発光ダイオード（Ｍｉｃｒｏ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ｍｉｃｒｏ ＬＥＤ）であってもよい。

【0046】

本開示の一実施例において、電圧比較器の第１入力端子は非反転入力端子であり得、電圧比較器の第２入力端子は反転入力端子であり得、又は、電圧比較器の第１入力端子は反転入力端子であり得、電圧比較器の第２入力端子は非反転入力端子であり得る。

【0047】

図１に示すように、本開示の一実施例に係る画素回路は、発光デバイス又は発光素子ＥＬと、発光素子に電力を供給する駆動回路１２と、データ電圧及び基準電圧に基づいてパルス幅変調信号を生成することにより、発光素子の発光時間を制御する電圧比較器ＶＣと、電圧比較器の入力オフセット電圧を検出するオフセット電圧検出回路１５と、検出された入力オフセット電圧に基づいてデータ電圧を補償するデータ電圧補償回路１６とを備える。画素回路は、データ書込回路１１と、スイッチ制御回路１３と、発光制御回路１４とをさらに備える。

【0048】

データ書込回路１１は、ゲート線Ｇａｔｅと、データ線Ｄａｔａと、駆動回路１２の制御端子とにそれぞれ電気的に接続される。データ書込回路１１は、ゲート線Ｇａｔｅから入力されるゲート駆動信号の制御により、データ線Ｄａｔａによって供給されるデータ電圧の駆動回路１２の制御端子への書込みを制御し、駆動回路１２の制御端子の電位を制御するように構成される。

【0049】

駆動回路１２は、電源電圧端子と、スイッチ制御回路１３の第１端子とにそれぞれ電気的に接続され、駆動回路１２の制御端子の電位の制御により、電源電圧端子とスイッチ制御回路１３の第１端子との間の導通を制御する。電源電圧端子は、電源電圧ＶＤＤを入力するためのものである。

【0050】

発光制御回路１４は、発光制御線ＥＭと、スイッチ制御回路１３の第２端子と、発光素子ＥＬと、駆動回路１２の制御端子と、電圧比較器ＶＣの第１入力端子（例えば非反転入力端子）とにそれぞれ電気的に接続される。発光制御回路１４は、発光制御線ＥＭから入力される発光制御信号の制御により、スイッチ制御回路１３の第２端子と発光素子ＥＬとの間の導通を制御し、駆動回路１２の制御端子と電圧比較器ＶＣの第１入力端子との間の導通を制御するように構成される。

【0051】

スイッチ制御回路１３は、その制御端子の電位の制御により、スイッチ制御回路１３の第１端子とスイッチ制御回路１３の第２端子との間の導通を制御するように構成される。

【0052】

電圧比較器ＶＣの第２入力端子（例えば、反転入力端子）は、基準電圧端子に電気的に接続され、電圧比較器ＶＣの出力端子はスイッチ制御回路１３の制御端子に電気的に接続される。電圧比較器ＶＣは、第１入力端子の電圧と第２入力端子の基準電圧Ｖｒｅｆとに基づいて制御電圧信号を出力する。基準電圧端子は、基準電圧Ｖｒｅｆを入力するためのものである。

【0053】

オフセット電圧検出回路１５は、電圧比較器ＶＣの第１入力端子（例えば、非反転入力端子）と電圧比較器ＶＣの出力端子とにそれぞれ電気的に接続され、それにより、電圧比較器ＶＣの入力オフセット電圧を検出する。

【0054】

データ電圧補償回路１６は、オフセット電圧検出回路１５と、データ線Ｄａｔａとにそれぞれ電気的に接続され、入力オフセット電圧に基づいてデータ電圧を補償することにより、補償されたデータ電圧を取得して、補償されたデータ電圧をデータ線Ｄａｔａに供給する。例えば、データ電圧補償回路１６は、特定用途向け集積回路であってもよく、又はプログラム可能な論理アレイ、又は適切にプログラムされたマイクロコントローラ、又は入力オフセット電圧に基づいて補償されたデータ電圧を取得して、該補償されたデータ電圧をデータ線に供給する他のハードウェアデバイスを含み得る。

【0055】

図１に示す画素回路において、電圧比較器ＶＣの第１入力端子は非反転入力端子であり、電圧比較器ＶＣの第２入力端子は反転入力端子であるが、本開示はこれに限定されない。

【0056】

実施例において、図１に示す画素回路は、表示期間の前に検出期間が設定され、表示期間は、順次設定されるデータ書き込み段階と発光段階とを含む。

【0057】

検出期間において、オフセット電圧検出回路１５は、電圧比較器ＶＣの入力オフセット電圧を検出する。データ書込回路１１は、ゲート駆動信号の制御により、データ線Ｄａｔａを駆動回路１２の制御端子から遮断するように制御する。発光制御回路１４は、発光制御信号の制御により、スイッチ制御回路１３の第２端子を発光素子ＥＬから遮断するように制御し、駆動回路１２の制御端子を電圧比較器ＶＣの第１入力端子から遮断するように制御する。

【0058】

データ書き込み段階において、データ電圧補償回路１６は、入力オフセット電圧に基づいてデータ電圧を補償することにより、補償されたデータ電圧を得る。データ書込回路１１は、ゲート駆動信号の制御により、補償されたデータ電圧を駆動回路１２の制御端子に書き込み、駆動回路１２の制御端子の電位を制御する。

【0059】

発光段階では、オフセット電圧検出回路１５は、電圧比較器ＶＣの入力オフセット電圧の検出を停止する。基準電圧端子は基準電圧Ｖｒｅｆを入力し、駆動回路１２は、駆動回路１２の制御端子の電位の制御により、電源電圧端子とスイッチ制御回路１３の第１端子との間の導通を制御する。発光制御回路１４は、発光制御線ＥＭから入力される発光制御信号の制御により、スイッチ制御回路１３の第２端子と発光素子ＥＬとの間の導通を制御し、駆動回路１２の制御端子と電圧比較器ＶＣの第１入力端子との間の導通を制御する。電圧比較器ＶＣは、第１入力端子の電圧及び基準電圧Ｖｒｅｆに基づいて制御電圧信号を出力する。スイッチ制御回路１３は、電圧比較器ＶＣから出力される制御電圧信号の制御により、スイッチ制御回路１３の第１端子とスイッチ制御回路１３の第２端子との間の導通を制御することにより、発光素子ＥＬの発光時間を制御する。

【0060】

実施例において、発光段階では、発光素子ＥＬに流れる電流値は補償されたデータ電圧に関連し、発光素子ＥＬの発光時間は基準電圧Ｖｒｅｆと補償されたデータ電圧に関連する。

【0061】

実施例に係る複数の画素回路を含む表示装置において、画素回路の各々に含まれる電圧比較器の入力オフセット電圧を検出し、対応する入力オフセット電圧に基づいて画素回路の各々にデータ電圧補償を行った後、同じグレースケールを表示するとき、表示装置の異なる位置における画素回路の各々の発光持続時間は同じである。これにより、表示パネルの輝度均一性が向上し、表示効果が向上する。

【0062】

一実施例において、オフセット電圧検出回路は、テスト電圧供給回路と検出回路とを含み得る。

【0063】

テスト電圧供給回路は、電圧比較器の第１入力端子に直流テスト電圧を供給するように構成され、検出回路は、テスト電圧供給回路が第１入力端子に直流テスト電圧を供給し、第２入力端子に基準電圧を供給するときに、電圧比較器の出力端子から出力される出力電圧を検出し、電圧比較器の入力オフセット電圧を得るように構成される。

【0064】

図２に示す画素回路において、オフセット電圧検出回路は、テスト電圧供給回路１５１と、検出回路１５２とを含み得る。

【0065】

テスト電圧供給回路１５１は、電圧比較器ＶＣの非反転入力端子に電気的に接続され、電圧比較器ＶＣの非反転入力端子に直流テスト電圧を供給する。

【0066】

検出回路１５２は、電圧比較器ＶＣの出力端子とデータ電圧補償回路１６とにそれぞれ電気的に接続され、テスト電圧供給回路１５１が非反転入力端子に直流テスト電圧を供給し、反転入力端子に基準電圧を供給するときに、電圧比較器ＶＣの出力端子から出力される出力電圧を検出して、電圧比較器の入力オフセット電圧を得て、データ電圧補償回路１６に入力オフセット電圧を供給する。

【0067】

オフセット電圧検出回路１５は、電圧比較器ＶＣの出力電圧に基づいて、電圧比較器ＶＣの入力オフセット電圧を以下のようにして求める。電圧比較器ＶＣの出力電圧が所定電圧である場合に、検出回路１５２は、電圧比較器ＶＣの第１入力端子と電圧比較器ＶＣの第２入力端子との電圧差を電圧比較器ＶＣの入力オフセット電圧として決定する。所定電圧は（ＶＨ＋ＶＬ）／２であり得、ここで、ＶＨは電圧比較器ＶＣが出力する高電圧であり、ＶＬは電圧比較器ＶＣが出力する低電圧である。

【0068】

一実施例において、電圧比較器の第１入力端子は非反転入力端子であり得、電圧比較器の第２入力端子は反転入力端子であり得る。直流テスト電圧（例えば、非反転入力端子の電圧）と基準電圧（例えば、反転入力端子の電圧）との電圧差は、第１所定の電圧差範囲内である。

【0069】

一実施例において、電圧比較器の第１入力端子は反転入力端子であり得、電圧比較器の第２入力端子は非反転入力端子であり得る。基準電圧と直流テスト電圧との電圧差は、第２所定の電圧差範囲内である。

【0070】

一例では、第１所定の電圧差範囲及び第２所定の電圧差範囲は、－２Ｖ～２Ｖの範囲であり得るが、本開示はこれに限定されない。

【0071】

一実施例において、テスト電圧供給回路は、テスト制御端子から入力されるテスト制御信号の制御により、テスト電圧端子と電圧比較器の第１入力端子との間の導通を制御するように構成される電圧供給スイッチングサブ回路を含み得る。

【0072】

電圧供給スイッチングサブ回路は、電圧比較器の第１入力端子に直流テスト電圧を出力するか否かを制御する。

【0073】

電圧供給スイッチングサブ回路は、電圧供給スイッチングトランジスタを含み得る。電圧供給スイッチングトランジスタの制御電極は、テスト制御端子に電気的に接続され、電圧供給スイッチングトランジスタの第１電極は、テスト電圧端子に電気的に接続され、電圧供給スイッチングトランジスタの第２電極は、電圧比較器の第１入力端子に電気的に接続される。

【0074】

一実施例において、テスト電圧供給回路は、テスト電圧端子に直流テスト電圧を供給する電圧供給サブ回路をさらに含み得る。

【0075】

一実施例において、検出回路は、検出スイッチング制御端子から入力される検出スイッチング制御信号の制御により、電圧比較器の出力端子と読出し線との間の導通を制御する検出スイッチングサブ回路を含み得る。

【0076】

検出スイッチングサブ回路は、検出スイッチングトランジスタを含み得る。検出スイッチングトランジスタの制御電極は、検出スイッチング制御端子に電気的に接続され、検出スイッチングトランジスタの第１電極は、読出し線に電気的に接続され、検出スイッチングトランジスタの第２電極は、電圧比較器の出力端子に電気的に接続される。

【0077】

一実施例において、検出回路は、読出し線に電気的に接続され、電圧比較器の出力端子から出力される出力電圧に基づいて、電圧比較器の入力オフセット電圧を取得する検出サブ回路をさらに具備してもよい。

【0078】

検出スイッチングサブ回路は、電圧比較器が検出サブ回路に電圧を出力するか否かを制御する。

【0079】

一実施例において、データ電圧補償回路は、入力オフセット電圧とデータ電圧とを加算して補償されたデータ電圧を取得し、補償されたデータ電圧をデータ線に供給するように構成される。データ電圧補償回路は、オフセット電圧を元のデータ電圧に加算することにより、データ電圧を補償する。

【0080】

図３に示す画素回路において、テスト電圧供給回路は、電圧供給スイッチングサブ回路３１と電圧供給サブ回路３２とを備えてもよい。電圧供給スイッチングサブ回路３１は、テスト制御端子Ｇｔｅｓｔとテスト電圧端子Ｔｓｔと電圧比較器ＶＣの非反転入力端子とにそれぞれ電気的に接続され、テスト制御端子Ｇｔｅｓｔから入力されるテスト制御信号の制御により、テスト電圧端子Ｔｓｔと電圧比較器ＶＣの非反転入力端子との間の導通を制御する。電圧供給サブ回路３２は、テスト電圧端子Ｔｓｔに電気的に接続され、テスト電圧端子Ｔｓｔに直流テスト電圧を供給する。

【0081】

検出回路は、検出スイッチングサブ回路３３と検出サブ回路３４とを有してもよい。検出スイッチングサブ回路３３は、検出スイッチング制御端子Ｓ＿Ｒｅａｄｏｕｔと、電圧比較器ＶＣの出力端子と、読出し線Ｒｅａｄｏｕｔとにそれぞれ電気的に接続され、検出スイッチング制御端子Ｓ＿Ｒｅａｄｏｕｔから入力される検出スイッチング制御信号の制御により、電圧比較器ＶＣの出力端子と読出し線Ｒｅａｄｏｕｔとの間の導通を制御する。

【0082】

検出サブ回路３４は、読出し線Ｒｅａｄｏｕｔとデータ電圧補償回路１６とにそれぞれ電気的に接続され、電圧比較器ＶＣの出力端子から出力される電圧に基づいて、電圧比較器ＶＣの入力オフセット電圧を取得し、入力オフセット電圧をデータ電圧補償回路１６に供給する。

【0083】

一実施例において、スイッチ制御回路は、スイッチ制御トランジスタを含み得、発光制御回路は、第１発光制御トランジスタ及び第２発光制御トランジスタを含み得る。

【0084】

スイッチ制御トランジスタの制御電極は、電圧比較器の出力端子に電気的に接続され、スイッチ制御トランジスタの第１電極は駆動回路に電気的に接続され、スイッチ制御トランジスタの第２電極は、第２発光制御トランジスタの第１電極に電気的に接続される。

【0085】

第１発光制御トランジスタの制御電極は、発光制御線に電気的に接続され、第１発光制御トランジスタの第１電極は、駆動回路の制御端子に電気的に接続され、第１発光制御トランジスタの第２電極は、電圧比較器の第１入力端子に電気的に接続される。

【0086】

第２発光制御トランジスタの制御電極は、発光制御線に電気的に接続され、第２発光制御トランジスタの第２電極は、発光素子に電気的に接続される。

【0087】

一実施例において、データ書込回路は、データ書込トランジスタ及び蓄積容量を含み得、駆動回路は、駆動トランジスタを含み得る。

【0088】

データ書込トランジスタの制御電極は、ゲート線に電気的に接続され、データ書込トランジスタの第１電極はデータ線に電気的に接続され、データ書込トランジスタの第２電極は駆動トランジスタの制御電極に電気的に接続される。

【0089】

蓄積容量の第１端子は、駆動トランジスタの制御電極に電気的に接続され、蓄積容量の第２端子は、第１電圧端子に電気的に接続される。

【0090】

駆動トランジスタの制御電極は駆動回路の制御端子であり、駆動トランジスタの第１電極は、電源電圧端子に電気的に接続され、駆動トランジスタの第２電極は、スイッチ制御回路の第１端子に電気的に接続される。

【0091】

一例として、第１電圧端子は、低電圧端子又は接地端子であり得るが、これに限定されない。

【0092】

図４に示す実施例において、画素回路は、マイクロ発光ダイオードＭＬＥＤと、データ書込回路１１と、駆動回路１２と、電圧比較器ＶＣと、スイッチ制御回路１３と、発光制御回路と、オフセット電圧検出回路と、データ電圧補償回路１６とを含む。

【0093】

電圧比較器ＶＣの反転入力端子は、基準電圧Ｖｒｅｆを入力するための基準電圧端子に電気的に接続される。

【0094】

オフセット電圧検出回路は、テスト電圧供給回路と検出回路とを備える。

【0095】

テスト電圧供給回路は、電圧供給スイッチングサブ回路３１と電圧供給サブ回路３２とを含み、電圧供給スイッチングサブ回路３１は電圧供給スイッチングトランジスタＴ６を備える。電圧供給スイッチングトランジスタＴ６のゲートは、テスト制御端子Ｇｔｅｓｔに電気的に接続され、電圧供給スイッチングトランジスタＴ６のドレインは、テスト電圧端子Ｔｓｔに電気的に接続され、電圧供給スイッチングトランジスタＴ６のソースは、電圧比較器ＶＣの非反転入力端子に電気的に接続される。電圧供給サブ回路３２は、テスト電圧端子Ｔｓｔに電気的に接続され、テスト電圧端子Ｔｓｔに直流テスト電圧を供給する。

【0096】

検出回路は、検出スイッチングサブ回路３３と検出サブ回路３４とを含む。検出スイッチングサブ回路３３は、検出スイッチングトランジスタＴ７を備える。検出スイッチングトランジスタＴ７のゲートは、検出スイッチング制御端子Ｓ＿Ｒｅａｄｏｕｔに電気的に接続され、検出スイッチングトランジスタＴ７のドレインは、読出し線Ｒｅａｄｏｕｔに電気的に接続され、検出スイッチングトランジスタＴ７のソースは、電圧比較器ＶＣの出力端子に電気的に接続される。検出サブ回路３４は、読出し線Ｒｅａｄｏｕｔとデータ電圧補償回路１６とにそれぞれ電気的に接続され、電圧比較器の出力端子から出力される出力電圧に基づいて、電圧比較器ＶＣの入力オフセット電圧を取得し、入力オフセット電圧をデータ電圧補償回路１６に供給する。

【0097】

スイッチ制御回路１３は、スイッチ制御トランジスタＴ４を含む。発光制御回路は、第１発光制御トランジスタＴ２と第２発光制御トランジスタＴ５とを含む。データ書込回路１１は、データ書込トランジスタＴ１と、蓄積容量Ｃ１とを含む。駆動回路１２は、駆動トランジスタＴ３を含む。

【0098】

スイッチ制御トランジスタＴ４のゲートは電圧比較器ＶＣの出力端子に電気的に接続され、スイッチ制御トランジスタＴ４のソースは駆動トランジスタＴ３のドレインに電気的に接続され、スイッチ制御トランジスタＴ４のドレインは第２発光制御トランジスタＴ５のソースに電気的に接続される。

【0099】

第１発光制御トランジスタＴ２のゲートは発光制御線ＥＭに電気的に接続され、第１発光制御トランジスタＴ２のソースは駆動トランジスタＴ３のゲートに電気的に接続され、第１発光制御トランジスタＴ２のドレインは電圧比較器ＶＣの非反転入力端子に電気的に接続される。

【0100】

第２発光制御トランジスタＴ５のゲートは発光制御線ＥＭに電気的に接続され、第２発光制御トランジスタＴ５のドレインはマイクロ発光ダイオードＭＬＥＤのアノードに電気的に接続され、マイクロ発光ダイオードＭＬＥＤのカソードは低電圧ＶＳＳに接続される。

【0101】

データ書込トランジスタＴ１のゲートはゲート線Ｇａｔｅに電気的に接続され、データ書込トランジスタＴ１のソースはデータ線Ｄａｔａに電気的に接続され、データ書込トランジスタＴ１のドレインは駆動トランジスタＴ３のゲートに電気的に接続される。

【0102】

蓄積容量Ｃ１の第１端は駆動トランジスタＴ３のゲートに電気的に接続され、蓄積容量Ｃ１の第２端は低電圧ＶＳＳに電気的に接続される。

【0103】

駆動トランジスタＴ３のソースは電源電圧端子に電気的に接続され、駆動トランジスタＴ３のドレインはスイッチ制御トランジスタＴ４のソースに電気的に接続され、電源電圧端子は電源電圧ＶＤＤを入力するためのものである。

【0104】

データ電圧補償回路１６は、オフセット電圧検出回路１５とデータ線Ｄａｔａとにそれぞれ電気的に接続され、入力オフセット電圧に基づいてデータ電圧を補償することにより、データ線Ｄａｔａに供給するための、補償されたデータ電圧を取得する。

【0105】

図４に示す上記実施例において、全てのトランジスタはｐ型トランジスタであるが、本開示はこれに限定されない。

【0106】

図５は、図４に示した画素回路の動作時における動作タイミング図である。検出期間ｔｄにおいて、テスト制御端子Ｇｔｅｓｔと検出スイッチング制御端子Ｓ＿Ｒｅａｄｏｕｔはともにローレベルを入力し、電圧供給スイッチングトランジスタＴ６と検出スイッチングトランジスタＴ７はともにオンする。テスト電圧端子Ｔｓｔには、対応する直流テスト電圧Ｖｔｅｓｔが入力され、電圧供給スイッチングトランジスタＴ６を介して電圧比較器ＶＣの非反転入力端子に供給される。電圧比較器ＶＣは、直流テスト電圧Ｖｔｅｓｔと基準電圧Ｖｒｅｆを比較して、その出力端子とオンされた検出スイッチングトランジスタＴ７を介して読出し線Ｒｅａｄｏｕｔに供給する出力電圧を生成する。電圧比較器ＶＣの入力オフセット電圧は、電圧比較器ＶＣの出力電圧から得られる。検出期間ｔｄにおいて、テスト電圧Ｖｔｅｓｔを複数回変化させることにより、電圧比較器ＶＣから出力される複数組の出力電圧Ｖｏｕｔを取得し、電圧伝達曲線をプロットすることにより入力オフセット電圧を取得する。

【0107】

電圧比較器ＶＣの非反転入力端子の電位と電圧比較器ＶＣの反転入力端子の電位の差が、電圧比較器ＶＣの入力オフセット電圧より大きい場合、電圧比較器ＶＣは高電圧ＶＨを出力し、非反転入力端子の電位と反転入力端子の電位の差が入力オフセット電圧より小さい場合、電圧比較器ＶＣは、低電圧ＶＬを出力する。従って、理論的には、電圧比較器ＶＣが（ＶＨ＋ＶＬ）／２の電圧を出力すると判定された場合、非反転入力端子の電位と反転入力端子の電位との差が、電圧比較器ＶＣの入力オフセット電圧となる。

【0108】

検出期間ｔｄにおいて、図４におけるトランジスタＴ１、Ｔ３、Ｔ２及びＴ５は全てオフされている。

【0109】

また、検出スイッチング制御端子Ｓ＿ｒｅａｄｏｕｔにローレベルが入力される持続時間が、テスト制御端子Ｇｔｅｓｔにローレベルが入力される持続時間よりも長い場合、より正確に入力オフセット電圧を取得することができる。

【0110】

図４に示す画素回路が動作しているときに、検出期間の後、画素回路が通常の表示を行い、表示期間は、順次設定されるデータ書き込み段階と発光段階とを含み得る。

【0111】

データ書き込み段階で、データ電圧補償回路１６は、入力オフセット電圧に基づいてデータ電圧を補償する（例えば、検出された入力オフセット電圧をソースドライバから供給されたデータ電圧に加算して補償されたデータ電圧を得る）ことにより、補償されたデータ電圧をデータ線Ｄａｔａに供給する。ゲート線Ｇａｔｅから入力されるゲート駆動信号の制御により、データ書込トランジスタＴ１がオンになり、補償されたデータ電圧が駆動トランジスタＴ３のゲートに書き込まれ、蓄積容量Ｃ１が充電され、駆動トランジスタＴ３のゲートの電位が制御される。

【0112】

発光段階で、ゲート線Ｇａｔｅから入力されるゲート駆動信号の制御により、データ書込トランジスタＴ１がオフになり、発光制御線ＥＭから入力される発光制御信号の制御により、第１発光制御トランジスタＴ２及び第２発光制御トランジスタＴ５がオンし、駆動トランジスタＴ３のゲートが電圧比較器ＶＣの非反転入力端子に接続される。基準電圧Ｖｒｅｆを変化させて電圧比較器ＶＣから異なる電圧信号を出力するように制御することで、スイッチ制御トランジスタＴ４をオン／オフ制御し、マイクロ発光ダイオードＭＬＥＤの発光時間を制御することができる。

【0113】

電圧比較器における入力オフセット電圧に鑑み、本開示の実施例に係る画素回路は、表示パネルの輝度均一性を向上させ、表示効果を向上させるために提供される。

【0114】

図６は、非反転入力端子Ｐａと、反転入力端子Ｐｂと、出力端子Ｏｕｔとを備える電圧比較器ＶＣの概略図である。

【0115】

図７は、図６における電圧比較器ＶＣの入出力関係を示す図であり、縦軸は電圧を示し、横軸は時間ｔを示す。

【0116】

図７に示すように、電圧比較器ＶＣの入力オフセット電圧は０であるとする。Ｖａは電圧比較器ＶＣの非反転入力端子の電位であり、Ｖｂは電圧比較器ＶＣの反転入力端子の電位であり、Ｖｏｕｔは電圧比較器ＶＣがその出力端子から出力する電圧である。

【0117】

第１期間Ｓ１において、非反転入力端子Ｐａには第１直流電圧Ｖａ１が入力され、反転入力端子Ｐｂには第１三角波信号Ｖｂ１が入力される。第１期間Ｓ１において、第１三角波信号Ｖｂ１が最小電圧値から最大電圧値まで上昇すると、第１時点ｔ１から第２時点ｔ２までは、第１直流電圧Ｖａ１が第１三角波信号Ｖｂ１よりも大きくなり、電圧比較器ＶＣは、その出力端子Ｏｕｔから高電圧ＶＨを出力し、即ち、ＶｏｕｔがＶＨである。第２時点ｔ２から第３時点ｔ３までは、第１直流電圧Ｖａ１が第１三角波信号Ｖｂ１よりも小さくなり、電圧比較器ＶＣは、その出力端子Ｏｕｔから低電圧ＶＬを出力し、即ち、ＶｏｕｔがＶＬである。

【0118】

第２期間Ｓ２において、非反転入力端子Ｐａに第２直流電圧Ｖａ２が入力され、反転入力端子Ｐｂに第２三角波信号Ｖｂ２が入力される。第２期間Ｓ２において、第２三角波信号Ｖｂ２が最小電圧値から最大電圧値まで上昇すると、第３時点ｔ３から第４時点ｔ４までは、第２直流電圧Ｖａ２が第２三角波信号Ｖｂ２よりも大きくなり、電圧比較器ＶＣは、その出力端子Ｏｕｔから高電圧ＶＨを出力し、即ち、ＶｏｕｔがＶＨである。第４時点ｔ４から第５時点ｔ５までは、第２直流電圧Ｖａ２が第２三角波信号Ｖｂ２よりも小さくなり、電圧比較器ＶＣは、その出力端子Ｏｕｔから低電圧ＶＬを出力し、即ち、ＶｏｕｔがＶＬである。

【0119】

実際の動作では、Ｖａ及び／又はＶｂを調整することにより、電圧比較器から出力されるパルス幅変調信号（即ち、方形波信号）のデューティ比を調整することができる。これにより、マイクロＬＥＤの発光時間を調整することができる。

【0120】

半導体製造プロセスの不均一性により、表示パネルの異なる位置における各画素回路中の電圧比較器の素子性能（特に入力オフセット電圧）に差がある。電圧比較器の出力電圧がＶＨとＶＬの平均値である場合（即ち、平均値＝（ＶＨ＋ＶＬ）／２）、入力オフセット電圧は非反転入力端子Ｐａの電圧と反転入力端子Ｐｂの電圧との差として定義できる。電圧比較器の入力オフセット電圧は、電圧比較器の電圧伝達曲線をプロットすることにより得られる。

【0121】

図８ａ及び図８ｂは、同じガラス基板上の２つの位置における電圧比較器の電圧伝達曲線である。横軸はＶａ－Ｖｂを表し、単位はＶ（ボルト）であり、縦軸はＶｏｕｔを表し、単位はＶ（ボルト）である。２つの電圧比較器の入力オフセット電圧が異なり、図８ａに対応する電圧比較器（即ち、サンプル１）に対応する入力オフセット電圧ＶＯＳ１は正の値を有し、図８ｂに対応する電圧比較器（即ち、サンプル２）の入力オフセット電圧ＶＯＳ２は負の値を有することが分かる。

【0122】

図８ａにおける電圧伝達曲線は、Ｖａ－ＶｂがＶＯＳ１より大きい場合、サンプル１としての電圧比較器の出力電圧Ｖｏｕｔが高いことを示し、図８ｂにおける電圧伝達曲線は、Ｖａ－ＶｂがＶｏｓ２より大きい場合、サンプル２としての電圧比較器の出力電圧Ｖｏｕｔが高いことを示す。ここで、Ｖａは前記電圧比較器の非反転入力端子の電位であり、Ｖｂは前記電圧比較器の反転入力端子の電位である。

【0123】

図９ａに示すように、図８ａに対応する電圧比較器（即ち、サンプル１）において、ＶＯＳ１は０より大きい。よって、Ｖａ－ＶｂがＶＯＳ１より大きい場合、Ｖｏｕｔは高電圧ＶＨであり、Ｖａ－ＶｂがＶＯＳ１より小さい場合、Ｖｏｕｔは低電圧ＶＬである。入力オフセット電圧が０である電圧比較器に比べて、該電圧比較器が高電圧ＶＨを出力する時間はΔｔ１だけ短くなり、図８ａに対応する電圧比較器では、該電圧比較器が低電圧ＶＬを出力する時間はΔｔ１だけ長くなる。

【0124】

図９ｂに示すように、図８ｂに対応する電圧比較器（即ち、サンプル２）において、ＶＯＳ２は０より小さい。よって、Ｖａ－ＶｂがＶＯＳ２より大きい場合、Ｖｏｕｔは高電圧ＶＨであり、Ｖａ－ＶｂがＶＯＳ２より小さい場合、Ｖｏｕｔは低電圧ＶＬである。入力オフセット電圧が０である電圧比較器に比べて、該電圧比較器が高電圧ＶＨを出力する時間はΔｔ２だけ長くなり、図８ｂに対応する電圧比較器では、該電圧比較器が低電圧ＶＬを出力する時間はΔｔ２だけ短くなる。

【0125】

図９ａ及び図９ｂにおいて、横軸は時間ｔを示す。

【0126】

図８ａに対応する電圧比較器（即ち、サンプル１）が低電圧を出力する時間と、図８ｂに対応する電圧比較器（即ち、サンプル２）が低電圧を出力する時間とが異なることが分かる。したがって、２つの電圧比較器の出力端子によって制御されるスイッチ制御トランジスタのオン時間の差はΔｔ１＋Δｔ２となり、即ち、２つの対応する発光素子の発光時間の差はΔｔ１＋Δｔ２となり、表示品質が低下する。このため、ガラス基板上の異なる位置における各電圧比較器の入力オフセット電圧を検出し、これらをデータ線Ｄａｔａで補償する必要がある。

【0127】

入力オフセット電圧を取得した後、ガラス基板上の異なる位置における各画素回路のデータ電圧を調整して電圧比較器の非反転入力端子に入力される電圧を調整することで、入力オフセット電圧を補償することができる。

【0128】

図１０ａ及び図１０ｂは、２つの電圧比較器（即ち、サンプル１とサンプル２）で行なわれるデータ電圧補償を示し、図１０ａ及び図１０ｂにおいて、横軸は時間ｔを示す。

【0129】

図１０ａに示すように、サンプル１の場合、ＶＯＳ１は０より大きく、データ電圧はＶｄａｔａから第１補償後データ電圧Ｖｄａｔａ＿ｃ１に増加し、理想的には、Ｖｄａｔａ＿ｃ１－Ｖｄａｔａ＝ＶＯＳ１である。

【0130】

図１０ａにおいて、Ｖｏｕｔ１は、データ電圧補償前に、電圧比較器から出力される電圧であり、Ｖｏｕｔ２はデータ電圧補償後に、電圧比較器から出力される電圧である。

【0131】

図１０ｂに示すように、サンプル２の場合、ＶＯＳ２は０より小さく、データ電圧はＶｄａｔａから第２補償後データ電圧Ｖｄａｔａ＿ｃ２に減少し、理想的には、Ｖｄａｔａ＿ｃ２－Ｖｄａｔａ＝ＶＯＳ２である。

【0132】

図１０ｂにおいて、Ｖｏｕｔ１は、データ電圧の補償前に、電圧比較器から出力される電圧であり、Ｖｏｕｔ２はデータ電圧補償後に、電圧比較器から出力される電圧である。

【0133】

データ電圧補償後、２つの電圧比較器が低電圧ＶＬを出力する時間は同じであり、したがって、該２つの電圧比較器の出力端子によって制御されるスイッチ制御トランジスタのオン時間は同じである。これにより、対応する２つの発光素子の発光時間が同一となり、輝度の均一化が図られる。

【0134】

図２に示す画素回路に基づいて、図１１に示す画素回路において、テスト電圧供給回路は、テスト制御端子Ｇｔｅｓｔと、テスト電圧端子Ｔｓｔと、電圧比較器ＶＣの非反転入力端子とにそれぞれ電気的に接続され、テスト制御端子Ｇｔｅｓｔから入力されるテスト制御信号の制御により、テスト電圧端子Ｔｓｔと電圧比較器ＶＣの非反転入力端子との間の導通を制御する電圧供給スイッチングサブ回路３１を備え得る。

【0135】

図１１に示す画素回路の動作時、検出期間において、電圧供給スイッチングサブ回路３１は、テスト制御端子Ｇｔｅｓｔから入力されるテスト制御信号の制御により、テスト電圧端子Ｔｓｔが電圧比較器ＶＣの非反転入力端子に導通するように制御し、対応する直流テスト電圧Ｖｔｅｓｔをテスト電圧端子Ｔｓｔに入力する。電圧供給スイッチングサブ回路３１は、電圧比較器ＶＣの非反転入力端子に直流テスト電圧Ｖｔｅｓｔを供給し、電圧比較器ＶＣは、直流テスト電圧Ｖｔｅｓｔと基準電圧Ｖｒｅｆとを比較する。電圧比較器ＶＣの入力オフセット電圧は、電圧比較器ＶＣから出力される電圧から得られる。この検出期間中に、直流テスト電圧Ｖｔｅｓｔを複数回変化させることにより、電圧比較器ＶＣから出力される複数組の電圧を取得することができ、電圧伝達曲線をプロットすることにより電圧比較器ＶＣの入力オフセット電圧を取得することができる。

【0136】

図２に示す画素回路に基づいて、図１２に示す画素回路において、検出回路は、検出スイッチングサブ回路３３を有してもよい。該検出スイッチングサブ回路３３は、検出スイッチング制御端子Ｓ＿Ｒｅａｄｏｕｔと、電圧比較器ＶＣの出力端子と、読出し線Ｒｅａｄｏｕｔとにそれぞれ電気的に接続され、検出スイッチング制御端子Ｓ＿Ｒｅａｄｏｕｔから入力される検出スイッチング制御信号の制御により、電圧比較器ＶＣの出力端子と読出し線Ｒｅａｄｏｕｔとの間の導通を制御する。例えば、検出スイッチング制御端子Ｓ＿Ｒｅａｄｏｕｔから入力される検出スイッチング制御信号の制御により、電圧比較器ＶＣから出力される電圧を、電圧比較器ＶＣの出力端子を介して、読出し線Ｒｅａｄｏｕｔに供給し、そして、読出し線Ｒｅａｄｏｕｔを介して、電圧比較器ＶＣから出力される電圧を検出サブ回路３４（図１２には示されていない）に供給することで、電圧比較器ＶＣの入力オフセット電圧が得られる。電圧比較器ＶＣの入力オフセット電圧が得られると、それがデータ電圧補償回路１６に供給されて補償されたデータ電圧が得られる。データ電圧補償回路１６は、例えば、特定用途向け集積回路であってもよく、又はプログラム可能な論理アレイ、又は適切にプログラムされたマイクロコントローラ、又は入力オフセット電圧に基づいて補償されたデータ電圧を取得して該補償されたデータ電圧をデータ線に供給する他のハードウェアデバイスを含んでもよい。

【0137】

図１２に示す画素回路の動作時、検出期間において、検出スイッチング制御端子Ｓ＿Ｒｅａｄｏｕｔから入力される検出スイッチング制御信号の制御により、検出スイッチングサブ回路３３は、電圧比較器ＶＣの出力端子が読出し線Ｒｅａｄｏｕｔに導通するように制御し、電圧比較器ＶＣから出力される電圧を、その出力端子及び検出スイッチングサブ回路３３を介して読出し線Ｒｅａｄｏｕｔに供給する。電圧比較器ＶＣから出力される電圧に基づいて、電圧比較器ＶＣの入力オフセット電圧が得られる。入力オフセット電圧が取得された後、これをデータ電圧補償回路１６に供給する。データ電圧補償回路１６は、入力オフセット電圧に基づいてデータ電圧を補償することにより、補償されたデータ電圧を取得し、データ線Ｄａｔａに供給する。

【0138】

本開示の一実施例によれば、画素回路に適用される駆動方法が提供される。該駆動方法は、検出期間において、電圧比較器の入力オフセット電圧を検出することと、表示期間において、入力オフセット電圧に基づいてデータ電圧を補償することにより、補償されたデータ電圧を取得することと、を含む。検出期間は、表示期間の前に設定され、表示期間はデータ書き込み段階を含み得る。

【0139】

図１３に示すように、検出期間において、オフセット電圧検出回路は、電圧比較器の入力オフセット電圧を検出し（１３０２）、表示期間、特にデータ書き込み段階において、データ電圧補償回路は、入力オフセット電圧に基づいてデータ電圧を補償することにより、補償されたデータ電圧を取得する（１３０４）。したがって、本開示の実施例に係る画素回路は、電圧比較器を介してスイッチ制御回路のオンオフを正確に制御することができ、これにより、発光素子の発光時間を正確に調節することができる。

【0140】

本開示の実施例において、各画素回路に含まれる電圧比較器の入力オフセット電圧を検出し、対応する入力オフセット電圧に基づいて各画素回路に対してデータ電圧補償を行うことで、同じグレースケールを表示する際に、表示パネル上の異なる位置における各画素回路の発光持続時間は同じになる。これにより、表示パネルの輝度均一性が向上し、表示効果が向上する。

【0141】

検出期間において、電圧比較器の入力オフセット電圧を検出するステップは、電圧比較器の第１入力端子にテスト電圧を供給することと、電圧比較器の第２入力端子に基準電圧を供給することと、電圧比較器の出力電圧を検出することと、出力電圧に基づいて電圧比較器の入力オフセット電圧を取得することと、を含む。

【0142】

電圧比較器の入力オフセット電圧を検出するステップは、電圧比較器の出力電圧が所定電圧である場合、電圧比較器の第１入力端子と電圧比較器の第２入力端子との間の電圧差を電圧比較器の入力オフセット電圧として決定することをさらに含んでもよい。ここで、所定電圧は（ＶＨ＋ＶＬ）／２であり、ＶＨは電圧比較器から出力される高電圧であり、ＶＬは電圧比較器から出力される低電圧である。

【0143】

一例において、画素回路のオフセット電圧検出回路は、テスト電圧供給回路と検出回路とを含み得る。テスト電圧供給回路は、対応する直流テスト電圧を電圧比較器の非反転入力端子に供給する。検出回路は、テスト電圧供給回路が非反転入力端子に直流テスト電圧を供給する場合、電圧比較器の出力端子から出力される電圧を検出し、電圧比較器の出力電圧が所定電圧である場合、電圧比較器の非反転入力端子と電圧比較器の反転入力端子との間の電圧差を電圧比較器の入力オフセット電圧として決定する。ここで、所定電圧は（ＶＨ＋ＶＬ）／２であってもよく、ＶＨは電圧比較器から出力される高電圧であり、ＶＬは電圧比較器から出力される低電圧である。

【0144】

表示期間において、入力オフセット電圧に基づいてデータ電圧を補償するステップは、入力オフセット電圧をデータ電圧に加算して補償されたデータ電圧を取得することを含み得る。

【0145】

一実施例において、該駆動方法は、検出期間において、データ書込回路が、ゲート駆動信号の制御により、データ線を駆動回路の制御端子から遮断するように制御することと、発光制御回路が発光制御信号の制御により、スイッチ制御回路の第２端子を発光素子から遮断するように制御し、駆動回路の制御端子を電圧比較器の第１入力端子から遮断するように制御することと、をさらに含み得る。

【0146】

一実施例において、表示期間は、データ書き込み段階の後の発光段階をさらに含み得、駆動方法は、データ書き込み段階において、データ書込回路が、ゲート駆動信号の制御により、補償されたデータ電圧を駆動回路の制御端子に書き込み、駆動回路の制御端子の電位を制御することと、発光段階（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｐｈａｓｅ又はｉｌｌｕｍｉｎａｔｉｏｎ ｐｈａｓｅ）において、基準電圧端子が基準電圧を入力し、駆動回路が、駆動回路の制御端子の電位の制御により、電源電圧端子とスイッチ制御回路の第１端子との間の導通を制御することと、発光制御線から入力される発光制御信号の制御により、スイッチ制御回路の第２端子と発光素子との間の導通を制御し、駆動回路の制御端子と電圧比較器の第１入力端子との間の導通を制御することと、電圧比較器が、第１入力端子の電圧及び基準電圧に基づいて制御電圧信号を出力することと、スイッチ制御回路が、制御電圧信号の制御により、スイッチ制御回路の第１端子とスイッチ制御回路の第２端子との通断を制御することと、をさらに含み得る。

【0147】

一例において、発光段階において、オフセット電圧検出回路は、電圧比較器のオフセット電圧の検出を停止する。基準電圧端子が基準電圧を入力し、駆動回路は、その制御端子の電位の制御により、電源電圧端子とスイッチ制御回路の第１端子との間の導通を制御する。発光制御回路は、発光制御線から入力される発光制御信号の制御により、スイッチ制御回路の第２端子と発光素子との間の導通を制御し、駆動回路の制御端子と電圧比較器の非反転入力端子との間の導通を制御する。電圧比較器は、非反転入力端子の電圧と基準電圧とに基づいて制御電圧信号を出力する。スイッチ制御回路は、制御電圧信号の制御により、スイッチ制御回路の第１端子とスイッチ制御回路の第２端子との通断を制御して、発光素子の発光時間を制御する。

【0148】

発光段階において、発光素子に流れる電流値は補償されたデータ電圧に関連し、発光素子の発光時間は基準電圧及び補償されたデータ電圧に関連する。

【0149】

実施例において、各画素回路に含まれる電圧比較器の入力オフセット電圧を検出し、入力オフセット電圧に基づいて各画素回路に対してデータ電圧補償を行うことで、同じグレースケールを表示する際に、表示パネル上の異なる位置における各画素回路の発光持続時間は同じになる。これにより、表示パネルの輝度均一性が向上し、表示効果が向上する。

【0150】

本開示の一実施例によれば、上記画素回路を備える表示パネル又は表示装置が提供される。

【0151】

表示装置は、携帯電話、タブレットコンピュータ、テレビ、モニター、ノートコンピュータ、デジタルフォトフレーム、ナビゲーター等、表示機能を有する任意の製品又は構成要素であってよい。

【0152】

様々な実施例及び／又は例を開示して、例示的な情報及び説明的な情報を提供することにより、当業者が本開示を実施することを可能にする。一実施例又は例を参照して開示された特徴又は構成要素は、特に明記しない限り、すべての実施例又は例に適用可能である。

【0153】

具体的な実施例に関連して本開示について説明したが、本開示の範囲から逸脱することなく、多くの変更及び修正をしてもよく、構成要素において同等の置換を行ってもよいことは、当業者によって理解されるであろう。実施例は、他の特定の形態で実施され得る。今回開示された実施例はすべての点で例示であって制限的なものではないと解されるべきである。

【0154】

本出願は、２０１９年６月１７日に中国国家知的財産権局に提出された、出願番号が２０１９１０５２２１３３．８である中国特許出願に基づくものであり、かつその優先権を主張するものであり、その全ての内容はあらゆる目的のために参照により本出願に組み込まれるものとする。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8a】

【図8b】

【図9a】

【図9b】

【図10a】

【図10b】

【図11】

【図12】

【図13】