特許 7603059 撮像装置および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-11

(45)【発行日】2024-12-19

(54)【発明の名称】撮像装置および電子機器

(51)【国際特許分類】

   H04N 25/705 20230101AFI20241212BHJP

   H04N 25/77 20230101ALI20241212BHJP

【ＦＩ】

H04N25/705

H04N25/77

【請求項の数】 10

(21)【出願番号】P 2022509744

(86)(22)【出願日】2021-03-15

(86)【国際出願番号】 IB2021052110

(87)【国際公開番号】W WO2021191719

(87)【国際公開日】2021-09-30

【審査請求日】2024-02-26

(31)【優先権主張番号】P 2020057810

(32)【優先日】2020-03-27

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】廣瀬 丈也

(72)【発明者】

【氏名】米田 誠一

(72)【発明者】

【氏名】井上 広樹

(72)【発明者】

【氏名】池田 隆之

(72)【発明者】

【氏名】山崎 舜平

【審査官】奥田 雄介

(56)【参考文献】

【文献】特開２０１６－１２３０８７（ＪＰ，Ａ）

【文献】国際公開第２０１８／２１５８８２（ＷＯ，Ａ１）

【文献】国際公開第２０１９／０１２３６９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ２５／７０

Ｈ０４Ｎ ２５／７７

(57)【特許請求の範囲】

【請求項1】

画素と、読み出し回路と、を有し、
前記画素は、第１の受光回路と、第２の受光回路と、増幅回路と、演算回路と、を有し、
前記増幅回路は、前記第１の受光回路に保持された第１のデータと、前記第２の受光回路に保持された第２のデータとの差分に応じて増幅した電位を前記演算回路に出力することができ、
前記演算回路は、第１のノードと、第２のノードと、を有し、
前記第１のノードには、前記第１のデータと前記第２のデータを同じ値としたときに前記増幅回路が出力する第１の電位が書き込まれ、
前記第２のノードには、前記第１のデータおよび前記第２のデータが光電変換により生成されたときに前記増幅回路が出力する第２の電位が書き込まれ、
前記第１のノードおよび前記第２のノードのそれぞれには、第３の電位を加算することができ、
前記読み出し回路は、前記第１のノードの電位に従って流れる電流と、前記第２のノードの電位に従って流れる電流を用いた演算により、前記第２の電位と前記第３の電位との積を抽出することができる撮像装置。

【請求項2】

請求項１において、
前記読み出し回路は、カレントミラー回路と、相関二重サンプリング回路と、を有し、
前記カレントミラー回路は、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタのソースまたはドレインの一方およびゲートは、前記第１のノードと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、前記第２のノードおよび前記相関二重サンプリング回路と電気的に接続される撮像装置。

【請求項3】

画素と、読み出し回路と、を有し、
前記画素は、第１の受光回路と、第２の受光回路と、増幅回路と、演算回路と、を有し、
前記増幅回路は、第１の入力端子と、第２の入力端子と、を有し、
前記演算回路は、第１のノードと、第２のノードと、第１のキャパシタと、第２のキャパシタと、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のノードには、前記第１のキャパシタの一方の電極および前記第１のトランジスタのゲートが電気的に接続され、
前記第２のノードには、前記第２のキャパシタの一方の電極および前記第２のトランジスタのゲートが電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方、および前記第２のトランジスタのソースまたはドレインの一方には、前記読み出し回路が電気的に接続され、
前記第１の受光回路は、前記第１の入力端子と電気的に接続され、
前記第２の受光回路は、前記第２の入力端子と電気的に接続され、
前記第１のノードには、前記第１の入力端子および前記第２の入力端子に同じ電位が入力されたときに前記増幅回路が出力する第１の電位が書き込まれ、
前記第２のノードには、前記第１の受光回路が生成するデータと、前記第２の受光回路が生成するデータとの差分に応じて前記増幅回路が出力する第２の電位が書き込まれ、
前記第１のノードおよび前記第２のノードのそれぞれには、前記第１のキャパシタまたは前記第２のキャパシタを介して、第３の電位を加算することができ、
前記読み出し回路は、前記第１のトランジスタに流れる電流と、前記第２のトランジスタに流れる電流を用いた演算により、前記第２の電位と前記第３の電位との積を抽出することができる撮像装置。

【請求項4】

請求項３において、
前記読み出し回路は、カレントミラー回路と、相関二重サンプリング回路と、を有し、
前記カレントミラー回路は、第３のトランジスタと、第４のトランジスタと、を有し、
前記第３のトランジスタのソースまたはドレインの一方およびゲートは、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第４のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのソースまたはドレインの一方および前記相関二重サンプリング回路と電気的に接続される撮像装置。

【請求項5】

請求項３または４において、
前記第１の受光回路および前記第２の受光回路のそれぞれは、光電変換デバイスと、第５のトランジスタと、第６のトランジスタと、第３のキャパシタと、を有し、
前記光電変換デバイスの一方の電極は、前記第５のトランジスタのソースまたはドレインの一方と電気的に接続され、前記第５のトランジスタのソースまたはドレインの他方は、前記第６のトランジスタのソースまたはドレインの一方、および前記第３のキャパシタの一方の電極と電気的に接続され、
前記第１の受光回路が有する前記第６のトランジスタのソースまたはドレインの他方は、前記第１の入力端子と電気的に接続され、
前記第２の受光回路が有する前記第６のトランジスタのソースまたはドレインの他方は、前記第２の入力端子と電気的に接続される撮像装置。

【請求項6】

請求項５において、
前記第５のトランジスタおよび前記第６のトランジスタは、チャネル形成領域に金属酸化物を有し、前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆの一つまたは複数）と、を有する撮像装置。

【請求項7】

請求項５または６において、
前記第１の受光回路および前記第２の受光回路のそれぞれは、さらに第７のトランジスタと、第８のトランジスタと、を有し、
前記第７のトランジスタのゲートは、前記第３のキャパシタの一方の電極と電気的に接続され、
前記第７のトランジスタのソースまたはドレインの一方は、前記第８のトランジスタのソースまたはドレインの一方と電気的に接続される撮像装置。

【請求項8】

請求項５乃至７のいずれか一項において、
前記増幅回路は、第９のトランジスタと、第１０のトランジスタと、第１１のトランジスタと、を有し、
前記第９のトランジスタのソースまたはドレインの一方は、前記第１の受光回路が有する前記第３のキャパシタの一方の電極と電気的に接続され、
前記第９のトランジスタのソースまたはドレインの他方は、前記第１の入力端子と電気的に接続され、
前記第１０のトランジスタのソースまたはドレインの一方は、前記第２の受光回路が有する前記第３のキャパシタの一方の電極と電気的に接続され、
前記第１０のトランジスタのソースまたはドレインの他方は、前記第２の入力端子と電気的に接続され、
前記第１１のトランジスタのソースまたはドレインの一方は、前記第１の入力端子と電気的に接続され、
前記第１１のトランジスタのソースまたはドレインの他方は、前記第２の入力端子と電気的に接続される撮像装置。

【請求項9】

請求項１乃至８のいずれか一項において、
一つの前記読み出し回路には、複数の前記画素が電気的に接続されている撮像装置。

【請求項10】

請求項１乃至９のいずれか一項に記載の撮像装置を有し、前記撮像装置で撮像した画像と、前記撮像装置で解析した前記画像における被写体の距離情報に基づき、前記画像の一部を加工する電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、撮像装置に関する。

【0002】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。

【0003】

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。

【背景技術】

【0004】

基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献１に開示されている。

【0005】

また、撮像装置に演算機能を付加する技術が特許文献２に開示されている。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２０１１－１１９７１１号公報

【文献】特開２０１６－１２３０８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

携帯機器などに搭載される撮像装置では、高解像度の画像を取得できる機能が一般化している。次世代においては、撮像装置にさらに知的な機能を搭載することが求められている。

【0008】

撮像装置で取得した画像データ（アナログデータ）は、デジタルデータに変換され、外部に取り出した後に必要に応じて画像処理が行われる。当該処理を撮像装置内で行うことができれば、外部の機器との連携がより高速となり、使用者の利便性が向上する。また、周辺装置などの負荷および消費電力も低減することができる。また、アナログデータの状態で複雑なデータ処理が行えれば、データ変換に要する時間も短縮することができる。

【0009】

例えば、隣接する画素間のデータの差分情報から輝度勾配を算出し、当該輝度勾配をデータとしてＤＮＮ（ディープニューラルネットワーク）などを用いることにより、距離情報を推論することができる。画素間の差分データの演算およびＤＮＮの一部の演算を撮像装置内で行うことにより、低消費電力で高速な推論が可能となる。

【0010】

また、スマートフォンなどの携帯情報端末では、撮像された被写体の距離の情報を取得し、撮像した画像の加工（目的とする被写体の前後をぼかすなど）を行うことができる。当該距離の情報は、複数のカメラによる視差を用いて取得している。画像処理により距離の情報を得ることができれば、カメラを一つにすることができ、製造コストを低減することができる。

【0011】

したがって、本発明の一態様では、画像処理を行うことができる撮像装置を提供することを目的の一つとする。または、距離の情報を取得できる撮像装置を提供することを目的の一つとする。または、隣接する画素間の輝度勾配の情報を取得できる撮像装置を提供することを目的の一つとする。または、ニューラルネットワークの一部の要素として機能する撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。または、上記撮像装置の駆動方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。

【0012】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

【課題を解決するための手段】

【0013】

本発明の一態様は、画像処理機能を有する撮像装置に関する。

【0014】

本発明の一態様は、画素と、読み出し回路と、を有し、画素は、第１の受光回路と、第２の受光回路と、増幅回路と、演算回路と、を有し、増幅回路は、第１の受光回路に保持された第１のデータと、第２の受光回路に保持された第２のデータとの差分に応じた電位を演算回路に出力することができ、演算回路は、第１のノードと、第２のノードと、を有し、第１のノードには、第１のデータと第２のデータを同じ値としたときに増幅回路が出力する第１の電位が書き込まれ、第２のノードには、第１のデータおよび第２のデータが光電変換により生成されたときに増幅回路が出力する第２の電位が書き込まれ、第１のノードおよび第２のノードのそれぞれには、第３の電位を加算することができ、読み出し回路は、第１のノードの電位に従って流れる電流と、第２のノードの電位に従って流れる電流を用いた演算により、第２の電位と第３の電位との積を抽出することができる撮像装置である。

【0015】

読み出し回路は、カレントミラー回路と、相関二重サンプリング回路と、を有し、カレントミラー回路は、第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタのソースまたはドレインの一方およびゲートは、第１のノードと電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第２のノードおよび相関二重サンプリング回路と電気的に接続することができる。

【0016】

また、本発明の他の一態様は、画素と、読み出し回路と、を有し、画素は、第１の受光回路と、第２の受光回路と、増幅回路と、演算回路と、を有し、増幅回路は、第１の入力端子と、第２の入力端子と、を有し、演算回路は、第１のノードと、第２のノードと、第１のキャパシタと、第２のキャパシタと、第１のトランジスタと、第２のトランジスタと、を有し、第１のノードには、第１のキャパシタの一方の電極および第１のトランジスタのゲートが電気的に接続され、第２のノードには、第２のキャパシタの一方の電極および第２のトランジスタのゲートが電気的に接続され、第１のトランジスタのソースまたはドレインの一方、および第２のトランジスタのソースまたはドレインの一方には、読み出し回路が電気的に接続され、第１の受光回路は、第１の入力端子と電気的に接続され、第２の受光回路は、第２の入力端子と電気的に接続され、第１のノードには、第１の入力端子および第２の入力端子に同じ電位が入力されたときに増幅回路が出力する第１の電位が書き込まれ、第２のノードには、第１の受光回路が生成するデータと、第２の受光回路が生成するデータとの差分に応じて増幅回路が出力する第２の電位が書き込まれ、第１のノードおよび第２のノードのそれぞれには、第１のキャパシタまたは第２のキャパシタを介して、第３の電位を加算することができ、読み出し回路は、第１のトランジスタに流れる電流と、第２のトランジスタに流れる電流を用いた演算により、第２の電位と第３の電位との積を抽出することができる撮像装置である。

【0017】

読み出し回路は、カレントミラー回路と、相関二重サンプリング回路と、を有し、カレントミラー回路は、第３のトランジスタと、第４のトランジスタと、を有し、第３のトランジスタのソースまたはドレインの一方およびゲートは、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第４のトランジスタのソースまたはドレインの一方は、第２のトランジスタのソースまたはドレインの一方および相関二重サンプリング回路と電気的に接続することができる。

【0018】

第１の受光回路および第２の受光回路のそれぞれは、光電変換デバイスと、第５のトランジスタと、第６のトランジスタと、第３のキャパシタと、を有し、光電変換デバイスの一方の電極は、第５のトランジスタのソースまたはドレインの一方と電気的に接続され、第５のトランジスタのソースまたはドレインの他方は、第６のトランジスタのソースまたはドレインの一方、および第３のキャパシタの一方の電極と電気的に接続され、第１の受光回路が有する第６のトランジスタのソースまたはドレインの他方は、第１の入力端子と電気的に接続され、第２の受光回路が有する第６のトランジスタのソースまたはドレインの他方は、第２の入力端子と電気的に接続することができる。

【0019】

第５のトランジスタおよび第６のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆの一つまたは複数）と、を有することが好ましい。

【0020】

第１の受光回路および第２の受光回路のそれぞれは、さらに第７のトランジスタと、第８のトランジスタと、を有し、第７のトランジスタのゲートは、第３のキャパシタの一方の電極と電気的に接続され、第７のトランジスタのソースまたはドレインの一方は、第８のトランジスタのソースまたはドレインの一方と電気的に接続することが好ましい。

【0021】

増幅回路は、第９のトランジスタと、第１０のトランジスタと、第１１のトランジスタと、を有し、第９のトランジスタのソースまたはドレインの一方は、第１の受光回路が有する第３のキャパシタの一方の電極と電気的に接続され、第９のトランジスタのソースまたはドレインの他方は、第１の入力端子と電気的に接続され、第１０のトランジスタのソースまたはドレインの一方は、第２の受光回路が有する第３のキャパシタの一方の電極と電気的に接続され、第１０のトランジスタのソースまたはドレインの他方は、第２の入力端子と電気的に接続され、第１１のトランジスタのソースまたはドレインの一方は、第１の入力端子と電気的に接続され、第１１のトランジスタのソースまたはドレインの他方は、第２の入力端子と電気的に接続することができる。

【0022】

第９のトランジスタ乃至第１１のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆの一つまたは複数）と、を有することが好ましい。

【0023】

また、上記において、一つの読み出し回路には、複数の画素を電気的に接続することができる。

【0024】

また、本発明の他の一態様は、上記撮像装置で撮像した画像と、上記撮像装置で解析した画像における被写体の距離情報に基づき、画像の一部を加工する電子機器である。

【発明の効果】

【0025】

本発明の一態様を用いることで、画像処理を行うことができる撮像装置を提供することができる。または、距離の情報を取得できる撮像装置を提供することができる。または、隣接する画素間の輝度勾配の情報を取得できる撮像装置を提供することができる。または、ニューラルネットワークの一部の要素として機能する撮像装置を提供することができる。または、低消費電力の撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。または、上記撮像装置の駆動方法を提供することができる。または、新規な半導体装置などを提供することができる。

【図面の簡単な説明】

【0026】

図１は、撮像装置を説明するブロック図である。
図２は、画素ブロック２００および回路２４０を説明する図である。
図３は、画素１００を説明する図である。
図４Ａは、受光回路を説明する図である。図４Ｂは、差動増幅回路を説明する図である。
図５Ａ、図５Ｂは、電流源回路を説明する図である。
図６は、画素ブロック２００の動作を説明するタイミングチャートである。
図７Ａ、図７Ｂは、回路３０１および回路３０２を説明する図である。
図８は、メモリセルを説明する図である。
図９Ａ、図９Ｂは、ニューラルネットワークの構成例を示す図である。
図１０Ａ乃至図１０Ｄは、撮像装置の画素の構成を説明する図である。
図１１Ａ乃至図１１Ｃは、光電変換デバイスの構成を説明する図である。
図１２は、画素を説明する断面図である。
図１３Ａ乃至図１３Ｃは、Ｓｉトランジスタを説明する図である。
図１４は、画素を説明する断面図である。
図１５は、画素を説明する断面図である。
図１６は、画素を説明する断面図である。
図１７Ａ乃至図１７Ｄは、ＯＳトランジスタを説明する図である。
図１８は、画素を説明する断面図である。
図１９Ａ乃至図１９Ｃは、画素を説明する斜視図（断面図）である。
図２０Ａ１乃至図２０Ａ３、図２０Ｂ１乃至図２０Ｂ３は、撮像装置を収めたパッケージ、モジュールの斜視図である。
図２１Ａ乃至図２１Ｆは、電子機器を説明する図である。
図２２は、自動車を説明する図である。

【発明を実施するための形態】

【0027】

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。

【0028】

また、回路図上では単一の要素として図示されている場合であっても、機能的に不都合がなければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトランジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタを分割して複数の位置に配置する場合もある。

【0029】

また、一つの導電体が、配線、電極および端子のような複数の機能を併せ持っている場合があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また、回路図上で要素間が直接接続されているように図示されている場合であっても、実際には当該要素間が一つまたは複数の導電体を介して接続されている場合があり、本明細書ではこのような構成でも直接接続の範疇に含める。

【0030】

（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。

【0031】

本発明の一態様は、画像処理などの付加機能を備えた撮像装置である。当該撮像装置は、撮像動作で取得したアナログデータ（画像データ）を画素に保持し、当該アナログデータと任意の重み係数とを乗じたデータを取り出すことができる。

【0032】

また、画素では、隣接する受光デバイス間の差分データを取得することができ、輝度勾配の情報を得ることができる。当該情報をニューラルネットワークなどに取り込むことで、距離情報などの推論を行うことができる。また、膨大な画像データをアナログデータの状態で画素に保持することができるため、効率良く処理を行うことができる。

【0033】

画像における距離の情報を得ることで、ロボットによるピッキング作業、移動体の自動運転、距離計測などを支援することができる。また、スマートフォンなどにおいては、距離情報の取得に複数のカメラを用いていたが、一つのカメラで距離情報を得ることができ、製造コストを低減することができる。

【0034】

＜撮像装置＞
図１は、本発明の一態様の撮像装置を説明するブロック図である。撮像装置は、画素アレイ３００と、回路３０１と、回路３０２と、回路３０３と、回路３０４と、回路３０５を有する。なお、回路３０１乃至回路３０５のそれぞれは、単一の回路構成に限らず、複数の回路の組み合わせで構成される場合がある。または、上記いずれか複数の回路が統合されていてもよい。また、上記以外の回路が接続されてもよい。

【0035】

画素アレイ３００は、撮像機能および演算機能を有する。回路３０１は、演算機能を有する。回路３０２は、演算機能またはデータ変換機能を有する。回路３０３、３０４は、選択機能を有する。回路３０５は、画素に積和演算用の電位を供給する機能を有する。選択機能を有する回路には、シフトレジスタまたはデコーダなどを用いることができる。なお、回路３０１、３０２は、外部に設けられていてもよい。

【0036】

画素アレイ３００は、複数の画素ブロック２００を有する。画素ブロック２００は、図２に示すように、画素アレイ２１０および回路２２０を有する。

【0037】

画素アレイ２１０は、マトリクス状に配置された複数の画素１００を有し、それぞれの画素１００は、配線１５１および配線１５２と電気的に接続され、配線１５１および配線１５２は、それぞれ回路２２０と電気的に接続される。

【0038】

回路２２０は読み出し回路であり、回路２３０および回路２４０を有する。回路２３０は電流源回路であり、画素アレイ２１０および回路２４０に流れる電流を制御する機能を有する。回路２４０は、差分抽出回路であり、例えば、相関二重サンプリング回路（ＣＤＳ回路）を用いることができる。

【0039】

回路２３０、回路２４０、および画素アレイ２１０は、いずれか２つ以上が互いに重なる領域を有するように形成されることが好ましい。当該構成とすることで、画素ブロック２００の面積を小さくすることができ、解像度を上げることができる。なお、回路２４０は、画素ブロック２００の外側に設けることもできる。

【0040】

なお、図２においては、一例として画素アレイ２１０が有する画素数を３×３としているが、これに限らない。例えば、２×２、４×４などとすることができる。または、水平方向と垂直方向の画素数が異なっていてもよい。または、画素１００と配線１５１および配線１５２のそれぞれの間にスイッチなどを設け、画素数を可変としてもよい。また、一部の画素を隣り合う画素ブロック２００で共有してもよい。また、配線１５１には、増幅回路またはゲイン調整回路が電気的に接続されていてもよい。

【0041】

画素１００では、画像データの取得、当該画像データを用いた演算データの生成、当該演算データと重み係数とを加算したデータの生成、などを行うことができる。また、上記構成の画素ブロック２００は、積和演算回路として動作させることができる。

【0042】

＜画素回路＞
画素１００の構成例を図３に示す。画素１００は、回路１０ａ、１０ｂ、回路２０、回路３０を有する。

【0043】

回路１０ａ、１０ｂは受光回路であり、光電変換デバイスにより撮像データを生成する機能を有する。回路２０は差動増幅回路であり、回路１０ａおよび回路１０ｂから入力されたデータの差に応じて増幅されたデータ電位を出力する機能を有する。回路３０は演算回路であり、回路２０から出力されたデータ電位を保持する機能、および当該データ電位に重み（重み係数に相当する電位）を与える機能を有する。

【0044】

＜受光回路＞
回路１０ａ、１０ｂは同様の構成とすることができ、光電変換デバイス１０１（光電変換デバイス１０１ａ、１０１ｂ）と、トランジスタ１０２（トランジスタ１０２ａ、１０２ｂ）と、トランジスタ１０３（トランジスタ１０３ａ、１０３ｂ）と、キャパシタ１０６（キャパシタ１０６ａ、１０６ｂ）を有することができる。

【0045】

光電変換デバイス１０１の一方の電極は、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、トランジスタ１０３のソースまたはドレインの一方、およびキャパシタ１０６の一方の電極と電気的に接続される。

【0046】

光電変換デバイス１０１の他方の電極は、配線１１４と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、配線１１５と電気的に接続される。トランジスタ１０２のゲートは、配線１１６と電気的に接続される。トランジスタ１０３のゲートは、配線１１７と電気的に接続される。

【0047】

ここで、トランジスタ１０２のソースまたはドレインの他方と、トランジスタ１０３のソースまたはドレインの一方と、キャパシタ１０６の一方の電極との電気的な接続点をノードＦＤ（ノードＦＤａ、ノードＦＤｂ）とする。

【0048】

配線１１４、１１５は、電源線としての機能を有することができる。例えば、配線１１４、は高電位電源線、配線１１５は低電位電源線として機能させることができる。配線１１６、１１７は、各トランジスタの導通を制御する信号線として機能させることができる。

【0049】

光電変換デバイス１０１としては、フォトダイオードを用いることができる。フォトダイオードの種類は問わず、シリコンを光電変換層に有するＳｉフォトダイオード、有機光導電膜を光電変換層に有する有機フォトダイオードなどを用いることができる。なお、低照度時の光検出感度を高めたい場合は、アバランシェフォトダイオードを用いることが好ましい。

【0050】

トランジスタ１０２は、ノードＦＤの電位を制御する機能を有することができる。トランジスタ１０３は、ノードＦＤの電位を初期化する機能を有することができる。

【0051】

光電変換デバイス１０１にアバランシェフォトダイオードを用いる場合は、高電圧を印加することがあり、光電変換デバイス１０１と接続されるトランジスタには高耐圧のトランジスタを用いることが好ましい。高耐圧のトランジスタには、例えば、チャネル形成領域に金属酸化物を用いたトランジスタ（以下、ＯＳトランジスタ）などを用いることができる。具体的には、トランジスタ１０２にＯＳトランジスタを適用することが好ましい。

【0052】

また、ＯＳトランジスタは、オフ電流が極めて低い特性も有する。トランジスタ１０２、１０３にＯＳトランジスタを用いることによって、ノードＦＤで電荷を保持できる期間を極めて長くすることができる。そのため、回路構成および動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。また、ノードＦＤに画像データを保持させつつ、当該画像データを用いた複数回の演算を行うこともできる。

【0053】

一方で、高速動作などが望まれる場合は、シリコンをチャネル形成領域に用いた移動度が高いトランジスタ（以下、Ｓｉトランジスタ）を用いることが好ましい。したがって、トランジスタ１０２、１０３にＳｉトランジスタを適用してもよい。

【0054】

なお、上記に限らず、ＯＳトランジスタおよびＳｉトランジスタを任意に組み合わせて適用してもよい。Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（微結晶シリコン、低温ポリシリコン、単結晶シリコン）を有するトランジスタなどが挙げられる。

【0055】

なお、上記は回路１０ａ、１０ｂの回路構成の一例であり、光電変換動作に関しては他の回路構成で行うこともできる。

【0056】

また、回路１０ａ、１０ｂは、図４Ａに示すように、トランジスタ１７５（トランジスタ１７５ａ、１７５ｂ）、およびトランジスタ１７６（トランジスタ１７６ａ、１７６ｂ）を有する構成としてもよい。

【0057】

トランジスタ１７５のゲートは、ノードＦＤと電気的に接続される。トランジスタ１７５のソースまたはドレインの一方は、配線１１８と電気的に接続される、トランジスタ１７５のソースまたはドレインの他方は、トランジスタ１７６のソースまたはドレインの一方と電気的に接続される。トランジスタ１７６のソースまたはドレインの他方は、配線ＯＵＴと電気的に接続される。配線１１８は、電源線として機能することができ、配線１１５と接続されていてもよい。

【0058】

トランジスタ１７５は、ノードＦＤの電位に従ってデータを出力するソースフォロアの要素である。また、トランジスタ１７６は、読み出す受光回路を選択するための選択トランジスタとして機能する。したがって、図４Ａの構成の回路１０ａ、１０ｂを用いることで、各受光回路から画像データを配線ＯＵＴに読み出すことができる。また、当該構成では、回路２０の動作と並行して画像データの読み出しを行うこともできる。

【0059】

＜差動増幅回路＞
回路２０は、トランジスタ１０４（トランジスタ１０４ａ、１０４ｂ）と、トランジスタ１０５（トランジスタ１０５ａ、１０５ｂ）と、トランジスタ１０７と、トランジスタ１０８と、トランジスタ１３１（トランジスタ１３１ａ、１３１ｂ）を有する構成とすることができる。

【0060】

トランジスタ１０４ａのソースまたはドレインの一方は、トランジスタ１０５ａのゲートおよびトランジスタ１０７のソースまたはドレインの一方と電気的に接続される。トランジスタ１０４ｂのソースまたはドレインの一方は、トランジスタ１０５ｂのゲートおよびトランジスタ１０７のソースまたはドレインの他方と電気的に接続される。トランジスタ１０５ａのソースまたはドレインの一方は、トランジスタ１３１ａのソースまたはドレインの一方およびゲートと電気的に接続される。トランジスタ１０５ｂのソースまたはドレインの一方は、トランジスタ１３１ｂのソースまたはドレインの一方およびゲートと電気的に接続される。トランジスタ１０５ａのソースまたはドレインの他方は、トランジスタ１０５ｂのソースまたはドレインの他方およびトランジスタ１０８のソースまたはドレインの一方と電気的に接続される。

【0061】

トランジスタ１３１のソースまたはドレインの他方は、配線１２４と電気的に接続される。トランジスタ１０８のソースまたはドレインの他方は、ＧＮＤ配線などの基準電位線または低電位電源線と電気的に接続される。トランジスタ１０４ａのゲートは、配線１２１と電気的に接続される。トランジスタ１０４ｂのゲートは、配線１２２と電気的に接続される。トランジスタ１０７のゲートは、配線１２３と電気的に接続される。

【0062】

配線１２４は、例えば、高電位電源を供給する電源線としての機能を有することができる。配線１２１、配線１２２、配線１２３は、各トランジスタの導通を制御する信号線としての機能を有することができる。

【0063】

トランジスタ１０４は、スイッチとして機能する。トランジスタ１０４ａのソースまたはドレインの他方は回路１０ａのノードＦＤａと電気的に接続される。また、トランジスタ１０４ｂのソースまたはドレインの他方は、回路１０ｂのノードＦＤｂと電気的に接続される。したがって、トランジスタ１０４は、回路１０ａ、１０ｂの要素であるということもできる。

【0064】

トランジスタ１０５は、差動増幅回路の差動トランジスタ対として機能する。トランジスタ１０５ａのゲートは、回路２０の第１の入力端子として機能する。また、トランジスタ１０５ｂのゲートは、回路２０の第２の入力端子として機能する。したがって、第１の入力端子には、回路１０ａが生成したデータを入力することができる。また、第２の入力端子には、回路１０ｂが生成したデータを入力することができる。

【0065】

トランジスタ１０７はスイッチとして機能し、第１の入力端子と第２の入力端子とを同じ電位にすることができる。当該スイッチは、参照データの取得時に用いることができる。

【0066】

トランジスタ１０８は電流源として機能し、ゲートには適切な電位（Ｂｉａｓ）が供給される。なお、トランジスタ１０８の替わりに抵抗素子を用いてもよい。

【0067】

トランジスタ１３１は、電圧変換回路として機能する。なお、図３では、トランジスタ１３１をダイオード接続のｐチャネル型トランジスタとして例示しているが、ダイオード接続のｎチャネル型トランジスタとしてもよい。または、トランジスタ１３１の替わりにダイオード素子、抵抗素子、またはカスコード回路を用いてもよい。

【0068】

また、トランジスタ１０５ｂのソースまたはドレインの一方とトランジスタ１３１ｂのソースまたはドレインの一方を接続する配線の一部は出力端子としても機能し、図３では、ノードＮとして表している。出力端子（ノードＮ）には、回路１０ａの出力データと回路１０ｂの出力データの差に応じて増幅されたデータ電位を出力することができる。

【0069】

なお、回路２０は、図４Ｂに示すように、トランジスタ１０４およびトランジスタ１０７を省いた構成としてもよい。トランジスタ１０４およびトランジスタ１０７は、第１の入力端子および第２の入力端子を同じ電位とするために設けられるが、当該電位としてトランジスタ１０３から供給される配線１１５の電位（リセット電位）を用いれば、トランジスタ１０４およびトランジスタ１０７を省くことができる。

【0070】

＜演算回路＞
回路３０は、トランジスタ１３２と、トランジスタ１３３と、トランジスタ１３４と、トランジスタ１４２と、トランジスタ１４３と、トランジスタ１４４と、キャパシタ１３５と、キャパシタ１４５を有する構成とすることができる。

【0071】

トランジスタ１３２のソースまたはドレインの一方は、キャパシタ１３５の一方の電極およびトランジスタ１３３のゲートと電気的に接続される。キャパシタ１３５の他方の電極は、トランジスタ１３４のソースまたはドレインの一方と電気的に接続される。トランジスタ１４２のソースまたはドレインの一方は、キャパシタ１４５の一方の電極およびトランジスタ１４３のゲートと電気的に接続される。キャパシタ１４５の他方の電極は、トランジスタ１４４のソースまたはドレインの一方と電気的に接続される。

【0072】

トランジスタ１３２のゲートは、配線１２５と電気的に接続される。トランジスタ１４２のゲートは、配線１２６と電気的に接続される。トランジスタ１３４のゲートおよびトランジスタ１４４のゲートは、配線１２７と電気的に接続される。トランジスタ１３２のソースまたはドレインの他方およびトランジスタ１４２のソースまたはドレインの他方は、ノードＮと電気的に接続される。トランジスタ１３４のソースまたはドレインの他方およびトランジスタ１４４のソースまたはドレインの他方は、配線１２８と電気的に接続される。

【0073】

トランジスタ１３３のソースまたはドレインの一方は、配線１５１と電気的に接続される。トランジスタ１４３のソースまたはドレインの一方は、配線１５２と電気的に接続される。
トランジスタ１３３のソースまたはドレインの他方およびトランジスタ１４３のソースまたはドレインの他方は、ＧＮＤ配線などの基準電位線または低電位電源線と電気的に接続される。

【0074】

配線１２５、配線１２６、配線１２７は、各トランジスタの導通を制御する信号線としての機能を有することができる。配線１２８は、例えば、重み係数（畳み込み処理のフィルタなど）に相当する電位を供給することができる配線であり、回路３０５（図１参照）と電気的に接続される。配線１５１は、回路２３０および回路２４０と電気的に接続される配線であり、配線１５２は、回路２３０と電気的に接続される配線である（図２参照）。

【0075】

ここで、トランジスタ１３２のソースまたはドレインの一方、キャパシタ１３５の一方の電極、およびトランジスタ１３３のゲートが接続される点（配線）をノードＰ１とする。また、トランジスタ１４２のソースまたはドレインの一方、キャパシタ１４５の一方の電極、およびトランジスタ１４３のゲートが接続される点（配線）をノードＰ２とする。

【0076】

ノードＰ１およびノードＰ２には、回路２０が出力するデータを格納することができる。また、ノードＰ１およびノードＰ２はフローティングとすることができる。したがって、ノードＰ１およびノードＰ２に保持されたデータに、配線１２８から供給される電位（重み係数）をキャパシタ１３５またはキャパシタ１４５の容量結合で与えることができる。

【0077】

＜読み出し回路＞
次に、読み出し回路２２０の構成について説明する。読み出し回路２２０は、電流源回路として機能する回路２３０と、差分抽出回路として機能する回路２４０を有する。

【0078】

＜電流源回路＞
回路２３０は画素１００に保持されたデータに従って電流を流すことができ、例えば、図５Ａに示す構成とすることができる。回路２３０は、電流供給部２２５およびカレントミラー部２２６を有する構成とすることができる。

【0079】

図５Ａは、ｎ－ｃｈ型トランジスタを用いた構成である。電流供給部２２５は、トランジスタ２２２、２５２、トランジスタ２２３、２５３を有する構成とすることができる。

【0080】

トランジスタ２２２のソースまたはドレインの一方は、信号線ＦＧと電気的に接続される。トランジスタ２２２のソースまたはドレインの他方は、トランジスタ２２３のゲートと電気的に接続される。トランジスタ２５２のソースまたはドレインの一方は、信号線ＦＧＲＥＦと電気的に接続される。トランジスタ２５２のソースまたはドレインの他方は、トランジスタ２５３のゲートと電気的に接続される。トランジスタ２２２のゲート、およびトランジスタ２５２のゲートは、配線２１３と電気的に接続される。

【0081】

トランジスタ２２３のソースまたはドレインの一方は配線１５１と電気的に接続される。トランジスタ２５３のソースまたはドレインの一方は配線１５２と電気的に接続される。トランジスタ２２３のソースまたはドレインの他方、およびトランジスタ２５３のソースまたはドレインの他方は、高電位電源線（ＶＤＤ）と電気的に接続される。

【0082】

電流供給部２２５では、信号線ＦＧ、ＦＧＲＥＦには適切な信号電位が供給され、配線２１３に高電位（“Ｈ”）を供給することで、トランジスタ２２２、２５２、およびトランジスタ２２３、２５３が導通し、配線１５１および配線１５２に電流を供給することができる。

【0083】

カレントミラー部２２６は、トランジスタ２５４、およびトランジスタ２２４を有する構成とすることができる。トランジスタ２５４のゲートおよびソースまたはドレインの一方は配線１５２と電気的に接続される。トランジスタ２２４のソースまたはドレインの一方は配線１５１と電気的に接続される。トランジスタ２２４のソースまたはドレインの他方およびトランジスタ２５４のソースまたはドレインの他方は、低電位電源線（ＶＳＳ）と電気的に接続される。トランジスタ２２４のゲートはトランジスタ２５４のゲートと電気的に接続され、トランジスタ２２４にはトランジスタ２５４と同じ電流（ＩＣＭ）を流すことができる。

【0084】

なお、電流供給部２２５は、図５Ｂに示すようにｐ－ｃｈ型トランジスタを用いた構成であってもよい。トランジスタ２６２の出力側が配線１５２およびトランジスタ２６１のゲートと電気的に接続された構成となっている。

【0085】

＜差分抽出回路＞
回路２４０は差分抽出回路であり、画素１００および回路２３０に流れる電流を用いて、データと重み係数との積（積和演算結果）を抽出することができる。図２に示すように、各画素１００は、配線１５１で互いに電気的に接続される。回路２４０は、各画素１００のトランジスタ１３３に流れる電流の和を用いて演算を行うことができる。

【0086】

回路２４０は、キャパシタ２０２と、トランジスタ２０３と、トランジスタ２０４と、トランジスタ２０５と、トランジスタ２０６と、電圧変換回路としてトランジスタ２０７を有する。トランジスタ２０７のゲートには、適切なアナログ電位（Ｂｉａｓ）が印加される。

【0087】

キャパシタ２０２の一方の電極は、トランジスタ２０３のソースまたはドレインの一方、およびトランジスタ２０４のゲートと電気的に接続される。トランジスタ２０４のソースまたはドレインの一方は、トランジスタ２０５のソースまたはドレインの一方、およびトランジスタ２０６のソースまたはドレインの一方と電気的に接続される。キャパシタ２０２の他方の電極は、配線１５１およびトランジスタ２０７のソースまたはドレインの一方と電気的に接続される。

【0088】

ここで、キャパシタ２０２の一方の電極、トランジスタ２０３のソースまたはドレインの一方、およびトランジスタ２０４のゲートを接続する点をノードＣとする。

【0089】

トランジスタ２０３のソースまたはドレインの他方は、配線２１８と電気的に接続される。トランジスタ２０４のソースまたはドレインの他方は、配線２１９と電気的に接続される。トランジスタ２０５のソースまたはドレインの他方は、ＧＮＤ配線などの基準電源線と電気的に接続される。トランジスタ２０６のソースまたはドレインの他方は、配線２１２と電気的に接続される。トランジスタ２０７のソースまたはドレインの他方は、ＧＮＤ配線などの基準電源線と電気的に接続される。トランジスタ２０３のゲートは、配線２１６と電気的に接続される。トランジスタ２０５のゲートは、配線２１５と電気的に接続される。トランジスタ２０６のゲートは、配線２１４と電気的に接続される。

【0090】

配線２１８、２１９は、電源線としての機能を有することができる。例えば、配線２１８は、読み出し用のリセット電位（Ｖｒ）を供給する配線としての機能を有することができる。配線２１９は、高電位電源線として機能させることができる。配線２１４、２１５、２１６は、各トランジスタの導通を制御する信号線として機能させることができる。配線２１２は出力線であり、例えば、図１に示す回路３０１と電気的に接続することができる。

【0091】

トランジスタ２０３は、ノードＣの電位を配線２１８の電位にリセットする機能を有することができる。トランジスタ２０４、２０５は、ソースフォロア回路としての機能を有することができる。トランジスタ２０６は、読み出しを制御する機能を有することができる。なお、回路２４０は、相関二重サンプリング回路（ＣＤＳ回路）としての機能を有し、当該機能を有する他の構成の回路に置き換えることもできる。

【0092】

＜動作＞
次に、本発明の一態様の撮像装置の動作を説明する。本発明の一態様では、まず、画素１００において、回路１０ａと回路１０ｂの出力に差がないときのデータ（参照データ）を取得する。次に、回路１０ａと回路１０ｂのそれぞれにおいて、光電変換により画像データを取得し、それらの差分データを取得する。

【0093】

次に、参照データおよび差分データに基づいて回路２３０から回路２４０に流れる電流を電圧変換したデータと、参照データおよび差分データに重みを与えたときに回路２３０から回路２４０に流れる電流を電圧変換したデータとの差分電位を回路２４０で抽出する。

【0094】

当該差分電位は、回路２２０が流す電流から様々なオフセット成分を除いたデータに相当し、差分データと重み係数との積の項で表される電流を電圧変換したデータとなる。すなわち、差分データと重み係数との積を抽出することができる。

【0095】

差分データと重み係数との積の抽出について、ここでは全体の流れを説明するため、画素１００の動作の説明は省略し、ノードＰ１に、回路１０ａおよび回路１０ｂの差分データ（光電変換により得られたデータの差分）に相当するデータ電位Ｘが格納され、ノードＰ２に、回路１０ａと回路１０ｂの出力に差がないときに回路２０が出力するデータ電位（参照データ、理想的には０）が格納された状態であるとして説明する。画素１００の詳細な動作は後述する。

【0096】

画素ブロック２００では、差分データ（電位Ｘ）と重み係数（電位Ｗ）との積以外のオフセット成分を除去し、目的のＷＸを抽出することができる。回路２３０として図５Ａに示す回路を用いた場合のＷＸ抽出の流れは以下の通りである。

【0097】

まず、回路２４０において、トランジスタ２０３を導通状態とし、配線２１８からノードＣに電位Ｖｒを書き込む。ここで電位Ｖｒは、読み出し動作に用いるリセット電位である。

【0098】

このとき、画素１００の回路３０のノードＰ１には、差分データ（電位Ｘ）が書き込まれているとする。また、ノードＰ２には、参照データ０が書き込まれていることとする。また、配線１２８から書き込まれる重み係数は０とする。

【0099】

このとき、回路２３０から各画素１００のトランジスタ１３３に流れる電流の合計は、ｋΣ（Ｘ－Ｖ_ｔｈ）^２となる。また、回路２３０から各画素１００のトランジスタ１４３に流れる電流の合計は、ｋΣ（０－Ｖ_ｔｈ）^２となる。ここで、ｋは定数、Ｖ_ｔｈはそれぞれのトランジスタのしきい値電圧である。

【0100】

回路２３０において、トランジスタ２２３に流れる電流の合計をＩＣ、トランジスタ２５３に流れる電流の合計をＩＣＦＥＦ、トランジスタ２２４およびトランジスタ２５４に流れる電流をＩＣＭとする（図５Ａ参照）。

【0101】

このとき、ＩＣＲＥＦ_０（重み０のときのＩＣＲＥＦ）＝ＩＣＭ_０＋ｋΣ（０－Ｖ_ｔｈ）^２であるから、ＩＣＭ_０＝ＩＣＲＥＦ_０－ｋΣ（０－Ｖ_ｔｈ）^２となる。

【0102】

ここで、回路２４０のトランジスタ２０７に流れる電流ＩＲ_０（重み０のときのＩＲ）は、ＩＲ_０＝ＩＣ－ＩＣＭ_０－ｋΣ（Ｘ－Ｖ_ｔｈ）^２となる。すなわち、ＩＲ_０＝ＩＣ－ＩＣＲＥＦ_０＋ｋΣ（０－Ｖ_ｔｈ）^２－ｋΣ（Ｘ－Ｖ_ｔｈ）^２となる。

【0103】

そして、回路２４０のトランジスタ２０３を非導通状態とし、ノードＣに電位Ｖｒを保持する。

【0104】

次に、配線１２８に重み係数（Ｗ）に相当する電位を供給し、容量結合でノードＰ１、ノードＰ２に重み係数（Ｗ）を与える。

【0105】

このとき、回路２３０から各画素１００のトランジスタ１３３に流れる電流の合計は、ｋΣ（Ｘ＋Ｗ－Ｖ_ｔｈ）^２となる。また、回路２３０から各画素１００のトランジスタ１４３に流れる電流の合計は、ｋΣ（Ｗ－Ｖ_ｔｈ）^２となる。

【0106】

したがって、回路２４０のトランジスタ２０７に流れる電流ＩＲは、ＩＲ＝ＩＣ－ＩＣＭ－ｋΣ（Ｘ＋Ｗ－Ｖ_ｔｈ）^２となる。すなわち、ＩＲ＝ＩＣ－ＩＣＲＥＦ＋ｋΣ（Ｗ－Ｖ_ｔｈ）^２－ｋΣ（Ｘ＋Ｗ－Ｖ_ｔｈ）^２となる。

【0107】

ここで、ＩＲ_０とＩＲの差分をとると、ＩＲ_０－ＩＲ＝ｋΣ（Ｖｔｈ^２－（Ｘ－Ｖｔｈ）^２－（Ｗ－Ｖｔｈ）^２＋（Ｗ＋Ｘ－Ｖｔｈ）^２）＝ｋΣ（２ＷＸ）となる。すなわち、オフセット成分が除かれ、ＷＸからなる項を抽出することができる。

【0108】

上記差分は、回路２４０で抽出することができる。ＩＲ_０はノードＣの電位Ｖｒとして初期化されており、ノードＣがフローティングの状態で配線１５１の電位が、重み係数０の状態から重み係数Ｗの状態に変化することから、当該電位の差分Ｙ（ＩＲ_０とＩＲの差分に相当）がキャパシタ２０２の容量結合でノードＣに付加される。ここで、ノードＣはＶｒ＋Ｙとなり、電位Ｖｒ＝０とみなせば、ＹはＩＲ_０とＩＲの差分を電圧変換した電位そのものである。すなわち、ＷＸを抽出することができる。

【0109】

次に、図６に示すタイミングチャートに従って、画素１００の動作および画素ブロック２００の動作を説明する。なお、ここで説明する画素１００は、図３に示す構成とする。また、電源線などには所定の電位が供給されていることとする。

【0110】

＜画素１００の動作＞
時刻Ｔ１に、配線１１６の電位を“Ｈ”、配線１１７の電位を“Ｈ”、配線１２１の電位を“Ｈ”、配線１２２の電位を“Ｈ”、配線１２３の電位を“Ｌ”とすると、回路１０ａおよび回路１０ｂにおいて、トランジスタ１０２、トランジスタ１０３が導通し、ノードＦＤａの電位およびノードＦＤｂの電位がリセット電位（配線１１５の電位）となる。

【0111】

時刻Ｔ２に、配線１１６の電位を“Ｌ”、配線１１７の電位を“Ｌ”、配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２３の電位を“Ｌ”とすると、トランジスタ１０２、トランジスタ１０３、トランジスタ１０４が非導通となり、ノードＦＤａおよびノードＦＤｂには、リセット電位が保持される。また、光電変換デバイス１０１では、蓄積動作が開始される。

【0112】

時刻Ｔ３に、配線１１６の電位を“Ｈ”、配線１２２の電位を“Ｈ”、配線１２３の電位を“Ｈ”とすると、トランジスタ１０２が導通し、光電変換デバイス１０１に蓄積された電荷がノードＦＤａおよびノードＦＤｂに転送される。その後、配線１１６の電位を“Ｌ”とし、ノードＦＤａおよびノードＦＤｂの電位を保持する。

【0113】

また、トランジスタ１０４ｂ、トランジスタ１０７が導通し、ノードＦＤｂの電位が回路２０の第１の入力端子（トランジスタ１０５ａのゲート）および第２の入力端子（トランジスタ１０５ｂのゲート）に入力される。

【0114】

このとき、回路２０の出力端子（ノードＮ）には、第１の入力端子に入力されたデータと第２の入力端子に入力されたデータの差に応じて増幅されたデータ電位が出力される。ここで、回路２０の出力端子（ノードＮ）に出力されるデータ電位は、参照データと呼ぶことかできる。参照データは、第１の入力端子に入力されたデータと第２の入力端子に入力されたデータとの差がないときに出力されるデータである。

【0115】

なお、回路２０に図４Ｂの構成を用いた場合は、ノードＦＤａおよびノードＦＤｂをリセット電位としたときに参照データを出力すればよい。

【0116】

時刻Ｔ４に、配線１２６の電位を“Ｈ”とすると、回路３０のノードＰ２に回路２０の出力端子（ノードＮ）の電位が書き込まれる。その後、配線１２６の電位を“Ｌ”とし、ノードＰ２の電位を保持する。なお、時刻Ｔ４より前に配線１２７の電位を“Ｈ”とし、キャパシタ１３５、１４５の他方の電極の電位を配線１２８の電位（例えば０）としておく。

【0117】

時刻Ｔ５に、配線１２１の電位を“Ｈ”、配線１２２の電位を“Ｈ”、配線１２３の電位を“Ｌ”とすると、トランジスタ１０４ａが導通し、トランジスタ１０７が非導通となり、回路２０の第１の入力端子にはノードＦＤａの電位が書き込まれる。なお、回路２０の第２の入力端子には、ノードＦＤｂの電位が書き込まれている。

【0118】

したがって、回路２０の出力端子（ノードＮ）には、ノードＦＤａとノードＦＤｂとの差分に応じて増幅されたデータ電位が出力される。ここで、回路２０の出力端子（ノードＮ）に出力されるデータ電位は、回路１０ａが取得した画像データと回路１０ｂが取得した画像データの差に応じて増幅された電位であり、差分データと呼ぶことができる。または、画像データ、撮像データと呼ぶこともできる。

【0119】

時刻Ｔ６に、配線１２５の電位を“Ｈ”とすると、回路３０のノードＰ１に回路２０の出力端子（ノードＮ）の電位が書き込まれる。その後、配線１２５の電位を“Ｌ”とし、ノードＰ１の電位を保持する。

【0120】

時刻Ｔ７に、配線１２１の電位を“Ｌ”、配線１２２の電位を“Ｌ”、配線１２７の電位を“Ｌ”とすると、トランジスタ１０４、トランジスタ１３４、トランジスタ１４４が非導通となり、回路１０ａ、回路１０ｂ、および回路２０の一連の動作が終了する。

【0121】

＜回路２２０、回路２３０の動作＞
また、時刻Ｔ７に、配線２１３の電位を“Ｈ”とすると、回路２３０において、トランジスタ２２２、トランジスタ２５２のゲートに適切なバイアスが供給され、トランジスタ２２３に電流ＩＣが流れ、トランジスタ２５３に電流ＩＣＲＥＦが流れる（図５Ａ参照）。そして、配線２１３の電位を“Ｌ”とする。

【0122】

ここで、ＩＣＲＥＦは、トランジスタ２５４に流れる電流（ＩＣＭ）と、回路３０のトランジスタ１４３に流れる電流の和になる。また、電流ＩＣは、トランジスタ２２４に流れる電流（ＩＣＭ）と、回路３０のトランジスタ１３３に流れる電流と、回路２４０のトランジスタ２０７に流れる電流との和になる。

【0123】

また、上記状態で配線１５１の電位が確定しているとき、配線２１６の電位を“Ｈ”とし、ノードＣに配線２１８の電位“Ｖｒ”を書き込む。そして、配線２１６の電位を“Ｌ”とし、ノードＣをフローティングとして電位“Ｖｒ”を保持する。

【0124】

時刻Ｔ８に、配線１２７の電位を“Ｈ”とし、トランジスタ１３４、１４４を導通させ、配線１２８に重み係数に相当する電位Ｗを供給すると、回路３０のノードＰ１、ノードＰ２に保持されている電位に、電位Ｗが容量結合で与えられる。このとき、重み係数０の状態から重み係数Ｗの状態に変化することから、回路２３０のトランジスタ２０７に流れる電流が変化する。

【0125】

このとき、配線１５１の電位の変化分“Ｙ”がキャパシタ２０２の容量結合でノードＣに付加される。ここで、ノードＣの電位は“Ｖｒ＋Ｙ”となり、電位“Ｖｒ”＝０とみなせば、ノードＣの電位はトランジスタ２０７に流れる電流の差分を電圧変換した電位“Ｙ”となる。すなわち、前述した電流式に従ってＷＸを抽出することができる。

【0126】

時刻Ｔ９に、配線２１４の電位を“Ｈ”、配線２１５に適切なバイアスを供給すると、回路２４０はソースフォロア動作により、ＷＸに応じた信号電位を配線２１２に出力することができる。

【0127】

時刻Ｔ１０に、配線１２７の電位を“Ｌ”、配線２１３の電位を“Ｌ”、配線２１４の電位を“Ｌ”、配線２１５の電位を“Ｌ”とし、読み出し動作を終了する。

【0128】

上記動作によって回路２４０から出力されるＷＸは、回路３０１に入力することができる。

【0129】

なお、上記ではノードＰ１およびノードＰ２に同時性のあるデータを書き込み、当該データに従ったデータを抽出する例を示したが、ノードＰ１およびノードＰ２のデータに時差があってもよい。例えば、第１のフレームのデータをノードＰ１に書き込み、第２のフレームのデータをノードＰ２に書き込むことで、運動視差を含む情報を抽出することができる。運動視差からは奥行（距離）の情報を得ることができ、立体映像を構成することができる。

【0130】

＜回路３０１、３０２＞
図７Ａは、回路２４０と接続する回路３０１および回路３０２を説明する図である。回路２４０から出力される積和演算結果のデータは、回路３０１に順次入力される。回路３０１は、様々な演算機能を有していてもよい。または、回路３０１の機能をソフトウェア処理で代替えしてもよい。

【0131】

例えば、回路３０１は、活性化関数の演算を行う回路を有することができる。当該回路には、例えばコンパレータ回路を用いることができる。コンパレータ回路では、入力されたデータと、設定されたしきい値とを比較した結果を２値データとして出力する。すなわち、画素ブロック２００および回路３０１は、ニューラルネットワークの一部の要素として作用することができる。

【0132】

また、回路３０１はＡ／Ｄコンバータを有していてもよい。積和演算などを行わず、画像データを外部に出力するときは、回路３０１でアナログデータをデジタルデータに変換することができる。例えば、図４Ａに示す回路１０ａおよび回路１０ｂが配線ＯＵＴを介して回路３０１と電気的に接続することができる。

【0133】

また、画素ブロック２００が出力するデータは複数ビットの画像データに相当するが、回路３０１で２値化できる場合は、画像データを圧縮しているともいえる。

【0134】

回路３０１から出力されたデータは、回路３０２に順次入力される。回路３０２は、例えばラッチ回路およびシフトレジスタなどを有する構成とすることができる。当該構成によって、パラレルシリアル変換を行うことができ、並行して入力されたデータを配線３１１にシリアルデータとして出力することができる。配線３１１の接続先は限定されない。例えば、ニューラルネットワーク、記憶装置、通信装置などと接続することができる。

【0135】

また、図７Ｂに示すように、回路３０２はニューラルネットワークを有していてもよい。当該ニューラルネットワークは、マトリクス状に配置されたメモリセルを有し、各メモリセルには重み係数が保持されている。回路３０１から出力されたデータはメモリセル３２０にそれぞれ入力され、積和演算を行うことができる。なお、図７Ｂに示すメモリセルの数は一例であり、限定されない。

【0136】

図７Ｂに示すニューラルネットワークは、マトリクス状に設置されたメモリセル３２０および参照メモリセル３２５と、回路３３０と、回路３５０と、回路３６０と、回路３７０を有する。

【0137】

図８にメモリセル３２０および参照メモリセル３２５の一例を示す。参照メモリセル３２５は、任意の一列に設けられる。メモリセル３２０および参照メモリセル３２５は同様の構成を有し、トランジスタ１６１と、トランジスタ１６２と、キャパシタ１６３と、を有する。

【0138】

トランジスタ１６１のソースまたはドレインの一方は、トランジスタ１６２のゲートと電気的に接続される。トランジスタ１６２のゲートは、キャパシタ１６３の一方の電極と電気的に接続される。ここで、トランジスタ１６１のソースまたはドレインの一方、トランジスタ１６２のゲート、キャパシタ１６３の一方の電極が接続される点をノードＮＭとする。

【0139】

トランジスタ１６１のゲートは、配線ＷＬと電気的に接続される。キャパシタ１６３の他方の電極は、配線ＲＷと電気的に接続される。トランジスタ１６２のソースまたはドレインの一方は、ＧＮＤ配線等の基準電位配線と電気的に接続される。

【0140】

メモリセル３２０において、トランジスタ１６１のソースまたはドレインの他方は、配線ＷＤと電気的に接続される。トランジスタ１６２のソースまたはドレインの他方は、配線ＢＬと電気的に接続される。

【0141】

参照メモリセル３２５において、トランジスタ１６１のソースまたはドレインの他方は、配線ＷＤｒｅｆと電気的に接続される。トランジスタ１６２のソースまたはドレインの他方は、配線ＢＬｒｅｆと電気的に接続される。

【0142】

配線ＷＬは、回路３３０と電気的に接続される。回路３３０にはデコーダまたはシフトレジスタなどを用いることができる。

【0143】

配線ＲＷは、回路３０１と電気的に接続される。各メモリセルには、回路３０１から出力された２値のデータが書き込まれる。なお、回路３０１と各メモリセルとの間にシフトレジスタなどの順序回路を有していてもよい。

【0144】

配線ＷＤおよび配線ＷＤｒｅｆは、回路３５０と電気的に接続される。回路３５０には、デコーダまたはシフトレジスタなどを用いることができる。また、回路３５０は、Ｄ／ＡコンバータおよびＳＲＡＭを有していてもよい。回路３５０は、ノードＮＭに書き込まれる重み係数を出力することができる。

【0145】

配線ＢＬおよび配線ＢＬｒｅｆは、回路３６０と電気的に接続される。回路３６０は、回路２４０と同等の構成とすることができる。回路３６０により、積和演算結果からオフセット成分を除いた信号を得ることができる。

【0146】

回路３６０は、回路３７０と電気的に接続される。回路３７０は、活性化関数回路とも換言できる。活性化関数回路は、回路３６０から入力された信号を、あらかじめ定義された活性化関数に従って変換するための演算を行う機能を有する。活性化関数としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａｘ関数、ＲｅＬＵ関数、しきい値関数などを用いることができる。活性化関数回路によって変換された信号は、出力データとして外部に出力される。

【0147】

図９Ａに示すように、ニューラルネットワークＮＮは、入力層ＩＬ、出力層ＯＬ、中間層（隠れ層）ＨＬによって構成することができる。入力層ＩＬ、出力層ＯＬ、中間層ＨＬは、それぞれ１または複数のニューロン（ユニット）を有する。なお、中間層ＨＬは１層であってもよいし２層以上であってもよい。２層以上の中間層ＨＬを有するニューラルネットワークはＤＮＮ（ディープニューラルネットワーク）と呼ぶこともできる。また、ディープニューラルネットワークを用いた学習は、深層学習と呼ぶこともできる。

【0148】

入力層ＩＬの各ニューロンには、入力データが入力される。中間層ＨＬの各ニューロンには、前層または後層のニューロンの出力信号が入力される。出力層ＯＬの各ニューロンには、前層のニューロンの出力信号が入力される。なお、各ニューロンは、前後の層の全てのニューロンと結合されていてもよいし（全結合）、一部のニューロンと結合されていてもよい。

【0149】

図９Ｂに、ニューロンによる演算の例を示す。ここでは、ニューロンＮと、ニューロンＮに信号を出力する前層の２つのニューロンを示している。ニューロンＮには、前層のニューロンの出力ｘ_１と、前層のニューロンの出力ｘ_２が入力される。そして、ニューロンＮにおいて、出力ｘ_１と重みｗ_１の乗算結果（ｘ_１ｗ_１）と出力ｘ_２と重みｗ_２の乗算結果（ｘ_２ｗ_２）の総和ｘ_１ｗ_１＋ｘ_２ｗ_２が計算された後、必要に応じてバイアスｂが加算され、値ａ＝ｘ_１ｗ_１＋ｘ_２ｗ_２＋ｂが得られる。そして、値ａは活性化関数ｈによって変換され、ニューロンＮから出力信号ｙ＝ａｈが出力される。

【0150】

このように、ニューロンによる演算には、前層のニューロンの出力と重みの積を足し合わせる演算、すなわち積和演算が含まれる（上記のｘ_１ｗ_１＋ｘ_２ｗ_２）。この積和演算は、プログラムを用いてソフトウェア上で行ってもよいし、ハードウェアによって行われてもよい。

【0151】

本発明の一態様では、ハードウェアとしてアナログ回路を用いて積和演算を行う。積和演算回路にアナログ回路を用いる場合、積和演算回路の回路規模の縮小、または、メモリへのアクセス回数の減少による処理速度の向上および消費電力の低減を図ることができる。

【0152】

積和演算回路は、ＯＳトランジスタを有する構成とすることが好ましい。ＯＳトランジスタはオフ電流が極めて小さいため、積和演算回路のアナログメモリを構成するトランジスタとして好適である。なお、ＳｉトランジスタとＯＳトランジスタの両方を用いて積和演算回路を構成してもよい。

【0153】

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

【0154】

（実施の形態２）
本実施の形態では、本発明の一態様の撮像装置の構造例などについて説明する。

【0155】

＜構造例＞
図１０Ａは、撮像装置の画素の構造の一例を示す図であり、層５６１および層５６３の積層構造とすることができる。

【0156】

層５６１は、光電変換デバイス１０１を有する。光電変換デバイス１０１は、図１１Ａに示すように層５６５ａと、層５６５ｂを有することができる。なお、場合によって、層を領域と言い換えてもよい。

【0157】

図１１Ａに示す光電変換デバイス１０１はｐｎ接合型フォトダイオードであり、例えば、層５６５ａにｐ型半導体、層５６５ｂにｎ型半導体を用いることができる。または、層５６５ａにｎ型半導体、層５６５ｂにｐ型半導体用いてもよい。

【0158】

上記ｐｎ接合型フォトダイオードは、代表的には単結晶シリコンを用いて形成することができる。単結晶シリコンを光電変換層とするフォトダイオードは、紫外光から近赤外光まで比較的広い分光感度特性を有し、後述する光学変換層と組み合わせることで、様々な波長の光を検出することができる。

【0159】

そのほか、ｐｎ接合型フォトダイオードの光電変換層として、化合物半導体を用いてもよい。当該化合物半導体としては、例えば、ガリウム－ヒ素－リン化合物（ＧａＡｓＰ）、ガリウム－リン化合物（ＧａＰ）、インジウム－ガリウム－ヒ素化合物（ＩｎＧａＡｓ）、鉛－硫黄化合物（ＰｂＳ）、鉛－セレン化合物（ＰｂＳｅ）、インジウム－ヒ素化合物（ＩｎＡｓ）、インジウム－アンチモン化合物（ＩｎＳｂ）、水銀－カドミウム－テルル化合物（ＨｇＣｄＴｅ）などを用いることができる。

【0160】

化合物半導体としては、１３族元素（アルミニウム、ガリウム、インジウムなど）および１５族元素（窒素、リン、ヒ素、アンチモンなど）を有する化合物半導体（３－５族化合物半導体とも言う）、または、１２族元素（マグネシウム、亜鉛、カドミウム、水銀など）および１６族元素（酸素、硫黄、セレン、テルルなど）を有する化合物半導体（２－６族化合物半導体とも言う）であることが好ましい。

【0161】

化合物半導体は、構成元素の組み合わせおよびその原子数比に応じてバンドギャップを変化させることができるため、紫外光から赤外光まで様々な波長範囲に感度を有するフォトダイオードを形成することができる。

【0162】

なお、紫外光の波長は、０．０１μｍ近傍乃至０．３８μｍ近傍、可視光の波長は、０．３８μｍ近傍乃至０．７５μｍ近傍、近赤外光の波長は、０．７５μｍ近傍乃至２．５μｍ近傍）、中赤外光の波長は、２．５μｍ近傍乃至４μｍ近傍、遠赤外光の波長は、４μｍ近傍乃至１０００μｍ近傍、と一般的に定義することができる。

【0163】

例えば、紫外光から可視光にかけて光感度を有するフォトダイオードを形成するには、光電変換層にＧａＰなどを用いることができる。また、紫外光から近赤外光にかけて光感度を有するフォトダイオードを形成するには、光電変換層に前述したシリコンまたはＧａＡｓＰなどを用いることができる。また、可視光から中赤外光にかけて光感度を有するフォトダイオードを形成するには、光電変換層にＩｎＧａＡｓなどを用いることができる。また、近赤外光から中赤外光にかけて光感度を有するフォトダイオードを形成するには、光電変換層にＰｂＳまたはＩｎＡｓなどを用いることができる。また、中赤外光から遠赤外光にかけて光感度を有するフォトダイオードを形成するには、光電変換層にＰｂＳｅ、ＩｎＳｂまたはＨｇＣｄＴｅなどを用いることができる。

【0164】

なお、上記化合物半導体を用いたフォトダイオードは、ｐｎ接合だけでなく、ｐｉｎ接合であってもよい。また、ｐｎ接合およびｐｉｎ接合は、ホモ接合構造に限らず、ヘテロ接合構造であってもよい。

【0165】

例えば、ヘテロ接合では、ｐｎ接合構造の一方の層に第１の化合物半導体を用い、他方の層に第１の化合物半導体とは異なる第２の化合物半導体を用いることができる。また、ｐｉｎ接合構造のいずれか１層または２層に第１の化合物半導体を用い、その他の層に第１の化合物半導体とは異なる第２の化合物半導体を用いることができる。なお、第１の化合物半導体または第２の化合物半導体の一方は、シリコンなどの単体の半導体であってもよい。

【0166】

なお、画素毎に異なる材料を用いて、フォトダイオードの光電変換層を形成してもよい。当該構成を用いることで、紫外光を検出する画素。可視光を検出する画素、赤外光を検出する画素などのいずれか２種類の画素、または３種類の画素を有する撮像装置を形成することができる。

【0167】

また、層５６１が有する光電変換デバイス１０１は、図１１Ｂに示すように、層５６６ａと、層５６６ｂと、層５６６ｃと、層５６６ｄとの積層としてもよい。図１１Ｂに示す光電変換デバイス１０１はアバランシェフォトダイオードの一例であり、層５６６ａ、層５６６ｄは電極に相当し、層５６６ｂ、５６６ｃは光電変換部に相当する。

【0168】

層５６６ａは、低抵抗の金属層などとすることが好ましい。例えば、アルミニウム、チタン、タングステン、タンタル、銀またはそれらの積層を用いることができる。

【0169】

層５６６ｄは、可視光に対して高い透光性を有する導電層を用いることが好ましい。例えば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム－錫酸化物、ガリウム－亜鉛酸化物、インジウム－ガリウム－亜鉛酸化物、またはグラフェンなどを用いることができる。なお、層５６６ｄを省く構成とすることもできる。

【0170】

光電変換部の層５６６ｂ、５６６ｃは、例えばセレン系材料を光電変換層としたｐｎ接合型フォトダイオードの構成とするができる。層５６６ｂとしてはｐ型半導体であるセレン系材料を用い、層５６６ｃとしてはｎ型半導体であるガリウム酸化物などを用いることが好ましい。

【0171】

セレン系材料を用いた光電変換デバイスは、可視光に対する外部量子効率が高い特性を有する。当該光電変換デバイスでは、アバランシェ増倍を利用することにより、入射される光の量に対する電子の増幅を大きくすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セレン系材料の薄膜は、真空蒸着法またはスパッタ法などを用いて形成することができる。

【0172】

セレン系材料としては、結晶性セレン（単結晶セレン、多結晶セレン）、非晶質セレンを用いることができる。これらは、紫外光から可視光にかけて光感度を有する。また、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）などを用いることができる。これらは、紫外光から近赤外光にかけて光感度を有する。

【0173】

ｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができる。また、これらの材料は正孔注入阻止層としての機能も有し、暗電流を小さくすることもできる。

【0174】

また、層５６１が有する光電変換デバイス１０１は、図１１Ｃに示すように、層５６７ａと、層５６７ｂと、層５６７ｃと、層５６７ｄと、層５６７ｅとの積層としてもよい。図１１Ｃに示す光電変換デバイス１０１は有機光導電膜の一例であり、層５６７ａは下部電極、層５６７ｅは透光性を有する上部電極であり、層５６７ｂ、５６７ｃ、５６７ｄは光電変換部に相当する。

【0175】

光電変換部の層５６７ｂ、５６７ｄのいずれか一方はホール輸送層、他方は電子輸送層とすることができる。また、層５６７ｃは光電変換層とすることができる。

【0176】

ホール輸送層としては、例えば酸化モリブデンなどを用いることができる。電子輸送層としては、例えば、Ｃ_６０、Ｃ_７０などのフラーレン、またはそれらの誘導体などを用いることができる。

【0177】

光電変換層としては、ｎ型有機半導体およびｐ型有機半導体の混合層（バルクヘテロ接合構造）を用いることができる。有機半導体には様々な種類があり、目的の波長に光感度を有する材料を光電変換層に選べばよい。

【0178】

図１０Ａに示す層５６３としては、例えばシリコン基板を用いることができる。当該シリコン基板は、Ｓｉトランジスタ等を有する。当該Ｓｉトランジスタを用いて、画素回路の他、当該画素回路を駆動する回路、画像信号の読み出し回路、画像処理回路、ニューラルネットワーク、通信回路等を形成することができる。また、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの記憶回路、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＭＣＵ（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）などを形成してもよい。なお、画素回路を除く上記回路を本実施の形態では、機能回路と呼ぶ。

【0179】

例えば、実施の形態１で説明した画素回路（画素１００）および機能回路（回路２２０、３０１、３０２、３０３、３０４、３０５など）が有するトランジスタにおいて、その一部または全てを層５６３に設けることができる。

【0180】

また、層５６３は、図１０Ｂに示すように複数の層の積層であってもよい。図１０Ｂでは、層５６３ａ、５６３ｂ、５６３ｃの三層を例示しているが、二層であってもよい。または、層５６３は四層以上の積層であってもよい。これらの層は、例えば貼り合わせ工程などを用いて積層することができる。当該構成とすることで、画素回路と機能回路を複数の層に分散させ、画素回路と機能回路を重ねて設けることができるため、小型で高機能の撮像装置を作製することができる。

【0181】

また、画素は、図１０Ｃに示すように層５６１、層５６２および層５６３の積層構造を有していてもよい。

【0182】

層５６２は、ＯＳトランジスタを有することができる。前述した機能回路の一つ以上をＯＳトランジスタで形成してもよい。または、層５６３が有するＳｉトランジスタと層５６２が有するＯＳトランジスタを用いて、機能回路の一つ以上を形成してもよい。または、層５６３をガラス基板などの支持基板とし、層５６２が有するＯＳトランジスタで機能回路を形成してもよい。

【0183】

例えば、ＯＳトランジスタおよびＳｉトランジスタを用いて、ノーマリーオフＣＰＵ（「Ｎｏｆｆ－ＣＰＵ」ともいう）を実現することができる。なお、Ｎｏｆｆ－ＣＰＵとは、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタを含む集積回路である。

【0184】

Ｎｏｆｆ－ＣＰＵは、Ｎｏｆｆ－ＣＰＵ内の動作不要な回路への電力供給を停止し、当該回路を待機状態にすることができる。電力供給が停止され、待機状態になった回路では電力が消費されない。よって、Ｎｏｆｆ－ＣＰＵは、電力使用量を最小限にすることができる。また、Ｎｏｆｆ－ＣＰＵは、電力供給が停止されても設定条件などの動作に必要な情報を長期間保持することができる。待機状態からの復帰は当該回路への電力供給を再開するだけでよく、設定条件などの再書き込みが不要である。すなわち、待機状態からの高速復帰が可能である。このように、Ｎｏｆｆ－ＣＰＵは、動作速度を大きく落とすことなく消費電力を低減できる。

【0185】

また、層５６２は、図１０Ｄに示すように複数の層の積層であってもよい。図１０Ｄでは、層５６２ａ、５６３ｂの二層を例示しているが、三層以上の積層であってもよい。これらの層は、例えば層５６３上に積み上げるように形成することができる。または、層５６３上に形成した層と、層５６１上に形成した層とを貼り合わせて形成してもよい。

【0186】

ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ－ＯＳまたはＣＡＣ－ＯＳなどを用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。

【0187】

ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、高耐圧で信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。

【0188】

ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属から選ばれた一つ、または複数）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。Ｉｎ－Ｍ－Ｚｎ系酸化物は、代表的には、スパッタリング法で形成することができる。または、ＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成してもよい。

【0189】

Ｉｎ－Ｍ－Ｚｎ系酸化物をスパッタリング法で形成するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

【0190】

半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／ｃｍ^３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。

【0191】

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度、不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

【0192】

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンまたは炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

【0193】

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

【0194】

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

【0195】

また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。

【0196】

酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。

【0197】

よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

【0198】

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。

【0199】

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

【0200】

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。

【0201】

以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

【0202】

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

【0203】

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

【0204】

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

【0205】

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

【0206】

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

【0207】

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

【0208】

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

【0209】

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

【0210】

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

【0211】

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

【0212】

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

【0213】

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

【0214】

また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

【0215】

また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

【0216】

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

【0217】

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

【0218】

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

【0219】

したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

【0220】

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳは、様々な半導体装置の構成材料として適している。

【0221】

＜積層構造１＞
次に、撮像装置の積層構造について、断面図を用いて説明する。なお、以下に示す絶縁層および導電層などの要素は一例であり、さらに他の要素が含まれていてもよい。または、以下に示す要素の一部が省かれていてもよい。また、以下に示す積層構造は、必要に応じて、貼り合わせ工程、研磨工程などを用いて形成することができる。

【0222】

図１２は、層５６０、５６１、層５６３を有し、層５６３を構成する層５６３ａと層５６３ｂの間に貼り合わせ面を有する積層体の断面図の一例である。

【0223】

＜層５６３ｂ＞
層５６３ｂは、シリコン基板６１１に設けられた機能回路を有することができる。ここでは、機能回路の一部として、回路２０が有するトランジスタ１０５、トランジスタ１０８およびトランジスタ１３１を示している。

【0224】

層５６３ｂには、シリコン基板６１１、絶縁層６１２、６１３、６１４、６１６、６１７、６１８が設けられる。絶縁層６１２は保護膜としての機能を有する。絶縁層６１３、６１３、６１６、６１７は、層間絶縁膜および平坦化膜としての機能を有する。絶縁層６１８および導電層６１９は、貼り合わせ層としての機能を有する。導電層６１９は、トランジスタ１０５のゲートと電気的に接続される。

【0225】

保護膜としては、例えば、窒化シリコン膜、酸化シリコン膜、酸化アルミニウム膜などを用いることができる。層間絶縁膜および平坦化膜としては、例えば、酸化シリコン膜などの無機絶縁膜、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜を用いることができる。キャパシタの誘電体層としては、窒化シリコン膜、酸化シリコン膜、酸化アルミニウム膜などを用いることができる。貼り合わせ層に関しては後述する。

【0226】

なお、デバイス間の電気的な接続に用いられる配線、電極およびプラグとして用いることのできる導電体には、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を適宜選択して用いればよい。当該導電体は単層に限らず、異なる材料で構成された複数の層であってもよい。

【0227】

＜層５６３ａ＞
層５６３ａは、画素１００の要素を有する。また、機能回路の要素を有していてもよい。ここでは、画素１００の要素の一部として、トランジスタ１０２を示している。また、機能回路の要素として、回路２０が有するトランジスタ１０４を示している。

【0228】

層５６３ａには、シリコン基板６３２、絶縁層６３１、６３３、６３４、６３５、６３７、６３８が設けられる。また、導電層６３６、６３９が設けられる。

【0229】

絶縁層６３１および導電層６３９は、貼り合わせ層としての機能を有する。絶縁層６３４、６３５、６３７は、層間絶縁膜および平坦化膜としての機能を有する。絶縁層６３３は、保護膜としての機能を有する。絶縁層６３８は、シリコン基板６３２と導電層６３９を絶縁する機能を有する。絶縁層６３８は、他の絶縁層と同様の材料で形成することができる。また、絶縁層６３８は、絶縁層６３１と同一の材料で形成されていてもよい。

【0230】

導電層６３９は、トランジスタ１０５のソースまたはドレインの他方および導電層６１９と電気的に接続される。また、導電層６３６は、配線１１４（図３参照）と電気的に接続される。

【0231】

図１２に示すＳｉトランジスタはシリコン基板（シリコン基板６１１、６３２）にチャネル形成領域を有するフィン型である。チャネル幅方向の断面（図１２の層５６３ａに示すＡ１－Ａ２の断面）を図１３Ａに示す。なお、Ｓｉトランジスタは、図１３Ｂに示すようにプレーナー型であってもよい。

【0232】

または、図１３Ｃに示すように、シリコン薄膜の半導体層５４５を有するトランジスタであってもよい。半導体層５４５は、例えば、シリコン基板６１１上の絶縁層５４６上に形成された単結晶シリコン（ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ））とすることができる。

【0233】

＜層５６１＞
層５６１は、光電変換デバイス１０１を有する。光電変換デバイス１０１は、層５６３ａ上に形成することができる。図１２では、光電変換デバイス１０１として、図１１Ｃに示す有機光導電膜を光電変換層に用いた構成を示している。なお、ここでは、層５６７ａをカソード、層５６７ｅをアノードとする。

【0234】

層５６１には、絶縁層６５１、６５２、６５３、６５４、および導電層６５５が設けられる。

【0235】

絶縁層６５１、６５３、６５４は、層間絶縁膜および平坦化膜としての機能を有する。また、絶縁層６５４は光電変換デバイス１０１の端部を覆って設けられ、層５６７ｅと層５６７ａとの短絡を防止する機能も有する。絶縁層６５２は、素子分離層としての機能を有する。素子分離層としては、有機絶縁膜などを用いることが好ましい。

【0236】

光電変換デバイス１０１のカソードに相当する層５６７ａは、層５６３ａが有するトランジスタ１０２のソースまたはドレインの一方と電気的に接続される。光電変換デバイス１０１のアノードに相当する層５６７ｅは、導電層６５５を介して、層５６３ａが有する導電層６３６と電気的に接続される。

【0237】

＜層５６０＞
層５６０は、層５６１上に形成される。層５６０は、遮光層６７１、光学変換層６７２およびマイクロレンズアレイ６７３を有する。

【0238】

遮光層６７１は、隣接する画素への光の流入を抑えることができる。遮光層６７１には、アルミニウム、タングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての機能を有する誘電体膜を積層してもよい。

【0239】

光電変換デバイス１０１が可視光に感度を有するとき、光学変換層６７２にカラーフィルタを用いることができる。カラーフィルタに（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を画素別に割り当てることにより、カラー画像を得ることができる。例えば、図１９Ａの斜視図（断面を含む）に示すように、カラーフィルタ６７２Ｒ（赤）、カラーフィルタ６７２Ｇ（緑）、カラーフィルタ６７２Ｂ（青）をそれぞれ異なる画素に割り当てることができる。

【0240】

また、適切な光電変換デバイス１０１と光学変換層６７２との組み合わせにおいて、光学変換層６７２に波長カットフィルタを用いれば、様々な波長領域における画像が得られる撮像装置とすることができる。

【0241】

例えば、光学変換層６７２に可視光線の波長以下の光を遮る赤外線フィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層６７２に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層６７２に可視光線の波長以上の光を遮る紫外線フィルタを用いれば、紫外線撮像装置とすることができる。

【0242】

なお、一つの撮像装置内に異なる光学変換層を複数配置してもよい。例えば、図１９Ｂに示すように、カラーフィルタ６７２Ｒ（赤）、カラーフィルタ６７２Ｇ（緑）、カラーフィルタ６７２Ｂ（青）、赤外線フィルタ６７２ＩＲをそれぞれ異なる画素に割り当てることができる。当該構成では、可視光画像および赤外光画像を同時に取得することができる。

【0243】

または、図１９Ｃに示すように、カラーフィルタ６７２Ｒ（赤）、カラーフィルタ６７２Ｇ（緑）、カラーフィルタ６７２Ｂ（青）、紫外線フィルタ６７２ＵＶをそれぞれ異なる画素に割り当てることができる。当該構成では、可視光画像および紫外光画像を同時に取得することができる。

【0244】

また、光学変換層６７２にシンチレータを用いれば、Ｘ線撮像装置などに用いる放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線または紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換デバイス１０１で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。

【0245】

シンチレータは、Ｘ線またはガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光または紫外光を発する物質を含む。例えば、Ｇｄ_２Ｏ_２Ｓ：Ｔｂ、Ｇｄ_２Ｏ_２Ｓ：Ｐｒ、Ｇｄ_２Ｏ_２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ_２、ＢａＦ_２、ＣｅＦ_３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂またはセラミクスに分散させたものを用いることができる。

【0246】

赤外光または紫外光による撮像を行うことで、検査機能、セキュリティ機能、センサ機能などを撮像装置に付与することができる。例えば、赤外光による撮像を行うことで、生産物の非破壊検査、農産物の選別（糖度計機能など）、静脈認証、医療検査などを行うことができる。また、紫外光による撮像を行うことで、光源または火炎から放出される紫外光を検出することができ、光源、熱源、生産装置等の管理などを行うことができる。

【0247】

光学変換層６７２上にはマイクロレンズアレイ６７３が設けられる。マイクロレンズアレイ６７３が有する個々のレンズを通る光が直下の光学変換層６７２を通り、光電変換デバイス１０１に照射されるようになる。マイクロレンズアレイ６７３を設けることにより、集光した光を光電変換デバイス１０１に入射することができるため、効率よく光電変換を行うことができる。マイクロレンズアレイ６７３は、目的の波長の光に対して透光性の高い樹脂またはガラスなどで形成することが好ましい。

【0248】

＜貼り合わせ＞
次に、層５６３ｂと層５６３ａの貼り合わせについて説明する。

【0249】

層５６３ｂには、絶縁層６１８および導電層６１９が設けられる。導電層６１９は、絶縁層６１８に埋設された領域を有する。また、絶縁層６１８および導電層６１９の表面は、それぞれ高さが一致するように平坦化されている。

【0250】

層５６３ａには、絶縁層６３１および導電層６３９が設けられる。導電層６３９は、絶縁層６３１に埋設された領域を有する。また、絶縁層６３１および導電層６３９の表面は、それぞれ高さが一致するように平坦化されている。

【0251】

ここで、導電層６１９および導電層６３９は、主成分が同一の金属元素であることが好ましい。また、絶縁層６１８および絶縁層６３１は、同一の成分で構成されていることが好ましい。

【0252】

例えば、導電層６１９、６３９には、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、Ｗ、Ａｇ、ＰｔまたはＡｕなどを用いることができる。接合のしやすさから、好ましくはＣｕ、Ａｌ、Ｗ、またはＡｕを用いる。また、絶縁層６１８、６３１には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタンなどを用いることができる。

【0253】

つまり、導電層６１９および導電層６３９のそれぞれに、上記に示す同一の金属材料を用いることが好ましい。また、絶縁層６１８および絶縁層６３１のそれぞれに、上記に示す同一の絶縁材料を用いることが好ましい。当該構成とすることで、層５６３ｂと層５６３ａの境を接合位置とする、貼り合わせを行うことができる。

【0254】

なお、導電層６１９および導電層６３９は複数の層の多層構造であってもよく、その場合は、表層（接合面）が同一の金属材料であればよい。また、絶縁層６１８および絶縁層６３１も複数の層の多層構造であってもよく、その場合は、表層（接合面）が同一の絶縁材料であればよい。

【0255】

当該貼り合わせによって、導電層６１９および導電層６３９の電気的な接続を得ることができる。また、絶縁層６１８および絶縁層６３１の機械的な強度を有する接続を得ることができる。

【0256】

金属層同士の接合には、表面の酸化膜および不純物の吸着層などをスパッタリング処理などで除去し、清浄化および活性化した表面同士を接触させて接合する表面活性化接合法を用いることができる。または、温度と圧力を併用して表面同士を接合する拡散接合法などを用いることができる。どちらも原子レベルでの結合が起こるため、電気的だけでなく機械的にも優れた接合を得ることができる。

【0257】

また、絶縁層同士の接合には、研磨などによって高い平坦性を得たのち、酸素プラズマ等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う親水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるため、機械的に優れた接合を得ることができる。

【0258】

層５６３ｂと層５６３ａを貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在するため、例えば、表面活性化接合法および親水性接合法を組み合わせて行えばよい。

【0259】

例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性処理を行って接合する方法などを用いることができる。また、金属層の表面をＡｕなどの難酸化性金属とし、親水性処理を行ってもよい。なお、上述した方法以外の接合方法を用いてもよい。

【0260】

上記の貼り合わせにより、層５６３ｂが有する回路と、層５６３ａが有する画素１００の要素を電気的に接続することができる。

【0261】

＜積層構造１の変形例＞
図１４は、図１２に示す積層構造の変形例であり、層５６１が有する光電変換デバイス１０１の構成、および層５６３ａの一部構成が異なり、層５６１と層５６３ａとの間にも貼り合わせ面を有する構成である。

【0262】

層５６１は、光電変換デバイス１０１、絶縁層６６１、６６２、６６４、６６５および導電層６８５、６８６を有する。

【0263】

光電変換デバイス１０１はｐｎ接合型のフォトダイオードであり、ｐ型領域に相当する層５６５ｂおよびｎ型領域に相当する層５６５ａを有する。なお、ここでは、ｐｎ接合型のフォトダイオードがシリコン基板に形成された例を示す。光電変換デバイス１０１は埋め込み型フォトダイオードであり、層５６５ａの表面側（電流の取り出し側）に設けられた薄いｐ型の領域（層５６５ｂの一部）によって暗電流を抑えノイズを低減させることができる。

【0264】

絶縁層６６１、導電層６８５、６８６は、貼り合わせ層としての機能を有する。絶縁層６６２は、層間絶縁膜および平坦化膜としての機能を有する。絶縁層６６４は、素子分離層としての機能を有する。

【0265】

シリコン基板には画素を分離する溝が設けられ、絶縁層６６５はシリコン基板上面および当該溝に設けられる。絶縁層６６５が設けられることにより、光電変換デバイス１０１内で発生したキャリアが隣接する画素に流出することを抑えることができる。また、絶縁層６６５は、迷光の侵入を抑制する機能も有する。したがって、絶縁層６６５により、混色を抑制することができる。なお、シリコン基板の上面と絶縁層６６５との間に反射防止膜が設けられていてもよい。

【0266】

絶縁層６６４は、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法を用いて形成することができる。または、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成してもよい。絶縁層６６５としては、例えば、酸化シリコン、窒化シリコンなどの無機絶縁膜、ポリイミド樹脂、アクリル樹脂などの有機絶縁膜を用いることができる。なお、絶縁層６６５は多層構成であってもよい。また、絶縁層６６５の一部に空間を設けてもよい。当該空間は空気または不活性ガスなどの気体を有していてもよい。また、当該空間は減圧状態であってもよい。

【0267】

光電変換デバイス１０１の層５６５ａ（ｎ型領域、カソードに相当）は、導電層６８５と電気的に接続される。層５６５ｂ（ｐ型領域、アノードに相当）は、導電層６８６と電気的に接続される。導電層６８５、６８６は、絶縁層６６１に埋設された領域を有する。また、絶縁層６６１および導電層６８５、６８６の表面は、それぞれ高さが一致するように平坦化されている。

【0268】

層５６３ａにおいて、絶縁層６３７上には、絶縁層６３８が形成される。また、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される導電層６８３、および導電層６３６と電気的に接続される導電層６８４が形成される。

【0269】

絶縁層６３８、導電層６８３、６８４は、貼り合わせ層としての機能を有する。導電層６８３、６８４は、絶縁層６３８に埋設された領域を有する。また、絶縁層６３８および導電層６８３、６８４の表面は、それぞれ高さが一致するように平坦化されている。

【0270】

ここで、導電層６８３、６８４、６８５、６８６は、前述した導電層６１９、６３９と同じ貼り合わせ層である。また、絶縁層６３８、６６１は、前述した絶縁層６１８、６３１と同じ貼り合わせ層である。

【0271】

したがって、導電層６８３と導電層６８５を貼り合わせることで、光電変換デバイス１０１の層５６５ａ（ｎ型領域、カソードに相当）とトランジスタ１０２のソースまたはドレインの一方を電気的に接続することができる。また、導電層６８４と導電層６８６を貼り合わせることで、光電変換デバイス１０１の層５６５ｂ（ｐ型領域、アノードに相当）と配線１１４（図３参照）を電気的に接続することができる。また、絶縁層６３８と絶縁層６６１を貼り合わせることで、層５６１と層５６３ａの電気的な接合および機械的な接合を行うことができる。

【0272】

また、図１５は上記とは異なる変形例であり、トランジスタ１０２が層５６１に設けられる構成である。当該構成では、トランジスタ１０２のソースまたはドレインの一方は、光電変換デバイス１０１と直結され、ソースまたはドレインの他方は、ノードＦＤとして作用する。当該構成では、光電変換デバイス１０１で蓄積した電荷の完全転送が可能であり、ノイズの少ない撮像装置とすることができる。

【0273】

ここで、層５６１が有するトランジスタ１０２のソースまたはドレインの他方は、導電層６９２と電気的に接続される。また、層５６３が有するトランジスタ１０４のソースまたはドレインの一方は、導電層６９１と電気的に接続される。導電層６９１、６９２は、前述した導電層６１９、６３９と同じ貼り合わせ層である。

【0274】

＜積層構造２＞
図１６は、層５６０、５６１、５６２、５６３を有し、貼り合わせ面を有さない積層体の断面図の一例である。層５６３には、Ｓｉトランジスタが設けられる。層５６２には、ＯＳトランジスタが設けられる。なお、層５６３、層５６１および層５６０の構成は、図１２に示す構成と同一であるため、ここでは説明を省略する。

【0275】

＜層５６２＞
層５６２は、層５６３上に形成される。層５６２は、ＯＳトランジスタを有する。ここでは、トランジスタ１０２およびトランジスタ１０４を示している。図１６に示す断面図では、両者の電気的な接続は図示されていない。

【0276】

層５６２には、絶縁層６２１、６２２、６２３、６２４、６２５、６２６、６２８が設けられる。また、導電層６２７が設けられる。導電層６２７は、配線１１４（図３参照）と電気的に接続することができる。

【0277】

絶縁層６２１は、ブロッキング層としての機能を有する。絶縁層６２２、６２３、６２５、６２６、６２８は、層間絶縁膜および平坦化膜としての機能を有する。絶縁層６２４は、保護膜としての機能を有する。

【0278】

ブロッキング層としては、水素の拡散を防止する機能を有する膜を用いることが好ましい。Ｓｉデバイスにおいて、水素はダングリングボンドを終端するために必要とされるが、ＯＳトランジスタの近傍にある水素は、酸化物半導体層中にキャリアを生成する要因の一つとなり、信頼性を低下させる。したがって、Ｓｉデバイスが形成される層とＯＳトランジスタが形成される層との間には、水素のブロッキング膜が設けられることが好ましい。

【0279】

当該ブロッキング膜としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。

【0280】

トランジスタ１０４のソースまたはドレインの他方は、プラグを介してトランジスタ１０５のゲートと電気的に接続される。また、導電層６２７は、配線１１４（図３Ａ参照）と電気的に接続される。

【0281】

トランジスタ１０２のソースまたはドレインの一方は、層５６１が有する光電変換デバイス１０１のカソードと電気的に接続される。導電層６２７は、層５６１が有する光電変換デバイス１０１のアノードと電気的に接続される。

【0282】

図１７ＡにＯＳトランジスタの詳細を示す。図１７Ａに示すＯＳトランジスタは、酸化物半導体層および導電層の積層上に絶縁層を設け、当該酸化物半導体層に達する開口部を設けることでソース電極７０５およびドレイン電極７０６を形成するセルフアライン型の構成である。

【0283】

ＯＳトランジスタは、酸化物半導体層に形成されるチャネル形成領域７０８、ソース領域７０３およびドレイン領域７０４のほか、ゲート電極７０１、ゲート絶縁膜７０２を有する構成とすることができる。当該開口部には少なくともゲート絶縁膜７０２およびゲート電極７０１が設けられる。当該開口部には、さらに酸化物半導体層７０７が設けられていてもよい。

【0284】

ＯＳトランジスタは、図１７Ｂに示すように、ゲート電極７０１をマスクとして半導体層にソース領域７０３およびドレイン領域７０４を形成するセルフアライン型の構成としてもよい。

【0285】

または、図１７Ｃに示すように、ソース電極７０５またはドレイン電極７０６とゲート電極７０１とが重なる領域を有するノンセルフアライン型のトップゲート型トランジスタであってもよい。

【0286】

ＯＳトランジスタはバックゲート７３５を有する構造を示しているが、バックゲートを有さない構造であってもよい。バックゲート７３５は、図１７Ｄに示すトランジスタのチャネル幅方向の断面図のように、対向して設けられるトランジスタのフロントゲートと電気的に接続してもよい。なお、図１７Ｄは図１７ＡのトランジスタのＢ１－Ｂ２の断面を例として示しているが、その他の構造のトランジスタも同様である。また、バックゲート７３５にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。

【0287】

＜積層構造２の変形例＞
図１８は、図１７に示す積層構造の変形例であり、層５６１が有する光電変換デバイス１０１の構成、および層５６２の一部構成が異なり、層５６１と層５６２との間に貼り合わせ面を有する構成である。

【0288】

層５６１が有する光電変換デバイス１０１は、ｐｎ接合型のフォトダイオードであり、図１４に示す構成と同様である。

【0289】

層５６２において、絶縁層６２８上には、絶縁層６４８が形成される。また、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される導電層６８８、および導電層６２７と電気的に接続される導電層６８９が形成される。

【0290】

絶縁層６４８、導電層６８８、６８９は、貼り合わせ層としての機能を有する。導電層６８８、６８９は、絶縁層６４８に埋設された領域を有する。また、絶縁層６４８および導電層６８３、６８４の表面は、それぞれ高さが一致するように平坦化されている。

【0291】

ここで、導電層６８８、６８９は、前述した導電層６１９、６３９と同じ貼り合わせ層である。また、絶縁層６４８は、前述した絶縁層６１８、６３１と同じ貼り合わせ層である。

【0292】

したがって、導電層６８８と導電層６８５を貼り合わせることで、光電変換デバイスの層５６５ａ（ｎ型領域、カソードに相当）とトランジスタ１０２のソースまたはドレインの一方を電気的に接続することができる。また、導電層６８９と導電層６８６を貼り合わせることで、光電変換デバイスの層５６５ｂ（ｐ型領域、アノードに相当）と配線１１４（図３参照）を電気的に接続することができる。また、絶縁層６４８と絶縁層６６１を貼り合わせることで、層５６１と層５６２ａの電気的な接合および機械的な接合を行うことができる。

【0293】

Ｓｉデバイスを複数積層する場合、研磨工程および貼り合わせ工程が複数回必要になる。そのため、工程数が多い、専用の装置が必要、低歩留まりなどの課題があり、製造コストも高い。ＯＳトランジスタは、デバイスが形成された半導体基板上に積層して形成することができるため、貼り合わせ工程を削減することができる。

【0294】

なお、当該構成に、図１５に示す層５６１にトランジスタ１０２を設ける構成を適用してもよい。

【0295】

＜パッケージ、モジュール＞
図２０Ａ１は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ４５０（図２０Ａ３参照）を固定するパッケージ基板４１０、カバーガラス４２０および両者を接着する接着剤４３０等を有する。

【0296】

図２０Ａ２は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ４４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）またはＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などを有していてもよい。

【0297】

図２０Ａ３は、カバーガラス４２０および接着剤４３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板４１０上には電極パッド４６０が形成され、電極パッド４６０およびバンプ４４０はスルーホールを介して電気的に接続されている。電極パッド４６０は、イメージセンサチップ４５０とワイヤ４７０によって電気的に接続されている。

【0298】

また、図２０Ｂ１は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ４５１（図２０Ｂ３を固定するパッケージ基板４１１、レンズカバー４２１、およびレンズ４３５等を有する。また、パッケージ基板４１１およびイメージセンサチップ４５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ４９０（図２０Ｂ３も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。

【0299】

図２０Ｂ２は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板４１１の下面および側面には、実装用のランド４４１が設けられたＱＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏ－ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）または前述したＢＧＡが設けられていてもよい。

【0300】

図２０Ｂ３は、レンズカバー４２１およびレンズ４３５の一部を省いて図示したモジュールの斜視図である。ランド４４１は電極パッド４６１と電気的に接続され、電極パッド４６１はイメージセンサチップ４５１またはＩＣチップ４９０とワイヤ４７１によって電気的に接続されている。

【0301】

イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。

【0302】

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

【0303】

（実施の形態３）
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２１Ａ乃至図２１Ｆに示す。

【0304】

図２１Ａは携帯型情報端末の一例であり、筐体９８１、表示部９８２、操作ボタン９８３、外部接続ポート９８４、スピーカ９８５、マイク９８６、カメラ９８７等を有する。当該携帯型情報端末は、表示部９８２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指またはスタイラスなどで表示部９８２に触れることで行うことができる。当該携帯型情報端末に本発明の一態様の撮像装置およびその動作方法を適用することができる。

【0305】

カメラ９８７は本発明の一態様の撮像装置を有し、カメラ９８７で取得した画像から被写体の距離情報を取得することができる。当該距離情報に基づいて、カメラ９８７で取得した画像の一部を加工することができる。例えば、主の被写体の前後をぼかす画像処理などを行うことができる。

【0306】

図２１Ｂは情報端末であり、筐体９１１、表示部９１２、スピーカ９１３、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。また、カメラ９１９で取得した画像から文字等を認識し、スピーカ９１３で当該文字を音声出力することができる。当該携帯データ端末に本発明の一態様の撮像装置およびその動作方法を適用することができる。

【0307】

図２１Ｃは監視カメラであり、支持台９５１、カメラユニット９５２、保護カバー９５３等を有する。カメラユニット９５２には回転機構などが設けられ、天井に設置することで全周囲の撮像が可能となる。当該カメラユニットにおける画像取得のための要素に本発明の一態様の撮像装置およびその動作方法を適用することができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。

【0308】

図２１Ｄはビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６、スピーカ９７７、マイク９７８等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラに本発明の一態様の撮像装置およびその動作方法を適用することができる。

【0309】

図２１Ｅはデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラに本発明の一態様の撮像装置およびその動作方法を適用することができる。

【0310】

図２１Ｆは腕時計型の情報端末であり、表示部９３２、筐体兼リストバンド９３３、カメラ９３９等を有する。表示部９３２は、情報端末の操作を行うためのタッチパネルを備える。表示部９３２および筐体兼リストバンド９３３は可撓性を有し、身体への装着性が優れている。当該情報端末に本発明の一態様の撮像装置およびその動作方法を適用することができる。

【0311】

図２２Ａは、移動体の一例として自動車の外観図を図示している。自動車８９０は、複数のカメラ８９１等を有し、自動車８９０の前後左右および上方の情報を取得することができる。カメラ８９１には、本発明の一態様の撮像装置およびその動作方法を適用することができる。また、自動車８９０は、赤外線レーダー、ミリ波レーダー、レーザーレーダーなど各種センサ（図示せず）などを備える。自動車８９０は、複数の撮像方向８９２に対してカメラ８９１が取得した画像の解析を行い、ガードレールおよび歩行者の有無など、周囲の交通状況を判断し、自動運転を行うことができる。また、道路案内、危険予測などを行うシステムに用いることができる。

【0312】

本発明の一態様の撮像装置では、得られた画像データをニューラルネットワークなどの演算処理を行うことで、例えば、画像の高解像度化、画像ノイズの低減、顔認識（防犯目的など）、物体認識（自動運転の目的など）、画像圧縮、画像補正（広ダイナミックレンジ化）、レンズレスイメージセンサの画像復元、位置決め、文字認識、反射映り込み低減などの処理を行うことができる。

【0313】

なお、上述では、移動体の一例として自動車について説明しているが、自動車は、内燃機関を有する自動車、電気自動車、水素自動車など、いずれであってもよい。また、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のコンピュータを適用して、人工知能を利用したシステムを付与することができる。

【0314】

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

【符号の説明】

【0315】

１０ａ：回路、１０ｂ：回路、２０：回路、３０：回路、１００：画素、１０１：光電変換デバイス、１０１ａ：光電変換デバイス、１０１ｂ：光電変換デバイス、１０２：トランジスタ、１０２ａ：トランジスタ、１０２ｂ：トランジスタ、１０３：トランジスタ、１０３ａ：トランジスタ、１０３ｂ：トランジスタ、１０４：トランジスタ、１０４ａ：トランジスタ、１０４ｂ：トランジスタ、１０５：トランジスタ、１０５ａ：トランジスタ、１０５ｂ：トランジスタ、１０６：キャパシタ、１０６ａ：キャパシタ、１０６ｂ：キャパシタ、１０７：トランジスタ、１０８：トランジスタ、１１４：配線、１１５：配線、１１６：配線、１１７：配線、１１８：配線、１２１：配線、１２２：配線、１２３：配線、１２４：配線、１２５：配線、１２６：配線、１２７：配線、１２８：配線、１３１：トランジスタ、１３１ａ：トランジスタ、１３１ｂ：トランジスタ、１３２：トランジスタ、１３３：トランジスタ、１３４：トランジスタ、１３５：キャパシタ、１４２：トランジスタ、１４３：トランジスタ、１４４：トランジスタ、１４５：キャパシタ、１５１：配線、１５２：配線、１６１：トランジスタ、１６２：トランジスタ、１６３：キャパシタ、１７５：トランジスタ、１７５ａ：トランジスタ、１７５ｂ：トランジスタ、１７６：トランジスタ、１７６ａ：トランジスタ、１７６ｂ：トランジスタ、２００：画素ブロック、２０２：キャパシタ、２０３：トランジスタ、２０４：トランジスタ、２０５：トランジスタ、２０６：トランジスタ、２０７：トランジスタ、２１０：画素アレイ、２１２：配線、２１３：配線、２１４：配線、２１５：配線、２１６：配線、２１８：配線、２１９：配線、２２０：回路、２２２：トランジスタ、２２３：トランジスタ、２２４：トランジスタ、２２５：電流供給部、２２６：カレントミラー部、２３０：回路、２４０：回路、２５２：トランジスタ、２５３：トランジスタ、２５４：トランジスタ、２６１：トランジスタ、２６２：トランジスタ、３００：画素アレイ、３０１：回路、３０２：回路、３０３：回路、３０４：回路、３０５：回路、３１１：配線、３２０：メモリセル、３２５：参照メモリセル、３３０：回路、３５０：回路、３６０：回路、３７０：回路、４１０：パッケージ基板、４１１：パッケージ基板、４２０：カバーガラス、４２１：レンズカバー、４３０：接着剤、４３５：レンズ、４４０：バンプ、４４１：ランド、４５０：イメージセンサチップ、４５１：イメージセンサチップ、４６０：電極パッド、４６１：電極パッド、４７０：ワイヤ、４７１：ワイヤ、４９０：ＩＣチップ、５４５：半導体層、５４６：絶縁層、５６０：層、５６１：層、５６２：層、５６２ａ：層、５６３：層、５６３ａ：層、５６３ｂ：層、５６３ｃ：層、５６５ａ：層、５６５ｂ：層、５６６ａ：層、５６６ｂ：層、５６６ｃ：層、５６６ｄ：層、５６７ａ：層、５６７ｂ：層、５６７ｃ：層、５６７ｄ：層、５６７ｅ：層、６１１：シリコン基板、６１２：絶縁層、６１３：絶縁層、６１４：絶縁層、６１６：絶縁層、６１７：絶縁層、６１８：絶縁層、６１９：導電層、６２１：絶縁層、６２２：絶縁層、６２３：絶縁層、６２４：絶縁層、６２５：絶縁層、６２６：絶縁層、６２７：導電層、６２８：絶縁層、６３１：絶縁層、６３２：シリコン基板、６３３：絶縁層、６３４：絶縁層、６３５：絶縁層、６３６：導電層、６３７：絶縁層、６３８：絶縁層、６３９：導電層、６４８：絶縁層、６５１：絶縁層、６５２：絶縁層、６５３：絶縁層、６５４：絶縁層、６５５：導電層、６６１：絶縁層、６６２：絶縁層、６６４：絶縁層、６６５：絶縁層、６７１：遮光層、６７２：光学変換層、６７２Ｂ：カラーフィルタ、６７２Ｇ：カラーフィルタ、６７２ＩＲ：赤外線フィルタ、６７２Ｒ：カラーフィルタ、６７２ＵＶ：紫外線フィルタ、６７３：マイクロレンズアレイ、６８３：導電層、６８４：導電層、６８５：導電層、６８６：導電層、６８８：導電層、６８９：導電層、６９１：導電層、６９２：導電層、７０１：ゲート電極、７０２：ゲート絶縁膜、７０３：ソース領域、７０４：ドレイン領域、７０５：ソース電極、７０６：ドレイン電極、７０７：酸化物半導体層、７０８：チャネル形成領域、７３５：バックゲート、８９０：自動車、８９１：カメラ、８９２：撮像方向、９１１：筐体、９１２：表示部、９１３：スピーカ、９１９：カメラ、９３２：表示部、９３３：筐体兼リストバンド、９３９：カメラ、９５１：支持台、９５２：カメラユニット、９５３：保護カバー、９６１：筐体、９６２：シャッターボタン、９６３：マイク、９６５：レンズ、９６７：発光部、９７１：筐体、９７２：筐体、９７３：表示部、９７４：操作キー、９７５：レンズ、９７６：接続部、９７７：スピーカ、９７８：マイク、９８１：筐体、９８２：表示部、９８３：操作ボタン、９８４：外部接続ポート、９８５：スピーカ、９８６：マイク、９８７：カメラ

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図6】

【図7A】

【図7B】

【図8】

【図9A】

【図9B】

【図10A】

【図10B】

【図10C】

【図10D】

【図11A】

【図11B】

【図11C】

【図12】

【図13A】

【図13B】

【図13C】

【図14】

【図15】

【図16】

【図17A】

【図17B】

【図17C】

【図17D】

【図18】

【図19A】

【図19B】

【図19C】

【図20A1】

【図20A2】

【図20A3】

【図20B1】

【図20B2】

【図20B3】

【図21A】

【図21B】

【図21C】

【図21D】

【図21E】

【図21F】

【図22】