知財求人 - 知財ポータルサイト「IP Force」
▶ ブリルニクス シンガポール プライベート リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-12
(45)【発行日】2024-12-20
(54)【発明の名称】固体撮像装置、固体撮像装置の製造方法、および電子機器
(51)【国際特許分類】
H01L 27/146 20060101AFI20241213BHJP
H04N 25/76 20230101ALI20241213BHJP
H04N 25/70 20230101ALI20241213BHJP
H04N 25/778 20230101ALI20241213BHJP
H04N 25/767 20230101ALI20241213BHJP
【ＦＩ】
H01L27/146 A
H04N25/76
H04N25/70
H04N25/778
H04N25/767
【請求項の数】
16
(21)【出願番号】P 2020060221
(22)【出願日】2020-03-30
(65)【公開番号】P2021158313
(43)【公開日】2021-10-07
【審査請求日】2023-01-23
(73)【特許権者】
【識別番号】521182560
【氏名又は名称】ブリルニクス シンガポール プライベート リミテッド
(74)【代理人】
【識別番号】110001863
【氏名又は名称】弁理士法人アテンダ国際特許事務所
(72)【発明者】
【氏名】宮内 健
(72)【発明者】
【氏名】盛 一也
【審査官】柴山 将隆
(56)【参考文献】
【文献】特開２００６－２２２４２７（ＪＰ，Ａ）
【文献】特開２０１８－０９３３９２（ＪＰ，Ａ）
【文献】特開２０１１－１１４３２３（ＪＰ，Ａ）
【文献】特開２０１０－００３９９５（ＪＰ，Ａ）
【文献】特開２０１４－２０４３６４（ＪＰ，Ａ）
【文献】特開２０１０－１８３４４３（ＪＰ，Ａ）
【文献】特開２００２－２１７３９７（ＪＰ，Ａ）
【文献】特開２０１６－１１５８５５（ＪＰ，Ａ）
【文献】特開２０１１－２４９４０６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１６／０１５０１６９（ＵＳ，Ａ１）
【文献】特開２０１３－０８４７４４（ＪＰ，Ａ）
【文献】国際公開第２０１６／０８０３３７（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
Ｈ０４Ｎ ２５／７６
Ｈ０４Ｎ ２５／７０
Ｈ０４Ｎ ２５／７７８
Ｈ０４Ｎ ２５／７６７
(57)【特許請求の範囲】
【請求項1】
光電変換を行う共有画素が配置された画素部と、前記画素部の前記共有画素から画素信号を読み出す読み出し部と、を有し、
前記共有画素は、
蓄積期間に光電変換により生成した電荷を蓄積する少なくとも３つの光電変換素子と、
前記光電変換素子の各々に蓄積された電荷を前記蓄積期間後の転送期間にそれぞれ個別に転送可能な複数の転送素子と、
前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送される出力ノードとしてのフローティングディフュージョンと、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部としてのソースフォロワ素子と、
前記フローティングディフュージョンに接続された蓄積素子と、
前記蓄積素子を介して前記フローティングディフュージョンの電荷を蓄積する蓄積容量素子と、
前記光電変換素子の各々に接続され、接続された前記光電変換素子から電荷を前記フローティングディフュージョン領域方向または前記フローティングディフュージョン領域外方向にオーバーフローさせることが可能な複数の電荷オーバーフローゲート素子と、を含み、
前記蓄積素子は、前記フローティングディフュージョンと前記リセット素子との間に配置され、
前記出力ノードとしてのフローティングディフュージョンの電荷量を第１容量または第２容量に変更して前記出力バッファ部としての前記ソースフォロワ素子の変換利得を前記第１容量で決まる第１変換利得または前記第２容量で決まる第２変換利得に切り換え可能な利得切換部を含み、
１つの前記フローティングディフュージョンおよび１つの前記ソースフォロワ素子が前記複数の光電変換素子および前記複数の転送素子により共有され、
素子形成領域の中央部分に前記フローティングディフュージョンが配置され、当該フローティングディフュージョンを中心として前記複数の光電変換素子が放射状に配置され、
前記フローティングディフュージョンは、互いに対向する第１の側部と第２の側部を含み、前記フローティングディフュージョンの第１の側部に直交する第１の方向に隣接して前記ソースフォロワ素子が配置され、前記フローティングディフュージョンの第２の側部の前記第１の方向に隣接して前記リセット素子が配置され、
前記フローティングディフュージョンと前記ソースフォロワ素子が配線により接続され、
前記第１の方向に対して直交する第２の方向に隣接する前記光電変換素子は、少なくとも前記ソースフォロワ素子および前記リセット素子が形成可能な第１の間隔をおいて配置され、
前記第１の方向に隣接する前記光電変換素子は、前記第１の間隔より狭い第２の間隔をおいて配置され、
前記フローティングディフュージョンの前記第１の側部の第２の方向における第１の側部側端縁部と前記光電変換素子の当該第１の側部側端縁部と対向する第１の縁部との間、並びに、前記フローティングディフュージョンの前記第２の側部の第２の方向における第２の側部側端縁部と前記光電変換素子の当該第２の側部側端縁部と対向する第１の縁部との間を接続するように、それぞれ対応する前記転送素子が配置され、
前記電荷オーバーフローゲート素子は、前記光電変換素子の前記第１の縁部とは離間した外縁側の第２の縁部と接続するように配置され、
前記読み出し部は、
前記共有画素の複数の前記光電変換素子のうち少なくとも２つの光電変換素子の蓄積電荷に対して、
前記リセット期間後のリセット読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出しリセット信号を読み出し、当該第２の読み出しリセット信号に対する所定の処理を行う第２変換利得リセット読み出し処理と、
前記利得切換部により利得を切り換えて、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出しリセット信号を読み出し、当該第１の読み出しリセット信号に対する所定の処理を行う第１変換利得リセット読み出し処理と、
前記リセット読み出し期間後の第１の前記転送期間に続く第１の読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出し信号を読み出し、当該第１の読み出し信号に対する所定の処理を行う第１変換利得読み出し処理と、
前記第１の読み出し期間後に前記利得切換部により利得を切り換えて、前記第１の読み出し期間後の第２の前記転送期間に続く第２の読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出し信号を読み出し、当該第２の読み出し信号に対する所定の処理を行う第２変換利得読み出し処理と、を行うことが可能であり、
前記読み出し部は、
前記第２変換利得リセット読み出し処理を、
前記転送素子、前記電荷オーバーフローゲート素子、および前記リセット素子を非導通状態に保持し、かつ、前記蓄積素子を導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を共有させて実行し、
前記第１変換利得リセット読み出し処理および前記第１変換利得読み出し処理を、
前記転送素子、前記電荷オーバーフローゲート素子、および前記リセット素子を非導通状態に保持し、かつ、前記蓄積素子を非導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を分離させて実行し、
前記第２変換利得読み出し処理を、
前記転送素子、および前記リセット素子を非導通状態に保持し、前記電荷オーバーフローゲート素子を導通状態に保持し、かつ、前記蓄積素子を導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を共有させて実行する
固体撮像装置。
【請求項2】
前記転送素子の少なくともチャネル形成領域より深い層にオーバーフローパスが形成されている請求項１記載の固体撮像装置。
【請求項3】
前記オーバーフローパスの電位は前記転送素子のゲート電位により制御可能である請求項２載の固体撮像装置。
【請求項4】
前記電荷オーバーフローゲート素子の少なくともチャネル形成領域下にオーバーフローパスが形成される請求項１から３のいずれか一に記載の固体撮像装置。
【請求項5】
前記電荷オーバーフローゲート素子は、前記光電変換素子の蓄積電荷を前記出力ノードとしてのフローティングディフュージョン領域外に転送するシャッタゲートとして機能する請求項１から４のいずれか一に記載の固体撮像装置。
【請求項6】
前記転送素子と前記電荷オーバーフローゲート素子はそれぞれ個別のタイミングで駆動制御される請求項５記載の固体撮像装置。
【請求項7】
前記電荷オーバーフローゲート素子は、それぞれ個別にしきい値が調整されている請求項１から４のいずれか一に記載の固体撮像装置。
【請求項8】
前記共有画素は、蓄積期間に光電変換により生成した電荷を蓄積する第１の光電変換素子と、
前記第１の光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な第１の転送素子と、
蓄積期間に光電変換により生成した電荷を蓄積する第２の光電変換素子と、
前記第２の光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な第２の転送素子と、
蓄積期間に光電変換により生成した電荷を蓄積する第３の光電変換素子と、
前記第３の光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な第３の転送素子と、
蓄積期間に光電変換により生成した電荷を蓄積する第４の光電変換素子と、
前記第４の光電変換素子に蓄積された電荷を前記蓄積期間後の転送期間に転送可能な第４の転送素子と、を少なくとも含み、
前記フローティングディフュージョンは、
前記第１の転送素子を通じて前記第１の光電変換素子の蓄積電荷、前記第２の転送素子を通じて前記第２の光電変換素子の蓄積電荷、前記第３の転送素子を通じて前記第３の光電変換素子の蓄積電荷、または前記第４の転送素子を通じて前記第４の光電変換素子の蓄積電荷が転送され、
素子形成領域の中央部分に前記フローティングディフュージョンが配置され、当該フローティングディフュージョンを中心として前記第１の光電変換素子、前記第２の光電変換素子、前記第３の光電変換素子、および前記第４の光電変換素子が放射状に配置され、
前記フローティングディフュージョンの前記第１の側部に直交する前記第１の方向に隣接して前記ソースフォロワ素子が配置され、前記フローティングディフュージョンの前記第２の側部の前記第１の方向に隣接して前記リセット素子が配置され、
前記フローティングディフュージョンと前記ソースフォロワ素子が配線により接続され、
前記第２の方向に隣接する前記第１の光電変換素子と前記第２の光電変換素子、並びに、前記第３の光電変換素子と前記第４の光電変換素子は、少なくとも前記ソースフォロワ素子および前記リセット素子が形成可能な前記第１の間隔をおいて配置され、
前記第１の方向に隣接する前記第１の光電変換素子と前記第３の光電変換素子、並びに、前記第２の光電変換素子と前記第４の光電変換素子は、前記第１の間隔より狭い前記第２の間隔をおいて配置され、
前記フローティングディフュージョンの前記第１の側部の前記第２の方向における両端の前記第１の側部側端縁部と前記第１の光電変換素子と前記第２の光電変換素子の当該第１の側部側端縁部と対向する第１の縁部との間を接続するように対応する前記第１の転送素子と前記第２の転送素子が配置され、
前記フローティングディフュージョンの前記第２の側部の前記第２の方向における両端の第２の側部側端縁部と前記第３の光電変換素子と前記第４の光電変換素子の当該第２の側部側端縁部と対向する第１の縁部との間を接続するように対応する前記第３の転送素子と前記第４の転送素子が配置されている
請求項１から７のいずれか一に記載の固体撮像装置。
【請求項9】
前記共有画素は、前記第１の光電変換素子に接続され、接続された前記第１の光電変換素子から電荷を前記フローティングディフュージョン領域方向または前記フローティングディフュージョン領域外方向にオーバーフローさせることが可能な第１の電荷オーバーフローゲート素子と、
前記第２の光電変換素子に接続され、接続された前記第２の光電変換素子から電荷を前記フローティングディフュージョン領域方向または前記フローティングディフュージョン領域外方向にオーバーフローさせることが可能な第２の電荷オーバーフローゲート素子と、
前記第３の光電変換素子に接続され、接続された前記第３の光電変換素子から電荷を前記フローティングディフュージョン領域方向または前記フローティングディフュージョン領域外方向にオーバーフローさせることが可能な第３の電荷オーバーフローゲート素子と、
前記第４の光電変換素子に接続され、接続された前記第４の光電変換素子から電荷を前記フローティングディフュージョン領域方向または前記フローティングディフュージョン領域外方向にオーバーフローさせることが可能な第４の電荷オーバーフローゲート素子と、を含み、
前記第１の電荷オーバーフローゲート素子は、前記第１の光電変換素子の前記第１の縁部とは離間した外縁側の第２の縁部と接続するように配置され、
前記第２の電荷オーバーフローゲート素子は、前記第２の光電変換素子の前記第１の縁部とは離間した外縁側の第２の縁部と接続するように配置され、
前記第３の電荷オーバーフローゲート素子は、前記第３の光電変換素子の前記第１の縁部とは離間した外縁側の第２の縁部と接続するように配置され、
前記第４の電荷オーバーフローゲート素子は、前記第４の光電変換素子の前記第１の縁部とは離間した外縁側の第２の縁部と接続するように配置されている
請求項８記載の固体撮像装置。
【請求項10】
前記読み出し部は、前記共有画素の前記第１の光電変換素子、前記第２の光電変換素子、前記第３の光電変換素子、および前記第４の光電変換素子のうち少なくとも２つの光電変換素子の蓄積電荷に対して、
前記リセット期間後のリセット読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出しリセット信号を読み出し、当該第２の読み出しリセット信号に対する所定の処理を行う第２変換利得リセット読み出し処理と、
前記利得切換部により利得を切り換えて、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出しリセット信号を読み出し、当該第１の読み出しリセット信号に対する所定の処理を行う第１変換利得リセット読み出し処理と、
前記リセット読み出し期間後の第１の前記転送期間に続く第１の読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出し信号を読み出し、当該第１の読み出し信号に対する所定の処理を行う第１変換利得読み出し処理と、
前記第１の読み出し期間後に前記利得切換部により利得を切り換えて、前記第１の読み出し期間後の第２の前記転送期間に続く第２の読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出し信号を読み出し、当該第２の読み出し信号に対する所定の処理を行う第２変換利得読み出し処理と、を行うことが可能である
請求項９記載の固体撮像装置。
【請求項11】
前記読み出し部は、前記第２変換利得リセット読み出し処理を、
前記転送素子、前記電荷オーバーフローゲート素子、および前記リセット素子を非導通状態に保持し、かつ、前記蓄積素子を導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を共有させて実行し、
前記第１変換利得リセット読み出し処理および前記第１変換利得読み出し処理を、
前記転送素子、前記電荷オーバーフローゲート素子、および前記リセット素子を非導通状態に保持し、かつ、前記蓄積素子を非導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を分離させて実行し、
前記第２変換利得読み出し処理を、
前記転送素子、および前記リセット素子を非導通状態に保持し、前記電荷オーバーフローゲート素子を導通状態に保持し、かつ、前記蓄積素子を導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を共有させて実行する
請求項１０記載の固体撮像装置。
【請求項12】
前記共有画素は、少なくとも前記第１の光電変換素子、前記第２の光電変換素子、前記第３の光電変換素子、および前記第４の光電変換素子を含み、当該各光電変換素子に蓄積された電荷を出力ノードとしてのフローティングディフュージョンに読み出し、前記フローティングディフュージョンの電荷を出力バッファとしてのソースフォロワ素子において電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する光電変換読み出し部と、
前記光電変換読み出し部により読み出された前記第１の光電変換素子、前記第２の光電変換素子、前記第３の光電変換素子、および前記第４の光電変換素子の蓄積電荷に応じた画素信号を保持することが可能な信号保持部と、を含む
請求項８から１１のいずれか一に記載の固体撮像装置。
【請求項13】
前記信号保持部は、入力ノードと、
前記第１の光電変換素子の蓄積電荷、前記第２の光電変換素子の蓄積電荷、前記第３の光電変換素子の蓄積電荷、または前記第４の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される読み出しリセット信号および読み出し信号を保持可能な複数の信号保持キャパシタと、
前記第１の光電変換素子の蓄積電荷、前記第２の光電変換素子の蓄積電荷、前記第３の光電変換素子の蓄積電荷、または前記第４の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な複数の信号保持キャパシタと、
前記複数の信号保持キャパシタを前記光電変換読み出し部の読み出しノードと選択的に接続する複数のスイッチ素子と、
前記複数の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に信号線に出力する複数の出力部と、を含む
請求項１２記載の固体撮像装置。
【請求項14】
前記信号保持部は、入力ノードと、
前記第１の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される第１の読み出しリセット信号を保持可能な第１の信号保持キャパシタと、
前記第１の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される第１の読み出し信号を保持可能な第２の信号保持キャパシタと、
前記第２の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される第２の読み出しリセット信号を保持可能な第３の信号保持キャパシタと、
前記第２の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される第２の読み出し信号を保持可能な第４の信号保持キャパシタと、
前記第３の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される第３の読み出しリセット信号を保持可能な第５の信号保持キャパシタと、
前記３の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される第３の読み出し信号を保持可能な第６の信号保持キャパシタと、
前記第４の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される第４の読み出しリセット信号を保持可能な第７の信号保持キャパシタと、
前記第４の光電変換素子の蓄積電荷の読み出し時に、前記共有画素の前記光電変換読み出し部の読み出しノードから出力され、前記入力ノードに入力される第４の読み出し信号を保持可能な第８の信号保持キャパシタと、
前記第１の信号保持キャパシタを前記光電変換読み出し部の読み出しノードと選択的に接続する第１のスイッチ素子と、
前記第２の信号保持キャパシタを前記光電変換読み出し部の読み出しノードと選択的に接続する第２のスイッチ素子と、
前記第３の信号保持キャパシタを前記光電変換読み出し部の読み出しノードと選択的に接続する第３のスイッチ素子と、
前記第４の信号保持キャパシタを前記光電変換読み出し部の読み出しノードと選択的に接続する第４のスイッチ素子と、
前記第５の信号保持キャパシタを前記光電変換読み出し部の読み出しノードと選択的に接続する第５のスイッチ素子と、
前記第６の信号保持キャパシタを前記光電変換読み出し部の読み出しノードと選択的に接続する第６のスイッチ素子と、
前記第７の信号保持キャパシタを前記光電変換読み出し部の読み出しノードと選択的に接続する第７のスイッチ素子と、
前記第８の信号保持キャパシタを前記光電変換読み出し部の読み出しノードと選択的に接続する第８のスイッチ素子と、
前記第１の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に信号線に出力する第１の出力部と、
前記第２の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に信号線に出力する第２の出力部と、
前記第３の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に信号線に出力する第３の出力部と、
前記第４の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に信号線に出力する第４の出力部と、
前記第５の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に信号線に出力する第５の出力部と、
前記第６の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に信号線に出力する第６の出力部と、
前記第７の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に信号線に出力する第７の出力部と、
前記第８の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に信号線に出力する第８の出力部と、を含む
請求項１３記載の固体撮像装置。
【請求項15】
光電変換を行う共有画素が配置された画素部と、前記画素部の前記共有画素から画素信号を読み出す読み出し部と、を有し、
前記共有画素は、
蓄積期間に光電変換により生成した電荷を蓄積する少なくとも３つの光電変換素子と、
前記光電変換素子の各々に蓄積された電荷を前記蓄積期間後の転送期間にそれぞれ個別に転送可能な複数の転送素子と、
前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送される出力ノードとしてのフローティングディフュージョンと、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部としてのソースフォロワ素子と、
前記フローティングディフュージョンに接続された蓄積素子と、
前記蓄積素子を介して前記フローティングディフュージョンの電荷を蓄積する蓄積容量素子と、
前記光電変換素子の各々に接続され、接続された前記光電変換素子から電荷を前記フローティングディフュージョン領域方向または前記フローティングディフュージョン領域外方向にオーバーフローさせることが可能な複数の電荷オーバーフローゲート素子と、を含み、
前記蓄積素子は、前記フローティングディフュージョンと前記リセット素子との間に配置され、
前記出力ノードとしてのフローティングディフュージョンの電荷量を第１容量または第２容量に変更して前記出力バッファ部としての前記ソースフォロワ素子の変換利得を前記第１容量で決まる第１変換利得または前記第２容量で決まる第２変換利得に切り換え可能な利得切換部を含み、
１つの前記フローティングディフュージョンおよび１つの前記ソースフォロワ素子が前記複数の光電変換素子および前記複数の転送素子により共有され、
素子形成領域の中央部分に前記フローティングディフュージョンが配置され、当該フローティングディフュージョンを中心として前記複数の光電変換素子が放射状に配置された
固体撮像装置の製造方法であって
前記フローティングディフュージョンは、互いに対向する第１の側部と第２の側部を含み、前記フローティングディフュージョンの第１の側部に直交する第１の方向に隣接して前記ソースフォロワ素子が配置され、前記フローティングディフュージョンの第２の側部の前記第１の方向に隣接して前記リセット素子を形成し、
前記フローティングディフュージョンと前記ソースフォロワ素子が配線により接続し、
前記第１の方向に対して直交する第２の方向に隣接する前記光電変換素子は、少なくとも前記ソースフォロワ素子および前記リセット素子が形成可能な第１の間隔をおいて形成し、
前記第１の方向に隣接する前記光電変換素子は、前記第１の間隔より狭い第２の間隔をおいて形成され、
前記フローティングディフュージョンの前記第１の側部の第２の方向における第１の側部側端縁部と前記光電変換素子の当該第１の側部側端縁部と対向する第１の縁部との間、並びに、前記フローティングディフュージョンの前記第２の側部の第２の方向における第２の側部側端縁部と前記光電変換素子の当該第２の側部側端縁部と対向する第１の縁部との間を接続するように、それぞれ対応する前記転送素子を形成し、
前記電荷オーバーフローゲート素子は、前記光電変換素子の前記第１の縁部とは離間した外縁側の第２の縁部と接続するように形成し、
前記読み出し部は、
前記共有画素の複数の前記光電変換素子のうち少なくとも２つの光電変換素子の蓄積電荷に対して、
前記リセット期間後のリセット読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出しリセット信号を読み出し、当該第２の読み出しリセット信号に対する所定の処理を行う第２変換利得リセット読み出し処理と、
前記利得切換部により利得を切り換えて、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出しリセット信号を読み出し、当該第１の読み出しリセット信号に対する所定の処理を行う第１変換利得リセット読み出し処理と、
前記リセット読み出し期間後の第１の前記転送期間に続く第１の読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出し信号を読み出し、当該第１の読み出し信号に対する所定の処理を行う第１変換利得読み出し処理と、
前記第１の読み出し期間後に前記利得切換部により利得を切り換えて、前記第１の読み出し期間後の第２の前記転送期間に続く第２の読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出し信号を読み出し、当該第２の読み出し信号に対する所定の処理を行う第２変換利得読み出し処理と、を行うことが可能であり、
前記読み出し部は、
前記第２変換利得リセット読み出し処理を、
前記転送素子、前記電荷オーバーフローゲート素子、および前記リセット素子を非導通状態に保持し、かつ、前記蓄積素子を導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を共有させて実行し、
前記第１変換利得リセット読み出し処理および前記第１変換利得読み出し処理を、
前記転送素子、前記電荷オーバーフローゲート素子、および前記リセット素子を非導通状態に保持し、かつ、前記蓄積素子を非導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を分離させて実行し、
前記第２変換利得読み出し処理を、
前記転送素子、および前記リセット素子を非導通状態に保持し、前記電荷オーバーフローゲート素子を導通状態に保持し、かつ、前記蓄積素子を導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を共有させて実行するように形成する
固体撮像装置の製造方法。
【請求項16】
固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換を行う共有画素が配置された画素部と、
前記画素部の前記共有画素から画素信号を読み出す読み出し部と、を有し、
前記共有画素は、
蓄積期間に光電変換により生成した電荷を蓄積する少なくとも３つの光電変換素子と、
前記光電変換素子の各々に蓄積された電荷を前記蓄積期間後の転送期間にそれぞれ個別に転送可能な複数の転送素子と、
前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送される出力ノードとしてのフローティングディフュージョンと、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部としてのソースフォロワ素子と、
前記フローティングディフュージョンに接続された蓄積素子と、
前記蓄積素子を介して前記フローティングディフュージョンの電荷を蓄積する蓄積容量素子と、
前記光電変換素子の各々に接続され、接続された前記光電変換素子から電荷を前記フローティングディフュージョン領域方向または前記フローティングディフュージョン領域外方向にオーバーフローさせることが可能な複数の電荷オーバーフローゲート素子と、を含み、
前記蓄積素子は、前記フローティングディフュージョンと前記リセット素子との間に配置され、
前記出力ノードとしてのフローティングディフュージョンの電荷量を第１容量または第２容量に変更して前記出力バッファ部としての前記ソースフォロワ素子の変換利得を前記第１容量で決まる第１変換利得または前記第２容量で決まる第２変換利得に切り換え可能な利得切換部を含み、
１つの前記フローティングディフュージョンおよび１つの前記ソースフォロワ素子が前記複数の光電変換素子および前記複数の転送素子により共有され、
素子形成領域の中央部分に前記フローティングディフュージョンが配置され、当該フローティングディフュージョンを中心として前記複数の光電変換素子が放射状に配置され、
前記フローティングディフュージョンは、互いに対向する第１の側部と第２の側部を含み、前記フローティングディフュージョンの第１の側部に直交する第１の方向に隣接して前記ソースフォロワ素子が配置され、前記フローティングディフュージョンの第２の側部の前記第１の方向に隣接して前記リセット素子が配置され、
前記フローティングディフュージョンと前記ソースフォロワ素子が配線により接続され、
前記第１の方向に対して直交する第２の方向に隣接する前記光電変換素子は、少なくとも前記ソースフォロワ素子および前記リセット素子が形成可能な第１の間隔をおいて配置され、
前記第１の方向に隣接する前記光電変換素子は、前記第１の間隔より狭い第２の間隔をおいて配置され、
前記フローティングディフュージョンの前記第１の側部の第２の方向における第１の側部側端縁部と前記光電変換素子の当該第１の側部側端縁部と対向する第１の縁部との間、並びに、前記フローティングディフュージョンの前記第２の側部の第２の方向における第２の側部側端縁部と前記光電変換素子の当該第２の側部側端縁部と対向する第１の縁部との間を接続するように、それぞれ対応する前記転送素子が配置され、
前記電荷オーバーフローゲート素子は、前記光電変換素子の前記第１の縁部とは離間した外縁側の第２の縁部と接続するように配置され、
前記読み出し部は、
前記共有画素の複数の前記光電変換素子のうち少なくとも２つの光電変換素子の蓄積電荷に対して、
前記リセット期間後のリセット読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出しリセット信号を読み出し、当該第２の読み出しリセット信号に対する所定の処理を行う第２変換利得リセット読み出し処理と、
前記利得切換部により利得を切り換えて、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出しリセット信号を読み出し、当該第１の読み出しリセット信号に対する所定の処理を行う第１変換利得リセット読み出し処理と、
前記リセット読み出し期間後の第１の前記転送期間に続く第１の読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第１容量で決まる第１変換利得で変換した第１の読み出し信号を読み出し、当該第１の読み出し信号に対する所定の処理を行う第１変換利得読み出し処理と、
前記第１の読み出し期間後に前記利得切換部により利得を切り換えて、前記第１の読み出し期間後の第２の前記転送期間に続く第２の読み出し期間に、前記出力バッファ部としての前記ソースフォロワ素子から前記出力ノードとしての前記フローティングディフュージョンの第２容量で決まる第２変換利得で変換した第２の読み出し信号を読み出し、当該第２の読み出し信号に対する所定の処理を行う第２変換利得読み出し処理と、を行うことが可能であり、
前記読み出し部は、
前記第２変換利得リセット読み出し処理を、
前記転送素子、前記電荷オーバーフローゲート素子、および前記リセット素子を非導通状態に保持し、かつ、前記蓄積素子を導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を共有させて実行し、
前記第１変換利得リセット読み出し処理および前記第１変換利得読み出し処理を、
前記転送素子、前記電荷オーバーフローゲート素子、および前記リセット素子を非導通状態に保持し、かつ、前記蓄積素子を非導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を分離させて実行し、
前記第２変換利得読み出し処理を、
前記転送素子、および前記リセット素子を非導通状態に保持し、前記電荷オーバーフローゲート素子を導通状態に保持し、かつ、前記蓄積素子を導通状態に保持して、前記出力ノードとしての前記フローティングディフュージョンの電荷と前記蓄積容量素子の電荷を共有させて実行する
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像装置、固体撮像装置の製造方法、および電子機器に関するものである。
【背景技術】
【0002】
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
【0003】
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。
【0004】
一般的に、ＣＭＯＳイメージセンサの各画素は、たとえば１個のフォトダイオードに対して、転送素子としての転送トランジスタ、リセット素子としてのリセットトランジスタ、ソースフォロワ素子（増幅素子）としてのソースフォロワトランジスタ、および選択素子としての選択トランジスタの４素子を能動素子として含んで構成される。
【0005】
ところが近年、ＣＭＯＳイメージセンサにおいては、画素数の増加に伴い、画素サイズの微細化の要求が高まり、これに対応すべく、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを複数のフォトダイオードおよび転送トランジスタで共有する複数画素共有技術が提案されている。
【0006】
図１は、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを２組のフォトダイオードおよび転送トランジスタで共有する２画素共有構造を有するＣＭＯＳイメージセンサの画素の一例を示す回路図である（たとえば特許文献１参照）。
【0007】
図１の共有画素ＰＸＬ１において、たとえば第１の光電変換素子である第１のフォトダイオードＰＤ０、および第２の光電変換素子である第２のフォトダイオードＰＤ１を有する。
共有画素ＰＸＬ１は、第１のフォトダイオードＰＤ０および第２のフォトダイオードＰＤ１が、出力ノードとしてのフローティングディフュージョンＦＤを共有している。
共有画素ＰＸＬ１は、第１のフォトダイオードＰＤ０および第２のフォトダイオードＰＤ１が、出力ノードとしてのフローティングディフュージョンＦＤを共有している。
【0008】
第１のフォトダイオードＰＤ０および第２のフォトダイオードＰＤ１は、蓄積期間に光電変換により生成した電荷を蓄積する。
第１のフォトダイオードＰＤ０の蓄積部とフローティングディフュージョンＦＤとの間に第１の転送トランジスタＴＧ０－Ｔｒが接続されている。
また、第２のフォトダイオードＰＤ１の蓄積部とフローティングディフュージョンＦＤとの間に第２の転送トランジスタＴＧ１－Ｔｒが接続されている。
第１のフォトダイオードＰＤ０の蓄積部とフローティングディフュージョンＦＤとの間に第１の転送トランジスタＴＧ０－Ｔｒが接続されている。
また、第２のフォトダイオードＰＤ１の蓄積部とフローティングディフュージョンＦＤとの間に第２の転送トランジスタＴＧ１－Ｔｒが接続されている。
【0009】
そして、共有画素ＰＸＬ１は、一つの出力ノードとしてのフローティングディフュージョンＦＤに対応して、リセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒ、および選択素子としての選択トランジスタＳＥＬ－Ｔｒをそれぞれ一つずつ有する。
【0010】
図２は、２画素共有の場合の２つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【0011】
共有画素ＰＸＬ１は、素子の形成領域として、中央部分の中央領域ＣＴＡＲ１、並びに、中央領域ＣＴＡＲ１を挟んで両側（Ｙ方向）の第１の領域ＦＳＡＲ１および第２の領域ＳＣＡＲ１を含んで、矩形領域ＲＣＴ１が割り当てられている。
【0012】
中央領域ＣＴＡＲ１には、フローティングディフュージョンＦＤがＸ方向およびＹ方向の中央部に形成され、そのＸ方向の図中右側に、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。
なお、これらの左右等の配置は、一例であって図示する例であることを問わない。
なお、これらの左右等の配置は、一例であって図示する例であることを問わない。
【0013】
第１の領域ＦＳＡＲ１には、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒが隣接するように形成されている。
図２の例では、第１の転送トランジスタＴＧ０－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように矩形状に形成されている。
図２の例では、第１の転送トランジスタＴＧ０－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように矩形状に形成されている。
【0014】
第２の領域ＳＣＡＲ１には、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒが形成されている。
図２の例では、第２の転送トランジスタＴＧ１－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように形成されている。
図２の例では、第２の転送トランジスタＴＧ１－Ｔｒが中央領域ＣＴＡＲ１側にフローティングディフュージョンＦＤと接続するように形成されている。
【0015】
図１および図２のような構成を採用することにより、画素構成要素を２つの画素で共通化できるため、１画素当たりのフォトダイオードＰＤのサイズを最大化できることから、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となる。
【0016】
図３は、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを４組のフォトダイオードおよび転送トランジスタで共有する４画素共有構造を有するＣＭＯＳイメージセンサの画素の一例を示す回路図である（たとえば特許文献２参照）。
【0017】
図３の共有画素ＰＸＬ２においては、図１の画素ＰＸＬ１の構成に加えて、第３の光電変換素子である第３のフォトダイオードＰＤ２、および第４の光電変換素子である第４のフォトダイオードＰＤ３を有する。
すなわち、共有画素ＰＸＬ２は、第１のフォトダイオードＰＤ０、第２のフォトダイオードＰＤ１、第３のフォトダイオードＰＤ２、および第４のフォトダイオードＰＤ３が出力ノードとしてのフローティングディフュージョンＦＤを共有している。
すなわち、共有画素ＰＸＬ２は、第１のフォトダイオードＰＤ０、第２のフォトダイオードＰＤ１、第３のフォトダイオードＰＤ２、および第４のフォトダイオードＰＤ３が出力ノードとしてのフローティングディフュージョンＦＤを共有している。
【0018】
第１のフォトダイオードＰＤ０、第２のフォトダイオードＰＤ１、第３のフォトダイオードＰＤ２、および第４のフォトダイオードＰＤ３は、蓄積期間に光電変換により生成した電荷を蓄積する。
第１のフォトダイオードＰＤ０の蓄積部とフローティングディフュージョンＦＤとの間に第１の転送トランジスタＴＧ０－Ｔｒが接続されている。
第２のフォトダイオードＰＤ１の蓄積部とフローティングディフュージョンＦＤとの間に第２の転送トランジスタＴＧ１－Ｔｒが接続されている。
第３のフォトダイオードＰＤ２の蓄積部とフローティングディフュージョンＦＤとの間に第３の転送トランジスタＴＧ２－Ｔｒが接続されている。
第４のフォトダイオードＰＤ３の蓄積部とフローティングディフュージョンＦＤとの間に第４の転送トランジスタＴＧ３－Ｔｒが接続されている。
第１のフォトダイオードＰＤ０の蓄積部とフローティングディフュージョンＦＤとの間に第１の転送トランジスタＴＧ０－Ｔｒが接続されている。
第２のフォトダイオードＰＤ１の蓄積部とフローティングディフュージョンＦＤとの間に第２の転送トランジスタＴＧ１－Ｔｒが接続されている。
第３のフォトダイオードＰＤ２の蓄積部とフローティングディフュージョンＦＤとの間に第３の転送トランジスタＴＧ２－Ｔｒが接続されている。
第４のフォトダイオードＰＤ３の蓄積部とフローティングディフュージョンＦＤとの間に第４の転送トランジスタＴＧ３－Ｔｒが接続されている。
【0019】
図４は、図２と同様の思想で形成された４画素共有の場合の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの第１の配置例を示す簡略平面図である。
【0020】
共有画素ＰＸＬ２は、素子の形成領域として、中央部分の中央領域ＣＴＡＲ２、並びに、中央領域ＣＴＡＲ２を挟んで両側（Ｙ方向）の第１の領域ＦＳＡＲ２および第２の領域ＳＣＡＲ２を含んで、矩形領域ＲＣＴ２が割り当てられている。
【0021】
中央領域ＣＴＡＲ２には、フローティングディフュージョンＦＤがＸ方向およびＹ方向
の中央部に形成され、そのＸ方向の図中右側に、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。
なお、これらの左右等の配置は、一例であって図示する例であることを問わない。
の中央部に形成され、そのＸ方向の図中右側に、リセットトランジスタＲＳＴ－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒが形成されている。
なお、これらの左右等の配置は、一例であって図示する例であることを問わない。
【0022】
第１の領域ＦＳＡＲ２には、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒ、並びに、第３のフォトダイオードＰＤ２、第３の転送トランジスタＴＧ２－Ｔｒが隣接するように形成されている。
図４の例では、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒが第１の領域ＦＳＡＲ２の図中左側（左半分の領域）に形成され、第３のフォトダイオードＰＤ２、第３の転送トランジスタＴＧ２－Ｔｒが第１の領域ＦＳＡＲ２の図中右側（右半分の領域）に形成されている。
第１の転送トランジスタＴＧ０－Ｔｒおよび第３の転送トランジスタＴＧ２－Ｔｒが中央領域ＣＴＡＲ２側にフローティングディフュージョンＦＤと接続するように矩形状に形成されている。
図４の例では、第１のフォトダイオードＰＤ０、第１の転送トランジスタＴＧ０－Ｔｒが第１の領域ＦＳＡＲ２の図中左側（左半分の領域）に形成され、第３のフォトダイオードＰＤ２、第３の転送トランジスタＴＧ２－Ｔｒが第１の領域ＦＳＡＲ２の図中右側（右半分の領域）に形成されている。
第１の転送トランジスタＴＧ０－Ｔｒおよび第３の転送トランジスタＴＧ２－Ｔｒが中央領域ＣＴＡＲ２側にフローティングディフュージョンＦＤと接続するように矩形状に形成されている。
【0023】
第２の領域ＳＣＡＲ２には、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒ、並びに、第４のフォトダイオードＰＤ３、第４の転送トランジスタＴＧ３－Ｔｒが隣接するように形成されている。
図４の例では、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒが第２の領域ＳＣＡＲ２の図中左側（左半分の領域）に形成され、第４のフォトダイオードＰＤ３、第４の転送トランジスタＴＧ３－Ｔｒが第２の領域ＳＣＡＲ２の図中右側（右半分の領域）に形成されている。
第２の転送トランジスタＴＧ１－Ｔｒおよび第４の転送トランジスタＴＧ３－Ｔｒが中央領域ＣＴＡＲ２側にフローティングディフュージョンＦＤと接続するように矩形状に形成されている。
図４の例では、第２のフォトダイオードＰＤ１、第２の転送トランジスタＴＧ１－Ｔｒが第２の領域ＳＣＡＲ２の図中左側（左半分の領域）に形成され、第４のフォトダイオードＰＤ３、第４の転送トランジスタＴＧ３－Ｔｒが第２の領域ＳＣＡＲ２の図中右側（右半分の領域）に形成されている。
第２の転送トランジスタＴＧ１－Ｔｒおよび第４の転送トランジスタＴＧ３－Ｔｒが中央領域ＣＴＡＲ２側にフローティングディフュージョンＦＤと接続するように矩形状に形成されている。
【0024】
図３および図４のような構成を採用することにより、画素構成要素を４つの画素で共通化できるため、１画素当たりのフォトダイオードＰＤのサイズを最大化できることから、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となる。
【0025】
図５は、４画素共有の場合の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの第２の配置例を示す簡略平面図である。
【0026】
図５の共有画素ＰＸＬ３は、４画素共有の変形例であって、８画素で２つのフローティングディフュージョンＦＤを共有する構成を有している（たとえば特許文献３参照）。
図５の共有画素ＰＸＬ３は、図４の４画素共有に対応して、４つのフォトダイオードＰＤ０～ＰＤ３、並びに、転送トランジスタＴＧ０－Ｔｒ～ＴＧ３～Ｔｒが形成された第１の受光領域ＲＬＴ１および第２の受光領域ＲＬＴ２を有している。
図５の共有画素ＰＸＬ３は、図４の４画素共有に対応して、４つのフォトダイオードＰＤ０～ＰＤ３、並びに、転送トランジスタＴＧ０－Ｔｒ～ＴＧ３～Ｔｒが形成された第１の受光領域ＲＬＴ１および第２の受光領域ＲＬＴ２を有している。
【0027】
さらに、共有画素ＰＸＬ３は、第１のトランジスタ群ＧＴＲ１および第２のトランジスタ群ＧＴＲ２を有している。
第１のトランジスタ群ＧＴＲ１には、ソースフォロワトランジスタＳＦ－Ｔｒおよび選択トランジスタＳＥＬ－Ｔｒが配置されている。
第２のトランジスタ群ＧＴＲ２には、リセットトランジスタＲＳＴ１－ＴｒおよびダミーのリセットトランジスタＲＳＴ２－Ｔｒが配置されている。
第１のトランジスタ群ＧＴＲ１には、ソースフォロワトランジスタＳＦ－Ｔｒおよび選択トランジスタＳＥＬ－Ｔｒが配置されている。
第２のトランジスタ群ＧＴＲ２には、リセットトランジスタＲＳＴ１－ＴｒおよびダミーのリセットトランジスタＲＳＴ２－Ｔｒが配置されている。
【0028】
なお、リセットトランジスタＲＳＴ－Ｔｒは１つ設ければ十分であるが、第１のトランジスタ群ＧＴＲ１とのレイアウトの対称性を持たせるために、第２のトランジスタ群ＧＴＲ２にはダミーのリセットトランジスタＲＳＴ２－Ｔｒが設けられている。
【0029】
このような構成を有する共有画素ＰＸＬ３においては、第１の受光領域ＲＬＴ１と第１のトランジスタ群ＧＴＲ１の配置と、第２の受光領域ＰＬＴ２と第２のトランジスタ群ＧＴＲ２の配置とがフローティングディフュージョンＦＤを光学中心として構造の対称性を有していることから、同色画素間での感度（出力）の特性のばらつきを抑えることができる。
【先行技術文献】
【特許文献】
【0030】
【文献】特開２００７－８１０３３号公報
【文献】特開２００６－３０２９７０号公報
【文献】特開２０１３－６２７８９５号公報
【発明の概要】
【発明が解決しようとする課題】
【0031】
上述した２画素共有の共有画素ＰＸＬ１は、画素構成要素を２つの画素で共通化できるため、１画素当たりのフォトダイオードＰＤのサイズを最大化できることから、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となる。
【0032】
しかしながら、図２の共有画素ＰＸＬ１は、１共有画素当たりの素子数が４画素共有の場合に比べて多いことから、画素サイズの微細化には限界がある。
【0033】
また、上述した４画素共有の共有画素ＰＸＬ２は、画素構成要素を４つの画素で共通化できるため、１画素当たりのフォトダイオードＰＤのサイズを最大化できることから、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となる。
【0034】
しかしながら、図４の共有画素ＰＸＬ２は、フローティングディフュージョンＦＤ部の面積が大きくなり、これにより、フローティングディフュージョンＦＤの容量が大きくなって変換利得が下がり、ノイズが増大するという不利益がある。
【0035】
また、図５の共有画素ＰＸＬ３は、たとえばフローティングディフュージョンＦＤを中心に放射上にフォトダイオードＰＤが形成される。フローティングディフュージョンＦＤの拡散層部分を中央にして図５のような配置にすると、リセットトランジスタＲＳＴ－Ｔｒを隣接して配置することができない。そのため、フローティングディフュージョンＦＤの拡散層部分は中央以外に画素分離領域上など画素端にも配置して配線接続をする必要がある。
このため、接合（ジャンクション）容量および、電気的に接続するための配線容量が増えて、ＦＤノードの容量（Cｆｄ）が増加して、変換利得が低減して、ノイズ特性が劣化するという不利益がある。
このため、接合（ジャンクション）容量および、電気的に接続するための配線容量が増えて、ＦＤノードの容量（Cｆｄ）が増加して、変換利得が低減して、ノイズ特性が劣化するという不利益がある。
【0036】
また、一般に、所定のフォトダイオードＰＤの蓄積電荷を超えた信号（オーバーフロー電荷）は、隣接画素へ流れ込むと、電荷の混合（偽信号となる）が起きる。
これを防止するために、オーバーフロー電荷が隣接画素に漏れこむ前に接続されたフローティングディフュージョンＦＤに流れこむような構成がとられる。
この構成の場合には、フローティングディフュージョンＦＤの電荷を読み出し中に共有する画素からの電荷も漏れこみが発生した場合には偽信号が発生する。たとえば、ベイヤ配列の場合、Ｒ信号を読み出し中にＧ信号のオーバーフロー電荷が発生した場合、出力ノードとしてのフローティングディフュージョンＦＤで電荷混合が発生する。
これを防止するために、オーバーフロー電荷が隣接画素に漏れこむ前に接続されたフローティングディフュージョンＦＤに流れこむような構成がとられる。
この構成の場合には、フローティングディフュージョンＦＤの電荷を読み出し中に共有する画素からの電荷も漏れこみが発生した場合には偽信号が発生する。たとえば、ベイヤ配列の場合、Ｒ信号を読み出し中にＧ信号のオーバーフロー電荷が発生した場合、出力ノードとしてのフローティングディフュージョンＦＤで電荷混合が発生する。
【0037】
本発明は、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能な固体撮像装置、固体撮像装置の製造方法、および電子機器を提供することにある。
また、本発明は、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能な固体撮像装置、固体撮像装置の製造方法、および電子機器を提供することにある。
また、本発明は、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能な固体撮像装置、固体撮像装置の製造方法、および電子機器を提供することにある。
【課題を解決するための手段】
【0038】
本発明の第１の観点の固体撮像装置は、光電変換を行う共有画素が配置された画素部を有し、前記共有画素は、蓄積期間に光電変換により生成した電荷を蓄積する少なくとも３つの光電変換素子と、前記光電変換素子の各々に蓄積された電荷を前記蓄積期間後の転送期間にそれぞれ個別に転送可能な複数の転送素子と、前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送される出力ノードとしてのフローティングディフュージョンと、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部としてのソースフォロワ素子と、を含み、１つの前記フローティングディフュージョンおよび１つの前記ソースフォロワ素子が前記複数の光電変換素子および前記複数の転送素子により共有され、素子形成領域の中央部分に前記フローティングディフュージョンが配置され、当該フローティングディフュージョンを中心として前記複数の光電変換素子が放射状に配置され、前記フローティングディフュージョンは、互いに対向する第１の側部と第２の側部を含み、前記フローティングディフュージョンの第１の側部に直交する第１の方向に隣接して前記ソースフォロワ素子が配置され、前記フローティングディフュージョンの第２の側部の前記第１の方向に隣接して前記リセット素子が配置され、前記フローティングディフュージョンと前記ソースフォロワ素子が配線により接続され、前記第２の方向に隣接する前記光電変換素子は、少なくとも前記ソースフォロワ素子および前記リセット素子が形成可能な第１の間隔をおいて配置され、前記第１の方向に隣接する前記光電変換素子は、前記第１の間隔より狭い第２の間隔をおいて配置され、前記フローティングディフュージョンの前記第１の側部の第２の方向における第１の側部側端縁部と前記光電変換素子の当該第１の側部側端縁部と対向する第１の縁部との間、並びに、前記フローティングディフュージョンの前記第２の側部の第２の方向における第２の側部側端縁部と前記光電変換素子の当該第２の側部側端縁部と対向する第１の縁部との間を接続するように、それぞれ対応する前記転送素子が配置されている。
【0039】
本発明の第２の観点は、光電変換を行う共有画素が配置された画素部を有し、前記共有画素は、蓄積期間に光電変換により生成した電荷を蓄積する少なくとも３つの光電変換素子と、前記光電変換素子の各々に蓄積された電荷を前記蓄積期間後の転送期間にそれぞれ個別に転送可能な複数の転送素子と、前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送される出力ノードとしてのフローティングディフュージョンと、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部としてのソースフォロワ素子と、を含み、１つの前記フローティングディフュージョンおよび１つの前記ソースフォロワ素子が前記複数の光電変換素子および前記複数の転送素子により共有され、素子形成領域の中央部分に前記フローティングディフュージョンが配置され、当該フローティングディフュージョンを中心として前記複数の光電変換素子が放射状に配置された固体撮像装置の製造方法であって、前記フローティングディフュージョンは、互いに対向する第１の側部と第２の側部を含み、前記フローティングディフュージョンの第１の側部に直交する第１の方向に隣接して前記ソースフォロワ素子を形成し、前記フローティングディフュージョンの第２の側部の前記第１の方向に隣接して前記リセット素子を形成し、前記フローティングディフュージョンと前記ソースフォロワ素子を配線により接続し、前記第２の方向に隣接する前記光電変換素子は、少なくとも前記ソースフォロワ素子および前記リセット素子が形成可能な第１の間隔をおいて形成し、前記第１の方向に隣接する前記光電変換素子は、前記第１の間隔より狭い第２の間隔をおいて形成し、前記フローティングディフュージョンの前記第１の側部の第２の方向における第１の側部側端縁部と前記光電変換素子の当該第１の側部側端縁部と対向する第１の縁部との間、並びに、前記フローティングディフュージョンの前記第２の側部の第２の方向における第２の側部側端縁部と前記光電変換素子の当該第２の側部側端縁部と対向する第１の縁部との間を接続するように、それぞれ対応する前記転送素子を形成する。
【0040】
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換を行う共有画素が配置された画素部を有し、前記共有画素は、蓄積期間に光電変換により生成した電荷を蓄積する少なくとも３つの光電変換素子と、前記光電変換素子の各々に蓄積された電荷を前記蓄積期間後の転送期間にそれぞれ個別に転送可能な複数の転送素子と、前記転送素子の各々を通じて前記光電変換素子各々の蓄積電荷が転送される出力ノードとしてのフローティングディフュージョンと、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部としてのソースフォロワ素子と、を含み、１つの前記フローティングディフュージョンおよび１つの前記ソースフォロワ素子が前記複数の光電変換素子および前記複数の転送素子により共有され、素子形成領域の中央部分に前記フローティングディフュージョンが配置され、当該フローティングディフュージョンを中心として前記複数の光電変換素子が放射状に配置され、前記フローティングディフュージョンは、互いに対向する第１の側部と第２の側部を含み、前記フローティングディフュージョンの第１の側部に直交する第１の方向に隣接して前記ソースフォロワ素子が配置され、前記フローティングディフュージョンの第２の側部の前記第１の方向に隣接して前記リセット素子が配置され、前記フローティングディフュージョンと前記ソースフォロワ素子が配線により接続され、前記第２の方向に隣接する前記光電変換素子は、少なくとも前記ソースフォロワ素子および前記リセット素子が形成可能な第１の間隔をおいて配置され、前記第１の方向に隣接する前記光電変換素子は、前記第１の間隔より狭い第２の間隔をおいて配置され、前記フローティングディフュージョンの前記第１の側部の第２の方向における第１の側部側端縁部と前記光電変換素子の当該第１の側部側端縁部と対向する第１の縁部との間、並びに、前記フローティングディフュージョンの前記第２の側部の第２の方向における第２の側部側端縁部と前記光電変換素子の当該第２の側部側端縁部と対向する第１の縁部との間を接続するように、それぞれ対応する前記転送素子が配置されている。
【発明の効果】
【0041】
本発明によれば、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能となる。
また、本発明によれば、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能となる。
また、本発明によれば、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能で、しかもフローティングディフュージョンにおける電荷混合を防止することが可能となる。
【図面の簡単な説明】
【0042】
【図1】１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを２組のフォトダイオードおよび転送トランジスタで共有する２画素共有構造を有するＣＭＯＳイメージセンサの画素の一例を示す回路図である。
【図2】２画素共有の場合の２つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【図3】１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタを４組のフォトダイオードおよび転送トランジスタで共有する４画素共有構造を有するＣＭＯＳイメージセンサの画素の一例を示す回路図である。
【図4】４画素共有の場合の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの第１の配置例を示す簡略平面図である。
【図5】４画素共有の場合の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの第２の配置例を示す簡略平面図である。
【図6】本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図7】本発明の第１の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
【図8】本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系の構成例を説明するための図である。
【図9】本発明の第１の実施形態に係る固体撮像装置の共有画素の主要部である埋め込み型のフォトダイオードおよび転送トランジスタを含む電荷蓄積転送系の構成例を示す簡略断面図である。
【図10】本第１の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【図11】本第１の実施形態に係る共有画素の主要部の簡略断面図であって、フローティングディフュージョンの容量に付加する付加容量成分について説明するための図である。
【図12】本第１の実施形態に係る共有画の特徴的構成を持たない図１１の共有画素に対する比較例の共有画素の主要部の簡略断面図であって、フローティングディフュージョンの容量に付加する付加容量成分について説明するための図である。
【図13】ＦＤノード容量、配線容量、それらのトータル容量、並びに、画素サイズの比較対象である本発明の第１の実施形態に係る固体撮像装置のレイアウト、第１の比較例のレイアウト、および第２の比較例のレイアウトを示す図である。
【図14】本発明の第１の実施形態に係る固体撮像装置のレイアウト、第１の比較例のレイアウト、および第２の比較例のレイアウトにおけるＦＤノード容量、配線容量、それらのトータル容量、並びに、画素サイズを比較して表として示す図である。
【図15】本発明の第２の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
【図16】本第２の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【図17】本発明の第２の実施形態に係る共有画素の主要部であるシャッタゲートトランジスタを有する電荷蓄積転送系の構成例を示す簡略断面図である。
【図18】本発明の第３の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
【図19】本第３の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【図20】本発明の第３の実施形態に係る固体撮像装置における共有画素に対する読み出しモードによる読み出しシーケンスの一例を説明するためのタイミングチャートである。
【図21】本発明の第４の実施形態に係る固体撮像装置１０Ｃの共有画素の構成例を示す回路図である。
【図22】本第４の実施形態にかかる固体撮像装置のグローバルシャッタ読み出し動作をローリングシャッタ読み出し動作と比較して説明するための動作シーケンス図である。
【図23】ローリングシャッタ読み出し動作のタイミングチャートの一例を示す図である。
【図24】グローバルシャッタ読み出し動作のタイミングチャートの一例を示す図である。
【図25】本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
【発明を実施するための形態】
【0043】
以下、本発明の実施形態を図面に関連付けて説明する。
【0044】
【0045】
この固体撮像装置１０は、図６に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
【0046】
本第１の実施形態において、固体撮像装置１０、後で詳述するように、画素部２０に行列状に配列される画素（または画素部２０）は、出力ノードとしての１つのフローティングディフュージョンＦＤおよび出力バッファを形成するソースフォロワ素子（ソースフォロワトランジスタ）を、少なくとも３つ（本実施形態では４）の光電変換素子（フォトダイオード）および転送素子（転送トランジスタ）により共有されている。
共有画素の素子形成領域の中央部分にフローティングディフュージョンが配置され、このフローティングディフュージョンＦＤを中心として複数の光電変換素子が放射状（本実施形態では正方）に配置されている。
共有画素の素子形成領域の中央部分にフローティングディフュージョンが配置され、このフローティングディフュージョンＦＤを中心として複数の光電変換素子が放射状（本実施形態では正方）に配置されている。
【0047】
そして、本実施形態に係る固体撮像装置１０の共有画素は、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンの容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能となるように、次の特徴的な構成が採用されている。
すなわち、フローティングディフュージョンＦＤは、後で説明するように、平面視して、互いに対向する第１の側部ＳＤＰ１と第２の側部ＳＤＰ２を含む矩形状（本例では長方形状）に形成されている。
素子形成領域の中央部ＣＴＲに、フローティングディフュージョンＦＤ１０の第１の側部ＳＤＰ１に直交する第１の方向（たとえばＸ方向）に隣接してソースフォロワ素子が配置され、フローティングディフュージョンＦＤ１０の第２の側部ＳＤＰ２の第１の方向に隣接してリセット素子が配置され、フローティングディフュージョンＦＤ１０とソースフォロワ素子が配線により接続されている。
すなわち、フローティングディフュージョンＦＤは、後で説明するように、平面視して、互いに対向する第１の側部ＳＤＰ１と第２の側部ＳＤＰ２を含む矩形状（本例では長方形状）に形成されている。
素子形成領域の中央部ＣＴＲに、フローティングディフュージョンＦＤ１０の第１の側部ＳＤＰ１に直交する第１の方向（たとえばＸ方向）に隣接してソースフォロワ素子が配置され、フローティングディフュージョンＦＤ１０の第２の側部ＳＤＰ２の第１の方向に隣接してリセット素子が配置され、フローティングディフュージョンＦＤ１０とソースフォロワ素子が配線により接続されている。
【0048】
第２の方向（たとえばＹ方向）に隣接する光電変換素子は、少なくともソースフォロワ素子およびリセット素子（ＭＯＳトランジスタ）が形成可能な第１の間隔Ｄ１をおいて配置され、第１の方向に隣接する光電変換素子は、第１の間隔Ｄ１より狭い第２の間隔Ｄ２をおいて配置されている。
フローティングディフュージョンＦＤ１０の第１の側部ＳＤＰ１の第２の方向における第１の側部側端縁部ＳＤＴ１１，ＳＴＤ１２と光電変換素子の第１の側部側端縁部ＳＤＴ１１と対向する第１の縁部ＥＤ１１１，ＥＤ１１２との間、並びに、フローティングディフュージョンＦＤの第２の側部ＳＤＰ２の第２の方向における第２の側部側端縁部ＳＤＴ２１，ＳＤＴ２２と光電変換素子の第２の側部側端縁部ＳＤＴ２１，ＳＤＴ２２と対向する第１の縁部ＥＤ１２１，ＥＤ１２２との間を接続するように、それぞれ対応する転送素子が配置されている。
各転送素子は、フローティングディフュージョンＦＤの側部側端縁部と対応する光電変換素子間を跨がるようにして配置されている。
フローティングディフュージョンＦＤ１０の第１の側部ＳＤＰ１の第２の方向における第１の側部側端縁部ＳＤＴ１１，ＳＴＤ１２と光電変換素子の第１の側部側端縁部ＳＤＴ１１と対向する第１の縁部ＥＤ１１１，ＥＤ１１２との間、並びに、フローティングディフュージョンＦＤの第２の側部ＳＤＰ２の第２の方向における第２の側部側端縁部ＳＤＴ２１，ＳＤＴ２２と光電変換素子の第２の側部側端縁部ＳＤＴ２１，ＳＤＴ２２と対向する第１の縁部ＥＤ１２１，ＥＤ１２２との間を接続するように、それぞれ対応する転送素子が配置されている。
各転送素子は、フローティングディフュージョンＦＤの側部側端縁部と対応する光電変換素子間を跨がるようにして配置されている。
【0049】
なお、固体撮像装置１０は、グローバルシャッタの動作機能を持つように構成されてもよい。
【0050】
以下、固体撮像装置１０の各部の構成および機能の概要を説明した後、埋め込み型ダイオード（ＰＰＤ）部の構成、並びに、共有画素における各素子の配置例について詳述する。
【0051】
（画素部２０および共有画素ＰＸＬ２０の構成）
図７は、発明の第１の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
図７は、発明の第１の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
【0052】
図１の共有画素ＰＸＬ２０において、たとえば第１の光電変換素子である第１のフォトダイオードＰＤ１０、第２の光電変換素子である第２のフォトダイオードＰＤ１１、第３の光電変換素子である第３のフォトダイオードＰＤ１２、および第４の光電変換素子であるフォトダイオードＰＤ１３を有する。
共有画素ＰＸＬ２０は、第１のフォトダイオードＰＤ１０、第２のフォトダイオードＰＤ１１，第３のフォトダイオードＰＤ１２、および第４のフォトダイオードＰＤ１３が、出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０を共有している。
共有画素ＰＸＬ２０は、第１のフォトダイオードＰＤ１０、第２のフォトダイオードＰＤ１１，第３のフォトダイオードＰＤ１２、および第４のフォトダイオードＰＤ１３が、出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０を共有している。
【0053】
第１のフォトダイオードＰＤ１０、第２のフォトダイオードＰＤ１１，第３のフォトダイオードＰＤ１２、および第４のフォトダイオードＰＤ１３は、蓄積期間に光電変換により生成した電荷を蓄積する。
第１のフォトダイオードＰＤ１０の蓄積部ＰＮＤ１０とフローティングディフュージョンＦＤ１０との間に第１の転送トランジスタＴＧ１０－Ｔｒが接続されている。
第２のフォトダイオードＰＤ１１の蓄積部ＰＮＤ１１とフローティングディフュージョンＦＤ１０との間に第２の転送トランジスタＴＧ１１－Ｔｒが接続されている。
第３のフォトダイオードＰＤ１２の蓄積部ＰＮＤ１２とフローティングディフュージョンＦＤ１０との間に第３の転送トランジスタＴＧ１２－Ｔｒが接続されている。
第４のフォトダイオードＰＤ１３の蓄積部ＰＮＤ１３とフローティングディフュージョンＦＤ１０との間に第４の転送トランジスタＴＧ１３－Ｔｒが接続されている。
第１のフォトダイオードＰＤ１０の蓄積部ＰＮＤ１０とフローティングディフュージョンＦＤ１０との間に第１の転送トランジスタＴＧ１０－Ｔｒが接続されている。
第２のフォトダイオードＰＤ１１の蓄積部ＰＮＤ１１とフローティングディフュージョンＦＤ１０との間に第２の転送トランジスタＴＧ１１－Ｔｒが接続されている。
第３のフォトダイオードＰＤ１２の蓄積部ＰＮＤ１２とフローティングディフュージョンＦＤ１０との間に第３の転送トランジスタＴＧ１２－Ｔｒが接続されている。
第４のフォトダイオードＰＤ１３の蓄積部ＰＮＤ１３とフローティングディフュージョンＦＤ１０との間に第４の転送トランジスタＴＧ１３－Ｔｒが接続されている。
【0054】
そして、共有画素ＰＸＬ２０は、一つの出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０に対応して、リセット素子としてのリセットトランジスタＲＳＴ１０－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ１０－Ｔｒ、および選択素子としての選択トランジスタＳＥＬ１０－Ｔｒをそれぞれ一つずつ有する。
【0055】
第１のフォトダイオードＰＤ１０、第２のフォトダイオードＰＤ１１，第３のフォトダイオードＰＤ１２、および第４のフォトダイオードＰＤ１３は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
【0056】
共有画素ＰＸＬ２０において、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
【0057】
共有画素ＰＸＬ２０の第１の転送トランジスタＴＧ１０－Ｔｒは、第１のフォトダイオードＰＤ１０とフローティングディフュージョンＦＤ１０の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧ１０により制御される。
第１の転送トランジスタＴＧ１０－Ｔｒは、制御信号ＴＧ１０がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第１のフォトダイオードＰＤ１０で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第１のフォトダイオードＰＤ１０およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第１の転送トランジスタＴＧ１０－Ｔｒは、制御信号ＴＧ１０がロー（Ｌ）レベルの非導通状態となり、第１のフォトダイオードＰＤ１０は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第１の転送トランジスタＴＧ１０―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１０に溢れ出す。
第１の転送トランジスタＴＧ１０－Ｔｒは、制御信号ＴＧ１０がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第１のフォトダイオードＰＤ１０で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第１のフォトダイオードＰＤ１０およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第１の転送トランジスタＴＧ１０－Ｔｒは、制御信号ＴＧ１０がロー（Ｌ）レベルの非導通状態となり、第１のフォトダイオードＰＤ１０は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第１の転送トランジスタＴＧ１０―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１０に溢れ出す。
【0058】
共有画素ＰＸＬ２０の第２の転送トランジスタＴＧ１１－Ｔｒは、第２のフォトダイオードＰＤ１１とフローティングディフュージョンＦＤ１０の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧ１１により制御される。
第２の転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧ１１がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第２のフォトダイオードＰＤ１１で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第２のフォトダイオードＰＤ１１およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第２の転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧ１１がロー（Ｌ）レベルの非導通状態となり、第２のフォトダイオードＰＤ１１は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第２の転送トランジスタＴＧ１１―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１０に溢れ出す。
第２の転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧ１１がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第２のフォトダイオードＰＤ１１で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第２のフォトダイオードＰＤ１１およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第２の転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧ１１がロー（Ｌ）レベルの非導通状態となり、第２のフォトダイオードＰＤ１１は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第２の転送トランジスタＴＧ１１―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１０に溢れ出す。
【0059】
共有画素ＰＸＬ２０の第３の転送トランジスタＴＧ１２－Ｔｒは、第３のフォトダイオードＰＤ１２とフローティングディフュージョンＦＤ１０の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧ１２により制御される。
第３の転送トランジスタＴＧ１２－Ｔｒは、制御信号ＴＧ１２がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第３のフォトダイオードＰＤ１２で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第３のフォトダイオードＰＤ１２およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第３の転送トランジスタＴＧ１２－Ｔｒは、制御信号ＴＧ１２がロー（Ｌ）レベルの非導通状態となり、第３のフォトダイオードＰＤ１２は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第３の転送トランジスタＴＧ１２―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１０に溢れ出す。
第３の転送トランジスタＴＧ１２－Ｔｒは、制御信号ＴＧ１２がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第３のフォトダイオードＰＤ１２で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第３のフォトダイオードＰＤ１２およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第３の転送トランジスタＴＧ１２－Ｔｒは、制御信号ＴＧ１２がロー（Ｌ）レベルの非導通状態となり、第３のフォトダイオードＰＤ１２は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第３の転送トランジスタＴＧ１２―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１０に溢れ出す。
【0060】
共有画素ＰＸＬ２０の第４の転送トランジスタＴＧ１３－Ｔｒは、第４のフォトダイオードＰＤ１３とフローティングディフュージョンＦＤ１０の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧ１３により制御される。
第４の転送トランジスタＴＧ１３－Ｔｒは、制御信号ＴＧ１３がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第４のフォトダイオードＰＤ１３で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第４のフォトダイオードＰＤ１３およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第４の転送トランジスタＴＧ１３－Ｔｒは、制御信号ＴＧ１３がロー（Ｌ）レベルの非導通状態となり、第４のフォトダイオードＰＤ１３は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第４の転送トランジスタＴＧ１３―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１０に溢れ出す。
第４の転送トランジスタＴＧ１３－Ｔｒは、制御信号ＴＧ１３がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第４のフォトダイオードＰＤ１３で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第４のフォトダイオードＰＤ１３およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第４の転送トランジスタＴＧ１３－Ｔｒは、制御信号ＴＧ１３がロー（Ｌ）レベルの非導通状態となり、第４のフォトダイオードＰＤ１３は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第４の転送トランジスタＴＧ１３―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤ１０に溢れ出す。
【0061】
リセットトランジスタＲＳＴ１０－Ｔｒは、電源電圧ＶＡＡＰＩＸの電源線ＶａａｐｉｘとフローティングディフュージョンＦＤ１０の間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴ１０により制御される。
リセットトランジスタＲＳＴ１０－Ｔｒは、制御信号ＲＳＴ１０がＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１０を電源電圧ＶＡＡＰＩＸの電源線Ｖａａｐｉｘの電位にリセットする。
リセットトランジスタＲＳＴ１０－Ｔｒは、制御信号ＲＳＴ１０がＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１０を電源電圧ＶＡＡＰＩＸの電源線Ｖａａｐｉｘの電位にリセットする。
【0062】
ソースフォロワトランジスタＳＦ１０－Ｔｒと選択トランジスタＳＥＬ１０－Ｔｒは、電源線Ｖａａｐｉｘと垂直信号線ＬＳＧＮ１０との間に直列に接続されている。
ソースフォロワトランジスタＳＦ１０－ＴｒのゲートにはフローティングディフュージョンＦＤ１０が接続され、選択トランジスタＳＥＬ１０－Ｔｒは制御信号ＳＥＬ１０を通じて制御される。
ソースフォロワ素子としてのソースフォロワトランジスタＳＦ１０－Ｔｒは、ソースが読み出しノードＮＤ１１に接続され、ドレイン側が電源線Ｖａａｐｉｘに接続され、ゲートがフローティングディフュージョンＦＤ１０に接続されている。
そして、出力バッファ部を形成する出力ノードＮＤ１０は、選択トランジスタＳＥＬ１０－Ｔｒを介して垂直信号線ＬＳＧＮ１０に接続されている。
選択トランジスタＳＥＬ１０－Ｔｒは、制御信号ＳＥＬ１０がＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１０－ＴｒはフローティングディフュージョンＦＤ１０の電荷を利得をもって電圧信号に変換した列出力の読み出し信号ＶＳＬ（ＰＩＸＯＵＴ）を垂直信号線ＬＳＧＮ１０に出力する。
これらの動作は、たとえば転送トランジスタＴＧ１０－Ｔｒ、リセットトランジスタＲＳＴ１０－Ｔｒ、および選択トランジスタＳＥＬ１０－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
ソースフォロワトランジスタＳＦ１０－ＴｒのゲートにはフローティングディフュージョンＦＤ１０が接続され、選択トランジスタＳＥＬ１０－Ｔｒは制御信号ＳＥＬ１０を通じて制御される。
ソースフォロワ素子としてのソースフォロワトランジスタＳＦ１０－Ｔｒは、ソースが読み出しノードＮＤ１１に接続され、ドレイン側が電源線Ｖａａｐｉｘに接続され、ゲートがフローティングディフュージョンＦＤ１０に接続されている。
そして、出力バッファ部を形成する出力ノードＮＤ１０は、選択トランジスタＳＥＬ１０－Ｔｒを介して垂直信号線ＬＳＧＮ１０に接続されている。
選択トランジスタＳＥＬ１０－Ｔｒは、制御信号ＳＥＬ１０がＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１０－ＴｒはフローティングディフュージョンＦＤ１０の電荷を利得をもって電圧信号に変換した列出力の読み出し信号ＶＳＬ（ＰＩＸＯＵＴ）を垂直信号線ＬＳＧＮ１０に出力する。
これらの動作は、たとえば転送トランジスタＴＧ１０－Ｔｒ、リセットトランジスタＲＳＴ１０－Ｔｒ、および選択トランジスタＳＥＬ１０－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
【0063】
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
【0064】
上述したように、通常の画素読み出し動作においては、垂直走査回路３０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われる。
【0065】
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
【0066】
読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。
【0067】
このように、読み出し回路４０は、たとえば図８（Ａ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
あるいは、読み出し回路４０は、たとえば図８（Ｂ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図８（Ｃ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
あるいは、読み出し回路４０は、たとえば図８（Ｂ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図８（Ｃ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
【0068】
水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
【0069】
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
【0070】
以上、本第１の実施形態の固体撮像素子１０の各部の構成および機能について説明した。
次に、本第１の実施形態に係る光電変換部としての埋め込み型のフォトダイオードＰＰＤの具体的な構成例並びに画素配列例について説明する。
次に、本第１の実施形態に係る光電変換部としての埋め込み型のフォトダイオードＰＰＤの具体的な構成例並びに画素配列例について説明する。
【0071】
（埋め込み型のフォトダイオードＰＤの具体的な構成例）
ここで、本第１の実施形態に係る固体撮像装置１０の共有画素ＰＸＬ２０を形成する埋め込み型のフォトダイオードＰＤの具体的な構成例について図９に関連付けて説明する。
ここで、本第１の実施形態に係る固体撮像装置１０の共有画素ＰＸＬ２０を形成する埋め込み型のフォトダイオードＰＤの具体的な構成例について図９に関連付けて説明する。
【0072】
図９は、本発明の第１の実施形態に係る固体撮像装置の共有画素ＰＸＬ２０の主要部である埋め込み型のフォトダイオードＰＤおよび転送トランジスタを含む電荷蓄積転送系の構成例を示す簡略断面図である。
なお、ここでは、埋め込み型のフォトダイオード（ＰＤ）部分を符号２００で表す。
なお、ここでは、埋め込み型のフォトダイオード（ＰＤ）部分を符号２００で表す。
【0073】
共有画素ＰＸＬ２０は、光Ｌが照射される第１基板面１１０１側（たとえば裏面側）と、この第１基板面１１０１側と対向する側の第２基板面１１０２側とを有する基板（本例では第１の基板１１０）に形成され、分離層ＳＰＬにより分離されている。
そして、図９の本実施形態に係る共有画素ＰＬＸ２０は、たとえば第１のフォトダイオードＰＤ１０、第１の転送トランジスタＴＧ１０－Ｔｒ、フローティングディフュージョンＦＤ１０、分離層ＳＰＬ、さらには図示しないカラーフィルタ部およびマイクロレンズを含んで構成されている。
そして、図９の本実施形態に係る共有画素ＰＬＸ２０は、たとえば第１のフォトダイオードＰＤ１０、第１の転送トランジスタＴＧ１０－Ｔｒ、フローティングディフュージョンＦＤ１０、分離層ＳＰＬ、さらには図示しないカラーフィルタ部およびマイクロレンズを含んで構成されている。
【0074】
なお、図９の画素は裏面照射型を一例として示しているが、本発明は、表面照射型であってもよい。
【0075】
（フォトダイオードの構成）
第１のフォトダイオードＰＤ１０は、第１基板面１１０１側と、第１基板面１１０１側と対向する側の第２基板面１１０２側とを有する半導体基板の第２導電型（本実施形態ではｐ型）のエピタキシャル層（ｐ－epi）２１０１に対して埋め込むように形成された第１導電型（本実施形態ではｎ型）半導体層（本実施形態ではｎ層）２１０２を含み、受光した光の光電変換機能および電荷蓄積機能を有するように形成されている。
第１のフォトダイオードＰＤ１０の基板の法線に直交する方向（Ｘ方向）における図中の両側には、エピタキシャル層（ｐ－epi）２１０１Ｒ、２１０１Ｌを介して第２の導電型（本実施形態ではｐ型）分離層ＳＰＬ（ＳＰＬ１，ＳＰＬ２）が形成されている。
第１のフォトダイオードＰＤ１０は、第１基板面１１０１側と、第１基板面１１０１側と対向する側の第２基板面１１０２側とを有する半導体基板の第２導電型（本実施形態ではｐ型）のエピタキシャル層（ｐ－epi）２１０１に対して埋め込むように形成された第１導電型（本実施形態ではｎ型）半導体層（本実施形態ではｎ層）２１０２を含み、受光した光の光電変換機能および電荷蓄積機能を有するように形成されている。
第１のフォトダイオードＰＤ１０の基板の法線に直交する方向（Ｘ方向）における図中の両側には、エピタキシャル層（ｐ－epi）２１０１Ｒ、２１０１Ｌを介して第２の導電型（本実施形態ではｐ型）分離層ＳＰＬ（ＳＰＬ１，ＳＰＬ２）が形成されている。
【0076】
図９の第１のフォトダイオードＰＤ１０においては、ｎ層（第１導電型半導体層）２１０２の第２基板面１１０２側にｐ＋層２１０３が形成されている。
なお、エピタキシャル層（ｐ－epi）２１０１の光入射側には、カラーフィルタ部が形成され、さらに、カラーフィルタ部の光入射側であって、第１のフォトダイオードＰＤ１０に光を適切に集光するようにマイクロレンズが形成されている。
なお、エピタキシャル層（ｐ－epi）２１０１の光入射側には、カラーフィルタ部が形成され、さらに、カラーフィルタ部の光入射側であって、第１のフォトダイオードＰＤ１０に光を適切に集光するようにマイクロレンズが形成されている。
【0077】
（Ｘ方向（列方向）における分離層の構成）
図９のＸ方向（列方向）右側におけるｐ型分離層２１０４（ＳＰＬ１）の第２の基板面１１０２側にはフローティングディフュージョンＦＤ１０となるｎ＋層２１０５が形成されている。
図９のＸ方向（列方向）左側にはｐ型分離層２１０６（ＳＰＬ２）が形成されている。
そして、第２基板面１１０２側のエピタキシャル層（ｐ－epi）２１０１Ｒ上に、ゲート絶縁膜を介して第１の転送トランジスタＴＧ０－Ｔｒのゲート電極２１０７が形成されている。
第１の転送トランジスタＴＧ１０－Ｔｒ下には第１のフォトダイオードＰＤ１０からフローティングディフュージョンＦＤ１０にいたるオーバーフローパスＯＶＰが形成される。
なお、オーバーフローパスＯＶＰの電位は、たとえばゲート制御により行うことも可能である。
図９のＸ方向（列方向）右側におけるｐ型分離層２１０４（ＳＰＬ１）の第２の基板面１１０２側にはフローティングディフュージョンＦＤ１０となるｎ＋層２１０５が形成されている。
図９のＸ方向（列方向）左側にはｐ型分離層２１０６（ＳＰＬ２）が形成されている。
そして、第２基板面１１０２側のエピタキシャル層（ｐ－epi）２１０１Ｒ上に、ゲート絶縁膜を介して第１の転送トランジスタＴＧ０－Ｔｒのゲート電極２１０７が形成されている。
第１の転送トランジスタＴＧ１０－Ｔｒ下には第１のフォトダイオードＰＤ１０からフローティングディフュージョンＦＤ１０にいたるオーバーフローパスＯＶＰが形成される。
なお、オーバーフローパスＯＶＰの電位は、たとえばゲート制御により行うことも可能である。
【0078】
本第１の実施形態の共有画素ＰＸＬ２０は、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンＦＤ１０の容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能となるように、４つのＰＤ、１つのＦＤ等の配置に関して、以下に示すような特徴的な配置構成が採用されている。
【0079】
（共有画素ＰＸＬ２０４つのＰＤ、１つのＦＤ等の配置例）
次に、共有画素ＰＸＬ２０の４つのフォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３、転送トランジスタＴＧ１０－Ｔｒ，ＴＧ１１－Ｔｒ，ＴＧ１２－Ｔｒ，ＴＧ１３－Ｔｒ、並びに、１つのフローティングディフュージョンＦＤ１０、リセットトランジスタＲＳＴ１０－Ｔｒ、ソースフォロワトランジスタＳＦ１０－Ｔｒ、および選択トランジスタＳＥＬ１０－Ｔｒの配置例について説明する。
なお、以下の説明において、各素子の左右等の配置位置は、一例であって図示する例であることを問わない。
次に、共有画素ＰＸＬ２０の４つのフォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３、転送トランジスタＴＧ１０－Ｔｒ，ＴＧ１１－Ｔｒ，ＴＧ１２－Ｔｒ，ＴＧ１３－Ｔｒ、並びに、１つのフローティングディフュージョンＦＤ１０、リセットトランジスタＲＳＴ１０－Ｔｒ、ソースフォロワトランジスタＳＦ１０－Ｔｒ、および選択トランジスタＳＥＬ１０－Ｔｒの配置例について説明する。
なお、以下の説明において、各素子の左右等の配置位置は、一例であって図示する例であることを問わない。
【0080】
図１０は、本第１の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【0081】
共有画素ＰＸＬ２０は、素子の形成領域として、中央部分の中央領域ＣＴＡＲ２０、並びに、中央領域ＣＴＡＲ２０を挟んで両側（Ｙ方向）の第１の領域ＦＳＡＲ２０および第２の領域ＳＣＡＲ２０を含んで、矩形領域ＲＣＴ２０が割り当てられている。
【0082】
中央領域ＣＴＡＲ２０には、フローティングディフュージョンＦＤ１０がＸ方向およびＹ方向の中央部に形成され、そのＸ方向の図中右側に、リセットトランジスタＲＳＴ１０－Ｔｒが形成され、左側にソースフォロワトランジスタＳＦ１０－Ｔｒ、選択トランジスタＳＥＬ１０－Ｔｒが形成されている。
【0083】
第１の領域ＦＳＡＲ２０には、第１のフォトダイオードＰＤ１０、第１の転送トランジスタＴＧ１０－Ｔｒ，並びに、第３のフォトダイオードＰＤ１２、第３の転送トランジスタＴＧ１２－ＴｒがＸ方向に隣接するように形成されている。
図１０の例では、第１のフォトダイオードＰＤ１０、第１の転送トランジスタＴＧ１０－Ｔｒが第１の領域ＦＳＡＲ２０の図中左側（左半分の領域）に形成され、第３のフォトダイオードＰＤ１２、第３の転送トランジスタＴＧ１２－Ｔｒが第１の領域ＦＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第１の転送トランジスタＴＧ１０－Ｔｒおよび第３の転送トランジスタＴＧ１２－Ｔｒが中央領域ＣＴＡＲ２０側にフローティングディフュージョンＦＤ１０と接続するように、平面視して三角形状に形成されている。
図１０の例では、第１のフォトダイオードＰＤ１０、第１の転送トランジスタＴＧ１０－Ｔｒが第１の領域ＦＳＡＲ２０の図中左側（左半分の領域）に形成され、第３のフォトダイオードＰＤ１２、第３の転送トランジスタＴＧ１２－Ｔｒが第１の領域ＦＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第１の転送トランジスタＴＧ１０－Ｔｒおよび第３の転送トランジスタＴＧ１２－Ｔｒが中央領域ＣＴＡＲ２０側にフローティングディフュージョンＦＤ１０と接続するように、平面視して三角形状に形成されている。
【0084】
第２の領域ＳＣＡＲ２０には、第２のフォトダイオードＰＤ１１、第２の転送トランジスタＴＧ１１－Ｔｒ、並びに、第４のフォトダイオードＰＤ１３、第４の転送トランジスタＴＧ１３－ＴｒがＸ方向に隣接するように形成されている。
図１０の例では、第２のフォトダイオードＰＤ１１、第２の転送トランジスタＴＧ１１－Ｔｒが第１の領域ＦＳＡＲ２の図中左側（左半分の領域）に形成され、第４のフォトダイオードＰＤ１３、第４の転送トランジスタＴＧ１３－Ｔｒが第１の領域ＦＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第２の転送トランジスタＴＧ１１－Ｔｒおよび第４の転送トランジスタＴＧ１３－Ｔｒが中央領域ＣＴＡＲ２０側にフローティングディフュージョンＦＤ１０と接続するように、平面視して三角形状に形成されている。
図１０の例では、第２のフォトダイオードＰＤ１１、第２の転送トランジスタＴＧ１１－Ｔｒが第１の領域ＦＳＡＲ２の図中左側（左半分の領域）に形成され、第４のフォトダイオードＰＤ１３、第４の転送トランジスタＴＧ１３－Ｔｒが第１の領域ＦＳＡＲ２０の図中右側（右半分の領域）に形成されている。
第２の転送トランジスタＴＧ１１－Ｔｒおよび第４の転送トランジスタＴＧ１３－Ｔｒが中央領域ＣＴＡＲ２０側にフローティングディフュージョンＦＤ１０と接続するように、平面視して三角形状に形成されている。
【0085】
本第１の実施形態の共有画素ＰＸＬ２０において、フローティングディフュージョンＦＤ１０は、平面視して、拡散層の基幹部ＦＢＳが、互いに対向する第１の側部ＳＤＰ１と第２の側部ＳＤＰ２を含む長方形状に形成されている。そして、基幹部ＦＢＳには、第２の側部ＳＤＰ２の中央部からＸ方向（右側に）延びる、リセットトランジスタＲＳＴ１０－Ｔｒ等を形成するための分岐部ＦＢＲが形成されている。換言すれば、フローティングディフュージョンＦＤ１０は、略Ｔ字形状に形成されている。
素子形成領域の中央部ＣＴＲに、フローティングディフュージョンＦＤ１０の第１の側部ＳＤＰ１に直交する第１の方向（たとえばＸ方向）に隣接してソースフォロワトランジスタＳＦ１０－Ｔｒが配置され、フローティングディフュージョンＦＤ１０の第２の側部ＳＤＰ２の第１の方向に隣接してリセットトランジスタＲＳＴ１０－Ｔｒが配置されている。
フローティングディフュージョンＦＤ１０とソースフォロワトランジスタＳＦ１０－Ｔｒが配線ＷＲ２０により接続されている。
また、ソースフォロワトランジスタＳＦ１０－ＴｒにＸ方向の左側に隣接して選択トランジスタＳＥＬ１０－Ｔｒが配置されている。
素子形成領域の中央部ＣＴＲに、フローティングディフュージョンＦＤ１０の第１の側部ＳＤＰ１に直交する第１の方向（たとえばＸ方向）に隣接してソースフォロワトランジスタＳＦ１０－Ｔｒが配置され、フローティングディフュージョンＦＤ１０の第２の側部ＳＤＰ２の第１の方向に隣接してリセットトランジスタＲＳＴ１０－Ｔｒが配置されている。
フローティングディフュージョンＦＤ１０とソースフォロワトランジスタＳＦ１０－Ｔｒが配線ＷＲ２０により接続されている。
また、ソースフォロワトランジスタＳＦ１０－ＴｒにＸ方向の左側に隣接して選択トランジスタＳＥＬ１０－Ｔｒが配置されている。
【0086】
第２の方向（たとえばＹ方向）に隣接するフォトダイオード、すなわち、第１のフォトダイオードＰＤ１０と第２のフォトダイオードＰＤ１１、並びに、第３のフォトダイオードＰＤ１２と第４のフォトダイオードＰＤ１３は、少なくともソースフォロワトランジスタＳＦ１０－Ｔｒ、選択トランジスタＳＥＬ１０－Ｔｒ，およびリセットトランジスタらＴ１０－Ｔｒ（ＭＯＳトランジスタ）が形成可能な第１の間隔Ｄ１をおいて配置されている。
そして、第１の方向（Ｘ方向）に隣接する光電変換素子、すなわち、第１のフォトダイオードＰＤ１０と第３のフォトダイオードＰＤ１２、並びに、第２のフォトダイオードＰＤ１１と第４のフォトダイオードＰＤ１３は、第１の間隔Ｄ１より狭い第２の間隔Ｄ２（Ｄ１＞Ｄ２）をおいて配置されている。
そして、第１の方向（Ｘ方向）に隣接する光電変換素子、すなわち、第１のフォトダイオードＰＤ１０と第３のフォトダイオードＰＤ１２、並びに、第２のフォトダイオードＰＤ１１と第４のフォトダイオードＰＤ１３は、第１の間隔Ｄ１より狭い第２の間隔Ｄ２（Ｄ１＞Ｄ２）をおいて配置されている。
【0087】
フローティングディフュージョンＦＤ１０の第１の側部ＳＤＰ１の第２の方向（Ｙ方向）における第１の側部側端縁部（図１０中、ＦＤ１０の左上端部）ＳＤＴ１１と、この第１の側部側端縁部ＳＤＴ１１と対向する第１のフォトダイオードＰＤ１０の第１の縁部（図１０中、ＰＤ１０の右下端部）ＥＤ１１１との間を接続するように、第１の転送トランジスタＴＧ１０－Ｔｒが配置（形成）されている。
すなわち、第１の転送トランジスタＴＧ１０－Ｔｒは、フローティングディフュージョンＦＤ１０の第１の側部側端縁部ＳＤＴ１１と対応するフォトダイオードＰＤ１０の第１の縁部ＥＤ１１１間を跨がるようにして配置されている。
すなわち、第１の転送トランジスタＴＧ１０－Ｔｒは、フローティングディフュージョンＦＤ１０の第１の側部側端縁部ＳＤＴ１１と対応するフォトダイオードＰＤ１０の第１の縁部ＥＤ１１１間を跨がるようにして配置されている。
【0088】
フローティングディフュージョンＦＤ１０の第１の側部ＳＤＰ１の第２の方向（Ｙ方向）における第１の側部側端縁部（図１０中、ＦＤ１０の左下端部）ＳＤＴ１２と、この第１の側部側端縁部ＳＤＴ１２と対向する第２のフォトダイオードＰＤ１１の第１の縁部（図１０中、ＰＤ１１の右上端部）ＥＤ１１２との間を接続するように。第２の転送トランジスタＴＧ１１－Ｔｒが配置（形成）されている。
すなわち、第２の転送トランジスタＴＧ１１－Ｔｒは、フローティングディフュージョンＦＤ１０の第１の側部側端縁部ＳＤＴ１２と対応するフォトダイオードＰＤ１０の第１の縁部ＥＤ１１２間を跨がるようにして配置されている。
すなわち、第２の転送トランジスタＴＧ１１－Ｔｒは、フローティングディフュージョンＦＤ１０の第１の側部側端縁部ＳＤＴ１２と対応するフォトダイオードＰＤ１０の第１の縁部ＥＤ１１２間を跨がるようにして配置されている。
【0089】
フローティングディフュージョンＦＤ１０の第２の側部ＳＤＰ２の第２の方向（Ｙ方向）における第２の側部側端縁部（図１０中、ＦＤ１０の右上端部）ＳＤＴ２１と、この第２の側部側端縁部ＳＤＴ１２と対向する第３のフォトダイオードＰＤ１２の、第１の縁部（図１０中、ＰＤ１２の左下端部）ＥＤ１２１との間を接続するように。第３の転送トランジスタＴＧ１２－Ｔｒが配置（形成）されている。
すなわち、第３の転送トランジスタＴＧ１２－Ｔｒは、フローティングディフュージョンＦＤ１０の第２の側部側端縁部ＳＤＴ２１と対応するフォトダイオードＰＤ１０の縁部ＥＤ１２１間を跨がるようにして配置されている。
すなわち、第３の転送トランジスタＴＧ１２－Ｔｒは、フローティングディフュージョンＦＤ１０の第２の側部側端縁部ＳＤＴ２１と対応するフォトダイオードＰＤ１０の縁部ＥＤ１２１間を跨がるようにして配置されている。
【0090】
フローティングディフュージョンＦＤ１０の第２の側部ＳＤＰ２の第２の方向（Ｙ方向）における第２の側部側端縁部（図１０中、ＦＤ１０の右下端部）ＳＤＴ２２と、この第２の側部側端縁部ＳＤＴ２２と対向する第４のフォトダイオードＰＤ１３の第１の縁部（図１０中、ＰＤ１３の左上端部）ＥＤ１２２との間を接続するように。第４の転送トランジスタＴＧ１３－Ｔｒが配置（形成）されている。
すなわち、第４の転送トランジスタＴＧ１３－Ｔｒは、フローティングディフュージョンＦＤ１０の第２の側部側端縁部ＳＤＴ２２と対応するフォトダイオードＰＤ１０の縁部ＥＤ１２２間を跨がるようにして配置されている。
すなわち、第４の転送トランジスタＴＧ１３－Ｔｒは、フローティングディフュージョンＦＤ１０の第２の側部側端縁部ＳＤＴ２２と対応するフォトダイオードＰＤ１０の縁部ＥＤ１２２間を跨がるようにして配置されている。
【0091】
図１１は、本第１の実施形態に係る共有画素の主要部の簡略断面図であって、フローティングディフュージョンの容量に付加する付加容量成分について説明するための図である。
図１２は、本第１の実施形態に係る共有画素の特徴的構成を持たない図１１の共有画素に対する比較例の共有画素の主要部の簡略断面図であって、フローティングディフュージョンの容量に付加する付加容量成分について説明するための図である。
図１２は、本第１の実施形態に係る共有画素の特徴的構成を持たない図１１の共有画素に対する比較例の共有画素の主要部の簡略断面図であって、フローティングディフュージョンの容量に付加する付加容量成分について説明するための図である。
【0092】
以上のように、本第１の実施形態によれば、Ｙ方向に隣接するフォトダイオードＰＤ１０とＰＤ１１、並びに、フォトダイオードＰＤ１２とＰＤ１３の間である素子形成領域の中央部ＣＴＲに、フローティングディフュージョンＦＤ１０の第１の側部ＳＤＰ１に直交する第１の方向（たとえばＸ方向）に隣接してソースフォロワトランジスタＳＦ１０－Ｔｒが配置され、フローティングディフュージョンＦＤ１０の第２の側部ＳＤＰ２の第１の方向に隣接してリセットトランジスタＲＳＴ１０－Ｔｒが配置されている。また、ソースフォロワトランジスタＳＦ１０－ＴｒにＸ方向の左側に隣接して選択トランジスタＳＥＬ１０－Ｔｒが配置されている。
そして、図１１に示すように、フローティングディフュージョンＦＤ１０とソースフォロワトランジスタＳＦ１０－Ｔｒが配線ＷＲ２０により接続されている。
そして、図１１に示すように、フローティングディフュージョンＦＤ１０とソースフォロワトランジスタＳＦ１０－Ｔｒが配線ＷＲ２０により接続されている。
【0093】
したがって、本第１の実施形態によれば、図１２に示す比較例と比べて、フローティングディフュージョンＦＤ１０とソースフォロワトランジスタＳＦ１０－Ｔｒのゲートを接続するための配線ＷＲ２０が大幅に短くなる。
すなわち、図１２に示す比較例では、フローティングディフュージョンＦＤ１０に接続されるソースフォロワトランジスタＳＦ１０－ＴｒおよびリセットトランジスタＲＳＴ－Ｔｒからの配線ＷＲ２０ｃの配線長ＬＭＣが、図１１に示す本実施形態に係る配置構成による配線長ＬＰＥより大幅に長い。
そのため、比較例では、接合（ジャンクション）容量および、電気的に接続するための配線容量が増えて、ＦＤノードの容量（Cｆｄ）が増加して、変換利得（コンバージョンゲイン）が低減して、ノイズ特性が劣化するという不利益がある。
図１２の比較例では、付加容量成分として、フローティングディフュージョンＦＤを形成するｎ＋拡散層２０１５における接合容量Ｃ１、配線ＷＲ２０ｃとフォトダイオードＰＤ間の配線間容量Ｃ２、配線ＷＲ２０ｃと分離層ＳＴＩ間の配線間容量Ｃ３、ソースフォロワトランジスタＳＦ－Ｔｒのゲート容量Ｃ４、およびリセットトランジスタＲＳＴ－Ｔｒのｎ＋拡散層における接合容量Ｃ５が例示されている。
すなわち、図１２に示す比較例では、フローティングディフュージョンＦＤ１０に接続されるソースフォロワトランジスタＳＦ１０－ＴｒおよびリセットトランジスタＲＳＴ－Ｔｒからの配線ＷＲ２０ｃの配線長ＬＭＣが、図１１に示す本実施形態に係る配置構成による配線長ＬＰＥより大幅に長い。
そのため、比較例では、接合（ジャンクション）容量および、電気的に接続するための配線容量が増えて、ＦＤノードの容量（Cｆｄ）が増加して、変換利得（コンバージョンゲイン）が低減して、ノイズ特性が劣化するという不利益がある。
図１２の比較例では、付加容量成分として、フローティングディフュージョンＦＤを形成するｎ＋拡散層２０１５における接合容量Ｃ１、配線ＷＲ２０ｃとフォトダイオードＰＤ間の配線間容量Ｃ２、配線ＷＲ２０ｃと分離層ＳＴＩ間の配線間容量Ｃ３、ソースフォロワトランジスタＳＦ－Ｔｒのゲート容量Ｃ４、およびリセットトランジスタＲＳＴ－Ｔｒのｎ＋拡散層における接合容量Ｃ５が例示されている。
【0094】
これに対して、本第１の実施形態に係る配置構成によれば、フローティングディフュージョンＦＤ１０に接続されるソースフォロワトランジスタＳＦ１０－ＴｒおよびリセットトランジスタＲＳＴ－Ｔｒからの配線ＷＲ２０の配線長ＬＰＥが、図１２に示す比較例による配線長ＬＭＣより大幅に短い。
そのため、本例では、接合（ジャンクション）容量および、電気的に接続するための配線容量が減少し、ＦＤノードの容量（Cｆｄ）が削減され、変換利得を増加させることが可能となり、ノイズ特性を向上させることができるという利益がある。
図１１の本実施形態の配置構成では、付加容量成分として、フローティングディフュージョンＦＤを形成するｎ＋拡散層２０１５における接合容量Ｃ１１、配線ＷＲ２０と分離層ＳＴＩ間の配線間容量Ｃ１２、ソースフォロワトランジスタＳＦ１０－Ｔｒのゲート容量Ｃ１３が例示されている。
そのため、本例では、接合（ジャンクション）容量および、電気的に接続するための配線容量が減少し、ＦＤノードの容量（Cｆｄ）が削減され、変換利得を増加させることが可能となり、ノイズ特性を向上させることができるという利益がある。
図１１の本実施形態の配置構成では、付加容量成分として、フローティングディフュージョンＦＤを形成するｎ＋拡散層２０１５における接合容量Ｃ１１、配線ＷＲ２０と分離層ＳＴＩ間の配線間容量Ｃ１２、ソースフォロワトランジスタＳＦ１０－Ｔｒのゲート容量Ｃ１３が例示されている。
【0095】
本第１の実施形態においては、さらに、フローティングディフュージョンＦＤ１０を中心として正方配列される（放射状に配列される）。
そして、第２の方向（たとえばＹ方向）に隣接する第１のフォトダイオードＰＤ１０と第２のフォトダイオードＰＤ１１、並びに、第３のフォトダイオードＰＤ１２と第４のフォトダイオードＰＤ１３は、少なくともソースフォロワトランジスタＳＦ１０－Ｔｒ、選択トランジスタＳＥＬ１０－Ｔｒ，およびリセットトランジスタらＴ１０－Ｔｒ（ＭＯＳトランジスタ）が形成可能な第１の間隔Ｄ１をおいて配置されている。
そして、第１の方向（Ｘ方向）に隣接する第１のフォトダイオードＰＤ１０と第３のフォトダイオードＰＤ１２、並びに、第２のフォトダイオードＰＤ１１と第４のフォトダイオードＰＤ１３は、第１の間隔Ｄ１より狭い第２の間隔Ｄ２（Ｄ１＞Ｄ２）をおいて配置されている。
そして、第２の方向（たとえばＹ方向）に隣接する第１のフォトダイオードＰＤ１０と第２のフォトダイオードＰＤ１１、並びに、第３のフォトダイオードＰＤ１２と第４のフォトダイオードＰＤ１３は、少なくともソースフォロワトランジスタＳＦ１０－Ｔｒ、選択トランジスタＳＥＬ１０－Ｔｒ，およびリセットトランジスタらＴ１０－Ｔｒ（ＭＯＳトランジスタ）が形成可能な第１の間隔Ｄ１をおいて配置されている。
そして、第１の方向（Ｘ方向）に隣接する第１のフォトダイオードＰＤ１０と第３のフォトダイオードＰＤ１２、並びに、第２のフォトダイオードＰＤ１１と第４のフォトダイオードＰＤ１３は、第１の間隔Ｄ１より狭い第２の間隔Ｄ２（Ｄ１＞Ｄ２）をおいて配置されている。
【0096】
したがって、本第１の実施形態によれば、フローティングディフュージョンＦＤ１０の基幹部ＦＢＳの形状を細長い長方形状とすることが可能となり、フローティングディフュージョンＦＤ１０部の面積を可能な限り小さくすることが可能となる。
これにより、フローティングディフュージョンＦＤ１０の容量を確実に小さくでき、変換利得を上げることができ、ノイズを大幅に削減することが可能となるという利益がある。
また、フローティングディフュージョンＦＤ１０部の面積が小さくなることから、画素サイズの微細化を確実に実現することが可能となる。
これにより、フローティングディフュージョンＦＤ１０の容量を確実に小さくでき、変換利得を上げることができ、ノイズを大幅に削減することが可能となるという利益がある。
また、フローティングディフュージョンＦＤ１０部の面積が小さくなることから、画素サイズの微細化を確実に実現することが可能となる。
【0097】
ここで、本発明の第１の実施形態に係る固体撮像装置１０の図１０のレイアウトと、第１の比較例としての図４のレイアウトと、第２の比較例としての図５のレイアウトにおけるフローティングディフュージョンＦＤノード容量、配線容量、それらのトータル容量、並びに、画素サイズをシミュレーションにより比較した例を示す。
【0098】
図１３（Ａ）～（Ｃ）は、ＦＤノード容量、配線容量、それらのトータル容量、並びに、画素サイズの比較対象である本発明の第１の実施形態に係る固体撮像装置のレイアウト、第１の比較例のレイアウト、および第２の比較例のレイアウトを示す図である。
図１４は、本発明の第１の実施形態に係る固体撮像装置のレイアウト、第１の比較例のレイアウト、および第２の比較例のレイアウトにおけるＦＤノード容量、配線容量、それらのトータル容量、並びに、画素サイズを比較して表として示す図である。
図１３において、ＦＤ ＷはフローティングディフュージョンＦＤの接合面積を示し、Ｗは転送トランジスタＴＧ０－１０のインレットの幅を示している。
また、図１４において、ＦＤノード容量ＮＣＡＰ、配線容量ＷＣＡＰ、トータル容量ＴＣＡＰは本発明の容量を１として相対比で表してある。
図１４は、本発明の第１の実施形態に係る固体撮像装置のレイアウト、第１の比較例のレイアウト、および第２の比較例のレイアウトにおけるＦＤノード容量、配線容量、それらのトータル容量、並びに、画素サイズを比較して表として示す図である。
図１３において、ＦＤ ＷはフローティングディフュージョンＦＤの接合面積を示し、Ｗは転送トランジスタＴＧ０－１０のインレットの幅を示している。
また、図１４において、ＦＤノード容量ＮＣＡＰ、配線容量ＷＣＡＰ、トータル容量ＴＣＡＰは本発明の容量を１として相対比で表してある。
【0099】
シミュレーションによれば、本発明のレイアウトでは、フローティングディフュージョンＦＤのノード容量ＮＣＰは０．５、配線容量ＷＣＡＰは０．５で、トータル容量ＴＣＡＰは１である。そして、画素サイズＰＳＺは１．５μｍである。
第１の比較例では、フローティングディフュージョンＦＤのノード容量ＮＣＰは１、配線容量ＷＣＡＰは０．５で、トータル容量ＴＣＡＰは１．５である。そして、画素サイズＰＳＺは２μｍである。
第２の比較例では、フローティングディフュージョンＦＤのノード容量ＮＣＰは０．５、配線容量ＷＣＡＰは１で、トータル容量ＴＣＡＰは１．５である。そして、画素サイズＰＳＺは１．５μｍである。
第１の比較例では、フローティングディフュージョンＦＤのノード容量ＮＣＰは１、配線容量ＷＣＡＰは０．５で、トータル容量ＴＣＡＰは１．５である。そして、画素サイズＰＳＺは２μｍである。
第２の比較例では、フローティングディフュージョンＦＤのノード容量ＮＣＰは０．５、配線容量ＷＣＡＰは１で、トータル容量ＴＣＡＰは１．５である。そして、画素サイズＰＳＺは１．５μｍである。
【0100】
これからわかるように、本第１の実施形態の固体撮像装置によれば、第１および第２の比較例に比較して、フローティングディフュージョンＦＤの接合面積ＦＤ Ｗを大幅に削減することができることから、ＦＤノード容量ＮＣＡＰ、配線容量ＷＣＡＰを削減できる。これにより、トータル容量ＴＣＡＰを確実に削減することができ、変換利得を増加させることが可能となり、ノイズ特性を向上させることができるという利益がある。
また、フローティングディフュージョンＦＤ１０部の面積が小さくなることから、画素サイズＰＳＺの微細化を確実に実現することが可能となる。
また、フローティングディフュージョンＦＤ１０部の面積が小さくなることから、画素サイズＰＳＺの微細化を確実に実現することが可能となる。
【0101】
以上説明したように、本第１の実施形態によれば、画素構成要素を４つの画素で共通化できるため、１画素当たりのフォトダイオードＰＤのサイズを最大化できることから、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、レイアウトが容易で、フローティングディフュージョンＦＤ１０とソースフォロワトランジスタＳＦ１０－Ｔｒのゲートを接続するための配線ＷＲ２０が大幅に短くでき、しかもフローティングディフュージョンＦＤ１０を十分に小さく形成できるため、フローティングディフュージョンＦＤ１０の変換利得を高く保持することが可能である。
換言すると、本第１の実施形態によれば、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンＦＤ１０の容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能となる。
換言すると、本第１の実施形態によれば、感度および飽和電荷数を維持しつつ画素サイズの微細化を図ることが可能となることはもとより、接合容量および配線容量の増加を抑えることができ、出力ノードとしてのフローティングディフュージョンＦＤ１０の容量の増加を抑止して、変換利得の低下を防止でき、ひいてはノイズ特性の向上を図ることが可能となる。
【0102】
（第２の実施形態）
図１５は、本発明の第２の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
図１６は、本第２の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
図１５は、本発明の第２の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
図１６は、本第２の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【0103】
本第２の実施形態に係る固体撮像装置１０Ａの共有画素ＰＸＬ２０Ａが上述した第１の実施形態に係る固体撮像装置１０の共有画素ＰＸＬ２０と異なる点は、次の通りである。
【0104】
本第２の実施形態に係る固体撮像装置１０Ａの共有画素ＰＸＬ２０Ａにおいては、各フォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３の各蓄積部ＰＮＤ１０，ＰＮＤ１１，ＰＮＤ１２，ＰＮＤ１３と電源電圧ＶＡＡＰＩＸの電源線Ｖａａｐｉｘとの間に接続され、各フォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３から電荷を、フローティングディフュージョン領域方向またはフローティングディフュージョン領域外方向にオーバーフローさせることが可能な複数の電荷オーバーフローゲート素子としてのシャッタゲートトランジスタＳＧ１０－Ｔｒ，ＳＧ１１－Ｔｒ，ＳＧ１２－Ｔｒ，ＳＧ１３－Ｔｒを有している。
そして、電荷オーバーフローゲート素子としてのシャッタゲートトランジスタＳＧ１０－Ｔｒ，ＳＧ１１－Ｔｒ，ＳＧ１２－Ｔｒ，ＳＧ１３－Ｔｒは、各フォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３において各転送トランジスタＴＧ１０－Ｔｒ，ＴＧ１１－Ｔｒ，ＴＧ２－Ｔｒ，ＴＧ１３－Ｔｒが配置された第１の縁部ＥＤ１１１，ＥＤ１１２，ＥＤ１２１，ＥＤ１２２とは離間した外縁側の第２の縁部ＥＤ２１１，ＥＤ２１２，ＥＤ２２１，ＥＥＤ２２２と接続するように配置されている。
そして、電荷オーバーフローゲート素子としてのシャッタゲートトランジスタＳＧ１０－Ｔｒ，ＳＧ１１－Ｔｒ，ＳＧ１２－Ｔｒ，ＳＧ１３－Ｔｒは、各フォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３において各転送トランジスタＴＧ１０－Ｔｒ，ＴＧ１１－Ｔｒ，ＴＧ２－Ｔｒ，ＴＧ１３－Ｔｒが配置された第１の縁部ＥＤ１１１，ＥＤ１１２，ＥＤ１２１，ＥＤ１２２とは離間した外縁側の第２の縁部ＥＤ２１１，ＥＤ２１２，ＥＤ２２１，ＥＥＤ２２２と接続するように配置されている。
【0105】
具体的には、第１のフォトダイオードＰＤ１０とフローティングディフュージョンＦＤ１０との間に第１の転送素子としての第１の転送トランジスタＴＧ１０－Ｔｒが接続され、第１のフォトダイオードＰＤ１０と所定の固定電位ＶＡＡＰＩＸとの間に、第１の電荷オーバーフローゲート素子としての第１のシャッタゲートトランジスタＳＧ１０－Ｔｒが接続されている。
そして、第１のシャッタゲートトランジスタＳＧ１０－Ｔｒは、図１６に示すように、第１のフォトダイオードＰＤ１０において第１の転送トランジスタＴＧ１０－Ｔｒが配置された第１の縁部ＥＤ１１１とは離間した外縁側の第２の縁部ＥＤ２１１と接続するように配置されている。
そして、第１のシャッタゲートトランジスタＳＧ１０－Ｔｒは、図１６に示すように、第１のフォトダイオードＰＤ１０において第１の転送トランジスタＴＧ１０－Ｔｒが配置された第１の縁部ＥＤ１１１とは離間した外縁側の第２の縁部ＥＤ２１１と接続するように配置されている。
【0106】
第２のフォトダイオードＰＤ１１とフローティングディフュージョンＦＤ１０との間に第２の転送素子としての第２の転送トランジスタＴＧ１１－Ｔｒが接続され、第２のフォトダイオードＰＤ１１と所定の固定電位ＶＡＡＰＩＸとの間に第２の電荷オーバーフローゲート素子としての第２のシャッタゲートトランジスタＳＧ１１－Ｔｒが接続されている。
そして、第２のシャッタゲートトランジスタＳＧ１１－Ｔｒは、図１６に示すように、第２のフォトダイオードＰＤ１１において第２の転送トランジスタＴＧ１１－Ｔｒが配置された第１の縁部ＥＤ１１２とは離間した外縁側の第２の縁部ＥＤ２１２と接続するように配置されている。
そして、第２のシャッタゲートトランジスタＳＧ１１－Ｔｒは、図１６に示すように、第２のフォトダイオードＰＤ１１において第２の転送トランジスタＴＧ１１－Ｔｒが配置された第１の縁部ＥＤ１１２とは離間した外縁側の第２の縁部ＥＤ２１２と接続するように配置されている。
【0107】
第３のフォトダイオードＰＤ１２とフローティングディフュージョンＦＤ１０との間に第３の転送素子としての第３の転送トランジスタＴＧ１２－Ｔｒが接続され、第３のフォトダイオードＰＤ１２と所定の固定電位ＶＡＡＰＩＸとの間に第３の電荷オーバーフローゲート素子としての第３のシャッタゲートトランジスタＳＧ１２－Ｔｒが接続されている。
そして、第３のシャッタゲートトランジスタＳＧ１２－Ｔｒは、図１６に示すように、第３のフォトダイオードＰＤ１２において第３の転送トランジスタＴＧ１２－Ｔｒが配置された第１の縁部ＥＤ１２１とは離間した外縁側の第２の縁部ＥＤ２２１と接続するように配置されている。
そして、第３のシャッタゲートトランジスタＳＧ１２－Ｔｒは、図１６に示すように、第３のフォトダイオードＰＤ１２において第３の転送トランジスタＴＧ１２－Ｔｒが配置された第１の縁部ＥＤ１２１とは離間した外縁側の第２の縁部ＥＤ２２１と接続するように配置されている。
【0108】
第４のフォトダイオードＰＤ１３とフローティングディフュージョンＦＤ１０との間に第４の転送素子としての第４の転送トランジスタＴＧ１３－Ｔｒが接続され、第４のフォトダイオードＰＤ１３と所定の固定電位ＶＡＡＰＩＸとの間に第４の電荷オーバーフローゲート素子としての第４のシャッタゲートトランジスタＳＧ１３－Ｔｒが接続されている。
そして、第４のシャッタゲートトランジスタＳＧ１３－Ｔｒは、図１６に示すように、第４のフォトダイオードＰＤ１３において第４の転送トランジスタＴＧ１３－Ｔｒが配置された第１の縁部ＥＤ１２２とは離間した外縁側の第２の縁部ＥＤ２２２と接続するように配置されている。
そして、第４のシャッタゲートトランジスタＳＧ１３－Ｔｒは、図１６に示すように、第４のフォトダイオードＰＤ１３において第４の転送トランジスタＴＧ１３－Ｔｒが配置された第１の縁部ＥＤ１２２とは離間した外縁側の第２の縁部ＥＤ２２２と接続するように配置されている。
【0109】
上記したように、第１の電荷オーバーフローゲート素子としての第１のシャッタゲートトランジスタＳＧ１０－Ｔｒは、第１のフォトダイオードＰＤ１０と所定の固定電位ＶＡＡＰＩＸとの間が接続され、制御線を通じて印加される制御信号ＳＧ１０により制御される。
第１のシャッタゲートトランジスタＳＧ１０－Ｔｒは、制御信号ＳＧ１０がＨレベルの期間に選択されて導通状態となり、第１のフォトダイオードＰＤ１０と所定の固定電位ＶＡＡＰＩＸ間に、第１のフォトダイオードＰＤ１０で発生した電荷を排出するブルーミングパスを形成し（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスを形成し）、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
第１のシャッタゲートトランジスタＳＧ１０－Ｔｒは、制御信号ＳＧ１０がＨレベルの期間に選択されて導通状態となり、第１のフォトダイオードＰＤ１０と所定の固定電位ＶＡＡＰＩＸ間に、第１のフォトダイオードＰＤ１０で発生した電荷を排出するブルーミングパスを形成し（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスを形成し）、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
【0110】
このように、第１の転送トランジスタＴＧ１０－Ｔｒと第１のシャッタゲートトランジスタＳＧ１０－Ｔｒは、それぞれ個別のタイミングで駆動制御される。
【0111】
第１の転送トランジスタＴＧ１０－Ｔｒは、第１のフォトダイオードＰＤ１はフローティングディフュージョンＦＤ１０に接続され、制御線を通じてゲートに印加される制御信号ＴＧ１０より制御される。
第１の転送トランジスタＴＧ１０－Ｔｒは、制御信号ＴＧ１０がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第１のフォトダイオードＰＤ１０で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第１のフォトダイオードＰＤ１０およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第１の転送トランジスタＴＧ１０－Ｔｒは、制御信号ＴＧ１０がロー（Ｌ）レベルの非導通状態となり、第１のフォトダイオードＰＤ１０は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第１のシャッタゲートトランジスタＳＧ１０―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷として固定電位ＶＡＡＰＩＸに溢れ出す。
第１の転送トランジスタＴＧ１０－Ｔｒは、制御信号ＴＧ１０がハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、第１のフォトダイオードＰＤ１０で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ１０に転送する。
なお、第１のフォトダイオードＰＤ１０およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第１の転送トランジスタＴＧ１０－Ｔｒは、制御信号ＴＧ１０がロー（Ｌ）レベルの非導通状態となり、第１のフォトダイオードＰＤ１０は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第１のシャッタゲートトランジスタＳＧ１０―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷として固定電位ＶＡＡＰＩＸに溢れ出す。
【0112】
第２の電荷オーバーフローゲート素子としての第２のシャッタゲートトランジスタＳＧ１１－Ｔｒは、第２のフォトダイオードＰＤ１１と所定の固定電位ＶＡＡＰＩＸとの間が接続され、制御線を通じて印加される制御信号ＳＧ１１により制御される。
第２のシャッタゲートトランジスタＳＧ１１－Ｔｒは、制御信号ＳＧ１１がＨレベルの期間に選択されて導通状態となり、第２のフォトダイオードＰＤ１１と所定の固定電位ＶＡＡＰＩＸ間に、第２のフォトダイオードＰＤ１１で発生した電荷を排出するブルーミングパスを形成し（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスを形成し）、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
第２のシャッタゲートトランジスタＳＧ１１－Ｔｒは、制御信号ＳＧ１１がＨレベルの期間に選択されて導通状態となり、第２のフォトダイオードＰＤ１１と所定の固定電位ＶＡＡＰＩＸ間に、第２のフォトダイオードＰＤ１１で発生した電荷を排出するブルーミングパスを形成し（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスを形成し）、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
【0113】
このように、第２の転送トランジスタＴＧ１１－Ｔｒと第２のシャッタゲートトランジスタＳＧ１１－Ｔｒは、それぞれ個別のタイミングで駆動制御される。
なお、第２のフォトダイオードＰＤ１１およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第２の転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧ１１がロー（Ｌ）レベルの非導通状態となり、第２のフォトダイオードＰＤ１１は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第２のシャッタゲートトランジスタＳＧ１１―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷として固定電位ＶＡＡＰＩＸに溢れ出す。
なお、第２のフォトダイオードＰＤ１１およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第２の転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧ１１がロー（Ｌ）レベルの非導通状態となり、第２のフォトダイオードＰＤ１１は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第２のシャッタゲートトランジスタＳＧ１１―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷として固定電位ＶＡＡＰＩＸに溢れ出す。
【0114】
第３の電荷オーバーフローゲート素子としての第３のシャッタゲートトランジスタＳＧ１２－Ｔｒは、第３のフォトダイオードＰＤ１２と所定の固定電位ＶＡＡＰＩＸとの間が接続され、制御線を通じて印加される制御信号ＳＧ１２により制御される。
第３のシャッタゲートトランジスタＳＧ１２－Ｔｒは、制御信号ＳＧ１２がＨレベルの期間に選択されて導通状態となり、第３のフォトダイオードＰＤ１２と所定の固定電位ＶＡＡＰＩＸ間に、第３のフォトダイオードＰＤ１２で発生した電荷を排出するブルーミングパスを形成し（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスを形成し）、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
第３のシャッタゲートトランジスタＳＧ１２－Ｔｒは、制御信号ＳＧ１２がＨレベルの期間に選択されて導通状態となり、第３のフォトダイオードＰＤ１２と所定の固定電位ＶＡＡＰＩＸ間に、第３のフォトダイオードＰＤ１２で発生した電荷を排出するブルーミングパスを形成し（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスを形成し）、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
【0115】
このように、第３の転送トランジスタＴＧ１２－Ｔｒと第３のシャッタゲートトランジスタＳＧ１２－Ｔｒは、それぞれ個別のタイミングで駆動制御される。
なお、第３のフォトダイオードＰＤ１２およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第３の転送トランジスタＴＧ１２－Ｔｒは、制御信号ＴＧ１２がロー（Ｌ）レベルの非導通状態となり、第３のフォトダイオードＰＤ１２は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第３のシャッタゲートトランジスタＳＧ１２―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷として固定電位ＶＡＡＰＩＸに溢れ出す。
なお、第３のフォトダイオードＰＤ１２およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第３の転送トランジスタＴＧ１２－Ｔｒは、制御信号ＴＧ１２がロー（Ｌ）レベルの非導通状態となり、第３のフォトダイオードＰＤ１２は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第３のシャッタゲートトランジスタＳＧ１２―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷として固定電位ＶＡＡＰＩＸに溢れ出す。
【0116】
第４の電荷オーバーフローゲート素子としての第４のシャッタゲートトランジスタＳＧ１３－Ｔｒは、第４のフォトダイオードＰＤ１３と所定の固定電位ＶＡＡＰＩＸとの間が接続され、制御線を通じて印加される制御信号ＳＧ１３により制御される。
第４のシャッタゲートトランジスタＳＧ１３－Ｔｒは、制御信号ＳＧ１３がＨレベルの期間に選択されて導通状態となり、第４のフォトダイオードＰＤ１３と所定の固定電位ＶＡＡＰＩＸ間に、第４のフォトダイオードＰＤ１３で発生した電荷を排出するブルーミングパスを形成し（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスを形成し）、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
第４のシャッタゲートトランジスタＳＧ１３－Ｔｒは、制御信号ＳＧ１３がＨレベルの期間に選択されて導通状態となり、第４のフォトダイオードＰＤ１３と所定の固定電位ＶＡＡＰＩＸ間に、第４のフォトダイオードＰＤ１３で発生した電荷を排出するブルーミングパスを形成し（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスを形成し）、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
【0117】
このように、第４の転送トランジスタＴＧ１３－Ｔｒと第４のシャッタゲートトランジスタＳＧ１３－Ｔｒは、それぞれ個別のタイミングで駆動制御される。
なお、第４のフォトダイオードＰＤ１３およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第４の転送トランジスタＴＧ１３－Ｔｒは、制御信号ＴＧ１３がロー（Ｌ）レベルの非導通状態となり、第４のフォトダイオードＰＤ１２は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第４のシャッタゲートトランジスタＳＧ１３―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷として固定電位ＶＡＡＰＩＸに溢れ出す。
なお、第４のフォトダイオードＰＤ１３およびフローティングディフュージョンＦＤ１０が所定のリセット電位にリセットされた後、第４の転送トランジスタＴＧ１３－Ｔｒは、制御信号ＴＧ１３がロー（Ｌ）レベルの非導通状態となり、第４のフォトダイオードＰＤ１２は蓄積期間ＰＩとなるが、このとき、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第４のシャッタゲートトランジスタＳＧ１３―Ｔｒ下のオーバーフローパスを通じてオーバーフロー電荷として固定電位ＶＡＡＰＩＸに溢れ出す。
【0118】
また、第１の電荷オーバーフローゲート素子としての第１のシャッタゲートトランジスタＳＧ１０－Ｔｒ、第２の電荷オーバーフロー素子としての第２のシャッタゲートトランジスタＳＧ１１－Ｔｒ、第３の電荷オーバーフロー素子としての第３のシャッタゲートトランジスタＳＧ１２－Ｔｒ、および第４の電荷オーバーフロー素子としての第４のシャッタゲートトランジスタＳＧ１３－Ｔｒは、それぞれ個別にしきい値が調整されていてもよい。
【0119】
図１７は、本発明の第２の実施形態に係る共有画素の主要部であるシャッタゲートトランジスタを有する電荷蓄積転送系の構成例を示す簡略断面図である。
【0120】
【0121】
（Ｘ方向（列方向）における分離層の構成）
図１７のＸ方向（列方向）右側におけるｐ型分離層２１０４（ＳＰＬ１）の第２の基板面１１０２側にはフローティングディフュージョンＦＤとなるｎ＋層２１０５が形成されている。
図１７のＸ方向（列方向）左側におけるｐ型分離層２１０６（ＳＰＬ２）の第２の基板面１１０２側にはシャッタゲートトランジスタTＳＧ０－Ｔrのドレインとなるとなるｎ＋層２１０８が形成されている。
そして、第２基板面１１０２側のエピタキシャル層（ｐ－epi）２１０１Ｒ上に、ゲート絶縁膜を介して第１の転送トランジスタＴＧ０－Ｔｒのゲート電極２１０７が形成されている。
第１の転送トランジスタＴＧ１０－Ｔｒ下には第１のフォトダイオードＰＤ１０からフローティングディフュージョンＦＤ１０にいたるオーバーフローパスＯＶＰが形成される。
なお、オーバーフローパスＯＶＰの電位は、たとえばゲート制御により行うことも可能である。
図１７のＸ方向（列方向）右側におけるｐ型分離層２１０４（ＳＰＬ１）の第２の基板面１１０２側にはフローティングディフュージョンＦＤとなるｎ＋層２１０５が形成されている。
図１７のＸ方向（列方向）左側におけるｐ型分離層２１０６（ＳＰＬ２）の第２の基板面１１０２側にはシャッタゲートトランジスタTＳＧ０－Ｔrのドレインとなるとなるｎ＋層２１０８が形成されている。
そして、第２基板面１１０２側のエピタキシャル層（ｐ－epi）２１０１Ｒ上に、ゲート絶縁膜を介して第１の転送トランジスタＴＧ０－Ｔｒのゲート電極２１０７が形成されている。
第１の転送トランジスタＴＧ１０－Ｔｒ下には第１のフォトダイオードＰＤ１０からフローティングディフュージョンＦＤ１０にいたるオーバーフローパスＯＶＰが形成される。
なお、オーバーフローパスＯＶＰの電位は、たとえばゲート制御により行うことも可能である。
【0122】
一方、第２基板面１１０２側のエピタキシャル層（ｐ－epi）２１０１Ｌ上に、ゲート絶縁膜を介して第１のシャッタゲートトランジスタＳＧ１０－Ｔｒのゲート電極２１０９が形成されている。
第１のシャッタゲートトランジスタＳＧ１０－Ｔｒ下にはフォトダイオードＰＤ１０からｎ＋層２１０８にいたる、第１のフォトダイオードＰＤ１０で発生した電荷を排出するブルーミングパスＥＦＰが形成される（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスが形成される）。
第１のシャッタゲートトランジスタＳＧ１０－Ｔｒ下にはフォトダイオードＰＤ１０からｎ＋層２１０８にいたる、第１のフォトダイオードＰＤ１０で発生した電荷を排出するブルーミングパスＥＦＰが形成される（フローティングディフュージョンＦＤ側に対してのアンチブルーミングパスが形成される）。
【0123】
このような構造において、入射する光の強度（量）が非常に高い場合、飽和電荷量を超えた電荷が第１の転送トランジスタＴＧ１０―Ｔｒ下のオーバーフローパスＯＶＰを通じてオーバーフロー電荷としてフローティングディフュージョンＦＤに溢れ出す。
【0124】
また、ＡＤ変換時等の比較処理中に、たとえば不規則な強い光が第１のフォトダイオードＰＤ１０に入射すると、フォトダイオードＰＤ１０からフローティングディフュージョンＦＤ１０に電荷がオーバーフローして出力ノードであるフローティングディフュージョンＦＤ１０のレベルが変動してしまい、正常なＡＤ変換処理を実現できないおそれがある。
そこで、本実施形態においては、たとえば比較処理中に不規則な強い光が第１のフォトダイオードＰＤ１０に入射したとしても、第１のフォトダイオードＰＤ１０から不要な電荷をフローティングディフュージョンＦＤ１０領域外に放出し、第１のフォトダイオードＰＤ１０からフローティングディフュージョンＦＤ１０に電荷がオーバーフローしてＦＤレベルが変動することを防止する第１のシャッタゲートトランジスタＳＧ１０－Ｔｒを有している。
これにより、ＡＤ変換時等の比較処理中に、不規則な強い光が第１のフォトダイオードＰＤ１０に入射したとしてもＦＤレベルが変動することを防止し、正常なＡＤ変換処理を実現可能に構成されている。
なお、残りのフォトダイオードＰＤ１１，ＰＤ１２，ＰＤ１３についても同様である。
そこで、本実施形態においては、たとえば比較処理中に不規則な強い光が第１のフォトダイオードＰＤ１０に入射したとしても、第１のフォトダイオードＰＤ１０から不要な電荷をフローティングディフュージョンＦＤ１０領域外に放出し、第１のフォトダイオードＰＤ１０からフローティングディフュージョンＦＤ１０に電荷がオーバーフローしてＦＤレベルが変動することを防止する第１のシャッタゲートトランジスタＳＧ１０－Ｔｒを有している。
これにより、ＡＤ変換時等の比較処理中に、不規則な強い光が第１のフォトダイオードＰＤ１０に入射したとしてもＦＤレベルが変動することを防止し、正常なＡＤ変換処理を実現可能に構成されている。
なお、残りのフォトダイオードＰＤ１１，ＰＤ１２，ＰＤ１３についても同様である。
【0125】
以上のように、本第２の実施形態によれば、各フォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３の各蓄積部と電源電圧ＶＡＡＰＩＸの電源線Ｖａａｐｉｘとの間に接続され、フォトダイオードＰＤから電荷を、フローティングディフュージョン領域方向またはフローティングディフュージョン領域外方向にオーバーフローさせることが可能な複数の電荷オーバーフローゲート素子としてのシャッタゲートトランジスタＳＧ１０－Ｔｒ，ＳＧ１１－Ｔｒ，ＳＧ１２－Ｔｒ，ＳＧ１３－Ｔｒを有している。
したがって、本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、以下の効果を得ることができる。
したがって、本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、以下の効果を得ることができる。
【0126】
すなわち、本第２の実施形態によれば、所定のフォトダイオードＰＤの蓄積電荷を超えた信号（オーバーフロー電荷）が隣接画素へ流れ込み、電荷の混合（偽信号となる）が起きることを防止することができる。
【0127】
（第３の実施形態）
図１８は、本発明の第３の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
図１９は、本第３の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
図１８は、本発明の第３の実施形態に係る固体撮像装置の共有画素の一例を示す回路図である。
図１９は、本第３の実施形態に係る共有画素の４つのフォトダイオード、転送トランジスタ、並びに、１つのフローティングディフュージョンＦＤ、リセットトランジスタ、ソースフォロワトランジスタ、および選択トランジスタの配置例を示す簡略平面図である。
【0128】
本第３の実施形態に係る固体撮像装置１０Ｂの共有画素ＰＸＬ２０Ｂは、第１および第２の実施形態に係る固体撮像装置１０，１０ＡによりフローティングディフュージョンＦＤ１０の容量を小さくできるようになったことに伴い構成が容易となった、デュアルゲイン（Dual Gain）構成が実現されている。
本第３の実施形態に係る固体撮像装置１０Ｂの共有画素ＰＸＬ２０Ｂが上述した第２の実施形態に係る固体撮像装置１０Ａの共有画素ＰＸＬ２０Ａと異なる点は、次の通りである。
本第３の実施形態に係る固体撮像装置１０Ｂの共有画素ＰＸＬ２０Ｂが上述した第２の実施形態に係る固体撮像装置１０Ａの共有画素ＰＸＬ２０Ａと異なる点は、次の通りである。
【0129】
本第３の実施形態の共有画素ＰＸＬ２０Ｂは、出力バッファ部としてのソースフォロワトランジスタＳＦ１０－Ｔｒの変換利得を切り換える利得切換部２１０が配置されている。
利得切換部２１０は、出力ノードとしてのフローティングディフュージョンＦＤ１０の電荷量を第１容量または第２容量に変更して出力バッファ部としてのソースフォロワトランジスタＳＦ１０－Ｔｒの変換利得を、第１容量で決まる第１変換利得（たとえば高変換利得：ＨＣＧ）または第２容量で決まる第２変換利得（たとえば低変換利得：ＬＣＧ）に切り換え可能に構成されている。なお、本第３の実施形態においては、いわゆる２回読み出しで読み出す電荷量に応じて第１変換利得と第２変換利得を使い分ける。
利得切換部２１０は、出力ノードとしてのフローティングディフュージョンＦＤ１０の電荷量を第１容量または第２容量に変更して出力バッファ部としてのソースフォロワトランジスタＳＦ１０－Ｔｒの変換利得を、第１容量で決まる第１変換利得（たとえば高変換利得：ＨＣＧ）または第２容量で決まる第２変換利得（たとえば低変換利得：ＬＣＧ）に切り換え可能に構成されている。なお、本第３の実施形態においては、いわゆる２回読み出しで読み出す電荷量に応じて第１変換利得と第２変換利得を使い分ける。
【0130】
利得切換部２１０は、フローティングディフュージョンＦＤ１０に接続された蓄積素子としての蓄積トランジスタＢＩＮ１０－Ｔｒと、蓄積トランジスタＢＩＮ１０－Ｔｒを介してフローティングディフュージョンＦＤ１０の電荷を蓄積する蓄積容量素子としての蓄積キャパシタＣＳ１と、を含んで構成されている。
【0131】
蓄積トランジスタＢＩＮ１０―Ｔｒは、フローティングディフュージョンＦＤ１０とリセットトランジスタＲＳＴ１０―Ｔｒとの間に接続され、その接続ノードＮＤ１２と基準電位ＶＳＳとの間に蓄積キャパシタＣＳが接続されている。
蓄積トランジスタＢＩＮ１０－Ｔｒは、制御線を通じてゲートに印加される制御信号ＢＩＮ１０により制御される。
蓄積トランジスタＢＩＮ１０－Ｔｒは、制御信号ＢＩＮ１０がＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１０と蓄積キャパシタＣＳ１とを接続する。
蓄積トランジスタＢＩＮ１０－Ｔｒは、制御線を通じてゲートに印加される制御信号ＢＩＮ１０により制御される。
蓄積トランジスタＢＩＮ１０－Ｔｒは、制御信号ＢＩＮ１０がＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１０と蓄積キャパシタＣＳ１とを接続する。
【0132】
そして、本第３の実施形態では、蓄積トランジスタＢＩＮ１０－Ｔｒは、図１９に示すように、素子形成領域の中央領域ＣＴＡＲ２０において、フローティングディフュージョンＦＤ１０とリセットトランジスタＲＳＴ１０－Ｔｒとの間に配置されている。
【0133】
本第３の実施形態において、利得変換を伴う読み出し処理は次のように実行される。
第１変換利得読み出し処理ＨＣＧＳＲＤ時には、蓄積トランジスタＢＩＮ１０－Ｔｒは非導通状態に保持され、出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積キャパシタＣＳの電荷を分離させて読み出し処理が実行される。
第１変換利得リセット読み出し処理ＨＣＧＲＲＤ時には、蓄積トランジスタＢＩＮ１０－Ｔｒは非導通状態に保持され、出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積キャパシタＣＳの電荷を分離させて読み出し処理が実行される。
第２変換利得読み出し処理ＬＣＧＳＲＤ時には、蓄積トランジスタＢＩＮ１０－Ｔｒは導通状態に保持され、出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積キャパシタＣＳの電荷を共有させて読み出し処理が実行される。
第２変換利得リセット読み出し処理ＬＣＧＲＲＤ時には、リセットトランジスタＲＳＴ１２０－Ｔｒおよび蓄積トランジスタＢＩＮ１０－Ｔｒが導通状態に保持され、出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積キャパシタＣＳの電荷をクリアさせて読み出し処理が実行される。
第１変換利得読み出し処理ＨＣＧＳＲＤ時には、蓄積トランジスタＢＩＮ１０－Ｔｒは非導通状態に保持され、出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積キャパシタＣＳの電荷を分離させて読み出し処理が実行される。
第１変換利得リセット読み出し処理ＨＣＧＲＲＤ時には、蓄積トランジスタＢＩＮ１０－Ｔｒは非導通状態に保持され、出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積キャパシタＣＳの電荷を分離させて読み出し処理が実行される。
第２変換利得読み出し処理ＬＣＧＳＲＤ時には、蓄積トランジスタＢＩＮ１０－Ｔｒは導通状態に保持され、出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積キャパシタＣＳの電荷を共有させて読み出し処理が実行される。
第２変換利得リセット読み出し処理ＬＣＧＲＲＤ時には、リセットトランジスタＲＳＴ１２０－Ｔｒおよび蓄積トランジスタＢＩＮ１０－Ｔｒが導通状態に保持され、出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積キャパシタＣＳの電荷をクリアさせて読み出し処理が実行される。
【0134】
このように、本第３の実施形態においては、蓄積トランジスタＢＩＮ１０－Ｔｒおよび蓄積キャパシタＣＳを有し、出力ノードとしてのフローティングディフュージョンＦＤ１０の電荷量を第１容量または第２容量に変更して出力バッファ部としてのソースフォロワトランジスタＳＦ１０－Ｔｒの変換利得を、第１容量で決まる第１変換利得（たとえば高変換利得：ＨＣＧ）または第２容量で決まる第２変換利得（たとえば低変換利得：ＬＣＧ）に切り換え可能な利得切換部２１０を配置した。
これにより、高変換利得（ＨＣＧ）時にはＦＷＣ（Full Well Capacity）が小さくなり、低変換利得（ＬＣＧ）時にはＦＷＣは大きくなる。
これにより、高変換利得（ＨＣＧ）時にはＦＷＣ（Full Well Capacity）が小さくなり、低変換利得（ＬＣＧ）時にはＦＷＣは大きくなる。
【0135】
ここで、本第３の実施形態に係る固体撮像装置における共有画素に対する読み出しシーケンスの一例について説明する。
【0136】
図２０（Ａ）～（Ｊ）は、本発明の第３の実施形態に係る固体撮像装置における共有画素に対する読み出しモードによる読み出しシーケンスの一例を説明するためのタイミングチャートである。
【0137】
図２０（Ａ）は読み出しモードによるアクセス対象である第１の転送トランジスタＴＧ１０－Ｔｒの制御信号ＴＧ１０を、図２０（Ｂ）は第１のシャッタゲートトランジスタＳＧ１０－Ｔｒの制御信号ＳＧ１０を、図２０（Ｃ）は読み出しモードによるアクセス対象である第２の転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧ１１を、図２０（Ｄ）は第２のシャッタゲートトランジスタＳＧ１１－Ｔｒの制御信号ＳＧ１１を、図２０（Ｅ）は読み出しモードによるアクセス対象である第３の転送トランジスタＴＧ１２－Ｔｒの制御信号ＴＧ１２を、図２０（Ｆ）は第３のシャッタゲートトランジスタＳＧ１２－Ｔｒの制御信号ＳＧ１２を、図２０（Ｇ）は読み出しモードによるアクセス対象である第４の転送トランジスタＴＧ１３－Ｔｒの制御信号ＴＧ１３を、図２０（Ｈ）は第４のシャッタゲートトランジスタＳＧ１３－Ｔｒの制御信号ＳＧ１３を、図２０（Ｉ）は蓄積トランジスタＢＩＮ１０－Ｔｒの制御信号ＢＩＮ１０を、図２０（Ｊ）はリセットトランジスタＲＳＴ１０－Ｔｒの制御信号ＲＳＴ１０をそれぞれ示している。
【0138】
読み出しモードＲＭＤ時には、制御信号ＴＧ１０，ＴＧ１１，ＴＧ１２，ＴＧ１３をローレベルに設定して転送トランジスタＴＧ１０－Ｔｒ，ＴＧ１１－Ｔｒ，ＴＧ１２－Ｔｒ，ＴＧ１３－Ｔｒを非導通状態に保持し、制御信号ＳＧ１０，ＳＧ１１，ＳＧ１２，ＳＧ１３をハイレベルからローレベルに切り替えてシャッタゲートトランジスタＳＧ１０－Ｔｒ，ＳＧ１１－Ｔｒ，ＳＧ１２－Ｔｒ，ＳＧ１３－Ｔｒを導通状態から非導通状態に切り替える。
このシャッタゲートトランジスタＳＧ１０－Ｔｒ，ＳＧ１１－Ｔｒ，ＳＧ１２－Ｔｒ，ＳＧ１３－Ｔｒが導通状態から非導通状態に切り替えられたタイミングで露光時間が開始される。
また、制御信号ＲＳＴ１０を所定期間ハイレベルに設定してリセットトランジスタＲＳＴ１０－Ｔｒを導通状態に保持し、かつ、制御信号ＢＩＮ１０を所定期間ハイレベルに設定して蓄積トランジスタＢＩＮ１０－Ｔｒを導通状態に保持してリセット期間ＲＰにおける出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０のリセット状態を維持する。
このシャッタゲートトランジスタＳＧ１０－Ｔｒ，ＳＧ１１－Ｔｒ，ＳＧ１２－Ｔｒ，ＳＧ１３－Ｔｒが導通状態から非導通状態に切り替えられたタイミングで露光時間が開始される。
また、制御信号ＲＳＴ１０を所定期間ハイレベルに設定してリセットトランジスタＲＳＴ１０－Ｔｒを導通状態に保持し、かつ、制御信号ＢＩＮ１０を所定期間ハイレベルに設定して蓄積トランジスタＢＩＮ１０－Ｔｒを導通状態に保持してリセット期間ＲＰにおける出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０のリセット状態を維持する。
【0139】
ここで、まず第１のフォトダイオードＰＤ１０の蓄積電荷に対する読み出しが行われる。
この場合、制御信号ＲＳＴ１０および制御信号ＢＩＮ１０をハイレベルに設定して出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０をリセットする。
そして、制御信号ＢＩＮ１０をハイレベルに所定期間維持して蓄積トランジスタＢＩＮ１０－Ｔｒを導通状態に保持して出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積容量素子である蓄積キャパシタＣＳの電荷を共有させて、フローティングディフュージョンＦＤ１０の電荷量を第２容量に保持させる。これにより、第２変換利得リセット読み出し処理ＬＣＧＲＲＤが実行可能となる。
このような状態で、リセット期間ＰＲ後のリセット読み出し期間ＰＲＲＤに、出力バッファとしてのソースフォロワトランジスタＳＦ１０－Ｔｒから出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の第２容量で決まる第２変換利得で変換した読み出しリセット信号ＬＣＧＶＲＳＴを読み出し、この読み出しリセット信号ＬＣＧＶＲＳＴに対する処理を行う第２変換利得リセット読み出し処理ＬＣＧＲＲＤを行う。
この場合、制御信号ＲＳＴ１０および制御信号ＢＩＮ１０をハイレベルに設定して出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０をリセットする。
そして、制御信号ＢＩＮ１０をハイレベルに所定期間維持して蓄積トランジスタＢＩＮ１０－Ｔｒを導通状態に保持して出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積容量素子である蓄積キャパシタＣＳの電荷を共有させて、フローティングディフュージョンＦＤ１０の電荷量を第２容量に保持させる。これにより、第２変換利得リセット読み出し処理ＬＣＧＲＲＤが実行可能となる。
このような状態で、リセット期間ＰＲ後のリセット読み出し期間ＰＲＲＤに、出力バッファとしてのソースフォロワトランジスタＳＦ１０－Ｔｒから出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の第２容量で決まる第２変換利得で変換した読み出しリセット信号ＬＣＧＶＲＳＴを読み出し、この読み出しリセット信号ＬＣＧＶＲＳＴに対する処理を行う第２変換利得リセット読み出し処理ＬＣＧＲＲＤを行う。
【0140】
次いで、制御信号ＢＩＮ１０をローレベルに切り替えて、蓄積トランジスタＢＩＮ１０－Ｔｒを非導通状態に保持して出力ノードＮＤ１０であるフローティングディフュージョンＦＤの電荷１０と蓄積容量素子である蓄積キャパシタＣＳの電荷を分離させて、フローティングディフュージョンＦＤ１０の電荷量を第１容量に保持させる。これにより、第１変換利得リセット読み出し処理ＨＣＧＲＲＤが実行可能となる。
このような状態で、リセット期間ＰＲ後のさらなるリセット読み出し期間ＰＲＲＤに、出力バッファとしてのソースフォロワトランジスタＳＦ１０－Ｔｒから出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の第１容量で決まる第１変換利得（高変換利得：ＨＣＧ）で変換した読み出しリセット信号ＨＣＧＶＲＳＴを読み出し、この読み出しリセット信号ＨＣＧＶＲＳＴに対する処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤを行う。
このような状態で、リセット期間ＰＲ後のさらなるリセット読み出し期間ＰＲＲＤに、出力バッファとしてのソースフォロワトランジスタＳＦ１０－Ｔｒから出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の第１容量で決まる第１変換利得（高変換利得：ＨＣＧ）で変換した読み出しリセット信号ＨＣＧＶＲＳＴを読み出し、この読み出しリセット信号ＨＣＧＶＲＳＴに対する処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤを行う。
【0141】
さらに、リセット読み出し期間ＰＰＲＤ後に制御信号ＴＧ１０を所定期間ハイレベルに設定し、この第１の転送期間ＰＴ１にフォトダイオードＰＤ１０の蓄積電荷をフローティングディフュージョンＦＤ１０に転送させる。
そして、第１の転送期間ＰＴ１に続く第１の読み出し期間ＰＲＤ１に、出力バッファとしてのソースフォロワトランジスタＳＦ１０－Ｔｒから出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の第１容量で決まる第１変換利得で変換した読み出し信号ＨＣＧＶＳＩＧを読み出し、この読み出し信号ＨＣＧＶＳＩＧに対する処理を行う第１変換利得読み出し処理ＨＣＧＳＲＤを行う。
そして、第１の転送期間ＰＴ１に続く第１の読み出し期間ＰＲＤ１に、出力バッファとしてのソースフォロワトランジスタＳＦ１０－Ｔｒから出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の第１容量で決まる第１変換利得で変換した読み出し信号ＨＣＧＶＳＩＧを読み出し、この読み出し信号ＨＣＧＶＳＩＧに対する処理を行う第１変換利得読み出し処理ＨＣＧＳＲＤを行う。
【0142】
さらに、第１の読み出し期間ＰＲＤ１後に制御信号ＢＩＮ１０をハイレベルに切り替えて、蓄積トランジスタＢＩＮ１０－Ｔｒを導通状態に保持して出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０の電荷と蓄積容量素子である蓄積キャパシタＣＳの電荷を共有させて、フローティングディフュージョンＦＤ１０の電荷量を第２容量に保持させる。これにより、第２変換利得リセット読み出し処理ＬＣＧＲＲＤが実行可能となる。
この状態で、第１の読み出し期間ＰＲＤ１後に制御信号ＴＧ０を所定期間ハイレベルに設定し、この第２の転送期間ＰＴ２にフォトダイオードＰＤ１０の蓄積電荷をフローティングディフュージョンＦＤ１０に転送させる。
そして、第２の転送期間ＰＴ２後に、制御信号ＳＧ１０をハイレベルに切り替えて第１のシャッタゲートトランジスタＳＧ１０－Ｔｒを導通状態に保持し、続く第２の読み出し期間ＰＲＤ２に、出力バッファとしてのソースフォロワトランジスタＳＦ１０－Ｔｒから出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の第２容量で決まる第２変換利得で変換した読み出し信号ＬＣＧＶＳＩＧを読み出し、この読み出し信号ＬＣＧＶＳＩＧに対する処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤを行う。
この状態で、第１の読み出し期間ＰＲＤ１後に制御信号ＴＧ０を所定期間ハイレベルに設定し、この第２の転送期間ＰＴ２にフォトダイオードＰＤ１０の蓄積電荷をフローティングディフュージョンＦＤ１０に転送させる。
そして、第２の転送期間ＰＴ２後に、制御信号ＳＧ１０をハイレベルに切り替えて第１のシャッタゲートトランジスタＳＧ１０－Ｔｒを導通状態に保持し、続く第２の読み出し期間ＰＲＤ２に、出力バッファとしてのソースフォロワトランジスタＳＦ１０－Ｔｒから出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の第２容量で決まる第２変換利得で変換した読み出し信号ＬＣＧＶＳＩＧを読み出し、この読み出し信号ＬＣＧＶＳＩＧに対する処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤを行う。
【0143】
このようにして、第１のフォトダイオードＰＤ１０の蓄積電荷に対する読み出し処理が終了すると、引き続き第２のフォトダイオードＰＤ１１の蓄積電荷に対する読み出し処理が行われる。
この場合、制御信号ＢＩＮ１０をハイレベルに保持した状態で、制御信号ＲＳＴ１０を所定期間ハイレベルに設定してリセットトランジスタＲＳＴ１０－Ｔｒを導通状態に保持し、リセット期間ＰＲにおける出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０のリセット状態を維持する。
以下、上述した第１のフォトダイオードＰＤ１０の蓄積電荷に対する処理と同様の処理が、第２のフォトダイオードＰＤ１１の蓄積電荷、第３のフォトダイオードＰＤ１２、および第４のフォトダイオードＰＤ１３の蓄積電荷に対する処理がシーケンシャルに行われる。
したがって、ここではその詳細な説明は省略する。
この場合、制御信号ＢＩＮ１０をハイレベルに保持した状態で、制御信号ＲＳＴ１０を所定期間ハイレベルに設定してリセットトランジスタＲＳＴ１０－Ｔｒを導通状態に保持し、リセット期間ＰＲにおける出力ノードＮＤ１０であるフローティングディフュージョンＦＤ１０のリセット状態を維持する。
以下、上述した第１のフォトダイオードＰＤ１０の蓄積電荷に対する処理と同様の処理が、第２のフォトダイオードＰＤ１１の蓄積電荷、第３のフォトダイオードＰＤ１２、および第４のフォトダイオードＰＤ１３の蓄積電荷に対する処理がシーケンシャルに行われる。
したがって、ここではその詳細な説明は省略する。
【0144】
この第３の実施形態によれば、小さな画素サイズで所定の読み出しモードによりダイナミックレンジを拡大することが可能となる。
また、本第３の実施形態によれば、実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
また、本第３の実施形態によれば、実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
【0145】
（第４の実施形態）
図２１は、本発明の第４の実施形態に係る固体撮像装置１０Ｃの共有画素の構成例を示す回路図である。
図２１は、本発明の第４の実施形態に係る固体撮像装置１０Ｃの共有画素の構成例を示す回路図である。
【0146】
本第４の実施形態において、固体撮像装置１０Ｃは、画素部２０Ｃにおいて、単位画素ＰＸＬＣとして光電変換読み出し部２２０および信号保持部２３０を含み、グローバルシャッタの動作機能を持ち、かつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することを可能とする、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
【0147】
このような積層構造において、第１の基板１１０の画素アレイの各光電変換読み出し部２２０の読み出しノードＮＤ１１と第２の基板１２０の各共有画素ＰＸＬ２０Ｃの信号保持部２３０の入力ノードＮＤ２０とが、たとえば図２１に示すように、それぞれビアマイクロバンプＢＭＰや（Ｄｉｅ－ｔｏ－Ｄｉｅ Ｖｉａ）等を用いて電気的な接続が行われている。
【0148】
本第４の実施形態に係る固体撮像装置１０Ｃにおいて、後で詳述するように、画素信号ストレージとしての信号保持部に、電圧モードで、画素信号を全画素で同時並列的にサンプリングし、第１～第８の信号保持キャパシタに保持された読み出し信号に対応する変換信号を所定の信号線に読み出すとともに、読み出しリセット信号に対応する変換信号を所定の信号線に同時並列的に読み出し、カラム読み出し回路４０に供給する。
【0149】
以下、固体撮像装置１０Ｃの画素部２０Ｃの構成および機能について説明する。
【0150】
（単位画素ＰＸＬＣ並びに画素部２０Ｃの構成）
画素部２０Ｃに配置される共有画素ＰＸＬ２０Ｃは、図２１に示すように、光電変換読み出し部２２０および信号保持部２３０を含んで構成されている。
本第４の実施形態の画素部２０Ｃは、第１の基板１１０と第２の基板１２０の積層型のＣＭＯＳイメージセンサとして構成されるが、本例では、図２１に示すように、第１の基板１１０に光電変換読み出し部２２０が形成され、第２の基板１２０に信号保持部２３０が形成されている。
画素部２０Ｃに配置される共有画素ＰＸＬ２０Ｃは、図２１に示すように、光電変換読み出し部２２０および信号保持部２３０を含んで構成されている。
本第４の実施形態の画素部２０Ｃは、第１の基板１１０と第２の基板１２０の積層型のＣＭＯＳイメージセンサとして構成されるが、本例では、図２１に示すように、第１の基板１１０に光電変換読み出し部２２０が形成され、第２の基板１２０に信号保持部２３０が形成されている。
【0151】
光電変換読み出し部２２０は、フォトダイオード（光電変換素子）と画素内アンプとを含んで構成される。
図２１の例では、光電変換読み出し部２２０は、一例として図１８の本第３の実施形態に係る共有画素ＰＸＬ２０Ｂの変形例が採用されている。
図２１の例では、光電変換読み出し部２２０は、一例として図１８の本第３の実施形態に係る共有画素ＰＸＬ２０Ｂの変形例が採用されている。
【0152】
具体的には、この光電変換読み出し部２２０は、図１８の共有画素ＰＸＬ２０Ｂと異なる点は次の通りである。
本光電変換読み出し部２２０では、ソースフォロワトランジスタＳＦ１０－Ｔｒ、カレントトランジスタＩＣ１０－Ｔｒ、および読み出しノードＮＤ１１を含んで出力バッファ部２２１が構成されている。
すなわち、光電変換読み出し部２２０は、図１８の共有画素ＰＸＬ２０Ｂの選択トランジスタＳＥＬ１０－Ｔｒの代わりに、カレントトランジスタＩＣ１０－Ｔｒが設けられている。
読み出しノードＮＤ１１と基準電位ＶＳＳ（たとえばＧＮＤ）の間に電流源素子としてのカレントトランジスタＩＣ１０－Ｔｒのドレイン、ソースが接続されている。カレントトランジスタＩＣ１０－Ｔｒのゲートは制御信号ＶＢＮＰＩＸの供給ラインに接続されている。
そして、読み出しノードＮＤ１１と信号保持部２３０の入力部間の信号線ＬＳＧＮ１０は、電流源素子としてのカレントトランジスタＩＣ１０－Ｔｒにより駆動される。
本光電変換読み出し部２２０では、ソースフォロワトランジスタＳＦ１０－Ｔｒ、カレントトランジスタＩＣ１０－Ｔｒ、および読み出しノードＮＤ１１を含んで出力バッファ部２２１が構成されている。
すなわち、光電変換読み出し部２２０は、図１８の共有画素ＰＸＬ２０Ｂの選択トランジスタＳＥＬ１０－Ｔｒの代わりに、カレントトランジスタＩＣ１０－Ｔｒが設けられている。
読み出しノードＮＤ１１と基準電位ＶＳＳ（たとえばＧＮＤ）の間に電流源素子としてのカレントトランジスタＩＣ１０－Ｔｒのドレイン、ソースが接続されている。カレントトランジスタＩＣ１０－Ｔｒのゲートは制御信号ＶＢＮＰＩＸの供給ラインに接続されている。
そして、読み出しノードＮＤ１１と信号保持部２３０の入力部間の信号線ＬＳＧＮ１０は、電流源素子としてのカレントトランジスタＩＣ１０－Ｔｒにより駆動される。
【0153】
本第４の実施形態に係る光電変換読み出し部２２０は、出力バッファ部２２１の読み出しノードＮＤ１１が信号保持部２３０の入力部に接続されている。
光電変換読み出し部２２０は、出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号ＶＳＬを信号保持部２３０に出力する。
光電変換読み出し部２２０は、出力ノードＮＤ１０としてのフローティングディフュージョンＦＤ１０の電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号ＶＳＬを信号保持部２３０に出力する。
【0154】
さらに、光電変換読み出し部２２０は、蓄積期間ＰＩ後の転送期間ＰＴに出力ノードとしてのフローティングディフュージョンＦＤ１０に転送されたフォトダイオードＰＤ１０、ＰＤ１１、ＰＤ１２、ＰＤ１４の蓄積電荷に応じた電圧信号ＶＳＬを出力する。
光電変換読み出し部２２０は、画素信号としての読み出しリセット信号(信号電圧)（ＶＲＳＴ）および読み出し信号(信号電圧)（ＶＳＩＧ）を信号保持部２３０に出力する。
光電変換読み出し部２２０は、画素信号としての読み出しリセット信号(信号電圧)（ＶＲＳＴ）および読み出し信号(信号電圧)（ＶＳＩＧ）を信号保持部２３０に出力する。
【0155】
画素２００Ｃの信号保持部２３０は、基本的に、入力ノードＮＤ２０を含む入力部２３１、サンプルホールド部２３２、第１の出力部２３３、第２の出力部２３４、第３の出力部２３５、第４の出力部２３６、第５の出力部２３７、第６の出力部２３８、第７の出力部２３９、第８の出力部２４０、および保持ノードＮＤ２１，ＮＤ２２，ＮＤ２３，ＮＤ２４、ＮＤ２５，ＮＤ２６，ＮＤ２７，ＮＤ２８を含んで構成されている。
【0156】
入力部２３１は、光電変換読み出し部２２０の読み出しノードＮＤ１１と信号線ＬＳＧＮ１０を介して接続され、読み出しノードＮＤ１１から出力される読み出し信号（ＶＳＩＧ１）および読み出しリセット信号（ＶＲＳＴ１）をサンプルホールド部２３２に入力する。
【0157】
サンプルホールド部２３２は、第１のスイッチ素子としての第１のサンプリングトランジスタＳＨＲ１－Ｔｒ、第２のスイッチ素子としての第２のサンプリングトランジスタＳＨＳ１－Ｔｒ、第３のスイッチ素子としての第３のサンプリングトランジスタＳＨＲ２－Ｔｒ、第４のスイッチ素子としての第４のサンプリングトランジスタＳＨＳ２－Ｔｒ、
第５のスイッチ素子としての第５のサンプリングトランジスタＳＨＲ３－Ｔｒ、第６のスイッチ素子としての第６のサンプリングトランジスタＳＨＳ３－Ｔｒ、第７のスイッチ素子としての第４のサンプリングトランジスタＳＨＲ４－Ｔｒ、第８のスイッチ素子としての第８のサンプリングトランジスタＳＨＳ４－Ｔｒを含んで構成されている。
さらに、サンプルホールド部２３２は、第１の信号保持キャパシタＣＲ２１、第２の信号保持キャパシタＣＳ２１、第３の信号保持キャパシタＣＲ２２、第４の信号保持キャパシタＣＳ２２、第５の信号保持キャパシタＣＲ２３、第６の信号保持キャパシタＣＳ２３、第７の信号保持キャパシタＣＲ２４、第８の信号保持キャパシタＣＳ２４を含んで構成されている。
第５のスイッチ素子としての第５のサンプリングトランジスタＳＨＲ３－Ｔｒ、第６のスイッチ素子としての第６のサンプリングトランジスタＳＨＳ３－Ｔｒ、第７のスイッチ素子としての第４のサンプリングトランジスタＳＨＲ４－Ｔｒ、第８のスイッチ素子としての第８のサンプリングトランジスタＳＨＳ４－Ｔｒを含んで構成されている。
さらに、サンプルホールド部２３２は、第１の信号保持キャパシタＣＲ２１、第２の信号保持キャパシタＣＳ２１、第３の信号保持キャパシタＣＲ２２、第４の信号保持キャパシタＣＳ２２、第５の信号保持キャパシタＣＲ２３、第６の信号保持キャパシタＣＳ２３、第７の信号保持キャパシタＣＲ２４、第８の信号保持キャパシタＣＳ２４を含んで構成されている。
【0158】
第１のサンプリングトランジスタＳＨＲ１－Ｔｒは、信号線ＬＳＧＮ１０に接続された入力ノードＮＤ２０と保持ノードＮＤ２１との間に接続されている。
第１のサンプリングトランジスタＳＨＲ１－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第１の信号保持キャパシタＣＲ２１を、保持ノードＮＤ２１を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第１のサンプリングトランジスタＳＨＲ１－Ｔｒは、たとえば制御信号ＳＨＲ１がハイレベルの期間に導通状態となる。
第１の信号保持キャパシタＣＲ２１は、保持ノードＮＤ２１と基準電位ＶＳＳとの間に接続されている。
第１のサンプリングトランジスタＳＨＲ１－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第１の信号保持キャパシタＣＲ２１を、保持ノードＮＤ２１を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第１のサンプリングトランジスタＳＨＲ１－Ｔｒは、たとえば制御信号ＳＨＲ１がハイレベルの期間に導通状態となる。
第１の信号保持キャパシタＣＲ２１は、保持ノードＮＤ２１と基準電位ＶＳＳとの間に接続されている。
【0159】
第２のサンプリングトランジスタＳＨＳ１－Ｔｒは、信号線ＬＳＧＮ１０に接続された入力ノードＮＤ２０と保持ノードＮＤ２２との間に接続されている。
第２のサンプリングトランジスタＳＨＳ１－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第２の信号保持キャパシタＣＳ２１を、保持ノードＮＤ２２を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第２のサンプリングトランジスタＳＨＳ１－Ｔｒは、たとえば制御信号ＳＨＳ１がハイレベルの期間に導通状態となる。
第２の信号保持キャパシタＣＳ２１は、保持ノードＮＤ２２と基準電位ＶＳＳとの間に接続されている。
第２のサンプリングトランジスタＳＨＳ１－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第２の信号保持キャパシタＣＳ２１を、保持ノードＮＤ２２を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第２のサンプリングトランジスタＳＨＳ１－Ｔｒは、たとえば制御信号ＳＨＳ１がハイレベルの期間に導通状態となる。
第２の信号保持キャパシタＣＳ２１は、保持ノードＮＤ２２と基準電位ＶＳＳとの間に接続されている。
【0160】
第３のサンプリングトランジスタＳＨＲ２－Ｔｒは、信号線ＬＳＧＮ１０に接続された入力ノードＮＤ２０と保持ノードＮＤ２３との間に接続されている。
第３のサンプリングトランジスタＳＨＲ２－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第３の信号保持キャパシタＣＲ２２を、保持ノードＮＤ２３を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第３のサンプリングトランジスタＳＨＲ２－Ｔｒは、たとえば制御信号ＳＨＲ２がハイレベルの期間に導通状態となる。
第３の信号保持キャパシタＣＲ２２は、保持ノードＮＤ２３と基準電位ＶＳＳとの間に接続されている。
第３のサンプリングトランジスタＳＨＲ２－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第３の信号保持キャパシタＣＲ２２を、保持ノードＮＤ２３を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第３のサンプリングトランジスタＳＨＲ２－Ｔｒは、たとえば制御信号ＳＨＲ２がハイレベルの期間に導通状態となる。
第３の信号保持キャパシタＣＲ２２は、保持ノードＮＤ２３と基準電位ＶＳＳとの間に接続されている。
【0161】
第４のサンプリングトランジスタＳＨＳ２－Ｔｒは、信号線ＬＳＧＮ１０に接続された入力ノードＮＤ２０と保持ノードＮＤ２４との間に接続されている。
第４のサンプリングトランジスタＳＨＳ２－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第４の信号保持キャパシタＣＳ２２を、保持ノードＮＤ２４を介して光電変換読み出し部２２０の読み出しノードＮＤ１１２と選択的に接続する。
第４のサンプリングトランジスタＳＨＳ２－Ｔｒは、たとえば制御信号ＳＨＳ２がハイレベルの期間に導通状態となる。
第４の信号保持キャパシタＣＳ２２は、保持ノードＮＤ２４と基準電位ＶＳＳとの間に接続されている。
第４のサンプリングトランジスタＳＨＳ２－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第４の信号保持キャパシタＣＳ２２を、保持ノードＮＤ２４を介して光電変換読み出し部２２０の読み出しノードＮＤ１１２と選択的に接続する。
第４のサンプリングトランジスタＳＨＳ２－Ｔｒは、たとえば制御信号ＳＨＳ２がハイレベルの期間に導通状態となる。
第４の信号保持キャパシタＣＳ２２は、保持ノードＮＤ２４と基準電位ＶＳＳとの間に接続されている。
【0162】
第５のサンプリングトランジスタＳＨＲ３－Ｔｒは、信号線ＬＳＧＮ１０に接続された入力ノードＮＤ２０と保持ノードＮＤ２５との間に接続されている。
第５のサンプリングトランジスタＳＨＲ３－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第５の信号保持キャパシタＣＲ２３を、保持ノードＮＤ２５を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第５のサンプリングトランジスタＳＨＲ３－Ｔｒは、たとえば制御信号ＳＨＲ３がハイレベルの期間に導通状態となる。
第５の信号保持キャパシタＣＲ２３は、保持ノードＮＤ２５と基準電位ＶＳＳとの間に接続されている。
第５のサンプリングトランジスタＳＨＲ３－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第５の信号保持キャパシタＣＲ２３を、保持ノードＮＤ２５を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第５のサンプリングトランジスタＳＨＲ３－Ｔｒは、たとえば制御信号ＳＨＲ３がハイレベルの期間に導通状態となる。
第５の信号保持キャパシタＣＲ２３は、保持ノードＮＤ２５と基準電位ＶＳＳとの間に接続されている。
【0163】
第６のサンプリングトランジスタＳＨＳ３－Ｔｒは、信号線ＬＳＧＮ１０に接続された入力ノードＮＤ２０と保持ノードＮＤ２６との間に接続されている。
第６のサンプリングトランジスタＳＨＳ３－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第６の信号保持キャパシタＣＳ２３を、保持ノードＮＤ２６を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第６のサンプリングトランジスタＳＨＳ３－Ｔｒは、たとえば制御信号ＳＨＳ３がハイレベルの期間に導通状態となる。
第６の信号保持キャパシタＣＳ２３は、保持ノードＮＤ２６と基準電位ＶＳＳとの間に接続されている。
第６のサンプリングトランジスタＳＨＳ３－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第６の信号保持キャパシタＣＳ２３を、保持ノードＮＤ２６を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第６のサンプリングトランジスタＳＨＳ３－Ｔｒは、たとえば制御信号ＳＨＳ３がハイレベルの期間に導通状態となる。
第６の信号保持キャパシタＣＳ２３は、保持ノードＮＤ２６と基準電位ＶＳＳとの間に接続されている。
【0164】
第７のサンプリングトランジスタＳＨＲ４－Ｔｒは、信号線ＬＳＧＮ１０に接続された入力ノードＮＤ２０と保持ノードＮＤ２７との間に接続されている。
第７のサンプリングトランジスタＳＨＲ４－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第３の信号保持キャパシタＣＲ２４を、保持ノードＮＤ２７を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第３のサンプリングトランジスタＳＨＲ４－Ｔｒは、たとえば制御信号ＳＨＲ４がハイレベルの期間に導通状態となる。
第７の信号保持キャパシタＣＲ２４は、保持ノードＮＤ２７と基準電位ＶＳＳとの間に接続されている。
第７のサンプリングトランジスタＳＨＲ４－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第３の信号保持キャパシタＣＲ２４を、保持ノードＮＤ２７を介して光電変換読み出し部２２０の読み出しノードＮＤ１１と選択的に接続する。
第３のサンプリングトランジスタＳＨＲ４－Ｔｒは、たとえば制御信号ＳＨＲ４がハイレベルの期間に導通状態となる。
第７の信号保持キャパシタＣＲ２４は、保持ノードＮＤ２７と基準電位ＶＳＳとの間に接続されている。
【0165】
第８のサンプリングトランジスタＳＨＳ４－Ｔｒは、信号線ＬＳＧＮ１０に接続された入力ノードＮＤ２０と保持ノードＮＤ２８との間に接続されている。
第８のサンプリングトランジスタＳＨＳ４－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第８の信号保持キャパシタＣＳ２４を、保持ノードＮＤ２８を介して光電変換読み出し部２２０の読み出しノードＮＤ１１２と選択的に接続する。
第８のサンプリングトランジスタＳＨＳ４－Ｔｒは、たとえば制御信号ＳＨＳ４がハイレベルの期間に導通状態となる。
第８の信号保持キャパシタＣＳ２４は、保持ノードＮＤ２８と基準電位ＶＳＳとの間に接続されている。
第８のサンプリングトランジスタＳＨＳ４－Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２３２の第８の信号保持キャパシタＣＳ２４を、保持ノードＮＤ２８を介して光電変換読み出し部２２０の読み出しノードＮＤ１１２と選択的に接続する。
第８のサンプリングトランジスタＳＨＳ４－Ｔｒは、たとえば制御信号ＳＨＳ４がハイレベルの期間に導通状態となる。
第８の信号保持キャパシタＣＳ２４は、保持ノードＮＤ２８と基準電位ＶＳＳとの間に接続されている。
【0166】
なお、第１のサンプリングトランジスタＳＨＲ１－Ｔｒ、第２のサンプリングトランジスタＳＨＳ１－Ｔｒ、第３のサンプリングトランジスタＳＨＲ２－Ｔｒ、第４のサンプリングトランジスタＳＨＳ２－Ｔｒ，第５のサンプリングトランジスタＳＨＲ３－Ｔｒ、第６のサンプリングトランジスタＳＨＳ３－Ｔｒ、第７のサンプリングトランジスタＳＨＲ４－Ｔｒ、第８のサンプリングトランジスタＳＨＳ４－Ｔｒは、ＭＯＳトランジスタ、たとえばｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタにより形成される。
【0167】
第１の出力部２３３は、グローバルシャッタ期間に、基本的に第１の信号保持キャパシタＣＲ２１に保持された信号を保持電圧に応じて出力する第２のソースフォロワ素子としてのソースフォロワトランジスタＳＦ２Ｒ－Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ１Ｒ－Ｔｒを介して垂直信号線ＬＳＧＮ１１に出力する。
【0168】
ソースフォロワトランジスタＳＦ２Ｒ－Ｔｒと選択トランジスタＳＥＬ１Ｒ－Ｔｒは、基準電位ＶＳＳと垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
【0169】
ソースフォロワトランジスタＳＦ２Ｒ－Ｔｒのゲートには保持ノードＮＤ２１が接続され、選択トランジスタＳＥＬ１Ｒ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ１により制御される。
選択トランジスタＳＥＬ１Ｒ－Ｔｒは、制御信号ＳＥＬ１がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ２Ｒ－Ｔｒは第１の信号保持キャパシタＣＲ２１の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ）を垂直信号線ＬＳＧＮ１１に出力する。
選択トランジスタＳＥＬ１Ｒ－Ｔｒは、制御信号ＳＥＬ１がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ２Ｒ－Ｔｒは第１の信号保持キャパシタＣＲ２１の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ）を垂直信号線ＬＳＧＮ１１に出力する。
【0170】
第２の出力部２３４は、グローバルシャッタ期間に、基本的に第２の信号保持キャパシタＣＳ２１に保持された信号を保持電圧に応じて出力する第３のソースフォロワ素子としてのソースフォロワトランジスタＳＦ３Ｓ－Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ２Ｓ－Ｔｒを介して垂直信号線ＬＳＧＮ１２に出力する。
【0171】
ソースフォロワトランジスタＳＦ３Ｓ－Ｔｒと選択トランジスタＳＥＬ２Ｓ－Ｔｒは、基準電位ＶＳＳと垂直信号線ＬＳＧＮ１２の間に直列に接続されている。
【0172】
ソースフォロワトランジスタＳＦ３Ｓ－Ｔｒのゲートには保持ノードＮＤ２２が接続され、選択トランジスタＳＥＬ２Ｓ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ２により制御される。
選択トランジスタＳＥＬ２Ｓ－Ｔｒは、制御信号ＳＥＬ２がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ３Ｓ－Ｔｒは第２の信号保持キャパシタＣＳ２１の保持電圧に応じた列出力の読み出し電圧（ＶＳＩＧ）を垂直信号線ＬＳＧＮ１２に出力する。
選択トランジスタＳＥＬ２Ｓ－Ｔｒは、制御信号ＳＥＬ２がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ３Ｓ－Ｔｒは第２の信号保持キャパシタＣＳ２１の保持電圧に応じた列出力の読み出し電圧（ＶＳＩＧ）を垂直信号線ＬＳＧＮ１２に出力する。
【0173】
第３の出力部２３５は、グローバルシャッタ期間に、基本的に第３の信号保持キャパシタＣＲ２２に保持された信号を保持電圧に応じて出力する第４のソースフォロワ素子としてのソースフォロワトランジスタＳＦ４Ｒ－Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ３Ｒ－Ｔｒを介して垂直信号線ＬＳＧＮ１１に出力する。
【0174】
ソースフォロワトランジスタＳＦ４Ｒ－Ｔｒと選択トランジスタＳＥＬ３Ｒ－Ｔｒは、基準電位ＶＳＳと垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
【0175】
ソースフォロワトランジスタＳＦ４Ｒ－Ｔｒのゲートには保持ノードＮＤ２３が接続され、選択トランジスタＳＥＬ３Ｒ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ３により制御される。
選択トランジスタＳＥＬ３Ｒ－Ｔｒは、制御信号ＳＥＬ３がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ４Ｒ－Ｔｒは第３の信号保持キャパシタＣＲ２２の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ）を垂直信号線ＬＳＧＮ１１に出力する。
選択トランジスタＳＥＬ３Ｒ－Ｔｒは、制御信号ＳＥＬ３がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ４Ｒ－Ｔｒは第３の信号保持キャパシタＣＲ２２の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ）を垂直信号線ＬＳＧＮ１１に出力する。
【0176】
第４の出力部２３６は、グローバルシャッタ期間に、基本的に第４の信号保持キャパシタＣＳ２２に保持された信号を保持電圧に応じて出力する第５のソースフォロワ素子としてのソースフォロワトランジスタＳＦ５Ｓ－Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ４Ｓ－Ｔｒを介して垂直信号線ＬＳＧＮ１２に出力する。
【0177】
ソースフォロワトランジスタＳＦ５Ｓ－Ｔｒと選択トランジスタＳＥＬ４Ｓ－Ｔｒは、基準電位ＶＳＳと垂直信号線ＬＳＧＮ１２の間に直列に接続されている。
【0178】
ソースフォロワトランジスタＳＦ５Ｓ－Ｔｒのゲートには保持ノードＮＤ２４が接続され、選択トランジスタＳＥＬ４Ｓ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ４により制御される。
選択トランジスタＳＥＬ４Ｓ－Ｔｒは、制御信号ＳＥＬ４がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ５Ｓ－Ｔｒは第４の信号保持キャパシタＣＳ２２の保持電圧に応じた列出力の読み出し電圧（ＶＳＩＧ）を垂直信号線ＬＳＧＮ１２に出力する。
選択トランジスタＳＥＬ４Ｓ－Ｔｒは、制御信号ＳＥＬ４がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ５Ｓ－Ｔｒは第４の信号保持キャパシタＣＳ２２の保持電圧に応じた列出力の読み出し電圧（ＶＳＩＧ）を垂直信号線ＬＳＧＮ１２に出力する。
【0179】
第５の出力部２３７は、グローバルシャッタ期間に、基本的に第５の信号保持キャパシタＣＲ２３に保持された信号を保持電圧に応じて出力する第６のソースフォロワ素子としてのソースフォロワトランジスタＳＦ６Ｒ－Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ５Ｒ－Ｔｒを介して垂直信号線ＬＳＧＮ１１に出力する。
【0180】
ソースフォロワトランジスタＳＦ６Ｒ－Ｔｒと選択トランジスタＳＥＬ５Ｒ－Ｔｒは、基準電位ＶＳＳと垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
【0181】
ソースフォロワトランジスタＳＦ６Ｒ－Ｔｒのゲートには保持ノードＮＤ２５が接続され、選択トランジスタＳＥＬ５Ｒ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ５により制御される。
選択トランジスタＳＥＬ５Ｒ－Ｔｒは、制御信号ＳＥＬ５がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ６Ｒ－Ｔｒは第５の信号保持キャパシタＣＲ２３の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ）を垂直信号線ＬＳＧＮ１１に出力する。
選択トランジスタＳＥＬ５Ｒ－Ｔｒは、制御信号ＳＥＬ５がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ６Ｒ－Ｔｒは第５の信号保持キャパシタＣＲ２３の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ）を垂直信号線ＬＳＧＮ１１に出力する。
【0182】
第６の出力部２３８は、グローバルシャッタ期間に、基本的に第６の信号保持キャパシタＣＳ２３に保持された信号を保持電圧に応じて出力する第７のソースフォロワ素子としてのソースフォロワトランジスタＳＦ７Ｓ－Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ６Ｓ－Ｔｒを介して垂直信号線ＬＳＧＮ１２に出力する。
【0183】
ソースフォロワトランジスタＳＦ７Ｓ－Ｔｒと選択トランジスタＳＥＬ６Ｓ－Ｔｒは、基準電位ＶＳＳと垂直信号線ＬＳＧＮ１２の間に直列に接続されている。
【0184】
ソースフォロワトランジスタＳＦ３７－Ｔｒのゲートには保持ノードＮＤ２６が接続され、選択トランジスタＳＥＬ６Ｓ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ６により制御される。
選択トランジスタＳＥＬ６Ｓ－Ｔｒは、制御信号ＳＥＬ６がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ７Ｓ－Ｔｒは第２の信号保持キャパシタＣＳ２３の保持電圧に応じた列出力の読み出し電圧（ＶＳＩＧ）を垂直信号線ＬＳＧＮ１２に出力する。
選択トランジスタＳＥＬ６Ｓ－Ｔｒは、制御信号ＳＥＬ６がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ７Ｓ－Ｔｒは第２の信号保持キャパシタＣＳ２３の保持電圧に応じた列出力の読み出し電圧（ＶＳＩＧ）を垂直信号線ＬＳＧＮ１２に出力する。
【0185】
第７の出力部２３９は、グローバルシャッタ期間に、基本的に第７の信号保持キャパシタＣＲ２４に保持された信号を保持電圧に応じて出力する第８のソースフォロワ素子としてのソースフォロワトランジスタＳＦ８Ｒ－Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ７Ｒ－Ｔｒを介して垂直信号線ＬＳＧＮ１１に出力する。
【0186】
ソースフォロワトランジスタＳＦ８Ｒ－Ｔｒと選択トランジスタＳＥＬ７Ｒ－Ｔｒは、基準電位ＶＳＳと垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
【0187】
ソースフォロワトランジスタＳＦ８Ｒ－Ｔｒのゲートには保持ノードＮＤ２７が接続され、選択トランジスタＳＥＬ７Ｒ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ７により制御される。
選択トランジスタＳＥＬ７Ｒ－Ｔｒは、制御信号ＳＥＬ７がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ８Ｒ－Ｔｒは第７の信号保持キャパシタＣＲ２４の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ）を垂直信号線ＬＳＧＮ１１に出力する。
選択トランジスタＳＥＬ７Ｒ－Ｔｒは、制御信号ＳＥＬ７がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ８Ｒ－Ｔｒは第７の信号保持キャパシタＣＲ２４の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ）を垂直信号線ＬＳＧＮ１１に出力する。
【0188】
第８の出力部２４０は、グローバルシャッタ期間に、基本的に第８の信号保持キャパシタＣＳ２４に保持された信号を保持電圧に応じて出力する第９のソースフォロワ素子としてのソースフォロワトランジスタＳＦ９Ｓ－Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ８Ｓ－Ｔｒを介して垂直信号線ＬＳＧＮ１２に出力する。
【0189】
ソースフォロワトランジスタＳＦ９Ｓ－Ｔｒと選択トランジスタＳＥＬ８Ｓ－Ｔｒは、基準電位ＶＳＳと垂直信号線ＬＳＧＮ１２の間に直列に接続されている。
【0190】
ソースフォロワトランジスタＳＦ９Ｓ－Ｔｒのゲートには保持ノードＮＤ２８が接続され、選択トランジスタＳＥＬ８Ｓ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ８により制御される。
選択トランジスタＳＥＬ８Ｓ－Ｔｒは、制御信号ＳＥＬ８がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ９Ｓ－Ｔｒは第８の信号保持キャパシタＣＳ２４の保持電圧に応じた列出力の読み出し電圧（ＶＳＩＧ）を垂直信号線ＬＳＧＮ１２に出力する。
選択トランジスタＳＥＬ８Ｓ－Ｔｒは、制御信号ＳＥＬ８がＬレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ９Ｓ－Ｔｒは第８の信号保持キャパシタＣＳ２４の保持電圧に応じた列出力の読み出し電圧（ＶＳＩＧ）を垂直信号線ＬＳＧＮ１２に出力する。
【0191】
このように、本第４の実施形態に係る固体撮像装置１０Ｃにおいては、画素信号ストレージとしての信号保持部２３０に、電圧モードで、画素信号を全画素で同時にサンプリングし、第１の信号保持キャパシタＣＲ２１，第２の信号保持キャパシタＣＳ２１，第３の信号保持キャパシタＣＲ２２，第４の信号保持キャパシタＣＳ２２、第５の信号保持キャパシタＣＲ２３，第６の信号保持キャパシタＣＳ２３，第７の信号保持キャパシタＣＲ２４，第８の信号保持キャパシタＣＳ２４に保持された読み出し信号に対応する変換信号を垂直信号線ＬＳＧＮ１１，ＬＳＧＮ１２に読み出し、カラム読み出し回路４０に供給する。
【0192】
本第３の実施形態に係る固体撮像装置１０Ｃにおいては、１つの光電変換読み出し部２２０に複数のフォトダイオードＰＤの電荷蓄積部を有しており、それぞれの信号をグローバルに保持可能なメモリ部としての信号保持部２３０を有している。信号保持部２３０にグローバルに保持された信号はシーケンシャルに読み出される（ローリング読み出し）。
【0193】
図２２（Ａ）および（Ｂ）は、本第４の実施形態にかかる固体撮像装置１０Ｃのグローバルシャッタ読み出し動作をローリングシャッタ読み出し動作と比較して説明するための動作シーケンス図である。
図２３（Ａ）～（Ｃ）は、ローリングシャッタ読み出し動作のタイミングチャートの一例を示す図である。
図２４（Ａ）～（Ｃ）は、グローバルシャッタ読み出し動作のタイミングチャートの一例を示す図である。
図２３（Ａ）～（Ｃ）は、ローリングシャッタ読み出し動作のタイミングチャートの一例を示す図である。
図２４（Ａ）～（Ｃ）は、グローバルシャッタ読み出し動作のタイミングチャートの一例を示す図である。
【0194】
図２３（Ａ）および図２４（Ａ）は、４つのフォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３を単一の露光条件でかつ同時並列的に読み出す場合のタイミング例を示している。
図２３（Ｂ）および図２４（Ｂ）は、４つのフォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３をそれぞれ個別の露光条件でかつ同時並列的に読み出す場合のタイミング例を示している。
図２３（Ｃ）および図２４（Ｃ）は、４つのフォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３をそれぞれ個別の露光条件でかつ同時並列的に読み出す場合であって、読み出し期間がメモリ容量一組で対応可能である場合のタイミング例を示している。
図２３（Ｂ）および図２４（Ｂ）は、４つのフォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３をそれぞれ個別の露光条件でかつ同時並列的に読み出す場合のタイミング例を示している。
図２３（Ｃ）および図２４（Ｃ）は、４つのフォトダイオードＰＤ１０，ＰＤ１１，ＰＤ１２，ＰＤ１３をそれぞれ個別の露光条件でかつ同時並列的に読み出す場合であって、読み出し期間がメモリ容量一組で対応可能である場合のタイミング例を示している。
【0195】
図２１の回路構成例においては、第１の光電変換素子である第１のフォトダイオードＰＤ１０の蓄積電荷、第２の光電変換素子である第２のフォトダイオードＰＤ１１の蓄積電荷、第３の光電変換素子である第３のフォトダイオードＰＤ１２の蓄積電荷、および第４の光電変換素子である第４のフォトダイオードＰＤ１３の蓄積電荷はそれぞれ独立に読み出される。
最初に、光電変換読み出し部２２０においてフローティングディフュージョンＦＤ１０のリセットレベルが読み出され、信号保持部２３０の信号保持キャパシタＣＲ２１、ＣＲ２２、ＣＲ２３、ＣＲ２４に保持される。
次いで、第１のフォトダイオードＰＤ１０の蓄積電荷に応じた信号が読み出され、信号保持部２４０の信号保持キャパシタＣＨ２１に保持される。
最初に、光電変換読み出し部２２０においてフローティングディフュージョンＦＤ１０のリセットレベルが読み出され、信号保持部２３０の信号保持キャパシタＣＲ２１、ＣＲ２２、ＣＲ２３、ＣＲ２４に保持される。
次いで、第１のフォトダイオードＰＤ１０の蓄積電荷に応じた信号が読み出され、信号保持部２４０の信号保持キャパシタＣＨ２１に保持される。
【0196】
そして、たとえばカラム読み出し回路４０において、差動で同時並列的に供給される画素信号ｐｉｘｏｕｔの読み出しリセット信号ＶＲＳＴと読み出し信号ＶＳＩＧに対する増幅処理、ＡＤ変換処理が行われ、また、両信号の差分｛ＶＲＳＴ－ＶＳＩＧ｝がとられてＣＤＳ処理が行われる。
【0197】
同様に、第２のフォトダイオードＰＤ１１の蓄積電荷に応じた信号が読み出され、信号保持部２３０の信号保持キャパシタＣＨ２２に保持される。すなわち、第２のフォトダイオードＰＤ１１に対する信号読み出し、信号保持、ＣＤＳ処理、ＡＤ変換処理等が同様に行われる。
次に、第３のフォトダイオードＰＤ１２の蓄積電荷に応じた信号が読み出され、信号保持部２３０の信号保持キャパシタＣＨ２３に保持される。すなわち、第３のフォトダイオードＰＤ１２に対する信号読み出し、信号保持、ＣＤＳ処理、ＡＤ変換処理等が同様に行われる。
次に、第４のフォトダイオードＰＤ１３の蓄積電荷に応じた信号が読み出され、信号保持部２３０の信号保持キャパシタＣＨ２４に保持される。すなわち、第４のフォトダイオードＰＤ１３に対する信号読み出し、信号保持、ＣＤＳ処理、ＡＤ変換処理等が同様に行われる。
結果として、第１のフォトダイオードＰＤ１０、第２のフォトダイオードＰＤ１１、第３のフォトダイオードＰＤ１２、および第４のフォトダイオードＰＤ１３のそれぞれ低ノイズで読み出された画素信号が歪みのない、たとえば位相差情報として処理される。
次に、第３のフォトダイオードＰＤ１２の蓄積電荷に応じた信号が読み出され、信号保持部２３０の信号保持キャパシタＣＨ２３に保持される。すなわち、第３のフォトダイオードＰＤ１２に対する信号読み出し、信号保持、ＣＤＳ処理、ＡＤ変換処理等が同様に行われる。
次に、第４のフォトダイオードＰＤ１３の蓄積電荷に応じた信号が読み出され、信号保持部２３０の信号保持キャパシタＣＨ２４に保持される。すなわち、第４のフォトダイオードＰＤ１３に対する信号読み出し、信号保持、ＣＤＳ処理、ＡＤ変換処理等が同様に行われる。
結果として、第１のフォトダイオードＰＤ１０、第２のフォトダイオードＰＤ１１、第３のフォトダイオードＰＤ１２、および第４のフォトダイオードＰＤ１３のそれぞれ低ノイズで読み出された画素信号が歪みのない、たとえば位相差情報として処理される。
【0198】
ピクセルゲインは蓄積トランジスタＢＩＮ１０－Ｔｒ（ＢＩＮスイッチ）により制御が可能でＰＤ信号量（照度）に合わせて制御することが可能で、広いレンジでのＰＤＡＦ信号処理が可能すなわちＨＤＲでのＰＤＡＦ(Phase Detection Auto Focus)機能が可能となる。
【0199】
なお、図２２（Ａ）、図２３（Ａ）～（Ｃ）に示すように、蓄積期間開始時刻が既存のローリング読み出しの場合は、画素の行方向（Ｙ方向）の位置により異なるため、位相差情報が垂直座標により異なる。
特に対象物が高速で動いている場合には、画素アレイの上端と下端で読み出すタイミングが異なり、対象物の位置によって、位相差情報が異なるため、位相差情報に歪みが生じる。
これに対して、グローバルシャッタの場合には、図２２（Ｂ）、図２４（Ａ）～（Ｃ）に示すように、この問題が解決され、動画においても位相差情報の歪みは発生しない。
特に対象物が高速で動いている場合には、画素アレイの上端と下端で読み出すタイミングが異なり、対象物の位置によって、位相差情報が異なるため、位相差情報に歪みが生じる。
これに対して、グローバルシャッタの場合には、図２２（Ｂ）、図２４（Ａ）～（Ｃ）に示すように、この問題が解決され、動画においても位相差情報の歪みは発生しない。
【0200】
また、本第４の実施形態においては、画素内にメモリ部としての信号保持部２３０を配置したことにより、第１の光電変換素子である第１のフォトダイオードＰＤ１０の蓄積電荷、第２の光電変換素子である第２のフォトダイオードＰＤ１１の蓄積電荷、第３の光電変換素子である第３のフォトダイオードＰＤ１２の蓄積電荷、および第４の光電変換素子である第４のフォトダイオードＰＤ１３の蓄積電荷の読み出し情報のほぼ同時取り込みが可能となるが、フォトダイオードＰＤにＡＢ（アンチブルーミング）ゲートとしのシャッタゲートトランジスタＳＧ１０－Ｔｒ，ＳＧ１１－Ｔｒ，ＳＧ１２－Ｔｒ，ＳＧ１３－Ｔｒを配置したことにより、片方の信号（たとえばＰＤ１１）読みだし時に片側の信号（ＰＤ１０）の信号の混入を防ぐことが可能となり、正常な光電変換特性を得ることができる。
【0201】
以上説明したように、本第４の実施形態によれば、固体撮像装置１０Ｃは、画素部２０Ｃにおいて、画素として光電変換読み出し部２２０および信号保持部２３０を含み、グローバルシャッタの動作機能を持ち、かつ実質的に広ダイナミックレンジ化、高フレームレート化を実現することを可能とする、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
【0202】
したがって、本第４の実施形態の固体撮像装置１０Ｃによれば、グローバルシャッタを実現することができることはもとより、蓄積期間にフォトダイオードから溢れ出る電荷をリアルタイムに利用することから、広ダイナミックレンジ化、高フレームレート化を実現することが可能となる。
また、本第４の実施形態によれば、実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
また、本第４の実施形態によれば、実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
【0203】
また、本第４の実施形態の固体撮像装置１０Ｃによれば、構成の複雑化を防止しつつ、レイアウト上の面積効率の低下を防止することができる。
【0204】
また、本第４の実施形態に係る固体撮像装置１０Ｃは、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
したがって、本第４の実施形態において、第１の基板１１０側を、基本的に、ＮＭＯＳ系の素子だけで形成すること、および、画素アレイにより有効画素領域を最大限に拡大することにより、コストあたりの価値を最大限に高めることができる。
したがって、本第４の実施形態において、第１の基板１１０側を、基本的に、ＮＭＯＳ系の素子だけで形成すること、および、画素アレイにより有効画素領域を最大限に拡大することにより、コストあたりの価値を最大限に高めることができる。
【0205】
なお、上記説明では、積層型のアナロググローバルシャッタ機能を持つ固体撮像装置について説明した。
ただし、本発明は、たとえば各画素に比較器を含むＡＤＣ（さらにはメモリ部）を配置して、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタをも実現可能にするデジタル画素（ピクセル）センサ（ＤＰＳ）を持つ固体撮像装置にも適用することが可能である。
ただし、本発明は、たとえば各画素に比較器を含むＡＤＣ（さらにはメモリ部）を配置して、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタをも実現可能にするデジタル画素（ピクセル）センサ（ＤＰＳ）を持つ固体撮像装置にも適用することが可能である。
【0206】
以上説明した固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
【0207】
図２５は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載し
た電子機器の構成の一例を示す図である。
た電子機器の構成の一例を示す図である。
【0208】
本電子機器３００は、図２５に示すように、本実施形態に係る固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃが適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。
【0209】
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
【0210】
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
【符号の説明】
【0211】
１０，１０Ａ，１０Ｂ，１０Ｃ・・・固体撮像装置、２０・・・画素部、ＰＤ１０・・・第１のフォトダイオード、ＰＤ１１・・・第２のフォトダイオード、ＰＤ１２・・・第３のフォトダイオード、ＰＤ１３・・・第４のフォトダイオード、ＴＧ０－Ｔｒ・・・第１０の転送トランジスタ、ＴＧ１１－Ｔｒ・・・第２の転送トランジスタ、ＴＧ１２－Ｔｒ・・・第３の転送トランジスタ、ＴＧ１３－Ｔｒ・・・第４の転送トランジスタ、ＳＧ１０－Ｔｒ・・・第１のシャッタゲートトランジスタ、ＳＧ１１－Ｔｒ・・・第２のシャッタゲートトランジスタ、ＳＧ１２２－Ｔｒ・・・第３のシャッタゲートトランジスタ、ＳＧ１３－Ｔｒ・・・第４のシャッタゲートトランジスタ、ＦＤ１０・・・フローティングディフュージョン、ＲＳＴ１０－Ｔｒ・・・リセットトランジスタ、ＳＦ１０－Ｔｒ・・・ソースフォロワトランジスタ、ＢＩＮ１０－Ｔｒ・・・蓄積トランジスタ、ＣＳ・・・蓄積キャパシタ、２２０・・・光電変換読み出し部、２３０・・・信号保持部、３０・・・垂直走査回路、４０・・・出力回路、５０・・・タイミング制御回路、６０・・・読み出し部、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】