特許 7603434 抵抗回路及び当該抵抗回路を備える電流検出回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-12

(45)【発行日】2024-12-20

(54)【発明の名称】抵抗回路及び当該抵抗回路を備える電流検出回路

(51)【国際特許分類】

   H01L 21/822 20060101AFI20241213BHJP

   H01L 27/04 20060101ALI20241213BHJP

   G01R 19/00 20060101ALI20241213BHJP

   G05F 3/24 20060101ALI20241213BHJP

【ＦＩ】

H01L27/04 V

H01L27/04 P

G01R19/00 P

G05F3/24 A

【請求項の数】 4

(21)【出願番号】P 2020207210

(22)【出願日】2020-12-15

(65)【公開番号】P2022094379

(43)【公開日】2022-06-27

【審査請求日】2023-07-25

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】坂口 薫

【審査官】戸川 匠

(56)【参考文献】

【文献】特開２０１３－１５３１２９（ＪＰ，Ａ）

【文献】特開２０１９－１１７８５８（ＪＰ，Ａ）

【文献】特開２０１３－２２９５０９（ＪＰ，Ａ）

【文献】特開平０３－１３９８７３（ＪＰ，Ａ）

【文献】特開２００６－０１２９６８（ＪＰ，Ａ）

【文献】国際公開第２０１４／０４１９５０（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ １９／００

Ｇ０５Ｆ ３／２４

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

第一端子と第二端子との間に接続され、抵抗値が可変な抵抗回路であって、
基準抵抗と、前記基準抵抗と直列に接続された直列可変抵抗群と、前記基準抵抗と並列に接続された並列可変抵抗群と、を備え、
前記直列可変抵抗群は、互いに直列に接続されるＮ個の並列可変抵抗ユニットを有し、前記Ｎ個の並列可変抵抗ユニットは、それぞれ、抵抗と、この抵抗と並列に接続されるトリミング素子と、を有し、
前記並列可変抵抗群は、互いに並列に接続されるＭ個の直列可変抵抗ユニットを有し、前記Ｍ個の直列可変抵抗ユニットは、それぞれ、抵抗と、この抵抗と直列に接続されるトリミング素子と、を有し、
前記Ｍ及び前記Ｎは、何れも１以上の整数であって、
前記基準抵抗の抵抗値をＲ_０、前記基準抵抗と前記並列可変抵抗群の合成抵抗をＲ_ｐａｒａ，前記Ｎ個の並列可変抵抗ユニットに含まれる抵抗の抵抗値の内で最も小さい抵抗値をＲ_１min、前記Ｍ個の直列可変抵抗ユニットに含まれる抵抗の抵抗値の内で最も大きい抵抗値をＲ_２max、とした場合に、式（１）の不等式が成立する、
ことを特徴とする抵抗回路。

【数1】

【請求項2】

前記基準抵抗の抵抗値をＲ_０、前記基準抵抗と前記並列可変抵抗群の合成抵抗をＲ_ｐａｒａ，前記Ｎ個の並列可変抵抗ユニットに含まれる抵抗の抵抗値の内で最も小さい抵抗値をＲ_１minとした場合に、式（２）の不等式が成立する、請求項１に記載の抵抗回路。

【数2】

【請求項3】

前記抵抗回路は、ポリシリコン層を含む半導体で形成され、
前記基準抵抗と、前記Ｎ個の並列可変抵抗ユニットが有する抵抗と、前記Ｍ個の直列可変抵抗ユニットが有する抵抗とは、前記半導体に含まれる同じポリシリコン層で形成される、請求項１又は２に記載の抵抗回路。

【請求項4】

出力トランジスタに流れる電流を検出する電流検出回路であって、
請求項１から３の何れか一項に記載される抵抗回路と、
前記出力トランジスタと、を備え、
前記抵抗回路は、前記出力トランジスタに流れる電流に比例する電流が流れるように調整された抵抗値を有し、前記抵抗回路の両端に発生する電圧を出力端子へ供給することを特徴とする電流検出回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、抵抗回路及び当該抵抗回路を備える電流検出回路に関する。

【背景技術】

【0002】

半導体集積回路の抵抗回路について、シリコン基板上に絶縁層を設け、その絶縁層上に形成されるポリシリコン層を抵抗素子として用いる技術がある。抵抗素子として用いられるポリシリコンの抵抗値の温度依存性は、ポリシリコンへ不純物をイオン注入する際のドーズ量によって変化することが知られている（例えば、特許文献１参照）。

【0003】

従って、温度依存性の小さいポリシリコンの抵抗素子を得るためには、ポリシリコン層へのドーズ量は一定の範囲内に制御されなければならない。一方、ポリシリコンのシート抵抗値（面積あたりの抵抗値）はドーズ量に依存する。そのため、温度依存性の小さいポリシリコン抵抗のシート抵抗値は一定の範囲に収まる。

【0004】

また、定電圧出力回路を半導体集積回路で形成する場合、例えば、抵抗回路の抵抗値をトリミング素子によってトリミングすることで変更し、分圧回路の分圧比を所望の値に設定している。

【0005】

具体的には、単位抵抗の抵抗値を１Ｒとした時、例えば１／１６Ｒ，１／８Ｒ，１／４Ｒ，１／２Ｒ，１Ｒといった抵抗を直列に接続し、各抵抗と並列にそれぞれヒューズが設けられている。それらのヒューズを製造時のトリミング工程において任意に切断することで、抵抗回路全体の合成抵抗を所望の抵抗値に設定している。ヒューズを並列に接続する各抵抗の抵抗値を単位抵抗の２のｎ乗（ｎは連続する整数）とすることで、ほぼ連続的な抵抗値の範囲内において、所望の抵抗値を有する抵抗回路を得ることができる。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２０２０－２１９０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

半導体集積回路で電流検出回路を実現する場合、主に数ｍＡ（ミリアンペア）～数１００ｍＡの範囲の電流を検出する方法として、電流検出用の抵抗回路に電流を流して発生する電圧を計測することで電流センシングが行われる。このような電流検出用の抵抗回路には、抵抗値の温度依存性が小さいことに加え、抵抗回路は、検出したい電流値に応じて、高い抵抗値から低い抵抗値に渡る広い範囲で精度良く抵抗値を調整可能であることが求められる。

【0008】

しかしながら、抵抗値が変更可能な従前の抵抗回路の場合、抵抗値を精度よく調整するためには、ヒューズと並列に接続される抵抗の最小抵抗値を小さくする必要がある。ポリシリコンで形成される抵抗素子は、上述したように、温度依存性が小さい場合のシート抵抗値は一定であるため、単位抵抗の抵抗値を任意に小さくすることができない。

【0009】

抵抗回路の最小抵抗値をより小さくする技術としては、例えば、並列に接続する抵抗の本数を増やす技術及び単位抵抗の長さＬを短く単位抵抗の幅Ｗを広くする技術がある。

【0010】

しかしながら、並列に接続する抵抗の本数を増やす技術を適用する場合、単位抵抗の抵抗値１Ｒに対してより小さいｎの抵抗値、すなわち１／３２Ｒ、１／６４Ｒ、１／１２８Ｒといったより小さい抵抗値を実現するには、それぞれ３２本、６４本、１２８本といった抵抗素子を並列に接続する構成が必要となる。このような抵抗素子を並列に接続する構成では、非常に多くの抵抗素子を含むため、回路面積が大きくなり、ひいては半導体チップのコスト上昇を招いてしまう。

【0011】

また、単位抵抗の長さＬを短く、単位抵抗の幅Ｗを広くする技術を採用して単位抵抗の抵抗値を小さくする場合、抵抗回路全体の抵抗値をより高い抵抗値に調整するための直列抵抗の本数が増えてしまう。この場合も、回路面積が大きくなるため、半導体チップのコスト上昇を招いてしまう。

【0012】

本発明は、上記課題に鑑みてなされたものであり、温度依存性が小さく、高い抵抗値から低い抵抗値まで広い範囲で抵抗値をほぼ連続的に調整可能で、回路面積が小さい抵抗回路及び当該抵抗回路を備える電流検出回路を提供することを目的とする。

【課題を解決するための手段】

【0013】

本発明の実施形態に係る抵抗回路は、第一端子と第二端子との間に接続され、抵抗値が可変な抵抗回路であって、基準抵抗と、前記基準抵抗と直列に接続された直列可変抵抗群と、前記基準抵抗と並列に接続された並列可変抵抗群と、を備え、前記直列可変抵抗群は、互いに直列に接続されるＮ個の並列可変抵抗ユニットを有し、Ｎ個目の前記並列可変抵抗ユニットは、第Ｎ抵抗と、前記第Ｎ抵抗と並列に接続される第Ｎトリミング素子と、を有し、前記並列可変抵抗群は、互いに並列に接続されるＭ個の直列可変抵抗ユニットを有し、Ｍ個目の前記直列可変抵抗ユニットは、第Ｍ抵抗と、前記第Ｍ抵抗と直列に接続される第Ｍトリミング素子と、を有し、前記Ｍ及び前記Ｎは、何れも１以上の整数であって、前記基準抵抗の抵抗値をＲ _０ 、前記基準抵抗と前記並列可変抵抗群の合成抵抗をＲ _ｐａｒａ ，前記Ｎ個の並列可変抵抗ユニットに含まれる抵抗の抵抗値の内で最も小さい抵抗値をＲ _１min 、前記Ｍ個の直列可変抵抗ユニットに含まれる抵抗の抵抗値の内で最も大きい抵抗値をＲ _２max 、とした場合に、式（１）の不等式が成立することを特徴とする。

【数1】

【発明の効果】

【0014】

本発明によれば、温度依存性が小さく、高い抵抗値から低い抵抗値まで広い範囲で抵抗値をほぼ連続的に調整可能で面積が小さい抵抗回路及び当該抵抗回路を備える電流検出回路を提供することができる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施形態の抵抗回路の一般化した構成（並列可変抵抗ユニット：Ｎ個、直列可変抵抗ユニット：Ｍ個）を示した回路図である。

【図2】本実施形態の抵抗回路における並列可変抵抗ユニットの構成例を示した回路図である。

【図3】本実施形態の抵抗回路における直列可変抵抗ユニットの構成例を示した回路図である。

【図4】本実施形態の抵抗回路の具体的な構成例（並列可変抵抗ユニット：５個、直列可変抵抗ユニット：５個）を示した回路図である。

【図5】本実施形態の抵抗回路の具体的な構成例（並列可変抵抗ユニット：５個、直列可変抵抗ユニット：５個）における抵抗の本数を説明する表である。

【図6】比較例の抵抗回路における抵抗の本数を説明する表である。

【図7】本実施形態の抵抗回路を備えた電流検出回路の構成例を示した回路図である。

【発明を実施するための形態】

【0016】

以下、本発明の実施形態に係る抵抗回路及び当該抵抗回路を備えた電流検出回路について、図面を参照して説明する。

【0017】

図１は、本実施形態に係る抵抗回路の一例である抵抗回路１００の一般化した構成（並列可変抵抗ユニットＮ個、直列可変抵抗ユニットＭ個、Ｎ及びＭは共に１以上の整数）を示した回路図である。

【0018】

抵抗回路１００は、第一端子１と、第二端子２と、基準抵抗Ｒ０と、基準抵抗Ｒ０と直列に接続された直列可変抵抗群１０と、基準抵抗Ｒ０と並列に接続された並列可変抵抗群２０と、を備えている。

【0019】

基準抵抗Ｒ０は、第一端Ｒ０ａと第二端Ｒ０ｂとを両端とし、長さＬ及び幅Ｗのポリシリコン層を含む抵抗素子を有している。基準抵抗Ｒ０の抵抗素子は、単一の抵抗素子、又は直列若しくは並列に接続された複数の抵抗素子によって構成されている。

【0020】

ここで、基準抵抗Ｒ０と同じポリシリコン層で形成され、基準抵抗Ｒ０と同じ長さ及び幅である長さＬ及び幅Ｗの抵抗素子を「単位抵抗」と呼称する。さらに、ポリシリコン層は、理想的な温度依存性がゼロになるように製造時のイオン注入のドーズ量が調整されているものとする。

【0021】

直列可変抵抗群１０は、第一端子１と接続される第一端１０ａと、Ｎ個の並列可変抵抗ユニットＲＰ（１）～ＲＰ（Ｎ）と、基準抵抗Ｒ０の第一端Ｒ０ａと接続される第二端１０ｂと、を備えている。

【0022】

Ｎ個の並列可変抵抗ユニットＲＰ（１）～ＲＰ（Ｎ）は、第一端１０ａから第二端１０ｂへ向かう順に、並列可変抵抗ユニットＲＰ（１）、並列可変抵抗ユニットＲＰ（２）、…（中略）…、並列可変抵抗ユニットＲＰ（Ｎ－１）及び並列可変抵抗ユニットＲＰ（Ｎ）が直列に接続されている。

【0023】

並列可変抵抗群２０は、基準抵抗Ｒ０の第一端Ｒ０ａと接続される第一端２０ａと、Ｍ個の直列可変抵抗ユニットＲＳ（１）～ＲＳ（Ｍ）と、基準抵抗Ｒ０の第二端Ｒ０ｂと接続される第二端２０ｂと、を備えている。

【0024】

Ｍ個の直列可変抵抗ユニットＲＳ（１）～ＲＳ（Ｍ）は、第一端２０ａと第二端２０ｂとの間に、直列可変抵抗ユニットＲＳ（１）、直列可変抵抗ユニットＲＳ（２）、…（中略）…、直列可変抵抗ユニットＲＳ（Ｍ－１）及び直列可変抵抗ユニットＲＳ（Ｍ）が並列に接続されている。また、第一端２０ａ及び第二端２０ｂは、それぞれ、第一端Ｒ０ａ及び第二端Ｒ０ｂと接続されていることから、各直列可変抵抗ユニットＲＳ（１）～ＲＳ（Ｍ）は、基準抵抗Ｒ０とも並列に接続されている。

【0025】

第一端子１と第二端子２間の抵抗回路１００全体の抵抗値は、基準抵抗Ｒ０と、直列可変抵抗群１０と、並列可変抵抗群２０と、からなる合成抵抗により定まる。並列可変抵抗ユニットＲＰ（１）～ＲＰ（Ｎ）及び直列可変抵抗ユニットＲＳ（１）～ＲＳ（Ｍ）は、それぞれ、後述するように、トリミング素子を有している。並列可変抵抗ユニットＲＰ（１）～ＲＰ（Ｎ）及び直列可変抵抗ユニットＲＳ（１）～ＲＳ（Ｍ）の各々は、トリミング素子を接続状態とするか非接続状態とするかによって、抵抗値を調整可能に構成されている。

【0026】

図２は、並列可変抵抗ユニットＲＰ（Ｘ）の構成例を示した回路図である。
Ｎ個の並列可変抵抗ユニットＲＰ（１）～ＲＰ（Ｎ）は、それぞれ、抵抗Ｒ１［１］～Ｒ１［Ｎ］と、抵抗Ｒ１［１］～Ｒ１［Ｎ］と並列に接続されるトリミング素子Ｔ１［１］～Ｔ１［Ｎ］と、を有している。すなわち、第Ｘ個目の並列可変抵抗ユニットＲＰ（Ｘ）は、それぞれ、抵抗としての抵抗Ｒ１［Ｘ］と、抵抗Ｒ１［Ｘ］と並列に接続されるトリミング素子としてのトリミング素子Ｔ１［Ｘ］と、を有している。ここで、Ｘは１≦Ｘ≦Ｎを満たす整数である。

【0027】

並列可変抵抗ユニットＲＰ（Ｘ）の一方の端子は、トリミング素子Ｔ１［Ｘ］の第一端と、抵抗Ｒ１［Ｘ］の第一端と、に接続される。並列可変抵抗ユニットＲＰ（Ｘ）の他方の端子は、トリミング素子Ｔ１［Ｘ］の第二端と、抵抗Ｒ１［Ｘ］の第二端と、に接続される。

【0028】

ここで、抵抗Ｒ１［Ｘ］は、一つの単位抵抗又は直列若しくは並列に接続された複数の単位抵抗によって構成される。トリミング素子Ｔ１［Ｘ］は、接続状態から非接続状態への切り替えが可能な素子であって、例えば、ヒューズである。ヒューズは、トリミング工程前の初期状態において、接続状態である。また、ヒューズの抵抗値は、抵抗Ｒ１［Ｘ］の抵抗値に対して十分に小さい。従って、接続状態にあるヒューズと抵抗Ｒ１［Ｘ］の合成抵抗は、ヒューズの抵抗値にほぼ一致する。

【0029】

トリミング工程において、トリミング素子Ｔ１［Ｘ］が非接続状態、すなわちヒューズが切断されると、ヒューズは、抵抗Ｒ１［Ｘ］の抵抗値より遥かに高い抵抗値となる。従って、非接続状態にあるヒューズと抵抗Ｒ１［Ｘ］の合成抵抗は、抵抗Ｒ１［Ｘ］の抵抗値にほぼ一致する。このように、ヒューズの加工（切断）の有無、すなわちトリミング素子Ｔ１［Ｘ］の接続状態及び非接続状態によって、並列可変抵抗ユニットＲＰ（Ｘ）の抵抗値は変更される。

【0030】

図３は、直列可変抵抗ユニットＲＳ（Ｘ）の構成例を示した回路図である。
Ｍ個の直列可変抵抗ユニットＲＳ（１）～ＲＳ（Ｍ）は、それぞれ、抵抗Ｒ２［１］～Ｒ２［Ｍ］と、抵抗Ｒ２［１］～Ｒ２［Ｍ］と直列に接続されるトリミング素子Ｔ２［１］～Ｔ２［Ｍ］と、を有している。すなわち、第Ｘ個目の直列可変抵抗ユニットＲＳ（Ｘ）は、それぞれ、抵抗としての抵抗Ｒ２［Ｘ］と、抵抗Ｒ２［Ｘ］と直列に接続されるトリミング素子としてのトリミング素子Ｔ２［Ｘ］と、を有している。ここで、Ｘは１≦Ｘ≦Ｍを満たす整数である。

【0031】

直列可変抵抗ユニットＲＳ（Ｘ）の一方の端子は、トリミング素子Ｔ２［Ｘ］の第一端に接続される。トリミング素子Ｔ２［Ｘ］の第二端は、抵抗Ｒ２［Ｘ］の第一端に接続される。抵抗Ｒ２［Ｘ］の第二端は、直列可変抵抗ユニットＲＳ（Ｘ）の他方の端子に接続される。

【0032】

ここで、抵抗Ｒ２［Ｘ］は、一つの単位抵抗又は直列若しくは並列に接続された複数の単位抵抗によって構成される。トリミング素子Ｔ２［Ｘ］は、接続状態から非接続状態への切り替えが可能な素子であって、例えば、ヒューズである。ヒューズの抵抗値は、抵抗Ｒ２［Ｘ］の抵抗値に対して十分に小さい。従って、トリミング素子Ｔ２［Ｘ］としてのヒューズと抵抗Ｒ２［Ｘ］の合成抵抗は、抵抗Ｒ２［Ｘ］の抵抗値にほぼ一致する。

【0033】

トリミング工程において、トリミング素子Ｔ２［Ｘ］が非接続状態、すなわちヒューズが切断されると、ヒューズは、抵抗Ｒ２［Ｘ］の抵抗値より遥かに高い抵抗値となる。従って、非接続状態にあるヒューズと抵抗Ｒ２［Ｘ］の合成抵抗は、抵抗Ｒ２［Ｘ］の抵抗値より遥かに高い抵抗値となる。このように、ヒューズの加工（切断）の有無、すなわちトリミング素子Ｔ２［Ｘ］の接続状態及び非接続状態によって、直列可変抵抗ユニットＲＳ（Ｘ）の抵抗値は変更される。

【0034】

抵抗回路１００は、高い抵抗値から低い抵抗値まで広い範囲の全範囲に渡って精度良く抵抗値を調整可能に構成されることが好ましい。高い抵抗値から低い抵抗値まで広い範囲の全範囲に渡って精度良く抵抗値を調整可能にすることを考慮すれば、抵抗回路１００は、下記式（１）を満たすように構成されるのが好ましい。下記式（１）において、Ｒ₀は基準抵抗Ｒ０の抵抗値、Ｒ_paraは基準抵抗Ｒ０とトリミング前の並列可変抵抗群２０の合成抵抗値、Ｒ_1minは抵抗Ｒ１［１］～Ｒ１［Ｎ］の抵抗値のうち最も小さい抵抗値、Ｒ_2maxは抵抗Ｒ２［１］～Ｒ２［Ｍ］の抵抗値のうち最も大きい抵抗値、である。

【0035】

【数1】

【0036】

上記式（１）に従う抵抗回路１００によれば、特定のトリミングをした後にとり得る抵抗値の領域で調整精度が悪化することがない。すなわち、広い範囲でほぼ連続的に精度よく抵抗値を調整することができる。

【0037】

また、抵抗回路１００の面積の増加を抑制する観点では、直列可変抵抗群１０と並列可変抵抗群２０による抵抗値の調整範囲の重複を小さくすることが有効である。抵抗回路１００の回路面積を適正な範囲内に抑えることを考慮すれば、抵抗回路１００は、下記式（２）を満たすように構成されることが好ましい。なお、下記式（２）におけるＲ₀、Ｒ_para及びＲ_1minは、上記式（１）と同じである。

【0038】

【数2】

【0039】

上記式（２）に従う抵抗回路１００によれば、直列可変抵抗群１０と並列可変抵抗群２０による抵抗値の調整範囲の重複を小さくすることができ、ひいては回路面積の増加を抑制することができる。

【0040】

上記式（１）及び上記式（２）を共に満たすように、抵抗回路１００が構成されれば、上記式（１）又は上記式（２）を満たすように構成された抵抗回路１００よりもさらに好ましい。上記式（１）及び上記式（２）を共に満たす抵抗回路１００は、高い抵抗値から低い抵抗値まで広い範囲の全範囲に渡って精度良く抵抗値を調整でき、さらに回路面積の増加を抑制することができる。

【0041】

抵抗回路１００の抵抗値の調整範囲は、トリミング素子Ｔ１［１］～Ｔ１［Ｎ］及びトリミング素子Ｔ２［１］～Ｔ２［Ｍ］が全て接続状態から全て非接続（切断）状態の範囲となる。調整可能な最小の抵抗値をＲ_100min、最大の抵抗値をＲ_100maxとし、ヒューズの抵抗値を無視した場合、Ｒ_100min及びＲ_100maxは、それぞれ、下記式（３）及び下記式（４）となる。ここで、Ｘは１≦Ｘ≦Ｎを満たす整数である。

【0042】

【数3】

【0043】

抵抗回路１００は、その抵抗値を、Ｒ_100minからＲ_100maxの範囲内で調整可能である。抵抗回路１００の抵抗値の調整可能な範囲は、並列可変抵抗ユニットＲＰ（１）～（Ｎ）の個数を表すＮ又は直列可変抵抗ユニットＲＳ（１）～（Ｍ）の個数を表すＭの設計値、及び各抵抗の本数を変更することによって容易に変更できる。

【0044】

また、抵抗回路１００の合成抵抗は、抵抗値Ｒ_2maxの抵抗を含む直列可変抵抗ユニットのトリミングによって、最も微小な抵抗値の調整が可能となるため、より抵抗値を微小な精度で調整したい場合、直列可変抵抗ユニットＲＳ（Ｍ）内の抵抗Ｒ２［Ｍ］の抵抗値を高くすることで可能となる。

【0045】

従前の抵抗回路では、ヒューズと並列に接続された抵抗の抵抗値を小さくすることで調整精度を高めていたが、ヒューズの抵抗値と抵抗の抵抗値が近い値になるため、トリミングによる抵抗値の変化に狙いからの誤差が生じる。また、ヒューズはポリシリコン抵抗と異なるドーズ量でイオン注入されたり、サリサイド化して形成されたりするため、抵抗値の温度依存性が異なる。そのため、抵抗回路の温度依存性も悪化している。

【0046】

これに対して、上述した構成を有する抵抗回路１００であれば、抵抗値の調整精度を高めるために、直列可変抵抗ユニットＲＳ（Ｘ）内の抵抗Ｒ２［Ｘ］の抵抗値を高めればよい。いくら抵抗値の調整精度を高めてもヒューズＴ２［Ｘ］の抵抗値と抵抗Ｒ２［Ｘ］の抵抗値が近付くことはないため、抵抗値の変化に大きな誤差は生じず、温度依存性の悪化も生じない。従って、抵抗回路１００によれは、抵抗回路１００の抵抗値の調整精度を任意に高めることができる。

【0047】

図４は、抵抗回路１００の具体的な一例である抵抗回路１００ａの構成例を示した回路図である。

【0048】

抵抗回路１００ａは、上述した式（１）を満たすとともに、Ｎ＝５、Ｍ＝５として構成された抵抗回路１００である。抵抗回路１００ａにおいて、基準抵抗Ｒ０は、抵抗Ｒ０１と抵抗Ｒ０２とを並列接続して構成されている。抵抗Ｒ０１と抵抗Ｒ０２とを並列接続された基準抵抗Ｒ０の抵抗値Ｒ₀は、１／２Ｒと表現する。

【0049】

直列可変抵抗群１０内の各並列可変抵抗ユニットの抵抗の抵抗値は、それぞれ、ＲＰ（１）内は４Ｒ、ＲＰ（２）内は２Ｒ、ＲＰ（３）内は１Ｒ、ＲＰ（４）内は１／２Ｒ、ＲＰ（５）内は１／４Ｒ、である。

【0050】

並列可変抵抗群２０内の各直列可変抵抗ユニットの抵抗の抵抗値はそれぞれ、ＲＳ（１）内は１Ｒ、ＲＳ（２）内は２Ｒ、ＲＳ（３）内は４Ｒ、ＲＳ（４）内は８Ｒ、ＲＳ（５）内は１６Ｒ、である。

【0051】

上述した直列可変抵抗群１０及び並列可変抵抗群２０を備える抵抗回路１００ａでは、上述した式（１）の左辺を計算すると約０．０１１となり、上述した式（１）の不等式が成立する。また、上述した式（２）の左辺を計算すると約０．１４となり、上述した式（２）の不等式も成立する。従って、抵抗回路１００ａは、高い抵抗値から低い抵抗値まで広い範囲の全範囲に渡って精度良く抵抗値を調整でき、さらに回路面積の増加を抑えて構成されている。

【0052】

図５及び図６は、抵抗回路１００及び比較例の抵抗回路における抵抗の本数を説明する表である。

【0053】

ここで、比較例の抵抗回路（不図示）とは、抵抗回路１００と同数である１０個の可変抵抗ユニットを有し、抵抗回路１００ａと同等の最小調整精度をもつように構成された抵抗回路である。具体的に説明すれば、比較例の抵抗回路は、抵抗回路１００ａに対して、直列可変抵抗群１０及び並列可変抵抗群２０に代わりに、並列可変抵抗ユニットＲＰ（１）～ＲＰ（１０）に相当する可変抵抗ユニットＲｃＰ（１）～ＲｃＰ（１０）を備えて構成されている。また、比較例の抵抗回路は、抵抗回路１００ａに対して、基準抵抗Ｒ０の代わりに、基準抵抗Ｒ０と並列可変抵抗群２０との合成抵抗の抵抗値にほぼ等しい抵抗値の基準抵抗Ｒｃ０を備えて構成されている。

【0054】

抵抗回路１００ａでは、基準抵抗Ｒ０と、各並列可変抵抗ユニットＲＰ（１）～ＲＰ（５）と、各直列可変抵抗ユニットＲＳ（１）～ＲＳ（５）との抵抗の合計本数は、４６本である（図５参照）。一方、比較例の抵抗回路は、基準抵抗Ｒｃ０と、可変抵抗ユニットＲｃＰ（１）～ＲｃＰ（１０）との抵抗の合計本数は、２６５本である（図６参照）。

【0055】

抵抗回路１００ａと比較例の抵抗回路とを比べると、抵抗回路１００ａの抵抗の合計本数（４６本）は、比較例の抵抗回路の抵抗の合計本数（２６５本）に対して、約１７％と概ね６分の１に低減することができる。換言すれば、抵抗回路１００ａは、抵抗素子による回路面積を、比較例の抵抗回路の抵抗素子による回路面積に対して、概ね６分の１に抑えることができるため、半導体チップのコスト増加を抑えることができる。

【0056】

また、抵抗回路１００ａは、最小の抵抗値が１／４Ｒである。これに対して、比較例の抵抗回路は、最小の抵抗値が１／１２８Ｒである。比較例の抵抗回路の最小の抵抗値（＝１／１２８Ｒ）と抵抗回路１００ａの最小の抵抗値（＝１／４Ｒ）とを比べると、比較例の抵抗回路の最小の抵抗値は、抵抗回路１００ａの最小の抵抗値に対して１／３２倍と非常に小さいため、抵抗回路１００ａよりもヒューズの抵抗値の影響でトリミング後の抵抗回路の抵抗値に大きな誤差が発生しやすい。すなわち、抵抗回路１００ａは、比較例の抵抗回路に対して、トリミング後の抵抗回路１００ａの抵抗値の誤差を小さくすることができる。

【0057】

次に、本実施形態の抵抗回路を備えた電流検出回路について説明する。
図７は、本実施形態の電流検出回路の一例である電流検出回路２００の構成例を示した回路図である。

【0058】

電流検出回路２００は、電源端子３と、接地端子４と、センス出力端子５と、本実施形態の抵抗回路の一例である抵抗回路１００と、負荷１０１と、センストランジスタ１１０と、出力トランジスタ１１１と、ＰＭＯＳトランジスタ１１２と、ゲート駆動回路１２０と、電流センスアンプ１２１と、を備えている。また、電流検出回路２００は、出力トランジスタ１１１に流れる出力電流Ｉｏｕｔを検出し、検出した出力電流Ｉｏｕｔに比例する電流が抵抗回路１００に流れることによって変換される電圧をセンス出力端子５に供給するように構成されている。

【0059】

続いて、電流検出回路２００の接続について説明する。
センストランジスタ１１０は、ソースが電源端子３に、ゲートがゲート駆動回路１２０の出力端子と出力トランジスタ１１１のゲートに、ドレインがＰＭＯＳトランジスタ１１２のソースと電流センスアンプ１２１の反転入力端子（－）に接続されている。出力トランジスタ１１１は、ソースが電源端子３に、ドレインが負荷１０１の一方の端子と電流センスアンプ１２１の非反転入力端子（＋）に接続されている。

【0060】

負荷１０１の他方の端子は接地端子４に接続されている。電流センスアンプ１２１の出力端子はＰＭＯＳトランジスタ１１２のゲートに接続されている。ＰＭＯＳトランジスタ１１２のドレインは、抵抗回路１００の第一端子とセンス出力端子に接続されている。抵抗回路１００の第二端子は、接地端子４に接続されている。

【0061】

続いて、電流検出回路２００の動作について説明する。
出力トランジスタ１１１のソース・ドレイン間には、負荷１０１に流れる出力電流Ｉｏｕｔが流れる。電流センスアンプ１２１は、反転入力端子の電圧と非反転入力端子の電圧とが一致するようにＰＭＯＳトランジスタ１１２のゲート電圧を制御する。

【0062】

反転入力端子の電圧と非反転入力端子の電圧とが一致するようにＰＭＯＳトランジスタ１１２のゲート電圧が制御される結果、センストランジスタ１１０のドレイン電圧と、出力トランジスタ１１１のドレイン電圧とは一致する。センストランジスタ１１０と出力トランジスタ１１１とは、ソース、ゲート及びドレインの各電圧が一致するため、センストランジスタ１１０には出力トランジスタ１１１の出力電流に比例したセンス電流Ｉｓｅｎｓｅが流れる。

【0063】

センス電流Ｉｓｅｎｓｅは、ＰＭＯＳトランジスタ１１２を介して抵抗回路１００に流れ、抵抗回路１００の両端にセンス電圧Ｖｓｅｎｓｅが発生して出力端子としてのセンス出力端子５に出力される。センス電圧Ｖｓｅｎｓｅは、抵抗回路１００の抵抗によってセンス電流Ｉｓｅｎｓｅが電流電圧変換された電圧である。従って、センス電圧Ｖｓｅｎｓｅは、出力電流Ｉｏｕｔに比例しており、センス電圧Ｖｓｅｎｓｅを外部から読み取ることで出力電流を検出することができる。

【0064】

電流検出回路２００における電流検出の精度は、製造ばらつきの影響を受ける。主な要素として、抵抗回路１００の抵抗値のばらつきと、センストランジスタ１１０と出力トランジスタ１１１との特性の相対的なばらつきと、電流センスアンプの入力端子間のオフセット電圧とが、電流検出精度に影響する。電流検出回路２００は、抵抗回路１００を備えることによって、回路面積を抑えつつ電流検出範囲を広範化することができ、且つ、抵抗値のばらつきが補償されるので、精度が良好なセンス電圧Ｖｓｅｎｓｅを生成することができる。

【0065】

また、センストランジスタ１１０と出力トランジスタ１１１との特性の相対的なばらつきと、電流センスアンプの入力端子間のオフセット電圧の影響を相殺するように抵抗回路１００のトリミングを行うことで、電流検出の精度を高めることができる。

【0066】

なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階では、上述した例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更をすることができる。

【0067】

例えば、トリミング前やトリミング後の合成抵抗に影響しない範囲で、抵抗やトリミング素子の接続の順番を入れ替えてもよい。

【0068】

例えば、第一端子１と第二端子２との間に、直列可変抵抗群１０と基準抵抗Ｒ０に加えて、同じ単位抵抗で構成された抵抗値の異なる他の抵抗回路が、抵抗回路１００と直列に接続されてもよい。

【0069】

トリミング素子Ｔ１［１］～Ｔ１［Ｎ］及びトリミング素子Ｔ２［１］～Ｔ２［Ｍ］は、ヒューズに限定されるものではない。トリミング素子Ｔ１［１］～Ｔ１［Ｎ］及びトリミング素子Ｔ２［１］～Ｔ２［Ｍ］は、接続状態から非接続状態への切り替えが可能な素子であればよく、例えば、ＭＯＳ（Metal Oxide Semiconductor）トランジスタでもよい。

【0070】

トリミング素子Ｔ１［１］～Ｔ１［Ｎ］及びトリミング素子Ｔ２［１］～Ｔ２［Ｍ］としてのＭＯＳトランジスタは、そのゲート電圧を制御することによって、接続状態であるオンと非接続状態であるオフとを切り替えることができる。なお、並列可変抵抗ユニットＲＰ（Ｎ）の個数を表すＮと、直列可変抵抗ユニットＲＳ（Ｍ）の個数を表すＭとは、必ずしも異なる数である必要はなく、１以上の整数であれば同じ数でもよい。

【0071】

上述した実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0072】

１ 第一端子
２ 第二端子
１０ 直列可変抵抗群
２０ 並列可変抵抗群
Ｒ０ 基準抵抗
ＲＰ（Ｎ） 並列可変抵抗ユニット
ＲＳ（Ｍ） 直列可変抵抗ユニット
Ｒ１［Ｎ］、Ｒ２［Ｍ］ 抵抗
Ｔ１［Ｎ］、Ｔ２［Ｍ］ トリミング素子
１００、１００ａ 抵抗回路
２００ 電流検出回路
１１１ 出力トランジスタ
５ センス出力端子（出力端子）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】