特許 7603624 固体撮像素子および撮像装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-12

(45)【発行日】2024-12-20

(54)【発明の名称】固体撮像素子および撮像装置

(51)【国際特許分類】

   H04N 25/78 20230101AFI20241213BHJP

   H04N 25/707 20230101ALI20241213BHJP

【ＦＩ】

H04N25/78

H04N25/707

【請求項の数】 6

(21)【出願番号】P 2021574634

(86)(22)【出願日】2021-01-15

(86)【国際出願番号】 JP2021001376

(87)【国際公開番号】W WO2021153287

(87)【国際公開日】2021-08-05

【審査請求日】2023-12-15

(31)【優先権主張番号】P 2020015826

(32)【優先日】2020-01-31

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】村川 祐亮

(72)【発明者】

【氏名】北野 伸

(72)【発明者】

【氏名】中村 誠

(72)【発明者】

【氏名】花田 拓也

(72)【発明者】

【氏名】土本 航也

(72)【発明者】

【氏名】野田 裕貴

【審査官】櫃本 研太郎

(56)【参考文献】

【文献】特開２０１９－１９５１３５（ＪＰ，Ａ）

【文献】特開２０１８－０８５７２５（ＪＰ，Ａ）

【文献】国際公開第２０１９／０８７４７２（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ５／３０－５／３３、２３／１１

２３／２０－２３／３０、２５／００

２５／２０－２５／６１、

２５／６１５－２５／７９

Ｈ０１Ｌ ２７／１４－２７／１４８、

２９／７６２－２９／７６８

Ｈ１０Ｋ ３９／３０－３９／３８

(57)【特許請求の範囲】

【請求項1】

第１の領域に並んで配置される複数の第１の光電変換素子と、
前記第１の領域に隣接する第２の領域に並んで配置される複数の第２の光電変換素子と、
前記複数の第１の光電変換素子および前記複数の第２の光電変換素子から出力される電流をそれぞれ電圧に変換する複数の電流電圧変換回路と、
前記複数の電流電圧変換回路から出力される電圧の変化をそれぞれ検出する複数のアドレスイベント検出回路と、
を備え、
前記第２の光電変換素子に接続される前記電流電圧変換回路は、複数のトランジスタを有し、
前記複数のトランジスタが短絡されることで、前記第２の光電変換素子に接続される前記電流電圧変換回路内の電位が固定化されており、
前記第２の光電変換素子に接続される前記電流電圧変換回路は、前記第２の光電変換素子から出力される電流に基づいた信号の出力を抑制する
固体撮像素子。

【請求項2】

前記第２の領域は、前記第１の領域を囲むように設けられる
請求項１に記載の固体撮像素子。

【請求項3】

前記第２の領域の外側に設けられ、電源配線および接地配線が形成される電源供給領域をさらに備える
請求項１または２に記載の固体撮像素子。

【請求項4】

前記電源供給領域は、内部の電位が固定化されている
請求項３に記載の固体撮像素子。

【請求項5】

前記電源供給領域は、電気的に一体で構成される
請求項３に記載の固体撮像素子。

【請求項6】

固体撮像素子と、
被写体からの入射光を取り込んで前記固体撮像素子の撮像面上に結像させる光学系と、
前記固体撮像素子を制御する制御部と、を備え、
前記固体撮像素子は、
第１の領域に並んで配置される複数の第１の光電変換素子と、
前記第１の領域に隣接する第２の領域に並んで配置される複数の第２の光電変換素子と、
前記複数の第１の光電変換素子および前記複数の第２の光電変換素子から出力される電流をそれぞれ電圧に変換する複数の電流電圧変換回路と、
前記複数の電流電圧変換回路から出力される電圧の変化をそれぞれ検出する複数のアドレスイベント検出回路と、
を有し、
前記第２の光電変換素子に接続される前記電流電圧変換回路は、複数のトランジスタを有し、
前記複数のトランジスタが短絡されることで、前記第２の光電変換素子に接続される前記電流電圧変換回路内の電位が固定化されており、
前記第２の光電変換素子に接続される前記電流電圧変換回路は、前記第２の光電変換素子から出力される電流に基づいた信号の出力を抑制する
撮像装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、固体撮像素子および撮像装置に関する。

【背景技術】

【0002】

近年、画素アドレスごとに、その画素の光量がしきい値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素ごとに設けた非同期型の固体撮像素子が提案されている（たとえば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特表２０１６－５３３１４０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上記の従来技術では、かかる非同期型の固体撮像素子において、有効画素から出力される信号の品質を向上させることが困難であった。

【0005】

そこで、本開示では、有効画素から出力される信号の品質を向上させることができる固体撮像素子および撮像装置を提案する。

【課題を解決するための手段】

【0006】

本開示によれば、固体撮像素子が提供される。固体撮像素子は、複数の第１の光電変換素子と、複数の第２の光電変換素子と、複数の電流電圧変換回路と、複数のアドレスイベント検出回路とを備える。複数の第１の光電変換素子は、第１の領域に並んで配置される。複数の第２の光電変換素子は、前記第１の領域に隣接する第２の領域に並んで配置される。複数の電流電圧変換回路は、前記複数の第１の光電変換素子および前記複数の第２の光電変換素子から出力される電流をそれぞれ電圧に変換する。複数のアドレスイベント検出回路は、前記複数の電流電圧変換回路から出力される電圧の変化をそれぞれ検出する。前記第２の光電変換素子に接続される前記電流電圧変換回路および前記アドレスイベント検出回路の少なくとも一方は、前記第２の光電変換素子から出力される電流に基づいた信号の出力を抑制する。

【図面の簡単な説明】

【0007】

【図1】本開示の実施形態に係る撮像装置の一構成例を示すブロック図である。

【図2】本開示の実施形態に係る固体撮像素子の積層構造を説明するための図である。

【図3】本開示の実施形態に係る受光基板の平面構成を説明するための図である。

【図4】本開示の実施形態に係る回路基板の平面構成を説明するための図である。

【図5】本開示の実施形態に係る有効画素の構成を説明するための図である。

【図6】本開示の実施形態に係る有効画素の回路構成を示す図である。

【図7】本開示の実施形態に係る有効画素の構成を説明するための図である。

【図8】本開示の実施形態に係る固体撮像素子の断面構成を示す図である。

【図9】本開示の実施形態に係る固体撮像素子の平面構成を示す図である。

【図10】本開示の実施形態に係る有効画素およびダミー画素の回路構成を示す図である。

【図11】本開示の実施形態の変形例１に係る固体撮像素子の断面構成を示す図である。

【図12】本開示の実施形態の変形例２に係る固体撮像素子の平面構成を示す図である。

【図13】本開示の実施形態の変形例３に係る固体撮像素子の平面構成を示す図である。

【図14】本開示の実施形態の変形例４に係る固体撮像素子の平面構成を示す図である。

【図15】本開示の実施形態の変形例５に係る有効画素の回路構成を示す図である。

【図16】アドレスイベント検出部の第２構成例を示すブロック図である。

【図17】本開示に係る技術が適用される撮像システムにおける撮像装置として用いられる、第２構成例に係る撮像装置、即ち、スキャン方式の撮像装置の構成の一例を示すブロック図である。

【図18】本開示の実施形態に係る測距システムの構成の一例を示す概略図である。

【図19】回路構成の一例を示すブロック図である。

【発明を実施するための形態】

【0008】

以下に、本開示の各実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

【0009】

従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が撮像装置などで用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（たとえば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難である。

【0010】

そこで、画素アドレスごとに、その画素の光量がしきい値を超えた旨をアドレスイベントとしてリアルタイムに検出するアドレスイベント検出回路を画素ごとに設けた非同期型の固体撮像素子が提案されている。この固体撮像素子では、フォトダイオードと、アドレスイベントを検出するための複数のトランジスタとが画素ごとに配置される。

【0011】

しかしながら、上記の従来技術では、有効画素領域以外の電位がばらつくことにより、有効画素に供給される電源電圧に変動が生じることから、アドレスイベント検出回路が誤動作する場合があった。すなわち、上記の従来技術では、有効画素から出力される信号の品質を向上させることが困難であった。

【0012】

そこで、上述の問題点を克服し、有効画素から出力される信号の品質を向上させることができる技術の実現が期待されている。

【0013】

［撮像装置の構成］
最初に、実施形態に係る撮像装置１００の構成について、図１を参照しながら説明する。図１は、本開示の実施形態に係る撮像装置１００の一構成例を示すブロック図である。

【0014】

実施形態に係る撮像装置１００は、撮像レンズ１１０と、固体撮像素子２００と、記録部１２０と、制御部１３０とを備える。この撮像装置１００としては、ウェアラブルデバイスに搭載されるカメラや、車載カメラなどが想定される。

【0015】

撮像レンズ１１０は、光学系の一例であり、被写体からの入射光を取り込んで固体撮像素子２００の撮像面上に結像させる。

【0016】

固体撮像素子２００は、ＤＶＳ（Dynamic Vision Sensor）とも呼称され、複数の画素のそれぞれについて、輝度の変化量の絶対値がしきい値を超えた旨をアドレスイベントとして検出する。このアドレスイベントは、たとえば、輝度の上昇量が上限しきい値を超えた旨を示すオンイベントと、輝度の低下量が上限しきい値未満の下限しきい値を下回った旨を示すオフイベントとを含む。

【0017】

そして、固体撮像素子２００は、アドレスイベントの検出結果を示す検出信号を画素ごとに生成する。それぞれの検出信号は、オンイベントの有無を示すオンイベント検出信号Ｖ_ＣＨ（図６参照）と、オフイベントの有無を示すオフイベント検出信号Ｖ_ＣＬ（図６参照）とを含む。

【0018】

固体撮像素子２００は、検出信号からなる画像データに対し、画像認識処理などの所定の信号処理を実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。

【0019】

記録部１２０は、固体撮像素子２００からのデータを記録する。制御部１３０は、固体撮像素子２００を制御して、かかる固体撮像素子２００に画像データを撮像させる。

【0020】

［固体撮像素子の構成］
つづいて、実施形態に係る固体撮像素子２００の構成について、図２～図１０を参照しながら説明する。図２は、本開示の実施形態に係る固体撮像素子２００の積層構造を説明するための図である。

【0021】

実施形態に係る固体撮像素子２００は、回路基板２０２と、かかる回路基板２０２に積層される受光基板２０１とを備える。受光基板２０１および回路基板２０２は、ビアやＣｕ－Ｃｕ接合、バンプなどの接続部を介して電気的に接続される。

【0022】

図３は、本開示の実施形態に係る受光基板２０１の平面構成を説明するための図である。図３に示すように、受光基板２０１は、受光部２１０と、ビア配置部２２１と、ビア配置部２２２とを有する。

【0023】

受光部２１０には、複数の受光回路２１１が二次元格子状に配列される。かかる受光回路２１１は、入射光を光電変換して光電流を生成し、その光電流を電流電圧変換して電圧信号を出力するものである。これらの受光回路２１１のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられる。

【0024】

ビア配置部２２１およびビア配置部２２２には、回路基板２０２（図４参照）と接続されるビアが配置される。

【0025】

図４は、本開示の実施形態に係る回路基板２０２の平面構成を説明するための図である。図４に示すように、回路基板２０２は、アドレスイベント検出部２３０と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、ビア配置部２６１と、ビア配置部２６２とを有する。

【0026】

アドレスイベント検出部２３０には、複数のアドレスイベント検出回路２３１が二次元格子状に配列される。アドレスイベント検出回路２３１は、受光回路２１１からの電圧信号を量子化し、かかる量子化された電圧信号を検出信号として出力する。

【0027】

アドレスイベント検出回路２３１のそれぞれには画素アドレスが割り当てられ、同一アドレスの受光回路２１１と電気的に接続される。また、実施形態において、同一アドレスの受光回路２１１およびアドレスイベント検出回路２３１は、平面視で同じ位置に配置される。

【0028】

信号処理回路２４０は、アドレスイベント検出部２３０からの検出信号に対して所定の信号処理を実行する。たとえば、信号処理回路２４０は、かかる検出信号を画素信号として二次元格子状に配列し、画素ごとに２ビットの情報を有する画像データを取得する。そして、信号処理回路２４０は、取得された画像データに対して画像認識処理などの信号処理を実行する。

【0029】

行駆動回路２５１は、行アドレスを選択し、選択された行アドレスに対応する検出信号をアドレスイベント検出部２３０に出力させる。列駆動回路２５２は、列アドレスを選択し、選択された列アドレスに対応する検出信号をアドレスイベント検出部２３０に出力させる。ビア配置部２６１およびビア配置部２６２には、受光基板２０１（図３参照）と接続されるビアが配置される。

【0030】

図５は、本開示の実施形態に係る有効画素３１０の構成を説明するための図である。図５に示すように、有効画素３１０のそれぞれは、同一の画素アドレスが割り当てられた受光基板２０１内の受光回路２１１と、回路基板２０２内のアドレスイベント検出回路２３１とから構成される。

【0031】

前述したように、受光基板２０１および回路基板２０２には、複数の受光回路２１１と、複数のアドレスイベント検出回路２３１とが二次元格子状に配列されている。また、同一アドレスの受光回路２１１およびアドレスイベント検出回路２３１は、平面視で同じ位置に配置される。

【0032】

すなわち、実施形態に係る固体撮像素子２００では、１組の受光回路２１１およびアドレスイベント検出回路２３１で構成される有効画素３１０が、二次元格子状に配列される。そして、１組の受光回路２１１とアドレスイベント検出回路２３１との間が、接合部２０３においてビアやＣｕ－Ｃｕ接合、バンプなどの接続部を介して電気的に接続される。

【0033】

図６は、本開示の実施形態に係る有効画素３１０の回路構成を示す図である。図６に示すように、有効画素３１０は、フォトダイオード３１１と、電流電圧変換回路３２０と、バッファ３３０と、減算器３４０と、量子化器３５０と、転送回路３６０とを備える。

【0034】

本開示の実施形態では、かかる有効画素３１０の各部のうち、フォトダイオード３１１と、電流電圧変換回路３２０のＮ型トランジスタ３２１、３２２とが受光回路２１１に含まれる。また、有効画素３１０の各部のうち、バッファ３３０と、減算器３４０と、量子化器３５０と、転送回路３６０とがアドレスイベント検出回路２３１に含まれる。

【0035】

すなわち、本開示の実施形態では、有効画素３１０が、フォトダイオード３１１と、電流電圧変換回路３２０と、アドレスイベント検出回路２３１とを有する。

【0036】

フォトダイオード３１１は、入射光を光電変換して光電流を生成する。そして、フォトダイオード３１１は、生成した光電流を電流電圧変換回路３２０に供給する。

【0037】

電流電圧変換回路３２０は、フォトダイオード３１１からの光電流を、その対数の電圧信号に変換する。そして、電流電圧変換回路３２０は、変換した電圧信号をバッファ３３０に供給する。

【0038】

バッファ３３０は、電流電圧変換回路３２０から送られる電圧信号を補正して、この補正された信号を減算器３４０に出力する。実施形態に係る有効画素３１０では、かかるバッファ３３０によって後段を駆動する駆動力を向上させることができるとともに、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。

【0039】

減算器３４０は、バッファ３３０から送られる補正信号の変化量を減算処理によって求める。そして、減算器３４０は、求めた変化量を微分信号として量子化器３５０に供給する。

【0040】

量子化器３５０は、微分信号と所定のしきい値との比較により、アナログの微分信号をデジタルの検出信号に変換（すなわち、量子化）する。実施形態に係る量子化器３５０は、微分信号と上限しきい値および下限しきい値のそれぞれとを比較し、それらの比較結果を２ビットの検出信号として転送回路３６０に供給する。

【0041】

転送回路３６０は、列駆動回路２５２からの列駆動信号に従って、検出信号を信号処理回路２４０に転送する。

【0042】

各部の具体的な回路構成について以下に説明する。電流電圧変換回路３２０は、Ｎ型トランジスタ３２１と、Ｎ型トランジスタ３２２と、Ｐ型トランジスタ３２３とを有する。Ｎ型トランジスタ３２１、Ｎ型トランジスタ３２２およびＰ型トランジスタ３２３には、たとえば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。

【0043】

Ｎ型トランジスタ３２１のソースはフォトダイオード３１１のカソードに接続され、ドレインは電源電圧ＶＤＤの端子に接続される。フォトダイオード３１１のアノードは、接地電位の端子に接続される。Ｐ型トランジスタ３２３およびＮ型トランジスタ３２２は、電源電圧ＶＤＤの端子と接地電位の端子との間で、この順に直列に接続される。

【0044】

Ｐ型トランジスタ３２３とＮ型トランジスタ３２２との接続点は、Ｎ型トランジスタ３２１のゲートとバッファ３３０の入力端子とに接続される。Ｎ型トランジスタ３２１とフォトダイオード３１１との接続点は、Ｎ型トランジスタ３２２のゲートに接続される。Ｐ型トランジスタ３２３のゲートには、所定のバイアス電圧Ｖ_ｂｌｏｇが印加される。

【0045】

そして、Ｎ型トランジスタ３２１は、フォトダイオード３１１で生成された光電流をゲートとソースとの間の電圧に変換し、Ｎ型トランジスタ３２２は、かかる光電流に応じた電位のゲートと接地電位のソースとの間の電圧を増幅してドレインから出力する。

【0046】

また、Ｐ型トランジスタ３２３は、バイアス電圧Ｖ_ｂｌｏｇに基づく定電流をＮ型トランジスタ３２２に供給する。このような構成によって、電流電圧変換回路３２０は、フォトダイオード３１１からの光電流を電圧信号に変換する。

【0047】

なお、実施形態に係る固体撮像素子２００では、フォトダイオード３１１と、Ｎ型トランジスタ３２１と、Ｎ型トランジスタ３２２とが受光基板２０１に配置され、Ｐ型トランジスタ３２３以降の回路が回路基板２０２に配置される。

【0048】

図７は、本開示の実施形態に係る有効画素３１０の構成を説明するための図である。図７に示すように、受光基板２０１のＰウェル領域には、フォトダイオード３１１が埋め込まれ、Ｎ型トランジスタ３２１のバックゲートおよびＮ型トランジスタ３２２のバックゲートが形成される。

【0049】

Ｎ型トランジスタ３２１のドレインには電源電圧ＶＤＤが供給され、Ｐウェル領域（すなわち、フォトダイオード３１１のアノード）の電位およびＮ型トランジスタ３２２のソースの電位は、接地電位である。また、隣接する有効画素３１０のそれぞれのＰウェル領域は、一点鎖線の部分に形成される画素分離部４１０（図８参照）で分離されている。

【0050】

図６の説明に戻る。バッファ３３０は、Ｐ型トランジスタ３３１とＰ型トランジスタ３３２とを有する。Ｐ型トランジスタ３３１およびＰ型トランジスタ３３２には、たとえば、ＭＯＳトランジスタが用いられる。

【0051】

Ｐ型トランジスタ３３１およびＰ型トランジスタ３３２は、電源電圧ＶＤＤの端子と接地電位の端子との間で、この順に直列に接続される。Ｐ型トランジスタ３３１のゲートには所定のバイアス電圧Ｖ_ｂｓｆが印加される。Ｐ型トランジスタ３３２のゲートは、電流電圧変換回路３２０の出力端子に接続される。

【0052】

このような構成によって、バッファ３３０は、補正された電圧信号をＰ型トランジスタ３３１とＰ型トランジスタ３３２との接続点から減算器３４０に出力する。

【0053】

減算器３４０は、コンデンサ３４１と、Ｐ型トランジスタ３４２と、コンデンサ３４３と、Ｐ型トランジスタ３４４と、Ｎ型トランジスタ３４５とを有する。Ｐ型トランジスタ３４２、Ｐ型トランジスタ３４４およびＮ型トランジスタ３４５には、たとえば、ＭＯＳトランジスタが用いられる。

【0054】

Ｐ型トランジスタ３４４およびＮ型トランジスタ３４５は、電源電圧ＶＤＤの端子と基準電位の端子との間で、この順に直列に接続される。Ｎ型トランジスタ３４５のゲートには所定のバイアス電圧Ｖ_ｂａが印加される。

【0055】

Ｐ型トランジスタ３４４およびＮ型トランジスタ３４５は、Ｐ型トランジスタ３４４のゲートを入力端子、Ｐ型トランジスタ３４４とＮ型トランジスタ３４５との接続点を出力端子とした場合に、入力信号を反転して出力するインバータとして機能する。

【0056】

コンデンサ３４１の一端はバッファ３３０の出力端子に接続され、他端はインバータの入力端子（すなわち、Ｐ型トランジスタ３４４のゲート）に接続される。コンデンサ３４３の一端はインバータの入力端子に接続され、他端はインバータの出力端子（すなわち、Ｐ型トランジスタ３４４とＮ型トランジスタ３４５との接続点）に接続される。

【0057】

Ｐ型トランジスタ３４２は、コンデンサ３４３の両端を接続する経路を、行駆動回路２５１から出力される行駆動信号に従って開閉する。

【0058】

Ｐ型トランジスタ３４２をオンした際には、コンデンサ３４１のバッファ３３０側に電圧信号Ｖ_ｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。

【0059】

この際、コンデンサ３４１に蓄積されている電荷Ｑ_ｉｎｉｔは、コンデンサ３４１の容量をＣ１とすると、以下の式（１）により表される。一方、コンデンサ３４３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑ_ｉｎｉｔ＝Ｃ１×Ｖ_ｉｎｉｔ ・・（１）

【0060】

次に、Ｐ型トランジスタ３４２がオフされて、コンデンサ３４１のバッファ３３０側の電圧が変化してＶ_{ａｆｔｅｒ}になった場合を考えると、コンデンサ３４１に蓄積される電荷Ｑ_{ａｆｔｅｒ}は、以下の式（２）により表される。
Ｑ_{ａｆｔｅｒ}＝Ｃ１×Ｖ_{ａｆｔｅｒ} ・・（２）

【0061】

一方、コンデンサ３４３に蓄積される電荷Ｑ２は、コンデンサ３４３の容量をＣ２、出力電圧をＶ_ｏｕｔとすると、以下の式（３）により表される。
Ｑ２＝－Ｃ２×Ｖ_ｏｕｔ ・・（３）

【0062】

この際、コンデンサ３４１およびコンデンサ３４３の総電荷量は変化しないため、以下の式（４）が成立する。
Ｑ_ｉｎｉｔ＝Ｑ_{ａｆｔｅｒ}＋Ｑ２ ・・（４）

【0063】

そして、上記の式（４）に式（１）～（３）を代入して変形すると、以下の式（５）が得られる。
Ｖ_ｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖ_{ａｆｔｅｒ}－Ｖ_ｉｎｉｔ） ・・（５）

【0064】

上記の式（５）は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、容量Ｃ１を大きく、容量Ｃ２を小さく設計することが好ましい。一方で、容量Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、容量Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。

【0065】

また、有効画素３１０ごとに減算器３４０が搭載されるため、容量Ｃ１や容量Ｃ２には、面積上の制約がある。これらを考慮して、たとえば、容量Ｃ１は、２０～２００フェムトファラッド（ｆＦ）の値に設定され、容量Ｃ２は、１～２０フェムトファラッド（ｆＦ）の値に設定される。

【0066】

量子化器３５０は、Ｐ型トランジスタ３５１と、Ｎ型トランジスタ３５２と、Ｐ型トランジスタ３５３と、Ｎ型トランジスタ３５４とを有する。Ｐ型トランジスタ３５１、Ｎ型トランジスタ３５２、Ｐ型トランジスタ３５３およびＮ型トランジスタ３５４には、たとえば、ＭＯＳトランジスタが用いられる。

【0067】

Ｐ型トランジスタ３５１およびＮ型トランジスタ３５２は、電源電圧ＶＤＤの端子と接地電位の端子との間で、この順に直列に接続される。Ｐ型トランジスタ３５３およびＮ型トランジスタ３５４は、電源電圧ＶＤＤの端子と基準電位の端子との間で、この順に直列に接続される。

【0068】

また、Ｐ型トランジスタ３５１のゲートおよびＰ型トランジスタ３５３のゲートは、減算器３４０の出力端子に接続される。Ｎ型トランジスタ３５２のゲートには上限しきい値を示すバイアス電圧Ｖ_ｂｏｎが印加され、Ｎ型トランジスタ３５４のゲートには下限しきい値を示すバイアス電圧Ｖ_ｂｏｆｆが印加される。

【0069】

Ｐ型トランジスタ３５１およびＮ型トランジスタ３５２の接続点は、転送回路３６０に接続される。量子化器３５０では、かかる接続点の電圧が、オンイベント検出信号Ｖ_ＣＨとして転送回路３６０に出力される。

【0070】

Ｐ型トランジスタ３５３およびＮ型トランジスタ３５４の接続点は、転送回路３６０に接続される。量子化器３５０では、かかる接続点の電圧が、オフイベント検出信号Ｖ_ＣＬとして出力される。

【0071】

このような構成により、量子化器３５０は、微分信号が上限しきい値を超えた場合にハイレベルのオンイベント検出信号Ｖ_ＣＨを出力し、微分信号が下限しきい値を下回った場合にローレベルのオフイベント検出信号Ｖ_ＣＬを出力する。すなわち、実施形態に係る固体撮像素子２００は、オンイベントおよびオフイベントの両方の有無を同時に検出することができる。

【0072】

図８は、本開示の実施形態に係る固体撮像素子２００の断面構成を示す図であり、おもに固体撮像素子２００の周辺部の断面構造について示している。図８に示すように、固体撮像素子２００は、有効画素領域Ｒ１と、ダミー画素領域Ｒ２と、電源供給領域Ｒ３と、パッド領域Ｒ４とを有する。有効画素領域Ｒ１は第１の領域の一例であり、ダミー画素領域Ｒ２は第２の領域の一例である。

【0073】

有効画素領域Ｒ１は、積層された受光部２１０およびアドレスイベント検出部２３０が設けられる領域である。有効画素領域Ｒ１には、複数の有効画素３１０が二次元格子状に配列されている。

【0074】

図９に示すように、ダミー画素領域Ｒ２は、有効画素領域Ｒ１の四方を囲むように設けられる領域である。図９は、本開示の実施形態に係る固体撮像素子２００の平面構成を示す図である。

【0075】

また、図８に示すように、ダミー画素領域Ｒ２には、複数のダミー画素３１０Ａが並んで配列されている。かかるダミー画素３１０Ａは、有効画素３１０と基本的な構成は同じである一方で、外部には信号を出力しない画素である。かかるダミー画素３１０Ａの詳細については後述する。

【0076】

実施形態に係る固体撮像素子２００では、有効画素領域Ｒ１の四方を囲むようにダミー画素領域Ｒ２を形成することにより、有効画素領域Ｒ１の中央から縁部までのプロセスの規則性を確保することができる。したがって、実施形態によれば、固体撮像素子２００の製造歩留まりを向上させることができる。

【0077】

図９に示すように、電源供給領域Ｒ３は、ダミー画素領域Ｒ２の四方を囲むように設けられる領域である。電源供給領域Ｒ３は、外部から接地電位が印加される接地配線４２１と、外部から電源電圧ＶＤＤが印加される電源配線４２２と、外部から基板電圧Ｖ_ＳＵＢが印加される電源配線４２３とを有する。接地配線４２１および電源配線４２２、４２３は、たとえば、ダミー画素領域Ｒ２の周囲にリング状に形成される。

【0078】

接地配線４２１は、複数の有効画素３１０などに接地電位を供給する。電源配線４２２は、複数の有効画素３１０などに電源電圧ＶＤＤを供給する。電源配線４２３は、固体撮像素子２００の有効画素領域Ｒ１およびダミー画素領域Ｒ２以外の部位に、電源電圧ＶＤＤと同電位の基板電圧Ｖ_ＳＵＢを供給する。

【0079】

実施形態に係る固体撮像素子２００では、電源配線４２２とは別に電源配線４２３を設けることにより、有効画素３１０が動作する際などに電源電圧ＶＤＤが変動する場合でも、安定した基板電圧Ｖ_ＳＵＢを固体撮像素子２００の周辺部に供給することができる。したがって、実施形態によれば、固体撮像素子２００を安定して動作させることができる。

【0080】

図８の説明に戻る。パッド領域Ｒ４は、電源供給領域Ｒ３の周囲に設けられる領域であり、コンタクトホール４２４と、ボンディングパッド４２５とを有する。コンタクトホール４２４は、受光基板２０１の光入射側の面から回路基板２０２の途中まで、受光基板２０１および回路基板２０２の厚み方向に沿って形成される。

【0081】

ボンディングパッド４２５は、コンタクトホール４２４の底部に設けられる。実施形態では、コンタクトホール４２４を介してボンディングパッド４２５にボンディングワイヤなどが接合されることにより、記録部１２０（図１参照）または制御部１３０（図１参照）と固体撮像素子２００の各部とが電気的に接続される。

【0082】

有効画素領域Ｒ１に配置される有効画素３１０の構成について、図８を参照しながらさらに説明する。固体撮像素子２００は、受光基板２０１と回路基板２０２とが積層して構成され、かかる受光基板２０１と回路基板２０２との界面には接合部２０３が設けられる。

【0083】

受光基板２０１は、半導体層２０１ａと、絶縁層２０１ｂとを有する。半導体層２０１ａは、シリコンなどの半導体材料で構成される。かかる半導体層２０１ａには、有効画素３１０やダミー画素３１０Ａごとに、フォトダイオード３１１やＮ型トランジスタ３２１（図７参照）、Ｎ型トランジスタ３２２（図７参照）などが形成される。

【0084】

また、半導体層２０１ａには、隣接する有効画素３１０やダミー画素３１０Ａ同士の間を区切るように、画素分離部４１０が形成される。画素分離部４１０は、隣接する有効画素３１０やダミー画素３１０Ａ同士の間を電気的および光学的に分離する。

【0085】

画素分離部４１０は、たとえば、有効画素３１０やダミー画素３１０Ａを個別に囲むとともに、半導体層２０１ａを貫通するように形成される。

【0086】

半導体層２０１ａにおける光入射側の面には、平坦化膜４１１が形成され、かかる平坦化膜４１１における光入射側の面には、オンチップレンズ４１２が形成される。平坦化膜４１１は、オンチップレンズ４１２を搭載する面を平坦化する。

【0087】

オンチップレンズ４１２は、たとえば、有効画素３１０やダミー画素３１０Ａに個別に設けられ、入射光を集光して有効画素３１０やダミー画素３１０Ａに導く。

【0088】

絶縁層２０１ｂは、酸化シリコン（ＳｉＯ_ｘ）や窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）などの絶縁材料で構成され、半導体層２０１ａにおける光入射側とは反対側の面に設けられる。

【0089】

また、絶縁層２０１ｂには、配線層やビアなどで構成される配線部４０１が形成される。かかる配線部４０１は、半導体層２０１ａに設けられるフォトダイオード３１１やＮ型トランジスタ３２１、Ｎ型トランジスタ３２２と、図６に示した配線構成で電気的に接続される。

【0090】

配線部４０１は、ビア４０２を介して第１パッド４０３と電気的に接続される。第１パッド４０３は、受光基板２０１における光入射側の面とは反対側の面（すなわち、回路基板２０２との界面）に露出して設けられ、銅または銅合金で構成される。

【0091】

回路基板２０２は、受光基板２０１との界面側に、絶縁層２０２ａを有する。絶縁層２０２ａは、酸化シリコンや窒化シリコン、酸窒化シリコンなどの絶縁材料で構成される。

【0092】

また、絶縁層２０２ａは、第２パッド４０４を有する。第２パッド４０４は、回路基板２０２における光入射側の面（すなわち、受光基板２０１との界面）に露出して設けられ、銅または銅合金で構成される。

【0093】

第２パッド４０４は、ビア４０５を介して配線部４０６と電気的に接続される。配線部４０６は、Ｐ型トランジスタ３３２（図６参照）のゲートおよびＰ型トランジスタ３２３（図６参照）のソースに電気的に接続される。そして、実施形態では、第１パッド４０３と第２パッド４０４とがＣｕ－Ｃｕ接合で直接接合される。

【0094】

図１０は、本開示の実施形態に係る有効画素３１０およびダミー画素３１０Ａの回路構成を示す図である。

【0095】

上述したように、有効画素領域Ｒ１に配置される有効画素３１０では、フォトダイオード３１１で生成される光電流を電流電圧変換回路３２０で電圧信号に変換し、かかる電圧信号をアドレスイベント検出回路２３１に出力する。有効画素領域Ｒ１に配置されるフォトダイオード３１１は、第１の光電変換素子の一例である。

【0096】

一方で、ダミー画素領域Ｒ２に配置されるダミー画素３１０Ａでは、フォトダイオード３１１Ａで生成される光電流に基づいたアドレスイベント検出信号（オンイベント検出信号Ｖ_ＣＨおよびオフイベント検出信号Ｖ_ＣＬ）の出力が抑制されている。ダミー画素領域Ｒ２に配置されるフォトダイオード３１１Ａは、第２の光電変換素子の一例である。

【0097】

たとえば、図１０に示すように、ダミー画素３１０Ａに属する電流電圧変換回路３２０Ａにおいて、Ｎ型トランジスタ３２１ＡおよびＮ型トランジスタ３２２Ａの各端子がすべて短絡され、かかる各端子の電位が電源電圧ＶＤＤに固定化されている。

【0098】

ここで、電流電圧変換回路３２０ＡのＮ型トランジスタ３２１Ａは、電流電圧変換回路３２０のＮ型トランジスタ３２１に対応するトランジスタである。また、電流電圧変換回路３２０ＡのＮ型トランジスタ３２２Ａは、電流電圧変換回路３２０のＮ型トランジスタ３２２に対応するトランジスタである。

【0099】

また、Ｎ型トランジスタ３２１ＡおよびＮ型トランジスタ３２２Ａの各端子は、たとえば、図８に示すように、絶縁層２０１ｂに形成される１層目の金属配線によって短絡されている。

【0100】

このように、Ｎ型トランジスタ３２１Ａ、３２２Ａの各端子の電位が固定化されているため、ダミー画素３１０Ａに属する電流電圧変換回路３２０Ａは、フォトダイオード３１１Ａからの光電流に基づくアドレスイベント検出信号の出力を抑制することができる。

【0101】

そして、実施形態では、ダミー画素３１０Ａからのアドレスイベント検出信号の出力が抑制されていることから、ダミー画素３１０Ａの動作によって電源電圧ＶＤＤに変動が生じることを抑制することができる。

【0102】

これにより、有効画素３１０の量子化器３５０（図６参照）に供給される電源電圧ＶＤＤの変動が抑制されることから、かかる量子化器３５０が電源電圧ＶＤＤの変動によって誤動作し、誤ったアドレスイベント検出信号が出力されることを抑制することができる。

【0103】

したがって、実施形態によれば、有効画素３１０から出力されるアドレスイベント検出信号の品質を向上させることができる。

【0104】

なお、実施形態において、ダミー画素３１０Ａに属する電流電圧変換回路３２０Ａの電位を固定化する手段は、Ｎ型トランジスタ３２１Ａ、３２２Ａの各端子に電源電圧ＶＤＤを供給する場合に限られない。

【0105】

たとえば、Ｎ型トランジスタ３２１Ａ、３２２Ａの各端子に図示しない外部電源から所定の電圧を供給して、電流電圧変換回路３２０Ａの電位を固定化してもよい。

【0106】

これによっても、有効画素３１０の量子化器３５０に供給される電源電圧ＶＤＤの変動が抑制されることから、かかる量子化器３５０が電源電圧ＶＤＤの変動によって誤動作し、誤ったアドレスイベント検出信号が出力されることを抑制することができる。

【0107】

したがって、実施形態によれば、有効画素３１０から出力されるアドレスイベント検出信号の品質を向上させることができる。

【0108】

また、実施形態において、フォトダイオード３１１Ａからの光電流に基づくアドレスイベント検出信号の出力を抑制する手段は、電流電圧変換回路３２０Ａの電位を固定化する場合に限られない。

【0109】

たとえば、ダミー画素３１０Ａに属するアドレスイベント検出回路２３１Ａの電位を固定化することにより、フォトダイオード３１１Ａからの光電流に基づくアドレスイベント検出信号の出力を抑制してもよい。

【0110】

これによっても、有効画素３１０の量子化器３５０に供給される電源電圧ＶＤＤの変動が抑制されることから、かかる量子化器３５０が電源電圧ＶＤＤの変動によって誤動作し、誤ったアドレスイベント検出信号が出力されることを抑制することができる。

【0111】

したがって、実施形態によれば、有効画素３１０から出力されるアドレスイベント検出信号の品質を向上させることができる。

【0112】

また、実施形態では、電流電圧変換回路３２０Ａの電位とアドレスイベント検出回路２３１Ａの電位とを両方固定化することで、フォトダイオード３１１Ａからの光電流に基づくアドレスイベント検出信号の出力を抑制してもよい。

【0113】

また、実施形態では、電流電圧変換回路３２０Ａまたはアドレスイベント検出回路２３１Ａの電位を固定化することとは異なる手段で、フォトダイオード３１１Ａからの光電流に基づくアドレスイベント検出信号の出力を抑制してもよい。

【0114】

また、実施形態では、電源供給領域Ｒ３の電位を固定化してもよい。たとえば、実施形態では、図８に示すように、電源供給領域Ｒ３に位置する半導体層２０１ａと接地配線４２１とを電気的に接続することにより、電源供給領域Ｒ３の電位を固定化することができる。

【0115】

そして、実施形態では、電源供給領域Ｒ３の電位を固定化することにより、かかる電源供給領域Ｒ３に位置する電源配線４２２の電位（すなわち、電源電圧ＶＤＤ）に変動が生じることを抑制することができる。

【0116】

これにより、有効画素３１０の量子化器３５０に供給される電源電圧ＶＤＤの変動が抑制されることから、かかる量子化器３５０が電源電圧ＶＤＤの変動によって誤動作し、誤ったアドレスイベント検出信号が出力されることを抑制することができる。

【0117】

したがって、実施形態によれば、有効画素３１０から出力されるアドレスイベント検出信号の品質を向上させることができる。なお、電源供給領域Ｒ３の電位は、接地電位に固定化される場合に限られず、電源電圧や外部電源などによって電位が固定化されてもよい。

【0118】

また、実施形態では、電源供給領域Ｒ３の内部が画素分離部４１０で分離されていないとよい。すなわち、実施形態では、電源供給領域Ｒ３が電気的に一体で構成されるとよい。

【0119】

これにより、電源供給領域Ｒ３全体の電位を容易に固定化することができる。したがって、実施形態によれば、電源供給領域Ｒ３に位置する電源配線４２２の電位に変動が生じることを容易に抑制することができる。

【0120】

［各種変形例］
つづいて、実施形態の各種変形例について、図１１～図１５を参照しながら説明する。図１１は、本開示の実施形態の変形例１に係る固体撮像素子２００の断面構成を示す図であり、実施形態の図８に対応する図である。

【0121】

図１１に示すように、ダミー画素３１０Ａに設けられるＮ型トランジスタ３２１Ａ（図１０参照）およびＮ型トランジスタ３２２Ａ（図１０参照）の各端子は、絶縁層２０１ｂに形成される２層目の金属配線によって短絡されていてもよい。

【0122】

図１２は、本開示の実施形態の変形例２に係る固体撮像素子２００の平面構成を示す図であり、実施形態の図９に対応する図である。図１２に示すように、変形例２では、ダミー画素領域Ｒ２が有効画素領域Ｒ１の四方を囲むように設けられるとともに、電源供給領域Ｒ３がダミー画素領域Ｒ２の三方を囲むように設けられる。

【0123】

図１３は、本開示の実施形態の変形例３に係る固体撮像素子２００の平面構成を示す図である。図１３に示すように、変形例３では、ダミー画素領域Ｒ２が有効画素領域Ｒ１の四方を囲むように設けられるとともに、電源供給領域Ｒ３がダミー画素領域Ｒ２の二辺に沿って設けられる。

【0124】

図１４は、本開示の実施形態の変形例４に係る固体撮像素子２００の平面構成を示す図である。図１４に示すように、変形例４では、ダミー画素領域Ｒ２が有効画素領域Ｒ１の四方を囲むように設けられるとともに、電源供給領域Ｒ３がダミー画素領域Ｒ２の一辺に沿って設けられる。

【0125】

図１５は、本開示の実施形態の変形例５に係る有効画素３１０の回路構成を示す図であり、選択されたオンイベントおよびオフイベントのいずれか一方の有無を検出する量子化器３５０について示している。

【0126】

変形例５に係る量子化器３５０は、Ｐ型トランジスタ３５１と、Ｎ型トランジスタ３５２と、スイッチ３５５とを有する。Ｐ型トランジスタ３５１およびＮ型トランジスタ３５２は、電源電圧ＶＤＤの端子と接地電位の端子との間で、この順に直列に接続される。

【0127】

また、Ｐ型トランジスタ３５１のゲートは、減算器３４０の出力端子に接続される。Ｎ型トランジスタ３５２のゲートは、スイッチ３５５に接続される。

【0128】

そして、制御部１３０は、スイッチ３５５を切り替えることにより、Ｎ型トランジスタ３５２のゲートに上限しきい値を示すバイアス電圧Ｖ_ｂｏｎまたは下限しきい値を示すバイアス電圧Ｖ_ｂｏｆｆを印加することができる。Ｐ型トランジスタ３５１およびＮ型トランジスタ３５２の接続点３５６は、転送回路３６０に接続される。

【0129】

そして、Ｎ型トランジスタ３５２のゲートにバイアス電圧Ｖ_ｂｏｎが印加されている場合、変形例５に係る量子化器３５０では、接続点３５６の電圧がオンイベント検出信号Ｖ_ＣＨとして転送回路３６０に出力される。

【0130】

一方で、Ｎ型トランジスタ３５２のゲートにバイアス電圧Ｖ_ｂｏｆｆが印加されている場合、変形例５に係る量子化器３５０では、接続点３５６の電圧がオフイベント検出信号Ｖ_ＣＬとして転送回路３６０に出力される。

【0131】

このような構成により、変形例５に係る量子化器３５０は、制御部１３０によってオンイベントが選択されている場合に、微分信号が上限しきい値を超えると、ハイレベルのオンイベント検出信号Ｖ_ＣＨを出力する。

【0132】

一方で、変形例５に係る量子化器３５０は、制御部１３０によってオフイベントが選択されている場合に、微分信号が下限しきい値を下回ると、ローレベルのオフイベント検出信号Ｖ_ＣＬを出力する。

【0133】

たとえば、変形例５に係る固体撮像素子２００では、制御部１３０などの指令によって図示しない光源を点灯させる際に、制御部１３０がオンイベントを選択することにより、オンイベント検出信号Ｖ_ＣＨを効率よく出力することができる。

【0134】

また、変形例５に係る固体撮像素子２００では、制御部１３０などの指令によって図示しない光源を消灯させる際に、制御部１３０がオフイベントを選択することにより、オフイベント検出信号Ｖ_ＣＬを効率よく出力することができる。

【0135】

ここまで説明した変形例５では、量子化器３５０を構成するトランジスタの数を減らすことができることから、固体撮像素子２００のチップ面積を削減することができるとともに、固体撮像素子２００の消費電力を低減することができる。

【0136】

［効果］
実施形態に係る固体撮像素子２００は、複数の第１の光電変換素子（フォトダイオード３１１）と、複数の第２の光電変換素子（フォトダイオード３１１Ａ）と、複数の電流電圧変換回路３２０、３２０Ａと、複数のアドレスイベント検出回路２３１、２３１Ａとを備える。複数の第１の光電変換素子（フォトダイオード３１１）は、第１の領域（有効画素領域Ｒ１）に並んで配置される。複数の第２の光電変換素子（フォトダイオード３１１Ａ）は、第１の領域（有効画素領域Ｒ１）に隣接する第２の領域（ダミー画素領域Ｒ２）に並んで配置される。複数の電流電圧変換回路３２０、３２０Ａは、複数の第１の光電変換素子（フォトダイオード３１１）および複数の第２の光電変換素子（フォトダイオード３１１Ａ）から出力される電流をそれぞれ電圧に変換する。複数のアドレスイベント検出回路２３１、２３１Ａは、複数の電流電圧変換回路３２０、３２０Ａから出力される電圧の変化をそれぞれ検出する。第２の光電変換素子（フォトダイオード３１１Ａ）に接続される電流電圧変換回路３２０Ａおよびアドレスイベント検出回路２３１Ａの少なくとも一方は、第２の光電変換素子から出力される電流に基づいた信号の出力を抑制する。

【0137】

これにより、有効画素３１０から出力されるアドレスイベント検出信号の品質を向上させることができる。

【0138】

また、実施形態に係る固体撮像素子２００において、第２の領域（ダミー画素領域Ｒ２）は、第１の領域（有効画素領域Ｒ１）を囲むように設けられる。

【0139】

これにより、固体撮像素子２００の製造歩留まりを向上させることができる。

【0140】

また、実施形態に係る固体撮像素子２００において、第２の光電変換素子（フォトダイオード３１１Ａ）に接続される電流電圧変換回路３２０Ａおよびアドレスイベント検出回路２３１Ａの少なくとも一方は、内部の電位が固定化されている。

【0141】

これにより、フォトダイオード３１１Ａから出力される光電流に基づいたアドレスイベント検出信号の出力を抑制することができる。

【0142】

また、実施形態に係る固体撮像素子２００において、第２の光電変換素子（フォトダイオード３１１Ａ）に接続される電流電圧変換回路３２０Ａは、複数のトランジスタ（Ｎ型トランジスタ３２１Ａ、３２２Ａ）を有する。そして、複数のトランジスタ（Ｎ型トランジスタ３２１Ａ、３２２Ａ）が短絡されることで、第２の光電変換素子（フォトダイオード３１１Ａ）に接続される電流電圧変換回路３２０Ａ内の電位が固定化されている。

【0143】

これにより、フォトダイオード３１１Ａから出力される光電流に基づいたアドレスイベント検出信号の出力を抑制することができる。

【0144】

また、実施形態に係る固体撮像素子２００において、第２の光電変換素子（フォトダイオード３１１Ａ）に接続される電流電圧変換回路３２０Ａおよびアドレスイベント検出回路２３１Ａの少なくとも一方は、外部電圧によって内部の電位が固定化されている。

【0145】

これにより、フォトダイオード３１１Ａから出力される光電流に基づいたアドレスイベント検出信号の出力を抑制することができる。

【0146】

また、実施形態に係る固体撮像素子２００は、第２の領域（ダミー画素領域Ｒ２）の外側に設けられ、電源配線４２２、４２３および接地配線４２１が形成される電源供給領域Ｒ３をさらに備える。

【0147】

これにより、有効画素３１０から出力されるアドレスイベント検出信号の品質を向上させることができる。

【0148】

また、実施形態に係る固体撮像素子２００において、電源供給領域Ｒ３は、内部の電位が固定化されている。

【0149】

これにより、電源供給領域Ｒ３に位置する電源配線４２２の電位（すなわち、電源電圧ＶＤＤ）に変動が生じることを抑制することができる。

【0150】

また、実施形態に係る固体撮像素子２００において、電源供給領域Ｒ３は、電気的に一体で構成される。

【0151】

これにより、電源供給領域Ｒ３に位置する電源配線４２２の電位に変動が生じることを容易に抑制することができる。

【0152】

［アドレスイベント検出部の第２構成例］
図１６は、アドレスイベント検出部１０００の第２構成例を示すブロック図である。図１６に示すように、本構成例に係るアドレスイベント検出部１０００は、電流電圧変換部１３３１、バッファ１３３２、減算器１３３３、量子化器１３３４、及び、転送部１３３５の他に、記憶部１３３６及び制御部１３３７を有する構成となっている。

【0153】

記憶部１３３６は、量子化器１３３４と転送部１３３５との間に設けられており、制御部１３３７から供給されるサンプル信号に基づいて、量子化器１３３４の出力、即ち、コンパレータ１３３４ａの比較結果を蓄積する。記憶部１３３６は、スイッチ、プラスチック、容量などのサンプリング回路であってもよいし、ラッチやフリップフロップなどのデジタルメモリ回路でもあってもよい。

【0154】

制御部１３３７は、コンパレータ１３３４ａの反転（－）入力端子に対して所定の閾値電圧Ｖｔｈを供給する。制御部１３３７からコンパレータ１３３４ａに供給される閾値電圧Ｖｔｈは、時分割で異なる電圧値であってもよい。例えば、制御部１３３７は、光電流の変化量が上限の閾値を超えた旨を示すオンイベントに対応する閾値電圧Ｖｔｈ１、及び、その変化量が下限の閾値を下回った旨を示すオフイベントに対応する閾値電圧Ｖｔｈ２を異なるタイミングで供給することで、１つのコンパレータ１３３４ａで複数種類のアドレスイベントの検出が可能になる。

【0155】

記憶部１３３６は、例えば、制御部１３３７からコンパレータ１３３４ａの反転（－）入力端子に、オフイベントに対応する閾値電圧Ｖｔｈ２が供給されている期間に、オンイベントに対応する閾値電圧Ｖｔｈ１を用いたコンパレータ１３３４ａの比較結果を蓄積するようにしてもよい。尚、記憶部１３３６は、画素２０３０（図１７参照）の内部にあってもよいし、画素２０３０の外部にあってもよい。また、記憶部１３３６は、アドレスイベント検出部１０００の必須の構成要素ではない。すなわち、記憶部１３３６は、無くてもよい。

【0156】

［第２構成例に係る撮像装置（スキャン方式）］
上述した第１構成例に係る撮像装置１００は、非同期型の読出し方式にてイベントを読み出す非同期型の撮像装置である。但し、イベントの読出し方式としては、非同期型の読出し方式に限られるものではなく、同期型の読出し方式であってもよい。同期型の読出し方式が適用される撮像装置は、所定のフレームレートで撮像を行う通常の撮像装置と同じ、スキャン方式の撮像装置である。

【0157】

図１７は、本開示に係る技術が適用される撮像システムにおける撮像装置２０００として用いられる、第２構成例に係る撮像装置、即ち、スキャン方式の撮像装置の構成の一例を示すブロック図である。

【0158】

図１７に示すように、本開示の撮像装置としての第２構成例に係る撮像装置２０００は、画素アレイ部２０２１、駆動部２０２２、信号処理部２０２５、読出し領域選択部２０２７、及び、信号生成部２０２８を備える構成となっている。

【0159】

画素アレイ部２０２１は、複数の画素２０３０を含む。複数の画素２０３０は、読出し領域選択部２０２７の選択信号に応答して出力信号を出力する。複数の画素２０３０のそれぞれについては、画素内に量子化器コンパレータを持つ構成とすることもできる。複数の画素２０３０は、光の強度の変化量に対応する出力信号を出力する。複数の画素２０３０は、図１７に示すように、行列状に２次元配置されていてもよい。

【0160】

駆動部２０２２は、複数の画素２０３０のそれぞれを駆動して、各画素２０３０で生成された画素信号を信号処理部２０２５に出力させる。尚、駆動部２０２２及び信号処理部２０２５については、階調情報を取得するための回路部である。従って、イベント情報のみを取得する場合は、駆動部２０２２及び信号処理部２０２５は無くてもよい。

【0161】

読出し領域選択部２０２７は、画素アレイ部２０２１に含まれる複数の画素２０３０のうちの一部を選択する。具体的には、読出し領域選択部２０２７は、画素アレイ部２０２１の各画素２０３０からのリクエストに応じて選択領域を決定する。例えば、読出し領域選択部２０２７は、画素アレイ部２０２１に対応する２次元行列の構造に含まれる行のうちのいずれか１つもしくは複数の行を選択する。読出し領域選択部２０２７は、予め設定された周期に応じて１つもしくは複数の行を順次選択する。また、読出し領域選択部２０２７は、画素アレイ部２０２１の各画素２０３０からのリクエストに応じて選択領域を決定してもよい。

【0162】

信号生成部２０２８は、読出し領域選択部２０２７によって選択された画素の出力信号に基づいて、選択された画素のうちのイベントを検出した活性画素に対応するイベント信号を生成する。イベントは、光の強度が変化するイベントである。活性画素は、出力信号に対応する光の強度の変化量が予め設定された閾値を超える、又は、下回る画素である。例えば、信号生成部２０２８は、画素の出力信号を基準信号と比較し、基準信号よりも大きい又は小さい場合に出力信号を出力する活性画素を検出し、当該活性画素に対応するイベント信号を生成する。

【0163】

信号生成部２０２８については、例えば、信号生成部２０２８に入ってくる信号を調停するような列選択回路を含む構成とすることができる。また、信号生成部２０２８については、イベントを検出した活性画素の情報の出力のみならず、イベントを検出しない非活性画素の情報も出力する構成とすることができる。

【0164】

信号生成部２０２８からは、出力線２０１５を通して、イベントを検出した活性画素のアドレス情報及びタイムスタンプ情報（例えば、（Ｘ，Ｙ，Ｔ））が出力される。但し、信号生成部２０２８から出力されるデータについては、アドレス情報及びタイムスタンプ情報だけでなく、フレーム形式の情報（例えば、（０，０，１，０，・・・））であってもよい。

【0165】

［測距システム］
本開示の実施形態に係る測距システムは、ストラクチャード・ライト方式の技術を用いて、被写体までの距離を測定するためのシステムである。また、本開示の実施形態に係る測距システムは、三次元（３Ｄ）画像を取得するシステムとして用いることもでき、この場合には、三次元画像取得システムということができる。ストラクチャード・ライト方式では、点像の座標とその点像がどの光源（所謂、点光源）から投影されたものであるかをパターンマッチングで同定することによって測距が行われる。

【0166】

図１８は、本開示の実施形態に係る測距システムの構成の一例を示す概略図であり、図１９は、回路構成の一例を示すブロック図である。

【0167】

本実施形態に係る測距システム３０００は、光源部として面発光半導体レーザ、例えば垂直共振器型面発光レーザ（ＶＣＳＥＬ）３０１０を用い、受光部として、ＤＶＳと呼ばれるイベント検出センサ３０２０を用いている。垂直共振器型面発光レーザ（ＶＣＳＥＬ）３０１０は、被写体に対して所定のパターンの光を投影する。本実施形態に係る測距システム３０００は、垂直共振器型面発光レーザ３０１０及びイベント検出センサ３０２０の他に、システム制御部３０３０、光源駆動部３０４０、センサ制御部３０５０、光源側光学系３０６０、及び、カメラ側光学系３０７０を備えている。

【0168】

システム制御部３０３０は、例えばプロセッサ（ＣＰＵ）によって構成されており、光源駆動部３０４０を介して垂直共振器型面発光レーザ３０１０を駆動し、センサ制御部３０５０を介してイベント検出センサ３０２０を駆動する。より具体的には、システム制御部３０３０は、垂直共振器型面発光レーザ３０１０とイベント検出センサ３０２０とを同期させて制御する。

【0169】

上記の構成の本実施形態に係る測距システム３０００において、垂直共振器型面発光レーザ３０１０から出射される、あらかじめ定められたパターンの光は、光源側光学系３０６０を透して被写体（測定対象物）３１００に対して投影される。この投影された光は、被写体３１００で反射される。そして、被写体３１００で反射された光は、カメラ側光学系３０７０を透してイベント検出センサ３０２０に入射する。イベント検出センサ３０２０は、被写体３１００で反射される光を受光し、画素の輝度変化が所定の閾値を超えたことをイベントとして検出する。イベント検出センサ３０２０が検出したイベント情報は、測距システム３０００の外部のアプリケーションプロセッサ３２００に供給される。アプリケーションプロセッサ３２００は、イベント検出センサ３０２０が検出したイベント情報に対して所定の処理を行う。

【0170】

以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。

【0171】

また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

【0172】

なお、本技術は以下のような構成も取ることができる。
（１）
第１の領域に並んで配置される複数の第１の光電変換素子と、
前記第１の領域に隣接する第２の領域に並んで配置される複数の第２の光電変換素子と、
前記複数の第１の光電変換素子および前記複数の第２の光電変換素子から出力される電流をそれぞれ電圧に変換する複数の電流電圧変換回路と、
前記複数の電流電圧変換回路から出力される電圧の変化をそれぞれ検出する複数のアドレスイベント検出回路と、
を備え、
前記第２の光電変換素子に接続される前記電流電圧変換回路および前記アドレスイベント検出回路の少なくとも一方は、前記第２の光電変換素子から出力される電流に基づいた信号の出力を抑制する
固体撮像素子。
（２）
前記第２の領域は、前記第１の領域を囲むように設けられる
前記（１）に記載の固体撮像素子。
（３）
前記第２の光電変換素子に接続される前記電流電圧変換回路および前記アドレスイベント検出回路の少なくとも一方は、内部の電位が固定化されている
前記（１）または（２）に記載の固体撮像素子。
（４）
前記第２の光電変換素子に接続される前記電流電圧変換回路は、複数のトランジスタを有し、
前記複数のトランジスタが短絡されることで、前記第２の光電変換素子に接続される前記電流電圧変換回路内の電位が固定化されている
前記（３）に記載の固体撮像素子。
（５）
前記第２の光電変換素子に接続される前記電流電圧変換回路および前記アドレスイベント検出回路の少なくとも一方は、外部電圧によって内部の電位が固定化されている
前記（３）に記載の固体撮像素子。
（６）
前記第２の領域の外側に設けられ、電源配線および接地配線が形成される電源供給領域をさらに備える
前記（１）～（５）のいずれか一つに記載の固体撮像素子。
（７）
前記電源供給領域は、内部の電位が固定化されている
前記（６）に記載の固体撮像素子。
（８）
前記電源供給領域は、電気的に一体で構成される
前記（６）または（７）に記載の固体撮像素子。
（９）
固体撮像素子と、
被写体からの入射光を取り込んで前記固体撮像素子の撮像面上に結像させる光学系と、
前記固体撮像素子を制御する制御部と、を備え、
前記固体撮像素子は、
第１の領域に並んで配置される複数の第１の光電変換素子と、
前記第１の領域に隣接する第２の領域に並んで配置される複数の第２の光電変換素子と、
前記複数の第１の光電変換素子および前記複数の第２の光電変換素子から出力される電流をそれぞれ電圧に変換する複数の電流電圧変換回路と、
前記複数の電流電圧変換回路から出力される電圧の変化をそれぞれ検出する複数のアドレスイベント検出回路と、
を有し、
前記電流電圧変換回路および前記アドレスイベント検出回路の少なくとも一方は、前記複数の第２の光電変換素子から出力される電流に基づいた信号の出力を抑制する
撮像装置。
（１０）
前記第２の領域は、前記第１の領域を囲むように設けられる
前記（９）に記載の撮像装置。
（１１）
前記第２の光電変換素子に接続される前記電流電圧変換回路および前記アドレスイベント検出回路の少なくとも一方は、内部の電位が固定化されている
前記（９）または（１０）に記載の撮像装置。
（１２）
前記第２の光電変換素子に接続される前記電流電圧変換回路は、複数のトランジスタを有し、
前記複数のトランジスタが短絡されることで、前記第２の光電変換素子に接続される前記電流電圧変換回路内の電位が固定化されている
前記（１１）に記載の撮像装置。
（１３）
前記第２の光電変換素子に接続される前記電流電圧変換回路および前記アドレスイベント検出回路の少なくとも一方は、外部電圧によって内部の電位が固定化されている
前記（１１）に記載の撮像装置。
（１４）
前記第２の領域の外側に設けられ、電源配線および接地配線が形成される電源供給領域をさらに備える
前記（９）～（１３）のいずれか一つに記載の撮像装置。
（１５）
前記電源供給領域は、内部の電位が固定化されている
前記（１４）に記載の撮像装置。
（１６）
前記電源供給領域は、電気的に一体で構成される
前記（１４）または（１５）に記載の撮像装置。

【符号の説明】

【0173】

１００ 撮像装置
１１０ 撮像レンズ（光学系の一例）
１３０ 制御部
２００ 固体撮像素子
２３１、２３１Ａ アドレスイベント検出回路
３１０ 有効画素
３１０Ａ ダミー画素
３１１ フォトダイオード（第１の光電変換素子の一例）
３１１Ａ フォトダイオード（第２の光電変換素子の一例）
３２０、３２０Ａ 電流電圧変換回路
４２１ 接地配線
４２２、４２３ 電源配線
Ｒ１ 有効画素領域（第１の領域の一例）
Ｒ２ ダミー画素領域（第２の領域の一例）
Ｒ３ 電源供給領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】