特許 7603757 チップが高密度に相互接続しているパッケージ構造及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-12

(45)【発行日】2024-12-20

(54)【発明の名称】チップが高密度に相互接続しているパッケージ構造及びその製造方法

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241213BHJP

   H01L 25/065 20230101ALI20241213BHJP

   H01L 25/18 20230101ALI20241213BHJP

   H01L 25/04 20230101ALI20241213BHJP

【ＦＩ】

H01L25/08 H

H01L25/04 Z

【請求項の数】 8

(21)【出願番号】P 2023133385

(22)【出願日】2023-08-18

(65)【公開番号】P2024041718

(43)【公開日】2024-03-27

【審査請求日】2023-08-18

(31)【優先権主張番号】202211125146.X

(32)【優先日】2022-09-14

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】521133551

【氏名又は名称】ズハイ アクセス セミコンダクター シーオー．，エルティーディー

【氏名又は名称原語表記】Ｚｈｕｈａｉ Ａｃｃｅｓｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．， Ｌｔｄ

(74)【代理人】

【識別番号】100088904

【弁理士】

【氏名又は名称】庄司 隆

(74)【代理人】

【識別番号】100124453

【弁理士】

【氏名又は名称】資延 由利子

(74)【代理人】

【識別番号】100135208

【弁理士】

【氏名又は名称】大杉 卓也

(74)【代理人】

【識別番号】100183656

【弁理士】

【氏名又は名称】庄司 晃

(74)【代理人】

【識別番号】100224786

【弁理士】

【氏名又は名称】大島 卓之

(74)【代理人】

【識別番号】100225015

【弁理士】

【氏名又は名称】中島 彩夏

(74)【代理人】

【識別番号】100231647

【弁理士】

【氏名又は名称】千種 美也子

(72)【発明者】

【氏名】チェン ケンメイ

(72)【発明者】

【氏名】ホン イェジー

(72)【発明者】

【氏名】ファン ガオ

(72)【発明者】

【氏名】ファン ベンキア

【審査官】花田 尚樹

(56)【参考文献】

【文献】特表２０２２－５１７０６１（ＪＰ，Ａ）

【文献】特開２０１４－１７９６１３（ＪＰ，Ａ）

【文献】特開２００９－１０５３４４（ＪＰ，Ａ）

【文献】特開２００３－２２９５１０（ＪＰ，Ａ）

【文献】特表２０１７－５０５５３９（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２０／０２８６８１４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２５／０４

(57)【特許請求の範囲】

【請求項1】

凹溝を有し及び前記凹溝を囲むガラスフレームのガラスキャリアと、前記ガラスフレームを貫通する第１ビアピラーと、前記凹溝を貫通する第２ビアピラーと、前記ガラスフレームの上下面に形成され且つ前記第１ビアピラーを介して電気的に接続される第１回路層及び第２回路層と、前記凹溝の上下面に形成され且つ前記第２ビアピラーを介して電気的に接続される第３回路層及び第４回路層と、前記凹溝内の前記第３回路層に取付けられるチップ接続ブリッジと、前記第１回路層に形成される第５回路層と、前記第２回路層及び前記第４回路層に取付けられる少なくとも２つのチップと、を含み、ここで、前記チップ接続ブリッジは、第１パッドを有し、且つ前記第１パッドは、前記第３回路層に接続され、前記２つのチップのピンはそれぞれ前記第４回路層及び／又は前記第２回路層に接続され、前記第５回路層は前記第１回路層に接続され、
前記チップ接続ブリッジは前記第１パッドの対向面に位置する第２パッドをさらに有し、ここで、前記第２パッドが前記第５回路層に接続され、
前記チップ接続ブリッジの第１パッドは導電性ペーストを介して前記第３回路層に接続される、ことを特徴とするチップが高密度に相互接続しているパッケージ構造。

【請求項2】

前記第１回路層及び前記チップ接続ブリッジを覆うパッケージ層をさらに含む、ことを特徴とする請求項１に記載のチップが高密度に相互接続しているパッケージ構造。

【請求項3】

前記第５回路層に位置する絶縁層及び前記絶縁層に位置する第６回路層をさらに含む、ことを特徴とする請求項１に記載のチップが高密度に相互接続しているパッケージ構造。

【請求項4】

前記第１ビアピラーの間隔は前記第２ビアピラーの間隔より大きい、ことを特徴とする請求項１に記載のチップが高密度に相互接続しているパッケージ構造。

【請求項5】

前記第２回路層と前記第４回路層は同一平面に位置し、前記第１回路層と前記第２パッドは同一平面に位置する、ことを特徴とする請求項１に記載のチップが高密度に相互接続しているパッケージ構造。

【請求項6】

前記少なくとも２つのチップは第１チップ及び第２チップを含み、ここで、前記第１チップ及び前記第２チップのピンはそれぞれ一部の前記第２回路層及び一部の前記第４回路層に接続され、それにより前記第１チップ及び前記第２チップを接続する役割を前記チップ接続ブリッジに果たさせる、ことを特徴とする請求項１に記載のチップが高密度に相互接続しているパッケージ構造。

【請求項7】

ガラスキャリアを部分的にエッチングして凹溝及び前記凹溝を囲むガラスフレームを形成し、前記ガラスフレーム及び前記凹溝に高さ方向に沿って貫通する第１ビア及び第２ビアを形成するステップと、
前記ガラスキャリアに対して金属化を行い、前記ガラスフレームの上下面に第１回路層及び第２回路層を形成し、前記凹溝の上下面に第３回路層及び第４回路層を形成し、且つ前記第１ビアを充填して第１ビアピラーを形成し、前記第２ビアを充填して第２ビアピラーを形成し、第１ビアピラーを前記第１回路層及び前記第２回路層に導通接続させ、前記第２ビアピラーを前記第３回路層及び前記第４回路層に導通接続させるステップと、
前記凹溝内にチップ接続ブリッジをマウントし、前記チップ接続ブリッジの第１パッドを前記第３回路層に接続させるステップと、
パッケージ層を圧着し、前記パッケージ層に前記第１回路層及び前記チップ接続ブリッジを覆わせるステップと、
前記パッケージ層に第５回路層を形成し、前記第１回路層を前記第５回路層に接続させるステップと、
前記第５回路層に絶縁層を形成し、絶縁層に第６回路層を形成し、前記第５回路層を前記第６回路層に接続させるステップと、
前記第２回路層及び前記第４回路層に第１チップ及び第２チップを含む少なくとも２つのチップをフリップチップするステップであって、前記第１チップ及び前記第２チップのピンはそれぞれ一部の前記第２回路層及び一部の前記第４回路層に接続され、前記第１チップ及び前記第２チップを接続する役割を前記チップ接続ブリッジに果たさせるステップと、を含み、
前記チップ接続ブリッジの第１パッドと前記第３回路層は導電性ペーストを介して接続されて固定され、
前記チップ接続ブリッジは前記第１パッドの対向面に位置する第２パッドをさらに有し、ここで、前記第２パッドが前記第５回路層に接続される、ことを特徴とするチップが高密度に相互接続しているパッケージ構造の製造方法。

【請求項8】

前記第６回路層にボールマウントを行い、前記少なくとも２つのチップを導通する半田ボールを形成するステップをさらに含む、ことを特徴とする請求項７に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は半導体パッケージ技術の分野に関し、特にチップが高密度に相互接続しているパッケージ構造及びその製造方法に関する。

【背景技術】

【0002】

電子技術がますます発展するのに伴い、電子製品の性能に対する要求がますます高くなることにより、電子素子及び配線基板の回路がますます複雑になり、また、電子製品のサイズがますます小さく、ますます薄くなることが要求され、それにより、チップ等の電子構成要素、パッケージ基板、パッケージ構造の高密度集積化、小型化、多機能化は、不可避なトレンドになっている。チップのライン幅とライン間距離がますます小さくなることにより、チップの小型化を続けようとする場合、ますます難しくなり、また、高密度集積化、小型化、多機能化を実現するために、パッケージ基板の配線はますます複雑化し、より多くの層数、より微細な配線の要求が出てきている。電子製品の高性能化を実現するためには、マルチチップを集積してパッケージすることが行われており、マルチチップ集積パッケージの小型化を実現するためには、マルチチップ間を相互接続することが行われる傾向になっている。

【0003】

関連技術では、マルチチップ相互接続を実現する方法は、多くあり、そのうちの代表的な方法は、例えば、２．５Ｄパッケージであり、キャリアとチップとの間にＴＳＶ介在層を設け、ＴＳＶ介在層を利用してチップとチップとの相互接続、チップとパッケージキャリアとの相互接続を実現している。

【0004】

しかし、関連技術において、一方、ＴＳＶ介在層はチップ相互接続のコストを顕著に増加させ、また、ＴＳＶ介在層の厚さが比較的厚く、パッケージモジュールの体積を増加させ、パッケージモジュールの軽薄短小化を本当に実現できない。他方、ＴＳＶ介在層はマルチチップの相互接続を実現する設計自由度が低く、且つ２．５Ｄパッケージ構造のチップはＴＳＶ介在層の表面にマウントされ、介在層とパッケージキャリアは溶接されて相互接続を実現し、集積度が比較的低い。

【発明の概要】

【発明が解決しようとする課題】

【0005】

これに鑑み、本願の目的は、チップが高密度に相互接続しているパッケージ構造及びその製造方法を提供することである。

【課題を解決するための手段】

【0006】

第１態様では、本願により提供されるチップが高密度に相互接続しているパッケージ構造は、凹溝を有し及び前記凹溝を囲むガラスフレームのガラスキャリアと、前記ガラスフレームを貫通する第１ビアピラーと、前記凹溝を貫通する第２ビアピラーと、前記ガラスフレームの上下面に形成され且つ前記第１ビアピラーを介して電気的に接続される第１回路層及び第２回路層と、前記凹溝の上下面に形成され且つ前記第２ビアピラーを介して電気的に接続される第３回路層及び第４回路層と、前記凹溝内の前記第３回路層に取付けられるチップ接続ブリッジと、前記第１回路層に形成される第５回路層と、前記第２回路層及び前記第４回路層に取付けられる少なくとも２つのチップと、を含み、ここで、前記チップ接続ブリッジは、第１パッドを有し、且つ前記第１パッドは、前記第３回路層に接続され、前記２つのチップのピンはそれぞれ前記第４回路層及び／又は前記第２回路層に接続され、前記第５回路層は前記第１回路層に接続される。

【0007】

第２態様では、本願により提供されるチップが高密度に相互接続しているパッケージ構造の製造方法は、
ガラスキャリアを部分的にエッチングして凹溝及び前記凹溝を囲むガラスフレームを形成し、前記ガラスフレーム及び前記凹溝に高さ方向に沿って貫通する第１ビア及び第２ビアを形成するステップと、
前記ガラスキャリアに対して金属化を行い、前記ガラスフレームの上下面に第１回路層及び第２回路層を形成し、前記凹溝の上下面に第３回路層及び第４回路層を形成し、且つ前記第１ビアを充填して第１ビアピラーを形成し、前記第２ビアを充填して第２ビアピラーを形成し、第１ビアピラーを前記第１回路層及び前記第２回路層に導通接続させ、前記第２ビアピラーを前記第３回路層及び前記第４回路層に導通接続させるステップと、
前記凹溝内にチップ接続ブリッジをマウントし、前記チップ接続ブリッジの第１パッドを前記第３回路層に接続させるステップと、
パッケージ層を圧着し、前記パッケージ層に前記第１回路層及び前記チップ接続ブリッジを覆わせるステップと、
前記パッケージ層に第５回路層を形成し、前記第１回路層を前記第５回路層に接続させるステップと、
前記第５回路層に絶縁層を形成し、絶縁層に第６回路層を形成し、前記第５回路層を前記第６回路層に接続させるステップと、
前記第２回路層及び前記第４回路層に第１チップ及び第２チップを含む少なくとも２つのチップをフリップチップするステップであって、前記第１チップ及び前記第２チップのピンはそれぞれ一部の前記第２回路層及び一部の前記第４回路層に接続され、前記第１チップ及び前記第２チップを接続する役割を前記チップ接続ブリッジに果たさせるステップと、を含む。

【発明の効果】

【0008】

本願により提供されるチップが高密度に相互接続しているパッケージ構造及びその製造方法は、以下の有益な効果を有し、
ガラスキャリアに埋め込まれたチップ接続ブリッジを用いてマルチチップ相互接続を実現し、ＴＳＶ介在層と比較してパッケージ構造全体の体積を大幅に低減させる。第１及び第２ビアピラーにより、チップをチップ接続ブリッジ及び半田ボールに柔軟に接続させることができ、設計自由度が高い。キャリアとしてのガラス材料の熱膨張係数はシリコンウェハに近く、マルチチップパッケージの信頼性を高くさせると共に、ガラスキャリアは微小、高密度のビアを形成する能力を有し、チップ接続ブリッジの高密度のＩ／Ｏの需要を満たすことができる。

【図面の簡単な説明】

【0009】

本願又は関連技術における技術案をより明確に説明するために、以下は実施例又は関連技術の説明に必要な図面を簡単に紹介し、明らかなように、以下の説明における図面は本願の一部の実施例に過ぎず、当業者であれば、創造的な仕事なしで、これらの図面に基づいて他の図面を得ることができる。

【図1】本願の実施例のチップが高密度に相互接続しているパッケージ構造の概略図である。

【図2】ａ 本願の一実施例のチップが高密度に相互接続しているパッケージ構造の製造方法の各ステップの中間構造を示す概略断面図である。 ｂ 本願の一実施例のチップが高密度に相互接続しているパッケージ構造の製造方法の各ステップの中間構造を示す概略断面図である。 ｃ 本願の一実施例のチップが高密度に相互接続しているパッケージ構造の製造方法の各ステップの中間構造を示す概略断面図である。

【図2-1】ｄ 本願の一実施例のチップが高密度に相互接続しているパッケージ構造の製造方法の各ステップの中間構造を示す概略断面図である。 ｅ 本願の一実施例のチップが高密度に相互接続しているパッケージ構造の製造方法の各ステップの中間構造を示す概略断面図である。 ｆ 本願の一実施例のチップが高密度に相互接続しているパッケージ構造の製造方法の各ステップの中間構造を示す概略断面図である。 ｇ 本願の一実施例のチップが高密度に相互接続しているパッケージ構造の製造方法の各ステップの中間構造を示す概略断面図である。

【図2-2】ｈ 本願の一実施例のチップが高密度に相互接続しているパッケージ構造の製造方法の各ステップの中間構造を示す概略断面図である。

【発明を実施するための形態】

【0010】

本願の目的、技術案及び利点をより明確にするために、以下は具体的な実施例と併せて図面を参照し、本願をさらに詳細に説明する。

【0011】

なお、特に定義しない限り、本願の実施例に使用される技術用語又は科学用語は、本願が属する分野の一般的なスキルを有する者が理解する一般的な意味であるべきである。本願の実施例に使用される「第１」、「第２」及び類似の単語はいかなる順序、数量又は重要性を表すものではなく、異なる構成部分を区別するために用いられる。「含む」又は「備える」等の類似する単語は、当該単語の前に出現する構成要素又は物品が当該単語の後に列挙される構成要素又は物品及びその同等なものをカバーし、他の構成要素又は物品を排除しないことを意味する。「接続」又は「連結」等の類似する単語は物理的又は機械的な接続に限定されず、直接的であるか、間接的であるかに関わらず、電気的な接続を含むことができる。「上」、「下」、「左」、「右」等は相対的な位置関係を示すものであり、説明対象の絶対的な位置が変化すると、それに応じて相対的な位置関係も変化する可能性がある。

【0012】

図１を参照すると、チップが高密度に相互接続しているパッケージ構造を示し、ガラスキャリアを含み、その熱膨張係数はシリコンウェハに近く、チップパッケージを行うことでより高い信頼性を実現できると共に、ガラスキャリアは高密度、微小のビアを形成する能力を有し、高密度のＩ／Ｏの需要を十分に満たすことができる。

【0013】

一実施例では、パッケージ構造はガラスキャリアを含み、ガラスキャリアは凹溝１０３と、凹溝を囲むガラスフレーム１００と、ガラスフレーム１００を貫通する第１ビアピラー２０１と、凹溝１０３を貫通する第２ビアピラー２０２と、を含む。

【0014】

パッケージ構造はさらに、ガラスフレーム１００の上下面に形成され且つ第１ビアピラー２０１を介して電気的に接続される第１回路層３０１１及び第２回路層３０２１と、凹溝１０３の上下面に形成され且つ第２ビアピラー２０２を介して電気的に接続される第３回路層３０１２及び第４回路層３０２２と、第１回路層３０１１に形成される第５回路層７０２と、を含む。第５回路層７０２に第６回路層８０３を形成し、さらに、第６回路層８０３にソルダーレジスト層を形成し、ボールをボールマウントして半田ボールを形成してもよい。あるいは、第６回路層８０３に新たな回路層を続いて形成し、さらに新たな回路層に半田ボールを形成してもよい。半田ボールはパッケージ構造全体をはんだ接続することを可能にする。第５回路層７０２に複数の回路層を積層して形成することができるため、パッケージ構造の設計自由度を大幅に向上させることができる。

【0015】

チップ接続ブリッジ５００は凹溝１０３内の第３回路層３０１２に嵌め込まれ、チップ接続ブリッジ５００は第１パッド５０１を有してもよく、且つ第１パッド５０１は第３回路層３０１２に接続される。少なくとも２つのチップ９０１は第２回路層３０２１及び第４回路層３０２２に取付けられてもよく、少なくとも２つのチップ９０１のピンはそれぞれ第２回路層３０２１及び／又は第４回路層３０２２に接続されてもよく、例えば、少なくとも２つのチップ９０１のピンはそれぞれ一部の第４回路層３０２２及び一部の第２回路層３０２１に接続されてもよく、少なくとも２つのチップ９０１を相互に接続させる役割をチップ接続ブリッジに果たさせる。ここで、なお、本願の実施例は２つのチップ９０１が相互に接続される場合を提供し、実際には、必要に応じてチップの数を設定し、２つを超えるマルチチップ相互接続を実現することができる。

【0016】

パッケージ構造はさらに第１回路層３０１１及びチップ接続ブリッジ５００を覆うパッケージ層６０１を含み、それにより、チップ接続ブリッジ５００をガラスキャリアの凹溝１０３内にパッケージして固定する。パッケージ層６０１の材料としては、熱硬化性樹脂材料又は感光性樹脂材料を選択してもよい。パッケージ層６０１に第５回路層７０２が設けられ、第５回路層７０２はパッケージ層６０１に窓を開けて形成された第１止まり穴６０２を介して第１回路層３０１１に接続されてもよい。チップ接続ブリッジ５００は両面パッドを有する場合、例えば、第１パッド５０１の対向面に第２パッド５０２を有する場合、第５回路層７０２は第１止まり穴６０２を介して第２パッド５０２に接続されてもよい。

【0017】

一実施形態では、第２ビアピラー２０２の間隔は第１ビアピラー２０１の間隔より小さくように配置されてもよく、第２ビアピラー２０２の直径は第１ビアピラー２０１の直径より小さくように配置されてもよく、それにより、より高密度で微細なパッドを有するチップ接続ブリッジ５００に対応し、チップ接続ブリッジ５００の高密度Ｉ／Ｏによるパッケージ構造の高密度配線の要求を満たすことができる。

【0018】

一実施形態では、チップ接続ブリッジ５００は、第１パッド５０１及び対向する第２パッド５０２を含む。第１パッド５０１は導電性ペースト４０１を介して第３回路層３０１２に接続されてもよく、第２パッド５０２は第５回路層７０２に接続される。両面パッドのチップ接続ブリッジ５００はより複雑なチップ相互接続機能を実現することができる。チップ接続ブリッジ５００をマウントする場合、導電性ペースト４０１はチップ接続ブリッジ５００を固定すると共に第１パッド５０１と第３回路層３０１２との電気的接続を実現することができる。

【0019】

なお、実際には、チップ接続ブリッジ５００は、第２パッド５０２を設けずに、片面の第１パッド５０１のみを有してもよい。

【0020】

一実施形態では、第２回路層３０２１と第４回路層３０２２は同一平面に位置し、第１回路層３０１１と第２パッド５０２は同一平面に位置する。後期でチップ９０１をフリップしやすいために第２回路層３０２１及び第４回路層３０２２は同一平面に位置し、チップ接続ブリッジ５００及び第１回路層３０１１をパッケージしやすいために第１回路層３０１１と第２パッド５０２は同一平面に位置する。

【0021】

他方では、図２ａ～２ｈを参照するとチップ９０１が高密度に相互接続しているパッケージ構造の製造方法の各ステップの中間構造を示す概略断面図である。

【0022】

製造方法は、以下のステップを含み、図２ａに示すように、ガラスキャリアを提供し、ガラスキャリアにエッチングして凹溝１０３及び凹溝１０３を囲むガラスフレーム１００を形成し、それぞれガラスフレーム１００及び凹溝１０３に高さ方向に沿って貫通する第１ビア１０１及び第２ビア１０２を形成する。そして、予め設定された第１ビア１０１及び第２ビア１０２の位置をレーザ改質し、それぞれエッチングして第１ビア１０１及び第２ビア１０２を形成する。なお、後続でチップ接続ブリッジ５００における高密度のＩ／Ｏによるパッケージ構造の高密度配線の要求を満たすために、第２ビア１０２の間隔及び直径を第１ビア１０１の間隔及び直径より小さくようにすることができる。

【0023】

続いて、図２ｂに示すように、第１回路層３０１１、第２回路層３０２１、第３回路層３０１２及び第４回路層３０２２を製造する。一般的に、まず第１ビア及び第２ビア内に第１ビアピラー２０１及び第２ビアピラー２０２をめっき形成し、続いて、ガラスキャリアの上面及び下面に金属シード層を製造し、第３金属シード層を覆ってフォトレジストを施し、フォトレジストをフォトリソグラフィし、フォトリソグラフィ領域に対応する位置にそれぞれ第１回路層３０１１、第２回路層３０２１、第３回路層３０１２及び第４回路層３０２２をめっきし、その後フォトレジストを除去し、且つ露出した金属シード層をエッチングすることにより、第１回路層３０１１及び第２回路層３０２１は第１ビアピラー２０１を介して接続され、第３回路層３０１２及び第４回路層３０２２は第２ビアピラー２０２を介して接続される。

【0024】

続いて、凹溝１０３内に導電性ペースト４０１を施し、図２ｃに示すように、導電性ペースト４０１に導電性粒子４０２が含まれ、導電性ペースト４０１に第３回路層３０１２を覆う必要がある。

【0025】

そして、凹溝１０３内で導電性ペースト４０１によりチップ接続ブリッジ５００をマウントし、図２ｄに示すように、第１パッド５０１と第３回路層３０１２を導電性ペースト４０１によって相互に固定することで、チップ接続ブリッジ５００と第３回路層３０１２の接続を実現する。実際の要求に応じて、チップ接続ブリッジ５００は薄膜回路層、シリコン介在層、ガラス介在層であってもよいし、チップであってもよく、マルチチップの相互接続機能を有するものであればよい。チップ接続ブリッジ５００は第１パッド５０１等の片面パッドのみを有してもよく、本実施例における第１パッド５０１及び対向する第２パッド５０２等の両面パッドを有してもよい。

【0026】

続いて、図２ｄに示すように、パッケージ層６０１を圧着する。パッケージ層６０１を圧着した後、第１回路層３０１１及びチップ接続ブリッジ５００に対するパッケージを完了し、また、パッケージ層６０１を圧着するプロセスでは、導電性ペースト４０１における導電性粒子４０２はチップ接続ブリッジ５００の第１パッド５０１及び第３回路層３０１２に押し付けられ、チップ接続ブリッジ５００と第３回路層３０１２との電気的接続を実現する。

【0027】

パッケージ層６０１は熱硬化性樹脂材料又は感光性樹脂材料であってもよく、第１回路層３０１１及びチップ接続ブリッジ５００をパッケージすると共に、チップ接続ブリッジ５００と凹溝１０３との間の隙間を充填してパッケージする。

【0028】

続いて、パッケージ層６０１に対して窓開けを行い、第１止まり穴６０２を形成し、図２ｅに示すように、レーザ又は露光現像の方式によりパッケージ層６０１に対して窓開けを行ってもよい。第１止まり穴６０２は、第１回路層３０１１及びチップ接続ブリッジ５００の第２パッド５０２を露出させる。

【0029】

続いて、図２ｆに示すように、パッケージ層６０１に第５回路層７０２を形成する。まずパッケージ層６０１の上面及び第１止まり穴６０２において第１金属シード層７０１を製造し、さらに第１金属シード層７０１に第５回路層７０２の回路パターンを作成し、その後、回路パターンに第５回路層７０２をめっき形成し、露出した第１金属シード層７０１をエッチング除去し、第５回路層７０２と第１回路層３０１１及びチップチップ接続ブリッジ５００の第２パッド５０２との接続を完了する。

【0030】

続いて、図２ｇに示すように、第５回路層７０２に絶縁層８０１を積層し、絶縁層８０１に第６回路層８０３を形成する。具体的には、第５回路層７０２を覆って絶縁層８０１を積層し、絶縁層８０１に対して窓開けを行い、第２止まり穴８０２を形成し、その後、絶縁層８０１の上面及び第２止まり穴８０２内に第２金属シード層８０４を製造し、さらに第２金属シード層８０４に第６回路層８０３の回路パターンを作成し、その後、当該回路パターンに第６回路層８０３をめっき形成し、露出した第２金属シード層８０４をエッチング除去し、第６回路層８０３と第５回路層７０２とを接続させる。

【0031】

なお、実際の必要に応じて、前述した方法に従い、引き続き積層して追加の絶縁層及び回路層を製造し、所望の多層パッケージ構造を形成してもよい。

【0032】

そして、図２ｈに示すように、チップ９０１の取り付けを行う。上記パッケージ構造の両面にソルダーレジスト層の加工及び金属表面処理を行ってソルダーレジスト開口窓を形成した後、第２回路層３０２１及び第４回路層３０２２にボールマウントの方法によって半田ボール９０２を製造し、その後、チップ９０１をフリップチップし、そのうちの１つのチップ９０１のピンは半田ボール９０２を介して一部の第２回路層３０２１及び一部の第４回路層３０２２にそれぞれ接続されてもよく、他方のチップ９０１のピンは半田ボール９０２を介して一部の第２回路層３０２１及び一部の第４回路層３０２２にそれぞれ接続され、それにより２つのチップ９０１の相互接続を実現する。また、必要に応じて、マルチチップ９０１を取り付け、半田ボール９０２を介してそれぞれのピンを一部の第２回路層３０２１及び一部の第４回路層３０２２にそれぞれ接続させ、それによりマルチチップ９０１の相互接続を実現することができる。

【0033】

最後に、第６回路層８０３のソルダーレジスト開口窓にボールマウントを行い、外部と電気的に接続されたパッケージ構造の半田ボールを形成する。これにより、ガラスキャリア内に埋め込まれたチップ接続ブリッジを介してマルチチップが相互接続された全体パッケージ部材を形成し、全体パッケージ構造の体積を著しく低減できるだけでなく、マルチチップパッケージ構造の設計自由度を向上させることができ、またマルチチップパッケージの信頼性を向上させ、チップ接続ブリッジの高密度Ｉ／Ｏの需要を満たすことができる。

【0034】

当業者であれば、上記実施例の説明は、例示に過ぎず、本願の範囲（特許請求の範囲を含む）がこれらの例に限定されることを示唆するものではなく、また、本願の思想の下で上記実施例又は異なる実施例の技術的特徴の間で組み合わせることも可能であり、ステップは、任意の順序で実施されてもよく、本願の実施例の上記異なる態様に多くの他の変更があり、それらは、簡潔性のために詳細に提供されていないことを理解されたい。

【0035】

本願の具体的な実施例と併せて本願について説明したが、上記説明に基づいて行われたこれらの実施例の多くの置換、修正、及び変形は、当業者にとって明らかであろう。

【0036】

本願の実施例は、添付の特許請求の範囲の広い範囲内に入る、そのような全ての置換、修正、及び変形を包含することが意図される。そのため、本願の実施例の精神と原則内で行われる任意の省略、修正、同等の置換、及び改善等は、いずれも本願の保護範囲内に含まれるべきである。

【符号の説明】

【0037】

１００ ガラスフレーム
１０１ 第１ビア
１０２ 第２ビア
１０３ 凹溝
２０１ 第１ビアピラー
２０２ 第２ビアピラー
３０１１ 第１回路層
３０１２ 第３回路層
３０２１ 第２回路層
３０２２ 第４回路層
４０１ 導電性ペースト
４０２ 導電性粒子
５００ チップ接続ブリッジ
５０１ 第１パッド
５０２ 第２パッド
６０１ パッケージ層
６０２ 第１止まり穴
７０１ 第１金属シード層
７０２ 第５回路層
８０１ 絶縁層
８０２ 第２止まり穴
８０３ 第６回路層
８０４ 第２金属シード層
９０１ チップ
９０２ 半田ボール

【図1】

【図2】

【図2-1】

【図2-2】