特許7604147 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ キヤノン株式会社の特許一覧

特許7604147装置、装置の制御方法、およびプログラム

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-13

(45)【発行日】2024-12-23

(54)【発明の名称】装置、装置の制御方法、およびプログラム

(51)【国際特許分類】

H04N 1/40 20060101AFI20241216BHJP

G06T 1/00 20060101ALI20241216BHJP

【ＦＩ】

H04N1/40

G06T1/00 510

【請求項の数】 18

(21)【出願番号】P 2020156377

(22)【出願日】2020-09-17

(65)【公開番号】P2022050021

(43)【公開日】2022-03-30

【審査請求日】2023-09-14

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】110001243

【氏名又は名称】弁理士法人谷・阿部特許事務所

(72)【発明者】

【氏名】鈴木高志

【審査官】鈴木肇

(56)【参考文献】

【文献】特開２０１５－１１５８３７（ＪＰ，Ａ）

【文献】特開２０１８－１９６１５６（ＪＰ，Ａ）

【文献】特開２０１６－０６８４６０（ＪＰ，Ａ）

【文献】特開２００４－３１０７４６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｔ１／００－１／４０

Ｇ０６Ｔ３／００－５／５０

Ｈ０４Ｎ１／４０－１／４０９

(57)【特許請求の範囲】

【請求項1】

画像データとして、モノクロ画像データまたはカラー画像データを格納する記憶領域が設けられる中間バッファ制御部と、
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、
を有する装置であって、
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、
前記画像データの領域を複数のバンド領域に分割する分割手段と、
を更に有し、
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、前記複数の入力バンドそれぞれに関する第１オフセット量と、が含まれ、
前記算出手段は、以下の式（１）に従って、前記第１オフセット量を算出する、
ことを特徴とする装置。

【数1】

【請求項2】

前記画像データがモノクロ画像データの場合、前記決定手段は、前記仮想的な色数を、以下の式（２）を満たすように決定する、
ことを特徴とする請求項１に記載の装置。

【数2】

【請求項3】

前記画像データがモノクロ画像データの場合、前記決定手段は、前記仮想的な色数を、以下の式（３）を満たすように決定する、
ことを特徴とする請求項１または２に記載の装置。

【数3】

尚、Mは、前記カラー画像データにおける１画素あたりの色数としてのチャンネル数を示す。

【請求項4】

前記画像データがモノクロ画像データの場合、前記決定手段は、前記仮想的な色数がMの整数倍となるように決定する、
ことを特徴とする請求項３に記載の装置。

【請求項5】

前記画像データがカラー画像データの場合、前記決定手段は、前記並列数として１を決定する、
ことを特徴とする請求項１乃至４の何れか１項に記載の装置。

【請求項6】

前記所定の入力バンドは、前記画像データがカラー画像データの場合、先頭から１番目の入力バンドである一方、前記画像データがモノクロ画像データの場合、先頭から前記仮想的な色数に等しい数の入力バンドであり、
前記所定の出力バンドは、前記画像データがカラー画像データの場合、先頭から１番目の出力バンドである一方、前記画像データがモノクロ画像データの場合、先頭から前記仮想的な色数に等しい数の出力バンドである、
ことを特徴とする請求項５に記載の装置。

【請求項7】

前記レジスタ設定値には、前記出力バンドに関する第２オフセット量が含まれ、
前記算出手段は、以下の式（４）に従って、前記第２オフセット量を算出する、
ことを特徴とする請求項６に記載の装置。

【数4】

【請求項8】

サイズが異なる複数の画像データを出力し、
前記算出手段は、前記出力する複数の画像データのそれぞれに対して、前記レジスタ設定値を算出する、
ことを特徴とする請求項１乃至７の何れか１項に記載の装置。

【請求項9】

前記仮想的な色数を、外部の情報機器に通知する通知手段を更に有する、
ことを特徴とする請求項１乃至８の何れか１項に記載の装置。

【請求項10】

モノクロ画像を１画素単位で処理するためのレジスタ設定値の算出方法と、モノクロ画像を複数の画素単位で並列処理するためのレジスタ設定値の算出方法と、カラー画像を並列処理するためのレジスタ設定値の算出方法とが同一である、
ことを特徴とする請求項１乃至９の何れか１項に記載の装置。

【請求項11】

前記算出手段により算出された前記レジスタ設定値をレジスタに設定する設定手段を更に有する、
ことを特徴とする請求項１乃至１０の何れか１項に記載の装置。

【請求項12】

前記画像処理手段は、それぞれが同じ動作をするN個の画像処理回路を有する、
ことを特徴とする請求項１乃至１１の何れか１項に記載の装置。

【請求項13】

画像データとして、モノクロ画像データまたはカラー画像データを格納する記憶領域が設けられる中間バッファ制御部と、
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、
を有する装置であって、
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、
前記画像データの領域を複数のバンド領域に分割する分割手段と、
を更に有し、
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、前記複数の出力バンドそれぞれに関する第２オフセット量と、が含まれ、
前記算出手段は、以下の式（５）に従って、前記第２オフセット量を算出する、
ことを特徴とする装置。

【数5】

【請求項14】

画像データとして、モノクロ画像データまたはカラー画像データを格納する記憶領域が設けられる中間バッファ制御部と、
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、
を有する装置であって、
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、
前記画像データの領域を複数のバンド領域に分割する分割手段と、
を更に有し、
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、が含まれ、
サイズが異なる複数の画像データを出力し、
前記算出手段は、前記出力する複数の画像データのそれぞれに対して、前記レジスタ設定値を算出する、
ことを特徴とする装置。

【請求項15】

画像データとして、モノクロ画像データまたはカラー画像データを格納する記憶領域が設けられる中間バッファ制御部と、
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、
を有する装置であって、
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、
前記画像データの領域を複数のバンド領域に分割する分割手段と、
を更に有し、
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、が含まれ、
前記仮想的な色数を、外部の情報機器に通知する通知手段を更に有する、
ことを特徴とする装置。

【請求項16】

画像データとして、モノクロ画像データまたはカラー画像データを格納する記憶領域が設けられる中間バッファ制御部と、
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、
を有する装置であって、
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、
前記画像データの領域を複数のバンド領域に分割する分割手段と、
を更に有し、
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、が含まれ、
モノクロ画像を１画素単位で処理するためのレジスタ設定値の算出方法と、モノクロ画像を複数の画素単位で並列処理するためのレジスタ設定値の算出方法と、カラー画像を並列処理するためのレジスタ設定値の算出方法とが同一である、
ことを特徴とする装置。

【請求項17】

画像データとして、モノクロ画像データまたはカラー画像データを格納する記憶領域が設けられる中間バッファ制御部と、
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、
を有する装置の制御方法であって、
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定するステップと、
前記レジスタ設定値を、前記仮想的な色数に基づいて算出するステップと、
前記画像データの領域を複数のバンド領域に分割する分割するステップと、
を有し、
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、前記複数の入力バンドそれぞれに関する第１オフセット量と、が含まれ、
前記算出するステップにおいて、以下の式（６）に従って、前記第１オフセット量が算出されることを特徴とする方法。

【数6】

【請求項18】

コンピュータに請求項１７に記載の方法を実行させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、装置、装置の制御方法、およびプログラムに関する。

【背景技術】

【0002】

一般的に、スキャナ等の読取り機器、プリンタ等の印刷機器、ディスプレイ等の表示機器の多くは、カラー画像およびカラー原稿（例えばＲＧＢカラー画像、ＣＭＹＫカラー画像などの複数色を有する画像）に対応可能である。このため、このような機器の多くに搭載される画像処理装置は、基本的にカラー処理を行う装置として構成されることが多い。画像処理装置は、例えば、ＲＧＢカラー画像に対しては３色を、ＣＭＹＫカラー画像に対しては４色を、処理する画像処理回路を有する。一般的な画像処理回路は、その回路を１つの処理のみでなく他の処理にも使用できるように、例えば、フィルタ処理で使用するフィルタ係数はレジスタ設定などで任意に設定変更できるように設計されることが多い。そのため、各色に対応するフィルタ回路は同一回路でありうる。画像処理装置は、例えば、ＲＧＢカラー画像に対しては３基、ＣＭＹＫカラー画像に対しては４基のように、対応する色の数だけフィルタ回路を並列に備えることができる。また、機器が、複数の色のそれぞれに対応する複数の画像処理装置を有してよい。例えば、画像処理装置が１色分のフィルタ回路を備えるのみである場合であっても、対応する色の数だけ画像処理装置を有することにより、機器全体ではカラー処理に対応することができる。このようにカラー処理を基本とする処理装置において、色数に応じた並列化の処理単位（粒度）は、小さくは回路レベルから、大きくは処理装置等のシステムレベルに至るまで多岐に渡る。

【0003】

このようなカラー処理を基本とした処理装置に、モノクロ（単色）画像データが入力される場合、上述のように並列化された処理単位（粒度）を効率的に利用することが考えられる。処理単位を効率的に利用することにより、カラー画像の処理速度に比べて単色画像の処理速度を向上できる。

【0004】

特許文献１には、入力画像データがモノクロ画像データの場合、矩形画像入力部がそのモノクロ画像データの領域を所定サイズの矩形領域に分割して、疑似的に複数の座標の異なる画素を矩形画像処理部に入力して同時に画像処理を行うことが記載されている。

【0005】

特許文献１の画像処理装置は、ＣＰＵ経由で入出力画像データを読み書きするためのＤＭＡコントローラ（ＤＭＡＣ）を有し、モノクロの入力画像を所定のブロックに分割しておき、複数の異なる入力ブロックをカラー画像と同様の制御方法により同時に入力する。その上で、これら複数の入力ブロックに対して画像処理を並列に行い、画素データを複数の異なる出力ブロックに出力することにより、性能の高速化を実現している。

【0006】

また、特許文献２には、画像処理装置が複数の画像処理回路を有し、複数の色成分を格納することができる複数のフィールドに単色画像の複数の部分画像を格納し、該複数の画像処理回路が複数の部分画像に対して同時に画像処理を行うことが記載されている。

【先行技術文献】

【特許文献】

【0007】

【文献】特開２００７－２２１３４３号公報

【文献】特開２０１５－１１５８３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、これらの特許文献には、ＤＭＡＣに対してＣＰＵ経由でモノクロ画像をカラー画像と同様の制御方法により並列処理するためのレジスタ設定値の算出手法については記載されていない。また、カラー画像を複数の処理単位で並列処理するためのレジスタ設定値の算出手法、カラー画像を１並列で処理するためのレジスタ設定値の算出手法、モノクロ画像を１並列で処理するためのレジスタ設定値の算出手法についても記載されていない。

【0009】

そこで本発明の一実施形態は、モノクロ画像またはカラー画像に対する画像処理を実行する際、単一画素を１並列で処理するためのレジスタ設定値と、複数画素を並列処理するためのレジスタ設定値とを、同一手法で算出できるようにすることを目的とする。

【課題を解決するための手段】

【0010】

本発明の一実施形態は、画像データとして、モノクロ画像データまたはカラー画像データを格納する記憶領域が設けられる中間バッファ制御部と、前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、を有する装置であって、前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、前記画像データの領域を複数のバンド領域に分割する分割手段と、を更に有し、前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、前記複数の入力バンドそれぞれに関する第１オフセット量と、が含まれ、前記算出手段は、次の式、すなわち第１オフセット量＝入力バンドのバンドサイズ×仮想的な色数に従って、前記第１オフセット量を算出する、ことを特徴とする装置である。

【発明の効果】

【0011】

本発明の一実施形態によれば、モノクロ画像またはカラー画像に対する画像処理を実行する際、単一画素を１並列で処理するためのレジスタ設定値と、複数画素を並列処理するためのレジスタ設定値とを、同一手法で算出できる。よって、ソフトウェアがレジスタ設定を効率的に行うことが可能になる。

【図面の簡単な説明】

【0012】

【図1】画像処理装置の全体構成を示すブロック図

【図2】画像処理部１０３の構成を示すブロック図

【図3】画像処理コマンドの構成を示す図

【図4】バンド処理を示す図

【図5】カラー画像に対する画像処理を説明する図

【図6】モノクロ画像を１並列で処理する場合の画像処理を説明する図

【図7】モノクロ画像を３並列で処理する場合の画像処理を説明する図

【図8】モノクロ画像を３並列で処理して、サイズの異なる２つの画像を出力する場合の画像処理を説明する図

【図9】仮想的色数を決定する処理のフローチャート

【図10】レジスタ設定値を計算する処理のフローチャート

【図11】画像処理コマンドの構成を示す図

【図12】情報機器と、第１～第３記録装置とによる一連の処理のシーケンス図

【発明を実施するための形態】

【0013】

以下、図面を参照して、本発明の実施形態を詳細に説明する。

【0014】

［第１の実施形態］
＜画像処理装置の構成＞
図１は、本実施形態における画像処理装置の全体構成を示すブロック図である。画像処理装置は、ＣＰＵ１００と、ＲＡＭ１０１と、ＲＯＭ１０２と、画像処理部１０３と、Ｉ/Ｆ部１０４とを有する。これらの各構成要素は、システムバス１０５を介して接続されている。

【0015】

ＣＰＵ１００は、画像処理装置全体を制御する中央演算ユニットであり、各種の制御プログラムを実行する。ＲＯＭ１０２には、制御ブログラムや固定データが格納される。ＲＡＭ１０１は、データの一時保存やプログラムのロードに利用される。ＣＰＵ１００は、ＲＡＭ１０１にロードされた制御プログラムを実行することで、Ｉ/Ｆ部１０４を通して受信した入力画像データをＲＡＭ１０１に一時的に保存し、該入力画像データに対する画像処理部１０３による画像処理を実行する。

【0016】

画像処理部１０３は、ＲＡＭ１０１に配置された入力画像データに対する画像処理を行い、出力画像データを得る。この出力画像データは、ＲＡＭ１０１に一時保存され、Ｉ/Ｆ部１０４を通して外部の情報機器１０６に送信される。

【0017】

＜画像処理部の構成＞
図２は、画像処理部１０３の構成を示すブロック図である。画像処理部１０３は、入力画像データを入力し、出力画像データを出力する入出力制御部２００と、入出力制御部２００から入力された画像処理コマンド（入力）単位で画像処理を行う画像処理実行部２０１とを有する。

【0018】

まず、入出力制御部２００の構成について説明する。入出力制御部２００は、画像データ入力部２０２と、中間バッファ制御部２０３と、レジスタブロック２１９と、コマンド生成部２０４と、コマンド送信部２０５と、コマンド受信部２１６と、コマンド解析部２１７と、画像データ出力部２１８とを有する。

【0019】

画像データ入力部２０２は、レジスタブロック２１９から複数のレジスタ設定値を読み込み、そのレジスタ設定値に基づいてＲＡＭ１０１から所定のブロック単位で入力画像データを読み出し、中間バッファ制御部２０３の記憶領域に格納する。続いて、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域に格納された入力画像データを１画素単位で読み出し、該読み出した入力画像データをコマンド生成部２０４に出力する。コマンド生成部２０４は、１画素単位の入力画像データを含む画像処理コマンド（入力）を生成し、該生成した画像処理コマンド（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド（入力）を画像処理実行部２０１に出力する。

【0020】

コマンド受信部２１６は、画像処理実行部２０１から画像処理コマンド（出力）を受信し、該受信した画像処理コマンド（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド（出力）から１画素単位の出力画像データを取り出し、該取り出した出力画像データを画像データ出力部２１８に出力する。画像データ出力部２１８は、中間バッファ制御部２０３の記憶領域に１画素単位の出力画像データを格納する。そして、画像データ出力部２１８は、レジスタブロック２１９から複数のレジスタ設定値を読み込み、そのレジスタ設定値に基づいて中間バッファ制御部２０３の記憶領域に格納された出力画像データを所定のブロック単位で読み出す。そして、画像データ出力部２１８は、読み出した出力画像データをＲＡＭ１０１に出力する。

【0021】

次に、画像処理実行部２０１の構成について説明する。画像処理実行部２０１は、画像処理回路（１）２０９から画像処理回路（Ｐ）２１５のＰ個の画像処理回路と、インターコネクト２０６とを有する。Ｐ個の画像処理回路のそれぞれとインターコネクト２０６とは、入力ポート２０７、２１０、２１３、および、出力ポート２０８、２１１、２１４等のポートを介して互いに接続される。画像処理回路は、例えば、入力色補正処理、色空間変換、濃度補正処理、中間調処理、空間フィルタ処理、解像度変換、トリミング処理、端部拡張処理、ＩＰ変換、クロマ・アップサンプリングの１つ以上を含む処理を行う。これらの画像処理回路は、パイプライン回路等のハードウェアで実現されてもよいし、プロセッサとプログラム（ソフトウェア）等で実現されてもよい。画像処理回路は、例えば、入力ポート２０７、２１０、２１３等を介して画像処理コマンド（入力）を受け取り、画像処理を施した後に、出力ポート２０８、２１１、２１４を介して画像処理後の画像処理コマンド（出力）を出力する。

【0022】

インターコネクト２０６は、クロスバーやリングバス等の接続機能で実現されており、入力ポートと出力ポートの接続先を任意に切り替えることができる。従って、ＣＰＵ１００がこれらポートの接続先を設定することで、インターコネクト２０６は、例えばＰ個の画像処理回路の実行順序を変更し、または一部の処理をバイパスすることができる。このように、画像処理実行部２０１は、アプリケーションに応じて、各種の処理を取捨選択して組み合わせることにより、所望の画像処理を実現することができる。

【0023】

＜画像処理コマンドの構成＞
図３は、画像処理コマンドの構成を示す図である。図３（ａ）の符号３００に示すように画像処理コマンドは、ヘッダとデータとを含んで構成され、データ領域には点順次形式の画素値が格納される。本実施形態における画像処理装置は、この画像処理コマンドを利用することで、点順次形式の画像データを１画素単位で同期しながら、画像処理実行部２０１の画像処理回路（１）２０９～画像処理回路（Ｐ）２１５をパイプライン的に動作させ、画像処理を行う。

【0024】

また、図３（ｂ）に示すように、画像処理コマンドは、カラーの点順次形式の１画素分の画素データを格納する形式に対応可能である。図３（ｂ）の例では、ヘッダの内容を切り替えることで、符号３０１に示すＲ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）形式や符号３０２に示すＣ（Ｃｙａｎ）、Ｍ（Ｍａｇｅｎｔａ）、Ｙ（Ｙｅｌｌｏｗ）、Ｋ（Ｂｌａｃｋ）形式に対応できる。尚、カラーの点順次形式の画素データを格納する画像処理コマンドは、５個以上のデータ領域を含んでもよいし、複数の画像処理コマンドから構成されてもよい。

【0025】

また、図３（ｃ）に示すように、画像処理コマンドは、モノクロ（単色）の１画素分の画素データを格納する形式に対応可能である。図３（ｃ）の例では、ヘッダの内容を切り替えることで、符号３０３に示すように、３個の画素データ領域のうち１個の画素データ領域にＫ（Ｂｌａｃｋ）の画素データを格納する形式に対応することができる。また、符号３０４に示すように、４個の画素データ領域のうち１個の画素データ領域にＫ（Ｂｌａｃｋ）の画素データを格納する形式に対応することもできる。尚、モノクロの１画素の画素データを格納する画像処理コマンドは、５個以上のデータ領域を含んでもよいし、複数の画像処理コマンドから構成されてもよい。

【0026】

また、図３（ｄ）に示すように、画像処理コマンドは、モノクロの複数画素の画素データを格納する形式に対応可能である。図３（ｄ）の例では、ヘッダの内容を切り替えることで、符号３０５に示すように、３個の画素データ領域のそれぞれにＫ（Ｂｌａｃｋ）の画素データを格納する形式に対応することができる。また、符号３０６に示すように、４個の画素データ領域のそれぞれにＫ（Ｂｌａｃｋ）の画素データを格納する形式に対応することもできる。尚、モノクロの複数画素の画素データを格納する画像処理コマンドは、５個以上のデータ領域を含んでもよいし、複数の画像処理コマンドから構成されてもよい。

【0027】

＜画像データの領域分割＞
次に、以下で説明する各実施形態において用いられる、画像データの領域分割について説明する。本実施形態では、領域分割手法の１つであるバンド処理を用いるものとする。以下、バンド処理について図４を用いて説明する。

【0028】

バンド処理では、例えば、図４（ａ）～（ｇ）に示すように、１枚の画像データ４００を、高さＢｄｈ、長さＢｄｌの領域４０１～４０６に分割する。領域４０１～４０６それぞれの副走査方向における位置は、異なる。画像処理実行部２０１にて、この分割された領域毎に各種の画像処理を逐次的に実行する。

【0029】

以下では、この分割された部分画像の領域４０１～４０６を「バンド領域」と呼び、バンド領域に含まれるデータが展開される記憶領域を「バンドメモリ」と呼び、画像データを分割する処理を「バンド分割」と呼ぶ。バンドメモリはＲＡＭ１０１に確保されてもよいし、システム上の適当な記憶装置内の領域として確保されてもよい。尚、ここでは、説明を簡潔にするために、バンドメモリがＲＡＭ１０１に確保されるものとして説明する。また、図４（ｇ）に示すように、画像データの座標系（主走査方向－副走査方向）を長さ方向、高さ方向という新たな座標系（バンド領域座標系）によって定義し、バンド領域を長さ×高さで表現する。バンド領域の長さＢｄｌは、画像データの主走査方向の長さとし、バンド領域の高さＢｄｈは、画像データの副走査方向の長さとする。

【0030】

バンド処理では、図４におけるバンド領域４０１～４０６がＲＡＭ１０１上のバンドメモリに展開され、画像処理実行部２０１にてバンド領域４０１の画像処理が行われる。バンド領域４０１の画像処理が完了すると、次にバンド領域４０２の画像処理が行われ、バンド領域４０６まで画像処理が行われる。

【0031】

尚、バンド処理では、各バンド領域間で隙間なく空間フィルタ処理などの局所（近傍）画像処理を行なうため、図４（ｈ）～（ｎ）に示すように、各バンド領域が、それぞれ隣接する領域との境界で一部分が互いに重なり合うように構成されてもよい。この場合、例えば、各領域の高さの方向に１画素ずつ画素を走査することとして、局所（近傍）画像処理に必要な処理画素を保持する遅延メモリの容量が、各領域の高さで規定される。これにより、局所（近傍）画像処理で必要となる遅延メモリの省メモリ化を実現できる。

【0032】

＜カラー画像に対する画像処理＞
以下、ＲＧＢ３チャンネルの入力画像データに対する画像処理の例について、図５を用いて説明する。

【0033】

画像処理部１０３に入力する画像は、ＲＧＢ点順次のカラー画像である。入力画像５０１は、符号５００に示す入力バンド領域の長さＢｄｌ＿ｉｎ、高さＢｄｈ＿ｉｎの大きさの３つの連続した入力バンド領域Ａ１、Ａ２、Ａ３から構成される。入力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｃ１、Ｃ２、Ｃ３である。入力画像のオフセット量５０２は、アドレスＣ１からアドレスＣ２、アドレスＣ２からアドレスＣ３までの同一のオフセット量（バイト数）である。画像処理部１０３から出力する画像は、ＲＧＢ点順次のカラー画像である。出力画像５０４は、符号５０３に示す出力バンド領域の長さＢｄｌ＿ｏｕｔ１、高さＢｄｈ＿ｏｕｔ１の大きさの３つの連続した出力バンド領域Ｂ１、Ｂ２、Ｂ３から構成される。出力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｄ１、Ｄ２、Ｄ３である。出力画像５０４におけるオフセット量５０５は、アドレスＤ１からアドレスＤ２、アドレスＤ２からアドレスＤ３までの同一のオフセット量（バイト数）である。

【0034】

ここで、入出力制御部２００は、レジスタブロック２１９に以下の４個のレジスタを備える。
・入力アドレスレジスタ：入力画像５０１の先頭アドレスＣ１
・入力オフセットレジスタ：入力画像５０１の入力バンド領域間のオフセット量５０２
・出力アドレスレジスタ：出力画像５０４の先頭アドレスＤ１
・出力オフセットレジスタ：出力画像５０４の出力バンド領域間のオフセット量５０５

【0035】

これら４個のレジスタは、ＣＰＵ１００によって実現されるソフトウェアモジュールがレジスタブロック２１９にレジスタ設定値を設定する構成となっている。入出力制御部２００内の画像処理コマンドのフォーマットは、ヘッダと、３個のデータ領域Ｐ０、Ｐ１、Ｐ２とから構成され、画像処理コマンドのフォーマット３０１（図３（ｂ）参照）に該当する。コマンド生成部２０４で生成する画像処理コマンド（入力）と、コマンド解析部２１７で解析する画像処理コマンド（出力）とは、画像処理コマンド３０１のフォーマットに基づいて処理する。

【0036】

次に、画像処理部１０３における処理について説明する。画像データ入力部２０２は、入力バンド領域Ａ１から入力画像データを３２バイト単位で入力バンド領域のオフセット量５０２（バイト数）読み込み、中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域からＲ、Ｇ、Ｂそれぞれ１画素分のデータ１６ｂｉｔを読み込み、該読みこんだ１画素分のデータをコマンド生成部２０４に出力する。その後、コマンド生成部２０４は、１画素分のデータを画像処理コマンド３０１（入力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納することで、画像処理コマンド３０１（入力）を生成し、該生成した画像処理コマンド３０１（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド３０１（入力）を画像処理実行部２０１に出力する。画像処理実行部２０１が画像処理コマンド３０１（入力）に格納された画素データに基づく画像処理を完了すると、コマンド受信部２１６は、画像処理コマンド３０１（出力）を受信する。コマンド受信部２１６は、受信した画像処理コマンド３０１（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド３０１（出力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納されたＲ、Ｇ、Ｂの画素データを取り出し、該取り出した画素データを画像データ出力部２１８に出力する。画像データ出力部２１８は、そのＲ、Ｇ、Ｂの画素データを中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ出力部２１８は、中間バッファ制御部２０３の記憶領域からＲＧＢ点順次の出力画像データを３２バイト単位で読み込み、出力画像５０４のうち１番目の出力バンド領域Ｂ１を構成する出力画像データとして、出力バンドメモリに書き込む。

【0037】

以上の処理フローに基づき、入出力制御部２００は、入力画像データのうちオフセット量５０２（バイト数）の入力バンド領域Ａ１を読み込む。続いて、画像処理実行部２０１は、画像処理を行い、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＤ１）にオフセット量５０５（バイト数）の出力画像データを書き込む。

【0038】

その次に、入力画像５０１の２番目の入力バンド領域Ａ２の画像処理を行う。具体的には、画像データ入力部２０２は、レジスタブロック２１９から入力アドレスレジスタの値（入力画像５０１の先頭アドレスＣ１）と、入力オフセットレジスタの値（入力画像５０１におけるオフセット量５０２（バイト数））とを取得する。その上で、画像データ入力部２０２は、入力アドレスレジスタの値に入力オフセットレジスタの値を加算することで、２番目の入力バンドメモリの先頭アドレスＣ２を算出し、内部カウンタに保持する。同じく、画像データ出力部２１８は、レジスタブロック２１９から出力アドレスレジスタの値（出力画像５０４の先頭アドレスＤ１）と、出力オフセットレジスタの値（出力画像５０４におけるオフセット量５０５（バイト数））とを取得する。その上で、画像データ出力部２１８は、出力アドレスレジスタの値に出力オフセットレジスタの値を加算することで、２番目の出力バンドメモリの先頭アドレスＤ２を算出し、内部カウンタに保持する。画像データ入力部２０２は、入力画像データのうちオフセット量５０２（バイト数）の入力バンド領域Ａ２を読み込み、画像処理実行部２０１が画像処理を行う。その後、画像データ出力部２１８は、オフセット量５０５（バイト数）の出力バンド領域Ｂ２を出力バンドメモリに書き込む。

【0039】

その次に、入力画像５０１の３番目の入力バンド領域Ａ３の画像処理を行う。具体的には、画像データ入力部２０２は、内部カウンタに保持された２番目の入力バンドメモリの先頭アドレスＣ２にオフセット量５０２（バイト数）を加算することで、３番目の入力バンドメモリの先頭アドレスＣ３を算出し、内部カウンタを更新する。同じく、画像データ出力部２１８は、内部カウンタに保持された２番目の出力バンド領域の先頭アドレスＤ２にオフセット量５０５（バイト数）を加算することで、３番目の出力バンドメモリの先頭アドレスＤ３を算出し、内部カウンタを更新する。画像データ入力部２０２は、入力画像データのうちオフセット量５０２（バイト数）の入力バンド領域Ａ３を読み込み、画像処理実行部２０１が画像処理を行う。その後、画像データ出力部２１８は、オフセット量５０５（バイト数）の出力バンド領域Ｂ３を出力バンドメモリに書き込む。

【0040】

次に、図５のＲＧＢ点順次の入力画像に対する画像処理において、ＣＰＵ１００によって実現されるソフトウェアモジュールが、画像処理部１０３を駆動させるために必要なレジスタ設定値を算出する処理について、図９および図１０を用いて説明する。

【0041】

まず、仮想的色数を決定するフローについて、図９を用いて説明する。ここで、「仮想的色数」とは、画像処理部１０３でモノクロ画像データを処理する際に画像処理コマンド３０１（出力）のデータ領域を複数利用して内部的に並列処理する色数（並列数）のことである。尚、カラー画像データを処理する際には、画像処理コマンド３０１（出力）のデータ領域に並列処理するための十分な空き領域がないため、仮想的色数は１に固定される。尚、以降では、一連の処理のける各ステップを「Ｓ～」と表記する。

【0042】

Ｓ９００では、ＣＰＵ１００は、入力画像がモノクロ画像か判定する。本ステップの判定結果が真の場合、Ｓ９０１に進む一方、該判定結果が偽の場合（つまり、入力画像がカラー画像の場合）、Ｓ９０４に進む。図５のケースでは、入力画像５０１がカラー画像のため、Ｓ９００の判定結果が偽となり、Ｓ９０４に処理を進める。Ｓ９０４では、ＣＰＵ１００は、仮想的色数Ｖｎを１に設定する。

【0043】

次に、図９で求めた仮想的色数Ｖｎに基づいて図５における以下のレジスタ設定値を算出する方法について、図１０を用いて説明する。
・入力アドレスレジスタ：入力画像５０１のうち１番目の入力バンド領域に対応する先頭アドレスＣ１
・入力オフセットレジスタ：入力画像５０１におけるオフセット量５０２
・出力アドレスレジスタ：出力画像５０４のうち１番目の出力バンド領域に対応する先頭アドレスＤ１
・出力オフセットレジスタ：出力画像５０４におけるオフセット量５０５

【0044】

Ｓ１０００では、ＣＰＵ１００は、入力画像５０１の色数Ｃｎ＿ｉｎ（ここでは３）を取得する。

【0045】

Ｓ１００１では、ＣＰＵ１００は、入力画像５０１の１色あたりのビット数Ｂｐｓ＿ｉｎを取得する。

【0046】

Ｓ１００２では、ＣＰＵ１００は、入力バンド領域５００の長さＢｄｌ＿ｉｎと高さＢｄｈ＿ｉｎを取得する。

【0047】

Ｓ１００３では、ＣＰＵ１００は、入力画像５０１の先頭アドレスＡｄｒ＿ｉｎ＿ｔｏｐとして、図５のアドレスＣ１を取得する。

【0048】

Ｓ１００４では、ＣＰＵ１００は、Ｓ１０００～Ｓ１００２で取得したＣｎ＿ｉｎ、Ｂｐｓ＿ｉｎ、Ｂｄｌ＿ｉｎ、およびＢｄｈ＿ｉｎを用いて、式（１）に従って、入力バンドのサイズＢｄｓ＿ｉｎを算出する。

【0049】

【数1】

【0050】

Ｓ１００５では、ＣＰＵ１００は、Ｓ１００４で取得した入力バンドのサイズＢｄｓ＿ｉｎと、図９のフローで取得した仮想的色数Ｖｎ（ここでは１）とを用いて、式（２）に従って、入力バンド領域のオフセット量Ｂｄｏ＿ｉｎを算出する。

【0051】

【数2】

【0052】

Ｓ１００６では、ＣＰＵ１００は、第１出力画像（ここでは出力画像５０４）の色数Ｃｎ＿ｏｕｔ１（ここでは３）を取得する。

【0053】

Ｓ１００７では、ＣＰＵ１００は、第１出力画像（ここでは出力画像５０４）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ１を取得する。

【0054】

Ｓ１００８では、ＣＰＵ１００は、第１出力バンド領域５０３の長さＢｄｌ＿ｏｕｔ１と高さＢｄｈ＿ｏｕｔ１を取得する。

【0055】

Ｓ１００９では、ＣＰＵ１００は、第１出力画像（ここでは出力画像５０４）の先頭アドレスＡｄｒ＿ｏｕｔ１＿ｔｏｐとして、図５のアドレスＤ１を取得する。

【0056】

Ｓ１０１０では、ＣＰＵ１００は、Ｓ１００６～Ｓ１００８で取得したＣｎ＿ｏｕｔ１、Ｂｐｓ＿ｏｕｔ１、Ｂｄｌ＿ｏｕｔ１、およびＢｄｈ＿ｏｕｔ１を用いて、式（３）に従って、第１出力バンドのサイズＢｄｓ＿ｏｕｔ１を算出する。

【0057】

【数3】

【0058】

Ｓ１０１１では、ＣＰＵ１００は、Ｓ１０１０で取得した第１出力バンドのサイズＢｄｓ＿ｏｕｔ１と、図９のフローで取得した仮想的色数Ｖｎ（ここでは１）とを用いて、式（４）に従って、第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１を算出する。

【0059】

【数4】

【0060】

Ｓ１０１２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。本ステップの判定結果が真の場合、Ｓ１０１３に進む一方、該判定結果が偽の場合、Ｓ１０１９に進む。尚、図５のケースでは、出力画像が１つのため、Ｓ１０１９に処理を進める。

【0061】

Ｓ１０１９では、ＣＰＵ１００は、ソフトウェアの内部カウンタである仮想的インデックスＶｉを初期化して０に設定する。

【0062】

Ｓ１０２０では、ＣＰＵ１００は、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、およびＳ１０１９で取得したＶｉ（ここでは０）を用いて、式（５）に従って、入力バンドの先頭アドレスＡｄｒ＿ｉｎ［Ｖｉ］を算出する。

【0063】

【数5】

【0064】

尚、以降では、Ｖｉ＝ｎの場合のＡｄｒ＿ｉｎ［Ｖｉ］を、Ａｄｒ＿ｉｎ［ｎ］と記載する。例えば、本例（Ｖｉ＝０の場合）のＡｄｒ＿ｉｎ［Ｖｉ］を、Ａｄｒ＿ｉｎ［０］と記載する。

【0065】

Ｓ１０２１では、ＣＰＵ１００は、Ｓ１００７、Ｓ１００９、Ｓ１０１９で取得したＢｐｓ＿ｏｕｔ１、Ａｄｒ＿ｏｕｔ１＿ｔｏｐ、Ｖｉ（ここでは０）を用いて式（６）に従い、第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［Ｖｉ］を求める。

【0066】

【数6】

【0067】

尚、以降では、Ｖｉ＝ｎの場合のＡｄｒ＿ｏｕｔ１［Ｖｉ］を、Ａｄｒ＿ｏｕｔ１［ｎ］と記載する。

【0068】

Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。本ステップの判定結果が真の場合、Ｓ１０２３に進む一方、該判定結果が偽の場合、Ｓ１０２４に進む。尚、図５のケースでは、出力画像が１つのため、Ｓ１０２４に処理を進める。

【0069】

Ｓ１０２４では、ＣＰＵ１００は、Ｓ１０１９で０に初期化した仮想的インデックスＶｉに１を加算する。

【0070】

Ｓ１０２５では、ＣＰＵ１００は、図９で取得した仮想的色数ＶｎとＳ１０２４で取得した仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。図５のケースでは、Ｖｉ＝１、Ｖｎ＝１であり、式（７）を満たさないため、Ｓ１０２６に処理を進める。

【0071】

【数7】

【0072】

Ｓ１０２６では、ＣＰＵ１００は、以下の４つの値をレジスタに設定する。
・Ｓ１００５で算出した入力バンド領域のオフセット量Ｂｄｏ＿ｉｎ
・Ｓ１０１１で算出した第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１
・Ｓ１０２０で算出した入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０］
・Ｓ１０２１で算出した第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］

【0073】

Ｓ１０２７では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。本ステップの判定結果が真の場合、Ｓ１０２８に進む一方、該判定結果が偽の場合、一連の処理を終了する。尚、図５のケースでは、出力画像が１つのため、一連の処理を終了する。

【0074】

＜モノクロ画像に対する１並列での画像処理＞
以下、モノクロ（単色）の入力画像に対する１並列での画像処理の例について、図６を用いて説明する。

【0075】

画像処理部１０３に入力する画像は、モノクロ画像である。入力画像６０１は、符号６００に示す入力バンド領域の長さＢｄｌ＿ｉｎ、高さＢｄｈ＿ｉｎの大きさの３つの連続した入力バンド領域Ａ１、Ａ２、Ａ３から構成される。入力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｃ１、Ｃ２、Ｃ３である。入力画像のオフセット量６０２は、アドレスＣ１からアドレスＣ２、アドレスＣ２からアドレスＣ３までの同一のオフセット量（バイト数）である。画像処理部１０３から出力する画像は、モノクロ画像である。出力画像６０４は、符号６０３に示す出力バンド領域の長さＢｄｌ＿ｏｕｔ１、高さＢｄｈ＿ｏｕｔ１の大きさの３つの連続した出力バンド領域Ｂ１、Ｂ２、Ｂ３から構成される。出力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｄ１、Ｄ２、Ｄ３である。出力画像６０４におけるオフセット量６０５は、アドレスＤ１からアドレスＤ２、アドレスＤ２からアドレスＤ３までの同一のオフセット量（バイト数）である。

【0076】

ここで、入出力制御部２００は、レジスタブロック２１９に以下の４つのレジスタを備える。
・入力アドレスレジスタ：入力画像６０１の先頭アドレスＣ１
・入力オフセットレジスタ：入力画像６０１の入力バンド領域間のオフセット量６０２
・出力アドレスレジスタ：出力画像６０４の先頭アドレスＤ１
・出力オフセットレジスタ：出力画像６０４の出力バンド領域間のオフセット量６０５

【0077】

これら４つのレジスタは、ＣＰＵ１００によって実現されるソフトウェアモジュールがレジスタブロック２１９にレジスタ設定値を設定する構成となっている。また、これら４つのレジスタについては、図５のＲＧＢ点順次の入力画像に対する画像処理の例におけるレジスタ構成と同等である。

【0078】

入出力制御部２００内の画像処理コマンドのフォーマットは、ヘッダと、３つのデータ領域とから構成され、１つのデータ領域Ｐ０のみを使用する画像処理コマンド３０３（図３（ｃ）参照）のフォーマットに該当する。コマンド生成部２０４で生成する画像処理コマンド（入力）と、コマンド解析部２１７で解析する画像処理コマンド（出力）とは、画像処理コマンド３０３のフォーマットに基づいて処理する。

【0079】

次に、画像処理部１０３における処理について説明する。画像データ入力部２０２は、入力画像６０１の１番目の入力バンド領域Ａ１をバンドメモリから読み込む。具体的には、画像データ入力部２０２は、入力バンド領域Ａ１について先頭アドレスＣ１から３２バイト単位でオフセット量６０２（バイト数）読み込み、中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域からモノクロの１画素分のデータ１６ｂｉｔを読み込み、該読みこんだ１画素分のデータをコマンド生成部２０４に出力する。その後、コマンド生成部２０４は、１画素分のデータを画像処理コマンド３０３（入力）のデータ領域Ｐ０に格納することで、画像処理コマンド３０３（入力）を生成し、該生成した画像処理コマンド３０３（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド３０３（入力）を画像処理実行部２０１に出力する。画像処理実行部２０１が画像処理コマンド３０３（入力）に格納された画素データに基づく画像処理を完了すると、コマンド受信部２１６は、画像処理コマンド３０３（出力）を受信する。コマンド受信部２１６は、受信した画像処理コマンド３０３（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド３０３（出力）のデータ領域Ｐ０に格納されたモノクロの画素データを取り出し、該取り出した画素データを画像データ出力部２１８に出力する。画像データ出力部２１８は、そのモノクロの画素データを中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ出力部２１８は、中間バッファ制御部２０３の記憶領域からモノクロの出力画像データを３２バイト単位で読み込み、出力画像６０４のうち１番目の出力バンド領域Ｂ１を構成する出力画像データとして出力バンドメモリに書き込む。

【0080】

以上の処理フローに基づき、入出力制御部２００は、入力画像データとしてオフセット量６０２（バイト数）の入力バンド領域Ａ１を読み込む。続いて、画像処理実行部２０１は、画像処理を行い、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＤ１）にオフセット量６０５（バイト数）の出力画像データを書き込む。

【0081】

その次に、入力画像６０１の２番目の入力バンド領域Ａ２の画像処理を行う。具体的には、画像データ入力部２０２は、レジスタブロック２１９から入力アドレスレジスタの値（入力画像６０１の先頭アドレスＣ１）と、入力オフセットレジスタの値（入力画像６０１におけるオフセット量６０２（バイト数））とを取得する。その上で、画像データ入力部２０２は、入力アドレスレジスタの値に入力オフセットレジスタの値を加算することで、２番目の入力バンドメモリの先頭アドレスＣ２を算出し、内部カウンタに保持する。同じく、画像データ出力部２１８は、レジスタブロック２１９から出力アドレスレジスタの値（出力画像６０４の先頭アドレスＤ１）と、出力オフセットレジスタの値（出力画像６０４におけるオフセット量６０５（バイト数））とを取得する。その上で、画像データ出力部２１８は、出力アドレスレジスタの値に出力オフセットレジスタの値を加算することで、２番目の出力バンドメモリの先頭アドレスＤ２を算出し、内部カウンタに保持する。画像データ入力部２０２は、入力画像データのうちオフセット量６０２（バイト数）の入力バンド領域Ａ２を読み込み、画像処理実行部２０１が画像処理を行う。その後、画像データ出力部２１８は、オフセット量６０５（バイト数）の出力バンド領域Ｂ２を出力バンドメモリに書き込む。

【0082】

その次に、入力画像６０１の３番目の入力バンド領域Ａ３の画像処理を行う。具体的には、画像データ入力部２０２は、内部カウンタに保持された２番目の入力バンドメモリの先頭アドレスＣ２にオフセット量６０２（バイト数）を加算することで、３番目の入力バンドメモリの先頭アドレスＣ３を算出し、内部カウンタを更新する。同じく、画像データ出力部２１８は、内部カウンタに保持された２番目の出力バンド領域の先頭アドレスＤ２にオフセット量６０５（バイト数）を加算することで、３番目の出力バンドメモリの先頭アドレスＤ３を算出し、内部カウンタを更新する。画像データ入力部２０２は、入力画像データのうちオフセット量６０２（バイト数）の入力バンド領域Ａ３を読み込み、画像処理実行部２０１が画像処理を行う。その後、画像データ出力部２１８は、オフセット量６０５（バイト数）出力バンド領域Ｂ３を出力バンドメモリに書き込む。

【0083】

次に、図６のモノクロ（単色）データの入力画像に対する画像処理において、ＣＰＵ１００によって実現されるソフトウェアモジュールが、画像処理部１０３を駆動させるために必要なレジスタ設定値を算出する処理について、図９および図１０を用いて説明する。

【0084】

まず、仮想的色数を決定するフローについて、図９を用いて説明する。Ｓ９００では、ＣＰＵ１００は、入力画像がモノクロ画像か判定する。図６のケースでは、入力画像６０１がモノクロ画像のため、Ｓ９００の判定結果が真となり、Ｓ９０１に処理を進める。

【0085】

Ｓ９０１では、ＣＰＵ１００は、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。本ステップの判定結果が真の場合、Ｓ９０２に進む一方、該判定結果が偽の場合（つまり、１並列で画像処理を行う場合）、Ｓ９０３に進む。図６のケースでは、１並列で画像処理を行うため、Ｓ９０３に処理を進める。Ｓ９０３では、ＣＰＵ１００は、仮想的色数Ｖｎを１に設定する。

【0086】

次に、図９のフローで求めた仮想的色数Ｖｎに基づいて図６における以下のレジスタ設定値を算出する方法について、図１０を用いて説明する。
・入力アドレスレジスタ：１番目の入力バンドメモリの先頭アドレスＣ１
・入力オフセットレジスタ：入力画像６０１におけるオフセット量６０２
・出力アドレスレジスタ：１番目の出力バンドメモリの先頭アドレスＤ１
・出力オフセットレジスタ：出力画像６０４におけるオフセット量６０５

【0087】

Ｓ１０００では、ＣＰＵ１００は、入力画像６０１の色数Ｃｎ＿ｉｎ（ここでは１）を取得する。

【0088】

Ｓ１００１では、ＣＰＵ１００は、入力画像６０１の１色あたりのビット数Ｂｐｓ＿ｉｎを取得する。

【0089】

Ｓ１００２では、ＣＰＵ１００は、入力バンド領域６００の長さＢｄｌ＿ｉｎと高さＢｄｈ＿ｉｎを取得する。

【0090】

Ｓ１００３では、ＣＰＵ１００は、入力画像６０１の先頭アドレスＡｄｒ＿ｉｎ＿ｔｏｐとして、図６のアドレスＣ１を取得する。

【0091】

ステップＳ１００４では、ＣＰＵ１００は、Ｓ１０００～Ｓ１００２で取得したＣｎ＿ｉｎ、Ｂｐｓ＿ｉｎ、Ｂｄｌ＿ｉｎ、およびＢｄｈ＿ｉｎを用いて、式（１）に従って、入力バンドのサイズＢｄｓ＿ｉｎを算出する。

【0092】

【0093】

Ｓ１００６では、ＣＰＵ１００は、第１出力画像（ここでは出力画像６０４）の色数Ｃｎ＿ｏｕｔ１（ここでは１）を取得する。

【0094】

Ｓ１００７では、ＣＰＵ１００は、第１出力画像（ここでは出力画像６０４）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ１を取得する。

【0095】

Ｓ１００８では、ＣＰＵ１００は、第１出力バンド領域６０３の長さＢｄｌ＿ｏｕｔ１と高さＢｄｈ＿ｏｕｔ１を取得する。

【0096】

Ｓ１００９では、ＣＰＵ１００は、第１出力画像（ここでは出力画像６０４）の先頭アドレスＡｄｒ＿ｏｕｔ１＿ｔｏｐとして、図６のアドレスＤ１を取得する。

【0097】

【0098】

Ｓ１０１１では、ＣＰＵ１００は、Ｓ１０１０で取得した出力バンドのサイズＢｄｓ＿ｏｕｔ１と、図９のフローで取得した仮想的色数Ｖｎ（ここでは１）とを用いて、式（４）に従って、第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１を算出する。

【0099】

Ｓ１０１２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。図６のケースでは、出力画像が１つのため、Ｓ１０１９に処理を進める。

【0100】

Ｓ１０１９では、ＣＰＵ１００は、ソフトウェアの内部カウンタである仮想的インデックスＶｉを初期化して０に設定する。

【0101】

Ｓ１０２０では、ＣＰＵ１００は、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、およびＳ１０１９で取得したＶｉ（ここでは０）を用いて、式（５）に従って、入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０］を算出する。

【0102】

Ｓ１０２１では、ＣＰＵ１００は、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０１９で取得したＶｉ（ここでは０）を用いて式（６）に従い第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］を求める。

【0103】

Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図６のケースでは、出力画像が１つのため、Ｓ１０２４に処理を進める。

【0104】

Ｓ１０２４では、ＣＰＵ１００は、Ｓ１０１９で０に初期化した仮想的インデックスＶｉに１を加算する。

【0105】

Ｓ１０２５では、ＣＰＵ１００は、図９で取得した仮想的色数ＶｎとＳ１０２４で取得した仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。図６のケースでは、Ｖｉ＝１、Ｖｎ＝１であり、式（７）を満たさないため、Ｓ１０２６に処理を進める。

【0106】

ステップＳ１０２６では、ＣＰＵ１００は、以下の４つの値をレジスタに設定する。
・Ｓ１００５で算出した入力バンド領域のオフセット量Ｂｄｏ＿ｉｎ
・Ｓ１０１１で算出した出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１
・Ｓ１０２０で算出した入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０）］
・Ｓ１０２１で算出した出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］

【0107】

Ｓ１０２７では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図６のケースでは、出力画像が１つのため、一連の処理を終了する。

【0108】

＜モノクロ画像に対する３並列での画像処理＞
以下、モノクロ（単色）の入力画像に対して３並列で画像処理を行う例について、図７を用いて説明する。

【0109】

画像処理部１０３に入力する画像はモノクロ画像である。入力画像７０１は、符号７００に示す入力バンド領域の長さＢｄｌ＿ｉｎ、高さＢｄｈ＿ｉｎの大きさの９つの連続した入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２、Ａ２－０、Ａ２－１、Ａ２－２、Ａ３－０、Ａ３－１、Ａ３－２から構成される。入力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｂ１－０、Ｂ１－１、Ｂ１－２、Ｂ２－０、Ｂ２－１、Ｂ２－２、Ｂ３－０、Ｂ３－１、Ｂ３－２である。入力画像におけるオフセット量７０２は、入力バンド領域７００のバイト数を３倍したものである。具体的には、アドレスＢ１－０からＢ２－０、Ｂ１－１からＢ２－１、Ｂ１－２からＢ２－２、Ｂ２－０からＢ３－０、Ｂ２－１からＢ３－１、Ｂ２－２からＢ３－２までの同一のオフセット量（バイト数）である。画像処理部１０３から出力される画像は、モノクロ画像である。出力画像７０４は、符号７０３に示す出力バンド領域の長さＢｄｌ＿ｏｕｔ１、高さＢｄｈ＿ｏｕｔ１の大きさの９つの連続した出力バンド領域Ｃ１－０、Ｃ１－１、Ｃ１－２，Ｃ２－０、Ｃ２－１、Ｃ２－２、Ｃ３－０、Ｃ３－１、Ｃ３－２から構成される。出力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｄ１－０、Ｄ１－１、Ｄ１－２、Ｄ２－０、Ｄ２－１、Ｄ２－２、Ｄ３－０、Ｄ３－１、Ｄ３－２である。出力画像７０４におけるオフセット量７０５は、出力バンド領域７０３のバイト数を３倍したものである。具体的には、アドレスＤ１－０からＤ２－０、Ｄ１－１からＤ２－１、Ｄ１－２からＤ２－２、Ｄ２－０からＤ３－０、Ｄ２－１からＤ３－１、Ｄ２－２からＤ３－２までの同一のオフセット量（バイト数）である。

【0110】

ここで、入出力制御部２００は、モノクロの入力画像７０１を仮想的にＲの入力バンド領域、Ｇの入力バンド領域、Ｂの入力バンド領域にバンド分割して、仮想的なＲＧＢの３つの入力バンド領域の並列処理を行う。そのため、入出力制御部２００は、レジスタブロック２１９に以下の８つのレジスタを備える。
・入力アドレスレジスタ：仮想的な色ＲＧＢ各色の入力バンドメモリの先頭アドレスＢ１－０、Ｂ１－１、Ｂ１－２
・入力オフセットレジスタ：仮想的な色ＲＧＢ各色における入力バンド領域間のオフセット量７０２
・出力アドレスレジスタ：仮想的な色ＲＧＢ各色の出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２
・出力オフセットレジスタ：仮想的な色ＲＧＢ各色における出力バンド領域間のオフセット量７０５

【0111】

これら８つのレジスタは、ＣＰＵ１００によって実現されるソフトウェアモジュールがレジスタブロック２１９にレジスタ設定値を設定する構成となっている。また、これら８つのレジスタについては、図５のＲＧＢ点順次の入力画像に対する画像処理の例、および、図６のモノクロ（単色）の入力画像に対する１並列での画像処理の例におけるレジスタ構成と同等である。但し、図５や図６のケースでは、入力アドレスレジスタと出力アドレスレジスタとをそれぞれ１つのみ使用する形態を示したが、ここでは、入力アドレスレジスタ３個と出力アドレスレジスタ３個とを使用する形態を示す。

【0112】

入出力制御部２００内の画像処理コマンドのフォーマットは、ヘッダと、３つのデータ領域Ｐ０、Ｐ１、Ｐ２とから構成され、画像処理コマンド３０５（図３（ｄ）参照）のフォーマットに該当する。コマンド生成部２０４で生成する画像処理コマンド（入力）と、コマンド解析部２１７で解析する画像処理コマンド（出力）とは、画像処理コマンド３０５のフォーマットに基づいて処理する。

【0113】

次に、画像処理部１０３における処理について説明する。画像データ入力部２０２は、入力画像７０１のうち１番～３番目の入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２について、それぞれ３２バイト単位で読み込み、中間バッファ制御部２０３の記憶領域にＲＧＢの面順次のデータとして書き込む。このとき、画像データ入力部２０２が読み込む各入力バンド領域の画像サイズは、入力バンド領域７００のバイト数である。さらに、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域から仮想的なＲＧＢ各色の１画素分のデータ１６ｂｉｔを読み込み、該読みこんだ１画素分のデータをコマンド生成部２０４に出力する。その後、コマンド生成部２０４は、１画素分のデータを画像処理コマンド３０５（入力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納することで、画像処理コマンド３０５（入力）を生成し、該生成した画像処理コマンド３０５（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド３０５（入力）を画像処理実行部２０１に出力する。画像処理実行部２０１が画像処理コマンド３０５（入力）に格納された画素データに基づく画像処理を完了すると、コマンド受信部２１６は、画像処理コマンド３０５（出力）を受信する。コマンド受信部２１６は、受信した画像処理コマンド３０５（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド３０５（出力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納された仮想的なＲＧＢ各色の画素データを取り出し、該取り出した画素データを画像データ出力部２１８に出力する。画像データ出力部２１８は、その仮想的なＲＧＢ各色の画素データを中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ出力部２１８は、中間バッファ制御部２０３の記憶領域から仮想的なＲＧＢ各色の出力画像データを３２バイト単位で読み込み、出力バンド領域Ｃ１－０、Ｃ１－１、Ｃ１－２として出力バンドメモリに書き込む。

【0114】

以上の処理フローに基づき、入出力制御部２００は、入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２のそれぞれについて、入力バンド領域７００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２）それぞれに出力バンド領域７０３のバイト数の出力画像データを書き込む。

【0115】

入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２に対する画像処理が完了したら、入力画像７０１の４番目の入力バンド領域Ａ２－０、５番目の入力バンド領域Ａ２－１、６番目の入力バンド領域Ａ２－２に対する画像処理を行う。具体的には、画像データ入力部２０２は、レジスタブロック２１９から入力アドレスレジスタの値（入力画像７０１に対する１～３番目のアドレスＢ１－０、Ｂ１－１、Ｂ１－２）と、入力オフセットレジスタの値（オフセット量７０２（バイト数））とを取得する。その上で、それぞれの入力アドレスレジスタの値に入力オフセットレジスタの値を加算することで、４～６番目のアドレスＢ２－０、Ｂ２－１、Ｂ２－２を算出し、該算出したアドレスを内部カウンタに保持する。同じく、画像データ出力部２１８は、レジスタブロック２１９から出力アドレスレジスタの値（出力画像７０４に対する１～３番目のアドレスＤ１－０、Ｄ１－１、Ｄ１－２）と、出力オフセットレジスタの値（オフセット量７０５（バイト数））とを取得する。その上で、それぞれの出力アドレスレジスタの値に出力オフセットレジスタの値を加算することで、４～６番目のアドレスＤ２－０、Ｄ２－１、Ｄ２－２を算出し、該算出したアドレスを内部カウンタに保持する。

【0116】

入出力制御部２００は、入力バンド領域Ａ２－０、Ａ２－１、Ａ２－２のそれぞれについて、入力バンド領域７００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、入出力制御部２００は、出力バンドメモリ（先頭アドレスＤ２－０、Ｄ２－１、Ｄ２－２）にそれぞれ出力バンド領域７０３のバイト数の出力画像データを書き込む。

【0117】

入力バンド領域Ａ２－０、Ａ２－１、Ａ２－２に対する画像処理が完了したら、入力画像７０１の７番目の入力バンド領域Ａ３－０、８番目の入力バンド領域Ａ３－１、９番目の入力バンド領域Ａ３－２に対する画像処理を行う。具体的には、画像データ入力部２０２は、内部カウンタに保持された入力画像７０１に対するアドレスＢ２－０、Ｂ２－１、Ｂ２－２にオフセット量７０２（バイト数）を加算する。これにより、７～９番目のアドレスＢ３－０、Ｂ３－１、Ｂ３－２を算出し、該算出したアドレスで内部カウンタを更新する。同じく、画像データ出力部２１８は、内部カウンタに保持された出力画像７０４のアドレスＤ２－１、Ｄ２－２、Ｄ２－２にオフセット量７０５（バイト数）を加算する。これにより、７～９番目のアドレスＤ３－０、Ｄ３－１、Ｄ３－２を算出し、該算出したアドレスで内部カウンタを更新する。

【0118】

入出力制御部２００は、入力バンド領域Ａ３－０、Ａ３－１、Ａ３－２のそれぞれについて、入力バンド領域７００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、入出力制御部２００は、出力バンドメモリ（先頭アドレスＤ３－０、Ｄ３－１、Ｄ３－２）に出力バンド領域７０３のバイト数の出力画像データを書き込む。

【0119】

次に、図７のモノクロ（単色）の入力画像に対する３並列での画像処理において、ＣＰＵ１００によって実現されるソフトウェアモジュールが、画像処理部１０３を駆動させるために必要なレジスタ設定値を算出する処理について、図９及び図１０を用いて説明する。

【0120】

まず、仮想的色数を決定するフローについて、図９を用いて説明する。Ｓ９００では、ＣＰＵ１００は、入力画像がモノクロ画像か判定する。図７のケースでは、入力画像７０１がモノクロ画像のため、Ｓ９００の判定結果が真となり、Ｓ９０１に処理を進める。

【0121】

Ｓ９０１では、ＣＰＵ１００は、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。図７のケースでは、Ｎ並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、ＣＰＵ１００は、図７の画像処理コマンド３０５（入力）のデータ領域が３つであることから、仮想的色数Ｖｎを３に設定する。

【0122】

次に、図９で求めた仮想的色数Ｖｎに基づいて図７における以下のレジスタ設定値を算出する方法について、図１０を用いて説明する。
・入力アドレスレジスタ：入力画像７０１の仮想的なＲＧＢ各色の１番目の入力バンドメモリの先頭アドレスＢ１－０、Ｂ１－１、Ｂ１－２
・入力オフセットレジスタ：入力画像７０１における仮想的なＲＧＢ各色のオフセット量７０２
・出力アドレスレジスタ：第１出力画像７０４の仮想的なＲＧＢ各色の１番目の出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２
・出力オフセットレジスタ：第１出力画像７０４における仮想的なＲＧＢ各色のオフセット量７０５

【0123】

Ｓ１０００では、ＣＰＵ１００は、入力画像７０１の色数Ｃｎ＿ｉｎ（ここでは１）を取得する。

【0124】

Ｓ１００１では、ＣＰＵ１００は、入力画像７０１の１色あたりのビット数Ｂｐｓ＿ｉｎを取得する。

【0125】

Ｓ１００２では、ＣＰＵ１００は、入力バンド領域７００の長さＢｄｌ＿ｉｎと高さＢｄｈ＿ｉｎを取得する。

【0126】

Ｓ１００３では、ＣＰＵ１００は、入力画像７０１の先頭アドレスＡｄｒ＿ｉｎ＿ｔｏｐとして、図７のアドレスＢ１－０を取得する。

【0127】

【0128】

Ｓ１００５では、ＣＰＵ１００は、Ｓ１００４で取得した入力バンドのサイズＢｄｓ＿ｉｎと、図９のフローで取得した仮想的色数Ｖｎ（ここでは３）とを用いて、式（２）に従って、入力バンド領域のオフセット量Ｂｄｏ＿ｉｎを算出する。

【0129】

Ｓ１００６では、ＣＰＵ１００は、第１出力画像（ここでは出力画像７０４）の色数Ｃｎ＿ｏｕｔ１（ここでは１）を取得する。

【0130】

Ｓ１００７では、ＣＰＵ１００は、第１出力画像（ここでは出力画像７０４）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ１を取得する。

【0131】

Ｓ１００８では、ＣＰＵ１００は、第１出力バンド領域７０３の長さＢｄｌ＿ｏｕｔ１と高さＢｄｈ＿ｏｕｔ１を取得する。

【0132】

Ｓ１００９では、ＣＰＵ１００は、第１出力画像（ここでは出力画像７０４）の先頭アドレスＡｄｒ＿ｏｕｔ１＿ｔｏｐとして、図７のアドレスＤ１－０を取得する。

【0133】

【0134】

Ｓ１０１１では、ＣＰＵ１００は、Ｓ１０１０で取得した出力バンドのサイズＢｄｓ＿ｏｕｔ１と、図９のフローで取得した仮想的色数Ｖｎ（ここでは３）とを用いて、式（４）に従って、第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１を算出する。

【0135】

Ｓ１０１２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。図７のケースでは、出力画像が１つのため、Ｓ１０１９に処理を進める。

【0136】

Ｓ１０１９では、ＣＰＵ１００は、ソフトウェアの内部カウンタである仮想的インデックスＶｉを初期化して０に設定する。尚、本例のＶｎは３のため、Ｖｉは０、１、２とインクリメントされ、これらの値それぞれは、仮想的な色ＲＧＢに関するレジスタ設定値を求めることを意味する。

【0137】

まず、Ｖｉが０、つまり仮想的な色Ｒに関するレジスタ設定値を求める計算フローについて説明する。

【0138】

Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｒの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［０］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０１９で取得されたＶｉ（ここでは０）を用いる。

【0139】

Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｒの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［０］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０１９で取得したＶｉ（ここでは０）を用いる。

【0140】

Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図７のケースでは、出力画像が１つのため、Ｓ１０２４に処理を進める。

【0141】

Ｓ１０２４では、ＣＰＵ１００は、Ｓ１０１９で０に初期化した仮想的インデックスＶｉに１を加算する。

【0142】

Ｓ１０２５では、ＣＰＵ１００は、図９のフローで取得した仮想的色数ＶｎとＳ１０２４で取得した仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。ここでは、Ｖｉ＝１、Ｖｎ＝３であり、式（７）を満たすため、Ｓ１０２０に処理を進める。

【0143】

次に、Ｖｉが１、つまり仮想的な色Ｇに関するレジスタ設定値を求める計算フローについて説明する。

【0144】

Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｇの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［１］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０２４で更新されたＶｉ（ここでは１）を用いる。

【0145】

Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｇの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［１］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０２４で更新されたＶｉ（ここでは１）を用いる。

【0146】

【0147】

Ｓ１０２４では、ＣＰＵ１００は、現在の仮想的インデックスＶｉ（つまり１）に１を加算してＶｉ＝２に設定する。

【0148】

Ｓ１０２５では、ＣＰＵ１００は、図９のフローで取得した仮想的色数Ｖｎと現在の仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。ここでは、Ｖｉ＝２、Ｖｎ＝３であり、式（７）を満たすため、Ｓ１０２０に処理を進める。

【0149】

最後に、Ｖｉが２、つまり仮想的な色Ｂに関するレジスタ設定値を求める計算フローについて説明する。

【0150】

Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｂの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［２］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０２４で更新されたＶｉ（ここでは２）を用いる。

【0151】

Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｂの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［２］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０２４で更新されたＶｉ（ここでは２）を用いる。

【0152】

【0153】

Ｓ１０２４では、ＣＰＵ１００は、現在の仮想的インデックスＶｉ（つまり２）に１を加算してＶｉ＝３に設定する。

【0154】

Ｓ１０２５では、ＣＰＵ１００は、図９のフローで取得した仮想的色数Ｖｎと現在の仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。ここでは、Ｖｉ＝３、Ｖｎ＝３であり、式（７）を満たさないため、Ｓ１０２６に処理を進める。

【0155】

Ｓ１０２６では、ＣＰＵ１００は、以下の８つの値をレジスタに設定する。
・Ｓ１００５で算出した入力バンド領域のオフセット量Ｂｄｏ＿ｉｎ
・Ｓ１０１１で算出した出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１
・仮想的な色Ｒの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０］
・仮想的な色Ｇの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［１］
・仮想的な色Ｂの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［２］
・仮想的な色Ｒの出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］
・仮想的な色Ｇの出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［１］
・仮想的な色Ｂの出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［２］

【0156】

Ｓ１０２７では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図７のケースでは、出力画像が１つのため、一連の処理を終了する。

【0157】

＜本実施形態の効果＞
以上説明したように本実施形態によれば、ソフトウェアは入力画像であるモノクロ画像を３並列で画像処理する際にソフトウェアが並列処理する数として仮想的色数を決定する。その上で、その仮想的色数に基づいて、ハードウェアがモノクロ画像の複数画素を並列処理するためのレジスタ設定値を計算することができる。このレジスタ設定値の計算手法は、モノクロ画像を１並列で画像処理する場合、カラー画像を画像処理する場合にも適用できる。

【0158】

［第２の実施形態］
以下、モノクロ（単色）の入力画像に対して２つの異なる画像処理を３並列で行い、サイズの異なる２つのモノクロ画像を出力する例について、図８を用いて説明する。尚、以降の説明では、前述の実施形態と同様の内容については適宜省略する。具体的には、本実施形態で採用する、画像処理装置、画像処理部１０３、画像処理コマンド、バンド処理等は第１の実施形態と同様である（図１～図４参照）。

【0159】

画像処理部１０３に入力する画像は、モノクロ画像である。入力画像８０１は、符号８００に示す入力バンド領域の長さＢｄｌ＿ｉｎ、高さＢｄｈ＿ｉｎの大きさの９つの連続した入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２、Ａ２－０、Ａ２－１、Ａ２－２、Ａ３－０、Ａ３－１、Ａ３－２から構成される。入力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｂ１－０、Ｂ１－１、Ｂ１－２、Ｂ２－０、Ｂ２－１、Ｂ２－２、Ｂ３－０、Ｂ３－１、Ｂ３－２である。入力画像のオフセット量８０２は、入力バンド領域８００のバイト数を３倍したものである。具体的には、アドレスＢ１－０からＢ２－０、Ｂ１－１からＢ２－１、Ｂ１－２からＢ２－２、Ｂ２－０からＢ３－０、Ｂ２－１からＢ３－１、Ｂ２－２からＢ３－２までの同一のオフセット量（バイト数）である。

【0160】

画像処理部１０３から出力する画像は、モノクロ等倍画像の出力画像８０４と、出力画像８０４を主走査方向・副走査方向ともに１／２に縮小した出力画像８０７（縮小画像）との２つである。出力画像８０４は、符号８０３に示す第１出力バンド領域の長さＢｄｌ＿ｏｕｔ１、高さＢｄｈ＿ｏｕｔ１の大きさの９つの連続した出力バンド領域Ｃ１－０、Ｃ１－１、Ｃ１－２，Ｃ２－０、Ｃ２－１、Ｃ２－２、Ｃ３－０、Ｃ３－１、Ｃ３－２から構成される。これらの出力バンド領域が格納されるバンドメモリの先頭アドレスは、Ｄ１－０、Ｄ１－１、Ｄ１－２、Ｄ２－０、Ｄ２－１、Ｄ２－２、Ｄ３－０、Ｄ３－１、Ｄ３－２である。出力画像８０４のオフセット量８０５は、第１出力バンド領域８０３のバイト数を３倍したものである。具体的には、アドレスＤ１－０からＤ２－０、Ｄ１－１からＤ２－１、Ｄ１－２からＤ２－２、Ｄ２－０からＤ３－０、Ｄ２－１からＤ３－１、Ｄ２－２からＤ３－２までの同一のオフセット量（バイト数）である。出力画像８０７は、符号８０６に示す第２出力バンド領域の長さＢｄｌ＿ｏｕｔ２（Ｂｄｌ＿ｏｕｔ１の１／２の長さ）、高さＢｄｈ＿ｏｕｔ２（Ｂｄｈ＿ｏｕｔ１の１／２の高さ）の大きさの９つの連続した出力バンド領域から構成される。具体的には、出力バンド領域は、Ｅ１－０、Ｅ１－１、Ｅ１－２，Ｅ２－０、Ｅ２－１、Ｅ２－２、Ｅ３－０、Ｅ３－１、Ｅ３－２である。これらの出力バンド領域が格納される出力バンドメモリの先頭アドレスは、Ｆ１－０、Ｆ１－１、Ｆ１－２、Ｆ２－０、Ｆ２－１、Ｆ２－２、Ｆ３－０、Ｆ３－１、Ｆ３－２である。オフセット量８０８は、第２出力バンド領域８０６のバイト数を３倍したものである。具体的には、アドレスＦ１－０からＦ２－０、Ｆ１－１からＦ２－１、Ｆ１－２からＦ２－２、Ｆ２－０からＦ３－０、Ｆ２－１からＦ３－１、Ｆ２－２からＦ３－２までの同一のオフセット量（バイト数）である。

【0161】

ここで、入出力制御部２００は、モノクロの入力画像８０１を仮想的にＲの入力バンド領域、Ｇの入力バンド領域、Ｂの入力バンド領域にバンド分割して、仮想的なＲＧＢの３つの入力バンド領域に対して並列処理を行う。そのため、入出力制御部２００は、レジスタブロック２１９に以下の１２個のレジスタを備える。
・入力アドレスレジスタ：仮想的なＲＧＢ各色の入力バンド領域に対応する先頭アドレスＢ１－０、Ｂ１－１、Ｂ１－２
・入力オフセットレジスタ：仮想的なＲＧＢ各色における入力バンド領域間のオフセット量８０２
・第１出力アドレスレジスタ：仮想的なＲＧＢ各色の出力バンド領域に対応する先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２
・第１出力オフセットレジスタ：仮想的なＲＧＢ各色における出力バンド領域間のオフセット量８０５
・第２出力アドレスレジスタ：仮想的なＲＧＢ各色の出力バンド領域に対応する先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２
・第２出力オフセットレジスタ：仮想的なＲＧＢ各色における出力バンド領域間のオフセット量８０８

【0162】

これら１２個のレジスタは、ＣＰＵ１００によって実現されるソフトウェアモジュールがレジスタブロック２１９にレジスタ設定値を設定する構成となっている。また、これら１２個のレジスタについては、図７のモノクロ（単色）の入力画像に対して３並列で画像処理を行う例におけるレジスタ構成と同等である。つまり、図７を用いて前述した第１の実施形態では、第２出力画像用のアドレスレジスタ３個とオフセットレジスタ1個とを使用しない例を示したが、本実施形態では、これらのレジスタを追加で使用する制御方法を示す。

【0163】

【0164】

次に、画像処理部１０３における処理について説明する。入出力制御部２００は入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２それぞれに対して、入力バンド領域８００のバイト数の入力画像データを読み込み、画像処理実行部２０１で画像処理を行う。入出力制御部２００は、出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２から３２バイト単位で書き込むことで、第１出力バンド領域８０３のバイト数の出力バンド領域Ｃ１－０、Ｃ１－１、Ｃ１－２を出力する。さらに、入出力制御部２００は、出力バンドメモリの先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２から３２バイト単位で書き込むことで、第２出力バンド領域８０６のバイト数の出力バンド領域Ｅ１－０、Ｅ１－１、Ｅ１－２を出力する。

【0165】

具体的には、画像データ入力部２０２は、入力画像８０１の１～３番目の入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２からそれぞれ３２バイト単位で入力画像データを読み込み、中間バッファ制御部２０３の記憶領域にＲＧＢの面順次のデータとして書き込む。このとき、画像データ入力部２０２が各入力バンド領域から読み込む画像サイズは、入力バンド領域８００のバイト数である。さらに、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域から仮想的なＲＧＢ各色の１画素分のデータ１６ｂｉｔを読み込み、該読み込んだ１画素分のデータをコマンド生成部２０４に出力する。その後、コマンド生成部２０４は、１画素分のデータを画像処理コマンド３０５（入力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納することで、画像処理コマンド３０５（入力）を生成し、該生成した画像処理コマンド３０５（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド３０５（入力）を画像処理実行部２０１に出力する。ここで、ＣＰＵ１００によって実現されるソフトウェアモジュールは、画像処理の実行前に、インターコネクト２０６を用いることで、Ｐ個の画像処理回路における、等倍画像の出力回路の為の組み合わせと、縮小画像の出力回路の為の組み合わせをと構成しておく。これらの２つの組み合わせ回路による１画素単位の画像処理が完了した場合、画像処理実行部２０１は、それぞれの組み合わせ回路に対応した画像処理コマンド３０５（出力）をコマンド受信部２１６に出力する。コマンド受信部２１６は、画像処理コマンド３０５（出力）を受信した場合、該受信した画像処理コマンド３０５（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド３０５（出力）のヘッダを解析し、データ領域に格納されている画素データが等倍画像である出力画像８０４の画素データか、それとも縮小画像である出力画像８０７の画素データかを判別する。その上で、コマンド解析部２１７は、画像処理コマンド３０５（出力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納された仮想的なＲＧＢ各色の画素データを取り出し、該取り出した画素データを画像データ出力部２１８に出力する。画像データ出力部２１８は、その仮想的なＲＧＢ各色の画素データを中間バッファ制御部２０３の記憶領域に書き込む。この時、中間バッファ制御部２０３の記憶領域は、出力画像８０４の画素データをバッファリングするための領域と、出力画像８０７の画素データをバッファリングするための領域とに分かれており、ヘッダの内容に応じて何れかの領域に書き込む。さらに、画像データ出力部２１８は、出力画像８０４または出力画像８０７の何れか一方に対応する仮想的なＲＧＢ各色に関して、中間バッファ制御部２０３の記憶領域から３２バイト単位で出力画像データを読み込む。つまり、出力画像８０４のデータを読み込んだ場合は、出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２からそれぞれ３２バイト単位で出力画像データを書き込む。または、出力画像８０７のデータを読み込んだ場合は、出力バンドメモリの先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２からそれぞれ３２バイト単位で出力画像データを書き込む。

【0166】

以上の処理フローに基づき、入出力制御部２００は、入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２のそれぞれについて、入力バンド領域８００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２）それぞれに第１出力バンド領域８０３のバイト数の出力画像データを出力する。同時に、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２）それぞれに第２出力バンド領域８０６のバイト数の出力画像データを出力する。

【0167】

入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２に対する画像処理が完了したら、入力画像８０１の４番目の入力バンド領域Ａ２－０、５番目の入力バンド領域Ａ２－１、６番目の入力バンド領域Ａ２－２に対する画像処理を行う。具体的には、画像データ入力部２０２は、レジスタブロック２１９から入力アドレスレジスタの値（入力画像８０１に対する１～３番目のアドレスＢ１－０、Ｂ１－１、Ｂ１－２）と、入力オフセットレジスタの値（オフセット量８０２（バイト数））とを取得する。その上で、それぞれの入力アドレスレジスタの値に入力オフセットレジスタの値を加算することで、４～６番目のアドレスＢ２－０、Ｂ２－１、Ｂ２－２を算出し、該算出したアドレスを内部カウンタに保持する。同じく、画像データ出力部２１８は、レジスタブロック２１９から第１出力アドレスレジスタの値（第１出力画像８０４に対する１～３番目のアドレスＤ１－０、Ｄ１－１、Ｄ１－２）と、第１出力オフセットレジスタの値（オフセット量８０５）とを取得する。その上で、それぞれの第１出力アドレスレジスタの値に第１出力オフセットレジスタの値を加算することで、４～６番目のアドレスＤ２－０、Ｄ２－１、Ｄ２－２を算出し、該算出したアドレスを内部カウンタに保持する。また、画像データ出力部２１８は、レジスタブロック２１９から第２出力アドレスレジスタの値（第２出力画像８０７に対する１～３番目のアドレスＦ１－０、Ｆ１－１、Ｆ１－２）と、第２出力オフセットレジスタの値（オフセット量８０８）とを取得する。その上で、それぞれの第２出力アドレスレジスタの値に第２出力オフセットレジスタの値を加算することで、４～６番目のアドレスＦ２－０、Ｆ２－１、Ｆ２－２を算出し、該算出したアドレスを内部カウンタに保持する。

【0168】

入出力制御部２００は、入力バンド領域Ａ２－０、Ａ２－１、Ａ２－２のそれぞれについて、入力バンド領域８００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、入出力制御部２００は、出力バンドメモリ（先頭アドレスＤ２－０、Ｄ２－１、Ｄ２－２）に第１出力バンド領域８０３のバイト数の出力画像データを出力する。同時に、入出力制御部２００は、出力バンドメモリ（先頭アドレスＦ２－０、Ｆ２－１、Ｆ２－２）に第２出力バンド領域８０６のバイト数の出力画像データを出力する。

【0169】

入力バンド領域Ａ２－０、Ａ２－１、Ａ２－２に対する画像処理が完了したら、入力画像８０１の７番目の入力バンド領域Ａ３－０、８番目の入力バンド領域Ａ３－１、９番目の入力バンド領域Ａ３－２に対する画像処理を行う。具体的には、画像データ入力部２０２は、内部カウンタに保持された入力画像８０１に対するアドレスＡ２－０、Ａ２－１、Ａ２－２にオフセット量８０２（バイト数）を加算する。これにより、７～９番目のアドレスＡ３－０、Ａ３－１、Ａ３－２を算出し、該算出したアドレスで内部カウンタを更新する。同じく、画像データ出力部２１８は、内部カウンタに保持された出力画像８０４に対するアドレスＤ２－１、Ｄ２－２、Ｄ２－２にオフセット量８０５（バイト数）を加算する。これにより、７～９番目のアドレスＤ３－０、Ｄ３－１、Ｄ３－２を算出し、該算出したアドレスで内部カウンタを更新する。また、画像データ出力部２１８は、内部カウンタに保持された出力画像８０７に対するアドレスＦ２－１、Ｆ２－２、Ｆ２－２にオフセット量８０８（バイト数）を加算する。これにより、７～９番目のアドレスＦ３－０、Ｆ３－１、Ｆ３－２を算出し、該算出したアドレスで内部カウンタを更新する。

【0170】

入出力制御部２００は、入力バンド領域Ａ３－０、Ａ３－１、Ａ３－２のそれぞれについて、入力バンド領域８００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、入出力制御部２００は、出力バンドメモリ（先頭アドレスＤ３－０、Ｄ３－１、Ｄ３－２）に第１出力バンド領域８０３のバイト数の出力画像データを出力する。同時に、入出力制御部２００は、出力バンドメモリ（先頭アドレスＦ３－０、Ｆ３－１、Ｆ３－２）に第２出力バンド領域８０６のバイト数の出力画像データを出力する。

【0171】

次に、図８の画像処理において、ＣＰＵ１００によって実現されるソフトウェアモジュールが、画像処理部１０３を駆動させるために必要なレジスタ設定値を算出する処理について、図９および図１０を用いて説明する。

【0172】

まず、仮想的色数を決定するフローについて、図９を用いて説明する。Ｓ９００では、ＣＰＵ１００は、入力画像がモノクロ画像か判定する。図８のケースでは、入力画像８０１がモノクロ画像のため、Ｓ９００の判定結果が真となり、Ｓ９０１に処理を進める。

【0173】

Ｓ９０１では、ＣＰＵ１００は、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。図８のケースでは、３並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、ＣＰＵ１００は、図８の画像処理コマンド３０５（入力）のデータ領域が３つであることから、仮想的色数Ｖｎを３に設定する。

【0174】

次に、図９のフローで求めた仮想的色数Ｖｎに基づいて図７における以下のレジスタ設定値を算出する方法について、図１０を用いて説明する。
・入力アドレスレジスタ：入力画像８０１の仮想的なＲＧＢ各色に対応する１番目の入力バンドメモリの先頭アドレスＢ１－０、Ｂ１－１、Ｂ１－２
・入力オフセットレジスタ：入力画像８０１における仮想的なＲＧＢ各色のオフセット量８０２
・第１出力アドレスレジスタ：第１出力画像８０４の仮想的なＲＧＢ各色に対応する１番目の出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２
・第１出力オフセットレジスタ：第１出力画像８０４における仮想的なＲＧＢ各色のオフセット量８０５
・第２出力アドレスレジスタ：第２出力画像８０７の仮想的なＲＧＢ各色に対応する１番目の出力バンドメモリの先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２
・第２出力オフセットレジスタ：第２出力画像８０７における仮想的なＲＧＢ各色のオフセット量８０８

【0175】

Ｓ１０００では、ＣＰＵ１００は、入力画像８０１の色数Ｃｎ＿ｉｎ（ここでは１）を取得する。

【0176】

Ｓ１００１では、ＣＰＵ１００は、入力画像８０１の１色あたりのビット数Ｂｐｓ＿ｉｎを取得する。

【0177】

Ｓ１００２では、ＣＰＵ１００は、入力バンド領域８００の長さＢｄｌ＿ｉｎと高さＢｄｈ＿ｉｎを取得する。

【0178】

Ｓ１００３では、ＣＰＵ１００は、入力画像８０１の先頭アドレスＡｄｒ＿ｉｎ＿ｔｏｐとして、図８のアドレスＢ１－０を取得する。

【0179】

【0180】

【0181】

Ｓ１００６では、ＣＰＵ１００は、第１出力画像（ここでは出力画像８０４）の色数Ｃｎ＿ｏｕｔ１（ここでは１）を取得する。

【0182】

Ｓ１００７では、ＣＰＵ１００は、第１出力画像（ここでは出力画像８０４）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ１を取得する。

【0183】

Ｓ１００８では、ＣＰＵ１００は、第１出力バンド領域８０３の長さＢｄｌ＿ｏｕｔ１と高さＢｄｈ＿ｏｕｔ１を取得する。

【0184】

Ｓ１００９では、ＣＰＵ１００は、第１出力画像（ここでは出力画像８０４）の先頭アドレスＡｄｒ＿ｏｕｔ１＿ｔｏｐとして、図８のアドレスＤ１－０を取得する。

【0185】

【0186】

Ｓ１０１１では、ＣＰＵ１００は、Ｓ１０１０で取得した第１出力バンドのサイズＢｄｓ＿ｏｕｔ１と、図９のフローで取得した仮想的色数Ｖｎ（ここでは３）とを用いて、式（４）に従って、第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１を算出する。

【0187】

Ｓ１０１２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。図８のケースでは、出力画像が２つのため、Ｓ１０１３に処理を進める。

【0188】

Ｓ１０１３では、ＣＰＵ１００は、第２出力画像（ここでは出力画像８０７）の色数Ｃｎ＿ｏｕｔ２（ここでは１）を取得する。

【0189】

Ｓ１０１４では、ＣＰＵ１００は、第２出力画像（ここでは出力画像８０７）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ２を取得する。

【0190】

Ｓ１０１５では、ＣＰＵ１００は、第２出力バンド領域８０６の長さＢｄｌ＿ｏｕｔ２と高さＢｄｈ＿ｏｕｔ２を取得する。

【0191】

Ｓ１０１６では、ＣＰＵ１００は、第２出力画像（ここでは出力画像８０７）の先頭アドレスＡｄｒ＿ｏｕｔ２＿ｔｏｐとして、図８のアドレスＦ１－０を取得する。

【0192】

Ｓ１０１７では、ＣＰＵ１００は、Ｓ１０１３～Ｓ１０１５で取得したＣｎ＿ｏｕｔ２、Ｂｐｓ＿ｏｕｔ２、Ｂｄｌ＿ｏｕｔ２、およびＢｄｈ＿ｏｕｔ２を用いて、式（８）に従って、第２出力バンドのサイズＢｄｓ＿ｏｕｔ２を算出する。

【0193】

【数8】

【0194】

Ｓ１０１８では、ＣＰＵ１００は、Ｓ１０１７で取得した第２出力バンドのサイズＢｄｓ＿ｏｕｔ２と、図９のフローで取得した仮想的色数Ｖｎ（ここでは３）とを用いて、式（９）に従って、第２出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ２を算出する。

【0195】

【数9】

【0196】

Ｓ１０１９では、ＣＰＵ１００は、ソフトウェアの内部カウンタである仮想的インデックスＶｉを初期化して０に設定する。本例のＶｎは３のため、Ｖｉは０、１、２とインクリメントされ、これらの値それぞれは、仮想的な色ＲＧＢに関するレジスタ設定値を求めることを意味する。

【0197】

まず、Ｖｉが０、つまり仮想的な色Ｒに関するレジスタ設定値を求める計算フローについて説明する。

【0198】

【0199】

【0200】

Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。図８のケースでは、出力画像が２つのため、Ｓ１０２３に処理を進める。

【0201】

Ｓ１０２３では、ＣＰＵ１００は、Ｓ１０１４で取得したＢｐｓ＿ｏｕｔ２、Ｓ１０１６で取得したＡｄｒ＿ｏｕｔ２＿ｔｏｐ、及びＳ１０１９で取得したＶｉ（ここでは０）を用いて式（１０）に従い、Ａｄｒ＿ｏｕｔ２［０］を求める。

【0202】

【数10】

【0203】

尚、Ａｄｒ＿ｏｕｔ２［０］は、仮想的な色Ｒの出力バンド領域に対応する先頭アドレスである。

【0204】

Ｓ１０２４では、ＣＰＵ１００は、Ｓ１０１９で０に初期化した仮想的インデックスＶｉに１を加算する。

【0205】

【0206】

次に、Ｖｉが１、つまり仮想的な色Ｇに関するレジスタ設定値を求める計算フローについて説明する。

【0207】

Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｇの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［１］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０２４で取得されたＶｉ（ここでは１）を用いる。

【0208】

Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｇの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［１］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０２４で取得したＶｉ（ここでは１）を用いる。

【0209】

Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図８のケースでは、出力画像が２つのため、Ｓ１０２３に処理を進める。

【0210】

Ｓ１０２３では、ＣＰＵ１００は、Ｓ１０１４で取得したＢｐｓ＿ｏｕｔ２、Ｓ１０１６で取得したＡｄｒ＿ｏｕｔ２＿ｔｏｐ、及びＳ１０２４で取得したＶｉ（ここでは１）を用いて式（１０）に従い、Ａｄｒ＿ｏｕｔ２［１］を求める。尚、Ａｄｒ＿ｏｕｔ２［１］は、仮想的な色Ｇの出力バンド領域に対応する先頭アドレスである。

【0211】

Ｓ１０２４では、ＣＰＵ１００は、現在の仮想的インデックスＶｉの値（つまり１）に１を加算する。

【0212】

【0213】

最後に、Ｖｉが２、つまり仮想的な色Ｂに関するレジスタ設定値を求める計算フローについて説明する。

【0214】

Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｂの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［２］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０２４で取得されたＶｉ（ここでは２）を用いる。

【0215】

Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｂの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［２］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０２４で取得したＶｉ（ここでは２）を用いる。

【0216】

【0217】

Ｓ１０２３では、ＣＰＵ１００は、Ｓ１０１４で取得したＢｐｓ＿ｏｕｔ２、Ｓ１０１６で取得したＡｄｒ＿ｏｕｔ２＿ｔｏｐ、及びＳ１０２４で取得したＶｉ（ここでは２）を用いて式（１０）に従い、Ａｄｒ＿ｏｕｔ２［２］を求める。尚、Ａｄｒ＿ｏｕｔ２［２］は、仮想的な色Ｂの出力バンド領域に対応する先頭アドレスである。

【0218】

Ｓ１０２４では、ＣＰＵ１００は、現在の仮想的インデックスＶｉの値（つまり２）に１を加算する。

【0219】

【0220】

Ｓ１０２６では、ＣＰＵ１００は、以下の８つの値をレジスタに設定する。
・Ｓ１００５で算出した入力バンド領域のオフセット量Ｂｄｏ＿ｉｎ
・Ｓ１０１１で算出した第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１
・仮想的な色Ｒの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０］
・仮想的な色Ｇの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［１］
・仮想的な色Ｂの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［２］
・仮想的な色Ｒの第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］
・仮想的な色Ｇの第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［１］
・仮想的な色Ｂの第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［２］

【0221】

Ｓ１０２７では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図８のケースでは、出力画像が２つのため、Ｓ１０２８に処理を進める。

【0222】

Ｓ１０２８では、ＣＰＵ１００は、以下の４つの値をレジスタに設定する。
・第２出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ２
・仮想的な色Ｒの第２出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ２［０］
・仮想的な色Ｇの第２出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ２［１］
・仮想的な色Ｂの第２出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ２［２］

【0223】

＜本実施形態の効果＞
以上説明したように本実施形態によれば、ソフトウェアは入力画像であるモノクロ画像を３並列で画像処理し、等倍の画像と１／２倍の縮小画像とを出力する際に、並列処理する数として仮想的色数をソフトウェアが決定する。その上で、その仮想的色数に基づいて、ハードウェアがモノクロ画像の複数画素を並列処理し、２つの画像を並行して出力するためのレジスタ設定値を計算することができる。このレジスタ設定値の計算手法は、モノクロ画像を１並列で画像処理する場合、モノクロ画像をＭ並列で画像処理する場合、カラー画像を1並列で画像処理する場合、カラー画像をＭ並列で画像処理する場合に適用できる。

【0224】

［第３の実施形態］
以下、モノクロ画像をＮ倍の速度で印刷するための印刷指示を情報機器１０６が画像処理装置（具体的には記録装置）に送る場合の形態を示す。情報機器１０６にインストールされているプリンタドライバのモジュールが情報機器１０６に接続されている画像処理装置に対して仮想的色数を問い合わる。そして、情報機器１０６は、その仮想的色数をモノクロ画像の印刷能力としてユーザに提示する。尚、本本実施形態で採用する、画像処理装置、画像処理部１０３、画像処理コマンド、バンド処理等は第１の実施形態と同様である（図１～図４参照）。

【0225】

＜画像処理コマンドの構成＞
図１１は、本実施形態における画像処理部１０３で用いられる画像処理コマンドの構成を示す図である。

【0226】

画像処理コマンド１１０１は、３つのデータ領域を持ち、カラー画像を処理する場合は、最大３色のカラー画像の画像処理を行うことができる。また、この画像処理コマンド１１０１を用いてモノクロ画像を処理する場合は、図９のフローにより、仮想的色数として３を導出し、３並列で画像処理を行うことができる。

【0227】

画像処理コマンド１１０２は、４つのデータ領域を持ち、カラー画像を処理する場合は、最大４色のカラー画像の画像処理を行うことができる。また、この画像処理コマンド１１０２を用いてモノクロ画像を処理する場合は、図９のフローにより、仮想的色数として４を導出し、４並列で画像処理を行うことができる。

【0228】

画像処理コマンド１１０３は、４つのデータ領域を持つ画像処理コマンド２つから成り、カラー画像を処理する場合は、最大８色のカラー画像の画像処理を行うことができる。

【0229】

＜情報機器と、記録装置とによる一連の処理＞
図１２は、本実施形態における情報機器と、第１～第３記録装置とによる一連の処理を示すシーケンス図である。

【0230】

プリンタドライバ１２２は、情報機器１２１にインストールされたアプリケーションプログラムである。図１２の第１記録装置１２３は、図１１の画像処理コマンド１１０１に対応している。また、第２記録装置１２４は、画像処理コマンド１１０２に対応し、第３記録装置１２５は、画像処理コマンド１１０３に対応している。

【0231】

Ｓ１２００では、ユーザ１２０は、情報機器１２１にインストールされているプリンタドライバ１２２のグラフィカルユーザインターフェース（以降ＧＵＩ）を介して、モノクロ画像の印刷を指示する。

【0232】

Ｓ１２０１では、情報機器１２１は、第１記録装置１２３に対して、使用可能な画像処理コマンド１１０１におけるデータ領域数の取得要求を送信する。

【0233】

Ｓ１２０２では、第１記録装置１２３は、Ｓ１２０１で送信されたデータ領域数の取得要求に対する応答としてデータ領域数３を、情報機器１２１に通知する。

【0234】

Ｓ１２０３では、情報機器１２１は、第２記録装置１２４に対して、使用可能な画像処理コマンド１１０２におけるデータ領域数の取得要求を送信する。

【0235】

Ｓ１２０４では、第２記録装置１２４は、Ｓ１２０３で送信されたデータ領域数の取得要求に対する応答としてデータ領域数４を、情報機器１２１に通知する。

【0236】

Ｓ１２０５では、情報機器１２１は、第３記録装置１２５に対して、使用可能な画像処理コマンド１１０３におけるデータ領域数の取得要求を送信する。

【0237】

Ｓ１２０６では、第３記録装置１２５は、Ｓ１２０５で送信されたデータ領域数の取得要求に対する応答としてデータ領域数４を、情報機器１２１に通知する。

【0238】

Ｓ１２０７では、情報機器１２１のＣＰＵは、図９のフローを用いて、Ｓ１２０２、Ｓ１２０４、Ｓ１２０６で取得したデータ領域数に基づく仮想的色数を導出する。ここで、情報機器１２１のＣＰＵが、第１記録装置１２３～第３記録装置１２５のそれぞれに対する仮想的色数を導出する処理について、図９を用いて説明する。

【0239】

まず、第１記録装置１２３に対する仮想的色数を求めるために、Ｓ９００では、入力画像がモノクロ画像か判定する。本例では、入力画像がモノクロ画像のため、Ｓ９０１に処理を進める。Ｓ９０１では、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。本例では、Ｎ並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、仮想的色数Ｖｎをステップ１２０２で取得されたデータ領域数（つまり３）に設定する。

【0240】

次に、第２記録装置１２４に対する仮想的色数を求めるために、Ｓ９００では、入力画像がモノクロ画像か判定する。本例では、入力画像がモノクロ画像のため、Ｓ９０１に処理を進める。Ｓ９０１では、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。本例では、Ｎ並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、仮想的色数Ｖｎをステップ１２０４で取得されたデータ領域数（つまり４）に設定する。

【0241】

最後に、第３記録装置１２５に対する仮想的色数を求めるために、Ｓ９００では、入力画像がモノクロ画像か判定する。本例では、入力画像がモノクロ画像のため、Ｓ９０１に処理を進める。Ｓ９０１では、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。本例では、Ｎ並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、仮想的色数Ｖｎをステップ１２０６で取得されたデータ領域数（つまり８）に設定する。

【0242】

Ｓ１２０８では、情報機器１２１のＣＰＵは、プリンタドライバ１２２のＧＵＩを介して、Ｓ１２０７で導出した仮想的色数（つまり３，４，８）を並列処理可能な数として、対応する記録装置名とともに表示する表示処理を行う。

【0243】

Ｓ１２０９では、ユーザ１２０は、プリンタドライバ１２２のＧＵＩを介して、モノクロ画像の印刷性能が最も高い記録装置として、第３記録装置１２５を選択し、該選択した第３記録装置１２５に印刷実行を指示する。

【0244】

Ｓ１２１０では、情報機器１２１は、第３記録装置１２５に対して印刷データを送信する。

【0245】

＜本実施形態の効果＞
以上説明したように本実施形態では、情報機器にインストールされているプリンタドライバが該情報機器に接続されている複数の画像処理装置から取得したデータ領域の数に基づいて仮想的色数を算出し、それを印刷性能として表示する。これにより、ユーザは、最も印刷性能が高い画像処理装置を選択して印刷することができる。

【0246】

［その他の実施形態］
尚、前述の実施形態では、複数（最大でN個）の画素データに対する画像処理を同時に実行可能な画像処理実行部を挙げて、入力カラー画像がＲＧＢ３チャンネルの画像であり、画像処理コマンドにおけるデータ領域の数が３の場合について説明した。しかしながら、入力カラー画像がＣＭＹＫ４チャンネルの画像の場合はデータ領域の数を４としてもよい。また、入力カラー画像の色数（チャンネル数）Ｍが４以上の場合は、そのＭ以上の数のデータ領域の数を定義してもよい。さらに、データ領域の数が４である画像処理コマンドをサポートする画像処理装置においてモノクロ画像を高速処理する場合は、仮想的色数を４色として４並列で画像処理を行う構成としてもよい。さらに、仮想的色数を同時処理可能なデータ領域の数の値とする必要はなく、この数未満となるように仮想的色数を決定してもよい。

【0247】

また、前述の実施形態では、画像処理コマンドが、１つのヘッダと３つのデータ領域とから構成される１つのコマンドの場合について説明した。しかしながら、４色以上の入力画像や出力画像を扱う場合は、データ領域の全体のビット数とデータ領域の数を増やしてもよいし、２個以上のコマンドで１画素のデータを表現してもよい。

【0248】

また、前述の実施形態では、モノクロの入力画像に対して、バンド分割して並列処理するためのソフトウェアの制御方法について説明した。しかしながら、必ずしも入力画像がモノクロ画像である必要はなく、入力画像がカラー画像であってもよい。具体的には、ＲＧＢの３色の入力画像に対して、画像処理コマンドのデータ領域が１０個存在する場合、入力画像の色数が３の整数倍である９つの画素データを並列処理するための制御方法としてもよい。ここで、仮想的色数（＝９）を画像データの１画素あたりの色数Ｍ（＝３）の整数倍としているのは、ソフトウェアの制御をし易くするためである。但し、仮想的色数を１０として、例えば１つ目の画像処理コマンドに１～３画素目の画素データ９個と４画素目のＲデータを設定する。その次に、２つ目の画像処理コマンドに５～７画素目の画素データ９個と４画素目のＧデータを設定する、といったようにソフトウェアで制御してもよい。

【0249】

また、前述の実施形態では、入力画像の色数と出力画像の色数とが同じ場合について説明した。しかしながら、入力画像がＲＧＢの３色に対して画像処理を行い、ＣＭＹＫの４色の出力画像を出力する等、入力画像の色数と出力画像の色数とが異なってもよい。

【0250】

また、前述の実施形態では、入出力制御部２００による画像データの読み書きが３２バイト単位で行われる形態を説明した。しかしながら、画像データの読み書きの単位は３２バイトに限定されず、画像処理装置上でのＲＡＭ１０１の構成の仕方やＲＡＭ１０１を実現する記憶装置の種類、そして実行する画像処理の種類等に応じて、画像データの読み書きの単位を変更してよい。尚、読み書きの単位が変わった場合、画像データを記憶する２０３中間バッファ制御部の記憶領域の容量が変わるだけで、モノクロ画像を含む画像処理コマンドの生成手法は変化しない。

【0251】

また、前述の実施形態では、バンド領域のそれぞれが隣接する領域との境界で互いに重ならない場合について説明した。しかしながら、画像処理実行部２０１にて各バンド領域間で隙間なく空間フィルタ処理などの局所（近傍）画像処理を行なう場合は、図４（ｈ）～（ｍ）に示すように各バンド領域が互いに重なり合うように構成されてもよい。各バンド領域が重なり合う場合でも、図４（ｈ）に示すように、Ｂｄｈは重なり合う領域を除く高さとして、図１０に示すフローに従ってレジスタ設定値を計算すればよい。

【0252】

また、前述の実施形態では、画像データ出力部２１８が複数の出力画像を出力する一例として、等倍画像と、１／２倍に縮小された縮小画像とを出力する形態を説明した（図８参照）。但し、２つの出力画像を出力する場合、各出力画像は、等倍画像、拡大画像、縮小画像の何れでもよい。さらに、画像データ出力部２１８が出力する出力画像の数は３つ以上であってもよい。

【0253】

また、前述の実施形態では、図１に示すような画像処理装置の構成におけるソフトウェアの制御方法について説明した。しかしながら、ソフトウェアが分割領域の開始アドレスと、オフセット量とを指定して並列処理する構成であれば、ソフトウェアの制御対象は画像処理装置である必要はない。さらに、ソフトウェアが制御する対象が必ずしも入力の分割領域と出力の分割領域である必要はなく、どちらか一方でよい。例えば、映像データを分割し、分割領域ごとに別々のＣＰＵに送信してそのＣＰＵ上で分割領域のデータに重畳表示するための加工処理を行う構成としてもよい。

【0254】

また、本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

【符号の説明】

【0255】

１００ＣＰＵ
１０３画像処理部

【図1】