知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-16
(45)【発行日】2024-12-24
(54)【発明の名称】半導体装置と半導体装置の製造方法
(51)【国際特許分類】
H01L 29/06 20060101AFI20241217BHJP
H01L 29/78 20060101ALI20241217BHJP
H01L 29/12 20060101ALI20241217BHJP
H01L 21/336 20060101ALI20241217BHJP
【ＦＩ】
H01L29/78 652P
H01L29/78 652T
H01L29/78 652S
H01L29/78 653A
H01L29/06 301G
H01L29/06 301V
H01L29/78 658A
【請求項の数】
6
(21)【出願番号】P 2021112201
(22)【出願日】2021-07-06
(65)【公開番号】P2023008548
(43)【公開日】2023-01-19
【審査請求日】2023-04-17
(73)【特許権者】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】渡部 正和
(72)【発明者】
【氏名】平林 康弘
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特表２０１２－５２７１１７（ＪＰ，Ａ）
【文献】実開昭５８－１８５８５０（ＪＰ，Ｕ）
【文献】特開２０１２－０６０１４７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／０６
Ｈ０１Ｌ ２９／１２
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２１／３３６
(57)【特許請求の範囲】
【請求項1】
半導体装置（１）であって、素子構造が形成されている素子領域（１０１）と、前記素子領域の周囲に位置している終端領域（１０２）と、を有している半導体層（１０）、を備えており、
前記終端領域は、
前記半導体層の第１深さ範囲に設けられている第１耐圧保持構造（１６，１７，１８）と、
前記半導体層の前記第１深さ範囲とは異なる第２深さ範囲に設けられており、前記半導体層の深さ方向において前記第１耐圧保持構造に対向するように配置されている第２耐圧保持構造（１６，１７，１８）と、を有しており、
前記第１耐圧保持構造と前記第２耐圧保持構造の少なくともいずれか一方がリサーフ層（１７，１８）であり、
前記第１耐圧保持構造の電界強度分布と前記第２耐圧保持構造の電界強度分布は、前記終端領域の内周側から外周側に向けての高低の関係が逆である、半導体装置。
【請求項2】
前記半導体層の材料が炭化珪素である、請求項１に記載の半導体装置。
【請求項3】
前記第１耐圧保持構造が前記リサーフ層を含んでおり、前記第２耐圧保持構造が複数のガードリング（１６）を含んでおり、
（１）前記第１耐圧保持構造の前記リサーフ層の不純物濃度が前記内周側から前記外周側に向けて低下しているときは、前記第２耐圧保持構造の前記ガードリングの面積比（単位面積当たりの面積）が前記内周側から前記外周側に向けて小さくなっており、
（２）前記第１耐圧保持構造の前記リサーフ層の不純物濃度が前記内周側から前記外周側に向けて増加しているときは、前記第２耐圧保持構造の前記ガードリングの面積比（単位面積当たりの面積）が前記内周側から前記外周側に向けて大きくなっている、請求項１又は２に記載の半導体装置。
【請求項4】
前記第１耐圧保持構造が前記リサーフ層であり、前記第２耐圧保持構造も前記リサーフ層であり、
前記第１耐圧保持構造の前記リサーフ層の不純物濃度が前記内周側から前記外周側に向けて低下しているときは、前記第２耐圧保持構造の前記リサーフ層の不純物濃度が前記内周側から前記外周側に向けて増加している、請求項１又は２に記載の半導体装置。
【請求項5】
半導体装置（１）の製造方法であって、素子構造が形成されている素子領域（１０１）と、前記素子領域の周囲に位置している終端領域（１０２）と、を有する半導体層（１００）上にマスク（４４）を成膜する成膜工程であって、前記終端領域において、内周側から外周側に向けて前記マスクの開口率が変動するように前記マスクを成膜する、成膜工程と、
前記マスクをリフローするリフロー工程であって、前記マスクの厚みを前記内周側から前記外周側に向かう方向に沿って変動させる、リフロー工程と、
前記マスク越しに前記半導体層内に不純物をイオン注入し、リサーフ層（１７，１８）を形成するイオン注入工程と、
を備えており、
前記終端領域は、
前記半導体層の第１深さ範囲に設けられている第１耐圧保持構造（１６，１７，１８）と、
前記半導体層の前記第１深さ範囲とは異なる第２深さ範囲に設けられており、前記半導体層の深さ方向において前記第１耐圧保持構造に対向するように配置されている第２耐圧保持構造（１６，１７，１８）と、を有しており、
前記第１耐圧保持構造と前記第２耐圧保持構造の少なくともいずれか一方が前記リサーフ層（１７，１８）である、半導体装置の製造方法。
【請求項6】
前記半導体層の材料が炭化珪素である、請求項５に記載の半導体装置の製造方法。【発明の詳細な説明】
【技術分野】
【0001】
本明細書が開示する技術は、半導体装置と半導体装置の製造方法に関する。
【0002】
特許文献１は、ｐ型の複数のガードリングとｐ型の複数の拡散領域が半導体層の終端領域に設けられた半導体装置を開示する。複数のガードリングの各々は、半導体層の表面に露出する位置に設けられている。複数の拡散領域の各々は、複数のガードリングが設けられている深さよりも深い位置に設けられている。このように、複数のガードリングと複数の拡散領域は、半導体層の終端領域において異なる深さに設けられている。
【0003】
半導体装置がオフすると、素子領域から終端領域に向けて空乏層が広がる。空乏層は、複数のガードリングと複数の拡散領域を経由しながら終端領域の外周側及び深部側に向かって広がる。複数のガードリングと複数の拡散領域が設けられていることにより、素子領域から広がる空乏層が終端領域の外周側及び深部側に向かって大きく広がり、半導体装置の耐圧を向上させることができる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１５－６５２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
この種の半導体装置では、高い耐圧を得るために、複数のガードリングと複数の拡散領域の相対的な位置関係が適切に配置されるのが望ましい。しかしながら、複数のガードリングを形成するためのマスクと複数の拡散領域を形成するためのマスクのそれぞれのマスクずれによって複数のガードリングと複数の拡散領域の相対的な位置関係を適切に配置させることが難しい。本明細書は、製造ばらつきを許容するとともに高耐圧な特性を有することができる半導体装置を提供する。さらに、本明細書は、そのような半導体装置を製造するときに利用可能な半導体装置の製造方法も提供する。
【課題を解決するための手段】
【0006】
本明細書が開示する半導体装置（１）は、素子構造が形成されている素子領域（１０１）と、前記素子領域の周囲に位置している終端領域（１０２）と、を有している半導体層（１０）、を備えることができる。前記終端領域は、前記半導体層の第１深さ範囲に設けられている第１耐圧保持構造（１６，１７，１８）と、前記半導体層の前記第１深さ範囲とは異なる第２深さ範囲に設けられており、前記半導体層の深さ方向において前記第１耐圧保持構造に対向するように配置されている第２耐圧保持構造（１６，１７，１８）と、を有することができる。前記第１耐圧保持構造と前記第２耐圧保持構造の少なくともいずれか一方がリサーフ層（１７，１８）である。前記第１耐圧保持構造の電界強度分布と前記第２耐圧保持構造の電界強度分布は、前記終端領域の内周側から外周側に向けての高低の関係が逆である。
【0007】
上記半導体装置では、前記第１耐圧保持構造と前記第２耐圧保持構造の少なくともいずれか一方が前記リサーフ層で構成されているので、前記第１耐圧保持構造と前記第２耐圧保持構造の相対的な位置関係のずれの影響が抑えられる。さらに、上記半導体装置では、前記第１耐圧保持構造と前記第２耐圧保持構造の電界強度分布の高低の関係が逆となっているので、各々の電界強度の分布を組み合わせた電界強度分布については、前記終端領域の内周側から外周側に向けて均一化される。このため、上記半導体装置は、前記半導体層の前記終端領域において高電圧を保持することができる。このように、上記半導体装置は、製造ばらつきを許容するとともに高耐圧な特性を有することができる。
【0008】
本明細書が開示する半導体装置（１）の製造方法は、半導体層（１００）上にマスク（４４）を成膜する成膜工程であって、前記半導体層の上面に平行な少なくとも一方向に沿って前記マスクの開口率が変動するように前記マスクを成膜する、成膜工程と、前記マスクをリフローするリフロー工程であって、前記マスクの厚みを前記一方向に沿って変動させる、リフロー工程と、前記マスク越しに前記半導体層内に不純物をイオン注入し、リサーフ層（１７，１８）を形成するイオン注入工程と、を備えることができる。
【0009】
上記製造方法によると、厚みを変動させた前記マスク越しにドーパントをイオン注入することにより、不純物濃度が変動した前記リサーフ層を形成することができる。この製造方法は特に、前記半導体層の材料が不純物拡散の小さい材料のときに有用である。
【図面の簡単な説明】
【0010】
【図1】本実施形態の半導体装置の平面図を模式的に示す。
【発明を実施するための形態】
【0011】
図１及び図２に示されるように、半導体装置１は、半導体層１０と、半導体層１０の上面１０Ａ上の一部を被覆するソース電極２２と、半導体層１０の上面１０Ａ上の一部を被覆する層間絶縁膜２４と、半導体層１０の下面１０Ｂ上の全面を被覆するドレイン電極２６と、複数のトレンチ型絶縁ゲート３０と、を備えている。本実施形態の半導体装置１は、縦型のＭＯＳＦＥＴであり、電力用半導体装置として利用される。なお、図２に示されるように、半導体層１０の上面１０Ａ上にはソース電極２２と層間絶縁膜２４が設けられているが、図１においては、これらの構成要素を省略して図示している。
【0012】
半導体層１０は、特に限定されるものではないが、例えば炭化珪素（ＳｉＣ）を材料とする半導体層である。半導体層１０は、素子領域１０１と終端領域１０２を有している。図１に示されるように、素子領域１０１は、半導体層１０の上面１０Ａに直交する方向（Ｚ方向）から見たときに（以下、「半導体層１０を平面視したときに」という）、半導体層１０の中央部に配置されており、スイッチング素子構造（この例ではＭＯＳＦＥＴ構造）が形成されている範囲として半導体層１０内に区画されている。終端領域１０２は、半導体層１０を平面視したときに、半導体層１０の周辺部であって素子領域１０１の周囲に配置されており、耐圧保持構造（この例では、後述する複数のガードリング１６とリサーフ層１７）が形成されている範囲として半導体層１０内に区画されている。
【0013】
図２に示されるように、半導体層１０は、ｎ+型のドレイン領域１１、ｎ-型のドリフト領域１２、ｐ型のボディ領域１３、ｎ+型の複数のソース領域１４、ｐ+型の複数のボディコンタクト領域１５、ｐ+型の複数のガードリング１６及びｐ型のリサーフ層１７を有している。なお、この実施形態では、ガードリング１６が５つのガードリング１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅで構成されている場合を例示しているが、それとは異なる個数で構成されていてもよい。また、ガードリング１６は、ＦＬＲ（Field Limiting Ring）とも称される。ボディ領域１３、複数のソース領域１４及び複数のボディコンタクト領域１５は、素子領域１０１の表層部に選択的に形成されている。複数のガードリング１６及びリサーフ層１７は、終端領域１０２に選択的に形成されている。この実施形態では、素子領域１０１と終端領域１０２の境界がボディ領域１３の周縁によって画定される。
【0014】
ドレイン領域１１は、素子領域１０１及び終端領域１０２の双方において半導体層１０の裏層部に配置されており、半導体層１０の下面１０Ｂに露出する位置に設けられている。ドレイン領域１１は、ｎ型の不純物（例えば、窒素又はリン等）を高濃度に含んでおり、半導体層１０の下面１０Ｂ上を被膜するドレイン電極２６にオーミック接触している。
【0015】
ドリフト領域１２は、素子領域１０１及び終端領域１０２の双方においてドレイン領域１１上に設けられている。ドリフト領域１２のｎ型の不純物濃度は、ドレイン領域１１のｎ型の不純物濃度よりも低い。
【0016】
ボディ領域１３は、素子領域１０１に位置するドリフト領域１２上に配置されており、半導体層１０の表層部に設けられている。ボディ領域１３は、イオン注入技術を利用して、半導体層１０の表層部にｐ型の不純物（例えば、アルミニウム又はボロン等）を導入して形成される。
【0017】
ソース領域１４は、素子領域１０１に位置するボディ領域１３上に配置されており、半導体層１０の上面１０Ａに露出する位置に設けられている。ソース領域１４は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１４は、イオン注入技術を利用して、半導体層１０の表層部にｎ型の不純物を導入して形成される。ソース領域１４は、ｎ型の不純物を高濃度に含んでおり、半導体層１０の上面１０Ａ上を被膜するソース電極２２にオーミック接触している。
【0018】
ボディコンタクト領域１５は、素子領域１０１に位置するボディ領域１３上に配置されており、半導体層１０の上面１０Ａに露出する位置に設けられている。ボディコンタクト領域１５は、イオン注入技術を利用して、半導体層１０の表層部にｐ型の不純物を導入して形成される。ボディコンタクト領域１５は、ｐ型の不純物を高濃度に含んでおり、半導体層１０の上面１０Ａ上を被膜するソース電極２２にオーミック接触している。
【0019】
図１に示されるように、素子領域１０１に対応する範囲の半導体層１０の上面１０Ａには、半導体層１０を平面視したときに、ストライプ状に配置されている複数のトレンチ型絶縁ゲート３０が形成されている。複数のトレンチ型絶縁ゲート３０の各々は、一方向（Ｙ方向）に沿って伸びている。図２に示されるように、トレンチ型絶縁ゲート３０は、酸化シリコンのゲート絶縁膜３２及びポリシリコンのゲート電極３４を有している。ゲート電極３４は、ドリフト領域１２とソース領域１４を隔てる部分のボディ領域１３にゲート絶縁膜３２を介して対向している。これにより、ドリフト領域１２とソース領域１４を隔てる部分のボディ領域１３がチャネル領域として機能することができる。
【0020】
このように、半導体層１０の素子領域１０１には、ドレイン領域１１とドリフト領域１２とボディ領域１３とソース領域１４とボディコンタクト領域とトレンチ型絶縁ゲート３０で構成されるＭＯＳＦＥＴ構造が形成されている。一方、半導体層１０の終端領域１０２には、複数のガードリング１６で構成される耐圧保持構造とリサーフ層１７で構成される耐圧保持構造の２つの耐圧保持構造が形成されている。
【0021】
複数のガードリング１６は、終端領域１０２に位置するドリフト領域１２上に配置されており、半導体層１０の上面１０Ａに露出する位置に設けられている。複数のガードリング１６は、半導体層１０の上面１０Ａから所定深さまでの範囲に設けられている。複数のガードリング１６の各々の電位はフローティングである。図１に示されるように、複数のガードリング１６の各々は、半導体層１０を平面視したときに、素子領域１０１の周囲を一巡するように設けられており、他のガードリングに対して同心の相似形である。このように、複数のガードリング１６は、終端領域１０２の内周側から外周側に向けて個々のガードリングが繰り返し現れるようにレイアウトされている。
【0022】
図２に示されるように、複数のガードリング１６では、隣り合うガードリングの間隔が終端領域１０２の内周側から外周側に向けて大きくなるように調整されている。即ち、半導体層１０を平面視したときに、ガードリング１６の面積比（単位面積当たりの面積）が終端領域１０２の内周側から外周側に向けて小さくなっている。
【0023】
リサーフ層１７は、終端領域１０２に位置するドリフト領域１２内に配置されており、半導体層１０の所定の深さ範囲に設けられている。リサーフ層１７は、終端領域１０２の内周側から外周側に向けて半導体層１０の面方向に連続して広がるｐ型の拡散領域である。リサーフ層１７の電位はフローティングである。リサーフ層１７は、複数のガードリング１６から離反しており、半導体層１０の深さ方向において複数のガードリング１６に対向するように配置されている。リサーフ層１７は、半導体層１０を平面視したときに、複数のガードリング１６と同様に、素子領域１０１の周囲を一巡するように設けられている。後述の製造方法で説明するように、リサーフ層１７は、ｐ型の不純物濃度が終端領域１０２の内周側から外周側に向けて低下するプロファイルを有している。
【0024】
次に、半導体装置１の動作について説明する。半導体装置１の動作時には、ドレイン電極２６の電位がソース電極２２の電位よりも高くなるような電圧がドレイン・ソース間に印加される。ゲート電極３４の電位が閾値よりも高くなると、ゲート絶縁膜３２に接する範囲のボディ領域１３にチャネルが形成される。すると、ソース電極２２から、ソース領域１４、チャネル、ドリフト領域１２及びドレイン領域１１を介してドレイン電極２６へ電子が流れる。一方、ゲート電極３４の電位が閾値以下になると、チャネルが消失し、電子の流れが停止する。このように、半導体装置１は、ゲート電極３４の電位に基づいてソース電極２２とドレイン電極２６の間を流れる電流を制御することができる。
【0025】
半導体装置１がオフすると、ドリフト領域１２とボディ領域１３のｐｎ接合面からドリフト領域１２内に空乏層が広がる。素子領域１０１のドリフト領域１２では、上面１０Ａ側から下面１０Ｂ側に向けて空乏層が広がる。終端領域１０２のドリフト領域１２では、内周側から外周側に向けて空乏層が広がる。半導体装置１では、複数のガードリング１６とリサーフ層１７からなる２つの耐圧保持構造が終端領域１０２に設けられているので、終端領域１０２の深い位置にまで耐圧保持構造が設けられている。このため、素子領域１０１から広がる空乏層は、終端領域１０２の外周側及び深部側に向かって大きく広がることができる。
【0026】
半導体装置１では、２つの耐圧保持構造のうちの少なくとも１つがリサーフ層１７である。このため、複数のガードリング１６とリサーフ層１７の両者の位置関係のずれが生じても、耐圧が大きく低下することがない。半導体装置１は、複数のガードリング１６とリサーフ層１７を形成するときの製造ばらつきを許容することができる。
【0027】
さらに、半導体装置１では、半導体層１０を平面視したときの複数のガードリング１６の面積比（単位面積当たりの面積）が終端領域１０２の内周側から外周側に向けて小さくなっている。このため、半導体装置１がオフしたときの複数のガードリング１６の電界強度分布は、終端領域１０２の内周側で相対的に低く、終端領域の外周側で相対的に高い。即ち、複数のガードリング１６の電界強度分布は、終端領域１０２の内周側から外周側に向けて増加する傾向にある。一方、半導体装置１では、リサーフ層１７のｐ型の不純物濃度が終端領域１０２の内周側から外周側に向けて低下している。このため、半導体装置１がオフしたときのリサーフ層１７の電界強度分布は、終端領域１０２の内周側で相対的に高く、終端領域の外周側で相対的に低い。即ち、リサーフ層１７の電界強度分布は、終端領域１０２の内周側から外周側に向けて低下する傾向にある。このように、半導体装置１では、複数のガードリング１６とリサーフ層１７の電界強度分布の高低の関係が逆となっているので、各々の電界強度の分布を組み合わせた電界強度分布については、終端領域１０２の内周側から外周側に向けて均一化される。このため、半導体装置１は、終端領域１０２において高電圧を保持することができるので、高耐圧という特性を有することができる。
【0028】
次に、半導体装置１の製造方法について説明する。なお、半導体装置１の製造方法は、リサーフ層１７の形成工程に特徴を有するので、以下ではリサーフ層１７の形成工程について説明し、他の工程については説明を省略する。
【0029】
まず、図３に示されるように、炭化珪素基板上に炭化珪素のエピ層が積層した半導体層１００を準備する。炭化珪素基板がドレイン領域１１であり、エピ層がドリフト領域１２の一部である。なお、後述するように、エピタキシャル成長技術によって半導体層１００上に炭化珪素の再エピ層を成膜することにより、図１及び図２に示す半導体層１０となる。
【0030】
次に、図４に示されるように、半導体層１００上にＮＳＧ（Non-doped Silicate Glass）膜４２とＢＰＳＧ（Boro-Phospho Silicate Glass）膜４４を成膜する。ＮＳＧ膜４２は、ＢＰＳＧ膜４４に含まれるボロン及びリンの不純物が半導体層１００に拡散するのを抑えるために用いられている。ＢＰＳＧ膜４４は、後述するように、イオン注入時のマスクとして用いられる。
【0031】
次に、図５に示されるように、ＢＰＳＧ膜４４上にレジスト４６を成膜する。レジスト４６には、終端領域１０２に対応する範囲に複数の開口４６ａが形成されている。レジスト４６は、その開口率が終端領域１０２の内周側から外周側に向けて小さくなるように形成されている。
【0032】
次に、図６に示されるように、ドライエッチング技術を利用して、レジスト４６の複数の開口４６ａの各々から露出するＢＰＳＧ膜４４の一部をエッチングする。これにより、ＢＰＳＧ膜４４には、レジスト４６の複数の開口４６ａに対応した複数の開口４４ａが形成される。
【0033】
次に、図７に示されるように、レジスト剥離液を用いてレジスト４６を除去する。
【0034】
次に、図８に示されるように、リフロー技術を利用して、ＢＰＳＧ膜４４の表面を流動化させる。これにより、ＢＰＳＧ膜４４の表面が開口率に応じてテーパ状に平坦化される。ＢＰＳＧ膜４４の開口率が終端領域１０２の内周側から外周側に向けて小さくなるように形成されていたので、ＢＰＳＧ膜４４の表面が終端領域１０２の内周側から外周側に向けて高くなるように、即ち、ＢＰＳＧ膜４４は、その厚みが終端領域１０２の内周側から外周側へと向けて大きくなるように形成される。
【0035】
次に、図９に示されるように、イオン注入技術を利用して、ＮＳＧ膜４２及びＢＰＳＧ膜４４を通過して半導体層１０内にｐ型の不純物を注入する。ｐ型の不純物の注入エネルギー（すなわち、不純物の注入深さ）を変更しながら、半導体層１０の内部にｐ型不純物を注入する。ＢＰＳＧ膜４４の厚みが終端領域１０２の内周側から外周側に向けて大きくなっているので、半導体層１００内に導入されるｐ型の不純物の濃度は、終端領域１０２の内周側から外周側に向けて低下する。
【0036】
次に、図１０に示されるように、アニール技術を利用して、注入したｐ型の不純物を活性化し、リサーフ層１７を形成する。これにより、終端領域１０２の内周側から外周側に向けてｐ型の不純物濃度が低下したリサーフ層１７が形成される。なお、このアニール工程は、他のアニール工程と兼用されてもよい。
【0037】
この後、エピタキシャル成長技術を利用して半導体層１００上にｎ-型のドリフト領域１２の残りの部分に対応した再エピ層を成膜する。さらに、素子領域１０１の表面構造及び終端領域１０２の複数のガードリング１６を形成すると、半導体装置１が完成する。
【0038】
よく知られているように、炭化珪素を材料とする半導体層では、ドーパントがほとんど拡散しない。このため、従来技術のように、例えば開口率を変動させたイオン注入用のマスク越しにイオン注入を行っても、面方向の拡散が不十分となり、リサーフ層が面方向に断続的に形成されるか、又は、不純物濃度が面方向に高低を繰り返すようなリサーフ層が形成されてしまう。一方、上記製造方法によると、イオン注入工程に先立って、厚みが終端領域１０２の内周側から外周側に向けて変動するＢＰＳＧ膜４４を形成し、そのＢＰＳＧ膜４４越しにイオン注入を行うことで、面方向の不純物濃度が連続的に変化するリサーフ層１７を形成することができる。このように、リサーフ層１７を形成するための上記方法は、半導体層の材料が炭化珪素の場合に特に有用である。
【0039】
上記実施形態では、半導体層１０を平面視したときの複数のガードリング１６の面積比（単位面積当たりの面積）が終端領域１０２の内周側から外周側に向けて小さくなっており、リサーフ層１７のｐ型の不純物濃度が終端領域１０２の内周側から外周側に向けて低下している。この例に代えて、半導体層１０を平面視したときの複数のガードリング１６の面積比（単位面積当たりの面積）が終端領域１０２の内周側から外周側に向けて大きくなっており、リサーフ層１７のｐ型の不純物濃度が終端領域１０２の内周側から外周側に向けて増加していてもよい。この場合も、上記実施形態と同様に、複数のガードリング１６とリサーフ層１７の電界強度分布の高低の関係が逆となり、半導体装置１は高耐圧という特性を有することができる。複数のガードリング１６の面積比は、隣り合うガードリング１６の間隔によって調整されてもよく、個々のガードリング１６の面積によって調整されてもよく、それらを組み合わせて調整されてもよい。また、上記実施形態では、複数のガードリング１６が半導体層１０の浅い範囲に配置され、リサーフ層１７が半導体層１０の深い範囲に配置されていた。この例に代えて、複数のガードリング１６が半導体層１０の深い範囲に配置され、リサーフ層１７が半導体層１０の浅い範囲に配置されてもよい。この場合も、深い範囲に配置された複数のガードリング１６の面積比が終端領域１０２の内周側から外周側に向けて大きくなっており、浅い範囲に配置されたリサーフ層１７のｐ型の不純物濃度が終端領域１０２の内周側から外周側に向けて増加していてもよい。
【0040】
また、図１１に示されるように、終端領域１０２に２つのリサーフ層１７，１８が設けられていてもよい。この例では、深い範囲に配置されたリサーフ層１７のｐ型の不純物濃度が終端領域１０２の内周側から外周側に向けて低下する場合は、浅い範囲に配置されたリサーフ層１８のｐ型の不純物濃度が終端領域１０２の内周側から外周側に向けて増加しており、逆に、深い範囲に配置されたリサーフ層１７のｐ型の不純物濃度が終端領域１０２の内周側から外周側に向けて増加する場合は、浅い範囲に配置されたリサーフ層１８のｐ型の不純物濃度が終端領域１０２の内周側から外周側に向けて低下している。これらの場合も、上記実施形態と同様に、２つのリサーフ層１７，１８の電界強度分布の高低の関係が逆となり、半導体装置１は高耐圧な特性を有することができる。なお、これらリサーフ層１７,１８は、上記した製造方法を利用して形成することができる。
【0041】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【0042】
本明細書が開示する半導体装置は、素子構造が形成されている素子領域と、前記素子領域の周囲に位置している終端領域と、を有している半導体層を備えることができる。前記半導体層の材料は、特に限定されるものではないが、例えば炭化珪素であってもよい。ここで、前記素子領域に形成されている前記素子構造としては、様々な種類のものが採用され得る。前記素子構造としては、例えばＭＯＳＦＥＴ構造、ＩＧＢＴ構造が例示される。前記終端領域は、前記半導体層の第１深さ範囲に設けられている第１耐圧保持構造と、前記半導体層の前記第１深さ範囲とは異なる第２深さ範囲に設けられており、前記半導体層の深さ方向において前記第１耐圧保持構造に対向するように配置されている第２耐圧保持構造と、を有することができる。前記第１深さ範囲が前記第２深さ範囲よりも浅い範囲であってもよく、前記第１深さ範囲が前記第２深さ範囲よりも深い範囲であってもよい。前記第１耐圧保持構造と前記第２耐圧保持構造の少なくともいずれか一方がリサーフ層である。前記第１耐圧保持構造の電界強度分布と前記第２耐圧保持構造の電界強度分布は、前記終端領域の内周側から外周側に向けての高低の関係が逆である。
【0043】
上記半導体装置では、前記第１耐圧保持構造が前記リサーフ層を含んでおり、前記第２耐圧保持構造が複数のガードリングを含んでいてもよい。この場合、（１）前記第１耐圧保持構造の前記リサーフ層の不純物濃度が前記内周側から前記外周側に向けて低下しているときは、前記第２耐圧保持構造の前記ガードリングの面積比（単位面積当たりの面積）が前記内周側から前記外周側に向けて小さくなっており、（２）前記第１耐圧保持構造の前記リサーフ層の不純物濃度が前記内周側から前記外周側に向けて増加しているときは、前記第２耐圧保持構造の前記ガードリングの面積比（単位面積当たりの面積）が前記内周側から前記外周側に向けて大きくなっている。（１）及び（２）のいずれの場合でも、前記第１耐圧保持構造と前記第２耐圧保持構造の電界強度分布の高低の関係が逆となり、上記半導体装置は高耐圧な特性を有することができる。
【0044】
上記半導体装置では、前記第１耐圧保持構造が前記リサーフ層であり、前記第２耐圧保持構造も前記リサーフ層であってもよい。この場合、前記第１耐圧保持構造の前記リサーフ層の不純物濃度が前記内周側から前記外周側に向けて低下しているときは、前記第２耐圧保持構造の前記リサーフ層の不純物濃度が前記内周側から前記外周側に向けて増加していてもよい。前記第１耐圧保持構造と前記第２耐圧保持構造の電界強度分布の高低の関係が逆となり、上記半導体装置は高耐圧な特性を有することができる。
【0045】
本明細書が開示する半導体装置の製造方法は、半導体層上にマスクを成膜する成膜工程であって、前記半導体層の上面に平行な少なくとも一方向に沿って前記マスクの開口率が変動するように前記マスクを成膜する、成膜工程と、前記マスクをリフローするリフロー工程であって、前記マスクの厚みを前記一方向に沿って変動させる、リフロー工程と、前記マスク越しに前記半導体層内に不純物をイオン注入し、リサーフ層を形成するイオン注入工程と、を備えることができる。前記半導体層の材料は、特に限定されるものではないが、例えば炭化珪素であってもよい。この製造方法は、様々な領域で必要とされる任意の前記リサーフ層を形成することができる。
【0046】
上記製造方法では、前記半導体層が、素子構造が形成されている素子領域と、前記素子領域の周囲に位置している終端領域と、を有していてもよい。前記成膜工程では、前記終端領域において、内周側から外周側に向けて前記マスクの開口率が変動するように前記マスクが成膜されてもよい。この製造方法によると、前記終端領域に前記リサーフ層を形成することができる。
【0047】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【0048】
：半導体装置、 １０：半導体層、 １１：ドレイン領域、 １２：ドリフト領域、 １３：ボディ領域、 １４：ソース領域、 １５：ボディコンタクト領域、 １６：ガードリング、 １７：リサーフ層、 ２２：ソース電極、 ２４：層間絶縁膜、 ２６：ドレイン電極、 ３０：トレンチ型絶縁ゲート、 １０１：素子領域、 １０２：終端領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】